You are on page 1of 19

ORGANIZACIÓN DE

COMPUTADORAS

Demultiplexaje del bus


de datos/direcciones
(AD)
Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras
4004 de Intel

Microprocesadores INTEL. Barry B. Brey. 7ª Ed.

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


8080 de Intel

Hardware Microinformático 6ª Ed. José María Martin, Martin-Pozuelo.

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


Constitución externa del 8080 de Intel

A10 1 40 A11
GND 2 39 A14
D4 3 38 A13
D5 4 8080 37 A12
D6 5 36 A15
D7 6 35 A9
A15 D7
D3 7 34 A8 Bus de Bus de
Direcciones Datos
D2 8 33 A7 A0 8080 D0
D1 9 32 A6
D0 10 31 A5
WR ‘ DBIN ‘
5V 11 30 A4

RESET 12 29 A3

HOLD 13 28 12V Señal de Señal de


escritura lectura
INT 14 27 A2
ϕ1 15 26 A1
INTE 16 25 A0

DBIN 17 24 WAIT
WR 18 23 READY
SYNC 19 22 ϕ2
5V 20 21 HLDA

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


8085 de Intel

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


Constitución del 8085A de Intel

X1 1 40 Vcc
X2 2 39 HOLD
A15
Parte superior del
3 38 HLDA Bus de AD7
RESET OUT Bus de
Direcciones
SOD 4 37 CLK (OUT) A8 8080
Direcciones
AD0 Y Datos
SID 5 36 RESET IN’
TRAP 6 35 READY
RST 7.5 7 34 IO/M’
WR ‘ RD‘
RST 6.5 8 33 S1
IO/M ‘
RST 5.5 9 32 RD’
8085A
INTR 10 31 WR’ Señal de Señal de
Señal de selección de lectura
INTA’ 11 30 ALE escritura
MEMORIA o PUERTO
AD0 12 29 S0
AD1 13 28 A15
Bus de AD2 14 27 A14

Direcciones (A) AD3 15 26 A13

y Datos (D) AD4 16 25 A12 Bus de Direcciones (A)


multiplexado AD5 17 24 A11
no multiplexado
AD6 18 23 A10
AD7 19 22 A9

Vss 20 21 A8

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


Multiplexaje de direcciones y datos del uC 8085

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


Demultimplexaje del bus de datos/dirección del 8085
utilizando el Latch tri-estado 74ls373
D7

D6

8085A D5

D4
Bus de
D3 Datos

D2
D1

D0

AD7 D7 Q7 A7

AD6 D6 Q6 A6
AD5 D5 7 Q5 A5
4
AD4 D4 L Q4 A4
Bus de
AD3 D3 S Q3 A3 Direcciones
3
AD2 D2 Q2 A2
7
AD1 D1 3 Q1 A1

AD0 D0 Q0 A0

ALE G (ENABLE) OE’

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


74LS373

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


Demultimplexaje del bus de datos/direcciones del 8085
A15 A15
A14 A14
A13 A13
A12 A12
A11 A11
A10 A10
8085A A9 A9
A8 A8
Bus de
D7 Q7 A7 Direcciones
D6 Q6 A6
7
D5 Q5 A5
4
D4 L Q4 A4
D3 S Q3 A3
D2
3 Q2 A2
7
D1 Q1 A1
3
D0 Q0 A0
ALE G (ENABLE) OE’

AD7 D7
AD6 D6
AD5
D5
AD4 D4 Bus de
AD3 D3 Datos
AD2 D2
AD1 D1
AD0 D0
Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras
Constitución del 8088 de Intel

Hardware Microinformático 6ª Ed. José María Martin, Martin-Pozuelo.

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


Constitución del 8088 de Intel

GND 1 40 Vcc
A14 2 39 A15
A13 3 38 A16 / S3
A12 4 37 A17 / S4
A11 5 36 A18 / S5
A10 6 35 A19 /S6
A9 7 34 SS0 (HIGH)
A8 8 33 MN/MX’
AD7 9 32 RD’
8088
AD6 10 CPU 31 HOLD (RQ’ / GT0’)
AD5 11 30 HLDA (RQ’ / GT1’)
AD4 12 29 WR’ (LOCK’)
AD3 13 28 IO/M’ (S2’)
AD2 14 27 DT/R’ (S1’)
AD1 15 26 DEN’ (S0’)
AD0 16 25 ALE (QS0)
NMI 17 24 INTA’ (QS1)
INTR 18 23 TEST’
CLK 19 22 READY
GND 20 21 RESET

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


A19/S6
A18/S5
A17/S4
A16/S3

8088
A15
A14
A13
A12
A11
A10
A9
A8

ALE
AD7
AD6
AD5
AD4
AD3
AD2
AD1
MN/MX’ AD0

Demultiplexaje y amplificación
+5 Vde buses Ing. Alejandro Arcos Pichardo Organización de Computadoras
Demultimplexaje del bus de datos/dirección del 8088
A19/S6 S6
A18/S5 S5 Bits de
A17/S4 S4
S3 Estado
A16/S3

D3 Q3 A19
D2 Q2 A18
D1 74LS373 Q1 A17
D0 Q0 A16
G (ENABLE) OE’
8088
A15 A15
A14 A14
A13 A13
A12 A12
A11 A11 Bus de
A10 A10 Direcciones
A9 A9
A8 A8

D7 Q7 A7
D6 7 Q6 A6
D5 4 Q5 A5
D4 L Q4 A4
D3 S Q3 A3
D2 3 Q2
7
A2
D1 Q1 A1
3 Q0
D0 A0
G (ENABLE) OE’
ALE
AD7 D7
AD6 D6
AD5 D5
AD4 D4 Bus de
AD3 D3
AD2 D2
Datos
AD1 D1
MN/MX’ AD0 Organización de Computadoras D0
M. en C. Jesús García Ruiz
Demultiplexaje y amplificación
+5 Vde buses Ing. Alejandro Arcos Pichardo Organización de Computadoras
Constitución del 8086 de Intel

Hardware Microinformático 6ª Ed. José María Martin, Martin-Pozuelo.

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


Constitución del 8086 de Intel

GND 1 40 Vcc
AD14 2 39 AD15
AD13 3 38 A16 / S3
AD12 4 37 A17 / S4
AD11 5 36 A18 / S5
AD10 6 35 A19 /S6
AD9 7 34 BHE’ /S7
AD8 8 33 MN/MX’
AD7 9 32 RD’
8086
AD6 10 CPU 31 HOLD (RQ’ / GT0’)
AD5 11 30 HLDA (RQ’ / GT1’)
AD4 12 29 WR’ (LOCK’)
AD3 13 28 IO/M’ (S2’)
AD2 14 27 DT/R’ (S1’)
AD1 15 26 DEN’ (S0’)
AD0 16 25 ALE (QS0)
NMI 17 24 INTA’ (QS1)
INTR 18 23 TEST’
CLK 19 22 READY
GND 20 21 RESET

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras


A19/S6
A18/S5
A17/S4
A16/S3

8086

ALE
AD15
AD14
AD13
AD12
AD11
AD10
AD9
AD8
AD7
AD6
AD5
AD4
AD3
MN/MX’ AD2
AD1
+5 V AD0
Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras
Demultimplexaje del bus de datos/dirección del 8086
A19/S6 S6
A18/S5 S5 Bits de
A17/S4 S4 Estado
A16/S3 S3

D3 Q3 A19
D2 Q2 A18
74LS373
D1 Q1 A17
D0 Q0 A16
G (ENABLE) OE’

D7 Q7 A15
8086 D6 7 Q6 A14
D5 4 Q5 A13
D4 L Q4 A12
S A11
D3 Q3
3
D2 Q2 A10 Bus de
7
D1 3 Q1 A9 Direcciones
D0 Q0 A8
G (ENABLE) OE’

D7 Q7 A7
D6 7 Q6 A6
D5 4 Q5 A5
D4 L Q4 A4
S A3
D3 Q3
3 A2
D2 7 Q2
D1 3 Q1 A1
D0 Q0 A0
ALE G (ENABLE) OE’
AD15 D15
AD14 D14
AD13 D13
AD12 D12
AD11 D11
AD10 D10
AD9 D9
AD8 D8 Bus de
AD7 D7 Datos
AD6 D6
AD5 D5
AD4 D4
AD3 D3
MN/MX’ AD2 D2
AD1 Organización de Computadoras D1
+5 V AD0 M. en C. Jesús García Ruiz D0
Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras
Ejercicio: Demultiplexar el bus de Direcciones/Datos del 8051

Demultiplexaje y amplificación de buses Ing. Alejandro Arcos Pichardo Organización de Computadoras