ALGEBRA DE BOOLE

ssaaS

PRIMER INFORME DE SISTEMAS DIGITALES

PEREZ GIL, José Luis

ZAVALA MAGARIÑO, Daniel Antonio
 I. FUNDAMENTO TEORICO.
1. Compuertas OPEN CELECTOR:
Las compuertas con colector o drenador abierto, son un tipo de compuertas lógicas cuya salida
esta externalizada, es decir abierta o sin resistencia en el colector del transistor de salida. Al
realizar este tipo de circuito integrado, se deja la posibilidad al usuario de utilizar el valor de
resistencia apropiado según sus necesidades y requerimientos de diseño.

Figura N°1: Compuerta de colector abierto y normal.

Las salidas en colector abierto son útiles para:

- Fijar los valores altos y bajos de tensión según las necesidades. Además esto permite
para el acoplamiento entre compuertas lógicas con niveles altos distintos.
- Garantizar la corriente de salida necesaria para conectar varias compuertas lógicas, a
la salida de esta.
- Conexión de varias compuertas con salida en colector abierto a un mismo bus de
datos. Al compartir la resistencia externa en el colector se crea una compuerta “wired”
es decir que la función lógica entre las compuertas conectadas, se da en el cable.
- Las compuertas de colector abierto pueden operar sin la resistencia externa cuando se
conecta a las entradas de otras compuertas, aunque esto no se recomienda debido a la
baja inmunidad al ruido encontrada. Sin una resistencia externa, la salida de la
compuerta será un circuito abierto cuando la salida este en estado bajo.

Las compuertas de colector abierto se emplean básicamente en tres aplicaciones principales

que son:

 Impulsar lámpara o relevador.

Una salida de colector abierto puede impulsar una lámpara colocada en su salida a través
de una resistencia licitadora.

daniel zavala 2
 Lógica alambrada.

Si las salidas de varias compuertas de colector abierto TTL se ligan con una sola
resistencia externa, se realiza una lógica AND alambrada.

Figura N°2: Lógica Alambrada con compuertas AND.

 Bus común.

Las compuertas de colector abierto pueden ligarse para formar un bus común. En
cualquier momento, todas las salidas de compuerta ligadas al bus, excepto una, deben
mantenerse en su estado alto. La compuerta seleccionada puede estar ya sea en el estado
alto o bajo, dependiendo de si se desea transmitir un 1 ó un 0 en el bus.

Figura N°3: Bus común con Compuertas NOT.

daniel zavala 3
 2. Compuerta tri-state.
En electrónica digital, la lógica triestado permite puertos de salida con valor 0, 1 o alta
impedancia (Hi-Z del inglés High Impedance). Es este último estado el que proporciona los
buffer triestado. El estado Hi-Z pone la salida en alta impedancia, haciendo que el pin ya no
tenga relevancia en el circuito. Normalmente, la intención de este estado es permitir a varios
circuitos compartir el mismo bus o línea de salida.

Figura N°4: Compuerta Lógica 74125, Tri-state.

Se caracterizan por tener una tercera condición de salida llamada alta impedancia o estado Z
alto. Las otras dos son la normal alta (HIGH) y la baja (LOW) de voltaje.

Figura N°5: Funcionamiento de compuerta tri-state (como interrumptor).

Podemos ver un buffer tri-state como un interruptor. Es decir cuando B hay un 1, funciona
como si el interruptor estuviera activado, mientras que si hay un 0, actua como si estuviera
desactivado.

daniel zavala 4
 Figura N°6: Tri-state y su Tabla de verdad.

Las funciones del buffer triestado suelen ser útiles, principalmente para el diseño de
componentes electrónicos con una cierta funcionalidad controlada internamente, como puede
ser la implementación de un multiplexor, el cual puede usar buffer triestado para dejar activa
solo una de sus entradas y anular las otras de forma que no interfieran en la salida.

3. Display de 7 Segmentos
Es un componente electrónico muy utilizado para representar visualmente números y letras,
es de gran utilidad dado su simpleza para implementar en cualquier proyecto electrónico.

Figura N°7: Funcionamiento del display de 7 segmentos por dentro.

Existen dos tipos de display de 7 segmentos:

- Cátodo Común:

El punto circuital en común para todos los Led es el Cátodo (Gnd), 0 voltios.

- Ánodo Común:

El punto de referencia es Vcc (5 voltios).

daniel zavala 5
 4. Codificadores
Un codificador es un circuito combinacional con un conjunto de entradas (2N) y un número de
salidas N cuyo propósito es mostrar en la salida el código binario correspondiente a la entrada
activada.

Figura N°8: Esquema del funcionamiento de un Codificador (𝟐𝒏 entradas y n salidas).

5. Decodificadores
Los decodificadores efectúan la operación inversa de los codificadores. Disponen de un
conjunto N de entradas y un conjunto 2N de salidas. Cuando aparece un código binario a la
entrada, se activa (tiene un 1) la salida identificada con el número decimal equivalente.

Figura N°9: Esquema del funcionamiento de un decodificador.

6. Multiplexores (MUX)
Los multiplexores son circuitos combinacionales con varias entradas y una única salida
de datos. Están dotados de entradas de control capaces de seleccionar una, y sólo una, de las
entradas de datos para permitir su transmisión desde la entrada seleccionada hacia dicha
salida.

daniel zavala 6
 Figura N°10: Esquema del funcionamiento de Multiplexor (MUX 4X2).

7. Demultiplexores (DEMUX).
Un demultiplexor es un circuito combinacional que tiene una entrada de información de
datos d y n entradas de control que sirven para seleccionar una de las 2n salidas, por la que ha
de salir el dato que presente en la entrada.

Figura N°11: Esquema del funcionamiento de un Demultiplexor (DEMUX).

II. OBJETIVOS

1. Comprobar el funcionamiento de C.I de sumadores binarios de 4 bits y comparadores

de magnitud de 4 bits, empleando compuertas open colector y tri-state.
2. Comprobar el funcionamiento de un codificador de 7 BCD a 7 segmentos, así como el
display de 7 segmentos.
3. Implementar circuitos combinacionales utilizando decodificadores, codificadores,
multiplexores, demultiplexores y sumadores.

daniel zavala 7
III. CUESTIONARIO:
1. Identifique los terminales del display

Terminal Segmento
1 g
2 f
3 Vcc o GND
4 a
5 b
6 e
7 d
8 Vcc o GND
9 c
10 dp

2. Diseñe e implemente un circuito que sume dos números decimales de un digito cada
uno y que permita visualizar en 2 display de 7 segmentos el resultado.

Figura N°12: Simulación de prueba con 2 entradas de 0110, y salida decimal 12.

daniel zavala 8
 Figura N°13: Circuito armado grupalmente.

3. Diseñe una unidad aritmética decimal, con dos variables de seleccionV1 y V2 y dos
dígitos BCD, A y B. La unidad debe realizar cuatro operaciones aritméticas que
depende de los valores de las variables de selección, de manera que verifique la
tabla siguiente:

V1 V2 Función de salida
0 0 A + Complemento a 9 de B
0 1 A+B
1 0 A + Complemento a 10 de B
1 1 A+1
En el diseño utilice bloques MSI y diseñe el complemento a 9 a nivel de compuertas.

Figura N°14: Simulación de prueba con V1=0 y V2=0, entradas A=5 y B=5.

daniel zavala 9
 Figura N°15: Simulación de prueba con V1=0 y V2=1, entradas A=6 y B=4.

𝑩𝟑 𝑩𝟐 𝑩𝟏 𝑩𝟎 Complemento a 9 de B 𝑩𝟑 𝑩𝟐 𝑩𝟏 𝑩𝟎 Complemento a 10 de B
0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 0
0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 1
0 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0
0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 1
0 1 0 0 0 1 0 1 0 1 0 0 0 1 1 0
0 1 0 1 0 1 0 1
0 1 0 1 0 1 0 0
0 1 1 0 0 1 0 0
0 1 1 0 0 0 1 1 0 1 1 1 0 0 1 1
0 1 1 1 0 0 1 0 1 0 0 0 0 0 1 0
1 0 0 0 0 0 0 1 1 0 0 1 0 0 0 1
1 0 0 1 0 0 0 0 1 0 1 0 0 0 0 0

Figura N°16: Circuito obtenido grupalmente..

daniel zavala 10
 4. Diseñar e implementar los siguientes conversores de código, empleando
decodificadores y codificadores, visualizando las salidas en LED´s.
a. Exceso 3 Gray a 84-2-1

EXCESO 3 GRAY 84-2-1

A3 A2 A1 A0 B3 B2 B1 B0
0 0 1 0 0 0 0 0
0 1 1 0 0 1 1 1
0 1 1 1 0 1 1 0
0 1 0 1 0 1 0 1
0 1 0 0 0 1 0 0
1 1 0 0 1 0 1 1
1 1 0 1 1 0 1 0
1 1 1 1 1 0 0 1
1 1 1 0 1 0 0 0
1 0 1 0 1 1 1 1

𝑩𝟎 = (((𝑨𝟑 ⊕ 𝑨𝟐 ) ⊕ 𝑨𝟏 ) ⊕ 𝑨𝟎 ) 𝑩𝟏 = ((𝑨𝟑 ⊕ 𝑨𝟐 ) ⊕ 𝑨𝟏 )

𝑨𝟏 𝑨 𝟎 00 01 11 10 𝑨𝟏 𝑨𝟎 00 01 11 10
𝑨𝟑 𝑨𝟐 𝑨𝟑 𝑨𝟐
00 x x x 00 x x x

01 1 1 01 1 1

11 1 1 11 1 1

10 x x x 10 x x X 1

daniel zavala 11
 𝑩𝟐 = ((𝑨𝟑 ⊕ 𝑨𝟐 )) 𝑩𝟑 = (𝑨𝟑 )
𝑨𝟏 𝑨 𝟎 00 01 11 10 𝑨𝟏 𝑨𝟎 00 01 11 10
𝑨𝟑 𝑨𝟐 𝑨𝟑 𝑨𝟐
00 x x x 00 x x x
01 1 1 1 1 01
11 11 1 1 1 1
10 x x x 1 10 x x x 1

Figura N°17: Simulacion del circuito 4A, para entrada 0110.

Figura N°18: Circuito final obtenido..

daniel zavala 12
 b. BCD 2421 a BCD natural.

BCD 2421 BCD

A3 A2 A1 A0 B3 B2 B1 B0
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 0 0 0 1 0
0 0 1 1 0 0 1 1
0 1 0 0 0 1 0 0
1 0 1 1 0 1 0 1
1 1 0 0 0 1 1 0
1 1 0 1 0 1 1 1
1 1 1 0 1 0 0 0
1 1 1 1 1 0 0 1

𝑩𝟏 = (𝑨𝟏 ⊕ 𝑨𝟑 ) 𝑩 𝟎 = 𝑨𝟎

𝑨𝟏 𝑨𝟎 00 01 11 10 𝑨𝟏 𝑨𝟎 00 01 11 10
𝑨𝟑 𝑨𝟐 𝑨𝟑 𝑨𝟐
00 1 1 00 1 1

01 x x x 01 x x x

11 1 1 11 1 1

10 x x 10 x 1 x

̅̅̅̅𝟏 𝑨𝟐 (𝑨
𝑩𝟐 = (𝑨 ̅̅̅̅𝟎 + 𝑨𝟑 ) + 𝑨𝟑 𝑨
̅ 𝟐 𝑨𝟏 𝑨𝟎 ) 𝑩𝟑 = (𝑨𝟑 𝑨𝟐 𝑨𝟏 )

𝑨𝟏 𝑨 𝟎 00 01 11 10 𝑨𝟏 𝑨𝟎 00 01 11 10
𝑨𝟑 𝑨𝟐 𝑨𝟑 𝑨𝟐
00 00

01 1 x x x 01 x x x

11 1 1 11 1 1

10 x 1 x 10 x x

daniel zavala 13
 Figura N°19: Circuito obtenido grupalmente.

5. Diseñe e implemente un circuito conversor de código, que permita visualizar en un

display de 7 segmentos, el valor de la tecla que se presiona en un teclado
hexadecimal.

6. Diseñe e implemente un circuito decodificador que decodifique un numero binario

de cuatro bits (16 combinaciones) al sistema de letras que serán visualizadas en un
display de 7 segmentos, donde:

A3 A2 A1 A0 a b c d e f g
0 0 0 0 1 1 1 0 1 1 1
0 0 0 1 0 0 1 1 1 1 1
0 0 1 0 1 0 0 1 1 1 0
0 0 1 1 0 1 1 1 1 0 1
0 1 0 0 1 0 0 1 1 1 1
0 1 0 1 1 0 0 0 1 1 1
0 1 1 0 1 0 1 1 1 1 0
0 1 1 1 0 1 1 0 1 1 1
1 0 0 0 0 0 0 0 1 1 0
1 0 0 1 0 1 1 1 1 0 0
1 0 1 0 0 0 0 1 1 1 0

daniel zavala 14
 1 0 1 1 0 0 1 0 1 0 1
1 1 0 0 1 1 1 1 1 1 0
1 1 0 1 1 1 0 0 1 1 1
1 1 1 0 1 1 1 0 0 1 1
1 1 1 1 0 0 0 0 1 0 1

𝑎 = 𝐵(𝐶̅ + 𝐷
̅ ) + 𝐴̅𝐷
̅ 𝑏 = (𝐴 ⊕ 𝐵)𝐶̅ 𝐷 + 𝐴𝐵𝐶𝐷
̅ + (𝐴 ⊕ 𝐶)𝐷

𝑐 = 𝐴̅(𝐶 ⊕ 𝐵) + 𝐴(𝐵 ⊕ 𝐷) + 𝐴̅𝐵̅𝐷 𝑑 = 𝐴̅𝐵̅(𝐶 + 𝐷) + 𝐶̅ (𝐵 ⊕ 𝐷) + (𝐴̅ + 𝐵̅)𝐶𝐷

̅

𝑒 = ̅̅̅̅̅̅̅̅̅̅̅
(𝐴𝐵𝐶𝐷 ̅) 𝑓 = 𝐴̅𝐵 + 𝐴̅𝐶̅ + 𝐵𝐶̅ + 𝐷
̅ 𝑔 = 𝐴𝐵(𝐶 + 𝐷) + 𝐴̅𝐶̅ + 𝐶

Figura N°20: Simulación del circuito.

daniel zavala 15
 Figura N°21: Circuito diseñado y armado grupalmente.

7. Empleando un multiplexor de 4 a 1y compuertas externas mínimas, implementar la

siguiente función de Boole:

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴𝐵̅ + 𝐵𝐷 + 𝐶𝐷 + 𝐵̅𝐷

̅

Usar las variables A y B como variables de control, B debe estar conectado a S0.

𝐹 = 𝐵̅(𝐴 + 𝐴̅𝐷
̅ ) + 𝐵𝐷(𝐴 + 𝐴̅) + (𝐴 + 𝐴̅)(𝐵 + 𝐵̅ )𝐶𝐷 = (𝐷
̅ + 𝐶)𝐴̅𝐵̅ + 𝐷𝐴̅𝐵 + 𝐴𝐵̅ + 𝐷𝐴𝐵

A B C D F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 0
1 1 1 1 1

daniel zavala 16
 Especificación Decimal
̅𝑫
𝑪 ̅ 0 8
𝐂̅𝐃 5 9 13
̅
𝑪𝑫 2 10 0
𝑪𝑫 3 7 11 15
̅
𝐶+𝐷 D 1 D

Figura N°22: Simulación con entradas 0 0 1 0.

Figura N°23: Circuito de obtenido.

8. Diseñe e implemente un comparador de magnitud de dos números de tres bits cada

uno, para obtener en la salida A>B, A<B Y A=B. Visualizar la salida en LED´S.

Se debe cumplir:

𝐴 > 𝐵 => 𝐴3 > 𝐵3 + (𝐴3 = 𝐵3 )(𝐴2 > 𝐵2 ) + (𝐴3 = 𝐵3 )(𝐴2 = 𝐵2 )(𝐴1 > 𝐵1 )

daniel zavala 17
 𝐴 = 𝐵 => (𝐴3 = 𝐵3 )(𝐴2 = 𝐵2 )(𝐴1 = 𝐵1 )

𝐴 < 𝐵 => 𝐴3 < 𝐵3 + (𝐴3 = 𝐵3 )(𝐴2 < 𝐵2 ) + (𝐴3 = 𝐵3 )(𝐴2 = 𝐵2 )(𝐴1 < 𝐵1 )

Transformando con compuertas, se obtiene:

𝐴 > 𝐵 == 𝐴3 ̅̅̅
𝐵3 + (𝐴3 ⊕ 𝐵3 )𝐴2 ̅̅̅
𝐵2 + (𝐴3 ⊕ 𝐵3 )(𝐴2 ⊕ 𝐵2 )𝐴1 ̅̅̅
𝐵1

(𝐴 = 𝐵) == (𝐴3 ⊕ 𝐵3 )(𝐴2 ⊕ 𝐵2 )(𝐴1 ⊕ 𝐵1 )

𝐴 < 𝐵 == ̅̅̅ ̅̅̅2 𝐵2 + (𝐴3 ⊕ 𝐵3 )(𝐴2 ⊕ 𝐵2 )𝐴

𝐴3 𝐵3 + (𝐴3 ⊕ 𝐵3 )𝐴 ̅̅̅1 𝐵1

Figura N°24: Circuito de obtenido.

9. Diseñe e implemente un circuito (bus de 4 bits) que transmita datos en forma

bidireccional, mostrar en display de 7 segmentos el dato transmitido. Emplee el C.I.
74125 o 74126 (compuertas de tres estados).

daniel zavala 18
 Figura N°25: Simulación realizada para el análisis.

Figura N°26: Circuito obtenido después del análisis.

IV. OBSERVACIONES:
Para la realización del experimento se recomienda tener presente lo siguiente:

 Se recomienda revisar el datasheet de cada componente a la hora de posicionarlo en el

circuito para evitar confusiones.

daniel zavala 19
 Haber repasado la teoría circuitos aritméticos que incluye semisumadores sumadores
completos entre otros
 En algunas simulaciones en proteus se usara el thumbswitch-hex y el display hexadecimal.
 Para el las simulaciones e implementación se usaran comparadores y latchs

V. CONCLUSIONES
En base a los resultados obtenidos en el laboratorio se obtuvieron las siguientes conclusiones:
 Se pudo corroborar experimentalmente los datos obtenidos en la simulación.
 Se aprendió el uso de los sumadores, aplicación de estos en los circuitos y el uso de sus
datasheet para realizar conexiones.
 Podemos obtener multiplicadores en base a sumadores completos de dos bits, de cuatros
bits, etc.
 A la hora de implementar un circuito con leds tener en cuenta que un adecuado cableado
y conexiones firmes ayudan a obtener una mayor nitidez de estas.
 Verificamos como un circuito sencillo a base de un MUX(74151) y un contador puede
usarse para variar la velocidad de un motor dc.
 Se comprobó el funcionamiento del circuito de conversión paralelo aserial el cual es un
circuito de los primeros usados en telecomunicaciones.

daniel zavala 20
PREGUNTA FIRMA OBSERVACION
PREGUNTA 1:

PREGUNTA 2:

PREGUNTA 3:

PREGUNTA 4:

PREGUNTA 5:

PREGUNTA 6:

PREGUNTA 7 :

PREGUNTA 8:

daniel zavala 21