You are on page 1of 5

Laboratorios 1,2 y 3 de Diseño Digital, Diseño Digital, John J.

Ramirez
Jeiny V. Gonzalez - 1160462

Laboratorios 1, 2 y 3 de Diseño Digital


Resumen— A continuación, se presenta el informe de las


prácticas 1, 2 y 3 de laboratorio de diseño digital, donde se
conocen algunos conceptos básicos para el manejo y
funcionamiento de las FPGA, explicando sus componentes y qué
función posee cada uno. Al igual, familiarizarnos con términos
que maneja dicha tarjeta. Se realiza un ejercicio en el software
de Xilinx el cual permitirá comprobar en la NEXYS II
conocimientos de cómo programar y ejecutar algunas
aplicaciones en la tarjeta.

I. INTRODUCCIÓN

L a práctica del laboratorio, se desarrollará un diseño


aplicado en la NEXYS II, el cual consiste en un sumador
de 3 bits. Con la ayuda del software XILINX 10.1, se
obtendrá la simulación del circuito, y de ésta manera
comprobar con la tabla de verdad, el correcto funcionamiento.

II.MARCO TEÓRICO

FPGA’S:
Fig. 1. Componentes de la tarjeta Nexys 2 de Digilent

La FPGA es un dispositivo electrónico introducido por Xilins


en 1985, su estructura interna está basada en un conjunto de 1) Fuentes de Alimentación
bloques lógicos programables denominados CLB’S, que a su
vez son conformados por compuertas, registros, memorias, Este componente es el encargado de proporcionar la energía
flip-flops, etc. Dicha tarjeta está compuesta principalmente que consumirá la tarjeta junto con todos sus componentes,
por cinco elementos configurables, los cuales son: este contiene unos puentes selectores de alimentación los
cuales determinan de que tipo de fuente se alimentara la
• Bloque de entrada/salida (IOBS): este elemento se encarga tarjeta, por baterías, por USB o por medio de una fuente
de proporcionar las especificaciones eléctricas que se externa.
requieren para interactuar con otros dispositivos.
2) Relojes:
• Bloque Lógico Configurable: este elemento es el que me
permite construir la mayoría de funciones digitales, cuya La tarjeta Nexys2 incluye un oscilador de 50Mhz y un socalo
estructura básica es la “Celda Lógica”. para un segundo oscilador. Las señales de reloj de los
osciladores se conectan a los terminales (pines) de la estrada
• Bloques de Memoria RAM: este elemento es el que me de reloj global en la FPGA, para que ellos puedan manejar el
permite almacenar programas y datos temporalmente, reloj en los bloques sintetizadores1 disponibles en la FPGA.
permitiéndome leer o escribir en ellas.

• Arquitectura de enrutamiento: este elemento es el


encargado de organizar los segmentos de metal e 3) Pulsadores
interruptores para la implementación de una función lógica
cualquiera. La tarjeta tiene cuatro pulsadores disponibles para los
circuitos de entrada. Las entradas de los pulsadores estan
normalmente en un nivel de voltaje Bajo (0V), y son llevadas
a un nivel de voltaje Alto (3.3V) únicamente cuando los
pulsadores están presionados

4) Interruptores deslizables

La Nexys2 presenta ocho interruptores deslizables que


generan entradas constantes Altas o Bajas dependiendo de su
posición. Las entradas de los interruptores deslizables, como

J. V. Gonzalez, e-mail: jvgonzalezo@gmail.com
2

la de los pulsadores usan un resistor en serie para la


protección contra corto circuitos. 11) Memoria

5) LED’S La tarjeta Nexys2 tiene dispositivos de memoria externa


RAM y ROM. La memoria externa RAM es un dispositivo
Para los circuitos de salida se dispone de Ocho LEDs. Los DRAM pseudo-estatica de 128Mbit de Micron M45W8MW16
Anodos de los LED se accionan desde la FPGA a traves de Celullar RAM organizada como 8Mbytesx16bits. Puede
resistencias de 390 ohm, por lo que un “1” Lógico a la salida operar como una SRAM asíncrona típica con ciclos de
se iluminara con una corriente de 3 a 4mA. tiempos de 70ns de lectura y escritura, o como una memoria
sincrona con un bus de 80MHz.
6) Displays siete segmentos
12) Conectores periféricos:
La Tarjeta contiene un display siete segmentos tipo LED de
cuatro dígitos de ánodo común. Cada LED puede ser La tarjeta proporciona cuatro conectores Pmod de dos hileras
iluminado individualmente. De los 128 patrones posibles, los de 6 pines JA, JB, JC, JD. Cada conector presenta dos pines
diez más utilizados son los que corresponden a los dígitos de GND y dos pines Vdd por cada 8 señales de datos. Todas
decimales. las señales de datos incluyen resistencias de protección a
corto circuito y diodos de protección a descargas
7) Puerto USB electrostáticas ESD.

La Nexys2 incluye un puerto de alta velocidad USB2 basado 13) Conector de expanción
en un controlador Cypress CY7C68013A . El puerto USB
puede ser usado para: La tarjeta Nexys2 incluye un conector de alta densidad de 100
Programar los dispositivos de Xilinx en la tarjeta. pines Hirose FX-2 para conectar tarjetas externas con
Realizar transferencia de datos por el usuario a velocidades de velocidades de señal de reloj mayores a 100MHz. Algunas
hasta 38Mbytes/Seg. señales del conector son enrutadas a la FPGA como pares
Proveer alimentación a la tarjeta si el puente de selección de diferenciales, y 47 pines del conector estan ligadas a tierra lo
alimentación esta configurado a “USB”. que resulta en un sistema de conexión de muy bajo nivel de
ruido.
8) Puerto PS/2
XILINX ISE:
El conector mini-DIN2 de 6-pines puede albergar un ratón o
un teclado. La mayoría de dispositivos PS/2 pueden operar Xilinx es una herramienta de software producida por la
con una alimentación de 3.3V, sin embargo dispositivos más empresa Xilinx y cuya finalidad es la síntesis y el análisis de
antiguos pueden requerir una alimentación de 5VDC. Un diseños en HDL (Lenguaje de descripción de hardware) .
puente de tres-pines inmediatamente adyacente al conector
PS/2 selecciona 3.3V , ó la entrada principal del bus de Los estándares soportados por este programa en su versión
alimentación de voltaje (VU) es aplicada al conector PS/2. más actual son:

9) Puerto VGA: UltraScale


Virtex UltraScale
La tarjeta Nexys2 utiliza 10 señales de la FPGA para crear un Kintex UltraScale
puerto VGA con colores de 8-bits y dos señales estandar de 7 Series
sincronia ( HS Sincronia Horizontal, y VS Sincronia Artix-7
Vertical). Las señales de color usan circuitos divisor –
resistivos que trabajan en conjunto con la resistencia de
terminación de 75 ohm de la pantalla VGA para crear en las
señales VGA rojo y verde ocho niveles, y cuatro niveles en la
señal azul, ya que el ojo humano es menos sensible a los
niveles de azul.

10) Puerto Serial:

Contiene un puerto serial de dos hilos basado en un


convertidor de voltaje ST3232 de ST Microelectronnics. El
ST3232 convierte los niveles de las señales utilizadas por la
comunicación RS-232 (-12V a -3V para un ‘1’ lógico y de
12V a 3V para un ‘0’ lógico) a las señales de 3.3V usadas por
la FPGA. Como solo dos señales estan conectadas RXD Y
TXD, se puede usar unicamente software de protocolo de
enlace XON / XOFF como controlador de puerto serial
basado en FPGA.
3

Artix-7Q Aplicando teorema de Morgan a los resultados con valor


Kintex-7 verdadero (1) de S1 y Cout1 de tabla en la Fig. 3 se obtuvo:
Kintex-7Q Para una mejor visualización tomamos A=A 1; B=A2
Virtex-7
Virtex-7Q
Virtex-6
Virtex-6Q
Virtex-5
Virtex-5Q
Virtex-5QV
Virtex-4
Virtex-4Q
Virtex-4QV
Spartan-6 Observando las tablas de verdad se concluye que son
Spartan-6Q similares y se puede usar el mismo modelo (Fig. 6) para cada
Spartan-3A DSP tabla. Para obtener la operación final basta con unir el carry
Extended Spartan-3A de salida de la primera etapa al carry de entrada de la
Spartan-3AN segunda etapa, y el carry de salida de la segunda etapa al
Spartan-3A carry de entrada de la tercera etapa. Para una mayor
Spartan-3E comprensión de la idea véase Fig. 5.
Spartan-3

Este programa es el encargado de crear el archivo de


terminación .bit que es el que va hacia la memoria ROM
(Configuración en la tarjeta Nexyx como Esclavo serial)
para ser guarda y ejecutado des de allí o se dirigí
directamente hacia las celdas internas de
memoria(Configuración en la tarjeta como JTAG) para
configurar las funciones lógicas y las interconexiones del
circuito diseñado

Este archivo .bit le da instrucciones para la configuración


de los bloques lógicos, los segmentos de metal y la matriz
de conexiones que sirven para interconectar los diferentes
bloques lógicos. Fig. 3. Representación en diagrama de bloques de la operación

IV. RESULTADOS
III. MONTAJE EXPERIMENTAL
Con el objetivo de hacer un sumador de 3 bits en la
herramienta Xilinx Ise 10.1, se hace una representación de la A1 A2 CIN1 S1 COUT1
operación a realizar para su mayor comprensión (Fig. 1); 0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
Fig. 2. Operación a implementar
1 1 0 0 1
1 1 1 1 1
Luego de comprender lo que se desea hacer se procede a Fig. 4. Tabla de verdad para la salida numero 1
realizar las tablas de verdad respectivas para cada operación
(Fig. 4, Fig. 5 y Fig. 6.).

B1 B2 Cout1=CIN2 S2 COUT2
Observando que al hacer las tablas de verdad para el sumador 0 0 0 0 0
de 3 bits, al implementarlo de una manera convencional por
0 0 0 0 0
medio de SOP (suma de productos), y la reducción mediante
los teoremas de Morgan. 0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
4

1 0 1 0 1 Fig. 8. Señales de entrada para el sumador de 3 bits

1 1 1 1 1
1 1 1 1 1 Ahora se introducen los valores de las señales de prueba y se
Fig. 5. Tabla de verdad para la salida numero 2 compila la información para asegurarnos que los valores de
salida sean los esperados, con esto comprobamos el correcto
funcionamiento del circuito.
C1 C2 Cout2=CIN3 S3 COUT3
0 0 0 0 0
VI. CONCLUSIONES
0 0 0 0 0
0 1 0 1 0
Al diseñar un sumador de 3 bits, se tiene en cuenta que el
0 1 1 0 1 carry de salida sea el carry de entrada de la siguiente etapa.
1 0 0 1 0
1 0 1 0 1 Mediante el álgebra de Boole se pueden simplificar circuitos
1 1 1 1 1 combinacionales, extensos a uno más sencillo.
1 1 1 1 1
Fig. 6. Tabla de verdad para la salida numero 3 Es necesario tener la tabla de verdad, para comprobar el buen
funcionamiento del diseño programado en la tarjeta Nexys.
V. ANÁLISIS DE RESULTADOS
La FPGA nos sirve para diseñar dispositivos capaces de
Teniendo el modelado de los circuitos lógicos procedemos a controlar muchas tareas de la vida cotidiana y de empresas
introducirlos en Xilinx 10.1 como se puede apreciar en la Fig.
6. La herramienta Xilinx Ise es un software especialmente
creado para el trabajo sobre las FPGA'S y nos brinda gran
facilidad en el momento de hacer el uso de esta.
.

APENDICE

TEOREMAS DEL ALGEBRA DE BOOLE

Fig. 7. Esquemático del sumador de 3 bits


REFERENCIAS
[1] http://ivangomez14.wikispaces.com/Puerta+L%C3%B3gica+NANDB.
Smith, “An approach to graphs of linear forms (Unpublished work style),”
unpublished.
[2] LAB_N°2_ Nexys2.Autor Jhon Jairo Ramirez Mateus
[3] LAB_N°2_FPGA .Autor Jhon Jairo Ramirez Mateus
[4] LAB_N°3_ ISE DESING SUIT 10.Autor Jhon Jairo Ramirez Mateus
[5] [6]Fundamentos de sistemas Digitales – Thomas Floyd - 9ª Edicion
[6] [7]Diseño digital Principios y practicas – John Wakerly – 3ª Edicion
5

ANEXOS

A1 A2 CIN1 S1 Cout1=CIN2 B1 B2 S2 Cout2=CIN3 C1 C2 S3 COUT3


0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0 0 0 0 0 0
0 1 0 1 0 0 1 1 0 0 1 1 0
0 1 1 0 1 0 1 0 1 0 1 0 1
1 0 0 1 0 1 0 1 0 1 0 1 0
1 0 1 0 1 1 0 0 1 1 0 0 1
1 1 0 0 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1 1 1 1
Anexo 1. Tabla de verdad del sumador de 3 bits