Professional Documents
Culture Documents
2019-Verano
1. DATOS GENERALES
1.2 Créditos: 2
2. FUNDAMENTACIÓN
Los avances tecnológicos de los últimos años están directamente relacionados con la
ingeniería electrónica y específicamente con la parte digital, la importancia de este curso
radica en el diseño básico de Procesadores SoPC y HPS para poder realizar diferentes
cálculos matemáticos aplicados en la electrónica en Control, Procesamiento de señales,
Telecomunicaciones, instrumentación entre otras
3. SUMILLA
El curso inicia con el estudio de las metodologías de diseño electrónico existentes, para luego
centrarse en el diseño basado en la metodología SoC, utilizando los circuitos
combinacionales, secuenciales y haciendo uso del lenguaje de descripción de hardware
VHDL como también herramientas del tipo CAD y EDA.
1
Arquitectura general de las FPGAs. Semana 1, Semana 2
Temario
• Arquitectura de un FPGA.
Temario
Unidad de aprendizaje 3
Semana
Procesadores y sistemas en Chip de
Semana 6, Semana 7, Semana 8, Semana 9
aplicación específica.
2
Logro específico de aprendizaje
Temario
• Herramientas de diseño.
6. METODOLOGÍA
Se dictarán clases teóricas con desarrollo de exposiciones y la participación activa de los
fuera de ella.
• Aprendizaje autónomo
• Aprendizaje colaborativo.
7. SISTEMA DE EVALUACIÓN
PC01 (10) + PC02 (10) + PC03 (10) + PC04 (15) + PC05 (15) + EXFN (40)
Descripción de la evaluación
PC01:PRACTICA CALIFICADA 01 PC01 (10) semana2
PC02:PRACTICA CALIFICADA 02 PC02 (10) semana3
PC03:PRACTICA CALIFICADA 03 PC03 (10) semana4
PC04:PRACTICA CALIFICADA 04 PC04 (15) semana6
PC05:PRACTICA CALIFICADA 05 PC05 (15) semana7
EXFN:EXAMEN FINAL EXFN (40) semana9
3
Nota:
8. FUENTES DE INFORMACIÓN
Fuentes de consulta obligatoria
Robbins, Stephen P.(2014)Administración
Koontz, Harold(2016)Administración : una perspectiva global y empresarial
ANTONIO RUBIO, JOSEP ALTET, XAVIER ARAGONÉS, JOSÉ LUIS GONZÁLEZ, DIEGO MATEO,
FRANCESC MOLL Diseño de circuitos y sistemas integrados
Pedroni, Volnei A. Circuit Design with VHDL
9. CRONOGRAMA DE ACTIVIDADES
Unidad de 1
Semanas Temario Actividades y Evaluaciones
aprendizaje
• Herramientas y
flujo de diseño con
FPGA’s.
1
Solo se puede rezagar el examen final.
4
• Uso de la
herramienta Quartus II.
• Descripción
mediante VHDL: UART,
SPI e I2C.
5
sistema basado en PC05 (15) semana7
procesador HPS.
EXFN (40) semana9
• Uso de la
herramienta Eclipse
para la programación
en C.
• Diseño de
núcleos de propiedad
intelectual.
• Diseño de un
sistema básico en chip
de aplicación
específica.