You are on page 1of 6

DISEÑO DE SISTEMAS COMPUTACION(100000I24N)

2019-Verano

1. DATOS GENERALES

1.1 Coordinador ALVARADO RIVERA,ALBERTO DUANEE

1.2 Créditos: 2

1.3 Horas semanales: 6

1.4 Modalidad PRESENCIAL

1.5 Facultad FACULTAD DE INGENIERÍA

2. FUNDAMENTACIÓN
Los avances tecnológicos de los últimos años están directamente relacionados con la
ingeniería electrónica y específicamente con la parte digital, la importancia de este curso
radica en el diseño básico de Procesadores SoPC y HPS para poder realizar diferentes
cálculos matemáticos aplicados en la electrónica en Control, Procesamiento de señales,
Telecomunicaciones, instrumentación entre otras

3. SUMILLA
El curso inicia con el estudio de las metodologías de diseño electrónico existentes, para luego
centrarse en el diseño basado en la metodología SoC, utilizando los circuitos
combinacionales, secuenciales y haciendo uso del lenguaje de descripción de hardware
VHDL como también herramientas del tipo CAD y EDA.

4. LOGRO GENERAL DE APRENDIZAJE


Al finalizar el curso los alumnos diseñan soluciones de sistemas electrónicos, haciendo uso de
IP Cores (Núcleos de Propiedad Intelectual), Procesadores Embebidos, Lenguaje C y VHDL,
para lo cual hace uso de herramientas CAD y EDA; así como también crean y modifican IP
Cores

5. UNIDADES Y LOGROS ESPECÍFICOS DE APRENDIZAJE:

Unidad de aprendizaje 1 Semana

1
Arquitectura general de las FPGAs. Semana 1, Semana 2

Logro específico de aprendizaje

Al finalizar la unidad los estudiantes comprenden e identifican las principales características


de los dispositivos lógicos reconfigurables y de las herramientas involucradas para su
desarrollo.

Temario

• Introducción al Diseño de Sistemas Digitales y FPGA’s.

• Metodologías de diseño electrónico en la actualidad.

• Arquitectura de un FPGA.

• Herramientas y flujo de diseño con FPGA’s.

• Uso de la herramienta Quartus II.

Unidad de aprendizaje 2 Semana

Lenguaje de Descripción de Hardware VHDL Semana 3, Semana 4, Semana 5

Logro específico de aprendizaje

Al finalizar la unidad los estudiantes comprenden la sintaxis del lenguaje de descripción de


hardware VHDL, el cual pueden sintetizar e implementar en la tarjeta de desarrollo DE1 SoC
de Altera. Asimismo, describe mediante VHDL, protocolos de comunicación

Temario

• Lenguaje de descripción de hardware.

• Sistemas combinacionales básicos, genéricos y complejos.

• Sistemas secuenciales básicos.

• Sistemas secuenciales con máquinas de estados.

• Tópicos para el diseño digital: “Debounce”, “Edge Detector”, “Flag Signal”.

• Estilo de diseño estructural.

• Descripción mediante VHDL: UART, SPI e I2C.

Unidad de aprendizaje 3
Semana
Procesadores y sistemas en Chip de
Semana 6, Semana 7, Semana 8, Semana 9
aplicación específica.

2
Logro específico de aprendizaje

Al finalizar la unidad los estudiantes describen sistemas digitales e implementan IP Cores,


para ser interconectados a sistemas basados en procesadores

Temario

• Introducción a los procesadores Soft-core y Hard-core.

• Arquitectura del Procesador HPS.

• Herramientas de diseño.

• Implementación de sistema basado en procesador HPS.

• Uso de la herramienta Eclipse para la programación en C.

• Diseño de núcleos de propiedad intelectual.

• Diseño de un sistema básico en chip de aplicación específica.

6. METODOLOGÍA
Se dictarán clases teóricas con desarrollo de exposiciones y la participación activa de los

estudiantes mediante la resolución de ejercicios propuestos y resueltos. Para la parte

práctica se facilitará guías de laboratorio y separata de problemas para resolver en clase y

fuera de ella.

Los principios de aprendizaje que promueven este curso son:

• Aprendizaje autónomo

• Aprendizaje basado en evidencias

• Aprendizaje colaborativo.

7. SISTEMA DE EVALUACIÓN
PC01 (10) + PC02 (10) + PC03 (10) + PC04 (15) + PC05 (15) + EXFN (40)

Descripción de la evaluación
PC01:PRACTICA CALIFICADA 01 PC01 (10) semana2
PC02:PRACTICA CALIFICADA 02 PC02 (10) semana3
PC03:PRACTICA CALIFICADA 03 PC03 (10) semana4
PC04:PRACTICA CALIFICADA 04 PC04 (15) semana6
PC05:PRACTICA CALIFICADA 05 PC05 (15) semana7
EXFN:EXAMEN FINAL EXFN (40) semana9

3
Nota:

● Solo se podrá rezagar el Examen Final.


● El examen rezagado incluye los contenidos de todo el curso.
● No se elimina ninguna práctica calificada.
● La nota mínima aprobatoria es 12 (doce).
● En el caso de que un alumno no rinda una práctica calificada (PC) y, por lo tanto,
obtenga NS, esta es reemplazada con la nota que se obtenga en el examen final o de
rezagado. En caso de que el alumno tenga más de una práctica calificada no rendida,
solo se reemplaza la práctica calificada de mayor peso. No es necesario que el alumno
realice trámite alguno para que este remplazo se realice.

8. FUENTES DE INFORMACIÓN
Fuentes de consulta obligatoria
Robbins, Stephen P.(2014)Administración
Koontz, Harold(2016)Administración : una perspectiva global y empresarial
ANTONIO RUBIO, JOSEP ALTET, XAVIER ARAGONÉS, JOSÉ LUIS GONZÁLEZ, DIEGO MATEO,
FRANCESC MOLL Diseño de circuitos y sistemas integrados
Pedroni, Volnei A. Circuit Design with VHDL

Fuentes de consulta complementaria


JAMES O. HAMBLEN, TYSON S. HALL, MICHAEL D. FURMAN Rapid Prototyping Of Digital
Systems Sopc Edition

9. CRONOGRAMA DE ACTIVIDADES
Unidad de 1
Semanas Temario Actividades y Evaluaciones
aprendizaje

Arquitectura Semana 1, • Introducción al Realizaremos ejercicios de


general de las Semana 2 Diseño de Sistemas aplicación de lo aprendido en
FPGAs. Digitales y FPGA’s. cursos de circuitos lógicos
digitales. Y su aplicación en
• Metodologías sistemas digitales en FPGA’s
de diseño electrónico
en la actualidad. Realizaremos algunos ejemplos
de arquitectura de FPGA’s. ASIC’s.
• Arquitectura de
un FPGA. PC01 (10) semana2

• Herramientas y
flujo de diseño con
FPGA’s.

1
Solo se puede rezagar el examen final.
4
• Uso de la
herramienta Quartus II.

Lenguaje de Semana 3, • Lenguaje de Realizaremos algunos ejemplos


Descripción de Semana 4, descripción de circuitos digitales con FPGA’s.
Hardware Semana 5 hardware.
VHDL Realizaremos algunos ejercicios
• Sistemas de lógica combinacional y los
combinacionales implementaremos en la DE1 SoC.
básicos, genéricos y
complejos. Realizaremos algunos ejercicios
de lógica secuencial y los
• Sistemas implementaremos en la DE1 SoC.
secuenciales básicos.
Definiremos los tipos de datos
• Sistemas enumerados y la estructura del
secuenciales con código para FSM (“finite state
máquinas de estados. machine”)

• Tópicos para el Definiremos los Componentes y


diseño digital: Paquetes en VHDL. Y realizaremos
“Debounce”, “Edge ejercicios prácticos.
Detector”, “Flag
Signal”. PC02 (10) semana3

PC03 (10) semana4


• Estilo de diseño
estructural.

• Descripción
mediante VHDL: UART,
SPI e I2C.

Procesadores Semana 6, • Introducción a Definiremos la arquitectura


y sistemas en Semana 7, los procesadores general de un sistema SoC y SoPC.
Chip de Semana 8, Soft-core y Hard-core.
aplicación Semana 9 Definiremos la arquitectura del
específica. • Arquitectura “Hard Processor System” (HPS)
del Procesador HPS.
Realizaremos ejemplos de uso de
• Herramientas la herramienta Qsys, IP Catalog y
de diseño. MegaWizard.

• Realizaremos un diseño del


Implementación de sistema software con HPS y lo
implementaremos en la DE1 SoC.

5
sistema basado en PC05 (15) semana7
procesador HPS.
EXFN (40) semana9
• Uso de la
herramienta Eclipse
para la programación
en C.

• Diseño de
núcleos de propiedad
intelectual.

• Diseño de un
sistema básico en chip
de aplicación
específica.

10. FECHA DE ACTUALIZACIÓN:​ Diciembre 2018

You might also like