Puntos: 1

Read to meEI rango dinámico es un concepto propio de Ios procesadores. Se define como Ia
reIación existente entre eI máximo y mínimo vaIor (distinto de cero) representabIes. En un
formato de coma fIotante éste viene determinado por eI número de niveIes deI exponente. Si
expresamos esta reIación en dB:

RD [dB] = 6 · NiveIes deI exponente.

Si tenemos un caso típico de un exponente de 5 bits, el rango dinámico es:

Seleccione una respuesta.

a. Read to me384 dB

b. Read to me1530 dB

c. Read to me6 dB

m d. Read to me186 dB

Question 2

Puntos: 1

Read to me

En cuanto a herramientas de software, esta síntesis convierte una descripción RTL en un una
descripción del circuito a nivel de compuertas y registros:

Seleccione una respuesta.

m a. Read to meLa síntesis de alto nivel

b. Read to meLa síntesis circuital

mc. Read to meLa síntesis netlist.

d. Read to meLa síntesis lógica

Question 3

Puntos: 1
Read to me

La sigla utilizada para especificar los circuitos FPADs fabricados por Zetex es:

Seleccione una respuesta.

a. Read to meField Programmable System-On-a-Chip (FIPSOC)

m b. Read to meField Programmable Analog Device (FPAD)

c. Read to meField Programmable Mixed Analog-Digital Array (FPMA)

d. Read to meTotally Reconfigurable Analog Circuit (TRAC)

Question 4

Puntos: 1

Read to me

Este elemento tiene características diseñadas para soportar tareas de altas prestaciones,
repetitivas y numéricamente intensas:

Seleccione una respuesta.

m a. Read to meDSP

b. Read to mePACblocks

c. Read to meIncorrecto

d. Read to mePACell

e. Read to meMicroprocesador

Question 5

Puntos: 1

Read to me

Las herramientas ______ son utilizadas para el diseño con dispositivos lógicos programables
debido a su buena calidad y fácil utilización entre otras ventajas.

Seleccione una respuesta.

a. Read to meCAP
 mb. Read to meCAD

c. Read to meDCA

d. Read to mePAC

Question 6

Puntos: 1

Read to meRefiriéndonos a la evolución histórica de de las herramientas de software, el programa

escrito en FORTRAN que permitía convertir un diseño descripto en ecuaciones booleanas, en
archivos de programación de dispositivos de Monolithics Memories (MMI) fue:

Seleccione una respuesta.

a. Read to meCUP

b. Read to mePALASM

c. Read to meH&L

m d. Read to meABEL

Question 7

Puntos: 1

Read to me

La primera incorporación a la estructura básica de las FPGAs es la inclusión de:

Seleccione una respuesta.

a. Read to meMemoria

b. Read to meMicroprocesadores

c. Read to meBloques aritméticos

m d. Read to meConversores serie-paralelo

Question 8

Puntos: 1
Read to meEn todos los circuitos IspPAC, estos elementos se combinan cuidadosamente para
formar macroceldas:

Seleccione una respuesta.

a. Read to mePACIsp

b. Read to mePACblocks

m c. Read to meDSP

d. Read to mePACells

Question 9

Puntos: 1

Read to meActualmente se ha generado una nueva terminología debido al surgimiento de

diferentes fabricantes de FPAA's. Un Field Programmable Analog Device es:

Seleccione una respuesta.

ma. Read to meEl nombre que utiliza el fabricante Zetex para un FPAA

b. Read to meUn circuito FPAA versión de IMP Inc; EPAC es una marca registrada del
fabricante IMP Inc.

c. Read to meNombre en francés para un FPAA

d. Read to meCelda analógica básica y programable en un FPAA.

Question 10

Puntos: 1

Read to meEl surgimiento de nuevos fabricantes de dispositivos FPAA's originaron una nueva
terminología que los identifica, de esta manera, cuando hablamos de un chip que integra un FPMA
y un microcontrolador, este chip es comercializado por la compañía SIDSA, estamos refiriéndonos
a:

Seleccione una respuesta.

a. Read to meFPAD

m b. Read to meFIPSOC

c. Read to meEFPGA

d. Read to meFPAAD
Question 11

Puntos: 1

Read to meEl propósito de utilizar la arquitectura Harvard en la organización de la memoria de los

DSP’s es:

Seleccione una respuesta.

a. Read to meTener memoria de datos e instrucciones separadas

b. Read to meLogar que la lectura en memoria se haga en un ciclo de instrucción

c. Read to meTener memoria de datos e instrucciones conjuntas

m d. Read to meLogar que la lectura en memoria se haga en dos ciclos de instrucción

Question 12

Puntos: 1

Read to me

En cuanto a las nuevas incorporaciones a la arquitectura básica de FPGAs, La incorporación de

bloques IO transceivers programables para manejar líneas de alta velocidad, está relacionada con
la siguiente novedad:

Seleccione una respuesta.

a. Read to meManejo de relojes

m b. Read to meEntrada-salidas específicas

c. Read to meConversores serie-paralelo de alta velocidad

d. Read to meFacilidades de test on-chip

Question 13

Puntos: 1

Read to meLa sigla utilizada para especificar el nombre que utiliza el fabricante Zetex para un FPAA
es conocida como:

Seleccione una respuesta.

a. Read to meField Programmable System-On-a-Chip (FIPSOC)

b. Read to meField Programmable Mixed Analog-Digital Array (FPMA)

 m c. Read to meField Programmable Analog Device (FPAD)

d. Read to meField Programmable Analog Array (FPAA)

Question 14

Puntos: 1

Read to meDebido a que existen diferentes fabricantes de FPAA’s, una nueva terminología está
siendo usada. De las siguientes afirmaciones es correcta:

Seleccione una respuesta.

a. Read to meUn FPAA es un circuito integrado que contiene un FPMA y un FPGA

mb. Read to meUn FPMA es un circuito integrado que contiene un FPAA y un FPGA

c. Read to meUn FPGA es un circuito integrado que contiene un FPAA y un FPMA

d. Read to meUn FPAD es un circuito integrado que contiene un FPAA y un FPGA

Question 15

Puntos: 1

Read to me

El elemento funcional activo básico de los circuitos FPAAs de Lattice es el:

Seleccione una respuesta.

a. Read to meDSP

mb. Read to meIspPAC

mc. Read to mePACell

d. Read to mePACblocks

Haga clic en el botón "Enviar y finalizar prueba" para terminar esta evaluación y enviarla para que
se califique.

Tiempo restante
Usted se ha autentificado como SIERRA, JORGE MAURICIO (Salir)