República Bolivariana de Venezuela

Ministerio del Poder Popular Para La Defensa

Universidad Nacional Experimental Politécnica
De La Fuerza Armada Bolivariana
San Tomé – Núcleo Anzoátegui.
6to Semestre de ING. En Sistemas.

PROFESOR: BACHILLERES:
Ing. José Millán León, Luis C.I:19.143.744
Materia: Beria, Mirian CI: 19.143.970
Arquitectura del Computador Maldonado, Víctor CI: 19.437.547
Machado, Juan CI: 17.592.010

San Tomé, Octubre de 2011

 Índice

INTRODUCCION ........................................................................... Pág. 3

1.) Componentes del Computador ............................................. Pág. 4
2.) Funcionamiento del Computador ........................................ Pág. 6
a) Ciclos de Captación y Ejecución ......................................... Pág. 6
b) Interrupciones ..................................................................... Pág. 8
c) Funciones de las E/S. ......................................................... Pág. 8
3.) Estructura de Interconexión ................................................. Pág. 8
4.) Interconexión con Buses ...................................................... Pág. 8
a) Estructura del Bus ............................................................... Pág. 10
b) Jerarquía de Buses Múltiples .............................................. Pág. 11
c) Elementos de Diseño de un Bus ......................................... Pág. 11
5.) PCI, AGP, PCI Ex., PCI-X, MRS ............................................. Pág. 14
a) Estructura del Bus .............................................................. Pág. 14
b) Ordenes del PCI ................................................................. Pág. 15
c) Transferencias de Datos ..................................................... Pág. 16
d) Arbitraje .............................................................................. Pág. 16
CONCLUSIÓN .............................................................................. Pág. 18
BIBLIOGRAFÍA ............................................................................. Pág. 19
 Introducción

Un computador está constituido por CPU, memoria y unidades de E/S con

uno o varios módulos de cada tipo. Estos componentes se interconectan de
modo que se pueda llevar a cabo la función básica del computador, que es
ejecutar programas. Así, a este nivel, se puede describir un computador (1)
mediante el comportamiento de uno de sus componentes, es decir, mediante los
datos y las señales de control que un componente intercambia con otros, y (2)
mediante la estructura de interconexión y los controles necesarios para gestionar
el uso de dicha estructura.

En este tema nos centraremos en estudiar las estructuras básicas

utilizadas para la interconexión de los componentes del computador. A modo de
revisión. Comenzaremos con visualizando los componentes básicos y sus
necesidades de interconexión para luego así entran de lleno con los aspectos de
interconexión.
 1. Componentes del Computador.

Virtualmente todos los computadores actuales se han diseñado

basándose en los conceptos desarrollados por John von Neuman en el Instituto
de Estudios Avanzados de Priceton. Tal diseño se con el nombre de Arquitectura
de von Neuman y se basa en tres conceptos claves:

 Los Datos y las Instrucciones se almacenan en una sola memoria de

lectura-escritura.
 Los contenidos de esta memoria se direccionan indicando su posición, sin
considerar el tipo de dato contenido en la misma.
 La ejecución se produce siguiendo una secuencia de instrucción tras
instrucción (a no ser que dicha secuencia se modifique explícitamente).

Si deseamos realizar un cálculo concreto es posible utilizar una

configuración de los diversos componentes para obtener la configuración
deseada como si se tratase de una forma de programación. Un ejemplo lo
observaríamos en la siguientes dos figuras. Las cuales detallamos las
alternativas de hardware y software que poseen una configuración general de
funciones lógicas y aritméticas.

Hacemos énfasis en, la figura (b) la cual muestra dos componentes

esenciales del sistema los cuales son un intérprete de instrucciones y un módulo
de uso general para las funciones aritméticas y lógicas. Estos dos elementos
constituyen la CPU. Se requieren varios componentes adicionales para que el
computador pueda funcionar. Los datos e instrucciones deben ingresarse al
sistema mediante módulos de entrada y salida (E/S).
 En la siguiente figura se muestran componentes de alto nivel a diferencia
de la anterior y sugiere las interacciones entre ellos.

Típicamente, la CPU se encarga del control. Intercambia datos con la

memoria. Para ello usualmente utiliza dos registros internos (en la CPU): Un
registro de direcciones de memoria (MAR, Memory Address Register), que
especifica la dirección en memoria de la próxima lectura o escritura y un registro
para datos de memoria (MBR, Memory Buffer Register), que contiene el dato que
se va a escribir en memoria o donde se escribe el dato que se va a leer en
memoria. Igualmente, un registro de direcciones de E/S (E/SAR, E/S Address
Register) especifica un dispositivo de E/S. Un registro para datos de E/S (E/S
BR, E/S Buffer Register) se utiliza para intercambiar datos entre un módulo de
E/S y la CPU.

Y por último tenemos el módulo de que memoria que consta de un

conjunto de posiciones, designadas por direcciones numeradas
secuencialmente. Cada posición contiene un número binario que puede ser
interpretado como una instrucción o como un dato. Un módulo de E/S transfiere
datos desde los dispositivos externos a la CPU y a la memoria, y viceversa.
Contiene los registros (buffers) internos para almacenar los datos
temporalmente, hasta que puedan enviarse.
 2. Funcionamiento del Computador.

La función básica que realiza un computador es la ejecución de un

programa, constituido por un conjunto de instrucciones almacenadas en
memoria. El procesador es precisamente el que se encarga de ejecutar las
instrucciones especificadas en el programa. Esta sección proporciona una
revisión de los aspectos clave en la ejecución de un programa, que en su forma
más simple consta de dos etapas: El procesador lee (capta) la instrucción de
memoria, y la ejecuta. La ejecución del programa consiste en la repetición del
proceso de captación de instrucción y ejecución de la misma.

a) Los Ciclos de Captación y Ejecución.

Al comienzo de cada ciclo de instrucción, la CPU capta una instrucción de

memoria. En una CPU típica, se utiliza un registro llamado contador de programa
(PC, Program Counter) para seguir la pista de la instrucción que debe captarse
a continuación. Ano ser que se indique otra cosa, la CPU siempre incrementa el
PC después captar cada instrucción, de que captara la siguiente instrucción de
la secuencia (es decir, la instrucción situada en la siguiente de dirección de
memoria).

La instrucción captada se almacena en un registro de la CPU conocido

como registro de instrucción (IR, Intruccition Register). La instrucción se escribe
utilizando un código binario que especifica la acción que debe realizar la CPU.
La CPU interpreta la instrucción y lleva a cabo la acción requerida. En general
esta puede ser de cuatro tipos:

I. Procesador-Memoria: Debe de transferirse datos desde la CPU a la

memoria, o desde la memoria a la CPU.
II. Procesador-E/S: Deben transferirse datos a o desde el exterior
mediante transferencias entre la CPU y un módulo de E/S.
III. Procesamiento de Datos: La CPU ha de realizar alguna operación
aritmética o lógica con los datos.
IV. Control: Una Instrucción puede especificar que la secuencia de
ejecución se altere. Por ejemplo, la CPU capta una instrucción de la
posición 149 que especifica que la siguiente instrucción debe de
captarse de la posición 182. La CPU registrara este hecho poniendo
en el contador de programa 182. Así, en el próximo ciclo de captación,
 la instrucción se cargara desde la posición 182 en lugar de desde la
posición 150.

La siguiente figura proporciona una visión detallada del ciclo de

instrucción básico que se realiza en la captación y ejecución.

 Calculo de la dirección de la instrucción (IAC, Instrucction Address

Calculation): Determina la dirección de la siguiente instrucción a ejecutar.
Normalmente, esto implica añadir un número fijo a la dirección de la
instrucción previa. Por ejemplo, así las instrucción tienen un tamaño de
16 bits y la memoria se organiza en palabras de 16 bits, sima 1 a la
dirección previa. En cambio, si la memoria se organiza en bytes (8bits)
direccionales o individualmente, entonces hay que sumar 2 a la dirección
previa.

 Captación de instrucción (if, instrucción Fetch): La CPU lee la

instrucción desde su posición en memoria.

 Decodificación de la operación indicada en la instrucción (IOD,

Instruction Operation Decoding): Analiza la instrucción para determinar
el tipo de operación a realizar y el (los) operando(s) a utilizar.

 Calculo de la dirección de operando (OAC, Operand Address

Calculation): Si la instrucción implica una referencia a un operando en
memoria o disponible mediante E/S. Determina la dirección del operando.

 Captacion de Operando (OF, Operand Fetch): Capta el operando

desde memoria o se lee desde el dispositivo de E/S.
  Operación con los datos (DO, Data operation): Realiza la operación
indicada en la instrucción.

 Almacenamiento de operando (OS, Operand Store): Escribe el

resultado en memoria o lo saca a través de un dispositivo de E/S.

b) Interrupciones.

Prácticamente todos los computadores disponen de un mecanismo

mediante el que otros módulos (E/S, memoria) pueden interrumpir el
procesamiento normal de la CPU. La siguiente tabla ofrecerá las interrupciones
más comunes.

c) Funcionamiento de las E/S.

Un módulo de E/S (por ejemplo un controlador de disco) puede

intercambiar datos directamente con el procesador. Igual que el procesador
puede iniciar una lectura o escritura en memoria. Especificando cuando la
dirección de una posición concreta de la misma, el procesador también leer o
escribir datos de (o en) un módulo E/S. En este último caso, el procesador
identifica un dispositivo específico controlado por un módulo de E/S determinado.

En algunos casos es deseable permitir que los intercambios de E/S se

produzcan directamente con la memoria. En ese caso, el procesador cede a un
módulo de E/S la autoridad para leer o de escribir en memoria, para qué así la
transferencia de E/S-memoria puede producirse sin la intervención del
procesador. Durante esas transferencias, el módulo de E/S proporciona a la
memoria las órdenes de lectura o escritura, liberando al procesador de cualquier
responsabilidad, en el intercambio. Esta operación se conoce con el nombre de
acceso directo a memoria (DMA, Direct Memory Access).

3. Estructura de Interconexión.
 El conjunto de líneas que conectan los diversos módulos se denomina
estructura de interconexión. El diseño de dicha estructura dependerá de los
intercambios que deban producirse entre los módulos.

 Memoria: Generalmente, un módulo de memoria está constituido por N

palabras de la misma longitud. A cada palabra se le asigna una única
dirección numérica (0,1,…, N – 1). Una palabra de datos puede leerse o
escribirse en la memoria. El tipo de operación se indica mediante las
señales de control Read y Write (Leer y Escribir).

 Módulo de E/S: Desde un punto de vista interno (al computador), la E/S

es funcionalmente similar a la memoria. Hay dos tipos de operaciones,
leer y escribir. Además, un módulo de E/S puede controlar más de un
dispositivo externo.

 Procesador: El procesador lee instrucciones y datos, escribe datos una

vez los ha procesado, y utiliza ciertas señales para controlar el
funcionamiento del sistema. También puede recibir señales de
interrupción

La lista que se presenta a continuación especifica los datos que se

intercambian. Para ello la estructura de interconexión debe dar cobertura a los
siguientes tipos de transferencias:

 Memoria a procesador: El procesador lee una instrucción o un dato

desde la memoria.

 Procesador a memoria: El procesador escribe un dato en la memoria.

 ES a procesador: El procesador lee datos de un dispositivo de E/S a

través de un módulo de E/S.

 Procesador a E/S: El procesador envía datos al dispositivo de E/S.

 Memoria a E/S y viceversa: En estos dos casos, un módulo de E/S

puede intercambiar datos directamente con la memoria, sin que tengan
que pasar a través del procesador, utilizando el acceso directo a memoria
(DMA).

4. Interconexión con Buses.

Un bus es un camino de comunicación entre dos o más dispositivos. Una

característica clave de un bus es que se trata de un medio de transmisión
compartido. Al bus se conectan varios dispositivos, cualquier señal transmitida
por uno de esos dispositivos está disponible para que otros dispositivos
conectados al bus puedan acceder a ella.

Usualmente un bus está constituido por varios caminos de comunicación,

o líneas, Cada línea es capaz de transmitir señales binarias. En un intervalo de
tiempo, se pueden transmitir una secuela de dígitos binarios a través de una
única línea.

Los computadores poseen diferentes tipos de buses que proporcionan

una comunicación entre sus componentes a distintos niveles dentro de la
jerarquía del sistema. El bus que conecta los componentes principales del
computador (procesador, memoria, E/S) se denomina bus de sistema (system
bus).

a) Estructura del Bus.

El bus de sistema está constituido, usualmente, por entre cincuenta y cien

líneas. A cada línea se le asigna un significado o una función particular. Aunque
existen diseños de buses muy diversos. En todos ellos las líneas se pueden
clasificar en tres grupos funcionales: Línea de datos, de dirección y de control.

Las líneas de datos proporcionan un camino para transmitir datos entre

los módulos del sistema. El bus de datos puede incluir entre 32 y cientros de
líneas, cuyo número se conoce como anchura del bus de datos. Puesto que
cada línea solo puede transportar un bit cada vez, el número de líneas determina
cuantos bits se pueden transferir al mismo tiempo.

Las líneas de dirección se utilizan para designar la fuente o el destino del

dato situado en el bus de datos.

Las líneas de control se utilizan para controlar el acceso y el uso de las

líneas de datos y de dicciones. Puesto que las líneas de datos y de direcciones
son compartidas por todos los componentes, debe existir una forma de controlar
su uso.

Físicamente, el bus de sistema es de hecho un conjunto de conductores

eléctricos paralelos. Estos conductores son líneas de metal grabadas en una
tarjeta (tarjeta de circuito impreso).
 b) Jerarquía de Buses Múltiples.

Si se conecta un gran número de dispositivos al bus, las prestaciones

pueden disminuir. Hay dos causas principales:

 En general, a más dispositivos conectados al bus, mayor es el retardo de

propagación. Este retardo determina el tiempo que necesitan los
dispositivos para coordinarse en el uso del bus. Si el control del bus pasa
frecuentemente de un dispositivo a otro, los retardos de propagación
pueden afectar sensiblemente a las prestaciones.

 El bues puede convertirse en un cuello de botella a medida que las

peticiones de transferencia acumuladas se aproximan a la capacidad del
bus. Este problema se puede resolver en alguna medida incrementando
la velocidad a la que el bus puede transferir los datos y utilizando buses
más anchos (por ejemplo incrementando el bus de datos de 32 a 64 bits).

c) Elementos de Diseño de un Bus.

Aunque existe una gran diversidad de diseños de buses, hay unos

parámetros o elementos de diseño que sirven para distinguir y clasificar los
buses. La siguiente clave enumera los elementos claves.
 Tipo de Buses: Las líneas del bus se pueden dividir en dos tipos
genéricos: dedicadas y multiplexadas. Una línea de bus dedicada está
permanentemente asignada a una función o a un subconjunto físico de
componentes del computador.

 Método de Arbitraje: En todos los sistemas, exceptuando los más

simples, más de un módulo puede necesitar el control del bus, por
ejemplo. Un módulo de E/S puede necesitar leer o escribir directamente
en memoria, sin enviar el dato al procesador. Puesto que en un instante
dado solo una unidad puede transmitir a través del bus, se requiere de
algún método de arbitraje. Los diversos métodos se pueden clasificar
aproximadamente como centralizados o distribuidos. En un esquema
centralizado, un único dispositivo hardware, denominado controlador de
bus o árbitro, es responsable da asignar los tiempos en el bus.

 Temporización: El termino temporización hace referencia a la forma en

la que se coordinan los eventos en el bus. Los utilizan temporización
síncrona o asíncrona. Con la temporización Síncrona, la presencia de un
evento en el bus está determinado por un reloj. Un único intervalo a uno
seguido de otro a cero se conoce como ciclo de reloj o ciclo de bus y
define un intervalo de tiempo unida (time slot). Con la temporización
asíncrona, la presencia de un evento en el bus es consecuencia y
depende de que se produzca un evento previo.
  Anchura del Bus: El concepto de anchura del bus se ha presentado ya.
La anchura del bus de datos afecta a las presentaciones del sistema:
cuanto más ancho es el bus de datos, mayo es el número de bits que se
transmiten a la vez. La anchura del bus de direcciones afecta a la
capacidad del sistema: cuanto más ancho es el bus de direcciones, mayor
es el rango de posiciones a las que se puede hacer referencia.

 Tipo de Transferencia de datos: Un bus permite varios tipos de

transferencias de datos, tal y como se ilustra en la siguiente imagen.

Todos los buses permiten tanto transferencias de escritura (dato de

maestro a esclavo) como de lectura (dato de esclavo a maestro). En caso de que
haya líneas dedicadas a datos y a direcciones, la dirección se sitúa en el bus de
direcciones y se mantiene ahí mientras que el dato se única en el bus de datos.

5. PCI, AGP, PCI-Ex PCI-X y MRS.

a) Estructura del bus:

 PCI (Peripheral Component Interconnect): Interconexión de

componente periférico, es un bus muy popular de ancho de banda
elevado, independiente del procesador, que se puede utilizar como bus
de periféricos o bus para una arquitectura entreplanta. Comparado con
otras especificaciones comunes de bus, el PCI proporciona mejores
presentaciones para los subsistemas de E/S de alta velocidad (por
ejemplo, los adaptadores de pantalla gráfica, los controladores de interfaz
de red, los controladores de disco, etc.). El estándar actual permite el uso
de hasta 64 líneas de datos a 66Mhz, para una velocidad de transferencia
de 528 MB, o 4,224 Gbps. El bus PCI puede configurarse como un bus de
32 o 674 bits.

 AGP (Accelerated Graphics Port): Puerto de gráficos acelerado, fue

lanzado con el objetivo de administrar los flujos de datos gráficos que se
habían vuelto demasiado grandes como para ser controlados por el Bus
PCI. De esta manera, el bus AGP se conecta directamente al FSB (Front
Side Bus [Bus Frontal]) del procesador y utiliza la misma frecuencia, es
decir, un ancho de banda más elevado. La interfaz AGP se ha creado con
el único propósito de conectarle una tarjeta de video.

En teoría, las tarjetas que utilizan este bus de gráficos necesitan menos
memoria integrada ya que poseen acceso directo a la información gráfica
(como por ejemplo las texturas) almacenadas en la memoria central. Su
costo es aparentemente inferior.

La versión 1.0 del bus AGP, que funciona con 3.3 voltios, posee un modo
1X que envía 8 bytes cada dos ciclos y un modo 2X que permite transferir
8 bytes por ciclo.

En 1998, la versión 2.0 del bus AGP presenta el AGP 4X que permite el
envío de 16 bytes por ciclo. La versión 2.0 del bus AGP funciona con una
tensión de 1.5 voltios y con conectores AGP 2.0 "universales" que pueden
funcionar con cualquiera de los dos voltajes.

La versión 3.0 del bus AGP apareció en 2002 y permite duplicar la

velocidad del AGP 2.0 proponiendo un modo AGP 8X.
  PCI Express: También escrito PCI-E o 3GIO en el caso de las
"Entradas/Salidas de Tercera Generación"), es un bus de interconexión
que permite añadir placas de expansión a un ordenador. El bus PCI
Express fue desarrollado en julio de 2002. A diferencia del bus PCI, que
se ejecuta en una interfaz paralela, el bus PCI Express se ejecuta en una
interfaz en serie, lo que permite alcanzar un ancho de banda mucho mayor
que con el bus PCI. El bus PCI Express se presenta en diversas versiones
(1X, 2X, 4X, 8X, 12X, 16X y 32X), con rendimientos de entre 250 Mb/s y
8 Gb/s, es decir, 4 veces el rendimiento máximo de los puertos AGP 8X.
Dado que el costo de fabricación es similar al del puerto AGP, es de
esperar que el bus PCI Express lo reemplace en forma progresiva.

 PCI-X (PCI eXtended): Es una evolución del bus PCI que incrementa el
ancho de banda incrementando la frecuencia de reloj del bus (de 66 MHz
a 133 MHz) y al igual que el bus PCI se basa en una arquitectura de
comunicación en paralelo y es compatible con antiguos dispositivos PCI.
Su funcionamiento es half-duplex y la velocidad del bus será siempre la
del dispositivo más lento conectado al mismo. El ancho de banda del bus
es compartido por todos los dispositivos conectados al mismo.
Normalmente se suele ver el bus PCI-X en placas base de servidores.

 MRS: Esta ranura conocida como MRS ó AMR ó AMRS (Audio/Módem

Riser Slot) es una ranura específica que fue incluida en algunas
generaciones de motherboards como una conexión especial para
conectar ciertos módems o placas de sonido "bobas" que utilizaban para
el procesamiento propio de sus funciones el procesador del sistema en el
cual estaban alojadas. En lo más mínimo es de uso universal dado que
solamente puede ser usada para los dos fines específicos enunciados. Y
para distinguirlo se deberá notar que el mismo es levemente más largo
que un PCI-e 1X slot.

b) Órdenes del PCI.

La actividad del bus consiste en transferencias entre elementos

conectados al bus, denominándose maestro al que inicia la transferencia.
Cuando un maestro del bus adquiere el control del mismo, determina el tipo de
transferencia que se producirá a continuación. Durante la fase de
direccionamiento de transferencia, se utilizan las líneas C/BE para indicar el tipo
de transferencias. Los tipos de órdenes son: Reconocimiento de interrupción,
ciclo especial, lectura de E/S, Escritura de E/S, Lectura de memoria, lectura de
línea de memoria, lectura múltiple de memoria, escritura en memoria, escritura
e invalidación de memoria, lectura de configuración, escritura de configuración,
ciclo de dirección dual.
 c) Transferencias de Datos.

Toda transferencia de datos en el bus PCI es una transacción única que

consta de una fase de direccionamiento y una o más fases de datos. En esta
discusión. Se ilustra una operación de lectura típica.

d) Arbitraje.

El bus PCI utiliza un esquema de arbitraje centralizado síncrono en el que

cada maestro tiene una señal de petición (REQ) y cesion (GNT) del bus. Estas
líneas se conectan a un árbitro central y se utiliza un simple intercambio de las
señales de petición y cesión para permitir el acceso del bus.
 La especificación PCI no indica un algoritmo particular de arbitraje. El
árbitro puede utilizar procedimiento de primero en llegar- primero en servirse.

Conclusión
 El ordenador y sus distintitos componentes parecen una infinidad de
caminos laberinticos que a simple vista tienden a confundir, pero no hay que
dejarse llevar por esas meras ilusiones, si al haber vamos, son muchísimos
componentes e interconexiones, pero cada uno se intercomunica con el otro y
hacen de una manera más fácil la comprensión de función en el estudio de la
arquitectura y el diseño del computador

Hoy día nos ha tocado desglosar la parte de los buses y los componentes
que estos se encargan de intercomunicar para que los mismos funcionen,
dejando a si despejadas muchas dudas sobre lo que es ese pequeño pero gran
laberinto que de conexiones que a la postre nos permite que utilicemos de
manera óptima y confiable nuestro ordenador.

Bibliografía
 Los puntos tratados en esta investigación fueron obtenidos de las
siguientes referencias bibliográficas:

STALLINGS, Williams. Organización y Arquitectura de Computadores

7ma ed. Madrid: Pearson-Prentice Hall (2006)

http://es.kioskea.net/contents/pc/