You are on page 1of 61

Phần 3: Kỹ thuật mạch điện tử số.

Chương 1: Những khái niệm cơ bản về điện tử số


1. Tóm tắt đại số Bool.
2. Các mạch logic cơ bản.
3. Các phƣơng pháp biểu diễn biến và hàm logic.
4. Tối thiểu hóa hàm logic.
5. Các phƣơng pháp thực hiện hàm logic.

Chương 2: Các mạch tổ hợp.


1. Khái niệm
2. Mạch mã hóa và giải mã.
3. Mạch chọn kênh và tách kênh.
4. Mạch số học.

Chương 3: Các mạch dãy.


1. Khái niệm
2. Các phần tử nhớ cơ bản.
3. Các mạch đếm và chia tần.
4. Các thanh ghi và bộ nhớ.

1
Contents
Chƣơng 1. Những khái niệm cơ bản về điện tử số .................................................................. 4
1.1 Đại số Boole ..................................................................................................................... 4
1.2 Hàm và tính chất của các hàm logic cơ bản ..................................................................... 4
1.2.1 Các hàm logic cơ bản ................................................................................................ 4
1.2.2 Tính chất của các hàm logic cơ bản .......................................................................... 5
1.2.3 Định lý De Morgan ................................................................................................... 5
1.2.4 Nguyên lý đối ngẫu .................................................................................................. 6
1.3 Các phƣơng pháp biểu diễn hàm và biến logic ................................................................ 6
1.3.1 Biểu đồ Ven (Ơle) ..................................................................................................... 6
1.3.2 Biểu thức đại số ......................................................................................................... 6
1.3.3 Bảng thật ................................................................................................................... 6
1.3.4 Bìa Các-nô ................................................................................................................ 7
1.3.5 Biểu đồ thời gian ....................................................................................................... 7
1.3.6 Biểu diễn hàm logic dƣới dạng chính quy ................................................................ 7
1.3.7 Biểu diễn hàm logic dƣới dạng số ............................................................................. 9
1.4 Tối thiểu hóa các hàm logic ........................................................................................... 11
1.4.1 Phƣơng pháp đại số ................................................................................................. 11
1.4.2 Phƣơng pháp sử dụng Bìa Các-nô ........................................................................... 12
1.5 Các phƣơng pháp thực hiện hàm logic .......................................................................... 15
1.5.1 Thực hiện phần tử hoặc, và dùng diode. ................................................................. 15
1.5.2 Mạch thực hiện phần tử đảo dùng transistor ........................................................... 16
Chƣơng 2. Các mạch tổ hợp .................................................................................................. 18
2.1 Khái niệm: ...................................................................................................................... 18
2.2 Một số hệ tổ hợp cơ bản. ................................................................................................ 19
2.2.1 Bộ mã hóa................................................................................................................ 19
2.2.2 Bộ giải mã ............................................................................................................... 21
2.2.3 Bộ giải mã BCD (Binary Coding Decimal) ............................................................ 22
2.2.4 Bộ giải mã địa chỉ.................................................................................................... 27
2.2.5 Tạo hàm logic .......................................................................................................... 28
2.2.6 Mắc liên tiếp nhiều bộ giải mã ................................................................................ 28
2.2.7 Bộ chuyển đổi mã .................................................................................................... 30
2.3 Bộ chọn kênh và bộ phân kênh (Multiplexer/DeMultiplexer–MUX/DEMUX) ........... 34
2.3.1 Bộ chọn kênh:.......................................................................................................... 34
2.3.2 Ứng dụng của Bộ chọn kênh ................................................................................... 35
2.3.3 Bộ phân kênh (Demultiplexer – DeMUX) .............................................................. 38
2.4 Các mạch số học ............................................................................................................ 38
2.4.1 Bộ cộng ................................................................................................................... 38
2.4.2 Bộ trừ ....................................................................................................................... 41
2.4.3 Bộ so sánh ............................................................................................................... 42
2.4.4 Bộ nhân ................................................................................................................... 45
2.4.5 Bộ chia..................................................................................................................... 45
Chƣơng 3. Hệ dãy .................................................................................................................. 46
3.1 Khái niệm. ...................................................................................................................... 46

2
3.2 Mô hình hệ dãy .............................................................................................................. 46
3.2.1 Mô hình Mealy ........................................................................................................ 46
3.2.2 Mô hình Moore........................................................................................................ 48
3.2.3 Phân loại hệ dãy ...................................................................................................... 50
3.3 Các phần tử nhớ cơ bản (Flip – Flop): ........................................................................... 51
3.3.1 Trigơ SR (Set - Reset) ............................................................................................. 52
3.3.2 Trigơ D (Delay) ....................................................................................................... 54
3.3.3 Trigơ JK (Jordan và Kelly) ..................................................................................... 55
3.3.4 Trigơ T (Toggle) ..................................................................................................... 56
3.4 Một số ứng dụng của hệ dãy. ......................................................................................... 56
3.4.1 Bộ đếm và chia tần số ............................................................................................. 56
3.4.2 Thanh ghi................................................................................................................. 59

3
Chương 1. Những khái niệm cơ bản về điện tử số

Bài giảng số 1
 Thời lượng: 5 tiết.
 Tóm tắt nội dung :
 Đại số Boole
 Các mạch logic cơ bản
 Các phương pháp biểu diễn biến và hàm logic
 Tối thiểu hóa hàm logic
 Các phương pháp thực hiện hàm logic

1.1 Đại số Boole


Đại số Boole là môn đại số do George Boole sáng lập vào thập kỷ 70.
Là cơ sở lý thuyết, là công cụ cho phép nghiên cứu, mô tả, phân tích, thiết kế và xây dựng các
hệ thống số, hệ thống logic, mạch số ngày nay
Các định nghĩa
- Biến logic: là 1 đại lƣợng có thể biểu diễn bằng 1 ký hiệu nào đó, về mặt giá trị
chỉ lấy giá trị 0 hoặc 1.
- Hàm logic: là biểu diễn của nhóm các biến logic, liên hệ với nhau thông qua các
phép toán logic, về mặt giá trị cũng lấy giá trị 0 hoặc 1.
- Phép toán logic: Có 3 loại phép toán logic cơ bản:
o Phép Và - "AND"
o Phép Hoặc - "OR"
o Phép Đảo - "NOT"
1.2 Hàm và tính chất của các hàm logic cơ bản
1.2.1 Các hàm logic cơ bản
1.2.1.1 Hàm Hoặc - (OR)
F(A, B) = A + B
A B F
0 0 0
0 1 1
1 0 1
1 1 1
1.2.1.2 Hàm Và - (AND)
F(A, B) = A.B

A B F
0 0 0
0 1 0
1 0 0
1 1 1
4
1.2.1.3 Hàm đảo (phủ định) - (NOT)
F(A) = A

A F
0 1
1 0

1.2.2 Tính chất của các hàm logic cơ bản


a. Tồn tại phần tử trung tính duy nhất trong phép toán "AND" và "OR"
- Phần tử trung tính của một phép toán là phần tử mà khi ta thực hiện phép toán
giữa phần tử này và 1 đại lƣợng bất kỳ nào đó thì kết quả thu đƣợc chính là bằng
đại lƣợng đó.
- Phần tử trung tính duy nhất của phép "AND" là 1.
- Phần tử trung tính duy nhất của phép "OR" là 0.
b. Tính chất giao hoán (Thử chứng minh cái xem sao :D)
A.B = B.A
A+B=B+A
c. Tính chất kết hợp (Thử chứng minh cái xem sao :D)
(A.B).C = A.(B.C) = A.B.C
(A + B) + C = A + (B + C) =A+B+C

d. Tính chất phân phối (Thử chứng minh cái xem sao :D)
(A + B).C = AC + B.C
(A.B) + C = (A + C).(B + C)

e. Tính chất không số mũ, không hệ số


A 
  
A....... A
 =A
n

A.
 A........
 A =A
n

f. Phép bù (Chứng minh đi)


A A
A  A 1
A. A  0
1.2.3 Định lý De Morgan
- Đảo của 1 “tổng” bằng “tích” các đảo thành phần.
(a  b) = a . b
- Đảo của 1 “tích” bằng “tổng” các đảo thành phần.
(a.b) = a + b
- Tổng quát:
f (.,, a1 , a2 ,...,an ) = f( + , . , a 1, a 2, ..., a n)
5
1.2.4 Nguyên lý đối ngẫu
- Cộng đối ngẫu với nhân: + ~ .
- 0 đối ngẫu với 1: 0 ~ 1
1.3 Các phương pháp biểu diễn hàm và biến logic
1.3.1 Biểu đồ Ven (Ơle)
- Mỗi biến logic chia không gian thành 2 không gian con.
- Không gian con thứ nhất, biến nhận giá trị đúng (=1), không gian con thứ còn lại,
biến nhận giá trị sai (=0).
VD: F = A AND B

A F B

1.3.2 Biểu thức đại số


- Ký hiệu phép Và (AND): .
- Ký hiệu phép Hoặc (OR): +
- Ký hiệu phép Đảo (NOT): 
VD: F = A AND B hay F = A.B
1.3.3 Bảng thật
Bảng thật biểu diễn 1 hàm logic n biến có:
- (n+1) cột
- 2n hàng
Trong đó,
- (n+1) cột có
o n cột đầu tƣơng ứng với n biến
o cột còn lại tƣơng ứng với giá trị của hàm
- 2 hàng tƣơng ứng với 2n giá trị của tổ hợp biến.
n

VD1: F = A AND B, hay F = A.B


A B F
0 0 0
0 1 0
1 0 0
1 1 1

6
VD2: F = A OR B, hay F = A + B
A B F
0 0 0
0 1 1
1 0 1
1 1 1
1.3.4 Bìa Các-nô
- Đây là cách biểu diễn tƣơng đƣơng của bảng thật.
- Trong đó, mỗi ô trên bìa tƣơng ứng với 1 dòng của bảng thật.
- Tọa độ của ô xác định giá trị của tổ hợp biến.
- Giá trị của hàm đƣợc ghi vào ô tƣơng ứng.
VD: F = A AND B
B
A 0 1
0 0 0
1 0 1
1.3.5 Biểu đồ thời gian
- Là đồ thị biểu diễn sự biến đổi theo thời gian của biến và hàm logic.
VD: F = A AND B
Ta có biểu đồ thời gian nhƣ sau:

1
A t
0

1
B
t
0

1
F t
0

1.3.6 Biểu diễn hàm logic dưới dạng chính quy


- Một hàm logic thông thƣờng đƣợc biểu diễn dƣới 2 dạng:
o Tuyển: dạng tổng các tích
VD: f(a,b,c)=ab+acb+cb
o Hội: dạng tích các tổng
VD: f(a,b,c)=(a+b)(a+c+b)
- Một hàm logic đƣợc gọi là biểu diễn dƣới dạng chính quy nếu mỗi số hạng của nó
đều có đầy đủ các biến.
o Tuyển chính quy:
7
VD: f(a,b,c)=abc+ a b a
o Hội chính quy:
VD: f(a,b,c)=(a+b+c)( a + b +c)
- Một hàm logic đƣợc gọi là biểu diễn dƣới dạng không chính quy nếu nhƣ có ít
nhất một biến vắng mặt trong ít nhất một số hạng. Lúc này hàm đƣợc gọi là biểu
diễn dƣới dạng đơn giản hóa.
1.3.6.1 Tuyển chính quy
a. Định lý Shanon
Một hàm logic bất kỳ có thể đƣợc triển khai theo 1 trong các biến dƣới dạng tổng của 2
tích logic nhƣ sau:
F(A1,A2,......,An) =A1F(1,A2,....,An)+ A 1F(0,A2,.....,An)

VD: F(A,B) = A F(1,B)+ A F(0,B)


= A(BF(1,1)+ B F(1,0))+ A (BF(0,1)+ B F(0,0))
= ABF (1,1)+A B F(1,0)+ A BF(0,1)+ A B F(0,0)
Kết luận: 1 hàm logic bất kỳ đều có thể chuyển về dạng tuyển chính quy nhờ áp dụng
định lý Shannon.
b. Cách áp dụng
Cách áp dụng nhanh định lý Shannon: Từ bảng thật, ta chỉ quan tâm tới giá trị của hàm
bằng 1. Với mỗi giá trị bằng 1, ta thành lập biểu thức tổ hợp tích các biến theo quy tắc
giá trị biến bằng 1 thì giữ nguyên, giá trị biến bằng 0 thì đảo. Biểu thức cuối cùng là
tổng của các tổ hợp biến nói trên.
VD:
A B C F1 F2
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 1 1
1 0 0 1 0
1 0 1 1 1
1 1 0 1 0
1 1 1 1 1

F1 = A B C + A B C + A BC + A B C + A B C + AB C + ABC
F2 = A BC + A B C + ABC

1.3.6.2 Hội chính quy


a. Định lý Shanon
Một hàm logic bất kỳ có thể đƣợc khai triển theo một trong các biến dƣới dạng tích của
hai tổng logic nhƣ sau:
F(A1,...,An) = [ A1 + F(0,...,An)][ A 1 + F(1,...,An)]
VD:
8
F(A,B) = [A + F(0,B)][ A + F(1,B)]
={A + [B + F(0,0)][ B + F(0,1)]}{ A + [B + F(0,1)][ B + F(1,1)]}
=[A + B + F(0,0)][A + B + F(0,1)][ A + B + F(1,0)][ A + B + F(1,1)]
VD:
F(A,B) = A.B
= (A + B)(A + B )( A + B)
F(A,B,C) = ABC

Kết luận: 1 hàm logic bất kỳ đều có thể chuyển về dạng hội chính quy nhờ áp dụng định
lý Shannon.
b. Cách áp dụng
Cách áp dụng nhanh định lý Shannon: Từ bảng thật, ta chỉ quan tâm tới giá trị của hàm
bằng 0. Với mỗi giá trị bằng 0, ta thành lập biểu thức tổ hợp tổng các biến theo quy tắc
giá trị biến bằng 1 thì đảo, giá trị biến bằng 0 thì giữ nguyên. Biểu thức cuối cùng là tích
của các tổ hợp biến nói trên.
VD:
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

F=(A + B +C)(A + B + C )(A + B +C)(A + B + C )( A + B + C)( A + B + C)( A + B + C )


1.3.7 Biểu diễn hàm logic dưới dạng số
1.3.7.1 Tuyển chính quy
- Dạng tuyển chính quy quan tâm tới những tổ hợp biến mà tại đó hàm nhận giá trị băng
1
- Việc biểu diễn hàm tuyển chính quy dƣới dạng số liệt kê các tổ hợp biến mà tại đó hàm
có giá trị bằng 1.
VD: F(A,B) = R(3)
Trong đó, 3 tƣơng ứng với tổ hợp biến AB = 11.

A B F
0 0 0
0 1 0
1 0 0
1 1 1

F = AB
9
VD: F1(A,B)= R(1,3)
Trong đó, 1, 3 tƣơng ứng với tổ hợp biến AB = 01, 11.

A B F1
0 0 0
0 1 1
1 0 0
1 1 1
F1(A,B) = A B + AB
F2(A,B,C) = R(1,2,4,6)
Trong đó, 1, 2, 4, 6 tƣơng ứng với tổ hợp biến ABC = 001, 010, 100, 110.

A B C F2
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

F2(A, B, C) = ABC  ABC  ABC  ABC


1.3.7.2 Hội chính quy
- Dạng hội chính quy quan tâm tới những tổ hợp biến mà tại đó hàm nhận giá trịbằng 0.
- Việc biểu diễn hàm logic hội chính quy dƣới dạng số liệt kê các tổ hợp biến mà tại đó
hàm có giá trị bằng 0.

F(A,B,C) =I(0,3,5,7)
A B C F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

F = (A + B + C)(A + B + C )( A + B + C )( A + B + C )

10
1.4 Tối thiểu hóa các hàm logic
Một hàm logic đƣợc gọi là tối thiểu hoá nếu nhƣ nó có số lƣợng số hạng ít nhất và số lƣợng
biến ít nhất.
Mục đích của việc tối thiểu hoá: Mỗi hàm logic có thể đƣợc biểu diễn bằng các biểu thức logic
khác nhau. Mỗi 1 biểu thức logic có một mạch thực hiện tƣơng ứng với nó. Biểu thức logic
càng đơn giản thì mạch thực hiện càng đơn giản.
Có hai phƣơng pháp để tối thiểu hoá hàm logic:
o Phƣơng pháp đại số
o Phƣơng pháp bìa Các-nô
1.4.1 Phương pháp đại số
1.4.1.1 Sử dụng các tính chất của đại số Boole
AB + A B =A  (A + B)(A + B ) =A
A + AB =A  A(A +B) =A
A + AB =A+B  A( A + B) = AB
CM:
AB + A B = A(B + B ) = A.1 = A
A + AB = A(1 +B) = A.1 = A
A + AB = (A + A )(A + B)
= 1(A +B)
=A+B
1.4.1.2 Quy tắc tối thiểu hoá
- Sử dụng phƣơng pháp nhóm số hạng
VD:
F(A,B,C,D) = ABC + AB C + A B CD
= AB(C + C ) + A B CD
= AB + A B CD
= A(B + B CD)
= A(B + CD)
= AB + ACD
- Thêm 1 số hạng đã có vào biểu thức:
F(x,y,z) = xyz + x yz + xy z + x y z
= xyz + x yz + xyz + xy z + xyz + x y z
= yz + xy + xz
- Loại bỏ đi số hạng thừa
F(A,B,C) = AB + B C + AC

11
A

 AC là số hạng thừa
Ta có:
F = AB + B C + AC (B + B )
= AB + B C + ACB + AC B
= AB + ABC + B C + A B C
= AB(1 + C) + B C(1 + A)
= AB + B C

1.4.2 Phương pháp sử dụng Bìa Các-nô


1.4.2.1 Quy tắc lập bìa Các-nô
- 2 ô liền kề nhau chỉ sai khác nhau 1 giá trị của 1 biến (tƣơng ứng với tổ hợp biến
khác nhau 1 giá trị)
- Bìa Các-nô có tính không gian

a. Bìa Các-nô dành cho 2 biến:


B 0 1
A
0

b. Bìa Các-nô dành cho 3 biến:

00 01 11 10
BC
A0

12
c. Bìa Các-nô dành cho 4 biến:

00 01 11 10
CD
AB
00

01

11

10

1.4.2.2 Quy tắc nhóm:


Quy tắc sau phát biểu cho kết quả nhóm ở dạng tuyển chính quy. Muốn kết quả nhóm ở
dạng hội chính quy thì phải chuyển tương ứng.
- Ta nhóm các ô liền kề mà giá trị của hàm cùng bằng 1 lại với nhau, sao cho số
lƣợng các ô trong nhóm là lớn nhất có thể đƣợc, đồng thời số lƣợng ô trong nhóm
phải là luỹ thừa của 2 (1, 2, 4, 8, 16…) và hình dạng của nhóm phải là hình chữ
nhật hoặc vuông.
- Số lƣợng ô trong nhóm liên quan đến số lƣợng biến có thể loại bỏ đi đƣợc.
o Nhóm có 1 ô: không loại đƣợc biến nào
o Nhóm có 2 ô: loại đƣợc 1 biến
o Nhóm có 4 ô: loại đƣợc 2 biến
o Nhóm có 8 ô: loại đƣợc 3 biến
o Nhóm có 2n ô: loại đƣợc n biến
Biến nào nhận đƣợc giá trị ngƣợc nhau trong nhóm thì biến đó sẽ bị loại.
- Khi nhóm thì các nhóm có thể trùng nhau một vài phần tử nhƣng không đƣợc
trùng hoàn toàn và phải nhóm hết các ô bằng 1.
- Số lƣợng nhóm chính bằng số lƣợng số hạng sau khi đã tối thiểu hoá (mỗi nhóm
tƣơng ứng với 1 số hạng).
-
VD: Cho hàm logic:
F (A,B,C) = A B C + A B C + A B C + A B C + ABC + AB C

00
01 11 10
BC
A0 0 1 0 1

1 1 1 1 1
13
VD: Cho hàm logic:
F(A,B,C,D) = A B C D + A B C D + A B C D + ABC D + AB C D + AB C D + A BC D + A B
CD
Biểu diễn hàm bằng bìa Cacno, ta có:

00 01 11 10
CD
AB
00 0 1 0 1

01 0 0 0 1

11 1 1 0 1

10 0 1 0 1

F = C D  ABC  BCD
1.4.2.3 Rút gọn dùng bìa Các-nô cho các trường hợp không xác định
Ta mới chỉ xét giá trị của hàm là xác định. Tuy nhiên có thể xảy ra trƣờng hợp ứng với tập hợp
biến nào đó, ta không sử dụng, khi đó, giá trị của hàm là không xác định tại tổ hợp biến đó.
- Nếu xác định, giá trị của hàm chỉ là 0 hoặc 1
- Khi tối thiểu hóa bằng bìa Các-nô, ta vẫn nhóm bình thƣờng, và có thể nhóm kèm
các ô 1 với các ô không xác định. Tuy nhiên, không đƣợc có nhóm nào chỉ có toàn
các ô không xác định, vì nếu không sẽ đƣợc biểu thức không tối thiểu.
- Với các ô không xác định, ta kí hiệu –
- Chú ý: Không cần nhóm hết các ô không xác định, chỉ cần nhóm hết các ô bằng 1
và sao cho nhóm càng lớn và số nhóm càng ít càng tốt.
VD:
00 01 11 10
CD
AB
00 1 1

01 1 1

11 - - - -

10 - -

14
1.5 Các phương pháp thực hiện hàm logic
Thành phần cơ bản cấu thành máy tính và các mạch số khác là các phần tử logic.
Phần tử logic có khả năng suy luận, đƣa ra các quyết định ở mức độ đơn giản. Có 3 loại phần tử
logic cơ bản:
o AND
o OR
o NOT.
Một phần tử logic thƣc hiện chức năng rất đơn giản nhƣng việc kết nối nhiều phần tử logic lại
với nhau thì lại tạo thành mạch lớn và thực hiện đƣợc những chức năng phức tạp.
Mạch thực hiện của một phần tử logic là mạch điện tử thực hiện chức năng của phần tử logic
đó.
1.5.1 Thực hiện phần tử hoặc, và dùng diode.
- Ký hiệu diode

- Chức năng: cho dòng điện đi qua theo 1 chiều từ A đến K.


- Hoạt động:
o Nếu UA > UK , IAK > 0, diode làm việc ở chế độ Thông
A K

o Nếu UA ≤ UK , IAK = 0, diode làm việc ở chế độ Tắt


A K

 Xét mạch:

- Giả sử lấy TTL làm chuẩn cho hoạt động của mạch, ta đặt điện áp lần lƣợt là 0 v và
5v vào 2 đầu vào A và B, sau đó đo điện áp tại đầu ra S. Ta đƣợc:

15
UA UB US A B S
0 0 0 DA, DB tắt 0 0 0
0 5 5 DA tắt, DB thông  0 1 1
5 0 5 DA thông, DB tắt 1 0 1
5 5 5 DA, DB thông 1 1 1

Ta có: S = A + B
Kết luận: Đây là mạch thực hiện phần tử hoặc hai đầu vào sử dụng diode.

 Xét mạch:

- Giả sử lấy TTL làm chuẩn cho hoạt động của mạch, ta đặt điện áp lần lƣợt là 0 v và
5v vào 2 đầu vào A và B, sau đó đo điện áp tại đầu ra S. Ta đƣợc:

UA UB US A B S
0 0 0 DA, DB thông 0 0 0
0 5 0 DA thông, DB tắt  0 1 0
5 0 0 DA tắt, DB thông 1 0 0
5 5 5 DA, DB tắt 1 1 1

Ta có: S = A . B
Kết luận: Đây là mạch thực hiện phần tử và hai đầu vào sử dụng diode.
1.5.2 Mạch thực hiện phần tử đảo dùng transistor
- Có 2 loại transistor:
o NPN
o PNP

16
-Transistor có 3 cực:
o B: Base – cực gốc
o C: Collector – cực góp
o E: Emitter – cực phát
- Chức năng: Dùng để khuếch đại (thông) dòng IC bằng việc điều khiển dòng IB.
- Hoạt động:
o IB = 0, Transistor làm việc ở chế độ Không khuếch đại (tắt), IC = 0.
o IB > 0, Transistor làm việc ở chế độ Khuếch đại (thông), IC =  IB, trong
đó,  là hệ số khuếch đại.
 Xét mạch:

- Giả sử lấy TTL làm chuẩn cho hoạt động của mạch, ta đặt điện áp lần lƣợt là 0 v và
5v vào đầu vào A và chọn Rb đủ nhỏ sao cho T thông bão hòa, sau đó đo điện áp
tại đầu ra S. Ta đƣợc:
-
UA US A S
0 5 T tắt  0 1
5 0 T thông 1 0
Ta có: S = A
Kết luận: Đây là mạch thực hiện phần tử đảo một đầu vào sử dụng transistor.

17
Chương 2. Các mạch tổ hợp

Bài giảng số 1
 Thời lượng: 10 tiết.
 Tóm tắt nội dung :
 Khái niệm về mạch số học
 Xây dụng bộ mã hóa, giải mã
 Xây dựng bộ phân kênh, chọn kênh (Mux-Demux)
 Các mạch số học : cộng, trừ, nhân, chia, so sánh..

2.1 Khái niệm:


- Hệ thống số (hệ thống logic) gồm 2 loại:
o Hệ tổ hợp
 Hệ tổ hợp là hệ mà tín hiệu ra chỉ phụ thuộc vào tín hiệu vào tại
thời điểm hiện tại.
 Hệ tổ hợp còn đƣợc gọi là hệ không nhớ
 Hệ tổ hợp chỉ cần thực hiện bằng những phần tử logic cơ bản
o Hệ dãy
 Hệ dãy là hệ mà tín hiệu ra không chỉ phụ thuộc tín hiệu vào tại thời
điểm hiện tại mà còn phụ thuộc vào quá khứ của tín hiệu vào.
 Hệ dãy còn đƣợc gọi là hệ có nhớ
 Mạch thực hiện của hệ dãy bắt buộc phải có các phần tử nhớ. Ngoài
ra còn có thể có thêm các phần tử logic cơ bản.
Nguyên tắc:
- 1 hệ tổ hợp phức tạp có thể thực hiện bằng cách mắc các phần tử logic cơ bản theo
nguyên tắc nhƣ sau :
o Đầu ra của một phần tử logic có thể nối vào một hoặc nhiều đầu vào của
các phần tử logic cơ bản khác.

o Không đƣợc nối trực tiếp 2 đầu ra của 2 phần tử logic cơ bản lại với nhau.

18
2.2 Một số hệ tổ hợp cơ bản.
Trên thực tế có rất nhiều các ứng dụng hệ tổ hợp khác nhau. Ở đây chỉ giới thiệu một vài hệ tổ
hợp cơ bản, hay đƣợc sử dụng và xuất hiện nhiều nhất.
2.2.1 Bộ mã hóa
Mã hóa là việc sử dụng ký hiệu để biểu diễn đặc trƣng cho một đối tƣợng nào đó.
Ký hiệu tƣơng ứng với một đối tƣợng đƣợc gọi là từ mã.
- Thí dụ:

Đối tƣợng Từ mã thập Từ mã nhị phân


phân
A 0 00
B 1 01
C 2 10
D 3 11

- Chức năng: thực hiện việc mã hóa các tín hiệu tƣơng ứng với các đối tƣợng thành các
từ mã nhị phân.

Bộ mã
Đối tƣợng hóa Từ mã

tín tín
hiệu hiệu
- Thí dụ:
A Bộ
B S0

C hóa S1
D

2.2.1.1 Thiết kế bộ mã hóa


Mã hóa bàn phím: Mỗi phím đƣợc gán một từ mã khác nhau. Khi một phím đƣợc nhấn, bộ mã
hóa sẽ cho ra đầu ra là từ mã tƣơng ứng đã gán cho phím đó.

19
Hãy thiết kế bộ mã hóa cho một bàn phím gồm có 9 phím với giả thiết trong một thời điểm chỉ
có duy nhất 1 phím đƣợc nhấn. Mỗi khi có 1 phím đƣợc nhấn, bộ mã hóa phải cho ra 1 từ mã
tƣơng ứng.
- Sơ đồ khối: Một bộ 9 phím, phải sử dụng 4 bit để mã hóa. Vậy có 4 đầu ra, 9 đầu
vào.
Vcc

P1 A
P2
BMH B
bàn
phím C
P9 9 phím
D

- Mã hóa ƣu tiên:
o Nếu 2 hoặc nhiều phím đồng thời đƣợc nhấn, thì bộ mã hóa chỉ coi nhƣ 1
phím đƣợc nhấn, và phím đó có mã cao nhất.
- Nhận xét:
o Mỗi phím đƣợc nhấn, tín hiệu đầu vào tƣơng ứng với phím có mức logic
bằng 1. Ngƣợc lại bằng 0.
o Bộ mã hóa căn cứ vào tín hiệu đầu vào nào bằng 1, tiến hành mã hóa và
cho ra đầu ra là từ mã tƣơng ứng.
o Để mã hóa 9 phím, ta sử dụng 4 bit. Vì vậy, Bộ mã hóa bàn phím 9 phím
sẽ có 9 đầu vào tín hiệu tƣơng ứng với 9 phím, và có 4 đầu ra tƣơng ứng
với từ mã 4 bit cần đƣa ra.
- Bảng mã hóa:
P A B C D
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1

- Lập biểu thức đầu ra phụ thuộc đầu vào:


o A = 1 khi P8 hoặc P9 đƣợc nhấn (VÀ CÁC PHÍM P1…P7 KHÔNG
NHẤN), tức là khi P8 = 1 hoặc P9 = 1
Vậy A = P8 + P9.

20
o B = 1 khi P4 hoặc P5 hoặc P6 hoặc P7 đƣợc nhấn (VÀ CÁC PHÍM P1…P3
KHÔNG NHẤN), tức là khi P4 = 1 hoặc P5 = 1 hoặc P6 = 1 hoặc P7 = 1
Vậy B = P4 + P5 + P6 + P7.
o C = 1 khi P2 hoặc P3 hoặc P6 hoặc P7 đƣợc nhấn, tức là khi P2 = 1 hoặc P3
= 1 hoặc P6 = 1 hoặc P7 = 1
Vậy C = P2 + P3 + P6 + P7.
o D = 1 khi P1 hoặc P3 hoặc P5 hoặc P7 hoặc P9 đƣợc nhấn, tức là khi P1 = 1
hoặc P3 = 1 hoặc P5 = 1 hoặc P7 = 1 hoặc P9 = 1
Vậy D = P1 + P3 + P5 + P7 + P9.
- Vẽ mạch:

P1 1
D

P2
C
1

P3

P4 1
B
P5

P6

P7
A
1
P8

P9
2.2.2 Bộ giải mã
- Chức năng:
o Bộ giải mã thực hiện chức năng ngƣợc với bộ mã hóa.
o Cung cấp thông tin ở đầu ra khi đầu vào xuất hiện tổ hợp các biến nhị phân
ứng với 1 hay nhiều từ mã đã đƣợc chọn.
o Từ từ mã xác định đƣợc tín hiệu tƣơng ứng với đối tƣợng đã mã hóa.

21
Tín hiệu
xác định
Từ mã đối tƣợng
BGM

- Có 2 trƣờng hợp giải mã:


o Giải mã cho 1 từ mã (cấu hình)
Nguyên lý: ứng với một tổ hợp cần giải mã ở đầu vào thì đầu ra bằng 1,
các tổ hợp đầu vào còn lại, đầu ra bằng 0.

A
B S
B G
M

o Giải mã cho toàn bộ mã:


Nguyên lý: ứng với một tổ hợp nào đó ở đầu vào thì 1 trong các đầu ra
bằng 1, các đầu ra còn lại bằng 0.
Thí dụ: với bộ giải mã cho toàn bộ từ mã có 2 đầu vào 4 đầu ra nhƣ sau,
thì với AB=00, đầu ra S0 = 1, còn S1, S2, S3 = 0. Tƣơng tự với các giá trị
AB còn lại.

S0
A S1
B
G S2
B
M
S3

2.2.3 Bộ giải mã BCD (Binary Coding Decimal)


- BCD: Dùng hệ nhị phân để mã hóa hệ thập phân
- Mã hóa BCD: Bảng mã

22
Chữ số thập Từ mã nhị phân
phân
0000
0 0001
1 0010
2 0011
3 0100
4 0101
5 0110
6 0111
7 1000
8 1001
- Xác định đầu vào, đầu ra9 cho bộ giải mã BCD
o Vào: từ mã nhị phân 4 bit
o Ra: các tín hiệu tƣơng ứng với các số nhị phân mà từ mã mã hóa
o Do có 4 bit, nên có 16 tổ hợp. Ta chỉ sử dụng 10 tổ hợp, còn 6 tổ hợp
không sử dụng đến, ta coi là không xác định. Nhờ đó ta có thể tối thiểu hóa
các biểu thức của đầu ra.

A S0

B S1
Bộ GM
C

D BCD S9

23
- Bảng thật:

ABCD S0 S1 S2 S3 S4 S5 S6 S7 S8 S9
0000 1 0 0 0 0 0 0 0 0 0
0001 0 1 0 0 0 0 0 0 0 0
0010 0 0 1 0 0 0 0 0 0 0
0011 0 0 0 1 0 0 0 0 0 0
0100 0 0 0 0 1 0 0 0 0 0
0101 0 0 0 0 0 1 0 0 0 0
0110 0 0 0 0 0 0 1 0 0 0
0111 0 0 0 0 0 0 0 1 0 0
1000 0 0 0 0 0 0 0 0 1 0
1001 0 0 0 0 0 0 0 0 0 1
1010 - - - - - - - - - -
1011 - - - - - - - - - -
1100 - - - - - - - - - -
1101 - - - - - - - - - -
1110 - - - - - - - - - -
1111 - - - - - - - - - -

- Tìm biểu thức của từng đầu ra phụ thuộc vào đầu vào
o S0(A,B,C,D)= A B C D

00 01 11 10
CD
00 1 0 0 0
AB
01 0 0 0 0

11 - - - -

10 0 0 - -

o S1(A,B,C,D)= A B C D

00 01 11 10
CD
00 0 1 0 0
AB
01 0 0 0 0

11 - - - -

10 0 0 - -
24
o S2(A,B,C,D)= B C D

10
00 01 11
CD
AB
00 0 0 0 1

01 0 0 0 0

11 - - - -

10 0 0 - -
o S3= B CD

11
00 01 10
CD
AB
00 0 0 1 0

01 0 0 0 0

11 - - - -

10 0 0 - -
S4=B C D
00 01 11 10
CD
AB
00 0 0 0 0
1
01 0 0 0

11 - - - -

10 0 0 - -
o S5=B C D
00 01 11 10
CD
AB
00 0 0 0 0
1
01 0 0 0

11 - - - -

10 0 0 - -

25
o S6=BC D

00 01 11 10
CD
AB
00 0 0 0 0

01 0 0 0 1

11 - - - -

10 0 0 - -

o S7=BCD

00 01 11 10
CD
AB
00 0 0 0 0

01 0 0 1 0

11 - - - -

10 0 0 - -

o S8=A D

00 01 11 10
CD
AB
00 0 0 0 0

01 0 0 0 0
11
- - - -

10 1 0 - -

26
o S9=AD
00 01 11 10
CD
AB
00 0 0 0 0

01 0 0 0 0
-
11 - - -

10 0 1 - -

- Sơ đồ:
o Vậy mạch cần 4 mạch đảo và 10 mạch và.

2.2.4 Bộ giải mã địa chỉ


- Mỗi bộ vi xử lý có khả năng quản lý một không gian nhớ nhất định
- Không gian nhớ đƣợc chia thành các ngăn nhớ
- Mỗi ngăn nhớ có một địa chỉ xác định, duy nhất
- Bộ vi xử lý muốn làm việc (đọc, ghi) với ngăn nhớ nào thì phải phát ra địa chỉ của
ngăn nhớ đó.
- Giải mã địa chỉ bộ nhớ:
o Đầu vào: tín hiệu địa chỉ ngăn nhớ phát ra từ bộ vi xử lý
o Đầu ra: xác định ngăn nhớ nào
o Ngoài ra còn đầu vào CS (Chip Select) để lựa chọn chip nhớ làm việc.
 Nếu CS=0 thì không đƣợc vào lấy địa chỉ
 Nếu CS=1 thì đƣợc lấy địa chỉ
o Chức năng: từ tín hiệu địa chỉ phát ra từ bộ vi xử lý, xác định ngăng nhớ
nào sẽ trao đổi dữ liệu với bộ vi xử lý.

27
- Sơ đồ:

S0
0 1 1 0 1 0 0 1
S1
1 0 1 0 1 0 1 1
Phát n BGM
địa
địa
chỉ
chỉ
S2n-1
CS 0 1 1 0 1 0 1 0

2.2.5 Tạo hàm logic


 Thí dụ: Tạo hàm F (A, B, C)=R (3, 5, 6, 7)

S0
A S1
BGM S2
B S3
3-8 S4 
S5 F (A, B, C)
C S6
S7

2.2.6 Mắc liên tiếp nhiều bộ giải mã


- Để cho phép giải mã một số lƣợng tổ hợp lớn hơn, ta mắc liên tiếp nhiều bộ giải
mã.

 Thí dụ: Cần tạo một bộ giải mã 3-8 từ các bộ giải mã 2-4
- Bộ giải mã 2-4
o Sơ đồ khối:
E1 S0
BGM S1
2-4 S2
E0
S3

o Bảng thật:
E1 E0 S0 S1 S2 S3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1

28
o Ta thêm tín hiệu CS vào Bộ giải mã để lựa chọn bộ giải mã hoạt động hay
không.
 CS=0, hệ không hoạt động, tất cả các đầu ra =0
 CS=1, hệ hoạt động bình thƣờng
E1 S0
BGM S1
2-4 S2
E0
S3

CS
- Bộ giải mã 3-8
o Sơ đồ khối
S0
E2
BGM
E1 3-8

E0
S7

o Bảng thật:

E2 E1 E0 S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

- Nhận xét:
o Khi E2 = 0
 S 0  S3 phụ thuộc vào (E1,E0) nhƣ một Bộ giải mã 2-4
 S4  S7 = 0
o Khi E2 = 1
 S0  S3 = 0
 S4  S7 phụ thuộc vào (E1,E0) nhƣ một Bộ giải mã 2-4
- Vậy ta có mạch: sử dụng 2 bộ giải mã 2 đầu vào để lắp thành 1 bộ giải mã 3 đầu
vào.

29
S0
E0
2-4 S1
S2
E1
S3
CS

E2
S4
CS S5
S6
2-4 S7

2.2.7 Bộ chuyển đổi mã


- Dùng để chuyển số N từ mã C1 sang N mã C2.

2.2.7.1 Bộ chuyển đổi mã BCD sang mã 7 thanh


- Dùng để chuyển từ mã BCD sang mã hiển thị 7 thanh, mỗi thanh là một điốt phát
quang.

a
f b
g
e c
abcdefg d

- Sơ đồ khối bộ chuyển đổi mã BCD-7 thanh:


A a
b
B
c
C d
e
D f
g

- Bảng thật:

30
A B C D a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1
1 0 1 0 - - - - - - -
1 0 1 1 - - - - - - -
1 1 0 0 - - - - - - -
1 1 0 1 - - - - - - -
1 1 1 0 - - - - - - -
1 1 1 1 - - - - - - -

- Biểu diễn đầu ra phụ thuộc vào các đầu vào:


o a = A + C + B D + BD

00
01 11 10
CD
AB
00 1 0 1 1

01 0 1 1 1

11 - - - -

10 1 1 - -

o b = B + C D + CD

00 01 11 10
CD
AB 1
00 1 1 1

01 1 0 1 0

11 - - - -

10 1 1 - -

31
o c=D+ C+B

00 01 11 10
CD
AB
00 1 1 1 0

01 1 1 1 1

11 - - - -

10 1 1 - -

o d = A + C D + B C + B D + BC D

00 01 11 10
CD
AB
00 1 0 1 1

01 0 1 0 1

11 - - - -

10 1 1 - -

o e = B D + CD

00 01 11 10
CD
AB
00 1 0 0 1

01 0 0 0 1

11 - - - -

10 1 0 - -

32
o f = C D + BC + B D

00 01 11 10
CD
00
AB 1 0 0 0

01 1 1 0 1

11 - - - -

10 1 0 - -
o g = A + B C + C D + BC

00 01 11 10
CD
AB
00 0 0 1 1

01 1 1 0 1

11 - - - -

10 1 1 - -

- Sơ đồ mạch:

33
2.3 Bộ chọn kênh và bộ phân kênh (Multiplexer/DeMultiplexer–MUX/DEMUX)
2.3.1 Bộ chọn kênh:
- Có nhiều đầu vào tín hiệu và 1 đầu ra
- Chức năng: chọn 1 tín hiệu trong nhiều tín hiệu đầu vào để đƣa ra đầu ra
- MUX 2-1
o Sơ đồ khối:
E1
S
E0

C0
o Tín hiệu chọn:
C0 S
0 E0
1 E1

o Tín hiệu ra S = C0 E0 + C0E1

- MUX 4-1
o Sơ đồ khối:
E3
E2
S
E1
E0

C1
C0
o Tín hiệu chọn:

C1 C0 S
0 0 E0
0 1 E1
1 0 E2
1 1 E3

o Tín hiệu ra S = C1 C0 E0 + C1 C0E1 + C1 C0 E2 + C1C0E3.

Thí dụ: Thiết kế MUX 2-1


- Bảng thật
C0 E1 E0 S
0 0 0 0
34
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

- Biểu thức đầu ra S: S = C0 E0 + C0E1

E1 E0 00 01 11 10
C0
0 0 1 1 0
1 0 0 1 1

- Sơ đồ mạch:
&
E0
1 S
E1
&
C0

2.3.2 Ứng dụng của Bộ chọn kênh


2.3.2.1 Chọn nguồn tin
- Giả thiết có 2 nguồn tin A, B, mỗi nguồn 4 bit
o A: a3a2a1a0
o B: b3b2b1b0
- Có sơ đồ mạch bộ chọn 2 nguồn tin A và B trên:

a3 a2 a1 a0 b3 b2 b1 b0

C0

S3 S2 S1 S0

- Khi C0 = 0
o Mux 3 : S3 = a3
o Mux 2 : S2 = a2
o Mux 1 : S1 = a1
35
o Mux 0 : S0 = a0
o Vậy S=A
- Khi C0 = 1
o Mux 3 : S3 = b3
o Mux 2 : S2 = b2
o Mux 1 : S1 = b1
o Mux 0 : S0 = b0
o Vậy S=B
2.3.2.2 Bộ chuyển đổi song song – nối tiếp
- Bộ chuyển đổi kênh thực hiện việc chuyển đổi từ truyền song song sang truyền nối
tiếp

E3 C1
t
E2
S C0
E1
E0 t
S0
E0 E1 E2 E3
t
C1
t0 t1 t2 t3
C0

2.3.2.3 Tạo hàm logic


- MUX có thể đƣợc sử dụng để tạo hàm logic
- Thí dụ: MUX 4-1:
E3
E2
S
E1
E0

C1
C0
S = C1 C0 E0 + C1 C0E1 + C1 C0 E2 + C1C0E3.
- Mặt khác áp dụng định lý Shannon để khai triển hàm 2 biến bất kỳ ta có:
F(a,b) = a b f(0,0) + a bf(0,1) + a b f(1,0) + abf (1,1)
- So sánh ta thấy sự tƣơng ứng 1-1 giữa
o S và F(a, b)
o C1 và a
o C0 và b
o E0 và f(0, 0)
o E1 và f(0, 1)
o E2 và f(1, 0)
o E3 và f(1, 1)

36
- Vậy ta có cách tạo hàm 2 biến bất kỳ bằng cách sử dụng bộ chọn kênh 4-1 với sự
tƣơng ứng nhƣ trên.

 Thí dụ: Tạo hàm F(A, B) = A + B


- Bảng thật:
A B F
0 0 0
0 1 1
1 0 1
1 1 1

- Tạo hàm bằng MUX 4-1

E3 = 1
E2 = 1
E1 = 1 S F
E0 = 0

A
B

 Thí dụ: Tạo hàm F(A, B) = AB


- Bảng thật:
A B F
0 0 0
0 1 0
1 0 0
1 1 1

- Tạo hàm bằng MUX 4-1

E3 = 1
E2 = 0
S
E1 = 0
F
E0 = 0

A
B
37
2.3.3 Bộ phân kênh (Demultiplexer – DeMUX)
- Có 1 đầu vào tín hiệu và nhiều đầu ra
- Chức năng: đƣa tín hiệu từ đầu vào tới 1 trong những đầu ra
- DeMUX 1-2
o Sơ đồ khối:
S0
E

S1

C0

o Tín hiệu chọn:


C0 S0 S1
0 E 0
1 0 E

- DeMUX 1-4
o Sơ đồ khối:

S0
E S1
S2
S3

C1
C0

o Tín hiệu chọn:

C1 C0 S0 S1 S2 S3
0 0 E 0 0 0
0 1 0 E 0 0
1 0 0 0 E 0
1 1 0 0 0 E

2.4 Các mạch số học


- Mạch số học là mạch thực hiện các phép toán số học
2.4.1 Bộ cộng
- Thực hiện cộng giữa 2 số nhị phân
38
a. Bán tổng (Half-Adder)
- Thực hiện cộng giữa 2 bit thấp nhất của phép cộng 2 số nhị phân
- Sơ đồ khối:

ai HA si
ri+1
bi

- Bảng thật
ai bi ri ri+1
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

- Biểu thức đầu ra phụ thuộc đầu vào


o ri+1 = ai.bi
o si = ai  bi
- Sơ đồ mạch:
ai ri+1
&

& si
bi

b. Bộ cộng đầy đủ (Full-Adder)


- Thực hiện phép cộng giữa 2 bit bất kỳ của phép cộng 2 số nhị phân
- Sơ đồ khối:
o ri: số nhớ đầu vào.
o ri+1: số nhớ đầu ra.
ai
HA si
bi
ri ri+1

- Bảng thật
ai bi ri si ri+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
39
- Biểu thức đầu ra phụ thuộc đầu vào:
o si = ai  bi  ri
o ri+1= ai.bi + ri(ai  bi)

aibi 00 01 11 10
r
0 0 0 1 0
1 0 1 1 1

- Mạch thực hiện:


=1 =1
si

ai & >=1 ri+1


bi
&
ri
c. Bộ cộng song song
- Đây là bộ cộng 2 số nhị phân n bit, kết quả nhận đƣợc là 1 số nguyên n+1 bit.
A an-1 an-2 ....... a1 a0
B bn-1 bn-2 ....... b1 b0
S sn sn-1 sn-2 ....... s1 s0
- Sơ đồ:
an-1bn- an-2bn- a1b1 a0b0
rn-1 rn-2 r1 r0 = 0
1 2

FAn-1 FAn-2 FA1 FA0


…….

rn rn-1 r2 r1
sn sn-1 sn-2 s1 s0

- Đặc điểm:
o Ƣu điểm: sử dụng linh kiện đồng nhất làm giảm giá thành, đơn giản trong
việc lắp đặt.
o Nhƣợc điểm: Thời gian thực hiện lâu và phụ thuộc vào n – số bit của 2 số
đƣợc cộng

d. Bộ cộng song song tính trước số nhớ


- Khắc phục nhƣợc điểm của bộ cộng song song
o Nhƣợc điểm: bộ cộng song song có thời gian tính lâu là do bộ cộng sau
phải chờ bộ cộng trƣớc tính sau để lấy số nhớ

40
o Khắc phục: tính trƣớc số nhớ
 Đặt Pi= aibi ; Gi = ai  bi
 r0 =0
 r1 = a0.b0 = P0.
 r2 = a1b1 +r1(a1  b1) = P1 + r1.G1= P1 + P0.G1
 r3 = a2b2 +r2(a2  b2) = P2 + P1.G2 + P0.G1G2
 …
P1 1
P0 &
r2 Tand + Tor
G1
1
P1 &
P0
& r3 Tand +Tor
G1
G2
o Thời gian thực hiện tính các ri chỉ tƣơng đƣơng với với Tand +Tor
- Vậy, để cộng A + B thì
o Tính Pi, Gi
o Tính ri
o Tính si = Gi  ri.
2.4.2 Bộ trừ
a. Bán hiệu (Half-Substractor)
- Dùng để thực hiện phép trừ giữa 2 bit thấp nhất trong phép trừ giữa 2 số nhị phân
- Sơ đồ khối:

ai Di
HS
bi Bi+1

- Bảng thật
ai bi Di Bi+1
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0

- Biểu thức đầu ra phụ thuộc đầu vào


o D i = a i  bi
o Bi+1= ai bi
- Sơ đồ

41
ai =1 Di

&
bi
Bi+1

b. Bộ trừ đầy đủ (Full-Substractor)


- Dùng để thực hiện trừ giữa 2 bit bất kỳ trong phép trừ 2 số nhị phân
- Sơ đồ khối:

ai Bi+1
FS
bi
Bi Di
- Bảng thật:
Bi ai bi Bi+1 Di
0 0 0 0 0
0 0 1 1 1
0 1 0 0 1
0 1 1 0 0
1 0 0 1 0
1 0 1 1 0
1 1 0 0 1
1 1 1 1 1

- Biểu thức đầu ra phụ thuộc đầu vào


o Di = ai  bi  Bi
o Bi+1= ai bi + Bi ( ai  bi )
- Mạch thực hiện:
=1 =1
si

ai & >=1 Bi+


bi
1
&
Bi

Sơ đồ bộ trừ đầy đủ 2 số nhị phân giống nhƣ sơ đồ bộ cộng đầy đủ 2 số nhị phân nhƣng thay bộ
cộng đầy đủ 2 bit bằng bộ trừ đầy đủ 2 bit.
2.4.3 Bộ so sánh
- Dùng để so sánh 2 số nhị phân
- Có 2 kiểu so sánh
o So sánh đơn giản: kết quả so sánh: bằng nhau, khác nhau
o So sánh đầy đủ: kết quả so sánh: lớn hơn, nhỏ hơn, bằng nhau
42
- Có 2 loại bộ so sánh tƣơng ứng thực hiện 2 kiểu so sánh nói trên:
o Bộ so sánh đơn giản
o Bộ so sánh đầy đủ

a. Bộ so sánh đơn giản


- Giả sử cần xây dựng bộ so sánh đơn giản 2 số A và B:
o A a3 a2 a1 a0
o B b3 b2 b1 b0
o Đầu ra S
 S = 1 <=> A = B
 S = 0 <=> A  B
A 4
Bộ so
sánh S
B 4 đơn
giản

- Ta có:
 a3  b3  a3  b3  0  a3  b3  1
a  
  b2 a2  b2  0 a2  b2  1
A B 2  
 a1  b1  a1  b1  0  a1  b1  1
a0  b0 a0  b0  0 a  b  1
 0 0

- Vậy S  a3  b3 .a2  b2 .a1  b1.a0  b0


- Sơ đồ mạch:
a3
=1 &
b3
a2
=1
b2 S
a1
=1
b1
a0
=1
b0
b. Bộ so sánh đầy đủ
- Bộ so sánh 2 bit đầy đủ:
o Đầu vào: 2 bit cần so sánh ai và bi.
o Đầu ra: 3 tín hiệu để báo kết quả lớn hơn, nhỏ hơn, bằng nhau của 2 bit
ai > bi <=> Gi = 1 còn Ei, Li = 0
ai < bi <=> Li = 1 còn Ei, Gi = 0
ai = bi <=> Ei = 1 còn Gi, Li = 0
43
o Sơ đồ khối
ai Gi
Bộ so
sánh Li
bi đầy Ei
đủ
o Bảng thật
ai bi Gi Li Ei
0 0 0 0 1
1 0 1 0 0
0 1 0 1 0
1 1 0 0 1

o Biểu diễn đầu ra theo đầu vào


 Gi = ai bi
 Li = ai bi
 Ei = ai  bi .
o Sơ đồ mạch

ai bi & Gi

&
Li

=1
Ei

- Bộ so sánh đầy đủ 2 số nhị phân:


o Có cấu tạo gồm các bộ so sánh 2 bit
o Có tín hiệu CS
 CS = 0, tất cả các đầu ra = 0
 CS = 1, hoạt động bình thƣờng.
o Khi đó, các đầu ra của bộ so sánh 2 bit có biểu thức:
 Gi = CS ai bi
 Li = CS ai bi
 Ei = CS( ai  bi ).
o Sơ đồ mạch bộ so sánh 2 số 3 bit
 A a2 a1 a0
 B b2 b1 b0

44
a2 G2
Bộ so 1
sánh L2
b2 đầy E2 G
đủ
CS
a1 G1
Bộ so
sánh L1
b1 đầy E1 1
đủ
L
CS
a0 G0
Bộ so
sánh L0
b0 đầy E0 E
đủ

2.4.4 Bộ nhân
- Đƣợc sử dụng để nhân 2 số nhị phân
- Giả sử nhân 2 số nhị phân 4 bit, ra kết quả số nhị phân 8 bit
a3 a2 a1 a0
b3 b2 b1 b0
a3 b 0 a2b0 a1b0 a0b0
a3b1 a2b1 a1b1 a0b1 0
a3b2 a2b2 a1b2 a0b2 0 0
a3b3 a2b3 a1b3 a0b3 0 0 0
Tổng
- Từ bảng trên ta có thể thấy rằng để xây dựng bộ nhân ta chỉ cần sử dụng bộ cộng
kết hợp với các mạch and.
- Sơ đồ: tham khảo tài liệu
2.4.5 Bộ chia
- Sử dụng tài liệu tham khảo

45
Chương 3. Hệ dãy

Bài giảng số 1
 Thời lượng: 10 tiết.
 Tóm tắt nội dung :
 Khái niệm về hệ dãy
 Các mô hình xây dựng thiết kế hệ dãy : Mealy và Moore
 Các phần tử nhớ cơ bản flip-flop: JK, RS, D, T..
 Một số ứng dựng của hệ dãy: bộ đếm, bộ chia tần, các thanh ghi và
mođun nhớ.

3.1 Khái niệm.


 Hệ dãy là hệ mà tín hiệu ra không chỉ phụ thuộc vào tín hiệu vào tại thời điểm hiện tại
mà còn phụ thuộc vào quá khứ của tín hiệu vào.
 Hệ dãy còn đƣợc gọi là hệ có nhớ.
 Để thực hiện đƣợc hệ dãy, nhất thiết phải có phần tử nhớ. Ngoài ra còn có thể có các
phần tử logic cơ bản.
3.2 Mô hình hệ dãy
Mô hình của hệ dãy đƣợc dùng để mô tả hệ dãy thông qua tín hiệu vào, tín hiệu ra và
trạng thái của hệ mà không quan tâm đến cấu trúc bên trong của hệ.

Vào Hệ Ra
dãy

Trạng thái
Có 2 loại mô hình:
o Meally
o Moore
Một hệ dãy đƣợc mô tả theo mô hình Mealy thì có thể đƣợc chuyển sang mô hình Moore
và ngƣợc lại. Do đó, 2 mô hình này là tƣơng đƣơng.
3.2.1 Mô hình Mealy
Mô hình Mealy mô tả hệ dãy thông qua 5 tham số:
1. X{X1, X2, ..., Xn }
2. Y{Y1, Y2, ..., Yn}
3. S{S1, S2, ..., Sn}
4. FS{S, X}
5. FY{S, X}

46
Trong đó:
X là tập hợp hữu hạn các tín hiệu đầu vào.
Y là tập hợp hữu hạn các tín hiệu đầu ra.
S tập hợp hữu hạn các trạng thái trong của hệ.
FS là hàm biến đổi trạng thái. Đối với mô hình kiểu Mealy thì FS phụ thuộc vào S
và X. FS = FS(S, X)
FY là hàm tính trạng thái đầu ra. FY = FY(S, X)
a. Bảng chuyển trạng thái

X
S
X1 X2 ... Xn
S1 FS(S1,X1), FY(S1, X1) FS(S1,X2), FY(S1, X2) ... FS(S1, Xn), FY(S1, Xn)
S2 FS(S2,X1), FY(S2, X1) FS(S2,X2), FY(S2, X2) ... FS(S2, Xn), FY(S2, Xn)
...
...
Sn FS(Sn, X1), FY(Sn, X1) FS(Sn, X2), FY(Sn, X2) ... FS(Sn, Xn), FY(Sn, Xn)

b. Đồ hình chuyển trạng thái


Biểu diễn cụ thể theo mô hình Mealy hệ dãy thực hiện phép cộng bằng đồ hình chuyển trạng
thái nhƣ sau

01, 10/0
00/0
11/0
S0 S1

00/1
11/1
10, 01/0
c. Ví dụ:
Sử dụng mô hình Mealy để mô tả hệ dãy thực hiện phép cộng.

t4 t3 t2 t1 t0
A 0 1 1 0 0
B 0 1 1 1 0
S 1 1 0 1 0

X = {00, 01, 10, 11} Cộng 2 bit.


Y = {0, 1} S0: không nhớ; S1: có nhớ.
S = {S0, S1}
FY(S, X):
FY(S0, 00) = 0 FY(S0, 11) = 0
FY(S0, 01) = 1 FY(S0, 10) = 1
FY(S1, 00) = 1 FY(S1, 10) = 0
FY(S1, 11) = 1 FY(S1, 01) = 0
47
FS(S, X):
FS(S0, 00) = S0 FS(S0, 01) = S0
FS(S0, 11) = S1 FS(S0, 10) = S0
FS(S1, 00) = S0 FS(S1, 10) = S1
FS(S1, 01) = S1 FS(S1, 11) = S1
Bảng chuyển trạng thái

X
S
00 01 10 11
S0 S0, 0 S0, 1 S0, 1 S1, 0

S1 S0, 1 S1, 0 S1, 0 S1, 1

Đồ hình chuyển trạng thái

01, 10/0
00/0
11/0
S0 S1

00/1
11/1
10, 01/0

3.2.2 Mô hình Moore


Mô hình Moore giống nhƣ mô hình Mealy, chỉ khác FY chỉ phụ thuộc vào S.
a. Bảng chuyển trạng thái

X Y
S
X1 X2 ... Xn
S1 FS(S1,X1) FS(S1,X2) ... FS(S1, Xn) FY(S1)
S2 FS(S2,X1) FS(S2,X2) ... FS(S2, Xn) FY(S2)
...
Sn FS(Sn, F (S )
FS(Sn, X1) FS(Sn, Xn) Y n
X2 )

b. Đồ hình chuyển trạng thái


Đồ hình chuyển trạng thái mô hình Moore thực hiện phép cộng 2 số nhị phân

48
01,10
00
01,10
S00 S01
[0] [1]
00

11 11

00 00
S10 S11
[0] 11 [1]

01, 10

01, 10 11

c. Ví dụ
Sử dụng mô hình Moore để mô tả hệ dãy thực hiện phép cộng.

t4 t3 t2 t1 t0
A 0 1 1 0 0
B 0 1 1 1 0
S 1 1 0 1 0
Giả sử ta đặt trạng thái:
S00
nhớ ra

X = {00, 01, 10, 11}


Y = {0, 1}
S = {S00, S01, S10, S11}
F = (S, X):
FS(S00, 00) = S00 FS(S00, 10) = S01
FS(S00, 01) = S01 FS(S00, 11) = S10
FS(S01, 00) = S00 FS(S01, 10) = S01
FS(S01, 01) = S01 FS(S01, 11) = S10
FS(S10, 00) = S01 FS(S10, 01) = S10
FS(S10, 01) = S10 FS(S10, 11) = S11
FS(S11, 00) = S01 FS(S11, 01) = S10
FS(S11, 11) = S11 FS(S11, 10) = S10
FY(S00) = 0 FY(S01) = 1
FY(S10) = 0 FY(S11) = 1

49
Bảng chuyển trạng thái

X Y
S
X1 X2 ... Xn
S1 FS(S1,X1) FS(S1,X2) ... FS(S1, Xn) FY(S1)
S2 FS(S2,X1) FS(S2,X2) ... FS(S2, Xn) FY(S2)
...
Sn FS(Sn, F (S )
FS(Sn, X1) FS(Sn, Xn) Y n
X2 )

Đồ hình chuyển trạng thái


01,10
00
01,10
S00 S01
[0] [1]
00

11 11

00 00
S10 S11
[0] 11 [1]

01, 10

01, 10 11
3.2.3 Phân loại hệ dãy
Hệ dãy có 2 loại:
o Hệ dãy đồng bộ
o Hệ dãy không đồng bộ.
Hệ dãy đồng bộ: là hệ dãy mà khi làm việc cần có 1 tín hiệu đồng bộ để giữ nhịp cho
toàn bộ hệ hoạt động.
Hệ dãy không đồng bộ: không cần tín hiệu này để giữ nhịp chung cho toàn bộ hệ hoạt
động.
Hệ dãy không đồng bộ chia làm 2 loại:
o Kiểu xung: tín hiệu vào là các xung.
o Kiểu điện thế: tín hiệu vào là các nút điện thế.
Hệ dãy đồng bộ nhanh hơn hệ dãy không đồng bộ tuy nhiên lại có thiết kế phức tạp
hơn, bởi vì phải chuẩn bị các cổng logic ngõ để đón xung.

50
3.3 Các phần tử nhớ cơ bản (Flip – Flop):
- Phần tử cơ bản của hệ dãy chính là các phần tử nhớ hay còn gọi là các trigơ.
- Đầu ra của trigơ chính là trạng thái của nó.
- Một trigơ có thể làm việc theo 2 kiểu:
o Trigơ không đồng bộ: đầu ra của trigơ thay đổi chỉ phụ thuộc vào tín hiệu
đầu vào.
o Trigơ đồng bộ: đầu ra của trigơ thay đổi phụ thuộc vào tín hiệu vào và tín
hiệu đồng bộ.
- Có 3 kiểu đồng bộ:
o Đồng bộ theo mức: 2 kiểu
 Mức cao:
Khi tín hiệu đồng bộ có giá trị logic bằng 0, hệ nghỉ, giữ nguyên
trạng thái
Khi tín hiệu đồng bộ có giá trị logic bằng 1, hệ làm việc bình
thƣờng.
 Mức thấp:
Khi tín hiệu đồng bộ có giá trị logic bằng 1, hệ nghỉ, giữ nguyên
trạng thái
Khi tín hiệu đồng bộ có giá trị logic bằng 0, hệ làm việc bình
thƣờng.
o Đồng bộ theo sƣờn: 2 kiểu
 Sƣờn dƣơng:
Khi tín hiệu đồng bộ xuất hiện sƣờn dƣơng (sƣờn đi lên, từ 0 => 1),
hệ làm việc bình thƣờng.
Còn lại, hệ nghỉ, giữ nguyên trạng thái.
 Sƣờn âm: sƣờn đi xuống(1 => 0).
Khi tín hiệu đồng bộ xuất hiện sƣờn âm (sƣờn đi xuống, từ 1 => 0),
hệ làm việc bình thƣờng.
Còn lại, hệ nghỉ, giữ nguyên trạng thái.
o Đồng bộ kiểu xung:

Khi có xung thì hệ làm việc bình thƣờng.


Nếu không có xung thì hệ nghỉ, giữ nguyên trạng thái.

Đồng bộ theo mức Đồng bộ theo sườn Đồng bộ kiểu xung

51
- Có 4 loại trigơ:
o RS Reset-Set Xóa - Thiết lập
o D Delay Trễ
o JK Jordan và Kelly Tên 2 nhà phát minh ra loại trigơ này
o T Toggle Bập bênh, bật tắt

3.3.1 Trigơ SR (Set - Reset)


- Sơ đồ khối:

- Một trong những phƣơng án thực hiện:

R Q

S Q

Nhờ vào vòng phản hồi (hồi tiếp) làm cho hệ có tính chất nhớ.
- Trigơ là phần tử cơ bản của hệ dãy. Hệ dãy đƣợc chia thành 2 loại: đồng bộ và
không đồng bộ, thì trigơ cũng có thể hoạt động theo 2 kiểu: đồng bộ và không
đồng bộ. Trigơ SR hoạt động đƣợc ở cả hai chế độ đồng bộ và không đồng bộ.

SET
S Q

R CLR Q

Đồng bộ: Đồng bộ mức cao, đồng bộ mức thấp, đồng bộ sƣờn âm, đồng bộ sƣờn
dƣơng.

52
R
Q
CLK
SQ
Đồng bộ mức cao Đồng bộ mức thấp
QQ

Đồng bộ sƣờn dƣơng Đồng bộ sƣờn âm

- Bảng chuyển trạng thái của trigơ RS


SR
q 00 01 11 10

0 0 0 - 1
_
1 1 0 - 1
_
_
Nhớ Xóa Không thiết
xđ lập
Vậy Q = S + q R
- Biểu đồ thời gian khảo sát trigơ RS hoạt động theo chế độ không đồng bộ:

Xóa Nhớ T.lập Nhớ

53
- Biểu đồ thời gian khảo sát trigơ RS hoạt động theo chế độ đồng bộ:

CLK 1 2 3 4 5 6 7

Xóa Thiết lập Nhớ Xóa

3.3.2 Trigơ D (Delay)


- Trigơ D có một đầu vào là D và hoạt động ở 2 chế độ đồng bộ và không đồng bộ.
Ở đây ta chỉ xét trigơ D hoạt động ở chế độ đồng bộ.

D Q
D Q
CLK
Q
Q

Không đồng bộ Đồng bộ

- Trigơ D đồng bộ theo mức đƣợc gọi là Chốt D (Latch)

D Q

CLK
Q

- Trigơ D đồng bộ theo sƣờn đƣợc gọi là xúc phát sƣờn (Edge trigged)

54
- Bảng chuyển trạng thái trigơ D
D
q 0 1

0 0 1

1 0 1

Ta có: Q = D (chỉ phụ thuộc vào D)


- Biểu đồ thời gian của chốt D (kích hoạt mức cao)

CLK

Copy D Nghỉ giữ nguyên Copy D


trạng thái

- Biểu đồ thời gian khảo sát hoạt động của xúc phát sƣờn dƣơng (kích hoạt sƣờn
dƣơng)

CLK

Q
nghỉ nghỉ nghỉ nghỉ

Copy D Copy D Copy D

3.3.3 Trigơ JK (Jordan và Kelly)


- Đây là trigơ đƣợc đặt tên theo tên 2 nhà phát minh ra nó. Trigơ JK chỉ hoạt động ở
chế độ đồng bộ.
- Sơ đồ khối: Trigơ JK kích hoạt mức cao, sƣờn dƣơng, sƣờn âm.

55
J Q J
SET
Q

CLK
K CLR Q
K Q

- Bảng chuyển trạng thái:


JK
q 00 01 11 10

0 0 0 1 1

1 1 0 0 1

Nhớ xóa lật thiết


lập
Vậy ta có: Q = q J + q K

3.3.4 Trigơ T (Toggle)


- Trigơ T chỉ hoạt động ở chế độ đồng bộ.
T Q

CLK Q
- Bảng chuyển trạng thái trigơ T:
T
q 0 1

0 0 1

1 1 0
Vậy ta có Q = q T + q T
=T  q

3.4 Một số ứng dụng của hệ dãy.


- Có rất nhiều các ứng dụng về hệ dãy trên thực tế, ở đây chỉ giới thiệu một vài hệ
dãy thông dụng.
3.4.1 Bộ đếm và chia tần số
- Bộ đếm đƣợc dùng để đếm xung
- Bộ đếm đƣợc gọi là module n nếu nó có thể đếm đƣợc n-1 xung: từ 0 đến n-1
3.4.1.1 Phân loại bộ đếm
- Có 2 loại bộ đếm:
56
o Bộ đếm không đồng bộ: bộ đếm không đồng thời đƣa tín hiệu đếm vào các
đầu vào của các trigơ
o Bộ đếm đồng bộ: bộ đếm có xung đếm đồng thời là xung đồng hồ clock
đƣa vào tất cả các trigơ của bộ đếm

3.4.1.2 Bộ đếm không đồng bộ


 Bộ đếm không đồng bộ module 16
- Xét bộ đếm không đồng bộ module 16: đếm từ 0 đến 15 và có 16 trạng thái, vì vậy
mã hóa thành 4 bit A,B,C,D tƣơng ứng với q4,q3,q2,q1. Mỗi trigơ là một bit nên
cần 4 trigơ (dùng trigơ JK).

1 1 1 1

1 1 1 1

- Bảng đếm xung:


Xun q4 q3 q2 q1
g0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
- Biểu đồ thời gian: 16 0 0 0 0
CLK

q1

q2

q3

q4

57
 Bộ đếm không đồng bộ module 10
- Khi đến xung thứ 10 thì các q bằng 0
- Dùng một tín hiệu Clear làm cho các trigơ = 0
- Ta có:
x = q1q2 q3 q 4 hoặc q2,q4 = 1 tại xung thứ 10
 x = 1  x = q2 q 4

1 1 1 1

1 1 1 1

3.4.1.3 Bộ đếm đồng bộ


- Đồng bộ nhanh hơn
- Phức tạp hơn
- Xét bộ đếm đồng bộ module 8 (dùng 3 trigơ)

- Ta có bảng đếm xung:

58
xung q3 q2 q1
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
3.4.1.4 Bộ đếm lùi không đồng bộ
- Xét bộ đếm lùi không đồng bộ module 8
xung q3 q2 q1 Số đếm
0 1 1 1 7
1 1 1 0 6
2 1 0 1 5
3 1 0 0 4
4 0 1 1 3
5 0 1 0 2
6 0 0 1 1
7 0 0 0 0
8 1 1 1 7
- Ta sử dụng tín hiệu PRESET để thiết lập trƣớc cho tất cả các trạng thái đồng thời
là đầu ra của các trigơ đồng thời bằng 1.
o Đầu tiên cho PRESET = 0, ta có q1,q2,q3 = 1
Sau đó cho PRESET = 1, ta có hệ hoạt động bình thƣờng
- Sơ đồ:
PRESET

1 J 1 J 1 J
q1 q2 q3
Xung
CLK CLK
đếm CLK

1 K q1 1 K q2 1 K q3

3.4.2 Thanh ghi


- Thanh ghi có cấu tạo gồm các trigơ nối với nhau
- Chức năng:
o Để lƣu trữ tạm thời thông tin
o Dịch chuyển thông tin

59
- Lƣu ý: cả thanh ghi và bộ nhớ đều dùng để lƣu trữ thông tin, nhƣng thanh ghi có
chức năng dịch chuyển thông tin. Do đó, thanh ghi có thể sử dụng làm bộ nhớ,
nhƣng bộ nhớ không thể làm đƣợc thanh ghi.
- Phân loại: Thanh ghi có 4 loại:
o Vào nối tiếp ra nối tiếp

1 0 1 0 1 0 0 1

o Vào nối tiếp ra song song

1 0 1 0 1 0 0 1

o Vào song song ra nối tiếp

1 0 1 0 1 0 0 1

o Vào song song ra song song

1 0 1 0 1 0 0 1

- Thanh ghi bao nhiêu bit thì sử dụng bấy nhiêu trigơ (mỗi trigơ lƣu trữ một bit)
- Thiết kế thanh ghi 4 bit vào nối tiếp ra song song dùng trigơ D
số liệu
D q4 D q3 D q2 D q1

CLK CLK CLK CLK


CLR CLR CLR CLR

CLK

CLR

60
- Bảng số liệu khảo sát:

Và Ra
Dòng
CLR sốo liệu CLK A B C D
1 0 0 0 0 0 0 0
2 1 1 0 0 0 0 0
3 1 1 1 1 0 0 0
4 1 1 2 1 1 0 0
5 1 1 3 1 1 1 0
6 1 0 4 0 1 1 1
7 1 0 5 0 0 1 1
8 1 0 6 0 0 0 1
9 1 0 7 0 0 0 0
10 1 0 8 0 0 0 0
11 1 1 9 1 0 0 0
12 1 0 10 0 1 0 0
13 1 0 11 0 0 1 0
14 1 0 12 0 0 0 1
15 1 0 13 0 0 0 0

61