You are on page 1of 6

4.

1 Introducción

Los espejos actuales hechos mediante el uso de dispositivos activos han llegado a ser ampliamente utilizados en analógico
integrado circuitos como elementos de polarización y como dispositivos de carga para etapas de amplificador. El uso de
corriente los espejos en polarización pueden dar como resultado una insensibilidad superior del rendimiento del circuito a
las variaciones en fuente de alimentación y temperatura. Los espejos actuales son frecuentemente más económicos que las
resistencias en términos del área del dado requerida para proporcionar una corriente de polarización de cierto valor,
particularmente cuando elel valor requerido de la corriente de polarización es pequeño. Cuando se usa como elemento de
carga en amplificadores de transistores, la alta resistencia incremental del espejo de corriente da como resultado una
ganancia de alta tensión a bajo suministro de potencia tensiones

La primera sección de este capítulo describe las propiedades generales de los espejos actuales y compara varios espejos
bipolares y MOS entre sí utilizando estas propiedades. El siguiente La sección trata sobre el uso de espejos actuales como
elementos de carga en etapas de amplificación. La última sección muestra cómo los espejos actuales se usan para construir
referencias que son insensibles a las variaciones en suministro y temperatura. Finalmente, el apéndice analiza los efectos
del desajuste del dispositivo

4.2 Espejos actuales

4.2.1 Propiedades generales

El espejo actual es un elemento con al menos tres terminales, como se muestra en la figura 4.1. Lo común la terminal está
conectada a una fuente de alimentación y la fuente de corriente de entrada está conectada a la entrada terminal. Idealmente,
la corriente de salida es igual a la corriente de entrada multiplicada por una corriente deseada ganancia. Si la ganancia es
unitaria, la corriente de entrada se refleja en la salida, lo que lleva al nombre actual espejo. En condiciones ideales, la
ganancia del espejo actual es independiente de la frecuencia de entrada, y la corriente de salida es independiente del voltaje
entre la salida y los terminales comunes.

Además, el voltaje entre la entrada y los terminales comunes es idealmente cero porque esto condición permite que todo el
voltaje de suministro aparezca a través de la fuente de corriente de entrada, simplificando su diseño a nivel de transistor. A
veces se usan más de un terminal de entrada y / o salida. En la práctica, los espejos actuales de nivel de transistor sufren
muchas desviaciones de este ideal comportamiento. Por ejemplo, la ganancia de un espejo actual real nunca es independiente
de la entrada frecuencia. El tema de la respuesta de frecuencia se trata en el Capítulo 7, y principalmente de CC y baja
frecuencia.

Las señales de ca se consideran en el resto de este capítulo. Desviaciones de la idealidad que serán considerados en este
capítulo se enumeran a continuación.

1. Una de las desviaciones más importantes de la idealidad es la variación del espejo actual corriente de salida con cambios
de voltaje en el terminal de salida. Este efecto se caracteriza 252 Capítulo 4? Espejos actuales, cargas activas y referencias

PROBLEMAS
Para los transistores bipolares en estos problemas, use los puerta total área (producto W × L). Suponer Xd = 0 y
parámetros del dispositivo de alto voltaje dados en la tomar otros datos del dispositivo de la Tabla 2.4.
figura 2.30 y Fig. 2.35, a menos que se especifique lo
contrario. Asumir que rb = 0 y rμ → ∞ en todos los 4.4 Calcular una expresión analítica para la resistencia de
problemas. Suponer que todos los transistores bipolares salida de pequeña señal Ro del espejo de cascada bipolar
operan en la región activa hacia adelante y despreciar las de la figura 4.8. Supongamos que la fuente de corriente de
corrientes de base en los cálculos de sesgo a menos que entrada no es ideal y que la no idealidad se modela
sea especificado de otra manera. colocando una resistencia R1 en paralelo con IIN.
Demuestre que para R1 grande, la resistencia de salida se
4.1 Determine la corriente de salida y la resistencia de aproxima a β0ro / 2. Calcule el valor de Ro si VCC = 5V,
salida del espejo de corriente bipolar que se muestra en la IIN = 0, y R1 = 10 k, y estimar el valor de VOUT por
figura 4.55. debajo del cual Ro comenzará a disminuir
sustancialmente. Use SPICE para verificar sus cálculos y
Encuentre la corriente de salida si VOUT = 1 V, 5 V y 30 también para investigar la sensibilidad βF variando βF en
V. -50 por ciento y examinando IOUT. Usa SPICE para
trazar la característica IOUT-VOUT de señal grande.
Ignora los efectos de las corrientes de base distintas de
cero. Comparar tu respuesta con una simulación SPICE. 4.5 Calcular la resistencia de salida del circuito de Fig.
4.9, suponiendo que IIN = 100? A y los dispositivos han
4.2 Repita el problema 4.1 incluyendo los efectos de dibujado dimensiones de 100 μm / 1 μm. Usa el proceso
corrientes de base distintas de cero. parámetros dados en la Tabla 2.4, y suponer para todos los
dispositivos que Xd = 0. Además, ignore el efecto del
cuerpo por simplicidad. Compare su respuesta con un
SPICE simulación y también utiliza SPICE para trazar el
IOUT-VOUT característica para VOUT de 0 a 3V.

4.6 Usando los datos dados en el ejemplo de la


Sección1.9, incluye los efectos de la fuga de sustrato en el
cálculo de la resistencia de salida para el circuito de
Problema 4.5. Deje VOUT = 2 V y 3 V.

4.7 Diseñe el circuito de la figura 4.11b para satisfacer el


restricciones en el problema 4.3, excepto la resistencia de
salida objetivo es que la corriente de salida cambie menos
de 0.02 por ciento para un cambio de 1 V en el voltaje de
salida.

Ignora el efecto del cuerpo por simplicidad. Hacer todos


los dispositivos idénticos a excepción de M4. Use SPICE
para verificar su diseño y también para trazar la
característica IOUT-VOUT para VOUT de 0 a 3V.

4.8 Para el circuito de la figura 4.56, suponga que (W / L)


4.3 Diseñe un espejo de corriente MOS simple del tipo
8 = (W / L). Ignorando el efecto del cuerpo, encuentra (W
mostrado en la figura 4.4 para cumplir con las siguientes
/ L) 6 y (W / L) 7 de modo que VDS6 = VDS7 = Vov8.
restricciones:
Dibuja el esquema de un espejo de corriente de doble
(a) Transistor M2 debe operar en la región activa para
casco que usa el circuito de la figura 4.56 para polarizar
valores de VOUT a 0,2 V de tierra.
ambos dispositivos cascada en la rama de salida. Para este
(b) La corriente de salida debe ser 50 μA. espejo actual, calcular la resistencia de salida, la salida
mínima voltaje para el cual los tres transistores en la salida
(c) La corriente de salida debe cambiar menos de 1 por rama operar en la región activa, el voltaje total a través de
ciento para un cambio en la tensión de salida de 1 V. todos los dispositivos en la rama de entrada, y error
sistemático de ganancia
Haz que M1 y M2 sean idénticos. Usted debe minimizar
el área total del dispositivo dentro de las restricciones
dadas. Aquí el área del dispositivo se tomará como la
Supongamos que las dimensiones dibujadas de cada
4.9 Calcule la resistencia de salida del espejo de corriente transistor son W = 100 μm y L = 1 μm. Supongamos Xd
Wilson mostrado en la figura 4.57. Cuál es el porcentaje = 0 y use la Tabla 2.4 para otros parámetros.
cambiar en IOUT para un cambio de 5-V en VOUT?
(a) Al principio, suponga que los transistores funcionan
Compare su respuesta con una simulación SPICE usando en fuerte inversión en todos los casos.
un modelo de dispositivo completo. Use SPICE para
verificar la sensibilidad βF variando βF en un 50 por (b) Repita la parte (a) incluyendo los efectos de la
ciento y examinando IOUT. debilidad inversión usando (1.253) con n = 1.5 para
calcular la transconductancia de M1. Supongamos que un
Además, use SPICE para trazar la gran señal IOUT- transistor opera en inversión débil cuando su sobremarcha
VOUT característica para VOUT de 0 a 15V. es menor que 2nVT, como se indica en (1.255).
4.10 Calcule la ganancia de voltaje de señal pequeña de el (c) Use SPICE para verificar sus cálculos para ambos
amplificador de fuente común con carga activa en la partes (a) y (b).
Fig.4.16b. Supongamos que VDD = 3 V y que todos los
transistores operar en la región activa. Haz los cálculos 4.11 Calcule la ganancia de voltaje de señal pequeña de
para valores de IREF de 1 mA, 100? A, 10? A y 1? A. un amplificador de fuente común con carga de
agotamiento en la Fig.4.20, incluyendo tanto el efecto del
cuerpo como la longitud del canal modulación.
Supongamos que VDD = 3 V y eso la tensión de entrada
de CC se ajusta para que la salida de CC el voltaje es 1 V.
Suponga que M1 tiene dimensiones dibujadas de W = 100
μm y L = 1 μm. Además, supongamos que M2 ha dibujado
dimensiones de W = 10? My L = 1? M. ForM2, suponga
Vt0 = -1V. Para ambos transistores, supongamos que Xd
= 0. Use la Tabla 2.4 para otra parámetros de ambos
transistores.

4.12 Determine la ganancia de voltaje descargada vo / vi


y resistencia de salida para el circuito de la figura 4.58.
Comprobar con SPICE y también utiliza SPICE para
trazar la large signal Característica de transferencia VO-
VI para VSUP = 2.5 V.
Use SPICE para determinar el CMRR si el recurso actual
la resistencia de salida es 1 M.

4.13 Repita el problema 4.12, pero ahora suponiendo que


2-k las resistencias se insertan en serie con los emisores
de Q3 y Q4.

4.14 Repita el problema 4.12 excepto que reemplace Q1


y Q2 con transistores MOS de canal nM1 y M2. También,
reemplace Q3 y Q4 con transistores MOS de canal p M3
y M4. AssumeWn = 50? MyWp = 100? M.

4.17 Repita el problema 4.16 excepto que reemplace el


npn y transistores pnp con n-channel y p-channelMOS
transistores, respectivamente. Supongamos que Wn = 50?
My Wp = 100? M. Para todos los transistores, suponga
Ldrwn =1? My Xd = 0. Let ITAIL = 100? A. Ignorar

el efecto del cuerpo. Use la Tabla 2.3 para otros


Para todos los transistores, suponga Ldrwn = 1? My Xd=
parámetros.
0.
4.18 Encuentre Gm [dm] de un par de fuente acoplada con
Use la Tabla 2.3 para otros parámetros.
una carga de espejo actual con una falta de coincidencia
4.15 Repita el problema 4.14, pero ahora suponiendo que distinta de cero (Fig. 4.29b) y muestran que está
2 k resistencias se insertan en serie con las fuentes de M3 aproximadamente dado por (4.184). Calcule el valor de
y M4. Ignora el efecto del cuerpo. Gm [dm] usando la siguiente

4.16 Determine la ganancia de voltaje descargada vo / viy


resistencia de salida para el circuito de la figura 4.59.

Descuidar rμ. Verificar con SPICE y también usar SPICE


para trazar la característica de transferencia de VO-VI de
señal grande para VSUP = 2.5 V.

Compare su respuesta con una simulación SPICE.

Además, compare su respuesta con el resultado que lo


haría aplicar sin discrepancia.

4.19 Aunque Gm [cm] de un par diferencial con una carga


de espejo actual se puede calcular exactamente desde un
diagrama de pequeña señal donde se permite desajuste, el
cálculo es complicado porque la falta de coincidencia los
términos interactúan y los resultados son difíciles de
interpretar.
En la práctica, los términos de desajuste suelen ser
pequeños fracción de los valores promedio
correspondientes, y la las interacciones entre los términos
de desajuste a menudo son insignificantes.

Usando los siguientes pasos como guía, calcule una


aproximación a Gm [cm] incluyendo los efectos de
desajuste

(a) Derive la relación i2 / vic incluida en (4.165) y mostrar


que esta relación es aproximadamente 1 / 2rtail como se
muestra en (4.185) si? d? 2, gm2ro2? 1 y 2gm2rtail? 1.

(b) Use (4.173) para calcular? d con perfecto


coincidencia, donde? d representa el error de ganancia de
la par diferencial con una entrada pura de modo común y
se define en (4.161).

(c) Calcule? d si 1 / gm3 = 0 y si el único desajuste es gm1


/ = gm2.

(d) Calcule? d si 1 / gm3 = 0 y si el único desajuste es ro1


/ = ro2.
4.23 Diseñe una fuente de corriente Widlar MOS usando
(e) Ahora calcule el total? d incluyendo el desajuste
agregando los valores calculados en las partes (b), (c) y el circuito que se muestra en la figura 4.31b para cumplir
(re). Demuestre que el resultado concuerda con (4.186) si con lo siguiente restricciones con VDD = 3 V:
gm3 ro (dp)? 1.
(a) La corriente de entrada debe ser 100? A, y la corriente
(f) Calcule? m, que representa el error de ganancia de el de salida debe ser 10? A.
espejo actual y se define en (4.133). Muestra esa el
resultado concuerda con (4.187). (b) Vov1 = 0.2 V.

(g) Calcule el valor de Gm [cm] usando (4.185) y el (c) TransistorM2 debe operar en la región activa si el
CMRR para los datos dados en el problema 4.18. voltaje del drenaje de M2 a tierra es al menos 0.2 V.

Compare su respuesta con una simulación SPICE. (d) La resistencia de salida debe ser de 50 M
También, compare su respuesta con el resultado que se
aplicaría sin desajuste 4.20 Diseña una fuente de corriente .Ignore el efecto del cuerpo. Suponga Ldrwn = 1? My
Widlar usando npn transistores que produce una corriente
de salida de 5? A. Utilizar Fig. 4.31a con transistores Xd = Ld = 0. Use la Tabla 2.4 para otros parámetros.
idénticos, VCC = 30 V, y R1 = 30 k. Encuentra la 4.24 Diseñe la fuente de corriente de pico MOS en Fig.
resistencia de salida. 4.34 para que IOUT = 0.1? A.
4.21 En el diseño de una fuente de corriente Widlar deFig. (a) Primero, deje que IIN = 1? A y encuentre el requerido
4.31a para producir una corriente de salida especificada, valor de R.
dos las resistencias deben ser seleccionadas. La
resistencia R1 establece IIN, y la resistencia del emisor (b) Segundo, deje que R = 10 k y encuentra el requerido
R2 establece IOUT. Suponiendo un suministro voltaje de IIN.
VCC y una corriente de salida deseada IOUT, determinar
los valores de las dos resistencias para que el total la En ambos casos, suponga que ambos transistores son
resistencia en el circuito se minimiza. Tu respuesta debe idéntico y operar en inversión débil con It = 0.1? A y n =
darse como expresiones para R1 y R2 en términos de VCC 1.5. Además, encuentre el mínimo W / L en ambos casos,
y IOUT. ¿Qué valores tendrían estas expresiones? dar suponiendo que se requiere VGS - Vt <0 para operar un
para el problema 4.20? ¿Son prácticos estos valores? transistor en inversión débil como se muestra en Fig. 1.45.

4.22 Determine la corriente de salida en el circuito de Fig. 4.25 Determine la corriente y salida de salida resistencia
4.60. del circuito que se muestra en la figura 4.61.