You are on page 1of 10

UNIVERSIDAD ESTATAL PENINSULA DE SANTA

ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRÓNICA Y TELECOMUNICACIONES
ESTUDIANTES:
Quishpe Pacheco Edwin Daniel
Plúa Quimis Victor

CARRERA CICLO CURSO FECHA


Electrónica y 11 de Junio del
2019-1 7/1
Telecomunicaciones 2019

Nombre del Tema: PRACTICA #4

OBJETIVOS
Objetivo General

 Diseñar e implementar un circuito lógico combinacional, para mostrar en dos


display de 7 segmentos el resultado de la suma de 0-32 con el uso de
compuertas lógicas.

Objetivo Específicos

 Realizar una tabla de verdad que cumpla con todas las condiciones posibles,
para el encendido de los led.
 Realizar la simulación en la línea de tiempo en Quartus.
 Implementar el diseño mediante compuertas and, or, not, para la suma
 Utilizar dos integrados 74ls47
 Realizar pruebas de funcionamiento necesarias, para descartar errores y poder
aplicar las correcciones inmediatas al problema.
UNIVERSIDAD ESTATAL PENINSULA DE SANTA
ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRÓNICA Y TELECOMUNICACIONES
ESTUDIANTES:
Quishpe Pacheco Edwin Daniel
Plúa Quimis Victor

CONTENIDO
Compuertas lógica AND 74ls08
El circuito integrado SN74LS08N es una compuerta AND positiva de 2 entradas
cuádruple con tecnología LS y cuatro compuertas AND de 2 entradas independientes.
Los voltajes de suministro operativo al CI pueden variar entre 4.75V a 5V y hasta un
máximo de 5.25V y los niveles lógicos de entrada al dispositivo en estado '0' (BAJO) son
máx. 0.8V y para el estado '1' (ALTO) es mínimo 2V.

FUNCIONAMIENTO

A B Output
0 0 0
0 1 0
1 0 0
1 1 1
Figura 1. Compuerta AND 74LS08

Especificaciones
 Rango de voltaje operativo de 4.75V a 5V hasta un máximo de5.25V.
 Rango de temperatura de funcionamiento: 0 ° C a + 70 ° C.
 VH (Salida alta): 2.7V a 3.4V.
 VL (salida baja): 0.36V a 0.5V.
 Consumo de energía: 4.8mA a 8.8mA.
 Velocidad de operación (Mhz): 125 - 250

Compuertas lógica OR 74ls32

La compuerta OR es una puerta lógica digital, diseñada para operaciones aritméticas.


Cuatro compuertas OR con dos entradas cada una. SCHOTTKY de baja potencia. El
SN74LS32N es un circuito quad-2 de entrada positivo con puerta OR contiene cuatro
circuitos independientes y opera en un rango de tensión de alimentación de 4,75 a 5.25V.
Este dispositivo realiza la función booleana Y = A + B en lógica positiva. Cuando no se
consideran estas limitaciones, el chip puede dañar permanentemente, por lo que se debe
prestar atención al seleccionar las puertas lógicas.
UNIVERSIDAD ESTATAL PENINSULA DE SANTA
ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRÓNICA Y TELECOMUNICACIONES
ESTUDIANTES:
Quishpe Pacheco Edwin Daniel
Plúa Quimis Victor

FUNCIONAMIENTO
A B Output

0 0 0

0 1 1

1 0 1

1 1 1

Figura 2. Compuerta OR 74LS32

Especificaciones

 Tipo de la lógica: Puerta OR


 Salida de corriente: 8 mA
 N º de Entradas: 2
 Rango tensión de alimentación: 4.75 V a 5.25 V
 Rango temperatura de funcionamiento: 0 ° C a +70 ° C

Compuertas lógica NOT 74ls04

La puerta lógica NO (NOT en inglés) realiza la función booleana de inversión o negación


de una variable lógica. Una variable lógica A a la cual se le aplica la negación se
pronuncia como "no A" o "A negada". El circuito integrado que contiene la compuerta
NOT, es el 74LS04, el cual posee internamente 6 compuertas NOT, hay que tener en
cuenta que el pin 7 debe estar conectado a Tierra (GND) y el pin 14 a Positivo (Vcc).

FUNCIONAMIENTO
A Output

0 1

1 0

Figura 3. Compuerta NOT 74LS04


UNIVERSIDAD ESTATAL PENINSULA DE SANTA
ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRÓNICA Y TELECOMUNICACIONES
ESTUDIANTES:
Quishpe Pacheco Edwin Daniel
Plúa Quimis Victor

Especificaciones

 6 compuertas inversoras (NOT)


 Tecnología: TTL Low Schottky (LS)
 Voltaje de alimentación: 4.75V a 5.25V
 Encapsulado: DIP 14 pines

Plantiamiento del problema


Diseñar un circuito que tenga como entrada un numero binario de 4 bits para realizar el
encendido de un display de 7 segmentos y que se pueda visualizar numeros del o a 7.
Resolusión:

Tabla Logica
E3 E2 E1 E0 a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 1 1 0 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 0 0 1 1
10 1 0 1 0 0 0 0 0 0 0 0
11 1 0 1 1 0 0 0 0 0 0 0
12 1 1 0 0 0 0 0 0 0 0 0
13 1 1 0 1 0 0 0 0 0 0 0
14 1 1 1 0 0 0 0 0 0 0 0
15 1 1 1 1 0 0 0 0 0 0 0
Figura 4. (tabla logica combinacional.) display de 7 segmentos.
UNIVERSIDAD ESTATAL PENINSULA DE SANTA
ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRÓNICA Y TELECOMUNICACIONES
ESTUDIANTES:
Quishpe Pacheco Edwin Daniel
Plúa Quimis Victor

SIMULACIÓN EN PROTEUS REALIZADA SOLO CON COMPUERTAS LÓGICAS

Figura 5. circuito para convertir de binario a BCD parte A

Figura 6. circuito para convertir de binario a BCD parte B


UNIVERSIDAD ESTATAL PENINSULA DE SANTA
ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRÓNICA Y TELECOMUNICACIONES
ESTUDIANTES:
Quishpe Pacheco Edwin Daniel
Plúa Quimis Victor

Figura 7. circuto decodificador para dos displays de 7 segmentos

Figura 8. circuito para limitar el resultado de la suma de 0 -32


UNIVERSIDAD ESTATAL PENINSULA DE SANTA
ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRÓNICA Y TELECOMUNICACIONES
ESTUDIANTES:
Quishpe Pacheco Edwin Daniel
Plúa Quimis Victor

Figura 9. circuito de suma de dos numeros de 5 bits y resultado de la simulación


UNIVERSIDAD ESTATAL PENINSULA DE SANTA
ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRÓNICA Y TELECOMUNICACIONES
ESTUDIANTES:
Quishpe Pacheco Edwin Daniel
Plúa Quimis Victor

SIMULACIÓN DE LA SUMA DE DOS NUMEROS DE 5 BITS EN QUARTUS II

Figura 10. Simulación en QUARTUS II

Figura 11. Resultado de la simulacion en una linea de tiempo


UNIVERSIDAD ESTATAL PENINSULA DE SANTA
ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRÓNICA Y TELECOMUNICACIONES
ESTUDIANTES:
Quishpe Pacheco Edwin Daniel
Plúa Quimis Victor

IMPLEMENTACIÓN DEL CIRCUITO EN PRTOTOBOARD

Figura 12. Implementacion del circuito de suma de 0-32

RECOMENDACIONES

 Cuanto mayor sea el numero de la suma tener en cuenta que más grande sera el
circuito a implementar
 La resistencia con la que podemos trabajar debe de ser de 330Ω a 1KΩ, mayor
ocasionariamos mal funcionamiento del circuito.
 Reducir la ecuación lógica a su minima expresión, para evitar usar demasiados
componentes y asi ahorrar tiempo en la implementacion del circuito y corrección
de errores.
UNIVERSIDAD ESTATAL PENINSULA DE SANTA
ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRÓNICA Y TELECOMUNICACIONES
ESTUDIANTES:
Quishpe Pacheco Edwin Daniel
Plúa Quimis Victor

CONCLUSIONES
 Las compuertas lógicas son primordiales en el diseño de los circuitos lógicos, y
con estos tambien se pueden automatizar procesos, los cuales pueden hacer mas
fáciles y rápidos.

 Otra conclusión que se puede dar es que los circuitos digitales abren una ventana
hacia la automatización mejorando y acelerando la construcción de nuevos
aparatos que día con día ayudaran al ser humano en sus tareas diarias.

 Se concluye que se ha cumplido con el objetivo establecido, de diseñar un circuito


logico combinacional reduciendo a su minima expresión para el encendido de un
display de 7 segmentos.

BIBLIOGRAFIA
digitales. (23 de 5 de 2017). Obtenido de
https://digitales573.wordpress.com/2017/10/16/compuertas-logicas/
https://www.esi.uclm.es/www/isanchez/apuntes/ci/74151.pdf

You might also like