EXAMEN FINAL

1.1. Facultad : Ingeniería y Arquitectura

1.2. Escuela : Profesional de Ingeniería de Sistemas e Informática
1.3. Curso : Arquitectura de Computadoras
1.4. Profesor : José F. Ramones Morles
1.5. Ciclo : VI
1.6. Turno : SEMIPRESENCIAL
1.7. Sección :A
1.8. Aula :
1.9. Duración : 60 min
1.10. Indicaciones :

1. ¿Cómo se logra la ilusión de la CPU de que está usando una memoria grande, rápida y barata?

- Se logra la ilusión de la CPU usando una jerarquía de memoria y el

paralelismo.
- Sacando el provecho de principio de localidad se puede tener la ilusión de
disponer de tanto memoria como lo permite la tecnología más barata, a la
velocidad de la tecnología más rápida.
- Respecto a la jerarquía de memoria consiste en disponer de diferentes
niveles de memoria con diferentes velocidades y tamaños.

5 Puntos

2. ¿Cómo se asocia una página virtual a un marco de página?

Cada marco de página es capaz de albergar una página virtual cualquiera. Se

puede decir que la unidad de hardware denominada MMU, traduce el número de
página virtual en el correspondiente número de marco de página.
Cuando las páginas de memoria de un programa necesarias para su ejecución no
se encuentren en memoria principal, la MMU producirá la respectiva excepción.
Los fallos de página son atendidos por el sistema operativo que se encarga de
realizar la adecuada migración de páginas, para traer la página requerida por el
programa a un marco de página.

Se asocia de la siguiente manera: una Páginas de 4 KB, 16 páginas virtuales y 8 marcos

de página, osea las paginas y los marcos por lo general son del mismo tamaño.

5 Puntos
3. Explique los diferentes esquemas de direccionamiento de los dispositivos de E/S por parte de
la CPU.

Dispositivo de E/S consiste de dos partes:

• Controlador o adaptador – Parte Electrónica  acepta y ejecuta comandos desde el
SO.
• Dispositivo: Parte electromecánica / electromagnética
Cada Controlador tiene registros de control para comunicarse con la CPU ( leerlos o escribirlos)
• CPU escribe: Ordena al dispositivo enviar o recibir datos, on/off o realizar cualquier
acción
• CPU lee: Estado del dispositivo, Si está listo o no para aceptar un comando nuevo
Controladores también pueden tener un buffer de datos (Ej. video RAM, usada para desplegar los
pixels en una pantalla) que se pueden leer o escribir.
La comunicación CPU y controlador de dispositivos se lleva a cabo:
(a) E/S aislada
(b) E/S mapeada a memoria
c) Memoria mapeada para buffer de datos y aislada (puertos de E/S) para registros de control.

4. Explique la técnica de ejecución de una operación de E/S usando un controlador DMA.

5 Puntos

El acceso directo a memoria permite a cierto tipo de componentes de

una computadora acceder a la memoria del sistema para leer o escribir independientemente de
la unidad central de procesamiento (CPU) principal. Muchos sistemas hardware utilizan DMA,
incluyendo controladores de unidades de disco, tarjetas gráficas y tarjetas de sonido.

Una operación de E/S por DMA se establece ejecutando una corta rutina de inicialización,
Consiste en varias instrucciones de salida para asignar valores iniciales a:

 AR: Dirección de memoria de la región de datos de E/S IOBUF (buffer de

entrada/salida).
 WC: Número N de palabras de datos a transferir.

El Controlador de DMA contiene varios registros en donde la CPU puede leer/escribir:

• Dirección de memoria
• Contador de byte
• De Control  Puerto de E/S, dirección de transferencia (leer o escribir en el
dispositivo), unidad de transferencia (byte/palabra), No de bytes a transferir
por ráfaga.
Universidad Privada TELESUP Av. 28 de Julio 1056