Cir Log Com 2016

CIRCUITOS
LÓGICOS
COMBINATORIOS
DOMINGO ALMENDARES AMADOR
Laboratorio de Ingeniería Eléctrica

Escuela Superior de Ingeniería Mecánica y Eléctrica
INSTITUTO POLITÉCNICO NACIONAL

MÉXICO, D.F., 2004
i
CIRCUITOS LÓGICOS COMBINATORIOS
Primera edición, 1989

Dirección de Bibliotecas y Publicaciones; IPN
Primera reimpresión, 2000

Editorial ESIME
Segunda reimpresión, 2004

Editorial ESIME
Derechos de propiedad reservados

© D.R. Domingo Almendares Amador
D.R. INSTITUTO POLITÉCNICO NACIONAL
ISBN 968-29-2125-2
ii
CONTENIDO
Página
1. SISTEMAS NUMÉRICOS 1
1.1 Conversión de números de una base a otra 3
1.1.1 Conversión de números enteros 3
1.1.1.1 Conversión de un número de base b a base 10 3
(decimal)
1.1.1.2 Conversión de un número de decimal a base b 3
1.1.1.3 Conversión de binario a octal (base 2 a base 8) y
de binario a hexadecimal (base 2 a base 16) 6
1.1.2 Conversión de números fraccionarios 9
1.1.2.1 Conversión de un número de base 10 a base b 9
1.1.2.2 Conversión de base b fraccionaria a decimal 11
1.1.2.3 Convertir de binario a octal y a hexadecimal 12
2. ÁLGEBRA BOLEANA 14
2.1 Introducción 14
2.2 Tabla de verdad 16
2.3 Demostración de relaciones lógicas con
interruptores y luces (LEDs) 17
2.4 Teoremas básicos del álgebra de boole 20
2.5 Equivalencias en álgebra boleana 25
3. REDUCCIÓN ALGEBRAICA 26
4. COMPUERTAS LÓGICAS BÁSICAS 29
5. COMPUERTAS DE MÁS DE DOS VARIABLES 31
6.0 DEFINICIÓN DE EQUIVALENCIA, COMPLEMENTO Y 33

DUALIDAD
6.1 Equivalencia 33
6.2 Complemento 33
6.3 Dualidad 34
7. EXPRESIÓN DE FUNCIONES LÓGICAS EN FORMA

NORMAL, DISYUNTIVA Y CONJUNTIVA 35
7.1 Forma normal disyuntiva 35
7.2 Forma normal conjuntiva 36
iii
8. CONSTRUCCIÓN DE LA TABLA DE VERDAD 38
9. DETERMINACIÓN DE LA FUNCIÓN LÓGICA A PARTIR

DE LA TABLA DE VERDAD 39
9.1 Expresión de funciones lógicas por minitérminos 39
9.2 Expresión de la función lógica por maxitérminos 43
10. MÉTODO DE MAPAS PARA SIMPLIFICACIÓN 46

10.1 El mapa de Karnaugh 46
10.1.1 Representación de mapas de dos variables con
cuadros (22= 4) 47
10.1.2 Representación de un mapa de tres variables, el
número de casilla será 2n= 23= 8 50
10.1.3 Un diagrama de Karnaugh para cuatro variables 55
10.2 Sistema complementario por el método de 56
mapas
10.3 Definición de términos usados en mapas de 59
Karnaugh
11. ESPECIFICACIÓN DECIMAL 60

11.1 Para salidas 1 en los renglones 60
11.2 Para salidas con valor lógico 0 61
12. REDES DE CONTACTO 63

12.1 Conceptos básicos y convenciones 63
12.2 Implementación de funciones 65
12.3 Determinación de funciones para redes de dos 68
terminales
12.3.1 Método de caminos 68
12.3.2 Método de corte 69
12.3.3 Complementación de redes 70
13. COMPUERTAS LÓGICAS DIGITALES 74

13.1 Tipos de sistemas digitales 74
13.2 Tipos de lógica 74
13.3 Bloques lógicos 75
13.4 Condiciones de operación en compuertas 76
lógicas
13.5 Familias lógicas 78
13.5.1 Familia lógica DL 79
iv
13.5.2 Familia lógica RTL 80
13.5.3 Familia lógica DTL 80
13.5.4 Familia lógica TTL 81
13.5.5 Familia lógica ECL 81
13.5.6 Familia lógica CTL 82
13.5.7 Familia lógica MOS 83
13.5.8 Familia lógica CMOS 83
13.5.9 Familia lógica IIL 84
13.6 Características eléctricas típicas de operación
de compuertas lógicas con circuitos integrados 85
13.6.1 Velocidad de operación 85
13.6.2 Voltaje de umbral 86
13.6.3 Nivel de voltaje de salida 86
13.6.4 Margen de ruido (norse margen) 86
13.6.5 Soporte de salida (fan out) 86
13.6.6 Soporte de entrada (fan in) 87
13.6.7 Potencia de disipación 87
13.7 Comparación de familias lógicas 89
13.8 Integración de compuertas lógicas 90
14. UNIVERSALIDAD DE LAS COMPUERTAS LÓGICAS 91

14.1 Representaciones lógicas equivalentes 91
14.1.1 Representación esquemática de compuertas
NO-Y (NAND) a O (OR) con entradas negadas 91
14.1.2 Representación esquemática de compuertas O
(OR) a NO-Y (NAND)con entradas negadas 92
14.2 Compuerta universal 93
14.3 Sistemas lógicos positivos, negativos y mixtos 94
14.4 Entradas no usadas de compuertas lógicas 96
14.4.1 Entradas no usadas de compuertas NO-Y 96
(NAND)
14.4.2 Entradas no usadas de compuertas NO-O 97
(NOR)
14.4.3 Compuerta inhibida 98
15. EJERCICIOS PROPUESTOS 100
SOLUCIÓN DE EJERCICIOS PROPUESTOS 109
BIBLIOGRAFÍA 118
v
PRÓLOGO
Estas líneas han nacido de la inquietud de facilitar el aprendizaje y

la comprensión de los circuitos lógicos; como premisa, se tratan los
circuitos lógicos combinatorios en una forma modesta y sin llegar al
estudio exhaustivo de sus componentes.
La obra necesitará del apoyo de los maestros y guías académicas

para llevarla al campo de la práctica, en que se sublimará el
conocimiento de los circuitos lógicos; actualmente tienen un sinnúmero
de aplicaciones, principalmente en Ingeniería Eléctrica.
Agradezco la colaboración que me brindó el alumno Sr.

FERNANDO SANDOVAL MEJÍA en la elaboración de ésta obra.
DOMINGO ALMENDARES AMADOR
vi
Sistemas numéricos
1 SISTEMAS NUMÉRICOS
El número es un ente matemático abstracto usado para indicar

cantidad y es independiente de la forma de representarlo.
La expresión numérica, conocida como numeral o número; es
representada en diversos sistemas diferenciado por sus bases para un
uso particular.
Un número N se expresa en un sistema así:
n
N= ∑ ab
i =− m
i
i
1.1
= anbn + .....a2b2 + a1b1 + a0b0 + a−1b−1 + a−2b−2 + .....a− mb− m 1.1a
Donde: b es la base.
Cualquier ai < b; Tomando valores entre 0 y b – 1
Dominio de la parte entera na0

Dominio de la parte fraccionaria -1 a -m
En el factor posicional ai, el subíndice (i) indica posición relativa en

que se debe colocar cada a así:
an .....a4 a3 a2 a1a0 i a−1a−2 a−3 .....a− m
El punto ( i ), punto raíz; en particular en el sistema decimal

llamado punto decimal.
La magnitud de ai depende de la base numérica elegida, .en
relación al sistema a tratar y su valor máximo será b – 1, en el sistema
decimal b = 10; la ai máxima = 10 – 1 = 9; su inexistencia se denota con
cero.
1
Sistemas numéricos
Tabla 1.1 Sistema de números comunes.
Sistema Decimal Binario Octal Hexadecimal

Base 10 2 8 16
0 0 0 0
1 1 1 1
2 10 2 2
3 11 3 3
4 100 4 4
5 101 5 5
6 110 6 6
7 111 7 7
8 1000 10 8
9 1001 11 9
10 1010 12 A
11 1011 13 B
12 1100 14 C
13 1101 15 D
14 1110 16 E
15 1111 17 F
16 10000 20 10
17 10001 21 11
18 10010 22 12
19 10011 23 13
20 10100 24 14
30 11110 36 1E
40 101000 50 28
50 110010 62 32
60 111100 74 3C
70 1000110 106 46
80 1010000 120 50
90 1011010 132 5A
100 1100100 144 64
2
Sistemas numéricos
1.1 CONVERSIÓN DE NÚMEROS DE UNA BASE A OTRA.
La conversión de números de una base a otra, se efectúa en dos

partes: la parte entera y la parte fraccionaria.
1.1.1 Conversión de números enteros.
1.1.1.1 Conversión de un número de base b a base 10 (decimal).
Escríbase el numeral en forma expandida y evalúe la polinomial

(aplique la ecuación 1.1, correspondiente a la parte de los enteros) en
aritmética decimal, para obtener la conversión correspondiente. Los
subíndices de las expresiones contenida en los ejemplos siguientes,
nos indica la base del sistema numérico en que se expresa el numeral.
1. N = anbn + ...a3b3 + a2b2 + a1b1 + a0b0

10112 = 1(23 )+0(22 )+1(21 )+1(20 )|‚10
= 1(8)+0(4)+1(2)+1(1)|10
= 8 + 0 + 2 + 1 10
= 1110
2. 3568 = 3(8 2 )+ 5(81 )+6(80 )| 10
= 3(64)+ 5(8)+6(1)|10
= 192 + 40 +6 |10
= 238 10
3. A3F116 = 10(16 3 )+ 3(16 2 )+15(16 1 )+1(16 0 )|10
= 4196910
4. 356710 = 3( 10 3 ) + 5( 10 2 ) + 6( 101 ) + 7( 100 )|10
= 356710
1.1.1.2 Conversión de un número decimal a base b.
La conversión del sistema numérico decimal a cualquier base, se

realiza con los siguientes pasos:
3
Sistemas numéricos
1. Dividir el número decimal entre la base que se desee convertir.

2. Al residuo de la operación (al numerador del quebrado que
indica la parte fraccionaria), llámese a0 en el nuevo sistema.
3. Tómese el cociente entero y divídase nuevamente entre la
base.
4. A éste residuo (al numerador del quebrado que indica la parte
fraccionaria) llámesele a1 en el nuevo sistema.
5. Éste proceso se repite hasta agotar el numeral, obteniéndose el
último residuo (al numerador del quebrado que indica la parte
fraccionaria) an. en el nuevo sistema.
Ejemplos:
1. 356710 = #10
3567 7
= 356 + ; 7 = a0
10 10
356 6
= 35+ ; 6 = a1
10 10
35 5
= 3+ ; 5 = a2
10 10
3 3
= 0 + ; 3 = a3
10 10
356710 = 356710
Ahora, expresando el número en formas expandida, aplicando la

ecuación 1.1a tenemos:
356710 = a3 (10 3 )+ a2 (10 2 )+ a1(101 )+ a0 (100 )| 10
= 3(103 ) + 5(102 ) + 6(101 ) + 7(100 )|10
= 3000 + 500 + 60 + 7 | 10
= 356710
4
Sistemas numéricos
2. 2710 = # 2
27 1
= 13 + ; a0 = 1
2 2
13 1
= 6 + ; a1 = 1
2 2
6 0
= 3 + ; a2 = 0
2 2
3 1
= 1 + ; a3 = 1
2 2
1 1
= 0 + ; a4 = 1
2 2
2710 = 11011 2
Comprobación.
110112 = 1( 24 ) + 1( 23 ) + 0( 2 2 ) + 1( 21 ) + 1( 20 )| 10
= 2710
3. 35610 = #8
356 4
= 44 + ; a0 = 4
8 8
44 4
= 5 + ; a1 = 4
8 8
5 5
= 0 + ; a2 = 5
8 8
35610 = 5448
5
Sistemas numéricos
Comprobación.
5448 = 5( 82 ) + 4( 81 ) + 4( 80 )|10
= 35610
4. 41 96910 = # 16
41 969 1
= 2 623 + ; a0 = 1
16 16
2 623 15
= 163 + ; a1 = 15 = F
16 16
163 3
= 10 + ; a2 = 3
16 16
10 10
= 0 + ; a3 = 10 = A
16 16
4196910 = A3F 116
Comprobación.
A3F116 = A(16 3 ) + 3(16 2 ) + F(16 1 ) + 1(16 0 )|10
= 10(16 3 ) + 3(16 2 ) + 15(16 1 ) + 1(16 0 )|10
= 41 969 10
1.1.1.3 Conversión de binario a octal (base 2 a base 8) y de

binario a hexadecimal (base 2 a base 16) y viceversa.
Es posible convertir en forma directa el sistema binario a octal y a

hexadecimal mediante un método muy simple. Dado que 23 = 8 y 24 = 16,
6
Sistemas numéricos
es decir, a estos grupos les corresponde un equivalente en el sistema

octal y hexadecimal respectivamente.
ai max = b − 1
Para el sistema octal 8 –1 = 7 equivalente binario de 1112
En el sistema hexadecimal 16 – 1 = 15 = F equivalente a 11112
El procedimiento se hace por secciones, correspondiente a la posición

del dígito que se sitúa en el numeral así:
Ejemplos:
Convertir de binario a octal.
11110010 2 = # 8
UU 011 110 010

UU UU UU UU UU
0112 = 38
1102 = 6 8
0102 = 28
11110010 2 = 3628
Convertir de binario a hexadecimal.
111101011001 2 = # 16
UU 1111 0101 1001UU UU UU UU UU
1111 2 = 1516 = F16
0101 2 = 5 16
1001 2 = 9 16
111101011001 2 = F59 16
7
Sistemas numéricos
Convertir de octal a binario.
356 8 = # 2
3 8 = 011 2
5 8 = 101 2
6 8 = 110 2
356 8 = 011 101 110

UU UU UU UU UU UU
= 11101110 2
Conversión de hexadecimal a binario.
B2A 16 = # 2
B 16 = 1011 2
2 16 = 0010 2
A 16 = 1010 2
B2A 16 = 1011 0010 1010 2
= 101100101010 2
De los procedimientos observados, se ve que para base 8 los

agrupamos en tres dígitos binarios por uno octal y para el hexadecimal
agrupamos cuatro dígitos binarios por uno hexadecimal.
8
Sistemas numéricos
1.1.2 Conversión de números fraccionarios.
1.1.2.1 Conversión de números de base 10 a base b.
La conversión se realiza utilizando la aritmética decimal, aplicando

los siguientes pasos:
1. Multiplicar la fracción decimal por la base a que se quiera

convertir.
2. El número que quedó a la izquierda del punto decimal (la parte
entera del numeral) será a-1 .
3. Con la parte fraccionaria resultante del paso anterior, se realiza

una nueva multiplicación.
4. El número que quedó a la izquierda del punto decimal (la parte

entera del numeral) será a-2 .
5. Se continúa el proceso en el numeral, cuando la parte

fraccionaria sea cero o hasta la aproximación que se desee.
Ejemplos:
1. Convertir 0.6 10 a binario.
0.6 × 2 = 1.2 ; a −1 = 1
0.2 × 2 = 0.4 ; a −2 = 0
0.4 × 2 = 0.8 ; a −3 = 0
0.8 × 2 = 1.6 ; a −4 = 1
0.6 × 2 = 1.2 ; a −5 = 1
Teniéndose: 0.6 10 = 0.10011 2
9
Sistemas numéricos
Comprobación desarrollando la polinomial de la ecuación 1.1,

correspondiente a las fracciones ( subíndices negativos).
N = a−1b−1 + a−2b−2 + a−3b−3 + ...a− mb− m
0.10011 2 = 1( 2 −1 ) + 0( 2 −2 ) + 0( 2 −3 ) + 1( 2 −4 ) + 1( 2 −5 )
10
1 1 1
= + + 10
2 16 32
= 0.59375 10 ≅ 0.6 10
2. Convertir 0.3 10 a octal.
0.3 × 8 = 2.4 ∴ a −1 = 2
0.4 × 8 = 3.2 ∴ a −2 = 3
0.2 × 8 = 1.6 ∴ a −3 = 1
0.6 × 8 = 4.8 ∴ a −4 = 4
0.8 × 8 = 6.4 ∴ a −5 = 6
Teniéndose 0.3 10 = 0.23146 8
3. Convertir 0.3 10 a hexadecimal.
0.3 × 16 = 4.8 ∴ a −1 = 4
0.8 × 16 = 12.8 ∴ a −2 = 12 = C
0.8 × 16 = 12.8 ∴ a −3 = 12 = C
Teniéndose 0.3 10 = 0.4CC 16
10
Sistemas numéricos
1.1.2.2 Conversión de números fraccionarios de base b a decimal.
De la expresión del numeral en forma expandida, ecuación 1.1a,

en la que se utiliza la zona de subíndices negativos para la conversión.
Se expande la polinomial del número y se evalúa en aritmética decimal.
Ejemplos:
1. Convertir 0.11012 a decimal.
0.1101 2 = 1(2 −1 ) + 1(2 −2 ) + 0(2 −3 ) + 1(2 −4 ) | 10
1 1 1 1
= 1( ) + 1( ) + 0( ) + 1( )| 10
21 22 23 24
1 1 1 1
= 1( ) + 1( ) + 0( ) + 1( )| 10
2 4 8 16
1 1 1 13
= + + | 10 = | 10
2 4 16 16
= 0.8125 10
2.Convertir 0.23146 8 a decimal.
0.23146 8 = 2( 8 −1 ) + 3( 8 −2 ) + 1( 8 −3 ) + 4( 8 −4 ) + 6( 8 −5 )
1 1 1 1 1
= 2( 1
) + 3( 2 ) + 1( 3 ) + 4( 4 ) + 6( 5 )
8 8 8 8 8
2 3 1 4 6 9 830
= + + + + =
8 64 512 4 096 32 768 32 768
= 0.299 10
Tenemos que 0.23146 8 = 0.299 10 ≅ 0.3 10
11
Sistemas numéricos
1.1.2.3 Convertir los números fraccionarios de binarios a octal y a

hexadecimal.
Esta conversión se efectúa en forma directa como en el caso de

los enteros; agrupando a partir del punto raíz de tres en tres y de cuatro
en cuatro los dígitos para el sistema octal y hexadecimal
respectivamente, procediendo de la siguiente forma:
Ejemplos:
1. Convertir 0.1101 2 a octal.
110 2 = 6 8
100 2 = 4 8
Teniéndose 0.1101 2 = 0.64 8
Comprobación: 0.64 8 = # 10
0.64 8 = 6( 8 −1 ) + 4( 8 −2 )|10
= 0.8125 10
Corroborando con el problema 1 de tema 1.1.2.2.
0.1101 2 = 0.64 8 = 0.8125 10
2. Convertir 0.1101 2 a hexadecimal.
11012 = 1316 = D16
Teniéndose 0.1101 2 = 0.D16
Comprobación: 0.D16 = #10
0.D 16 = D( 16 −1 ) = 13( 16 −1 )
10 10
= 0.8125 10
12
Sistemas numéricos
Ejercicios.
E.1.1.1.1 Convertir los números de bases b a decimal.
a ) 10111 2 ; b) 725 8 ; c ) 512 16
E.1.1.1.2 Convertir los números de bases decimal a binario, octal y

hexadecimal.
a ) 123 10 ; b ) 710 10 ; c ) 1350 10
E.1.1.1.3 Convertir el número de base binario a octal y hexadecimal.
a ) 10101100 2 ; b ) 11001101 2 ; c ) 1011 2
E.1.1.2.1 Convertir los números fraccionarios decimales a binario, octal

y hexadecimal.
a) 0.836 10 ; b) 0.500 10 ; c ) 0.238 10
E.1.1.2.2 Convertir los números fraccionarios de base b a decimal.
a ) 0.0101 2 ; b ) 0.4378 ; c ) 0.11DC 16
E.1.1.2.3 Convertir los números binarios fraccionarios a octal y

hexadecimal.
a ) 0.110112 ; b ) 0.10001 2 ; c ) 0.110011 2
13
Algebra Booleana
2 ÁLGEBRA BOOLEANA
2.1 INTRODUCCIÓN.
George Boole (1815-1864) estableció que la mente humana tiene

como mecanismo básico en la toma de decisiones, la asociación de
elementos simples que adoptan dos posiciones: aceptación o negación:
ilustrándolo en su libro Teoría del pensamiento y desarrollando un
álgebra que tomó su nombre.
Casi 100 años después, Claude E. Shannon hace su aplicación a

la simplificación de circuitos lógicos a circuitos de conmutación.
El álgebra de Boole realiza sus operaciones con dos estados,

verdadero o falso, lleno o vacío, hacia arriba o hacia abajo, actuado o
desactuado, alto o bajo, 1 o 0; estableciéndose un sistema binario.
La variable binaria nos representa dos estados 1 y 0, por

definición son exclusivos; es decir:
Sí A ≠ 0 entonces A = 1
y
Sí A ≠ 1 entonces A = 0
Las tres operaciones básicas: adición, multiplicación y negación, se

realizan con esta álgebra.
1. La O (OR), suma o adición; se representa con un signo más (+)

entre variables, como sigue A + B, leemos como A o B.
2. La Y (AND), multiplicación o producto, se representa con un
punto ( • ) entre variables, como sigue A • B; leemos como A y B.
3. La NO (NOT), negación o inversión; se representa por una barra
sobre la variable, como sigue A , leemos no A o A negada.
Las relaciones del álgebra Booleana para circuitos digitales, la

podemos entender haciendo uso de interruptores. Representando un
uno (1) para interruptores cerrados y un cero (0) para interruptores
abiertos.
14
Algebra Booleana
Analogía por interruptores para los dos estados 1 y 0
En las figuras siguientes los interruptores A y B son usados para

controlar una lámpara y su estado verdadero (1) será cuando la lámpara
se encienda y falso (0) cuando esté apagada.
1a. Operación básica función Y (AND).
Para que la lámpara se encienda, es necesario que tanto el

interruptor A como el B estén cerrados. Éste es el estado Y (AND) y se
escribe como A • B = F y se lee; F es equivalente a A y B.
Concluyendo que la función Y (AND) es similar a una conexión de
interruptores en serie.
La tabla de verdad nos ilustra todas las posibles combinaciones o
estados de las variables A y B, así como el de la función F.
2a. Operación básica función O (OR).
15
Algebra Booleana
En el circuito se observa que sí está cerrado uno o ambos

interruptores, la lámpara se enciende, y el estado se describe por la
ecuación A + B = F, leyéndose la ecuación F es equivalente a A o B.
Se encuentra que la función O (OR) es equivalente a la conexión

de interruptores en paralelo.
La tabla de verdad nos ilustra todos los posibles estados de las

variables y el de la función.
3a. Operación básica estado NO (NOT), también conocido como

inversor o complementado; se representa por la ecuación
A=F
Se lee F es equivalente a NO A, A negada o también A barra para

los dos estados posibles de la variable tenemos:
Sí A = 1; A = 0 o Sí A = 0; A = 1
No olvidar que cada concepto matemático, tiene sentido dentro de

una determinada estructura; para lo expuesto, se basa en éstas tres
operaciones lógicas Y, O y NO.
2.2 TABLA DE VERDAD.
Los estados lógicos pueden ser representados gráficamente con

una tabla de verdad, ésta en esencia es una matriz de estados, en la
cual se enlistan sistemáticamente los valores de las variables
independientes y sus subsecuentes valores de las variables
dependientes.
En los ejemplos anteriores se ve que las posibles combinaciones

en un sistema binario es 2 n en donde n es el número de variables
independientes; para la 1a. y 2a. función lógica se tienen 2 variables A
y B así el número de renglones será 2 2 = 4.
16
Algebra Booleana
2.3 DEMOSTRACIÓN DE RELACIONES LÓGICAS CON

INTERRUPTORES Y LUCES (LEDs).
5V A B
AND
F = AB 150 Ω
LED
Litronix Red
Or Lit 50 or 209
Sylvania 5ESB or
Equivalent
5V A
B
C 150 Ω
5V
OR
NOT 150 Ω F = A+ B +C
F=A LED
Lit 50 or 209
Sylvania 5ESB or
Equivalent
LED
A Lit 50 or 209
Sylvania 5ESB or
Equivalent
B
A
150 Ω
F = A⊕ B
= AB + AB
17
Algebra Booleana
5V A
B
EXCLUSIVE OR 150 Ω
F = A ⊕ B = AB + AB
LED
Or Lit 50 or 209
Sylvania 5ESB or
Equivalent
5V A B
COMPARADOR DIGITAL 150 Ω
F = A ⊕ B = AB + A B
LED
5V Or Lit 50 or 209
Sylvania 5ESB or
Equivalent
150 Ω
NOR
F = A + B
= A B
LED
A B Lit 50 or 209 5V
Sylvania 5ESB or
Equivalent
A AND CON
ENTRADAS
NEGADAS
B
F=A B
150 Ω
LED
Lit 50 or 209
Sylvania 5ESB or
Equivalent
18
Algebra Booleana
5V
150 Ω
NAND
F = AB
A
LED
Lit 50 or 209
B Sylvania 5ESB or
Equivalent
5V A B
B
150 Ω
F2 = AB
F1 = A ⊕ B
150 Ω
LED
Lit 50 or 209
Sylvania 5ESB or
Equivalent
Half Adder
MEDIO SUMADOR
19
Algebra Booleana
Teorema 3B A iA = A
La función depende del interruptor A.
Teorema 4Α A+ A =1
La función es verdadera siempre, es

independiente de la posición de los
interruptores.
Teorema 4B Ai A = 0
La función es siempre falsa.
Teorema 5Α A= A
Doble negación o inversión sobre una variable produce la variable

original.
Las propiedades conmutativa, asociativa y distributiva del álgebra
ordinaria es aplicable a él álgebra booleana, que se verán en los
teoremas siguientes:
Teorema 6Α A+B=B+A Conmutativa
Teorema 6B A iB = B iA Conmutativa
21
Algebra Booleana
Teorema 7Α A +( B + C) = (A + B) + C Asociativa
Teorema 7B A (BC) = (AB)C Asociativa
Teorema 8Α A( B + C) = AB +AC Distributiva
Teorema 8B (A + B) (A + C) = A + BC Distributiva
Demostrando el teorema 8B.
(A + B) (A + C) = AA + AC + BA + BC → AA = A
= A + AC + AB + BC
= A (1 + C) + AB + BC →1+A=1
= A (1) + AB + BC
= A + AB + BC
= A (1 + B) + BC →1+A=1
= A + BC
Con las leyes del álgebra ordinaria, no es posible que se cumpla

el teorema de 8B.
Un ejemplo de este paso lo tendremos en sistema de

interruptores siguientes.
F=A(A+ B+C)
= AA + AB + AC →AA=A
= A + AB + AC
= A (1 + B) + AC →1+A=1
= A + AC
= A (1 + C) →1+A=1
=A
Vemos que la función compleja Y (AND), F = A ( A + B + C) se reduce

al término común A.
22
Algebra Booleana
Demostración del teorema 8B por medio de la tabla de verdad,

número de combinación 23 = 8
F = (A + B) (A + C) = A + BC
C B A A+B A + C (A + B) (A + C) BC A + BC
0 0 0 0 0 0 0 0
0 0 1 1 1 1 0 1
0 1 0 1 0 0 0 0
0 1 1 1 1 1 0 1
1 0 0 0 1 0 0 0
1 0 1 1 1 1 0 1
1 1 0 1 1 1 1 1
1 1 1 1 1 1 1 1
Se tiene que las columnas enmarcadas son iguales, por consiguiente se

demuestra el teorema.
Teoremas de De Morgan o de dualidad.
Teorema 9Α (A + B) = A B Conversión de la función O a Y (+ a i )
Teorema 9B (A B) = A + B y viceversa.
Demostración del teorema 9A por tabla de verdad.
B A A+B A+ B A B Ai B
0 0 0 1 1 1 1
0 1 1 0 0 1 0
1 0 1 0 1 0 0
1 1 1 0 0 0 0
Se demuestra que los términos son iguales A + B = A i B
23
Algebra Booleana
Demostración del teorema 9B, por tabla de verdad
B A AB AB A B A+ B
0 0 0 1 1 1 1
0 1 0 1 0 1 1
1 0 0 1 1 0 1
1 1 1 0 0 0 0
Se demuestra que son equivalentes A ⋅ B = A + B
Podemos concluir con las operaciones básicas así:
Operación suma (+); O (OR) F=A+B
Operación multiplicación ( i ), ( × ), Y (AND) F=A i B
Operación inversión NO (NOT), Barra F=A
Operación NO-O (NOR) F = A+ B

Aquí A+ B ≠ A+ B
Operación NO-Y (NAND) F = AB

Aquí AB ≠ A B
F = A⊕ B
Operación O-Exclusiva (OR-Exclusive) No sociativa
= AB + AB
Operación NO-Exclusiva (NOR-Exclusive) o Comparador Digital o

Discriminador ( C ).
F = A ⊕ B = AC B
No asociativa
= AB + A B
A C B=1 cuando A=B
A C B=0 cuando A ≠ B
24
Algebra Booleana
2.5. EQUIVALENCIAS EN ALGEBRA BOOLEANA.
Conmutativas A+B=B+A
A iB = B iA
Operacionales A+0=A
con 0 y 1 A i0 = 0
A+1=1
A i1 = A
0 =1
1=0
Tautológicas A+A=A
A iA = A
De complementación A+ A=1
Ai A = 0
Distributivas A i B + A i C = A·(B + C)
(A + B)·(A + C) = A + B i C
De absorción A + A iB = A
A + A iB = A + B
A + Ai B = Ai B
A (A + B) = A
( A + B )( A + C ) = AiC + Ai B
Ai B + AiC = A + BiC
Ai B + AiC = Ai B + BiC
( A + B )( A + C ) = A( B + C )
( A + B )( A + C ) = ( A + B )( A + C )
De De Morgan Ai B = A + B ; Ai B = A + B
Ai B iC i.... = A + B +C +....
A + B = Ai B ; A + B = Ai B
A + B + C + .... = Ai B iC i....
Doble complementaria A= A
25
Reducción algebraica
3 REDUCCIÓN ALGEBRÁICA.
La minimización algebráica, se efectúa haciendo uso de los
teoremas fundamentales.
1. F = (A + B)(A + C)
= AA + AC + BA + BC → AA = A
= A + AC + BA + BC
= A( 1 + C + B) + BC → ( 1 + C + B) = 1; 1 + A = 1
= A( 1 ) + BC → Ai1 = A
= A + BC
2. F = AB + (B + C)A + (AC)B
= AB + AB + AC + ABC → AB + AB = AB
= AB + AC + ABC
= AB( 1 + C) + AC → 1+ C = 1
= AB( 1 ) + AC → AB i1 = AB
= AB + AC
= A( B + C )
3. F = A BC + A BC + A BC + A BC OR exclusiva
= C(A B + A B) + A ⊕ BC → A⊕ B = A B+ A B
= C(A ⊕ B) + (A ⊕ BC)
4. F = A B + A B + A B
= B ( A + A) + A B → A+ A=1
= B (1)+ AB → 1i B = B
= B + AB
5. F = A B + A B + A B
= A B + AB + AB + A B → AB= AB+AB
= ( A + A) B + (B + B ) A → A+ A=1
= (1)B + (1) A → 1i A = A
=B+ A
Inicialmente la función tiene 2 variables y 3 términos, se reduce a 2
variables y 1 término.
26
6. F = ( A + B) + (A + B ) + ( AB) (A B )
= ( A + B) (A + B ) + ( A B) + ( A B ) → ( A + B) = A B
→ AB = A + B
= ( A + B)(A + B ) + A B + A B →A =A
= A A + A B + BA + B B + A B + A B → A A=0
= 0 + A B + BA + 0 + A B + A B
= A(B + B ) + A(B + B ) → A+ A =1
= A( 1 ) + A( 1 ) → 1A = A
=1
El resultado demuestra que una expresión lógica complicada

puede algunas veces ser reducida a una simple.
7 . F = A + Ai B → A+ B = A B
= A AB → AB = A + B
= A( A + B )
= A(A + B )
= A A+ A B
= 0+ A B → A B = A+ B
= A+ B
8 . F = A + AB → A+ B = A B
= A AB → A = A; AB = A + B
= A( A + B ) → A= A
= A A + AB → A A=0
= 0 + AB → AB = A + B
= AB
= A+ B
27
Ejemplos: Simplifique las siguientes funciones lógicas.
1. A + B + A B + (A + B )A B
2. (A + B + A B)(A + B ) A B
3. A + B + A B + C
4. (A + B + A B)C
5. (A + B ) A B + C
6. (A + B )A B C
7. A B C + A B C D + C A
8. A B C + A C D + C A
9. A B C + A C D + C A + B
10. (A + B + CD)( A + B)( A + B + E)
11. DEH + E C H + H E + HF E + J H E
12. (K + L + P )(L + M + P)(Q + P + L )(L + P )( P + N + L )
13. (A + BC)(A + B + C + D)( A + BC + E)( A + B + C + F)(A + BC + G)
14. AB D + A B D + AB C
15. ACD + A C D + A D + BC + B C
16.WY Z + W X Z + X X Z
17. (Y + Z )(W + X)( Y + Z)(Y + Z)
18. A BCD + CD + A B CD
19. A B E + C E(B E + A C E ) + A E + A E C
20.V Z(V + Z ) + VWY + YZ(W + Y) + VW Y
28
Compuertas lógicas básicas
4 COMPUERTAS LÓGICAS BÁSICAS
En ingeniería en particular se hace necesario expresar funciones

u operación e circuitos de control o mando, através de símbolos
gráficos; lo que hace comprensible y facilita la interpretación de los
mismos. Por medio de los símbolos lógicos, se representa las funciones
lógicas, derivadas del álgebra de Boole; representadas por las
compuertas lógicas, las cuales agrupadas de forma definida,
estructuran dispositivos electrónicos más complejos, como por ejemplo:
flip-flop, contadores, codificadores, decodificadores, multiplexores,
demultiplexores, memorias, circuitos de interfase, microprocesadores,
etc.
En la siguientes figuras, el primer nivel de cada compuerta lógica,
se presenta el símbolo tradicional y el segundo nivel, el símbolo de la
norma IEEE/ANSI 91-1984. Haciendo las siguientes observaciones:
En la simbología tradicional, el pequeño círculo en la salida de la
compuerta, nos indica la inversión de la función lógica correspondiente
y su ves el estado activo bajo. En el símbolo de la norma IEEE/ANSI,
ésta en rectángulos con alguna leyenda en su interior, el triángulo en su
salida; representa la misma acción que el círculo.
En las compuertas lógicas, tenemos la posibilidad de tener
estados lógicos de entrada activa alta (el caso de las compuertas
lógicas básicas), o estado activo bajo, con la adición del pequeño
círculo a la entrada o el triángulo, para ambas simbologías, resultando
un cambio de la función lógica en su salida; no así la operación de la
misma, es decir, conserva la operación Y(AND) o la O(OR).
≥1
A⋅ B = F A+ B = F
29
Compuertas lógicas básicas
A= F A= F
≥1
A⋅ B = F A+ B = F
=1
A⊗ B = A⋅ B + A⋅ B = F A⊗ B = A C B = A⋅ B + A⋅ B = F
30
Compuertas de más de dos variables
5 COMPUERTAS DE MÁS DE DOS VARIABLES
Podemos generalizar para compuertas con varias entradas, el

número de entradas que se permitan en la tecnología empleada en la
construcción de la misma, tal como se muestra a continuación: Y (AND),
O (OR), NO-Y (NAND), NO-O (NOR)
Multiplicador binario compuerta. Y (AND).
A
B F
C
n
F = A i B iC...i ...n
Sumador binario, compuerta O (OR).
A F
B
C
n F = A + B + C ... + ...n
No producto o negación de un producto binario. N-Y (NAND).
A ABC.....n
B
C
n F = Ai B iC i D...i...n
31
Compuertas de más de dos variables
Símbolo simplificado
No producto. NO-Y (NAND).
A
B
C
n F = Ai B iC i D...i...n
No sumador. NO-O (NOR)
A
B
C
D
F = A+ B +C + D
32
Equivalencia complemento y dualidad
6 DEFINCIÓN DE EQUIVALENCIA, COMPLEMENTO Y

DUALIDAD.
6.1 EQUIVALENCIA.
Dos expresiones son equivalentes sí una de ellas es igual a uno

(1), solamente cuando la otra es igual a uno (1), y una es igual a cero (0)
sólo cuando la otra es igual a cero (0).
6.2 COMPLEMENTO.
Dos expresiones son complementos una de la otra sí una de ellas

es igual a uno (1) sólo cuando la otra es igual a cero (0) y viceversa.
El complemento de una función booleana se tiene:
Cambiando todos los productos (•) por sumas (+).

Cambian todos las sumas (+) por productos (•).
Cambiando todos los unos (1) por ceros (0).
Cambiando todos los ceros (0) por unos (1).
Y complementando cada literal ( A por A ) .
De donde el complemento de
1⋅ A + B C + 0
Es
(0 + A)( B + C ) ⋅ 1
De aquí, cuando la primera expresión es igual a uno (1), la
segunda es igual a cero (0) y viceversa.
33
Equivalencia complemento y dualidad
6.3 DUALIDAD
El dual de una expresión booleana se obtiene.
Cambiando todos los productos (•) por las sumas (+).

Cambian todos las sumas (+) por productos (•).
Cambiando todos los unos (1) por ceros (0).
Cambiando todos los ceros (0) por unos (1).
Sin complementar las literales.
Por lo tanto, el dual de la función.
1i A + BC + 0
es ( 0 + A )( B + C )i1
Aquí no hay ninguna relación general entre valores de

expresiones duales; es decir, ambas pueden ser iguales a 1, ambas
iguales a 0, o bien una puede ser igual a 1 mientras la otra es igual a 0.
Éste principio de dualidad es útil para procesos de simplificación y
teoremas booleanos.
34
Funciones en forma normal disyuntiva y conjuntiva
7 EXPRES I O N ES D E FU N C I O N ES L Ó G I C AS EN FO RM A N O RM AL
DISYUNTIVA Y CONJUNTIVA
En álgebra Booleana se utiliza la palabra constante para

cualquier símbolo que represente a un elemento específico (0 y 1),
variable para cualquier símbolo literal, (monomio, polinomio, término,
sumando y factor); que indican lo mismo que en el álgebra tradicional.
7.1 FORMA NORMAL DISYUNTIVA.
Las funciones disyuntivas son funciones de n variables las cuales

están escritas como suma de productos y cada término contiene a las n
variables en su forma ai o ai .
Una función Booleana de n variables A1, A2, A3 . . . . . An , n > 0 está
en forma normal disyuntiva, sí dicha función es la suma, en la que cada
sumando es de la forma f1(a1)• f2(a2)• f3(a3) . . . • . . . fn(an), donde cualquier
fi(ai) puede ser ai o ai para cada i = 1, 2, 3, . . . . n y ningún par de
sumandos son iguales.
Se dice que la función es completa en su forma normal disyuntiva
si tiene 2 n términos, la configuración de la función está conformada por
la suma de productos. Desarrollando la función siguiente en forma
normal disyuntiva concretaremos.
( )
f = ab + ac + a
( )
= a b i ac + a
→ A + B = Ai B
= (a + b) (a + c) + a → Ai B = A + B
(
= a+b ) (a + c) + a → A= A
=a a+a c+a b+b c+a

→1+ A = 1
( )
= a 1+ a + c + b + b c
=a+b c
35
Ahora bien, en el 1er Término nos hace falta las variables b y c y

en el 2° Término hace falta la variable a; luego entonces se multiplica el
primer término por ( b + b ) ( c + c ) y en el segundo término por ( a + a ), no
alterándose la función por los productos efectuados, así:
a+b c = a b+b ( ) (c + c) + b c (a + a )
= a ( bc + b c + b c + b c ) + ab c + a b c
= a bc + a b c + a b c + a b c + ab c + a b c → A+ A = A
= a bc + a b c + a b c + a b c + ab c
La función queda expresada en forma canónica, es decir la
expresión contiene todos sus términos, integrados con todas las
variables.
Del ejemplo observamos que cualquier función puede expresarse en
forma normal disyuntiva, aumentado el número de variables así; f = abc
, f es una forma normal disyuntiva en a,b y c, pero sí la función se
multiplica por ( d + d ) se tiene f = abcd + abc d que también es una
forma normal disyuntiva en las variables a, b, c y d.
En la presentación de la función de las variables, necesariamente no se
encuentran en todas sus combinaciones, es decir no es completa.
Cada uno de los términos satisfarán el valor verdadero de la

función (1) y la suma de estos términos dará dicha función, teniéndose
que fi(ai, bi, ci . . . .) = 1.
Los términos que completan a la forma normal disyuntiva de la

función encontrada, los contiene el complemento de la forma normal
disyuntiva.
7.2 FORMA NORMAL CONJUNTIVA
Se define como una función booleana de n variables ai ,a2 ,a3 .....an ,

para n > 0; que tiene factores del tipo
f 1 ( a1 ) + f 2 ( a 2 ) + f 3 ( a 3 ) + ..... f n ( a n ) donde cualquier f i ( ai ) puede ai o ai
para cada i = 1, 2, 3..... n , sin ningún par de factores iguales.
36
Sí la forma normal conjuntiva contiene 2n factores distintos, será

completa. La configuración está conformada por el producto de sumas.
Determinar la forma normal conjuntiva de la siguiente función,

siendo la misma que se determino en la forma normal disyuntiva, con el
objeto de comparar ambos sistemas.
f = a b + ac + a → A+ B = A B
= a b i ac + a → AB = A + B
= ( a + b )( a + c ) + a → A= A
= ( a + b )( a + c ) + a → A + BC = ( A + B )( A + C )
= ( a + a + b )i( a + a + c ) → A + A = A , → Ai A = 0
= ( a + b )( a + c ) → Sumando cc, bb
= ( a + b ) + c c ) ( a + c ) + b b ) → A + BC = ( A + B )( A + C )
= ( a + b + c )( a + b + c ) ( a + c + b )( a + c + b ) → AA = A
= ( a + b + c )( a + b + c )( a + b + c )
Vemos que cualquier función booleana puede expresarse en
forma normal conjuntiva, en su expresión canónica (producto de
sumas).
Determinar el complemento de la función booleana anterior.

f( abc ) = ( a + b + c )( a + b + c )( a + b + c )
Complemento f( abc ) = ( a b c ) + ( a b c ) + ( abc )
Observamos que esta función f( abc ) , es el complemento de la
forma normal disyuntiva y que hace completa la función f( abc ) ,
correspondiendo los factores de valor cero de la función y
consecuentemente se demuestra que la forma disyuntiva y conjuntiva
son equivalentes.
Corroborando con los teoremas
A cualquier función lógica multiplicada por su complemento,
resulta igual a cero (0): X X =0
37
A cualquier función lógica sumada a su complemento, resulta

igual a uno (1): X + X = 1 ,que en el caso del ejemplo, se completan
los 8 términos.
f( abc )
( ) (
= abc + abc + a bc + a b c + abc + ab c + abc + abc = 1 )
De ahí que la forma canónica disyuntiva completa es uno (1) y la
conjuntiva es cero (o).
8 C O N S T RU C C I Ó N D E L A T ABL A D E V ERD AD
Las tablas presentan las propiedades de una función booleana,

para cada combinación de los valores de las variables binarias, es
llamada tabla de verdad. Para elaborar una tabla de verdad se procede
de la siguiente forma:
1. Se asigna una columna para cada variable A,B,C …..n.
2. Se asigna un renglón, para cada combinación de las variables
de las columnas
3. Se asigna a la función binaria f i ( ai ,bi .....ni ), una columna para
asentar el valor de 0 o 1 de su estado.
4. En el cruce del renglón de las variables de la función con la
columna de la función, se coloca el valor correspondiente del estado de
la función, realizado para todas las combinaciones de las variables.
Cada renglón presentado en la tabla de verdad por las variables
binarias, corresponde a la expresión de la función lógica en
minitérminos o primitivos.
Así por ejemplo:
Los cuatro estados que se presentan, para las dos variables A y B
son: AB, AB, AB y A B ; presentados por ceros y unos, así como el
resultado de su combinación de la función F, en la matriz mostrada por
la tabla.
Tabla de verdad.
A B F
0 0 1
0 1 0
1 0 1
1 1 0
38
Determinación de la función lógica
9 DETERMINACIÓN DE LA FUNCIÓN LÓGICA

A PARTIR DE LA TABLA DE VERDAD.
La exhibición de los estados lógicos en una tabla preferentemente

ordenada, permite tomar la decisión de emplear la expresión lógica
conveniente, en la determinación de la ecuación de la función como
suma de productos lógicos o producto de sumas lógicos.
9.1 EXPRESIÓN DE FUNCIONES LÓGICAS POR MINITÉRMINOS.
Como cualquier función se puede describir mediante una tabla de

verdad y los renglones, son el producto estándar; resulta posible
describir una función por medio de los minitérminos, que correspondería
a la denominación de la forma normal disyuntiva.
La forma canónica de expresión por minitérminos está dada por la
expresión siguiente:
2 n −1
f = ∑g
i =0
i mi
(9.1)
Donde:
∑ Es la suma lógica de los términos binarios.
gi Son los valores que toma de la función, correspondiente a
un minitérmino.
mi Son los minitérminos.
n Es el número de variables.
Desarrollando la expresión binaria para n=2.

3
f = ∑ mi gi = m0 g0 + m1 g1 + m2 g 2 + m3 g 3 (9.1a)
i =0
De la tabla de verdad tenemos:
A B C
a0 b0 g0 m0=a0 b0
a1 b1 g1 m1=a1 b1
a2 b2 g2 m2=a2 b2
a3 b3 g3 m3=a3 b3
39
Ejemplos:
Se tiene la función f(A, B, .....n) expresada en la tabla de verdad,

en la que se muestran 2n asignaciones posibles (renglones) para los
estados lógicos 0 y 1 de las variables.
1.
A B F n = 2; 2n – 1 = 3
3
0 0 0 f = ∑ m i g i = m0 g 0 + m1 g 1 + m 2 g 2 + m 3 g 3
0 1 0 0
1 0 0 = A B × 0 + AB × 0 + AB × 0 + AB × 1
1 1 1 = AB Compuerta Y ( AND )
Del resultado observamos que el desarrollo se puede realizar en

forma condensada o sintetizada; tomando únicamente los minitérminos
para los renglones en que el valor de la función es 1; por tanto
escribiendo simplemente para el renglón cuatro.
F = AB Procediendo con este criterio en los siguientes

problemas.
2.
A B F F = AB + AB + AB
0 0 0 = AB + A( B + B ) → A+ A=1
0 1 1
= AB + A → A + AB = A + B
1 0 1
1 1 1 = A+ B Compuerta O (OR)
Se tomáron los renglones 2, 3 y 4.
3.
A B F F = A B + AB + AB
0 0 1 = A( B + B ) + AB → B+ B =1
0 1 1
1 0 1 = A + AB → A + AB = AB
1 1 0 = AB Compuerta NO − Y ( NAND )
40
4.
A B F
0 0 1 F=AB → A+ B = A B
0 1 0
1 0 0 = A+ B Compuerta NO - O ( NOR )
1 1 0
5.
A B F
0 0 0 F = AB + AB → AB + AB = A ⊕ B
0 1 1
Compuerta O - exclusiva (OR - EXCLUSIVE)
1 0 1
1 1 0
6.
A B F F = AB + A B → AB + A B = A ⊕ B
0 0 1
0 1 0 = A⊕ B
1 0 0 Compuerta Comparador
1 1 1
7.
A B C F
1 1 1 0 F = ABC + ABC + A BC
1 1 0 0
= BC( A + A ) + ABC → A + A = 1
1 0 1 1
1 0 0 0 = BC + ABC
0 1 1 1 = C( B + BA ) → A + AB = A + B
0 1 0 0
0 0 1 1 = C( A + B ) → A + B = AB
0 0 0 0 = C AB
Diagrama lógico de la función
41
Comprobando la función por tabla de verdad:
A B C AB AB AB C
1 1 1 1 0 0
1 1 0 1 0 0
1 0 1 0 1 1*
1 0 0 0 1 0
0 1 1 0 1 1*
0 1 0 0 1 0
0 0 1 0 1 1*
0 0 0 0 1 0
Se verifica que la función es correcta. Para apreciar el proceso de

la minimización obtenida, se elabora un paso intermedio y para el 4º
paso del desarrollo en que la función es:
F = C ( B + BA )
Diagrama lógico de la función.
Tabla de verdad de la función.
A B C A B BA B + BA C ( B + BA )
1 1 1 0 0 0 0 0
1 1 0 0 0 0 0 0
1 0 1 0 1 0 1 1*
1 0 0 0 1 0 1 0
0 1 1 1 0 1 1 1*
0 1 0 1 0 1 1 0
0 0 1 1 1 0 1 1*
0 0 0 1 1 0 1 0
42
Se observa que se tiene los mismos resultados, con la desventaja de

utilizar cinco compuertas lógicas y en el sistema reducido se realiza
únicamente con dos compuertas lógicas.
8.
A B C F
1 1 1 1 F = (ABC) + (AB C) + (AB C ) + (A B C) + (A B C) + (A B C)
1 1 0 0
= B(AC + AC + AC + AC) + B(AC + A C)
1 0 1 1
1 0 0 1 = B { A(C + C) + A(C + C)} + B(AC + A C)
0 1 1 0
0 1 0 1 {
= B A + A } + B(AC + A C)
0 0 1 1 = B + B(AC + A C) → A + B = A + AB
0 0 0 1 = B + AC + A C
Diagrama lógico.
9.2 EXPRESIÓN DE LA FUNCIÓN LÓGICA POR MAXITÉRMINOS.

Las funciones lógicas también se pueden expresar por medio de
maxitérminos y un maxitérmino es la suma lógica de las posibles
combinaciones de las variables, ejemplo para dos variables A y B son:
A + B, A + B, A + B y A + B.
Ésta expresión resulta ser la forma normal conjuntiva, al presentarse en
maxitérminos.
Forma de expresión por maxitérminos.
2n −1
f = π
i =0
( gi + mi )
(9.2)
43
Donde:
π Es el producto lógico.
gi Son los valores de la función correspondiente a un maxitérmino.
mi Es la negación de las variables del maxitérmino.
n Es el número de variables.
Desarrollando para n=2
(g + m ) = (g ) (g ) (g ) (g )
3
f =π i i 0 + m0 1 + m1 2 + m2 3 + m3 (9.2a)
0
A B F
a0 b0 g0 m0 = a0 + b0
a1 b1 g1 m1 = a1 + b1
a2 b2 g2 m2 = a2 + b2
a3 b3 g3 m3 = a3 + b3
Ejemplos:
(g )
3
1. A B F n=2;
n
2 -1=2 -1=3;2
f =π i +mi
0
0 0 0
0 1 1
1 0 1
1 1 1 f = ( 0 + A + B)( 1 + A + B)( 1 + A + B)( 1 + A + B) → 1+ A = 1
=A+B Compuerta O (OR)
Del resultado podemos observar que se puede obtener la

ecuación en forma condensada, ya que la función es exclusiva para los
valores 0 del maxitérmino correspondiente; escribiendo simplemente el
primer renglón tenemos:
F = A+ B
44
2. A B F
0 0 1 F = A+B → A + B = AB
0 1 1
1 0 1 Compuerta NO-Y (NAND)
1 1 0
3. A B C F
1 1 1 1 F = (A + B + C)(A + B + C)
1 1 0 0 = AA + A B + A C + BA + B B + BC + CA + CB + CC
1 0 1 1 → A A = 0; B B = B
1 0 0 1 = A B + A C + AB + B + B C + AC + BC
0 1 1 0 = B( 1 + A + A + C + C) + AC + A C → 1+ A = 1
0 1 0 1 = B + AC + A C
0 0 1 1
0 0 0 1
45
Simplificación por mapas
10 MÉTODOS DE MAPAS PARA SIMPLIFICACIÓN
La reducción algebraica de una función lógica no es siempre fácil

y generalmente requiere de ciertos elementos de intuición (experiencia)
o suerte.
Se usan dos métodos para la reducción o minimización, el de

Karnaugh y el de Kim Mc. Cluskey. El primero se aplica con facilidad a
problemas combinatorios hasta de cuatro variables; El segundo método
requiere el uso de máquinas computadoras.
10.1 MAPA DE KARNAUGH.
El mapa de Karnaugh es fácil de usar debido a que la función que

se desea simplificar se expande automáticamente a medida que se
sitúa en el mapa, permitiendo a la vez la eliminación de los términos
redundantes; de hecho se construye el mapa expresando la función en
Minitérminos.
Minitérminos
2 n −1
f = ∑ gi mi
i =0
En la construcción de los mapas es conveniente ordenar los

estados de las funciones de tal forma que cualquiera de dos cuadros
adyacentes diferirá en sólo una variable, tanto en sentido vertical
(columnas) como en sentido horizontal (renglones); Generándose una
retícula.
Un mapa para n variables contiene 2 n cuadros, habiendo un

cuadro en el mapa para cada combinación posible de entrada. Se
coloca un 1 (uno) en cada cuadro, representando una combinación para
a cual se desea una salida (para cuando se cumpla la función) y un 0
(cero) o vacío para él termino ausente o nulo, que es el no deseado.
46
10.1.1 Representación de mapas de dos variables con 4

cuadros.
(2 2 = 4)
Ejemplos: Obtener la función a partir del mapa de Karnaugh
F = AB
B 0 1 AB
00 01 11 10
0 F = AB + A B
1 1 1 1
1
47
Se ve que la función queda definida por los Minitérminos, como

fue el caso de las tablas de verdad, para la expresión de la función en
forma disyuntiva.
Pero el objeto del mapa será reducir por simple observación de la
colocación de los términos en los 1 s adyacentes, ya sea en forma
horizontal o vertical; él término que sea común o constante a los dos
valores adyacentes, resultando la reducción objetiva: para él casó
anterior F = A B + AB resultando F = B lo cual se demuestra
F = A B + AB = B( A + A ) aplicando A + A = 1 tenemos F = B .
Notación que se aplica de la forma siguiente:
A
F = B , término de la variable que permanece constante.

Los cuatro grupos posibles de los cuadros 1 adyacentes en un
mapa de dos variables serán:
A
B 0 1 AB
0 00 01 11 10
1 F=A
1 1 1 1
F=A
48
F=B
F=B
Observemos que en el segundo mapa de la última función quedan

localizados los 1s en los extremos, pero estos son adyacentes, ya que el
mapa es cíclico tanto en sentido vertical como horizontal,
corroborándolo en el diagrama anexo equivalente, en el que el grupo
está concentrado.
Ejemplos de simplificación.
F = A B + A B + AB
Se observa que A está definido tanto por 00 como por 01 y que B

lo es también 01 y 11 por lo tanto tendremos que F = A + B .
49
F = A B + AB
= A⊕ B
Recordemos su propiedad de no ser una función asociativa,

debido a la ausencia de términos adyacentes, consecuentemente no
hay reducción.
10.1.2. Representación de un mapa de tres variables.
En el mapa, el número de casillas será: 2 n = 2 3 = 8
Ejemplos de reducción con dos y tres 1s adyacentes.
F=AB F=AB
50
F = AC F = BC
F = AB + BC F = BC + AC
F = BC F = AC + BC
F = A B + BC
51
Presentación de cuatro 1 s adyacentes.
F=A F=B
F=B F =C
Se muestra el grupo de 4 elementos susceptibles de reducirse.
Ejemplos de reducción de funciones lógicas.
1. Sea la función.
F = A B C + ABC + A B C + A BC
Expresión que se traza en el

mapa; se efectúan los grupos y
se obtiene.
F = A B+ AC+B C
52
2. Reduzca a su mínima expresión. F = A B C + AC + BC + AB C
Se transforma la función a la forma normal disyuntiva, es decir se

expande la función.
F = A B C + AC( B + B ) + BC( A + A ) + AB C → A+ A=1

= A B C + A BC + A B C + ABC + A BC + AB C → A+ A= A
= A B C + A BC + A B C + ABC + AB C
Se construye el mapa de Karnaugh para tres variables y se
forman grupos.
F = A B + AB + AC o A B + AB + BC
En el diagrama se tienen dos soluciones buenas por igual, el

cuadro ABC puede considerarse ya sea por AC o por BC; obteniéndose
su mínima expresión que no siempre es la mejor.
La mejor solución operativa es:
F = A B + AB + AC + BC
Esto implica relacionar todos los 1s adyacentes, con esto se

elimina efectos indeseables de oscilación en la salida; llamado
fenómeno aleatorio.
3. Reduzca a su mínima expresión. F = ABC + AC + BC + AB
Expandiendo la función:
F = A B C + A BC + A B C + ABC + ABC + A B C + A B C
53
Construyendo el mapa y reduciendo.
F = AB + AB + C
Para la variable C, ésta es nula para los dos grupos par de 1s

adyacentes y constante en todo el renglón.
4. Reduzca el mapa siguiente.
F = B+C
54
10.1.3 El diagrama de Karnaugh para cuatro variables.
Número de cuadros.
2 n = 2 4 = 16
Ejemplos de reducción de funciones de cuatro variables lógicas.
1. Del mapa siguiente reduzca a su mínima expresión.
F = AB C + C D + BD + AD
En la solución de éste mapa,

notamos lo siguiente:
Las casillas se agrupan para términos adyacentes tanto verticales

como horizontales en múltiplos de potencias base 2; 2 0(1), 2 2(4), 2 3(8),
etc.
La casilla o cuadro 1101 ( AB C D ) fue tomada en cuenta en los

cuatro grupos; es decir se puede tomar un cuadro tantas veces como
sea necesario para formar grupos sin que esto nos afecte.
55
3. Sea la función dada por el mapa.
F = A B C D + BD
En este caso al término A B C D
se le denomina implicante primo
debido a que no es posible
reducirlo más.
10.2 SISTEMA COMPLEMENTARIO POR EL MÉTODO DE MAPAS.
El método consiste en agrupar los números 0 pertenecientes a las

casillas del mapa en lugar de los números 1.
Ésta resulta ser la función de los productos complementados y

que aplicando el teorema de De Morgan; tenemos el producto de las
sumas de variables complementadas; Obteniéndose en forma de un
producto mínimo de sumas.
La expresión se obtiene en forma de máxiterminos (forma normal

conjuntiva).
2 n −1
f = π ( gi + mi )
i =0
En la que para valores de función 1 correspondiente al

maxitérmino se redujo a 1, elemento identidad de la multiplicación.
56
Ejemplos de simplificación.
F = AB + BC + AC
=( A+ B) ( B +C ) ( A+C )
F = A BC + AB
=( A+ B +C ) ( A+ B)
F = A B C + ABC
=( A+ B +C ) ( A+ B +C )
F=BC
=( B +C )
57
Una conclusión obvia en estos ejemplos, será que el sistema es

aplicable cuando se tiene pocos 0 s, como se concluyó para la resolución
de la forma normal conjuntiva.
En la resolución del sistema se efectúa la aplicación del teorema
de De Morgan mentalmente, efectuando el producto de sumas en forma
directa de mapa.
Ejemplo Resuelva la función para su mínima expresión como

suma de productos y como producto de sumas, expresadas en el mapa.
F = A D + AD + B C D
F = A D + AD + A B C F =( A+C + D) ( A+ B + D) ( A+ D)
58
10.3 DEFINICIÓN DE TÉRMINOS USADOS EN MAPAS DE

KARNAUGH.
Visto el método de reducción (minimización u optimización) por

medio del diagrama de Karnaugh se dan las siguientes definiciones.
1a Implicante de una función es aquélla que en una casilla del

diagrama de Karnaugh está marcada con un uno y es producto de la
forma:
a 1 . a 2 .a 3 . a n
2a Una implicante será primo sí no está contenido en otro
implicante de la función.
3a Un implicante que incluya una sola casilla con uno y no esté

incluido en cualquier otro implicante primo, será un implicante primo
esencial.
4a Una suma mínima de productos expresará a una función, sí

esos productos son implicantes primos que satisfacen las condiciones
siguientes:
I. Incluye a todos los minitérminos marcados con un 1 en el

diagrama de Karnaugh.
II. Ninguno de los implicantes primos podrá ser reemplazado por otro
más simple.
III. Sí se remueve cualquier implicante primo la función no se
satisfará.
59
Notación de funciones binarias
11 ESPECIFICACIÓN DECIMAL
Con ésta notación se resume la tabla de verdad. En la tabla siguiente se

muestran los estados de tres variables lógicas y el valor de la función; el peso de
las mismas expresadas en el sistema numérico binario, es convertido al sistema
numérico decimal, permitiendo con el sistema numérico decimal referir la
función lógica. La tabla de verdad mostrada a continuación nos exhibe ésta
especificación.
No . Dec. A B C F Minetérminos Maxitérminos
0 0 0 0 0 ABC A+ B +C
1 0 0 1 1 ABC A+ B +C
2 0 1 0 0 ABC A+ B +C
3 0 1 1 0 ABC A+ B +C
4 1 0 0 1
ABC A+ B+C
5 1 0 1 1
ABC A+ B+C
6 1 1 0 0
ABC A+ B +C
7 1 1 1 0
ABC A+ B +C
11.1 PARA SALIDAS 1 EN LOS RENGLONES.
f ( A,B,C ) = ∑ ( 1,4,5 )
3
La Σ significa que están siendo tomados los renglones donde la

función toma valor lógico 1; el número pequeño debajo de la letra
sigma, indica la cantidad de variables que intervienen.
Así tenemos: f = A BC + AB C + ABC
Para: f = ∑ ( 5 ); f = ABC
3
f = ∑ ( 0, 3 ); f = A B + AB
2
60
Nótese que el número decimal es de la suma de los estados lógicos de

cada variable por renglón; es decir su peso por renglón; para el renglón
cinco se corresponde a la cifra binaria 101, se tendrá:
(2 2 × 1) + (2 1 × 0) + (2 0 × 1) = (4 × 1) + (2 × 0) + (1 × 1) = 5
11.2 PARA SALIDAS CON VALOR LÓGICO 0.
f ( A,B,C ) = π ( 0, 2, 3, 6 , 7 )
3
f = ( A + B + C )( A + B + C )( A + B + C )( A + B + C )( A + B + C )
La π nos indica que se toman los renglones con valor lógico cero,
el número abajo del símbolo π, indica las tres variables en juego; la
expresión algebraica será:
Ejemplos:
F = π ( 5 ); F = A+ B+C
3
F = π ( 1,4,5 ); F = ( A + B + C )( A + B + C )( A + B + C )
3
Este tipo de notación tiene más preferencia, dado que nos son
más familiares los números decimales, que los binarios.
Problemas:
1. Desarrollando, demuestre las siguientes igualdades:
A + AB = A
A( A + B ) = A
B( A + B ) = AB
B + AB = A + B
AB( A + B ) = AB
61
2. Escriba en forma normal conjuntiva y normal disyuntiva las

funciones siguientes:
f = ( B C + AC ) + AB
f = ( A B + AC )( AB + BC + AC )
f = ( A + B + C )( A + B + C )
2. Escriba en forma canónica las siguientes funciones:
f = ∑ ( 0, 1, 4 )
3
f = π ( 1, 3, 6 )
3
3. Dar los complementos de las siguientes funciones:
f = A + BC
f = ( A + BC )( A + B C + D )
f = ( AB + B C )( AC + ACD )
f = ( A + B )( B + C )( C + A )
f = ( C + A )( C + B )( A + B )
4. Probar sí las identidades siguientes son válidas o no:
AB + AC + BCD = AB + AC
AB + BC + C A = AB + BC + C A
AB + C D + A BC D + A B C D = ( A + D )( B + C )
( A + B )( B + C )( C + A ) = ( A + B )( B + C )( C + A )
( AB + B ) = A B
AB( A + B ) = AB
( AB + A B C ) = ( C + A )( C + B )
62
Redes eléctricas
12 REDES DE CONTACTO
Las redes de contacto, representan los circuitos eléctricos de

mando o de control, que comandan cargas eléctricas; representadas
por solenoides, resistencias de calefacción, motores de tracción, etc.
12.1 CONCEPTOS BÁSICOS Y CONVENCIONES.
Una de las aplicaciones importantes del álgebra booleana es en

las redes de contacto. Dentro de los dispositivos de dos estados
tenemos a los contactos que pueden operarse en varias formas:
mediante interruptores, llaves, levas, relevadores, etc. La siguiente
exposición será exclusivamente sobre relevadores.
El diagrama esquemático para redes de contacto con relevadores

se muestra en la siguiente figura:
Entradas de Contactos Salida

bobinas
Entrada
de la red
Las redes de contacto con sus contactos individuales se

consideran cerradas o abiertas y dependen solamente de sus entradas,
llamándose Sistema conmutante combinatorio y que responde a dos
estados, identificándose con el álgebra booleana; asignando para la
red:
Expresión booleana Red de contacto
1 = cerrado
0 = abierto
63
Redes eléctricas
Relacionando la red a los relevadores que pueden estar operados o sin

operar, así:
Variable booleana Relevador
1 = operado
0 = sin operar
En la red de contacto, existen muchos tipos de contacto de

relevadores, pero todos caen en cualquiera de las clasificaciones
siguientes:
1. Contactos normalmente abiertos NA, llamados también

contactos de trabajo o accionamiento; estos están abiertos
cuando el relevador está sin operar (no accionado) y cierra
cuando opera el relevador.
2. Contactos normalmente cerrados NC, llamados también
contactos de ruptura; los contactos están cerrados cuando el
relevador está sin operar y abren cuando opera el relevador, es
decir se acciona.
3. Contactos combinados o de Transferencia también llamados
complementados, estos son una combinación de los dos
anteriores, los cuales tienen un punto eléctrico común.
El estado de un relevador sin operar se considera en estado

normal y por convención, en las redes de contacto se establece que se
dibujen a los contactos en su estado normal.
Los contactos que pertenezcan a un mismo elemento de control o
mando (relevador o contactor), se les asigna una misma literal y con
respecto a su estado se seguirá la nomenclatura siguiente:
Relevador Contacto NC Contacto NA Literal
X X X X X
Operado Cerrado Abierto 1 0
Sin operar Abierto Cerrado 0 1
64
Redes eléctricas
12.2 IMPLEMENTACIÓN DE FUNCIONES.
Suponga que una red de contactos con relevadores debe cerrarse

sí los relevadores A y B se operan, condición que se cumple con la
siguiente red.
Tenemos contactos en serie normalmente abiertos, y cuya función

lógica será:
F = AB
Por lo tanto, la función booleana Y (AND) se realiza en redes de

contacto mediante una conexión en serie.
Sí un circuito consiste de dos contactos y están conectados en la

forma siguiente:
A A
B
B
La función es: F=A+B
La función booleana O (OR) se realiza en redes de contacto

mediante una conexión en paralelo.
Así tendremos:
i = Y (AND) ; Contactos en serie.

+ = O (OR) ; Contactos en paralelo.
65
Redes eléctricas
En un circuito que contenga contactos combinados también

llamado complementado, como el ejemplo siguiente se tendrá:
A B
A B
A B
A B
Su representación convencional será:

A B
A B
Su función es: F = AB + A B
Ejemplos:
1. Obtener la función del circuito de la figura.
A B
A
C
F = AB + C A + B( )
66
Redes eléctricas
2. Efectué la tabla de verdad de la función anterior desarrollando por

términos.
A B C AB A+ B A+ B (
C A+ B ) F
0 0 0 0 1 0 0
0 0 1 0 1 1 1
0 1 0 1 0 0 1
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 1 0 1 1 1
1 1 0 0 1 0 0
1 1 1 0 1 1 1
3. Efectué el circuito de red de contacto de la función siguiente:
(
F = A BC + D C + E F )
A B D
C
D
E F
La resolución de los problemas anteriores se ha efectuado

aplicando los conceptos descritos y en los que se ha determinado la
función lógica a partir del circuito, existen dos métodos gráficos para la
determinación de la función y son:
El método de corte y el método de caminos.
67
Redes eléctricas
12.3 DETERMINACION DE FUNCIONES PARA REDES DE DOS

TERMINALES.
12.3.1 Método de caminos.
Este método consiste en seguir todas las trayectorias posibles de

la entrada y salida de la red, en la que se multiplica cada elemento de la
red de cada trayectoria y sumándose el número de trayectorias
obtenidas, de la siguiente forma:
B
A B
C B
C
B
A
B
F = AB B C + AC B B + B B C + B AC A A=0
Simplificando la expresión.
F =0 +0 +0 + B A C
=ABC
Diagrama de red de contacto simplificado.
A B C
Observaciones. La función queda expandida en forma normal

disyuntiva, en Minitérminos, su reducción se hace por métodos ya
conocidos, se tomarán el número total de trayectorias posibles hasta
agotar todos los contactos.
68
Redes eléctricas
12.3.2 Método de corte.
El método se aplica sustituyendo la entrada y la salida por dos

puntos opuestos al eje de la red, arriba y abajo del circuito en
consideración, enseguida se trata de unirlos siguiendo trayectorias por
los contactos sin cruzar líneas del circuito, ni repetir elementos en cada
trayectoria; cada contacto considerado será un sumando, y cada
trayectoria será un factor. Como se expreso la función será la forma
normal conjuntiva quedando en producto de sumas, es decir, en forma
de maxitérminos.
Resolver el diagrama de la red de contactos del ejemplo anterior.
B
A B
C B
B
B
A+1=1
( ) ( )
F = A + B ( A + B + A) B + C + B ( B + C + B + A)
A+ A=1
( B + B + B )( B + B + B + A)( B + B )( B + B + A)(C ) A+ A= A
= ( A + B ) ( A + B )( 1 + C )( A + B + C )( 1)
(1 + A) ( B ) (1 + A) ( C )
F = ( A + B ) ( A + B )( A + B + C ) ( B )( C ) ( A + B )( A + B ) = A
=ABC
69
Redes eléctricas
Observaciones. Al determinar los máxiterminos se consideran

todas las trayectorias posibles y se reduce por métodos ya vistos con
anterioridad.
Como se puede estimar, tanto el método de caminos como el de
corte son gráficos, de los resultados en la resolución del problema
indicaremos que: el método de caminos se aplica cuando tengamos
circuitos con paralelo de series y el de corte cuando se tenga series de
paralelos, facilitando la reducción del circuito.
12.3.3 Complementación de redes
Una red es complemento de otra, sí una de ellas es igual a uno

(1), cuando la otra es igual a cero (0) y viceversa; matemáticamente se
vio con anterioridad.
El método para obtener el complemento de cualquier red planar de
contactos de dos terminales consiste:
1) Cambiando todos los contactos NA a NC y viceversa.
2) Cambiando todas las conexiones en serie a conexiones en

paralelo y viceversa.
Ejemplo:
A A B
B C C
F = A+ B C (
F = A B+C )
70
Redes eléctricas
El ejemplo resulta sencillo por así constituirlo, pero cuando la red

es más compleja se dificulta; para resolverlo aplicaremos la siguiente
técnica definiendo como malla al circuito cerrado de contactos que no
contiene otro circuito cerrado más pequeño; esta malla sé convertirá en
un nodo para la red complementada y las terminales de entrada y
salida, se consideran prolongadas hacia el infinito.
Para el ejemplo anterior tendremos:
Observaciones.
1. En la parte superior e inferior se localizó un nodo, quedando

aislados como una malla por las conexiones de las terminales
consideradas prolongadas hacia el infinito; estos nodos serán
terminales del circuito complementado.
2. Se generó un nodo por la malla formada por los contactos
A,B y C .
3. Se complementaron los contactos.
4. Se interconectaron los nodos a través de los contactos; sin
repetir caminos, ni cruces de conexiones de éstos.
71
Redes eléctricas
Ejemplo. Complemente el siguiente circuito.
Problemas.
1. Del siguiente circuito obtener, la ecuación de la función por método

de caminos y corte; también su complemento gráficamente y
comprobar el complemento en forma algebraica.
2. Del siguiente circuito, determinar los puntos del problema 1.
72
Redes eléctricas
3. Usando el método gráfico, obtenga El complemento del circuito de la

figura siguiente.
73
Compuertas electrónicas
13 COMPUERTAS LÓGICAS DIGITALES
Los circuitos lógicos o digitales se han desarrollado inicialmente

con relevadores, posteriormente con tubos de vacío; con la introducción
de los dispositivos de estado sólido, diodos y transistores, se realizaron
en forma discreta; al desarrollarse la técnica planar epitexial en la
construcción de diodos y transistores se hizo posible la fabricación de
circuitos complejos; naciendo los circuitos integrados y a su vez las
familias lógicas.
Los circuitos integrados presentan ventajas tales como: tiempos
de conmutación cortos, fiabilidad, escalas de integración grandes y
precios bajos.
13.1 TIPOS DE SISTEMAS LÓGICOS.
Los elementos lógicos son dispositivos de cómputo de operación

definida y satisfacen las operaciones de suma (+); producto (•) y
complementación ( # ), donde alguna entrada o combinación de entradas
producen un cambio en su salida. Existen dos clases de dispositivos
lógicos los de decisión y los de almacenaje; en los de decisión, las
salidas dependen únicamente de las entradas, durante el intervalo de
tiempo de excitación; a este tipo de dispositivos se les conoce como
compuertas; el tipo de circuitos con éstos elementos generan un
sistema combinatorio, conocidos simplemente como Circuitos
Combinatorios.
Los elementos de almacenaje sostienen su salida aún cuando la
entrada que lo generó deje de aplicarse, es decir memoriza su estado;
un circuito de memoria puede implementarse con un Flip-Flop.
El tipo de sistemas con elementos de memoria constituyen los.
Circuitos Secuenciales, en los que el tiempo juega un papel
determinante.
13.2 TIPOS DE LÓGICA.
Las compuertas que utilizan dispositivos electrónicos, son

excitadas con ciertos niveles de tensión para que cumplan con su
74
función lógica, ésta selección de nivel de tensión genera los tipos de

lógica; tales como: lógica positiva, lógica negativa y lógica mixta.
En la lógica positiva, un 1 lógico o alto, es el nivel de tensión más
positivo y un 0 lógico o bajo, es el nivel de tensión más negativo; en la
lógica negativa es inverso, aclarándose en las siguientes figuras.
Lógica positiva con Lógica positiva con

tensión positiva tensión negativa
Lógica negativa con Lógica negativa con

tensión positiva tensión negativa
13.3 BLOQUES LÓGICOS.
Se tiene que las leyes del Álgebra Booleana son independientes

del método de implementación de las compuertas y debe tenerse
cuidado de aclarar el tipo de lógica que se esté utilizando; al escoger
75
cualquiera de las dos, las compuertas no responderían igual a la lógica

positiva que a la lógica negativa; es decir no haría la misma operación.
Para tener un panorama más amplio y entender lo expuesto, se da la
tabla siguiente; en donde los niveles de tensión son L(Low) bajo y H
(High) alto. De la tabla podemos observar la correspondencia de
compuertas; la O(OR) de lógica positiva es eléctricamente equivalente a
una compuerta Y (AND) de lógica negativa con entradas y salidas
negadas; en la tabla se muestran las compuertas lógicas más usuales
para convenciones de lógica positiva y negativa, con su tabla de verdad
para tres variables.
13.4 CONDICIONES DE OPERACIÓN EN COMPUERTAS LÓGICAS.
Los bloques lógicos tendrán que cumplir con requerimientos para

efectuar con seguridad las operaciones lógicas; deben satisfacer los
requisitos siguientes.
1. Los valores de entrada o salida son 1 o 0 lógico solamente.

2. Los niveles de entrada y salida de tensión (Bajos o Altos),
serán los mismos respectivamente.
3. Los niveles de tensión alto y bajo, deberán estar lo
suficientemente separados, para diferenciarlos y que el ruido
tenga un efecto mínimo.
4. Cada elemento lógico deberá ser capaz de manejar a otros, sin
alterar su funcionamiento.
5. Deberá ser posible poner en cascada varias etapas sin alterar
su funcionamiento.
6. Tendrá un tiempo de respuesta corto.
7. Debe requerir pequeñas cantidades de energía.
8. Los elementos externos serán diodos, resistencias y
transistores.
Los puntos 7 y 8, son válidos para circuitos integrados.
76
0 1 2 3 4 5 6 7 NÚMERO DESIGNADO
L BAJO (LOW) A L L L L H H H H 22
B L L H H L L H H 21 PESO DE COLUMNA
H ALTO (HIGH)
C L H L H L H L H 20
A
NO-Y O A
B ABC L H H H H H H H B A+ B+C
(NAND) C (OR) C
A A
B NO-O B
Y (AND) ABC H L L L L L L L A+ B +C
C (NOR) C
NO-O A A
B Y B
(NOR) A+ B + C L L L L L L L H ABC
C (AND) C
A NO-Y A
O (OR) B B ABC
A+ B +C H H H H H H H L (NAND) C
C
NO-Y INCLUSIVA A ABC + A BC + ABC + AB C + A B C A

B O EXCLUSIVA
(INCLUSIVE L H H L H L L L B AB C + ABC + A BC
C (EXCLUSIVE OR) C
NAND) ( ABC + AB + AC + B C)
Y INCLUSIVA A NO-O EXCLUSIVA A A B C + ABC + ABC + ABC + ABC

B ABC+ ABC + ABC B
(INCLUSIVE AND) H L L H L H H H (NOR EXCLUSIVE ) C
C ( A B C + AB + AC + CB )
NO-O EXCLUSIVA A Y INCLUSIVA A A B C + AB C + ABC + A BC + ABC
(NOR B AB C+ ABC+ A BC (INCLUSIVE B
EXCLUSIVE) C H H H L H L L H AND) C ( ABC + A B + A C + B C )
O EXCLUSIVA A ABC + ABC + ABC + ABC + ABC A

B NO-Y INCLUSIVA
(OR EXCLUSIVE) L L L H L H H L B ABC + ABC + ABC
C ( ABC + AB + AC + BC) (INCLUSIVE NAND) C
MINORITARIA A A
(MANORITY) B M AB + AC + BC MAYORITARIA B
C L L L H L H H H C M AB + AC + BC
(MAJORITY)
NO MINORITARIA A A
NO MAYORITARIA
B AB + AC + BC H H H L H L L L B AB + AC + BC
(NOT MINORITY) C M (NOT MAJORITY) M
C
A A
PARIDAD IMPAR PARIDAD IMPAR
B P B ABC + AB C + ABC + A BC
(ODO PARITY) C
ABC + ABC + ABC + ABC L H H L H L L H (ODO PARITY) P
C
A PARIDAD PAR A
PARIDAD PAR B
B ABC + ABC + ABC + ABC H L L H L H H L ABC + ABC + ABC + A B C
(EVEN PARITY) P (EVEN PARITY) C
P
C
CONVENCIÓN CONVENCIÓN
LÓGICA NEGATIVA LÓGICA POSITIVA
FUNCIONES LÓGICAS FUNDAMENTALES
13.5 FAMILIAS LÓGICAS.
Los sistemas lógicos se han desarrollado con diversos

dispositivos, en la actualidad la fiabilidad, economía, pequeño espacio y
bajo consumo de energía de los circuitos integrados (CI) los hace muy
utilizables. Las diferentes familias o series de compuertas lógicas
existentes, toman su nombre según los dispositivos electrónicos
empleados, sus condiciones de operación y de la forma en que se
conectan.
Hay nueve familias lógicas básicas que emplean dispositivos
electrónicos de estado sólido y a excepción de la familia DL, las otras se
presentan en circuitos integrados (CI); se enumeran a continuación:
1.- DL (Diode Logic). : Lógica con diodos.

2.- RTL (Resistor Transistor Logic). Lógica con resistor-
:
transistor.
3.- DTL (Diodo Transistor Logic). : Lógica con diodo-transistor.
4.- TTL (Transistor Transistor Lógica con transistor-
:
Logic). transistor.
5.- ECL (Emitter Coupled Logic) : Lógica acoplada con emisor.
6.- CTL (Complementary Transistor Lógica con transistor.
:
Logic).
7.- MOS (Metal Oxide Lógica con transistor de
:
Semiconductor). efecto de campo FET.
8.- CMOS (Complementary Metal Lógica con transistor de
Oxide Semiconductor). : efecto de campo de puerta
aislada.
9.- IIL (Integrated Inyection También conocido como
Logic). MTL (Merged Transistor
:
Logic). Lógica con transistor
de fusión.
78
13.5.1Familia lógica DL.
Esta familia está constituida por resistencias y diodos, según se

muestra en la figura siguiente y de ahí su nombre.
79
13.5.2 Familia lógica RTL
Esta familia fue la primera en ser integrada (CI) y construida como
un circuito discreto; se constituye por resistencias y transistores, el
transistor opera de corte a saturación en cada generación del pulso;
ejemplos los tenemos en las siguientes figuras.
13.5.3 Familia lógica DTL.

La familia está constituida por diodos y transistores, según se ve
en la figura siguiente; tiene la ventaja sobre la compuerta RTL de tener
mayor margen de ruido, esto es debido a que el nivel de señal bajo y
alto es mucho mayor.
-VBB
-VBB
80
13.5.4 Familia lógica TTL.
El elemento base de ésta familia es el transistor de emisor

múltiple, aprovechando que el emisor ocupa una pequeña área de
conexión en su construcción reemplazando los diodos de entrada de la
familia DTL por los emisores del transistor de entrada, un ejemplo se
representa en la figura siguiente.
13.5.5 Familia lógica ECL.
La característica de la familia es de que los transistores base

están conectados en emisor, a una fuente de corriente común (como
amplificador diferencial) y no trabajan en saturación; por esto la familia
es la más rápida de todas.
81
13.5.6 Familia lógica CTL.
En esta familia los transistores no se saturan y su compuerta

básica es la función Y(AND).
82
13.5.7 Familia lógica MOS.
Este tipo de familia toma su nombre por el uso del dispositivo

MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor)
Transistor de efecto de campo metal óxido semiconductor; el transistor
opera con corrientes de electrones o de huecos únicamente (se mueve
solamente un tipo de carga), siendo consecuentemente unipolar; los
tipos de transitores son canal N y canal P.
- VDD - VDD
13.5.8 Familia lógica CMOS.
De igual forma que la familia anterior, ésta toma su nombre por la

utilización de transistores CMOSFET (Complementary Metal-Oxide
Semiconductor Field-Effect Transistor) Transistor efecto de campo
complementando, metal óxido semiconductor; también conocido como
IGFET, FET de puerta aislada; los tipos de transistor son canal N y
canal P.
83
+ VDD + VDD
13.5.9 Familia Lógica IIL
La familia lógica está compuesta por transistores hechos por el

proceso de difusión, conocido también como MTL (Merged Transistor
Logic); su circuito básico se muestra en la figura siguiente:
Compuerta NO-Y (NAND)

F = A⋅ B
84
13.6 CARACTERÍSTICAS ELÉCTRICAS TÍPICAS DE OPERACIÓN

DE COMPUERTAS LÓGICAS CON CIRCUITOS INTEGRADOS.
Las compuertas lógicas tienen características internas diferentes,

pero, podemos agrupar ciertas características de operación como son:
13.6.1 Velocidad de operación
En una compuerta lógica, cuando la entrada cambia de un estado

a otro, hay siempre un retardo antes de que la salida comience a
cambiar de estado en respuesta a la entrada, a este se le conoce
Tiempo de Retardo de Propagación tpd (Time propagate delay). El
tiempo de retardo de propagación total de un sistema lógico, será el
tiempo de una compuerta multiplicado por el número de compuertas
que intervengan en serie; lo esquematizamos en la figura siguiente:
Señal de
entrada
Señal de
salida
Tenemos que el tiempo de retardo de propagación es:
tpd ( 0 ) + tpd ( 1)
tpd =
2
tpd (0) Retraso de tiempo de encendido

tpd (1) Retraso de tiempo de apagado
85
13.6.2 Tensión de Umbral
Al nivel de tensión de entrada de una compuerta, en el que la

salida cambia de un estado a otro, se le llama Tensión de Umbral y se
le puede considerar como un medio de la diferencia del voltaje de
entrada alto (VIH) y la tensión de entrada baja (VIL), siendo el punto de
transición de los dos estados.
VIH − VIL
VIh =
2
13.6.3 Nivel de tensión de salida.
Las compuertas lógicas en sus diferentes familias tienen un nivel

de tensión de salida alto (VOH) y uno bajo (VOL) en particular. Su
diferencia será la oscilación lógica (Logic swing).
13.6.4 Margen de Ruido (Noise Margen)
A la cantidad de tensión de señal extraña, la cual puede tolerar sin

cambio de estado la compuerta lógica, se llama Margen de Ruido, que
será para el nivel alto NMH y para el nivel bajo NML.
NM L = VIL − VOL NM H = VOH − VOL
13.6.5 Soporte de salida (Fan Out)
Una compuerta lógica maneja un cierto número de otras

compuertas en su salida; y el número máximo de estas que maneja con
seguridad es el soporte de salida. De otra manera será el máximo
número de entradas que se pueden conectar a la salida de la
compuerta lógica.
86
13.6.6 Soporte de entrada (Fan In)
El soporte de entrada de una compuerta lógica se refiere al

número de salidas que pueden ser conectadas a la entrada como
máximo; sin afectar la operación de la compuerta lógica.
13.6.7 Potencia de disipación
La potencia de disipación, es el valor de potencia capaz de radiar

en forma de calor en la compuerta en su operación normal.
En la tabla siguiente, podemos apreciar las características y
compararlas, para cada una de las familias lógicas.
87
COMPARACIÓN DE CARÁCTERÍSTICAS ELÉCTRICAS TÍPICAS DE COMPUERTAS DIGITALES,

AMPLIAMENTE USADAS; PRESENTADAS EN CIRCUITOS INTEGRADOS.
FAMILIA RTL DTL TTL CTL ECL MOS CMOS IIL

SERIE 900 930 54 10,000 4,000
Compuerta
Básica NOR NAND NAND AND OR-NOR NAND NOR-NAND NOR
Tiempo de
Propagación (ns) 12 30 9 5 2 250 25 40
Disipación de
potencia por
Compuerta (mW) 16 9.5 10 40 25 1 0.01 0.5
Tensión de
Alimentación (V) +3.6 +5 +5 +5 -5.2 -12 +10 +5
Voltaje de salida
Alto y bajo V OH/VOL 1.2/0.2 4.8/0.2 3.3/0.2 3.3/0.2 -0.9/-1.7 11/1 10/0 4.8/0.2
Oscilación Lógica
(Logic Swing) (V) 1.0 4.6 3.1 3.1 0.8 10 10 4.6
Margen de ruido
NMH/NM L (V) 0.5/0.5 3.3/1.0 1.9/1.0 3.0/1.0 0.3/0.3 4.0/3.0 4.5/4.5 0.3/0.3
Soporte de salida 0.5 8 10 20 16 10 10 8
Soporte de entrada 3 8 8 5 5 10 10 8
88
13.7 COMPARACIÓN DE FAMILIAS LÓGICAS
Como se muestra en la tabla anterior algunas de las

características más importantes de los C.I. digitales más populares,
haremos un análisis comparativo de los mismos.
La primera familia disponible de los C.I. digitales fue la RTL, este

es fácil de fabricarse y relativamente rápido en su tiempo de
propagación; sin embargo, la pequeña oscilación lógica y bajo margen
de ruido son desventajas distintivas, que han sido disminuidos en
muchos sistemas digitales; tendiendo a desaparecer el uso de esta
compuerta lógica.
Las compuertas lógicas CTL han demostrado tener una gran

oscilación lógica a los altos márgenes de ruido. Estas tienen un
razonable soporte de salida y gran soporte de entrada, una limitación es
de ser relativamente lentas.
Los circuitos con bloques lógicos TTL son un progreso en lo que

respecta sobre los DTL. Las oscilaciones lógicas son buenas, así como
los márgenes de ruido. El soporte de salida es grande y la potencia de
disipación es pequeña, excepto para las ECL, ésta familia de
compuertas lógicas tiene un pequeño tiempo de retraso de
propagación. La compuerta lógica TTL ha sido la más ampliamente
usada en forma de C.I. digitales, con cerca de 300 diferentes tipos de
circuitos aprovechables.
Donde la altísima velocidad es requisito de un sistema, entonces

las compuertas lógicas ECL son preferidas, con la flexibilidad de tener
salidas complementadas para conformar una función dada.
La alta velocidad de la compuerta es obtenida a precio de una

baja oscilación lógica y una alta potencia de disipación.
Las compuertas lógicas MOS en la actualidad son ampliamente

usadas en la industria, en sistemas que no se requieran alta velocidad y
tienen la ventaja de poder ser integradas en circuitos complejos en un
solo cuerpo (chip) para funciones definidas; queda limitado su uso para
89
frecuencia de 1 MHz o menos; su bajo precio y baja potencia de
disipación la hace muy atractiva.
El potencial para los dispositivos CMOS es muy bueno, la

oscilación lógica es prácticamente dado por la tensión de polarización
de la fuente (VDD) y los márgenes de ruido son buenos, semejante a las
compuertas lógicas ECL, el soporte de salida para los dispositivos
CMOS es mayormente limitado por la velocidad de respuesta por sus
características eléctricas. Su bajo consumo de energía y alta
integración, la hace útil en equipos electrónicos portátiles alimentados
por baterías, que no requieren muy rápida respuesta.
13.8 INTEGRACIÓN DE COMPUERTAS LÓGICAS
Las compuertas que han venido exponiéndose, han sido

desarrolladas en paquetes de componentes de pocos elementos
electrónicos (resistencias, condensadores, diodos y transistores); estas
compuertas pueden ser conectadas e integradas en un solo cristal
semiconductor (chip) formando una función más avanzada, como un
circuito Flip-Flop o circuito candado y a su vez éstos Flip-Flop pueden
ser conectados para formar funciones más complejas, tales como
circuitos contadores. Nótese que hemos progresado de un simple
circuito a un pequeño sistema.
Los grupos de integración básicamente son tres: SSI (Small Scale

Integration) integración de pequeña escala, MSI (Medium Scale
Integration) integración de mediana escala y LSI (Large Scale
Integration) integración de gran escala.
El número de compuertas lógicas en promedio por cada escala de

integración es menos de 10 para SSI, 30 en promedio para MSI y mayor
de 100 para LSI.
90
Universalidad de compuertas
14 UNIVERSALIDAD DE LAS COMPUERTAS LÓGICAS
Se tiene que las expresiones booleanas están conformadas por las

operaciones básicas O(OR), Y(AND) e inversor (NOT), por consiguiente,
cualquier expresión puede implementarse usando compuertas OR compuertas
AND e inversores.
14.1 REPRESENTACIONES LÓGICAS EQUIVALENTES.
La colocación de inversores tanto a las entradas como a las

salidas de las compuertas básicas, nos generan: compuertas de salida
negada NO-O(NOR) y NO-Y(NAND); compuertas de entrada negada
O(OR) e Y(AND). Las compuertas con salida negada son de fabricación
típica y las de entradas negadas son esquemáticas cuyas
representaciones son convenientes para interpretar con mayor facilidad
los diagramas de ciertos circuitos.
14.1.1 Representación esquemática de compuerta NO-Y(NAND)

a O(OR) con entradas negadas.
En la conversión esquemática de las ecuaciones, podemos usar

las relaciones mostradas en la figura siguiente; para una compuerta
NAND, en la que se aplica el teorema de De Morgan. Podemos escribir
la compuerta NAND como una compuerta OR de entradas negadas, en
la que los pequeños círculos en ambas entradas nos indican inversión
(negación).
A A
B F = AB F = A+ B
B
F = AB = A + B
Compuerta NO-Y (NAND) Compuerta O (OR) entradas negadas
91
La operación con compuertas NO-Y(NAND) puede interpretarse
como la salida se hace BAJA sólo sí todas las entradas son ALTAS;
para la compuerta O(OR) de salidas negadas, también puede
interpretarse como la salida se hace ALTA sí cualquier entrada es
BAJA. Obviamente expresan lo mismo de dos formas diferentes. La
decisión de usar una representación en un esquema lógico circuital,
depende de cuál de las condiciones de salida es la normal y cuál es la
condición activada. Por ejemplo sí la salida está normalmente ALTA
durante la operación del circuito y se hace BAJA (se activa) sólo en
ciertos tiempos especiales, la compuerta NO-Y(NAND) es usada. En el
otro caso, sí la salida es BAJA normalmente y se hace ALTA (se activa)
sólo en ciertos tiempos, se usa la representación O(OR) entrada
negada.
En otras palabras, cuando el estado de salida BAJO es el estado
activo que causa que pasen otros estados en el circuito lógico, se usa la
representación NO-Y(NAND); pudiendo recordarlo por el pequeño
círculo en la salida del símbolo de la compuerta, como estado BAJO,
estado activado. Para el estado ALTO como estado activo que también
ocasiona cambios en el circuito, se usa el símbolo de la compuerta
O(OR) entradas negadas. La ausencia del círculo en la salida del
símbolo indica que el estado ALTO es el estado activo.
14.1.2 Representación esquemática de compuerta O(OR) a

NO-Y(NAND) con entradas negadas.
Siguiendo el mismo criterio del punto anterior, se puede

representar la compuerta O(OR) en una compuerta NO-Y(NAND) de
entradas negadas; ver figura siguiente, en la que ambas
representaciones son equivalentes a la operación O(OR).
A A
F = A+ B B F=AB
B
F = A+ B = A B
Concretando, la salida sin negación, se usa cuando el estado

ALTO es el estado activo de salida; compuerta O(OR) y la salida
negada de la compuerta NO-Y(NAND) entradas negadas, se usa
cuando el estado BAJO, es el estado activo.
92
14.2. COMPUERTA UNIVERSAL
Es posible implementar todas las funciones lógicas usando

solamente compuertas NO-Y(NAND) y NO-O(NOR). Esto permite una
gran economía en la fabricación, teniendo que un sistema digital puede
conformarse usando un solo tipo de compuerta, para obtener todas las
funciones lógicas deseadas.
En la figura siguiente se muestra cómo cada compuerta NAND y

NOR son usadas para realizar cualquiera de las seis funciones lógicas
básicas.
Empleando compuertas NAND y NOR, para obtener funciones

lógicas básicas.
USANDO COMPUERTAS NAND USANDO COMPUERTAS NOR
INVERSOR
A A
F = AA= A F = A+ A = A
AND
AB A
A A
B F F
F = AB = AB B B
F = A + B = AB
OR
A A+ B
A A F
F B
B B
F = A+ B = A + B
F = A B = A+ B
93
NAND
A A
A A+ B
B F F
B
B
F = AB F = A + B = A + B = AB
NOR
A A AB A F
F B
B B
F = A+ B
F = A B = A B = A+ B
EXCLUSIVE OR
A A AB
AB F = A AB B AB = AB + AB = A ⊕ B
B
B AB
A+ A+ B
A A+ A+ B + B+ A+ B
A+ B F
B
B+ A+ B
F = A + A + B + B + A + B= A ( A + B ) + B ( A + B ) = AB + AB = A ⊕ B
14.3 SISTEMAS LÓGICOS POSITIVOS, NEGATIVOS Y MIXTOS.
Es importante conocer cuál de los dos sistemas está basado en el

nivel 1 siendo positivo o negativo con respecto al nivel 0. Tenemos que
una compuerta AND en un sistema lógico positivo, opera como una
compuerta OR en un sistema lógico negativo, también; una compuerta
94
OR en un sistema lógico positivo, opera como una compuerta AND en
un sistema lógico negativo.
Entendiendo esto, considerar una compuerta donde los niveles de
tensión son 0 volts y 5 volts, como se muestra en el inciso a de la tabla
siguiente:
En el sistema de lógica positiva, donde 0=0 volts y 1=5 volts; para
la compuerta O(OR) se cumple, ver tabla de verdad en el inciso b. Sin
embargo, la salida lógica pora el sistema de lógica negativa, donde 0=5
volts y 1=0 volts, para la misma señal se comporta como una compuerta
Y(AND); ver en el inciso c de la tabla.
Tenemos que una compuerta O(OR) se convierte en una

compuerta Y(AND), cuando cambiamos de sistema de lógica positiva a
negativa.
a) nivel de voltaje b) Lógica positiva c) Lógica negativa

Compuerta O ( OR) Compuerta Y (AND)
A B F A B F A B F
0V 0V 0V 0 0 0 1 1 1
0V 5V 5V 0 1 1 1 0 0
5V 0V 5V 1 0 1 0 1 0
5V 5V 5V 1 1 1 0 0 0
Eléctricamente hablando, los niveles de tensión de salida son los

mismos tanto para la compuerta O(OR), como para la compuerta
Y(AND) pero los estados lógicos son complementados.
Los resultados de la tabla anterior los podemos esquematizar de
la siguiente forma; se aplicó teorema de De Morgan.
Los círculos de la compuerta Y(AND), nos indican que se está

empleando lógica negativa, tanto a la entrada como a la salida del
bloqueo lógico.
95
La lógica mixta la tendremos cuando, únicamente a la entrada del
símbolo de la compuerta lógica o a la salida del símbolo de la
compuerta lógica, se encuentren los círculos.
A continuación se da una tabla en el que se relacionan los
bloques lógicos con las funciones lógicas Y(AND), O(OR), NO-Y(NAND)
y NO-O(NOR); se tiene que en la industria, se ha convenido usar lógica
positiva.
14.4 ENTRADAS NO USADAS DE COMPUERTAS LÓGICAS.
En algunos circuitos lógicos, no es necesario utilizar una o varias

entradas de las compuertas lógicas con señal de entrada. Por
condiciones de diseño del sistema o por limitaciones de las compuertas.
En el segundo caso se debe a la diferencia entre el estado alto y el
estado bajo de la salida de la compuerta (soporte de salida), situación
que se presenta en compuertas que operan con lógica de colector.
14.4.1 Entradas no usadas para compuertas NO-Y(NAND).
Podemos entender el uso de las terminales de las entradas no

usadas con el siguiente ejemplo:
Considerar una compuerta NO-Y(NAND) de tres entradas, figura
siguiente, inciso a), en la cual se desea utilizar dos entradas
96
únicamente; en el primer caso inciso b), colocamos un 1 lógico en lugar
de la entrada C, comportándose la compuerta como una de dos
entradas; en el segundo caso inciso c), de la figura, conectamos la
entrada C a la B teniéndose una operación de la compuerta igual que la
anterior, es decir como una compuerta lógica de dos entradas, pero
teniendo la alternativa de lograr un inversor al colocar un 1 lógico a
ambas entradas (B y C), según se muestra en el inciso d); se ha logrado
un simple inversor con una compuerta NO-Y(NAND) de tres entradas.
C " 1"
B F = 1 ⋅ BA = BA
B F = CBA A
A
a) b)
B " 1"
F = BBA = BA A F=A
A
c) d)
La salida de una compuerta NO-Y(NAND)cambia un nivel bajo (0

lógico), sólo cuando las entradas son altas (1 lógico).
14.4.2. Entradas no usadas para compuertas NO-O(NOR).
Podemos emplear conceptos similares para la compuerta NO-

O(NOR), en la figura siguiente inciso a) se muestra la compuerta NO-
O(NOR) de tres entradas, de la cual deseamos usar dos entradas y en
la que tenemos dos formas de hacerlo: primero colocamos un 0 lógico
en la entrada C, inciso b); obteniéndose una compuerta NO-O(NOR) de
dos entradas y segundo, inciso b), conectando las entradas B y C;
teniéndose el mismo resultado.
C
B F =C+B+ A
A
a)
97
" 0"
B F = 0 + B + A= B + A
A
b)
B
F = B + B + A= B + A
A
c)
La salida de una compuerta NO-O(NOR) es alta (1 lógico), cuando

todas las entradas son bajas (0 lógico).
14.4.3. Compuerta Inhibida.
Es la conducción de las compuertas cuyo estado de las entradas

están enclavadas a un nivel de voltaje que les permita un cambio de
estado lógico en la salida, como por ejemplo: la compuerta NO-Y(NAND)
de tres entradas, en la cuál una de ellas está en 1 lógico y el de la
compuerta NO-O(NOR) de tres entradas, en el que una entrada está en
0 lógico, vistos con anterioridad.
En la figura siguiente se muestra cómo se indica una entrada
inhibida, en una compuerta O(OR). La salida de la compuerta inhibida,
tomará su estado lógico 1 sí y sólo sí la entrada inhibida toma su estado
lógico 0, y cualquiera de las otras entradas (A o B) toma su entrada
lógica 1.
A
B F = A+ B
En la actualidad los nuevos diseños se están desarrollando con

tecnológicas CMOS, debido a ésto haremos las observaciones
siguientes:
98
Todas las entradas no usadas de un dispositivo CMOS, debe ser

conectada a un nivel de tensión entre VSS (tensión de fuente) el potencial
más negativo y VDD (tensión de drenaje) el potencial más positivo. Para
la compuerta NO-Y(NAND) puede conectarse a VDD (estado lógico de
nivel alto) y para la compuerta NO-O(NOR), puede ser conectada a VSS
(estado lógico de nivel bajo, usualmente tierra).
Las entradas no usadas que no se conecten como compuerta
inhibida, serán conectadas a otra entrada que desarrolle una función
lógica; es decir, reciba una señal lógica.
Las entradas flotantes (entradas no usadas) se hacen
susceptibles al ruido eléctrico y puede resultar una excesiva disipación
de potencia de la compuerta lógica: esto se debe a la alta impedancia
de entrada de las compuertas lógicas, incrementándose el efecto
cuando polarizan simultáneamente en un mismo circuito compuertas
tipo P y N.
99
Propuesta de ejercicios
15 EJERCICIOS PROPUESTOS
1. Determinar las ecuaciones de los siguientes circuitos.
A A
B
B
F F
C C
D
D
a) b)
A A
B
B
F F
C C
D D
c) d)
100
2. Para los diagramas de las figuras e y f simplifíquelos y construya

los diagramas equivalentes.
3. Simplifique los términos siguientes usando teorema de De

Morgan.
a) ABC b) A + BC c) ABCD
4. Simplifique cada una de las seis expresiones.
a) X = RST + RS( T + B )
b) Y = A B C + ABC + ABC + ABC
c) Z = ( M + N )( M + P )( N + P )
d) q = AB( B + C ) + C
5. Usando las compuertas AND y OR, construya el circuito lógico

correspondiente para la función.
101
F = AB + CD + EF
6. Del problema 5 reemplace las compuertas AND y OR por su

equivalente NAND.
7. De la ecuación de la función: Y = ( A + B ) ( C + D )
a). Construya el circuito con compuertas AND y OR.

b). Realice el circuito con compuertas NOR.
c) Escriba la expresión para el inciso b), simplifíquela y compare con la
original.
8. Se muestran dos mapas de Karnaugh para las funciones F1 y

F2; determine la ecuación de la función e implemente los circuitos
lógicos.
a) Determine las funciones e implemente el circuito lógico como

compuertas NAND.
b) Determine el circuito de entradas únicas para los dos circuitos con
compuertas NAND para ambas salidas.
9. Empleando el álgebra Booleana comprobar.
a ). ( A + B ) + ( A + B ) + ( A B )( A B ) = 1
b ). AB + AC + B C = AC + B C
c ). AB + A B + A B = A + B
d ). ( A + B )( B + C )( C + A ) = AB + BC + CA
e ). ( A + B )( A + C ) = AC + AB
f ). AB + B C + AC = AB + B C
102
10. Compruebe que para el diagrama siguiente
F = AB + CD + E
A
B
C
D
11. ¿Que operación lógica desarrolla la configuración?.
12. Encontrar las ecuaciones de los siguientes circuitos y verificar

sí son la misma función.
a)
A A A
B B B
F F F
C C C
D D D
103
b)
A A A
B B B
F
F F
C C C
D D D
c)
E E
E
A F A F A F
B B B
C C C
D D
D
d)
A
A
C F C
B F
A B A
13. Implementar la función del mapa de Karnaugh mostrado, con

compuertas NAND.
104
14. El siguiente circuito conviértalo a compuertas NOR.
C
A
C F
B
B
A
15. Implemente el circuito del mapa de Karnaugh siguiente.
a) Con compuertas NOR.

b) Con compuertas NAND.
c) Con compuertas NOR para las tres variables.
16. Obtenga la expresión de salida, del circuito.
A
C B F
A
17. Para el circuito siguiente, determine su expresión mínima en la

forma normal disyuntiva (el producto de sumas).
B
A
F
C
D
105
18. Simplifique el siguiente circuito.
X Y Z
X Y Z
X Z
X Y
19. Simplifique el siguiente circuito.
X X
X Y Z Y Z
X Y Z
20. Determinar la expresión correspondiente de la tabla de verdad

mostrada, expresándola en forma normal disyuntiva (suma de
productos) en su mínima expresión.
X Y Z F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
106
21. Determine la expresión correspondiente de la tabla de verdad

mostrada, desarrolle para la forma normal conjuntiva (producto de
sumas).
A B C F
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
22. De la tabla de verdad siguiente, desarrolle el mapa de Karnaugh

correspondiente y obtenga la expresión de la función mínima.
A B C D F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
107
23. Simplifique el circuito lógico, que se muestra en la figura;

determine la ecuación de la función, simplifique y construya su circuito
lógico correspondiente.
24. Obtener la función del circuito siguiente y comprobar por mapa de

Karnaugh, tomando uno lógico para interruptor cerrado y lámpara encendida.
A D
B
C
25. Determine la función del circuito mostrado a continuación y compruebe

por mapa de Karnaugh, tomar 1 lógico para interruptor cerrado y lámpara
encendida.
A B C
B D
108
Solución de ejercicios
SOLUCIÓN DE EJERCICIOS PROPUESTOS

CAPÍTULO I
SISTEMAS NUMÉRICOS
E.1.1.1.1.
a) 2310 b) 46910 c) 1 29810
E.1.1.1.2.
a) 11110112 b) 1011000110 c) 10101000110
1738 1 3068 2 5068
7 B16 2C616 54616
E.1.1.1.3.
a)2548 b) 3158 c) 138
AC16 CD16 B16
E.1.1.2.1.
a) 0.110101100 b) 0.1002 c) 0.01111001
0.6548 0.48 0.1718
0.D616 0.816 0.3C816
E.1.1.3.2.
a) 0.312510 b) 0.560510 c) 0.0697610
E.1.1.2.3.
a) 0.668 b) 0.428 c) 0.638
0.B816 0.8816 0.CC16
109
CAPÍTULO 3
REDUCCIÓN ALGEBRAÍCA
1. 1 2. 0
3. 1 4. C
5. C 6. 0
7. C ⋅ A 8. A( C + B ) + CD
9. A + B + C D 10. ACD + B
11. E( H + D ) + C H + HF E 12. P( LQ + MQ + LM ) + LN( Q + P )
13. AE( B + C + F ) + BC( AF + AD + DF ) 14. A( D + B C )
15. D + B 16. A( D + B C )
17. ZY (W + X ) 18. CD
19. AE + A B E 20. VW + YZ
Simplificación
CAPÍTULO 11
ESPECIFICACIÓN DECIMAL
a) A + AB = A b) A( A + B ) = A
A + AB AA + AB
A( 1 + B ) A + AB
A( 1 ) = A A( 1 + B )
∴ A = A + AB A( 1 ) = A
∴ A = A( A + B )
c) B( A + B ) = AB d) B + AB = A + B
AB + BB B( 1 + A ) + AB
AB + BB → BB = 0 B + AB + AB
AB B + AB + AB + BB
∴ B( A + B ) = AB ( B + B )( A + B )
1( A + B )
∴ B + AB = A + B
110
e) AB( A + B ) = AB
AAB + ABB → A⋅ A = A
AB + AB
AB ∴ AB( A + B ) = AB
2.
a) FORM NORM. DISY. F = ABC + AB C + A B C + A B C
FORM NORM. CONJ. F = ( A + B + C )( A + B + C )( A + B + C )
b) FORM NORM. DISY. F = AB C + ABC
FORM NORM. CONJ. F = ( A + B + C )( A + B + C )( A + B + C )
( A + B + C )( A + B + C )( A + B + C )
c) FORM NORM. DISY. F = ABC + AB C + A B C + A BC + A B C + A B C
FORM NORM. CONJ. F = ( A + B + C )( A + B + C )
3.
a) F = A B C + A B C + A B C
b) F = ( A + B + C )( A + B + C )( A + B + C )
4.
a) F = ( A )( B + C )
b) F = ( A )( B + C ) + ( A ) + ( B + C )( D )
c) F = ( A + B )( B + C ) + ( A + C )( A + C + D )
d) F = AB + BC + CA
e) F = C A + C B + A B
5.
a) VALIDA
b) VALIDA
c) VALIDA
d) VALIDA
e) VALIDA
f) VALIDA
g) NO VALIDA
111
CAPÍTULO 12
REDES DE CONTACTO
1.
a) M. CAMINOS F = AC + AE + AB + BC + BE + DC + DE + DB
b) M. CORTE F = ( A + B + C )( C + E + B )
c) COMPLETO. F = A B D + C E B
2.
a) F = WV + WT + XYV + XYT + X ZV + X ZT
b) F = (W + X )(W + Y + Z )( T + V )(V + V )
c) F = (W + T )(W + V )( X + Y + F )( X + Y + V )( X + Z + T )( X + Z + T )
3.
A B
D E
G H J
F
K L
M
A B C
D E J
G H
K I M
112
CAPÍTULO 15
1.
a) F = ( A + B )( CD ) + ( AB )( C + D )
b) F = C D + CD + A B + AB
c) F = ( A + B )( A + B )( C + D )( C + D )
d) F = B + CD
e) F = AB
f) F = B C + A B
A
A F
F C B
B
2.
F = AB F = B( A + C )
3.
a) A + B + C
b) A( B + C )
c) A + B + CD
4.
a) RS
b) No simplificable
c) P( M + N )
d) ABC + C
5.
C
A
C
F
B
B
A
113
6.
A
B
C
F
D
E
F
7.
a)
A
B
F
C
D
b)
A
B
F
C
D
c)
F = ( A + B ) + (C + D )
8.
a) F1 = C B + BA
F2 = C B + BA
b) DE LOS MAPAS TAMBIEN SE OBTIENE

F1 = C B A + BA
F2 = C B A + CB
114
B
C F1
C
B
A
C
F2
B
9.
a) La igualdad se cumple
b) La igualdad se cumple
c) La igualdad se cumple
d) La igualdad se cumple
e) La igualdad se cumple
f) La igualdad se cumple
10.
F = AB CD E
= AB + CD + E
11.
F = ABD + CD + DE
12
a) F = AB + CD
b) F = (V + W )( X + Y )
c) F = E + AB + CD
d) F = A + B
13.
ABC
A
B
C
F = ABC
AB
A
B
F = AB
115
C
A
C
B F
B
A
14.
15.
A
F = A+ B
B
F = A+ B
A
B
C
F = ( A + B + C )( A + B + C )
A
B
C
16.
F = ( AC + B )( A )
17. (
F = A+ B )( A + D )( B + D )
116
18.
X Z
X
Y
19.
Y Z
20.
F = YZ + XY + XZ
21.
(
F = A+ B +C )( A + B + C )( A + B + C )
22.
F = A+ B C
23.
F = A+ B
A F
B
24.
(
F = C + D A+ B )
25
POR MAXITERMINOS
( )(
F = A + B D + BC )
POR MINITERMINOS
F = B D + A D + ABC
117
Bibliografía
BIBLIOGRAFÍA
INTRODUCTION TO INTEGRATES CIRCUITS

Víctor H. Grinich
Horace G. Jackson
Ed. International Student Edition
FUNDAMENTALS AND APLICATIONS OF DIGITAL LOGIC CIRCUITS

Sol Libes
Ed. Hayden
C. MOS DATA BOOK

Bill Hunter
Ed. Tab. Books
SISTEMAS DIGITALES PRINCIPIOS Y APLICACIONES

Ronald J. Tocci
Ed. Prentice/Hall International
CIRCUITOS DE CONMUTACIÓN PARA INGENIEROS

Mitcheil O. Marcus
Ed. Diana
DISEÑO LÓGICO DE CIRCUITOS

Pro se cal
Ed. LIMUSA
INTRODUCCIÓN A LOS CIRCUITOS LÓGICOS

Alejandro Hernández Valle
Ed. Publicaciones E.S.I.M.E.
INSTRUMENTACIÓN DIGITAL
AMICEE
Ed. LIMUSA
MICROELECTRONICS
Digital and Analogic Circuits and Sistems.
Jacob Millmam
Ed. McGraw-Hill International Book Company.
118

Cir Log Com 2016

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Cir Log Com 2016

Uploaded by

Copyright:

Available Formats

CIRCUITOS

DOMINGO ALMENDARES AMADOR

Laboratorio de Ingeniería Eléctrica

INSTITUTO POLITÉCNICO NACIONAL

Primera edición, 1989

Primera reimpresión, 2000

Segunda reimpresión, 2004

Derechos de propiedad reservados

4. COMPUERTAS LÓGICAS BÁSICAS 29

5. COMPUERTAS DE MÁS DE DOS VARIABLES 31

6.0 DEFINICIÓN DE EQUIVALENCIA, COMPLEMENTO Y 33

7. EXPRESIÓN DE FUNCIONES LÓGICAS EN FORMA

9. DETERMINACIÓN DE LA FUNCIÓN LÓGICA A PARTIR

10. MÉTODO DE MAPAS PARA SIMPLIFICACIÓN 46

11. ESPECIFICACIÓN DECIMAL 60

12. REDES DE CONTACTO 63

13. COMPUERTAS LÓGICAS DIGITALES 74

14. UNIVERSALIDAD DE LAS COMPUERTAS LÓGICAS 91

15. EJERCICIOS PROPUESTOS 100

SOLUCIÓN DE EJERCICIOS PROPUESTOS 109

Estas líneas han nacido de la inquietud de facilitar el aprendizaje y

La obra necesitará del apoyo de los maestros y guías académicas

Agradezco la colaboración que me brindó el alumno Sr.

DOMINGO ALMENDARES AMADOR

El número es un ente matemático abstracto usado para indicar

= anbn + .....a2b2 + a1b1 + a0b0 + a−1b−1 + a−2b−2 + .....a− mb− m 1.1a

Cualquier ai < b; Tomando valores entre 0 y b – 1

Dominio de la parte entera na0

En el factor posicional ai, el subíndice (i) indica posición relativa en

an .....a4 a3 a2 a1a0 i a−1a−2 a−3 .....a− m

El punto ( i ), punto raíz; en particular en el sistema decimal

Tabla 1.1 Sistema de números comunes.

Sistema Decimal Binario Octal Hexadecimal

1.1 CONVERSIÓN DE NÚMEROS DE UNA BASE A OTRA.

La conversión de números de una base a otra, se efectúa en dos

1.1.1 Conversión de números enteros.

1.1.1.1 Conversión de un número de base b a base 10 (decimal).

Escríbase el numeral en forma expandida y evalúe la polinomial

1. N = anbn + ...a3b3 + a2b2 + a1b1 + a0b0

1.1.1.2 Conversión de un número decimal a base b.

La conversión del sistema numérico decimal a cualquier base, se

1. Dividir el número decimal entre la base que se desee convertir.

Ahora, expresando el número en formas expandida, aplicando la

356710 = a3 (10 3 )+ a2 (10 2 )+ a1(101 )+ a0 (100 )| 10

= 3(103 ) + 5(102 ) + 6(101 ) + 7(100 )|10

A3F116 = A(16 3 ) + 3(16 2 ) + F(16 1 ) + 1(16 0 )|10

= 10(16 3 ) + 3(16 2 ) + 15(16 1 ) + 1(16 0 )|10

1.1.1.3 Conversión de binario a octal (base 2 a base 8) y de

Es posible convertir en forma directa el sistema binario a octal y a

es decir, a estos grupos les corresponde un equivalente en el sistema

Para el sistema octal 8 –1 = 7 equivalente binario de 1112

En el sistema hexadecimal 16 – 1 = 15 = F equivalente a 11112

El procedimiento se hace por secciones, correspondiente a la posición

Convertir de binario a octal.

UU 011 110 010

Convertir de binario a hexadecimal.

UU 1111 0101 1001UU UU UU UU UU

1111 2 = 1516 = F16

Convertir de octal a binario.

356 8 = 011 101 110

Conversión de hexadecimal a binario.

B2A 16 = 1011 0010 1010 2

De los procedimientos observados, se ve que para base 8 los

1.1.2 Conversión de números fraccionarios.