You are on page 1of 20

Slide 1

Flip-Flops
Flip-flop NOR SR cruzado

Reiniciar
Reiniciar
Configurar
Reter
Configurar Não usado

Flip-flop NAND SR cruzado

Reiniciar
Reiniciar
Configurar
Reter
Configurar Não usado

6.071 Lógica Digital 1

Slide 2

Flip-flop NAND SR Acionado em Nível de Relógio

REL Portas
habilitadas
NAND

REL flip flop SR
reter
reter entradas SR
reter habilitadas
reter
reter
reiniciar entradas SR
configurar habilitadas
indeterminado

6.071 Lógica Digital 2

Slide 3 Flip-flops SR Acionados por Borda Nós podemos deixar o flip-flop acionado por nível mais flexível (em termos de controle de tempo). Essa conversão pode ser feita tomando-se o sinal do relógio e executando-o através de um gerador de pulsos disparado por nível e tomando-se a saída correspondente como o sinal de relógio. porta de acionado por borda negativa porta de acionado por borda positiva retardo retardo 6. transformando-o em um flip-flop disparado por borda. Um flip-flop disparado por borda amostra apenas as entradas durante uma borda de relógio negativa ou positiva.071 Lógica Digital 3 .

071 Lógica Digital 4 .Slide 4 Símbolos de Flip-Flop Acionados por Nível e por Borda nenhum triângulo indica triângulo indica disparado por nível disparado por borda saída invertida (complemento) nenhuma círculo próximo ao nenhuma circulação triângulo indica entrada indica entrada ALTA ativa disparado por borda acionada por borda círculo próximo ao triângulo indica entrada dispensado por borda negativa 6.

Slide 5 Flip-Flops do Tipo D Flip-flop tipo D ou “latch” Reiniciar D (dados) Configurar símbolo lógico flip flop SR NAND transformado em um inversor 6.071 Lógica Digital 5 .

6. cada vez que houver um pulso de relógio.071 Lógica Digital 6 . Q é configurado para o valor antigo de D. quando D muda. mas. Q vai para D Portanto.Slide 6 Circuito “Dividir por Dois” Obs. Portanto. a borda já passou.: Detector de Borda Na borda de pulso do relógio. Q muda (assim como D).

Slide 7 Indicador Stop-Go LED verde LED verde vermelho verde 6.071 Lógica Digital 7 .

Slide 8 Contador Dividir por Dois 6.071 Lógica Digital 8 .

071 Lógica Digital 1 .Slide 9 Sincronizador iniciar Reter Reter parar Configurar Configurar Reiniciar REL 6.

Lig/Desl saída relógio borda desligado ligado Alinhado com o relógio.Slide 10 Sincronizador 2 Vemos que o tempo é importante. mas não resultado relógio Q de pulso 6.071 Lógica Digital 10 . então queremos sincronizar os sinais.

071 Lógica Digital 11 .Slide 11 Flip-flops JK gerador Relógio (C) de pulso gatilho de borda positiva gatilho de gatilho de borda negativa borda negativa 6.

X = não importa. ↑ = transição de tensão ALTA-para-BAIXA 6. p/baixo Contagem p/baixo H = nível de ALTA tensão. L = nível de BAIXA tensão.071 Lógica Digital 21 . p/ cima Contagem p/cima contag.Slide 12 Contador Baixo/Cima Binário de 4 bits Pré-ajustável 74193 Entradas Saídas Reiniciar Carga paralela contag.

Slide 13 Diagramas em Bloco de Vários Registros de Deslocamento Ent. serial / Saída paralela: Saída serial Ent. serial / Saída serial: Ent. serial Saída serial Ent. serial Saída serial Ent. paralela / Saída serial: Ent. serial 6.071 Lógica Digital 22 .

) longo prazo – ciclo de trabalho tligado/tdesligado alto demais. ∴ Teste para 2 condições ciclo de trabalho overflow contador cima baixo reiniciar relógio-tc período Se gatilho de overflow LIGADO Se zero desabilitado.Slide 14 Criando Dispositivos ligado desligado ligado Alguma potência criadora de dispositivo – Há dois modos que podem destruir o dispositivo: 1.) Curto prazo tligado é muito longo. relógio até próxima borda LIGADO ↑ de LIGADO LIGADO * NT:overflow : resultado de uma operação que excede a capacidade do acumulador 6. Carga de calor instantânea alta demais. Assuma nenhuma dissipação de calor durante tligado 2.071 Lógica Digital 23 .

lógica simples.071 Lógica Digital 24 .Slide 15 Problema Explique por que mono estável não é tão útil. emprestar transportar limpar 6.. 1x contador up/down (bidirecional).. Resolva o problema usando: 1 x 555 – relógio flip-flops.

serial Saída serial Ent. serial/Saída serial de 4 bits Troca Direita Ent. serial Saída Ent.Slide 16 Registros de Deslocamento Ent. serial serial relógio 6.071 Lógica Digital 25 . Saída serial serial Troca Esquerda Saída serial Ent.

Slide 17 Registro de Deslocamento Paralelo-para-Serial TROCA/CARGA TROCA/CARGA Saída serial Inibir REL relógio Inibir relógio TROCA/CARGA Saída Serial Inibir Troca Serial 6.071 Lógica Digital 26 .

Slide 18 Registro de Deslocamento Paralelo-para-Serial JK Carga/Troca Saída serial relógio 6.071 Lógica Digital 27 .

071 Lógica Digital 28 .Slide 19 Conversor de Dados Serial-para-Paralelo de 8 bits Entrada de palavra dados seriais Paralela de 8 bits relógio Flip Flop Octal do Tipo D Contador Dividir por 8 6.

Slide 20 Interface Paralelo-para-Serial de 8 bits Ent.071 Lógica Digital 29 . paralela ASCII “&” 0100110 LSB sai primeiro Dispositivo Serial Carga paralela Habilitar relógio relógio 6.