BTS ELECTRONIQUE 1ere année

2000-2001

Table des matières

Table des matières
1.STRUCTURES_ SYMBOLES. .......................................................................................................................... 2 2. JFET_FONCTIONNEMENT ........................................................................................................................... 2 3. MOSFET_FONCTIONNEMENT .................................................................................................................... 3 4 4. TEC EN REGIME STATIQUE......................................................................................................................... 5
...................................................................................................................................................................................................................... 2

4.1 Courant de grille ................................................................................................................................................................................... 5 4.2 Caractéristique ID=f(VGS) à VDS constant ...................................................................................................................................... 5 4.3 Caractéristiques ID=f(VDS) à VGS constant ..................................................................................................................................... 5 4.4 Valeurs limites absolues ........................................................................................................................................................................ 6 ...................................................................................................................................................................................................................... 6 4.5. Régimes de fonctionnement ................................................................................................................................................................ 6 4.6 TEC EN COMMUTATION ................................................................................................................................................................ 7 4.4 PORTE ANALOGIQUE ...................................................................................................................................................................... 8 4.5 AMPLIFICATION " PETITS SIGNAUX " ...................................................................................................................................... 9 4.5.1. Amplificateur à source commune 9 4.5.2 Réponse en fréquence 10

4.5.1.1. Polarisation automatique ........................................................................................................................................................................................... 9 4.5.1.2. Modèle petits signaux ............................................................................................................................................................................................... 10

4.5.2.1. Influence des condensateurs de liaison et découplage .......................................................................................................................................... 10 4.5.2.2. Influence des capacités internes ............................................................................................................................................................................... 11

DOC
page 1

UM

ENT DRO PROT IT D EGE PAR EC OPI UN E

1.STRUCTURES_ SYMBOLES. .......................................................................................................................... 2 2. JFET_FONCTIONNEMENT ........................................................................................................................... 2 3. MOSFET_FONCTIONNEMENT .................................................................................................................... 2 4. TEC EN REGIME STATIQUE......................................................................................................................... 2

...................................................................................................................................................................................................................... 2

D ID G IG VGS S JFET N ENT PRO DRO TEG IT D E PA EC RU OPI N E D VDS G G S MOSFET N à canal préalable fig2a 1. le canal n'existe plus Id=0. on distingue : § Pour les JFET : les JFET N et les JFET P. .Field Effect Transistor) : celle regroupant les FET à jonction ou JFET (Junction FET). Id diminue. etc. le transistor présence une résistance entre D et S plus importante (fig 2 b) UM le canal est complétement fermé Id= 0 page 2 D.STRUCTURES_ SYMBOLES. le canal formé est très large. JFET_FONCTIONNEMENT Un transistor JFET comporte une jonction qui doit être normalement bloquée entre Grille et Source (VGS<0 pour JFET canalN).semiconducteur ou MOSFET (Metal .BTS ELECTRONIQUE 1ere année 2000-2001 LES TRANSISTORS A EFFET DE CHAMP Il existe deux familles de transistors à effet de champ (TEC ou FET . zone de charges d'espace (pas de charges libres) >0 le canal se rétrécit Enfin pour une certaine valeur de Vgs négative dite de pincement et au delà . .Semiconductor FET). ils peuvent servir de résistance ou de condensateur. La symbolique employée pour les FET canal P est identique mais la flèche du symbole doit être changée de sens. la plus ancienne. un fort courant Id peut circuler. Un FET comporte trois électrodes : le canal est ouvert flux important d'électrons 2. jonction néanmoins bloquée). L'application d'une tension entre DRAIN et SOURCE fait circuler des électrons (porteurs majoritaires canal N) dans le sens de la longueur du barreau.BERQUET fev 2001 Transistor_FET.pm6 .la grille G ou porte (gate). Leur fabrication est beaucoup plus simple que celle des transistors bipolaires .la source S. .le drain D. La grille (P) et le canal (N) forment une jonction PN . ils occupent moins de place surune puce de silicium (densité jusquà 100 M ) et outre leur role d'amplificateur et d'interrupteur. et une famille plus récente regroupant les FET à structure métal . le transistor conduit moins. Leur fonctionnement est similaire à celui des FET canal N à ceci près que toutes lestensions Vds . § Pour les MOSFET : les MOSFET N et les MOSFET P qui de plus peuvent êtres :_ soit à canal préalable. doivent être changées de polarité . En l'absence de polarisation entre G et S (VGS =0 . (fig 2c).Vgs . ce qui leur confère des qualités qui les font préférer dans beaucoup d'applications intégrées. Il est constitué d'un barreau de silicium aux extremités desquelles sont placés les contacts ohmiques de DRAIN et SOURCE.oxyde . La résistance du canal peut être très faible (quelques milliohms) (fig 1a).Oxyde . D IS S MOSFET N à canal induit Au sein de chaque famille. Le transistor présente une résistance très importante (plusieurs dizaines ou centaines de méghoms) V GS << 0 fig2 c DOC Lorsqu'on augmente VGS (en valeur négative) exemple VGS =-1V La zone de charge d'espace s'agrandit et réduit d'autant la largeur du canal .

d'où le nom Métal. L'objectif est de maintenir toute jonction PN entre ce substrat P et un élément du circuit dopé N. Deux régions de type N sont encastrées dans le substrat (corps) de type P et constituent les électrodes SOURCE (S) et DRAIN (D). Si on polarise positivement la GRILLE par rapport au substrat.). La zone de charge d'espace ne peut que s'agrandir si on augmente VDS (jusqu'à une certaine limite). Si la tension entre GRILLE et SOURCE est nulle (VGS=0 .les zones situées entre les électrodes de grille. Sur les circuit intégré MOS le substrat est relié par construction au potentiel le plus bas de la puce (VSS) (attention au fig 5 a inversion de polarité d'alimentation). par effet électrostatique.S. Le courant ID n'est pratiquement limité que par le circuit extérieur.b) DOC UM fig 5. ici la SOURCE. Plus VGS sera élévé plus le canal sera large et plus Id important. l'augmentation de Vds montre un courant Id constant.BTS ELECTRONIQUE 1ere année 2000-2001 Pour une valeur donnée de VGS. On a donc un dispositif électronique dont le courant de sortie Id varie (pas proportionnellement) avec la tension de commande.b . En technologie moderne de fabrication des transistors MOS . G relié à S) . On applique une tension VDS entre DRAIN et SOURCE . créant un canal (N) de conduction. La région où se fomera le canal est recouvert d'une couche de di-oxyde de silicium (SiO2: isolant). bloquée.Semiconducteur(M. mais ce n'est pas une obligation et si cette électrode est disponible. Ceci correspond à un effondrement (réversible) de la résistivité locale du substrat. MOSFET_FONCTIONNEMENT Les transistors MOS (Métal-Oxyde-semiconducteur) sont de 2 types Nmos et Pmos( il ne sera question ici que de NMOS).O.(fig 5. Aucun électron ne peut s'échapper de la source vers le drain : ID = 0. Le composant présente une résistance très faible entre drain et source ( jusqu'à quelques milli-ohms ). de source et le substrat sont électriquement neutres. une zone dépourvue de porteurs de charges libres (qu'elles soient positives ou négatives (zones de charges d'espace). Ces éléctrons accélérés par VDS vont circuler dans ce dernier depuis la SOURCE vers le DRAIN. on utilise une couche conductrice de polysilicium pour la grille au lieu de la grille aluminium représentée fig 5a. Le substrat P est en général relié au potentiel le plus bas du circuit . La grille est formée de l'électrode de métal placée sur la couche d'oxyde. sous la surface vue par la grille. le champ electrique va accumuler des charges négatives (électrons)dans le substrat. (voir fig 3 et 4) ENT DRO PROT IT D EGE PAR EC OPI UN E page 3 fig 3 fig 4 3.Oxyde . Se crée entre les puits N+ et le substrat.

Cette zone correspond et se comporte come un condensateur (quelques nF à quelques centaines de NF). Certains composants discrets où les 4 électrodes D.Un champ électrique excéssif dans l'isolant risque de le "claquer" entrainant la destruction du MOS. La zone située entre la grille et le canal (lorsqu'il existe) est de très faible épaisseur ( <2 µm) et est donc très fragile.e D.G + Substrat sont disponibles doivent être impérativement protégés (par un court-circuit qui n'est oté que lorsque les broches sont reliées (soudées) à un autre circuit guarantissant l'évacuation des charges statiques. les caratéristiques sont davantage horizontales La tension de seuil VGS TH est cette fois positive. fig 5.BERQUET fev 2001 Transistor_FET.d fig 5.c La caractéristique ID=f(VGS) à VDS constant pour un MOS FET à canal préalable(depleted) ressemble à celle d'un JFET canal N voir fig page suivante alors que celle d'un MOSFET à canal induit(enhanced) voir fig 5. La tension VDS à partir de laquelle le courant ID n'augmente plus corresopond à une tension VDSSAT dite de saturation.pm6 DOC UM .BTS ELECTRONIQUE 1ere année 2000-2001 ENT PRO DRO TEG IT D E PA EC RU OPI N E page 4 L'augmentation de Vds provoque une assymétrie de plus en plus importante entre la source et le drain (charge d'espace accrue autour du drain et va freiner l'augmentation du courant ID (zone de satuartio en courant ) les électrons du canal lancées à vive allure arrivent quand même à traverser la couche dépourvue de charge pour atteindre le DRAIN.e La ca ractéristique Id =f(VDS) à Vgs constant ressemble à celle déjà vue pour les JFET .S. fig 5. Des résistances-diodes protègent les entrées GRILLE des composants empêchant que des charges électrostatiques s'accumulant sur la grilleet induisant une augmentation de VGsubstrat qui provoqueraient une destruction de l'oxyde isolant par claquage (irréversible).

on peut admettre sans erreur notable que : IG =0 et c'est la tension Vgs qui influe sur le comportement du TEC. § Pour VG > VP : le courant de drain croît avec suivant la loi quadratique : ID= IDSS1−VGS     Vp  2 est le courant de saturation du TEC. située entre le drain et la source.1 Courant de grille La grille est l'électrode de commande du transistor à effet de champ. Sur ces caractéristiques on observe que : 4.e. le courant de drain ID dépend également de VDS. Ordre de grandeur : |VP |=0. est une tension caractéristique du TEC appelée tension de pincement ou de seuil (notée VGSOFF ou VTH dans les documentations constructeurs). pour un MOSFET à canal induit). Pour simplifier. TEC EN REGIME STATIQUE 4.2 Caractéristique ID=f(VGS) à VDS constant JFET ou MOSFET à canal préalable ID ENT DRO PROT IT D EGE PAR EC OPI UN E MOSFET à canal induit ID + IDSS 10mA E D >> VGS max VGS -3V Vp 0 fig 5 V GS fig 6 § Pour VGS<= VP : I D = 0 le TEC est bloqué.5V DOC  V I D = I D SS  1 − GS  Vp      2 10mA 0V -1V VGS 0 3V -3V -3V -1V 0V VDS fig 7 Caractéristiques I D= f(VDS) à VGS constant page 5 . il correspond au courant de drain obtenu à VGS=0 (ou bien VGS= 2. la tension drain .source est maintenue constante au moyen d'un générateur de f.5V sous peine de destruction au delà.m. le TEC est conducteur pour VGS=0. pour un MOSFET Ig <10 -15A. suffisamment élevée. § pour un MOSFET à canal induit V P > 0. de telle sorte qu'on ait VDStoujours nettement supérieure à VGS .5 à 10 V. La figure 7 montre l'influence de VDSsur I D : UM ID V D S = V GS − V p V GS=0. En régime continu. Relevé de la caractéristique I D=f(VGS) à VDS constant Pour relever la caractéristique. Comme le courant de drain est égal au courant de source :Id=Is Ordres de grandeur : pour un JFET Ig < 10 -9A.3 Caractéristiques ID=f(VDS) à VGS constant En réalité. La zone hachurée de la figure précédente représente une zone de fonctionnement non conseillée avec un JFET car ce composant ne doit pas fonctionner à VGS>0.VP . le TEC est bloqué pour VGS=0 . dont la valeur est contrôlée par la tension VGS .BTS ELECTRONIQUE 1ere année 2000-2001 4. 4. on peut admettre dans un premier temps que le TEC est équivalent à une source de courant. IDSS qqs mA à qqs 10aines d'ampères On notera également les différences essentielles suivantes : § pour un JFET ou un MOSFET à canal préalable VP < 0.

4 Valeurs limites absolues Limite en courant : Limites en tension: § § § § _IDMax courant de Drain maximum _VGSMax Tension grille source maximum(+/. 10 : Droite de charge statique et point de fonctionnement page 6 D. Régimes de fonctionnement UM ID E RD S L ID RD DOC + L S E B E VGS =C te VDS VGS Fig. Autres caractéristiques constructeurs: _Idss courant de drain pour Vgs=0. _Igss courant de grille (ou de fuite) en inverse. _Gfs transconductance( ∆ID/∆VGS) en Siemens (ou mhos) _RthJA. 9 : Montage source commune 0 VDS Fig.V p : Les résultats du paragraphe précédents sont applicables.5.ID. 4.RthJC résistances thermiques.(+ Tfall) On distingue différents régimes de fonctionnement comme c'est le cas avec un transistor bipolaire. IDest quasiment indépendant de VDS (comme l'était Ic vis à vis de Vce pour un bipolaire) . Le point de fonctionnement est situé à l'intersection d'une des caractéristiques ID =f(VDS) à VGS=C te et de la droite de charge statique d'équationID= (E. Considérons le montage à` source commune de la figure 9 dans lequel la grandeur d'entrée est la tension V GS et les grandeurs de sortie la tension VDS et le courant ID. _Tmax Cette puissance est limitée par la température maximale admissible par le TEC et par les conditions de refroidissement du transistor. 8 : Zone ohmique de la caractéristique Ordre de grandeur : RDSON : qqs mΩ pour un MOS de puissance à qqs 100 ainesΩ Le régime de fonctionnement intermédiaire correspondant à est peu utilisé en pratique.entre drain et source .BTS ELECTRONIQUE 1ere année 2000-2001 § Pour VDS>= VGS . pente R D Son Fig.xxVolts) _V(br)DSS Tension drain source maximum(breakdown) Limite en puissance : _PDMax :La majeure partie de la puissance dissipée par le transistor est due au produit VDS. le TEC est équivalent à un générateur de courant contrôlé parVGS suivant la loi ID= IDSS1−VGS     Vp  2 ID pente 1 RD S 1mA V GS > 0 VGS = 0 VGS < 0 100mV § Pour VDS << VGS . à une résistance variable dont la valeur dépend de VGS : RDS = RDSon 1−VGS Vp ENT PRO DRO TEG IT D E PA EC RU OPI N E VDS 1 RDSON est un paramètre du TEC donné par le constructeur.pm6 . Ce résultat est encore vrai pour VDS légèrement négative.BERQUET fev 2001 Transistor_FET.VDS )/RD. _Ton temps de retard à la mise en conduction ( + Trise) _Toff temps de retard au blocage. 4.Vp : ID est proportionnel à VDS et le TEC est équivalent. capacité GGS +CGD ( drain et source court-circuités) _Vgsth tension de seuil ou de pincement. _RDSON : résistance entre DRAIN et SOURCE mesurée à V GS=0 _C iss.

4. ) Lorsque le MOS est complètement conducteur ENT DRO PROT IT D EGE PAR EC OPI UN E I D IG RG ID + § Bloqué : le point de fonctionnement se trouve en B. § Saturé : le point de fonctionnement se trouve en S. sensiblement (CGD +CGS )RG. Les retards constatés sont essentiellement dus aux charges stockées entre grille et source d'une part et entre grille et drain d'autre part.BTS ELECTRONIQUE 1ere année 2000-2001 Trois cas peuvent se présenter. il fonctionne en amplificateur. En réalité il s'agit du courant traversant une bobine aux bornes de laquelle on a connecté une diode de roue libre. puis à partir de t2 jusqu'à t3 le transistor commence à commuter.source est très ID VDS devient inférieure à VGS DOC réduite ce qui est avantageux par rapport à un transistor bipolaire de puissance équivalente.6 TEC EN COMMUTATION U(t) La figure 11 montre une configuration très courante dans laquelle le MOS doit commuter un courant constant I . Dans ce paragraphe on s'intéresse plus particulièrement aux MOSFET qui sont de loin les plus utilisés en commutation car ils permettent de commuter des courants importants en des temps très brefs. La charge du condensateur vu entre G et S ne ressemble pas à la charge d'un circuit RC. 12 : Définition des temps de commutation t VGS (TH )= 2 . La figure 12 montre l'évolution des courants et tensions caractéristiques mesurés en divers points du circuit lors de la mise en conduction du transistor (le processus de blocage est similaire). 6 A . VDS E VGS Fig. 11 : Circuit de mesure des temps de commutation U(t) VGS(t) Uo U(t) VGS(t) t0 t1 t2 t3 t4 t VDS tr: temps de m ontée (rise tim e) UM : VDS =RDS I = RDSonI tdr tr 1−U0 Vp La tension drain . L'accumulation rapide de ces charges lors de la mise en conduction du MOS implique un courant de pointe élevé pour charger Cgs. tdr: temps de retard à la croissance du courant (delay time) Fig. Le TEC est assimilable à une source de courant ID contrôlée par VGS. sur l'axe des VDS. La tension drain-source a une valeur très réduite et le transistor est assimilable à une résistance RDS de faible valeur. la tension VDS chute et vient mettre en parallèle CGD avec C GS la capacité équivalente à charger n'est plus constante. sa résistance interne doit donc être faible . Entre t0 et t2 début d'exponentielle (partie quasi linéaire). RDSon =120 m Ω page 7 . Le courant ID est quasiment nul et le transistor est assimila ble à un interrupteur ouvert. Ordres de grandeur : avec un IRF 150. le régime peut être : § Linéaire : le point de fonctionnement se trouve en L dans la portion horizontale des caractéristiques . 8 V . On observe un plateau dans l'évolution de V GS puis (de t3 à t4) la valeur de la capacité étant sensiblement constante la charge de celui-ci peut reprendre (avec une constante de temps plus grande. I DSS =11 . que la source doit être capable de fournir.

§ C=1 : On fait cette fois l'hypothèse que T1et T2 sont passants . N G -VSS +VDD S RU Vs Le principe de fonctionnement est le suivant : § C=0 : Vs=0 . il est équivalent à une résistance 4. Enfin cet interrupteur est dit " statique " par opposition aux interrupteurs mécaniques qui utilisent un contact mobile (ces derniers ont une durée de vie plus courte du fait de l'usure des pièces). C E/S E/S C D Ve Roff ≈10GΩ (interrupteur quasiment idéal). est commandé par un signal logique annexe (état " 0 " ou " 1 "). La figure 13 montre le symbole de la porte logique. On peut faire l'hypothèse que T1 et T2 sont bloqués donc que T 2. page 8 D. E/S a) symbole b) schéma équivalent Fig.4 PORTE ANALOGIQUE C E/S X ENT PRO DRO TEG IT D E PA EC RU OPI N E Ron≈100Ω . il est équivalent à une résistance (entre D et S) l'interrupteur est fermé .BTS ELECTRONIQUE 1ere année 2000-2001 Une porte analogique à commande logique est un interrupteur électronique dont l'état. l'interrupteur est effectivement ouvert. +Vdd pour l'état " 1 ". Ce paramètre est précisé dans la documentation constructeur en fonction de la valeur de la tension d'alimentation. 13 : Porte analogique Le signal interrompu est analogique . l'hypothèse de départ est vérifiée .a montre que dans ce cas T1 est bloqué. C est le signal logique de commande : § C=0 : § C=1 : l'interrupteur est ouvert .pm6 .BERQUET fev 2001 Transistor_FET. Fig. ils présentent donc une faible résistance drain-source et : Vs=Ve DOC Il s'ensuit que : VGS(T1)=VDD−Vs≈VDD−Ve UM Vp1>0 VGS Vp2<0 VGS a) de T1 b) de T2 Fig. La figure 14 montre la structure interne de la porte construite autour de deux MOS complémentaires à canal induit. Si le circuit est alimenté entre -Vss et +Vdd les signaux et peuvent prendre les valeurs : -Vss pour l'état " 0 ". 1 C T 1. sa tension de pincement Vp1 est positive et : V GS (T 1 )= − V SS < V P 1 La figure 15. Remarque Cette condition limite la dynamique d'entrée (et donc de sortie) de l'interrupteur. 15 : Caractéristiques de T1 et T2 La figure 15 montre que T1 est conducteur tant que De même : VGS(T2 )=−VSS −Vs≈−VSS −Ve T2 est conducteur tant que VGS(T1)>VP1 pour : Ve <VDD −VP1 VGS(T2 )<VP2 pour : Ve >−VSS +VP2 V V V V On déduit que T1 et T2 sont conducteurs pour : − SS +VP2 < e < DD − P1 L'hypothèse de départ est alors vérifiée et l'interrupteur est fermé comme prévu. P G Par conséquent : V GS (T 1 )= V G (T 1 )− V S (T 1 )= − V SS − V s = − V SS T1 est un MOSFET N à canal induit. 14: Structure interne de la porte analogique Le même raisonnement appliqué à T2 conduit à : VGS(T2 )=VDD >VP2 VGS(T 1) = −VSS ID ID VGS(T 2 ) = VDD T2 est également bloqué. ouvert ou fermé. il peut être alternatif dans la mesure où l'interrupteur est bidirectionnel (le courant peut le traverser dans les deux sens).

Amplificateur à source commune La figure 16 montre le schéma d'un amplificateur petits signaux en source commune construit autour d'un TEC à jonction. I DSS =10 mA → R S =150 Ω . On a alors : Puis on détermine RD de façon a faire passer la droite de charge statique d'équation E .ID0) ≈ IDSS /2 VGS=VG −VS =−RS ID<0 et on a effectivement VGS négative (en général RG≈1 à 10MΩ ).5. Souvent.(RD +RS)IDSS= -VP En procédant de la sorte on est assuré que le point de fonctionnement de l'amplificateur se trouvera toujours dans la portion horizontale des caractéristiques même dans le cas le plus défavorable correspondant à V GS =0 et ID = IDSS .V p =− 3 V . 16 : Amplificateur en source commune ID IDSS vanére- (VGS0. Ve(t) Après le régime transitoire qui suit la mise en marche de l'amplificateur les condensateurs sont chargés et Ve entraîne la variation des tensions et courants du circuit autour des leurs de polarisation VGS. etc.VS0 .ID . RD ≈1 . Le point de polarisation s'obtient en cherchant l'intersection de la caractéristique ID = f(VGS) du TEC avec la droite d'équation VGS =-RS.1. Polarisation automatique Pour polariser le TEC il faut lui appliquer VGS négative et VDS positive ce qui a priori cessite l'utilisation de deux générateurs. 17 : Polarisation automatique Vp 2≤VGS ≤0 est à peu près linéaire et on place le point de repos en son centre. 18: Droite de charge statique et point de fonctionnement Ordres de grandeur : si E =20 V . 5k Ω page 9 .ID0.IG =0 .1.5. on considère que la portion de caractéristique ID = f(VGS ) délimitée par p VGS 0 =V 4 p RS =− V 2I DSS Vp Vp /4 VGS Fig. UM E RD + RS ID I DSS M VGS = 0 DOC I D 0 = I DSS 2 VGS = V p / 4 VGS = V p / 2 -Vp V DS0 E VDS 0 Fig.BTS ELECTRONIQUE 1ere année 2000-2001 4.1. En régime continu les condensateurs se comportent comme des circuits ouverts. 4. I D0 ≈ I DSS 2 ce qui entraîne .VG =RGIG =0 . ENT DRO PROT IT D EGE PAR EC OPI UN E RD Cs Ce ID + IG E RU Vs (t) RG RS C Fig. Ce n'est pas tolérable et en pratique on préfère courir à une polarisation automatique par résistance de source RS.5 AMPLIFICATION " PETITS SIGNAUX " 4.(RD +RS)ID=VDS par le point M soit : E .

pm6 .5. Ce schéma est celui de la figure 16 dans lequel on a remplacé le TEC par son modèle. etc. 4. Vs et : I D = I D 0 + id 2000-2001 g ig vgs gmvgs id rds d linéarisation des caractéristiques I D = f ( GS ) I D = f ( DS ) . 19 : Modèle différentiel du TEC - La tension VE. le générateur E et les condensateurs chargés sous tension constante par des courtscircuits.2. V Sur ce schéma on note : - ENT PRO DRO TEG IT D E PA EC RU OPI N E g : si La figure 19 montre le schéma équivalent du TEC pour les variations obtenu par V s=V s0 + v s= v s is s gm =−2 IDSS 1−V GS0  la transconductance ou pente du transistor.rds >10 k Ω Le schéma de l'amplificateur (le montage au complet) en régime petits signaux est présenté figure 20. 4. Fig. Influence des condensateurs de liaison et découplage En basse fréquence il faut intégrer les condensateurs de liaison Ce. elle caractérise la légère croissance de I D lorsque VDS augmente. 75 Cette expression est comparable à celle obtenue avec un transistor bipolaire câblé en émetteur commun.VGS 0 = − 0 .2. RG.BERQUET fev 2001 Transistor_FET.2 Réponse en fréquence Ce g d Cs UM ve RG vgs gmvgs RD RU vs s RS C jf f j f f 1+ j f f 1 2 3 v s = A BP A= Tout calculs faits on obtient : v e 1+ g m R S + j f f f +j +j 1 f1 1 f2 1 f4 DOC Fig. L'intérêt de ce montage est sa résistance d'entrée très élevée.5 k Ω → A=3. Ordres de grandeur d vgs RD s RU vs V p = − 3 V . Modèle petits signaux Si on applique le petit signal ve à l'entrée de l'amplificateur alors : VGS =VGS 0 + v e Les variations de VGS entraînent celles de ID. Cs et le condensateur de découplage C dans le schéma petits signaux. 20 : Schéma équivalent " petits signaux " de l'amplificateur On voit que la résistance de polarisation automatique RS n'intervient pas puisqu'elle est court-circuitée par le condensateur de découplage C. Toutefois un TEC apporte un gain en tension bien inférieur car sa pente est beaucoup plus faible (à courant de polarisation égal).1.5. I DSS =10 mA . Comme VE est relativement élevée (>50V) rds peut souvent être négligée par rapport aux autres résistances du circuit de drain.1. V .5. 21: Influence des condensateurs de liaison et de découplage page 10 D. 75 V → g m ≈5 mA /V .BTS ELECTRONIQUE 1ere année 4. VD.   Vp  V p  rds= VE ID0 la résistance différentielle drain-source.RD = RU =1 . qui permet d'amplifier des signaux véhiculant une puissance très faible comme par exemple le signal capté par une antenne. Le taux d'amplification est : A = v s ve = − g m RD RU RD + RU Ordre de grandeur : si gm =5mA /V . ve RG gm vgs Fig. est comparable à la tension d'Early d'un transistor bipolaire.

0. Influence des capacités internes Pour les hautes fréquences il faut compléter le modèle du TEC en tenant compte de ses capacités internes Cgs et Cgd. D'autre part on doit tenir compte de la résistance interne Rg du générateur d'entrée.F. f4 ≈186 Hz La figure 21 montre le diagramme de Bode de A pour les basses fréquences.22 : Montage source commune en H. 23 : Approximation de Miller avec : f5≈ 1 2π Rg(CM +Cgs ) Les capacités internes introduisent une fréquence de coupure haute.5. 3 Hz . L'imperfection du découplage de RS en basse fréquence introduit les fréquences supplémentaires f3 et f4. 21 : Fréquences de coupure basses Ordres de grandeur : RG =10 M Ω . Tant que la fréquence est inférieure à 100MHz environ. Fig.Cgs=2pF. Cs et C n'apparaissent plus car ils peuvent être considérés comme des courts-circuits en H. ENT DRO PROT IT D EGE PAR EC OPI UN E +20dB/dec.16Hz 5. Rg g C gd d ve RG C gs vgs g mvgs RD RU vs s Fig.2.C e =100 nF . f2 ≈ 5 .C s =C =10 µ F → f1 ≈ 0 . f3 ≈106 Hz .F.2.BTS ELECTRONIQUE 1ere année avec : ABP = − g m RD RU 2000-2001 Cette fonction de transfert fait apparaître quatre fréquences de coupure basses. Ordre de grandeur : Rg =50Ω. 16 Hz . 106Hz 186Hz +40dB/dec.3Hz R D + RU f1= 1 π RG C e f 2= 1 π (R D + RU ) s C 2 2 f3= 1 f 4 = ( + g m RS ) f 3 1 2 π R SC A dB 20 log A BP +20dB/dec. l'impédance de Cgd est très supérieure à R' D = RD//RU et on peut utiliser l'approximation de Miller en plaçant en parallèle sur Cgs la capacité ' CM =Cgd(1+ gm RD) . On en déduit l'expression du taux d'amplification : A= vs ABP ≈ ve 1 + j f f5 Rg UM ve RG CM+C gs vgs g mvgs ' RD vs Fig.Cgd =1pF → f5≈470MHz DOC page 11 . 4. f1 f2 f3 f4 f Les fréquences f1 et f2 sont dues aux condensateurs de liaison placés à l'entrée et à la sortie de l'amplificateur. Les condensateurs Ce. Le schéma de l'amplificateur devient celui de la figure 22.

2000-2001 A dB 20 log A BP ENT PRO DRO TEG IT D E PA EC RU OPI N E -20dB/dec.BTS ELECTRONIQUE 1ere année Remarque: La fréquence f5 est très élevée et l'approximation de Miller est assez grossière. 470MHz Tableau récapitulatif: f5 f Fig.24 : Fréquence de coupure haute DOC page 12 D.BERQUET fev 2001 Transistor_FET.pm6 UM . L'étude précise du montage montre en réalité l'existence de deux fréquences de coupure situées de part et d'autre de f5.

BTS ELECTRONIQUE 1ere année 2000-2001 DOC page 13 UM ENT DRO PROT IT D EGE PAR EC OPI UN E .

BERQUET fev 2001 Transistor_FET.BTS ELECTRONIQUE 1ere année 2000-2001 DOC page 14 D.pm6 UM ENT PRO DRO TEG IT D E PA EC RU OPI N E .