You are on page 1of 6

5.

0 TIMER0 MÓDULO O temporizador Timer0 módulo / contador tem o seguinte características: • temporizador de 8 bits / contador • legível e gravável • 8 bits prescaler programável por software • interno ou clock externo selecione • Interrupção no estouro de FFh para 00h • Borda selecionar para clock externo Figura 5-1 é um diagrama de blocos do módulo e Timer0 o divisor compartilhada com o WDT. Informações adicionais sobre o módulo é Timer0 disponível no ® PICmicro Mid-Range MCU Família Manual de Referência (DS33023). Timer é selecionada por compensação T0CS bit (OPTION_REG <5>). Em Timer modo, o Timer0 incremento módulo de cada ciclo de ensino (sem prescaler). Se o registo TMR0 é escrito, o incremento da é inibida pelos próximos dois ciclos de instrução. O usuário pode contornar isso escrevendo uma ajustada valor para o registo TMR0. Modo Contador é selecionado através da definição T0CS bit (OPTION_REG <5>). No modo de Contador, será Timer0 incremento tanto em cada borda de subida ou descida do pino RA4/T0CKI. A borda incremento é determinada por The Edge Timer0 Fonte bit de seleção, T0SE (OPTION_REG <4>). Bit Compensação T0SE seleciona o aumento borda. Restrições à entrada de clock externo são discutido em detalhe na Seção 5.2 "Usando Timer0 com um relógio externo ". O prescaler é mutuamente exclusivo compartilhado entre o módulo Timer0 e Watchdog Timer. A divisor não pode ser lida ou escrita. Seção 5.3 "prescaler" detalhes o funcionamento do prescaler.

5.2 Timer0 Usar com uma externa Relógio Quando não prescaler é utilizado, a entrada de clock externo é o mesmo que a saída do prescaler. A sincronização de T0CKI com os relógios fase interna é realizada por amostragem, a saída divisor na Q2 e Ciclos Q4 dos relógios fase interna. Portanto, é T0CKI necessárias para ser elevada para pelo menos 2 Tosc (e um atraso RC pequeno de 20 ns) e baixa para pelo menos 2 Tosc (e um pequeno atraso RC, de 20 ns). Consulte a elétrica especificação do dispositivo desejado.

5,3 Prescaler Existe apenas um prescaler disponível, que é mutuamente partilhados exclusivamente entre o módulo e o Timer0 Watchdog Timer. Um divisor para a atribuição Módulo Timer0 significa que não há divisor para o Watchdog Timer e vice-versa. Esta não é divisor lidos ou escritos (ver Figura 5-1). A PSA e PS2: bits PS0 (OPTION_REG <03:00>) determinar a atribuição prescaler e razão de pré-escala. Quando atribuído ao módulo Timer0, todas as instruções escrito para o registo TMR0 (por exemplo, CLRF 1, MOVWF 1, BSF 1, x. ... etc) irá limpar o prescaler. Quando atribuído de TSH, uma instrução CLRWDT irá limpar o prescaler juntamente com o Watchdog Timer. O prescaler não é lidos ou escritos. Nota: Redação para TMR0 quando o divisor é atribuído a Timer0 irá limpar o prescaler contar, mas não vai mudar o divisor atribuição. CADASTRE-SE 5-1: REGISTAR OPTION_REG

bit 7 RBPU bit 6 INTEDG bit 5 T0CS: TMR0 bit Clock Source Select 1 = transição no pino T0CKI 0 = clock interno ciclo de instrução (CLKO) T0SE bit 4: TMR0 bit Edge Select Source Incremento = 1 sobre a transição de alto a baixo no pino T0CKI Incremento = 0 sobre a transição de baixa a alta no pino T0CKI PSA bit 3: bit de Atribuição Prescaler 1 = prescaler é atribuído ao WDT 0 = prescaler é atribuído ao módulo Timer0 bits 2-0 PS2: PS0: Prescaler bits Taxa Selecione

Legenda: R = pouco legível W = U = gravável bit bit Unimplemented, lido como '0 ' - N = Valor em POR '1 '= Bit é definido '0' = Bit está desmarcada x = Bit é desconhecido. Nota: Para evitar uma indesejada dispositivo Reset, a sequência de instruções mostrada no PIC ® Mid-Range MCU Família Manual de Referência (DS33023) deve ser executado quando a alteração da atribuição do prescaler Timer0 ao WDT. Este seqüência deve ser seguido, mesmo se o TSH está desativado.

6,0 Timer1 MÓDULO O módulo Timer1 é um temporizador de 16 bits / contador consistindo de dois registradores de 8 bits (TMR1H e TMR1L), que são legível e gravável. O par de registradores TMR1 (TMR1H: TMR1L) incrementos de 0000h a FFFFh e se vira para 0000h. A interrupção TMR1, se habilitado, é gerado em excesso, que é travado na interrupção bit de flag, TMR1IF (TIP1 <0>). Esta interrupção pode ser ativado / desativado através da criação / compensação TMR1 interrupção bit de habilitação, TMR1IE (PIE1 <0>). Timer1 pode operar em um de dois modos: • Como um Timer • Como um contador O modo de operação é determinada pelo relógio marque bit, TMR1CS (T1CON <1>). No modo temporizador, Timer1 incrementos cada instrução ciclo. No modo de contador, ele aumenta a cada aumento borda da entrada de clock externo. Timer1 pode ser ativado / desativado através da criação / compensação bit de controle, TMR1ON (T1CON <0>). Timer1 tem também um internos "entrada de Reset". Essa redefinição pode ser gerado por qualquer um dos dois módulos CCP (Seção 8.0 "Capture / Compare / PWM módulos"). Registre-se 6-1 mostra o Timer1 registrador de controle.

Quando o oscilador é habilitado Timer1 (T1OSCEN é set), o RC1/T1OSI/CCP2 e RC0/T1OSO/T1CKI pinos se tornar insumos. Ou seja, o valor TRISC <01:00> é ignorados e estes pinos lido como '0 '. Informações adicionais sobre os módulos do temporizador está disponível em do PIC ® Médio de Referência da Família MCU Manual (DS33023). CADASTRE-SE 6-1: T1CON: Timer1 registro de controle (ENDEREÇO 10h) U U-0-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 - - T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1ON TMR1CS bit bit 7 0 bits 7-6 Unimplemented: Leia como '0 ' bits 5-4 T1CKPS1: T1CKPS0: Timer1 Clock Input bits Prescale Selecione 11 = 01:08 valor Prescale 10 = valor Prescale 01:04 01 = 01:02 valor Prescale 00 = 01:01 valor Prescale bit 3 T1OSCEN: Timer1 Oscilador Habilitar pouco controle 1 = oscilador é habilitado 0 = Oscilador é shut-off (o inversor do oscilador é desligada para eliminar a fuga de energia) T1SYNC bit 2: Timer1 External Clock Input pouco controle da sincronização Quando TMR1CS = 1: 1 = Não sincronizar entrada de clock externo 0 = Sincronizar entrada de clock externo Quando TMR1CS = 0: Este bit é ignorado. Timer1 usa o relógio interno quando TMR1CS = 0. bit 1 TMR1CS: Timer1 Fonte Relógio bit de seleção 1 = clock externo do pino RC0/T1OSO/T1CKI (na borda de subida) 0 = clock interno (FOSC / 4) TMR1ON bit 0: Timer1 Em pouco 1 = Habilita Timer1 0 = pára Timer1 Legenda: R = pouco legível W = U = gravável bit bit Unimplemented, lido como '0 ' - N = Valor em POR '1 '= Bit é definido '0' = Bit está desmarcada x = Bit é desconhecido 6,1 Timer1 Operação em Modo Timer Timer é selecionada por limpar o TMR1CS (T1CON <1>) pouco. Neste modo, o relógio de entrada para o timer é FOSC / 4. O bit de controle de sincronização, T1SYNC (T1CON <2>), não tem efeito porque o relógio interno é sempre em sincronia. 6,2 Timer1 Operação Strike Timer1 pode operar em qualquer um síncrono, ou um Modo assíncrono, dependendo da configuração do

TMR1CS bit. Quando Timer1 está sendo incrementada através de uma externa fonte, os aumentos ocorrem em uma borda de subida. Após Timer1 é habilitado no modo contador, o módulo deve ter sido previamente uma vantagem cair antes que o contador começa a incrementar.