You are on page 1of 16

República bolivariana de Venezuela

Ministerio del poder popular para la defensa


Universidad nacional experimental politécnica de la fuerza
armada bolivariana
(U.N.E.F.A)
Maracay estado Aragua

Simulación #1
SISTEMAS DIGITALES
Circuito Combinacional
Muestra de nombres en el display

Bachilleres:
Aguilera Guillermo CI: 20760963
Escaño Andrea CI: 19949149
Dubraka Chacon CI:
Luis CI:
Sección: TED602

Maracay 14 de mayo del 211


Introducción.
En sistemas digitales existen diversas maneras de trabajar a la hora de
simplificar o minimizar un circuito lógico Combinacional, en este caso
tenemos la tarea de simular un circuito lógico Combinacional con display que
muestre las siguientes letras: G, U, I, L, L, E, r, M, O, d, U, b, r, A, S, K, A,
A, n, d, r, E, A, L, U, I, S. para mostrar esta cantidad de letras en un display
necesitamos la ayuda de una tabla de la verdad,
DISEÑO DEL CIRCUITO COMBINACIONAL

Letra Entradas Salidas (Segmentos del display)


A B C D a b c d e f g
G 0 0 0 0 1 0 1 1 1 1 1
U 0 0 0 1 0 1 1 1 1 1 0
I 0 0 1 0 0 0 0 0 1 1 0
L 0 0 1 1 0 0 0 1 1 1 0
E 0 1 0 0 1 0 0 1 1 1 1
r 0 1 0 1 0 0 0 0 1 0 1
M 0 1 1 0 1 1 1 0 1 1 0
O 0 1 1 1 1 1 1 1 1 1 0
d 1 0 0 0 0 1 1 1 1 0 1
b 1 0 0 1 0 0 1 1 1 1 1
A 1 0 1 0 1 1 1 0 1 1 1
S 1 0 1 1 1 0 1 1 0 1 1
K 1 1 0 0 0 0 0 0 1 1 1
n 1 1 0 1 0 0 1 0 1 0 1
1 1 1 0 X X X X X X X
1 1 1 1 X X X X X X X

Tabla de la verdad del circuito Combinacional asignado


LETRA DIGITO
G 0
U 1
I 2
L 3
L 3
E 4
r 5
M 6
O 7
d 8
U 1
b 9
r 5
A 10
S 11
K 12
A 10
A 10
n 13
d 8
r 5
E 4
A 10
L 3
U 1
I 2
S 11

Combinación de las variables


de entrada para cada letra

Formas canónicas para las funciones de salida


Suma de min términos

a = A BC D + ABC D + ABC D + ABCD + A BC D + A BCD

b = A BC D + ABC D + ABCD + A BC D + ABC D

c = A BC D + A BC D + ABC D + ABCD + A BC D + A BC D + A BC D + A BCD + AB C D

d = A BC D + A BC D + A BCD + ABC D + ABCD + A BC D + A BC D + A BCD


e = A BC D + A BC D + A BC D + A BCD + ABC D + ABC D + ABC D + ABCD + A BC D
+ A BC D + A BC D + AB C D + AB C D
f = A BC D + A BC D + A BC D + A BCD + ABC D + ABC D + ABCD + A BC D + A BC D
+ A BCD + AB C D
g = A B C D +AB C D +ABC D +A BC D +A BC D +A BC D +A BCD +AB C D +AB C D

Simplificación lógica de manera manual.

Minimización de la función de salida a


Minimización aplicando el algebra booleana

a = A BC D + ABC D + ABC D + ABCD + A BC D + A BCD

= A BC D + ABC D + ABC D + ABCD + A BC D + A BCD + ABC D + ABCD


= ( B + B ) AC D + ABC ( D + D ) + A BC ( D + D ) + ABC ( D + D )

= AC D + ABC + A BC + ABC

= AC D +( A + A)BC + A BC

= AC D + BC + AC ( B + B )

= AC D + BC + AC

Simplificación mediante el mapa de karnaugh

C
0 0 1 1
D
0 1 1 0
AB
00 1 0 0 0
01 1 0 1 1
11 0 0 X X
10 0 0 1 1

a = AC D + BC + AC

Minimización de la función de salida b

Minimización aplicando el algebra booleana

b = A BC D + ABC D + ABCD + A BC D + ABC D


= A BC D + ABC D + ABCD + A BC D + A BC D + ABC D + ABCD
= A BC D + ABC ( D + D ) + A B D (C + C ) + ABC ( D + D )

= A BC D + ABC + A B D + ABC
= A BC D + ( A + A) BC + A B D

= A BC D + BC + A B D

Simplificación mediante el mapa de karnaugh

C
0 0 1 1
D
0 1 1 0
AB
00 0 1 0 0
01 0 0 1 1
11 0 0 X X
10 1 0 0 1

b = A BC D + BC + A B D

Minimización de la función de salida c

Minimización aplicando el algebra booleana


c = A BC D + A BC D + ABC D + ABCD + A BC D + A BC D + A BC D + A BCD + AB C D

= A BC D + A BC D + ABC D + ABCD + A BC D + A BC D + A BC D + A BCD + AB C D


+ ABC D + ABCD

= ( A + A) BC D + ( A + A) BC D + ABC ( D + D ) + A BC ( D + D ) + AB C D + ABC D + ABCD

= BC D + BC D + ABC + A BC + AB C D + ABC D + ABCD


= BC ( D + D ) + ABC + A BC + ABD (C + C ) + ABC D

= BC + ABC + A BC + ABD + ABC D + ABCD


= BC + ABC + A BC + ABD + ABC ( D + D )

= BC + ABC + ABC + ABD + ABC


= BC + ( A + A) BC + A BC + ABD

= BC + BC + A BC + ABD + A BC D + A BC D
= BC + BC + A BC + ABD + A BC ( D + D )

= BC + BC + A BC + ABD + A BC
= BC + BC + A B (C + C ) + ABD

= BC + BC + A B + ABD

Simplificación mediante el mapa de karnaugh

C
0 0 1 1
D
0 1 1 0
AB
00 1 1 0 0
01 0 0 1 1
11 0 1 X X
10 1 1 1 1

c = BC + ABD + BC + A B

Simplificación lógica por medio del simulador


Minimización de la función de salida D por medio del simulador
Minimización de la función de salida E por medio del simulador

Minimización de la función de salida F por medio del simulador


Minimización de la función de salida G por medio del simulador

Diagrama lógico de los circuitos de salida


Salida a

Salida b
Salida c

Salida d
Salida e

Salida F

Salida G
Simulación completa.
CONCLUSIÓN

El diseño asignado corresponde a la visualización en un display de las


letras: G, U, I, L, L, E, r, M, O, d, U, b, r, A, S, K, A, A, n, d, r, E, A, L, U, I,
S. Entre los aspectos considerados para su ejecución se encuentran: tabla
de la verdad, formas canónicas de las funciones de salida; simplificación de
las mismas por medio del algebra booleana, así como por el método de los
mapas de Karnaugh.
En la elaboración de la tabla de la verdad se establecieron como
condiciones indiferentes “X” (1110 y 1111), a ciertos literales de entrada.
Para cada segmento del display, a partir de la tabla de la verdad se
estableció una expresión suma de productos (mintérminos). La forma
canónica para cada función de salida, fue simplificada aplicando el algebra
booleana. En la misma forma las funciones de salida fueron minimizadas
mediante el mapa de Karnaugh de la lógica de segmentos.
En el proceso de agrupamiento se tomo en cuenta las condiciones de
adyacencia, de una celda a otra inmediata a ella; así como la adyacencia
entre las celdas de las filas superiores e inferiores y la adyacencia de la
columna izquierda a las situadas en la columna derecha (adyacencia cíclica).
En este mismo orden de ideas, la indicación visual de los estados de
salida del circuito combinacional; se llevo a cabo utilizando un display de
LED 7 segmentos. En este indicador alfanumérico empleado, todos los
cátodos de los siete LEDs, están conectados a una terminal común (cátodo
común).
Esta configuración requiere un circuito de excitación que proporcione un
nivel tensión alta para activar un cierto segmento. En consecuencia cuando
se aplica un nivel alto a las entradas del segmento, el LED se enciende y
circula corriente a través del mismo.