You are on page 1of 77

T.C.

MİLLÎ EĞİTİM BAKANLIĞI

MEGEP
(MESLEKİ EĞİTİM VE ÖĞRETİM SİSTEMİNİN GÜÇLENDİRİLMESİ PROJESİ)

BİLİŞİM TEKNOLOJİLERİ

ARİTMETİK DEVRELER

ANKARA 2008

Milli Eğitim Bakanlığı tarafından geliştirilen modüller;  Talim ve Terbiye Kurulu Başkanlığının 02.06.2006 tarih ve 269 sayılı Kararı ile onaylanan, Mesleki ve Teknik Eğitim Okul ve Kurumlarında kademeli olarak yaygınlaştırılan 42 alan ve 192 dala ait çerçeve öğretim programlarında amaçlanan mesleki yeterlikleri kazandırmaya yönelik geliştirilmiş öğretim materyalleridir (Ders Notlarıdır). Modüller, bireylere mesleki yeterlik kazandırmak ve bireysel öğrenmeye rehberlik etmek amacıyla öğrenme materyali olarak hazırlanmış, denenmek ve geliştirilmek üzere Mesleki ve Teknik Eğitim Okul ve Kurumlarında uygulanmaya başlanmıştır. Modüller teknolojik gelişmelere paralel olarak, amaçlanan yeterliği kazandırmak koşulu ile eğitim öğretim sırasında geliştirilebilir ve yapılması önerilen değişiklikler Bakanlıkta ilgili birime bildirilir. Örgün ve yaygın eğitim kurumları, işletmeler ve kendi kendine mesleki yeterlik kazanmak isteyen bireyler modüllere internet üzerinden ulaşılabilirler. Basılmış modüller, eğitim kurumlarında öğrencilere ücretsiz olarak dağıtılır. Modüller hiçbir şekilde ticari amaçla kullanılamaz ve ücret karşılığında satılamaz.

  

İÇİNDEKİLER
AÇIKLAMALAR ....................................................................................................................ii GİRİŞ ....................................................................................................................................... 1 ÖĞRENME FAALİYETİ - 1 ................................................................................................... 3 1. TOPLAYICI DEVRELERİ.................................................................................................. 3 1.1. Karno Haritaları (Karnaugh Maps) ............................................................................... 3 1.1.1. Karno Haritalarının Kuralları ................................................................................ 3 1.1.2. İki Değişkenli Karno Haritaları N=2 (2-Variables Karnaugh Maps) .................... 4 1.1.3. Üç Değişkenli Karno Haritaları N=3 (3-Variables Karnaugh Maps) .................... 7 1.1.4. Dört Değişkenli Karno Haritaları N=4 (4-Variables Karnaugh Maps) ................. 8 1.1.5. Karno Haritalarında İndirgeme (Karnaugh Map Simplification) ......................... 8 1.2. Toplayıcı (Adder)........................................................................................................ 15 1.2.1. Yarım Toplayıcı (Half Adder) ............................................................................. 15 1.2.2. Tam Toplayıcı (Full Adder)................................................................................. 18 1.2.3. Toplayıcı Entegresi (7483) .................................................................................. 21 UYGULAMA FAALİYETİ .............................................................................................. 24 ÖLÇME VE DEĞERLENDİRME .................................................................................... 27 ÖĞRENME FAALİYETİ - 2 ................................................................................................. 29 2. ÇIKARICI DEVRELERİ ................................................................................................... 29 2.1. Çıkarıcı (Subtractor) ................................................................................................... 29 2.1.1. Yarım Çıkarıcı (Half Substractor) ....................................................................... 29 2.1.2. Tam Çıkarıcı (Full Substractor)........................................................................... 31 2.1.3. Birin Komplementine Göre Çıkarma (Bire Göre Tümleme Alınarak)................ 34 2.1.4. Çıkarıcı Entegresi (7483)..................................................................................... 39 UYGULAMA FAALİYETİ .............................................................................................. 43 ÖLÇME VE DEĞERLENDİRME .................................................................................... 44 ÖĞRENME FAALİYETİ - 3 ................................................................................................. 46 3. ÇARPMA DEVRELERİ.................................................................................................... 46 3.1. Çarpma Devresi (Multiplier)....................................................................................... 46 3.1.1. Bir Bitlik iki Sayıyı Çarpan Devre ...................................................................... 46 3.2. Çarpma Entegresi (74284, 74285) .............................................................................. 54 UYGULAMA FAALİYETİ ................................................................................................ 0 ÖLÇME VE DEĞERLENDİRME .................................................................................... 57 ÖĞRENME FAALİYETİ - 4 ................................................................................................. 58 4. KARŞILAŞTIRMA DEVRELERİ .................................................................................... 58 4.1. Karşılaştırıcı (Comparator) ......................................................................................... 58 4.1.1. Yarım Karşılaştırıcı (Half Comparator)............................................................... 58 4.1.2. Tam Karşılaştırıcı (Full Comparator) .................................................................. 59 4.1.3. Karşılaştırıcı Entegresi (7485)............................................................................. 61 UYGULAMA FAALİYETİ ................................................................................................ 0 ÖLÇME VE DEĞERLENDİRME .................................................................................... 64 CEVAP ANAHTARLARI ..................................................................................................... 70 KAYNAKÇA ......................................................................................................................... 72

i

 Çarpma tümdevre elemanını gerektiğinde geliştirdiği devrelerde kullanabileceksiniz  Karşılaştırma tümdevre elemanını gerektiğinde geliştirdiği devrelerde kullanabileceksiniz. MODÜLÜN AMACI EĞİTİM ÖĞRETİM ORTAMLARI VE DONANIMLARI ÖLÇME VE DEĞERLENDİRME ii . dijital elektronik laboratuarları. aritmetik devrelerde uygulama yapabilecektir ve tümleşik devreler modülünü tamamlamış olacaktır.AÇIKLAMALAR AÇIKLAMALAR KOD ALAN DAL/MESLEK MODÜLÜN ADI MODÜLÜN TANIMI SÜRE ÖN KOŞUL YETERLİK 523EO0025 Bilişim Teknolojileri Bilgisayar Teknik Servisi Aritmetik Devreler Lojik devreler ve tümleşik devreler modüllerinin devamı niteliğindedir. çarpma entegresi (74284–74285). ve dört girişli entegreleri. kablo. Amaçlar  Toplayıcı tümdevre elemanını gerektiğinde geliştirdiği devrelerde kullanabileceksiniz. toplayıcı– çıkarıcı entegresi (7483).  Modül sonunda uygulanacak ölçme araçları ile modül uygulamalarında kazandığınız bilgi ve beceriler ölçülerek değerlendirilecektir. Ortam Elektronik laboratuarları. EXOR. lojik not kapısı. 40/32 “Lojik Devreler” modülünü başarıyla tamamlamış olmak Aritmetik devreler ile çalışma yapmak Genel Amaç Bu modül ile öğrenci.  Çıkarıcı tümdevre elemanını gerektiğinde geliştirdiği devrelerde kullanabileceksiniz. bilgisayar laboratuarları Donanım 5 volt Dc güç kaynağı (9 voltluk pil ve regülatör). and or. Karno Haritası yöntemiyle indirgeme yapabilecek ve gerekli ortam sağlandığında. karşılaştırıcı entegresi (7485). Lojik devrelerin Karno Haritası yöntemiyle indirgenmesini ve aritmetik devrelerin kullanılmasını öğreten bir öğrenme materyalidir. sekiz tane led ve anahtar) yan keski. üç. mikroişlemci laboratuarları. lojik eğitim seti (breadboard. bilgisayar ve elektronik devre tasarım programları  Her faaliyet sonrasında o faaliyetle ilgili değerlendirme soruları ile kendi kendinizi değerlendireceksiniz. EX-NOR kapılarının iki.

Bu modülde göreceğiniz temel matematiksel işlemleri yapan aritmetik devrelerin kullanılmasıyla mikroişlemcilerin olmazsa olmaz ünitesi olan aritmetik lojik birimini (Aritmetic Logic Unit) tanımış olacaksınız. kameralar. hesap makineleri. dijital devrelerin.GİRİŞ GİRİŞ Sevgili Öğrenci. trafik sinyalizasyon sistemleri. akıllı aletler vb. Günümüzde yarı iletkenlerin ucuzlaması. Resim 1 Aritmetik İşlemler Yapılabilen Bir Lojik Eğitim Seti 1 . cep telefonları. hassas çalışması. Dijital elektronik devrelerle tasarlanmış başta bilgisayarlar olmak üzere. üretim tekniklerinin hızlanması. az yer kaplaması ve az güç harcaması gibi özellikler dijital elektronik sistemlerin kullanım sahasını çok genişletmiştir. saatler. cihazlar toplum yaşamını kolaylaştırması açısından büyük önem taşımaktadır. fotoğraf makineleri.

2 .

Hangi terimin kullanıcağını devreyi tasarlayacak kişi belirler. çarpım terim (mintem).1. Her bir kare standart çarpım terimi (minterm. giriş.1 AMAÇ Karno Haritalarını kullanarak lojik ifadeleri sadeleştirmeyi öğreneceksiniz. Karno Haritaları (K-maps) yöntemi. toplamların çarpımı (pos).ÖĞRENME FAALİYETİ-1 ÖĞRENME FAALİYETİ . Karno Haritalarının Kuralları  Karno Haritaları karelerden oluşur. Toplayıcı entegresini gerektiğinde geliştirdiği devrelerde kullanabileceksiniz.1. 1. çarpımların toplamı (sop). Sadeleştirme işlemleri Boolean Matematiği ve Karno Haritaları yöntemleriyle yapılır. Devreler en sade şekilde yani gereksiz devre elemanları kullanılmadan oluşturulmuş olmalıdır. 1. toplam terim (Maxterm). Karno Haritaları (Karnaugh Maps) Dijital elektronikte en önemli kural az maliyetli devreler oluşturmaktır. 3 . dijital elektronikte tanımsız ifade (fi) terimlerini araştırınız. Boolean Matematiğine göre daha kolay ve güvenilir olduğundan dijital devre tasarlanırken daha çok tercih edilir. İkilik sistemde toplama işleminin nasıl yapıldığını araştırınız.çıkış değişkeni. Doğruluk tablosu (truth table) . 7483 toplayıcı entegresinin bacak bağlantılarını ve toplama işlemini gerçekleştirebilecek başka entegreleri araştırınız.1. Bunu yapabilmek için sadeleştirme yöntemleri kullanılır. TOPLAYICI DEVRELERİ 1. ARAŞTIRMA     Karno Haritaları hakkında araştırma yapınız.mi) ya da standart toplam terimi (maxterm-Mi) gösterir. Karno Haritalarının temel mantığını kavradıktan sonra sadeleştirme işlemleri çok basit olarak yapabileceksiniz.

Çözüm ALARM Lojik1 A Lojik0 Lojik0 B Lojik1 4 .2.    1. N= giriş değişkeni. hedef en çok 0’ı gruplamaktır. Karno Haritalarının kutuları doldurulurken doğruluk tablolarından. Tablonuzun kaç kareden oluşacağını tespit etmek için giriş değişken sayısını bilmeniz gerekir. Kutuların içindeki 1’ler dikkate alınır.15. kanonik SOP formdan ve ya kanonik POS formdan yararlanılır. olmalıdır.. Eğer lojik 0 aktifse. Bu devrenin doğruluk tablosunu ve Karno Haritasını oluşturun ve çıkış fonksiyonunu yazın. Ama devreyi tasarlayan kişi isterse aktif lojik 0 seviyesine (toplam terime ) göre de devreyi tasarlayabilir. Çıkış fonksiyonu genelde aktif lojik 1 seviyesine (çarpım terime) göre belirlenir. satır bitiminde bir alttaki satırın solundan sağa doğru numara verilmeye devam edilir. İki Değişkenli Karno Haritaları N=2 (2-Variables Karnaugh Maps) ALARM A B Örnek 1: Bir su tankının seviyelerini kontrol eden A ve B olmak üzere iki adet algılayıcı sensör bulunmaktadır. Kare sayısı=2N formülüyle hesaplanır.10. Hedef en çok 1’i gruplamaktır.5 numaralı başlık altında anlatılmıştır... Kutuların içindeki 0’lar dikkate alınır.7. Gruplar alt alta ya da yan yana olmalıdır.… olmaz. A sensörü su seviyesi ona değdiğinde. B sensörü ise su ona değmediğinde alarmı çalıştırmaktadır.2.6. Gruplamalarda seçilen kutu sayısı 1.8. Eğer lojik 1 aktif kabul edildiyse. Bu sayı 3.9. Bos olan kutular bir demektir ve birler gruplama dışında tutulmalıdır.5.1. Bos olan kutular 0 (sıfır) demektir ve sıfırlar gruplama dışında tutulmalıdır.16. Modülde göreceğiniz örneklerin çoğu aktif lojik 1 seviyesine göre yapılmıştır. Gruplamalar ayrıntılı bir şekilde 1.1.4. Karno Haritaları üzerinde çapraz gruplama yapılamaz. Her bir kareye sıfırdan başlayıp soldan sağa doğru numara verilir.

5 .. Lojik 1 Doğruluk tablosunu çizmeden önce devrenin kaç giriş elemanın olduğunu belirleyeceğiz.  Karno haritasının karelerini. Bu soruda A ve B olmak üzere iki tane giriş değişkenimiz vardır. Renkler tabloya göre uyumlu verilmiştir.  Alarmın lojik olarak hangi seviyede aktif olacak belirleyeceğiz. Doğruluk tablosunu çizeceğiz. Doğruluk tablosu çizildikten sonra giriş değişkeni N=2 olduğundan Karno Haritası 22= 4 elemanlı olacaktır.  Birinci olasılıkta su iki sensörün arasında bir yerdeyse yani a=0 ve b= 0 iken alarm çalışmaz (alarm=0). giriş değişkenleri arasındaki ilişki aşağıdaki şeklide gösterilmiştir. Doğruluk tablosunu çizerken su seviyesinin olasılıklarına göre alarmın çalıp çalmayacağı belirlenecek. 1: Örnek 1’in doğruluk tablosu  Doğruluk tablosuna göre Karno Haritasının oluşturulması aşağıda verilmiştir. Bu son durum yer çekimine göre olamayacağından ötürü bu durum tanımsız (fi(Ф)) olarak değerlendirilecektir.  Mavi değerler a ve b ikilik sistemdeki giriş bilgilerinin onluk sistemdeki karşılığını ve aynı zamanda tablo içindeki kare (minterm) numarasını gösterir.  İkinci olasılıkta tankta su kalmamışsa yani b= 1ve a= 0 iken alarm çalışır (alarm=1).   Şekil 1.  Dördüncü ve son olasılıkta tank hem taşmak üzerededir a=1 hem de tankta su kalmamış b=1 gibi gözükmektedir.  Siyah olan sayılar giriş değişkenlerinin durumlarını gösteriyor.  Üçüncü olasılıkta tankta ki su taşmak üzereyse a=1 ve b= 0 iken alarm çalışır (alarm=1). seviyesinde aktif olduğunu kabul ettik.  Yeşil değerler çıkış fonksiyonunu ve alarmın hangi zamanlarda aktif olduğunu gösteriyor.

(karno kuralları üçüncü madde) Lojik1 seviyesinde giriş değişkenin bir olması kendisini (tabloda siyahla yazılmış olan sayılar).Şekil 1. 4: Çözümlü sorunun şekil 1. B' B A A Şekil 1. 3: İki değişkenli haritanın mintermle gösterimi Şekil 1. A’nın sıfır olduğu yerler değişkenin değili (Ā veya A’ ) olarak gösterilir. A’nın bir olduğu yerler değişkenin kendisi (A) . 2: İki değişkenli doğruluk tablosunu karno haritasına yerleştirme   Sorunun başında devremizi aktif lojik1 seviyesinde kabul ettiğimiz için Şekil 1.2’deki (yeşil olan sayılarda) alarmın bir olduğu yerleri kullanmamız gerekecek. sıfır olması değişkenin değili anlamına gelir.3.'e göre düzenlenmiş hali 6 . Karno Haritalarında mintermleri göstermek amacıyla aşağıdaki şekilde iki değişkenli karno haritaları gösterilmiştir.

1.5’deki doğruluk tablosundaki aktif lojik1’e göre rasgele sonuçlar verilmiştir. sonucu etkilemeyeceğinden karno haritalarında çıkış fonksiyonuna aktif çıkış olarak dahil edilebilir.5’teki gibi üç değişkenli haritalar iki farklı şekilde gösterilebilir.5. 1.  Şekil 1.3. Şekil 1. karno haritasındaysa (BC) 00–01–11–10 Gray kodun sıralamasına göre gösterilmektedir Şekil 1. Karno haritalarında tanımsız (Φ) ifadelerin çıkış fonksiyonunun enaz maliyetle indirgenmesine nasıl yardımcı olabileceği 1. Sonuçtaki sıfırlar kullanılmayacağından sadece sonuçtaki birler haritaya yerleştirilmiştir. İki değişkenli Karno Haritalarındaki bütün kurallar üç değişkenli içinde geçerlidir. (Φ) ile gösterilen ve normalde istenmeyen ya da gerçekleşmesi mümkün olmayan durumlar. Üç Değişkenli Karno Haritaları N=3 (3-Variables Karnaugh Maps) Üç tane giriş değişkeni N=3 için 23= 8 kareden oluşmaktadır. Bunun yanında dikkat edilmesi gerek önemli bir fark vardır. numaralı konuda anlatılacaktır. 5: Üç değişkenli doğruluk tablosu karno haritası Haritadaki sıralamada bir değerden diğerine geçerken her seferinde aynı anda sadece bir bitin yerinin değişmiş olması (gray koda göre haritanın düzenlenmesi) gerekmektedir. İkilik sistemde sayılar doğruluk tablosunda: (BC) 00–01–10–11 şeklinde ilerlerken. Üç değişkenli Karno Haritaları iki değişkenli haritalara benzer şekilde doldurulmaktadır. 7 . Şekil 1.1.1.4’teki her bir kutunun içindeki çarpım şeklindeki ifadelerin arasına toplam sembolü koyarak çıkış fonksiyonumuzu F( Alarm)= AB' +A' B olarak elde etmiş oluruz. Bunun nedeni Karno Haritalarında en doğru ve sade sadeleştirmenin gerçekleştirilmek istenmesidir.

6’daki gibi dört değişkenli haritalar da iki farklı şekilde gösterilebilir. Bu devrenin fonksiyonu f= m3+m12 yani F= A'B'CD+ ABC'D' olur.1. (0011) (1100) 1. Şekil 1. Dört Değişkenli Karno Haritaları N=4 (4-Variables Karnaugh Maps) Dört giriş değişkenli Karno haritalarında iki değişkenli haritalarda ve üç değişkenli haritalarda anlatılan bütün özellikler geçerlidir. Karno Haritalarında İndirgeme (Karnaugh Map Simplification) Karno Haritalarının Boolean matematiğine göre daha kolay ve güvenilirdir.1. Buna göre bu devrenin fonksiyonu F=AB'C olur. Buraya kadar Karno Haritalarının nasıl oluşturulduğunu ve içinin nasıl doldurulduğunu gördünüz. Bu karede A=1. Devre aktif lojik1’e göreyse haritada ki birler kendi aralarında gruplanılır.4. B=0. 6: Dört değişkenli doğruluk tablosu karno haritası Şekil 1. Sadeleştirme yapmadan önce aktif lojik seviyesine göre kareler kendi arasında gruplandırılır. C=1’dir. Özelliklede üç değişkenli haritada anlatılan aynı anda sadece bir bitin değerinin değişmesi (gray koda göre sıralama) kuralı! Dört tane giriş değişkeni N=4 için 24=16 kareden oluşmaktadır.5.6’daki doğruluk tablosundaki aktif lojik1’e göre rasgele sonuçlar verilmiştir. 11 10 0 Şekil 1. 8 .Verilen tablodaki devrenin çıkışında sadece beş numaralı kare (m5) aktif sonuç vermiştir. 1.

4.15. 32. 16. Şekil 1.  9 .sıfırlar kullanılmaz. Eğer grupları göremiyorsanız ikinci bir yolda haritanın ortadan ikiye katlandığı düşünün üst üste gelen karelerde çakışan sıfırlar ya da birler varsa bunlarda kendi aralarında grup oluşturabilir.  Dört kare grup oluşturmuşsa iki değişken yok olur.… vb olabilir. Yani çizeceğimiz karno haritası 23= 8 kareden oluşacaktır. Üçüncü adım devremizin aktif lojik1 mi yoksa lojik0 mı olacağını bilmemiz gerekmektedir. Bunun için verilen her bir ifadenin kaç numaralı (kare) ya da çarpım terim (minterm) olduğunu bulacağız.7. Devre aktif lojik0’e göreyse haritada ki sıfırlar kendi aralarında gruplanılır. Kutu sayısı 3. birler kullanılmaz. Verilen ifade çarpımların toplamı (kanonik sop form) olduğundan bu devrenin lojik1’ de aktif olduğu anlaşılır. 2. 8. Örnek 2: F= x'yz + x'yz' + xy'z' + xy'z boole fonksiyonunu karno haritası kullanarak sadeleştirin.9. Gruplamalarda kutu sayısı 1.10.5. Dördüncü adım karno haritasının aktif çıkışlara göre içinin doldurulmasıdır.… olamaz. Soruya bakıldığında x.y ve z haricide başka giriş değişkeni olmadığına göre bu devrede N=3’tür diyebiliriz. Şekil 1.  16 kare grup oluşturmuşsa dört değişken yok olur. 7: Üç değişkenli karno haritası   İkinci adım üç değişkenli karno haritası çizilir.  Sekiz kare grup oluşturmuşsa üç değişken yok olur. Birinci adım olarak karno haritasının kaç değişkenli olduğu bulunmalıdır.  Bir eleman hiçbir gruba katılamıyorsa tek olarak işleme tabi tutulur. Gerekirse bir eleman birden fazla gruplamada için kullanılabilir. Vereceğimiz örneklerde boole ifadeleri kullanarak karno haritasının oluşturmayı da görmüş olacaksınız. Örneğin x'yz ifadesine karşılık gelen ikili sayı 011’dir ve 011 karesindeki m3 minterminin çıkışta aktif yani bir olduğunu temsil eder.6. Gruplar alt alta ya da yan yana olmalıdır. Gruplamadaki en önemli ikinci nokta en fazla grubu bulup değişken ve kapı sayısını azaltmaktır.10-11-12-13’ e bakınız.  İki kare grup oluşturmuşsa bir değişken yok olur. Karno Haritaları üzerinde çapraz gruplama yapılamaz.

8: Boolean ifadenin minterme çevrilmesi ve karno haritasına aktarma  Soruda bu fonksiyon F= ∑m (2. grubun kapsadığı kutularda değişiklik göstermeyen değişkenler alınır.3. Haritada yan yana olan birler kendi aralarında ikili gruplamaya örnektirler. (Kanonik SOP formun kalıp gösterimi FCSOP= ∑(m (.4..3.. İki karede de aynı ve bir olduğundan B değişkenin kendisi kullanılacaktır. ∑m (2. İki terimde de farklılık gösterilmediği ve ikisinde de sıfır olduğu için A değişkeninin değili kullanılacaktır.. Bu gruplamadan çıkan sonuç A'B dir. Bu yüzden C değişkeni kullanılmayacaktır. C değişkenine bakıldığında C’nin ilk terimde bir ikinci terimde ise sıfır olduğu görülmektedir..5) şeklinde de verilebilirdi. F= x' y z + x' y z' + x y' z' + x y' z F= 0 1 1 + 0 1 0 + 1 0 0 + 1 0 1 F= m3 + m2 + m4 + m5 Şekil 1.8’deki m3 ve m2 mintermlerine bakıldığında: A değişkeni ikisinde de sıfırdır.  A'B AB' Şekil 1.)). B değişkenine baktığımızda iki terimde de bir olduğu görülür.4.. Aşağıda haritanın gruplandırılmış hali bulunmaktadır. ∑ (sigma) işareti matematikte birden fazla toplamı temsil etmek (hesaplatmak) için kullanılan bir semboldür. Bulunan sonuçlar birleştirildiğinde sadeleştirilmiş çıkış fonksiyonu F= A'B + AB' bulunur.) + Φ(. Değişiklik gösteren değişkenler etkisiz sayılır örneğin Şekil 1. Grupların tanımları çıkarılırken..5)= m2+m3+m4+m5’dir... 9: Gruplanmış ve Sadeleştirilmiş Karno Haritası 10 . İkinci gruplamaya da aynı şekilde bakıldığında sonucu AB' çıkar.

11: İkili Gruplama Örnekleri 2 11 .  İkili gruplamalara örnek b) Anlamsız Gruplama a) Anlamsız Gruplama c) Doğru Gruplama d) Yanlış Gruplama a) F= AB'+AB+A'B b) F= A'B+ A c) F= A+B (En sade ve doğru hali) d) Çapraz gruplama olmaz Şekil 1. 10: İkili Gruplama Örnekleri 1 a) Anlamsız Gruplama b) Anlamsız Gruplama F= AB'C' + BC + AB F= AC' + BC + AB c) Doğru Gruplama F= AC' + BC BC d)Yanlış Gruplama AC' Şekil 1.Aşağıda çeşitli gruplama örnekleri verilmiştir.

Şekil 1.  Dörtlü gruplamalara örnek b) F=B'+D' a) F= C' Şekil 1.11’de görüldüğü gibi gruplama en sade sonucu verecek şekilde olmalıdır. 12: Dörtlü gruplama örnekleri 1 B’C BC c) F= AB' + CD d) F= B'C' + BC Şekil 1. 13: Dörtlü gruplama örnekleri 2 12 .

Şekil 1.15: Sekizli ve 16’lı gruplama örnekleri 2  Devre tasarımında lojik0 aktif seçildiğinde Karno Haritasının indirgenmesinde toplam terimler (maxterm) kullanılır ve sıfırlar gruplanır.14: Sekizli gruplama örnekleri 1 Şekil 1. Sıfıra göre yapılan indirgemelerde değişkenin kendisi sıfırla. Çarpım terimler (Maxterm) toplamların çarpımını veren terimlerdir. değili birle temsil edilir.16’da gösterilmiştir. Sekizli ve 16’lı gruplama örnekleri Şekil 1. 13 .

Л M(1.M6 ve M7’le gösterilen karelere sıfır verdikten sonra sıfırlara göre sadeleştirme yapmamız gerekmektedir...M3.c olmak üzere üç tanedir. Л (pi) terimi verilmiş ifadelerin çarpımlarını bulan matematiksel bir terimdir.1 Tanımsız İfadelerin Karno Haritalarında Kullanılması 1.    Kanonik POS formun kalıp gösterimi FCPOS=Л ( M( .16(a): Karno haritalarında sıfıra göre ikili gruplama Örnek 3: f(A.7. Bu tür olması mümkün olmayan olayları doğruluk tablosunda gösterirken tanımsız (fi (Φ) ) ifadeleri kullanılır.1.3) fonksiyonunun karno haritasını çizin.B.1. Buna göre Karno Haritasında M1.) ) Giriş değişkenleri a.  A+C’ A’+B’ Şekil 1..7)= M1* M3 * M6 * M7 ’dir..3. başlık numaralı konuda verilen bir numaralı örneğin çözümünde gerçekleşmesi imkansız olan bir olay vardı. tanımsız olarak bırakılarak oluşturulmuş karno 14 .) * Φ(.b.2.16(b): Karno haritalarında sıfıra göre indirgeme örnek soru  İndirgeme sonucu F= (A+C’) * (A’+B’) bulunur. 1.F= B F= A+B F= (A+B) (A'+B') Şekil 1....6.C)= Л (1.6. Birden fazla çarpımı göstermek için kullanılır.5. Tanımsız ifadelerin çıkışta lojik aktif olduğu düşünülerek oluşturulan Karno haritasındaki gruplama sayısının.. Mİ=mi’ dir Л ile gösterilen fonksiyonlarda lojik0 aktif seviyedir..

ALARM= AB' + A' B ALARM= A+B Şekil 1.2. 1. Bu toplama işlemi dört olasılık üzerine kuruludur.2. Aritmetik işlemlerin en temeli ikilik sistemdeki iki bitin toplamasıdır. 1.2) + Φ (3) şeklinde de gösterilebilir. Tümleşik devrelerde kullanılan iki temel toplayıcı tipi vardır. ÖRN: F=∑ m (1. alarm= ∑ m (1. Bu örnekte tanımsız ifadenin aktif sayılması devrenin maliyetini düşürücü yöndedir ve devre için en ucuz tasarım olan A+B kullanılmalıdır. 15 .2. başlık numaralı konuda verilen 1 numaralı örneğin çözümünü tekrar inceleyelim.8) Doğruluk tablosundaki tanımsız ifadenin tanımsız sayıldığı karno haritasında gruplanan devrenin çıkış fonksiyonu ALARM= AB' + A'B (beş kapı ve iki giriş ile tasarlanır) olarak bulunurken. Birden fazla tanımsız ifade olursa araya virgül konarak gösterilir.9) + Φ (3. üç bitin toplanmasını yapan devreye tam toplayıcı devresi adı verilir. Yarım Toplayıcı (Half Adder) Yarım toplayıcı devresi ikilik sistemdeki birer bitlik iki sayının toplanmasıyla olur.17: Tanımsız ifadelerin karno haritalarında kullanılması Doğruluk tablosu ve karno haritaları yukarda verilmiştir. 1.7.haritasındaki gruplamaya göre artış gösterdiği (maliyetin azalacağı) durumlarda (devrenin çıkışı daha sade hale gelecekse) tanımsız ifadeler lojik aktif sayılabilir. Bu devre.1. doğruluk tablosundaki tanımsız ifadenin aktif (lojik1) sayıldığı ikinci Karno hartasında gruplanan devrenin çıkış fonksiyonu ALARM= A+B (bir kapı iki giriş ile tasarlanır) olarak bulunur.2. Toplayıcı (Adder) Sayısal bilgisayarların gerçekleştirdikleri işlemlerden birisi aritmetik işlemlerdir.1. İki bitin toplamasını yapan devreye yarım toplayıcı.

Bunlar toplama (Sum (S)) ve elde (Carry (C)) fonksiyonlarıdır. S=AB'+A'B= A B  Çıkış fonksiyonlarına göre devrenin tasarımını çizeceğiz ve çizdiğimiz devreyi bilgisayar üzerinde simülatör programlarda deneyeceğiz 16 . Takip edeceğimiz adımlar:  Devrenin doğruluk tablosunu hazırlayıp doğruluk tablosuna göre her iki çıkışın Karno Haritalarını çizeceğiz. 1. taşması tahmin edilen bit sayısına göre hesaplanır. 18: Yarım toplayıcı devresinin doğruluk tablosu ve çıkış fonksiyonlarının karno haritaları  Karno haritalarının sadeleştirmelerini yapıp çıkış fonksiyonlarını bulacağız. Bu sonuç iki bit çıktığından taşma olmuştur. Böylece bütün devre iki kapıyla yapılmış olur.1. Yarım toplayıcı devresinde bir bit taşma olduğundan iki tane çıkış fonksiyonu kullanılır. Elde Çıkışının Fonksiyonu C= AB Toplam Çıkışının Fonksiyonu S=AB'+A'B toplam fonksiyonunu iki and ve bir or kapısı olmak üzere üç kapı yerine EX-OR kapısıyla sadece tek bir kapıyla yapabiliriz. Elde biti taşma olup olmadığını göstermek için kullanılır. Yarım Toplayıcı Devrenin Tasarımı Yarım toplayıcı devresini çizebilmemiz için lojik devre tasarlama adımlarını takip etmemiz gerekmektedir. Şekil 1. Böyle durumlarda taşma olmaması için çıkış fonksiyon sayısı.2.1.A=0 ve B=0 olması 0 + 0 = A=0 ve B=1 olması 0 + 1 = A=1 ve B=0 olması 1 + 0 = 0 1 1 A=1 ve B=1 olması 1 + 1 = 10 onluk sistemdeki ikinin karşılığı ikilik sistemde “10” (bir sıfır) dır.

S=0 S Şekil 1. Resim 1. Devrenizi kurmadan önce uygulama faaliyetindeki işlem basamakları ve önerileri okuyunuz.A A B Lojik1 B HA Lojik1 S Lojik0 S a) A=0. S=1 C A HA C B (Half Adder) Yarım Toplayıcı C b) A=1.1: Yarım toplayıcı devrenin toplam çıkışının eğitim setinde kurulması 17 . B=1 C=0. 19: Yarım toplayıcı devrenin simülatör (crocodile physics) programındaki uygulaması ve sembolik entegre gösterimi  Simülatör programda kurduğumuz devre doğru çalıştıysa devremizi kuracağız. B=1 C=1.

A+B + C Ci Co S Şekil 1.2. 21: Tam toplayıcı devresinin çıkış fonksiyonlarının karno haritaları 18 .1. Bunlardan biri toplam (sum) diğeri elde (carry out) çıkışıdır.1. Girişteki elde (Ci ) A+B işleminden gelen toplam değeriyle toplanır. Şekil 1. 1. S=A+B+Ci işleminden sonra oluşan eldeyi temsil eder. üçüncü düşük değerlikli bitte bir önceki toplamadan (A+B) gelen elde (carry input) bitidir.2. Bir bitlik üç sayıyı toplayan devrede tam toplayıcı (full adder) devresidir.20: Tam toplayıcı devresinin doğruluk tablosu ve tam toplama işlem basamakları  Her iki çıkışın Karno Haritalarını çizeceğiz. Bu yüzden devrenin iki çıkış fonksiyonu vardır. Takip edeceğimiz adımlar:  Devrenin doğruluk tablosunu hazırlayacağız. Co. A+B işleminde elde oluşursa varsa direk Co ‘ ı bir olur. Tam Toplayıcı (Full Adder) Bir bitlik iki sayıyı toplayan devrelerin yarım toplayıcı olduğunu gördünüz. Üç girişin maksimum alabileceği değer birdir ve üçünün bir olması durumda çıkış 1+1+1= (11)2‘dır. İlk iki giriş toplama yapılması istenen iki bir bitlik sayıyı.2. S=A+B+Ci şeklinde formül haline getirilebilir. Tam Toplayıcı Devresinin Tasarımı Tam toplayıcı devresini çizebilmemiz için lojik devre tasarlama adımlarını takip etmemiz gerekmektedir.2. Tam toplayıcı devresinin üç girişi vardır.

S=Ci (A B )=(A B ) Ci toplama fonksiyonu bulunmuş oldu. 19 .  Çıkış fonksiyonlarına göre devrenin tasarımını çizeceğiz. Bu yüzden aşağıdaki gibi yazılabilir. Karno haritasına göre anlamsız bir sadeleştirme olmasına rağmen bu devrede daha az kapı sağladığından anlamlı hale gelmiş olur. Özel bir durum olduğundan gruplama aşağıdaki gibi yapılabilir. Bu devre Co çıkışının karno haritasını grupladığımızda normalde altı kapı ile yapılırken Co çıkışına daha farklı bir gruplama yapılırsa beş kapı ile de yapılabilir.  S= AB'Ci'+ABCi+A'B'Ci+A'BCi' ( daha az kapı kullanabilmek için ayrı ayrı Ci ve Ci' ortak parantezlerine aldık)  S= Ci(AB+A'B') + Ci' (AB'+A'B) (Birinci parantez EX-NOR = (EXOR)' ikinci parantez EX-OR kapısının formülünü göstermektedir.)  S=Ci(A B)' + Ci'(A B) bu ifadede (A B) gördüğümüz yere X yazdığımızı varsayalım  S= CiX'+Ci'X denklemini buluruz bu da bir EX-OR kapısıdır.22: Tam toplayıcı devresi Bu haliyle devremiz toplam yedi kapıyla tasarlanıyor. Lojik devre tasarlamanın en önemli kuralı az maliyetli olması yani az kapı kullanılmasıydı. Karno haritalarının sadeleştirmelerini yapıp çıkış fonksiyonlarını bulacağız. Tam toplayıcı devresinin sadeleştirilmiş toplam çıkış fonksiyonu. (Demorgan kurallarından değişme özelliği)  Tam toplayıcı devresinin sadeleştirilmiş elde çıkışı Co= AC+AB+BCi olarak bulunur. A B Ci Toplam Elde/ Co Şekil 1. S= Ci X Son olarak X gördüğümüz yere (A B) ’yi tekrar geri yazdığımızda. ve çizdiğimiz devreyi bilgisayar üzerinde simülatör programlarda deneyeceğiz.

A B Ci A FA HA HA S Ci Co S B (Full Adder) Tam Toplayıcı Co FA Şekil 1.  Simülatör programda kurduğumuz devre doğru çalıştıysa devremizi kuracağız. (A B) toplam fonksiyonunda zaten kullanılacağından burada (A B)’yi tekrar kullanmayarak bir kapıdan tasarruf edilmesi sağlanmış olmaktadır. 20 . Yeni devre aşağıdaki gibidir.Şekil 1.  Buradan da Co= Ci(A B) + AB çıkar.24’ten de anlaşılacağı gibi tam toplayıcı devresi iki yarım toplayıcının kullanılmasıyla da elde edilebilir.24: İki yarım toplayıcının birleştirilmesiyle oluşturulmuş tam toplayıcı devresi ve sembolik entegre gösterimi Şekil 1. 23: Tam toplayıcı devrenin karno haritasının özel durum gruplaması Karno haritasından bulunan indirgemeye göre.  Co= AB'Ci+A'BCi+AB bu sonuç Ci parantezine alınır  Co= Ci(AB' + A'B) + AB çıkar.

Toplama işlemi genel formatı B4 A4 B3 A3 B2 A2 B1 A1 Co4 FA Ci4 Co3 FA Ci3 Co2 FA Ci2 Co1 FA TT Ci1 C0 S4 S3 S2 S1 Şekil 1.26: Dört bitlik paralel toplama devresi Paralel toplamada ilk elde girişi Ci =0 olmalıdır. Toplayıcı Entegresi (7483) 1. İki dört bitlik sayının toplanması için dört tane tam toplayıcı kullanılması gerekmektedir.1.25.2.2. A4 A3 A2 A1 B4 B3 B2 B1 Co S4 S3 S2 S1 S1 = A1 + B1 + Ci1 S2 = A2 + B2 + Ci2 S3 = A3 + B3 + Ci3 S4 = A4 + B4 + Ci4 + Şekil 1.3.1 Paralel Toplama Paralel toplamada her bir iki biti toplamak ve oluşan eldeyi bir sonraki iki bite aktarmayı sağlamak için tam toplayıcılar kullanılır.3. Yukarıdaki devrede birinci toplamanın elde çıkışı kendinden sonraki toplamanın elde girişini oluşturur (Co1= Ci2 ) . 21 . Çünkü A1+B1 ilk işlemdir ve daha öncesinde elde doğuracak bir işlem yapılmamıştır.

Toplamının doğru olması için Cin girişi lojik0 olmalıdır.27: Örnek dört bitlik paralel toplama devresi 1. S=A+B+Cin A4 A3 A2 A1 B4 B3 B2 B1 Co S4 S3 S2 S1 + A3 B2 A2 B1 A1 B0 A0 GND 1 2 3 4 5 6 7 8 4 0 0 8 16 15 14 13 12 11 10 9 VCC B3 Cout S3 S2 S1 S0 Cin A4 S3 A3 B3 VCC S2 B2 A2 1 2 3 4 5 6 7 8 7 4 8 3 16 15 14 13 12 11 10 9 B4 S4 Cout Cin GND B1 A1 S1 Şekil 1.nl/~ganswijk/chipdir/giicm/) 7483 entegresini kullanarak iki tane dört bitlik sayıyı toplayan devreyi oluşturmak aşağıdaki adımlar takip edilir.xs4all. 22 .B1.A1. B3.A2.2.BO giriş değişkenlerinin her biri bir anahtara. Devredeki VCC ucu +5 Voltluk Dc güç kaynağına.25’ teki devreye yerleştirip sonucunu bulacağız. GND ucu toprağa. A3.28: Dört bitlik iki sayıyı toplayan-çıkaran entegrelerin bacak bağlantıları ( http://www.    0 ve 1 (+5V) bilgilerini elde ederek çeşitli sayıları elde etmek için.3.2 7483 Entegresi İkilik Sistemde Dört Bitlik İki Sayıyı Toplama 7483 entegresinde yapılan toplama işlemi paralel toplama mantığına göre yapılmaktadır.B2. Bu entegre ikilik sistemdeki dört bitlik iki sayının toplamasını yapar.Örnek 4: Aşağıdaki toplama işlemini şekil 1. 1 1001 + 1011 10100 1 0 0 0 0 1 1 1 0 1 1 1 1 Co FA FA FA FA 0 1 0 1 0 0 Şekil 1. Toplam (S) ve elde (Cout) çıkışlarına led bağlanacaktır.A0.

S1. A4 A3 A2 A1 B4 B3 B2 B1 Ci a) 7+15=22 b) 7+7 = 14 S4 S3 S2 S1 Ci Şekil 1.S2.S0 toplam ve Cout elde çıkışları her biri birer lambaya (led) bağlanır. Devre Şekil 1.29: Dört bitlik iki sayıyı toplayan devrenin 7483 entegresiyle simülatör (crocodile physics) programda yapılması  Simülatör programda kurduğumuz devre doğru çalıştıysa devremizi kuracağız. 23 . S3.28’deki bacak bağlantılarını dikkate alarak kurulmalıdır simülatör programdakine göre değil.

soruyu daha kolay çözmenizi sağlayacaktır. Kullanılan entegrelerin bacak devrenizi plakete (breadboard) ve ya bağlantılarının bulunduğu bir belgeyi lojik eğitim setinize kurunuz.  Devre çıkışı lojik1 de mi yoksa Lojik0 da mı aktif olacak belirleyiniz. bitten oluşacağını belirleyiniz.  Hata olmaması için çıkışın bit sayısının taşma olmayacak şekilde düşülmesi  Devrenin girişinin ve çıkışının kaç gereklidir.  Karno haritalarında gruplama  Çıkış fonksiyonuna bakarak devre için kurallarına uygun şekilde gruplama gerekli elemanları belirleyiniz. yaparsanız en doğru indirgemeyi yapmış ve en az maliyetli çıkışı bulmuş  Çıkış fonksiyonunuzu verecek devreyi olursunuz. 24 . Karno haritasının kalıbını hazırlarken  Doğruluk tablosuna bakarak Karno haritadaki karelerin numaralarının haritasının içini doldurunuz.UYGULAMA FAALİYETİ UYGULAMA FAALİYETİ İşlem Basamakları Öneriler  Dört bitlik bir sayıya bir ekleyen  Çıkışın Lojik1 de aktif olması sizin devreyi tasarlayınız.  Giriş değişken sayılarına bakarak Karno  Devrenin doğruluk tablosunu haritasının kaç kareden oluşacağını 2N hazırlayınız. yanınızda bulundurun.  Bilgisayardaki devreniz doğru sonuçlar veriyorsa devrede kullanılan lojik  Dijital elektronik devre elemanları 5V elemanları son olarak tekrar belirleyip. sıralamalarının Gray koda göre verildiğini unutmayınız. formülüne göre hesaplayabilirsiniz. Her bir çıkış  Karno haritasına göre indirgeme yapıp için ayrı Karno haritası hazırlayınız. İndirgemenizin doğruluğunu bilgisayardaki simülatör programlarda kontrol etmek için Karno haritalarının kurup.  Simülatör program olarak. ile çalışır. EWB gibi programlardan yararlanabilirsiniz. Crocodile Technology. her bir çıkışın fonksiyonunu bulunuz. devreyi çalıştırınız indirgemesini yapan programları internetten bulabilirisiniz.  Plaket (breadboar) kullanmayı hatırlamıyorsanız devreyi yanlış kurmamak için uygulama öğretmeninizden ya da laboratuar eşinizden nasıl kullanıldığını hatırlatmasını isteyiniz.

kablolarınızı tek tek kontrol etmek yerine devreyi baştan tekrar kurarsanız doğru sonuca daha kolay ulaşabilirisiniz. HD74LS83AP Entegrenin 1 numaralı bacağı  Entegreleri takarken bacak bağlantıları ve numaraları çok önemlidir. Devrenizde kullanacağınız bütün kapıların bulabilirseniz aynı seriye ait olmasına dikkat ediniz.  Devre elemanlarını plakete (beardboard) aşağıdaki gibi yerleştirildikten sonra kablo bağlantılarını yapmaya başlarsanız devrenizi daha kolay kurabilirsiniz.  Özellikle karmaşık devrelerde hata yaparsanız. Bacak numaraları kırmızı çerçevenin altından başlar alt sıra bitince kırmızı çerçevenin üstünden devam eder. Devrenizde kullanacağınız entegrelerin kullanılmayacak duruma gelebilme ihtimalini düşünerek yanınızda yedeklerini bulundurunuz. Kullanacağınız entegrelerin 74*** serisine mi ait yoksa 40** serisine mi ait olduğuna dikkat edin. 25 . Entegreyi yukarıdaki gibi yazısı bize göre düz olacak şekilde yerleştirildiğinde kırmızı ile çerçeveye alınmış kısmın (çentiğin) altındaki ilk bacak entegrenin 1 numaralı bacağıdır.

Entegre başnoktaları (çentikleri) 26 .

(C'+D). A) 0008 B) 1000 C) 1010 D) 0100 Aşağıdakilerden hangisi tam toplayıcı devresinde bulunan giriş veya çıkışlardan biri değildir.ÖLÇME VE DEĞERLENDİRME ÖLÇME VE DEĞERLENDİRME OBJEKTİF TEST (ÖLÇME SORULARI) Aşağıdaki soruları dikkatlice okuyarak uygun cevap şıkkını işaretleyiniz. 6. (C+D') B) B' D' + C' D+ A' B' C' C) (B'+D'). 3. 5. A) Elde Girişi ( Carry Input) HA B) Elde Çıkışı (Carry Output) Yarım Toplayıcı C) Birinci sayı D) Toplam ( sum) 7. 1. A)74285 B) 7483 C) 7485 D) 74284 Aşağıdakilerden hangisi yarım toplayıcı devresinde bulunan giriş veya çıkışlardan biri değildir. 27 . Aşağıdakilerden hangisi Karno Haritalarında kullanılan indirgeme (gruplandırma) yöntemlerinden biri değildir? A)2 B) 4 C) 6 D) 16 Giriş değişken sayısı N=4 olan Karno Haritası kaç kareden oluşmaktadır. (A' B' C') D) B' D' + C' D 2. 4 bitlik toplam yapan entegre aşağıdakilerden hangisidir. A)64 B) 4 C) 16 D) 8 (3+5)10 =( _ _ _ _)2 toplam işleminin ikilik sistemdeki sonucu aşağıdakilerden hangisidir. A) (B+D). 4. A) Elde Girişi ( Carry Input) FA B) Elde Çıkışı (Carry Output) Tam Toplayıcı C) Borç girişi ( Borrow input) D) Toplam ( sum) Aşağıdaki Karno Haritasının çıkış fonksiyonunun en sade hali hangi boole ifadesinde verilmiştir.

Boole Cebrine göre daha güvenilir ve kolay bir yöntemdir. Parantez içlerine D (Doğru) ya da Y (Yanlış) harflerini koyarak cevaplarınızı verin.(_____) DEĞERLENDİRME Cevaplarınızı cevap anahtarı ile karşılaştırınız. 13. ( _____) Tam toplayıcı devre birer bitlik iki sayının toplamını veren devredir. Yanlış cevap verdiğiniz ya da cevap verirken tereddüt yaşadığınız sorularla ilgili konuları geri dönerek tekrar inceleyiniz. 15. A) B) C) D) Bundan sonraki sorularda verilen cümlelerin doğru mu yanlış mı olduğu size sorulmaktadır. 14. 10. 28 . (_____) Karno haritalarında sadece bire göre indirgeme yapılabilir. (_____) Doğruluk tablolarında bulunan tanımsız durumlar karno haritalarında aktif çıkış olarak kullanılabilirler. Aşağıdaki doğruluk tablosunun karno haritası aşağıdakilerden hangisidir. Bir bitlik iki sayının toplamını bulan devrenin adı nedir? A) Tam toplayıcı B) Yarım toplayıcı C) Yarım çıkarıcı D) Karno haritası Aşağıdaki Karno Haritasının çıkış fonksiyonunun en sade hali hangi boole ifadesinde verilmiştir. Devrelerin sadeleştirilmesinde kullanılan yöntemlerden Karno Haritası yöntemi. Tüm sorulara doğru cevap verdiyseniz diğer modüle geçiniz.8. A) F= (A+B) *(A'+B') B) F= (A'+B) *(A+B') C) F= AB+ A'B' D) F= A' B+ AB' 9. 12. 11. (______) Dört bitlik bir sayıyı sabit iki sayısıyla toplayan devrenin çıkışı enaz 5 bit olur. Doğru cevap sayınızı belirleyerek kendinizi değerlendiriniz.

29 .Çıkarıcı entegresinin bacak bağlantılarını ve çıkarma işlemini gerçekleştiren başka entegreleri araştırınız. Dijital elektronikte çıkarma ve toplama işlemleri arasındaki ortak noktalar ve farkların neler olduğunu araştırınız. ikiye göre tümenle nasıl yapıldığını ve tümleme alamaya neden ihtiyaç duyulduğunu araştırınız. Çıkarıcı (Subtractor) Çıkarma devreleri toplama devresine benzer. A=0 ve B=0 olması 0 . Toplayıcı devresinde toplam çıkışı ile fark (difference) çıkışı.1. ÇIKARICI DEVRELERİ 2.ÖĞRENME FAALİYETİ–2 ÖĞRENME FAALİYETİ . 2. elde çıkışı ile de borç (borrow) çıkışı yer değiştirince yarım çıkarıcı devresi elde edilmiş olur. Çıkarma işlemleri de toplama işlemi gibi dört olasılık üzerine kuruludur. İkilik sistemde çıkarma işleminin nasıl yapıldığını araştırınız. Yarım Çıkarıcı (Half Substractor) Yarım çıkarıcı devresi ikilik sistemdeki birer bitlik iki sayının çıkartılmasıyla olur.0 = 0 A=1 ve B=0 olması 1 .2 AMAÇ Çıkarıcı tümdevre elemanını gerektiğinde geliştirdiği devrelerde kullanabileceksiniz ARAŞTIRMA      7483 dört bit Toplayıcı. Bire göre tümleme ( birin komplementi). Alınan borcun doğruluk tablosunda gösterilmesi gerekir bunun için alınacak borçlar içinde bir çıkış fonksiyonu oluşturulur. 2. İşaret biti terimini araştırınız. Bu devrenin doğruluk tablosu basit çıkarma kurallarına göre düzenlenir.0 = 1 A=1 ve B=1 olması 1 .1.1.1 = 0 A=0 ve B=1 olması 0 – 1 = 1 (borç 1) Sıfırdan bir çıkmayacağı için bir sonraki bitten bir borç alınır ve ikilik tabanındaki 10 sayısından bir çıkarılır.

Yarım Çıkışı Devre Tasarımı Yarım çıkarıcı devresini çizebilmemiz için lojik devre tasarlama adımlarını takip etmemiz gerekmektedir.1. Fark çıkışına baktığımızda doğruluk tablosuna gerek olmadan da artık sonucu görebilirsiniz.1. Eğer kapıları iyi bilmiyorsanız yarım toplayıcı devresinde olduğu gibi Karno Haritasından gerekli sadeleştirmeleri yaparak ta doğru sonucu bulabilirsiniz. ve Çizdiğimiz devreyi bilgisayar üzerinde simülatör programlarda deneyeceğiz.  Çıkış fonksiyonlarına göre devrenin tasarımını çizeceğiz. Y 30 . 1: Yarım çıkarıcı deresinin doğruluk tablosu ve fark ve borç çıkışlarının karno haritaları  Karno haritalarının sadeleştirmelerini yapıp çıkış fonksiyonlarını bulacağız. Fark çıkışı (Difference) Fark= XY'+X'Y= X Borç çıkışı (Borrow) Borç=X'Y bulunur. X Y Şekil 2.2. Çıkışı 0-1-1-0 olan kapı EX-OR kapısıdır. Takip edeceğimiz adımlar:  Devrenin doğruluk tablosunu hazırlayıp doğruluk tablosuna göre her iki çıkışın Karno Haritalarını çizeceğiz.1.

2.134) . 2000.1. Bu devre için b değişkeni ile borç çıkışının karıştırılmaması için giriş değişkenleri olarak X. 2.Y.Bi çıkış değişkenleri olarak ta F (fark) ve Bo (borç çıkışı) kullanılacağız. X çıkarılan sayı. Bi’de daha önce alınan borcu gösterecektir. 31 . 1.Y=1 X=1.X Y X Y HS Fark Borç X=0. Y çıkan sayı.1.2. Tam Çıkarıcı (Full Substractor) Daha düşük değerlikli kademeden bir borç alınmış olabileceği dikkate alınarak iki biti birbirinden çıkaran tümleşik (kombinasyonel) bir devredir ve üç giriş ile iki çıkıştan oluşur (Mano. s. 2. Takip edeceğimiz adımlar:  Devrenin doğruluk tablosunu hazırlayıp doğruluk tablosuna göre her iki çıkışın Karno Haritalarını çizeceğiz.Tam Çıkarıcı Devrenin Tasarımı Yarım çıkarıcı devresini çizebilmemiz için lojik devre tasarlama adımlarını takip etmemiz gerekmektedir. Y=0 X HS (Half Substractor) Fark Y Yarım Çıkarıcı Borç Şekil 2.2: Yarım çıkarıcı devresinin simülatör (crocodile physics) programındaki uygulaması ve sembolik entegre gösterimi  Simülatör programda kurduğumuz devre doğru çalıştıysa devremizi kuracağız.

F çıkışı EX-OR kapılarıyla yapılırsa devre yedi kapıyla yapılabilecek. yani borç çıkışının bir olması demek olacaktır.      F= XY'Bi'+X'YBi'+ XYBi +X'Y'Bi Bi ve Bi' ortak parantezlerine alacağız. Bi =1 seçeneğinde (1-0) parantez içindeki işlemden sonuç pozitif (+1). Negatif bir sonuç çıkmadığı için borç çıkış fonksiyonu sıfır Bo = 0. Tablodaki X=0. F= Bi (XY +X'Y') + Bi ' (X'Y+ XY') ilk parantez iki girişli EX-NOR kapısı.Sadece bu çıkarma devresi için özel bir durum olarak tam çıkarıcı devrenin doğruluk tablosunu onluk tabanda çıkarma yapıyormuş gibi düşünüp çıkışları (X-Y)-Bi formülüne göre doldurabilirsiniz. Y=1. Y=0. Toplayıcı devresinde yaptığımız işlemleri fark çıkışı içinde yapacağız. İşlem sırasındaki sırayla gerçekleşen çıkarma işlemlerinden herhangi bir tanesinden sonra sonucun negatif çıkması borç alınmış. Bu yüzden F çıkışını en sade hale getireceğiz ve devreyi daha az kapılı haliyle tasarlayacağız. fark çıkışı da işlemin sonucunda sıfır çıktığı için sıfır F=0 olacaktır. X=1.3’deki sadeleştirilmiş çıkışlara göre bu devre için toplam 12 kapı gerekmektedir. 3: Tam çıkarıcı devresinin doğruluk tablosu ve çıkış fonksiyonlarının karno haritaları  Karno haritalarının sadeleştirmelerini yapıp çıkış fonksiyonlarını bulacağız. Bir sonraki adım olan (-1+1)işleminin sonucu da bize farkı (F=0) verecektir. 32 . ve çizdiğimiz devreyi bilgisayar üzerinde simülatör programlarda deneyeceğiz. Şekil 2. İlk önce (0-1)’den parantez içinden negatif bir değer çıkar bu yüzden borç çıkışı Bo =1 olacaktır. daha sonra ki işlemde de 11 sonuç sıfır çıkacaktır. Çıkış fonksiyonlarına göre devrenin tasarımını çizeceğiz. F= Bi (X Y)' +Bi ' ( X Y) F= X Y Bi bulunur. ikinci parantezde iki girişli EX-OR kapısıdır. Bi Bo= YBi + X'Y+ X' Bi F= XY'Bi'+X'YBi'+ XYBi +X'Y' Bi Şekil 2. Bi =1 seçeneğini inceleyelim.

Devreyi iki yarım çıkarıcının birleştirilmesiyle tam çıkarıcı elde ederek tasarlayacağız. Simülatör programda üç girişli OR olmadığından devreye bu şekilde bağlanmıştır fakat bu tarz bağlama OR kapısının özelliğinden dolayı sonucu etkilememektedir. 33 . 4: Tam çıkarıcı devresinin simülatör (crocodile physics) programındaki uygulaması1 ve sembolik entegre gösterimi Devrenin Bo çıkışında kullanılan OR kapısı üç girişli olmalıdır. Bunun için borç çıkışının Karno Haritasındaki indirgemeyi tam toplayıcıda yaptığımız gibi özel bir durum olarak tekrar ele alacağız.X Y Bi F X FS F (D) (Full Substractor) Bo o B Y X Y Bi Bi Tam Çıkarıcı B F Bo Bo Şekil 2.

1. Tüm mikroişlemcili sistemlerde negatif sayılar. . . Üç şekilde kullanılabilir. 6: İki yarım çıkarıcının birleştirilmesiyle oluşan tam çıkarıcı  Simülatör programda kurduğumuz devre doğru çalıştıysa devremizi kuracağız.0011 ikilik sistemdeki sayının işaretli gösterimi 11101 ikiye tümleme alınarak gösterilebilir.0011 ikilik sistemdeki sayının işaretli gösterimi 11100 bire tümleme alınarak. pozitif sayılarınsa tümleyeni alınmaz. tümleyeni alınarak saklanır.3. Onluk sistemde sayıların önüne “+” ve ya “-“ işaretleri konulur.Bo Bo= XYBi + X'Y+ X' Y'Bi Bo= Bi (X' Y'+ XY) + X'Y Bo= Bi (X Y) + X'Y Şekil 2. Çıkarma işlemi pozitif bir sayının negatif bir sayıyla toplanmasıdır (A+ (-B)).0011 ikilik sitemdeki sayının işaretli gösterimi 10011 olarak. Mikroişlemcili sistemler genelde bir işaret biti içerirler ve çoğunlukla bu bit en büyük değerlikli bitten sonra gelir. İşaret (signed) biti birse sayı negatif.    . 34 . 2. 5: İki yarım çıkarıcının birleştirilmesiyle tam çıkarıcı elde etmek düzenlenen yeni borç çıkışı fonksiyonu X Y Bi FS HS HS Fark Borç Şekil 2. sıfırsa sayı pozitiftir. Birin Komplementine Göre Çıkarma (Bire Göre Tümleme Alınarak) İkilik sistemde yapılan çıkarma işlemlerinin esasında toplama devreleri yatar.

A girişinin bire göre tümlemesi olur. V kontrol girişi olmak üzere.  X işleminde Y sayısı negatif olan sayıdır. Bire göre tümleme. X + ( Y' ) Co S Negatif bir sayıyla pozitif bir sayı toplandığında toplama. bir yerine sıfır konarak yapılır. Y pozitif hale gelir. Bunlar ikiye ve bire (birin komplementine) göre tümleyenini alma yöntemleridir. A girişin kendisi olur. pozitif sayı büyükse pozitif. Bir bit için bire göre tümleme işlemi lojik EX-OR kapılarıyla yapılabilir.7: Bir bitlik ve bire göre tümleme yapan devre Çıkarma işleminin bire göre tümleneni yöntemine göre yapılması. İşaretsiz gösterimlerde işaret biti (unsigned) bulunmadan da işlemler yapılır ve sonuç doğru çıkar. sıfır yerine bir. negatif sayı büyükse negatif olacaktır. V lojik1 olduğunda çıkış. V kontrol girişi lojik0 olduğunda çıkış. 35 . Taşan bitlerle işaret bitini karıştırmayınız.İkilik sistemde tümleyenini bulmak için iki yöntem vardır. İkiye göre tümleme ise sıfır yerine bir. sıfırsa sonuç pozitiftir. X  Y BF + (-Y) Co S İlk işlem olarak Y sayısının bire göre tümleneni alınır. Bire ve ikiye tümleme işlemlerinin avantajları hem pozitif hem de negatif sayıların kolayca toplanabilmesi ve çıkarılabilmesidir. Çıkan sonucun işaret biti birse sonuç negatif. bir yerine sıfır konulduktan sonra çıkan yeni sayıya bir eklenerek yapılır. V=1 V=1 A=1 A=0 Şekil 2.

0001 sonucu bulduk işaret biti sıfır olduğundan sonuç (00001)2 = +(1)10 çıkar. mavilerse taşma biti için kullanılmıştır. Bu yüzden sonucun en sağdaki bitine taşan elde bitini ekleyeceğiz. ?  Kırmızılar işaret biti için. Bu yüzden sonucun tümleyenini alacağız. Çıkarma işlemlerinde taşma oluştuğu (Co=1) zaman sayının pozitif olduğu taşma oluşmadığında ise sayının negatif (Co=0 ) olduğu görülmektedir. Örnek 6 : 3-2= .... 00011 + 11001 0 10100 Co=0 taşma yoktur. 10011 sonucu bulduk işaret biti bir olduğundan sonuç (1011)2 = –(3)10 çıkar. -(2)10 = (10010)2 10010’ın bire göre (3)10 = (00011)2 (Dört bite göre yapılacak) tümleyeni 11101’ dir. Bu yüzden sonucun tümleyenini alacağız.. 36 . 0001 sonucu bulduk. -(6)10 = (0110)2 10110’ın bire göre +(3)10 = (00011)2 (Dört bite göre yapılacak) tümleyeni 11001’ dir. 0011 sonucu bulduk. İşaret Bitsiz Yapılımı: 0011 + 1101 1 0000 Co=1 taşma vardır..Örnek 5: 3-6= . mavilerse taşma biti için kullanılmıştır... İşaret biti olmadığın sayının negatif mi pozitif mi olduğunu taşma bitine göre söyleyeceğiz.. Bu yüzden sonucun en sağdaki bitine taşan elde bitini ekleyeceğiz.. 00011 + 11101 1 00000 Co=1 taşma vardır.. ?  Kırmızılar işaret biti için. İşaret Bitsiz Yapılımı: 0011 + 1001 0 0100 Co=0 taşma yoktur.

Y
n bit

X n
Tümleyici

N - TAM TOPLAYICI n Y-X
Şekil 2. 8: N bitlik paralel çıkarma devresi

X4

X3

X2

X1

Y4
Cout 1

X4'

Y3 X3'

Y2 X2' C1

Y1 X1'

FA

C3

FA

C2

FA

FA
Tam Toplayıcı

Ci

S4

S3

S2

S1

S4' /

S4

S3' / S3

S2' /

S2

S1' /

S1

Cout2

FA

C3

FA C2

FA

C1

FA
Ci 0/1

Cout

S4' / F4

S3' / F3

S2' / F2

S1' / F1

Şekil 2. 9: Dört bitlik paralel çıkarma devresi

37

Şekil 2.9’da işaret biti (unsigned) kullanılmadan (işaretsiz) dört bit paralel toplama ve bire tümleme yöntemleri kullanılarak çıkarma işleminin yapılması gösterilmiştir. Toplama işlemi sonunda çıkarma işleminin tam sonucunun bulunabilmesi için sonucun pozitif ve ya negatif olmasına göre (Cout1’e bakarak) Cout1,S4,S3,S2 ve S1’in işlemine devam edilmiştir.  Toplama işlemi sonunda elde (taşma) yoksa (Co= 0) hesaplanan S’nin tümleyeni alınır doğru sonuç elde edilmiş olur. ( Elde çıkışının sıfır olması |X| > |Y| olduğu ve sonucun negatif olduğu anlamına gelir.) Elde varsa (Co= 1), eldenin S’nin en sağdaki bitine (LSD’ye) eklenmesiyle doğru sonuç elde edilmiş olur. (Elde çıkışının bir olması |X| < |Y| olduğu ve sonucun pozitif olduğu anlamına gelir.) Birinci ve ikinci maddede anlatılan çevirmelerin devreye nasıl bağlandığını çıkarma entegresi konusunda göreceksiniz.

2.1.3.1. Birin Komplementine Göre Dört Bitlik İki Sayıyı Çıkaran Devrenin Tasarımı

Tümlemeler

FA

FA

FA

FA

Şekil 2.10: Dört bitlik iki sayıdan birinden diğerini paralel çıkaran devre (3+ (-6))

Mavi çerçeveli kısımlar tümleme işlemini, kırmızı çerçeveli kısımlarda tam toplayıcıları (Full Adder) göstermektedir. Bu devre, Şekil 2.8.’in devre olarak simülatör programda kurulmuş halidir. Örnek4’te Y=3, X=6’ dır. Cout=0 çıkmıştır. Cout sıfır olduğunda çıkan sayının tümleyeni alınması gerekliydi ve çıkan sayıdan negatif olarak bahsedilmesi gerekiyordu. (1100)2 sayısının tümleyeni (0011)2’dir. (0011)2= (3)10 çıkan sonucun negatif olduğunu da (Cout=0’dan) biliyoruz o zaman çıkan sonuç – 3’tür diyebiliriz.

38

Şekil 2.10. da aynı devrenin Örnek5’ e göre uygulanması vardır. Cout=1 çıkmıştır. Cout=1 olduğunda sadece Cout’ta oluşan biri çıkan sayının en küçük değerlikli bitine ekliyorduk. Bu soruda sonuç (0000)2 çıkmıştır. Buna Cout’ta bulunan 1 eklendiğinde yeni sonuç (0001)2= (1)10 olur. Çıkarma işlemi sonunda sonucun pozitif olduğu zamanlarda Cout=1 çıktığından bu işlemin sonucu +1’dir.

Şekil 2.11: Dört bitlik iki sayıdan birinden diğerini paralel çıkaran devre (3+ (-2))

2.1.4. Çıkarıcı Entegresi (7483)
Aritmetik çıkarma işlemi de toplam işleminde oldu gibi 7483 ve toplama yapan diğer entegreler tarafından (4008, 74283) yapılır.  Göstergeler (Display) ve LED sadece bu devre için ve görsellik amaçlı kullanılmıştır devrenin çalışmasına etkileri yoktur. LED yanarsa çıkarma sonucu negatiftir. Şekil 2.12. ve 2.13. çıkarma işlemi devresi bire tümleme yöntemine göre kurulmuştur. Entegreli Çıkarma devresinde ikinci bir toplayıcıya; bir numaralı toplayıcıdan Cout=1 çıktığında bu biri birinci toplayıcıdan çıkan sonucun en küçük bitine eklemek için ihtiyaç duyulmuştur. Sıfırın toplamada etkisiz eleman olduğu unutulmamalıdır. Y1,Y2,Y3,Y4 giriş bitlerinin her biri sırayla A1,A2,A3,A4 bacaklarıyla bir numaralı toplayıcı entegresine bağlanacak.

 

39

Şekil 1. Ci girişinin bir numaralı entegreye bağlanmadan önce not kapısıyla değilinin alınmasının (lojik0 olmasının) sebebi bu devrenin bire göre tümlemeye yöntemine uygun yapılmaya çalışılmasıdır.X4 giriş bitlerinin her biri birer EX-OR kapısının bir bacağına bağlandıktan sonra EX-OR kapılarının çıkışları sırayla B1.B4 bacaklarıyla bir numaralı toplayıcı entegresine bağlanacak. (Bir numaralı entegrenin Ci girişinde lojik1 olması istenirse devrenin baştan ikiye göre tümleme yöntemi uygun düzenlenmesi gerekir)     Bu devrenin doğru çalışması için gerekli kilit noktaları. (EX-OR kapısın bir bacağı sabit lojik1 olduğundaysa çıkış fonksiyonu.X2.12. girişin tersi olur).X2.Q3. birinci entegrenin elde girişi (Ci) ve elde (Cout) çıkışıdır. Cout sıfır olduğundan ikinci toplama entegresiyle yapılan toplama sonucu bozmaz.’deki 3-2=1 işleminde birinci toplayıcı entegrenin Cout=0 olduğundan tam sonuç için Q4.X3.X3 girişlerinin bire göre tümleme yapmasını sağlar.A4 girişlerine bağlanacak.A3.X3.X3 girişlerine bağlı olan EX-OR kapılarının X1.X3.Q1 çıkışlarının bire göre tümlemesinin alınması gerekmektedir.Q2. Tümleme almak için birinci entegrenin çıkış bitlerine EX-OR kapıları bağlanmıştır. Birinci toplayıcı entegrenin Q4. X1.X2.A2. Örnek 5 ve Örnek 6 bakıldığında bunun nedenini hatırlayabilirisiniz.Q2.Q2.B2. Y4 Y3 Y2 Y1 X4' X3' X2' X1' Co S3 S2 S1 S0  + 40 .B3.Q3. Bir numaralı toplayıcı entegresinin çıkışları Q4.Q1 çıkışlarına hangi işlemlerin uygulanacağı birinci entegrenin elde çıkışına (Cout) göre değişmektedir. X1.Q1 bitlerinin her biri birer EX-OR kapısının bir bacağına bağlandıktan sonra iki numaralı toplayıcı entegresinin A1. Entegrede Ci girişi lojik1 (Ci=1) olması.Q3.

İkinci toplama entegresinin kullanmayacağınız ve sonuca etkisi olmayacak bacakları boşta (lojik0) bırakılır.İşaret Y4 Y3 Y2 Y1 X4 X3 X2 7483 -1 X1 7483 X’in tümlemesi Y+X’ SS S+1 Şekil 2. dört bitlik bir sayıyı çıkaran devrenin 7483 entegresiyle ve bire göre tümleme yöntemi kullanılarak yapılmasının simülatör programda uygulanması Şekil 1.Q2.Q1 çıkışları değiştirilmeden en küçük değerlikli bitine (LSD) Cout’nun eklenmesi gerekmektedir. Çıkışın değiştirilmeden entegreye gitmesi için EX-OR kapısının bir bacağının sabit lojik0 olması gereklidir (EX-OR kapısın bir bacağı sabit lojik0 olduğunda çıkış fonksiyonu.13.12: Dört bitlik bir sayıdan. Cout=1 olduğunda Q4. Çıkışa bir (Cout’u) eklemek içinde iki numaralı toplama entegresini kullandık. teki 6–3=-3 örneğinde birinci toplama entegresinin Cout çıkışında lojik1 bilgisi vardır.Q3. girişe eşit olur). 41 .

İşaret Y4 Y3 Y2 Y1 X4 X3 X2 X1 7483 7483 X’in tümlemesi Y+X’ SS’ S’+0 Şekil 2.13: Dört bitlik bir sayıdan. dört bitlik bir sayıyı çıkaran devrenin 7483 entegresiyle ve bire göre tümleme yöntemi kullanılarak yapılmasının simülatör programda uygulanması 42 .

1. kurmanızda kolaylık sağlayacaktır.1.UYGULAMA FAALİYETİ UYGULAMA FAALİYETİ İşlem Basamakları Öneriler  4 bitlik iki sayıdan birinden diğerini çıkaran devreyi 2’ye tümleme yöntemini ve 7483 entegresini  İkilik sistemde 2’ye göre tümlemenin kullanarak kurunuz.3 ve 2.  Devrenizi çizmeden önce öğrenme faaliyeti ikide 2.  Devreniz doğru çalıştıysa devrede kullanacağınız elemanları belirleyiniz.  Devrenizi elektronik ortamda kurunuz. nasıl yapıldığını öğrenmeniz bu soruyu daha kolay çözmenizi sağlayacaktır.  Devrenin kağıt üzerinde çizimini gerçekleştiriniz.4 numaralı  Kağıt üzerinde tasarladığınız devreyi konuları tekrar etmeniz devrenizi simülatör programda uygulayınız. 43 .

Bir bitlik iki sayıyı birbirinden çıkaran devre aşağıdakilerden hangisidir? A) Tam çıkarıcı B) Yarım çıkarıcı C) Tam toplayıcı D) Çarpıcı 4... İşleminin ikilik sistemde gösterimi ve sonucu aşağıdakilerden hangisidir? Sonuç en son işlemi yapılmamış elde çıkışıyla olan haliyle verilmiştir. Onluk sistemdeki 9 sayısının ikilik sistemdeki bire göre tümlemesi aşağıdakilerden hangisidir? A) 0110 B) 0111 C) 1000 D) 1001 3.. 1. İşleminin ikilik sistemde gösterimi ve sonucu aşağıdakilerden hangisidir? Sonuç tümleme alınmadan önceki haliyle verilmiştir. Onluk sistemdeki -6 sayısının ikilik sistemdeki bire göre tümlemesi aşağıdakilerden hangisidir? İşaret biti de gösterilecektir. A) 0110 B) 0111 C) 1000 D) 1001 7. 0011 0011 1100 1100 A) B) C) D) +0101 +1010 +1010 +0101 1000 1101 10110 10001 2. X kontrol girişinin durumuna göre girişin bire göre tümlemesini alabilen veya girişin aynısını çıkışa yansıtan kapı hangisidir? A) OR B) NOR C) AND D) EX-OR 6.. Aşağıdakilerden hangisi tam çıkarıcı devresinde bulunan giriş veya çıkışlardan biri değildir.. A) 11001 B) 00111 C) 10001 D) 01110 44 .serisi entegre aşağıdakilerden hangisidir? A) 7485 B) 4070 C) 7483 D) 74284 8. Onluk sistemdeki 3-5= .. A) Elde Girişi ( Carry Input) B) Borç Çıkışı (Borrow Output) FS C) Borç girişi ( Borrow input) Tam Çıkarıcı D) Fark (difference ) 5. Çıkarma işlemlerinde kullanılan 74--. Onluk sistemdeki 9-7 = .ÖLÇME VE DEĞERLENDİRME ÖLÇME VE DEĞERLENDİRME OBJEKTİF TEST (ÖLÇME SORULARI) Aşağıdaki soruları dikkatlice okuyarak uygun cevap şıkkını işaretleyiniz.

İki bitlik bir sayıdan sabit iki sayısını çıkaran devrenin doğruluk tablosu aşağıdakilerden hangisidir? A) B) C) D) DEĞERLENDİRME Cevaplarınızı cevap anahtarı ile karşılaştırınız. 45 .9. Doğru cevap sayınızı belirleyerek kendinizi değerlendiriniz. Tüm sorulara doğru cevap verdiyseniz diğer öğrenme faaliyetine geçiniz. Birin komplementine göre dört bitlik paralel çıkarma işlemi yapan devrede hangi kalıp sembolik tümleşik devre kullanılır? A) Tam toplayıcı B) Yarım toplayıcı C) Yarım çıkarıcı D) Not kapısı 10. Yanlış cevap verdiğiniz ya da cevap verirken tereddüt yaşadığınız sorularla ilgili konulara geri dönerek tekrar inceleyiniz.

74285. İkilik sistemde toplama ve çıkarma işlemlerinin nasıl yapıldığını araştırınız.1. birinde etkisiz eleman olduğudur. Çarpma görevi olmadığı halde yardımcı elemanlarla çarpma işlemini gerçekleştiren entegreleri araştırın. Ne borç ne de elde çıkışı gibi bir çıkışa ihtiyaç vardır.1. ARAŞTIRMA      İkilik sistemde çarpma işlemi yapılırken nelere dikkat edildiğini araştırınız. 3. ÇARPMA DEVRELERİ 3. 0*0=0 0*1=0 1*0=0 1*1=1 görüldüğü üzere çıkış bir bit olacaktır. Çarpma Devresi (Multiplier) 3.1. 74284 çarpma işlemini yapan entegrelerinin bacak bağlantılarını ve çarpma işlemini yapan başka entegreleri araştırınız.ÖĞRENME FAALİYETİ–3 ÖĞRENME FAALİYETİ .3 AMAÇ Çarpma tümdevre elemanını gerektiğinde geliştirdiği devrelerde kullanabileceksiniz. 46 . İki tane bir bitlik sayının dört olasılığı vardır bunlar. Bir Bitlik iki Sayıyı Çarpan Devre Bir bitlik iki sayının çarpılmasında hatırlamamız gereken en önemli nokta çarpmada sıfırın yutan eleman. Çarpma sembolü ile gösterilen lojik kapıyı araştınız. Lojik devre tasarım sırasına göre sorunun cevabını düşündükten sonraki ilk işlem olarak tablosunu daha sonrada karno haritasını çizip sadeleştirmeyi yapacağız.

A B A B Şekil 3. Çıkışın kaç bit olduğunu bulmak için iki bitlik en büyük sayının kaç olduğu bulmamız ve bu sayıyı kendisiyle çarpmamız yeterli olacaktır.Çarpma= AB Şekil 3.2. (3*3= 9) Dokuz sayısı iki bitlik iki sayının çarpılmasında çıkabilecek en büyük sayıdır ve ikilik sistemdeki karşılığı dört bitle gösterilir (1001).1: Bir bitlik iki sayıyı çarpan devrenin doğruluk tablosu ve karno haritası Doğruluk tablosuna bakıldığında karno haritası çizilmeden de çarpma işleminin çıkışının and kapısı çıkışını verdiği görülmektedir.2(a): Bir bitlik iki sayıyı çarpan devre 3. Buna göre iki bitlik iki sayının çarpılması devresinin dört tane çıkış fonksiyonu olacaktır. İki Bitlik İki Sayıyı Çarpan Devre  Devrenin doğruluk tablosunu hazırlayacağız: İşaretsiz iki bitlik iki sayıyı çarpan devresinin dört girişi vardır. 47 . Doğruluk tablosunu çizebilmemiz için bu devrenin çıkış sayısını hesaplamamız gerekmektedir.1. İkilik sistemdeki iki bitlik en büyük sayı 11’dir buda onluk sitemdeki 3 sayına eşittir.

 Doğruluk tablosuna bakarak bütün çıkışların karno haritalarının çizeceğiz.2(b): İşaretsiz iki bitlik iki sayıyı çarpan devrenin doğruluk tablosu Doğruluk tablosunun çıkışları iki sayının onluk sistemdeki karşılıklarının birbiriyle çarpıldıktan sonra çıkan sayının ikilik sisteme çevrilmesiyle bulunur.2(c): İki bitlik iki sayıyı çarpan devrenin çıkışlarının karno haritaları 48 . Tabloyu dikkatle inceleyiniz. a) b) Şekil 3.Şekil 3.

Karno haritalarında sadeleştirilmelerinden sonra elde edilen fonksiyon çıkış fonksiyonları. ve çizdiğimiz devreyi bilgisayar üzerinde simülatör programlarda deneyeceğiz. 49 .Ç3 c) d) Şekil 3.2(d): İki bitlik iki sayıyı çarpan devrenin çıkışlarının karno haritaları  Karno haritalarının sadeleştirmelerini yapıp çıkış fonksiyonlarını bulacağız.  Ç0= A0B0  Ç1= A1B1' B0 + A0B1B0' + A1'A0B1 + A1A0' B0  Ç2= A1A0' B1 + A1B1B0'  Ç3= A1A0B1B0  Çıkış fonksiyonlarına göre devrenin tasarımını çizeceğiz.

3: İşaretsiz iki bitlik iki sayıyı çarpan devrenin simülatör programda (crocodile tecnology) uygulanması  Simülatör programda kurduğumuz devre doğru çalıştıysa devremizi kuracağız. Çarpılacak sayıların pozitif mi.Ç0 Ç1 Ç2 Ç3 Şekil 3. negatif mi olduğudur. Sayıların negatif olması çarpma işlem sıralarını etkilemez. İşaret bitlerine bakılarak yapılabilir. 50 .

Birinci sıradaki en sağdaki tam toplayıcının birinci giriş değeri olarak A1*X0’işleminin sonucu.Çarpma işlemi paralel bağlı tam toplayıcıalrla gerçekleştirilebilir. A sayısı her bir satırsa X sayısının sabit bir bitiyle ( Alt satıra geçerken X sayısının kullanılan biti de X sayısının bir sonraki bitiyle değişir) çarpılır. ikinci giriş değeri olarak ta A0*X1 işleminin sonucu kullanılmış. 1111 * 1111 1111 1111 1111 * 15 15 75 15 + 11100001 225 + 1111 Şekil 3.4: Tam toplayıcılar kullanılarak yapılan işaretsiz iki pozitif sayıyı çarpma işlemi (15*15)  Devrede A sayısı çarpılan sayı X sayısı çarpan sayıdır. A0* X0’ tan çıkan sonuç matematik kurallarına uygun olarak direk aşağıya indirilmiştir. Bu işlemlerden çıkan sonuçlar tam toplayıcıların girişlerini oluşturur.   51 . İlk toplamada elde olmadığından elde girişinden sıfır verisi verilmiştir.

5’teki işaretli çarpma işleminde çarpacağımız sayılardan negatif olanının çarpma yapmadan önce 2’ye göre tümleyeni alınmış. Şekil 3. En sağda bulunan toplayıcıların toplam çıkışları da direk en aşağı indirilir. Her bir toplayıcının toplam çıkışı kendine sonra gelen toplayıcının girişlerinden bir tanesini oluşturmaktadır. Çıkan sonuç negatif olduğundan tekrar 2’ye göre tümleyeni alınırsa sonuç 11110001 çıkacaktır. En soldaki toplayıcılarda farklı olarak giriş değeri bir üstteki en soldaki toplayıcının taşma çıkışından alınmaktadır.5: Tam toplayıcılar kullanılarak yapılan işaretli bir negatif bir pozitif sayıyı çarpma işlemi (15* (-15)) Şekil3. Bunun nedeni çarpma işlemi kurallarına bağlı olarak bir alt satıra geçince bir bit sola kayarak yazılmaya başlanmasıdır. 52 . Sonuçtaki işaret bitinin negatif olması için 1 olması gerekmektedir. Çarpma işleminde negatif * pozitif= negatiftir. Daha sonra çarpma işlemi yapılmıştır. Bunun için en son toplam işleminin çıkışının değili alınmıştır. İkinci satırının en sağında ki tam toplayıcının birinci giriş değerini A0*X2 çarpımının sonucu ikinci giriş değerini de bir üstündeki tam toplayıcının toplam çıkışından gelen sonuç oluşturmaktadır.

7: Tam toplayıcılar kullanılarak yapılan işaretli iki pozitif sayıyı çarpma işlemi (7 *7) 011 * 110 3* (-2 )= 6 + 00 11 1110 53 .Şekil 3.6: Tam toplayıcılar kullanılarak yapılan işaretli iki negatif sayıyı çarpma işlemi ((-15) * (-15)) Şekil 3.

Buna göre bu devrenin çıkışı sekiz bit olmalıdır. 74285 entegresi kullanarak yapacağımız çarpma devresinde dikkat etmemiz gereken önemli bir nokta.İşaretli çarpma işlemleri varsa negatif sayıların tümleyenini almadan sayıları çarpıp en son sonucun başına işaret biti getirilerek de yapılabilir.6 ta görülen tam toplayıcılar yerine tam çıkarıcılar bulunur.2. Çarpma Entegresi (74284. Sekiz çıkışı elde etmek için iki adet entegreyi birbirine paralel bağlamak gerekmektedir. Aritmetik devrelerle ilgili. D kalanı göstermektedir. http://tima-cmp. Şekil 3.imag. 3. Şekil 3.htm#RedPP sitesini ve sitedeki animasyonlu örnekleri inceleyin. 74285 entegresinin bacak bağlantılarına bakıldığında dört çıkışı olduğu görülmektedir. 54 . Dört bitlik en büyük iki sayıyı çarptıktan sonra çıkan sayı sekiz bittir. bu devrenin çıkış sayısını bilmemizdir. Çıkarma işlemleri de negatif sayıların toplamı olduğundan gerekli düzenlemelerle tam toplayıcılar kullanılarak da bölme işlemi yapılabilir. D böleni. Bölme (divider) işlemi de çarpma işlemine benzer şekilde yapılır.fr/~guyot/Cours/Oparithm/english/Multip. Aralarındaki fark ise tam toplama devreleri yerine tam çıkarma devreleri kullanılarak yapılmasıdır. 74285) İkilik sistemdeki çarpma işlemlerini en hızlı gerçekleştiren devreler paralel çarpma devreleridir.8: Tam çıkarıcılar kullanılarak yapılan işaretsiz bölme işlemi (15/3) A bölüneni. Qbölümü.

1B. Her iki entegrenin Vcc uçlarına 5V’a.9: Dört bitlik iki sayıyı çarpan entegrenin (74285) bacak bağlantıları      Sekiz bitlik sonuç için iki adet 74285 kullanmamız gerekecektir. X3 X2 X1 X0 VCC 1D GND 1C 1B 1A 7 Y0 4 Y1 2D 2 2C 8 Y2 2B 5 Y3 2A 5V GA GB VCC 1D GND 1C 1B 1A 7 Y0 4 Y1 2D 2 2C 8 Y2 2B 5 Y3 2A Y3 Y2 Y1 Y0 GA GB Şekil 3.2C 2B 2A 1D 1A 1B 1C GND 1 2 3 4 5 6 7 8 7 4 2 8 5 16 15 14 13 12 11 10 9 VCC 2D / GA / GB Y0 Y1 Y2 Y3 Şekil 3. 1D girişlerine dört bitlik birinci sayının girişleri bağlanır. 2B. 1C. Birinci ve ikinci entegredeki 2A. 2D girişlerine dört bitlik ikinci sayının girişleri bağlanır. 2C. Birinci ve ikinci entegredeki 1A. GND uçlarına da toprağa bağlanacaktır. Paralel bağlı iki entegrede de girişler aynı olacağından sonuç etkilenmeyecektir. 10: Dört bitlik iki sayıyı çarpan devrenin 74285 entegresiyle yapılmış hali 55 .

taşma olmayacak şekilde düşülmesi gereklidir.  Çıkış fonksiyonuna bakarak devre için  Dijital elektronik devre elemanları 5V ile çalışır. hazırlayınız. 56 .  devrenizi plakete (breadboard) ve ya lojik eğitim setinize kurunuz.  Plaket (breadboard) kullanmayı  Çıkış fonksiyonunuzu verecek devreyi hatırlamıyorsanız devreyi yanlış bilgisayardaki simülatör programlarda kurmamak için uygulama kurup. devreyi çalıştırınız öğretmeninizden ya da laboratuar eşinizden nasıl kullanıldığını  Bilgisayardaki devreniz doğru sonuçlar hatırlatmasını isteyiniz.  Devrenizi elektronik ortamda kurunuz. gerçekleştiriniz.  Devrenin girişinin ve çıkışının kaç bitten oluşacağını belirleyiniz.UYGULAMA FAALİYETİ UYGULAMA FAALİYETİ İşlem Basamakları Öneriler  3 bitlik A sayısı tek olduğunda A*2. bağlantılarının bulunduğu bir belgeyi  Devrenin kağıt üzerinde çizimini yanınızda bulundurun. sağlayacaktır. Kullanılan entegrelerin bacak gerekli elemanları belirleyiniz. sıralamalarının Gray koda göre verildiğini unutmayınız.  Devreniz doğru çalıştıysa devrede kullanacağınız elemanları belirleyiniz.  Çıkışın Lojik1 de aktif olması sizin çift olduğunda A/2 işlemlerini yaptıran soruyu daha kolay çözmenizi devreyi tasarlayınız. Karno haritasının kalıbını hazırlarken  Doğruluk tablosuna bakarak Karno haritadaki karelerin numaralarının haritasının içini doldurunuz. her bir çıkışın fonksiyonunu bulunuz. Her bir çıkış  Karno haritasına göre indirgeme yapıp için ayrı Karno haritası hazırlayınız.  Giriş değişken sayılarına bakarak Karno haritasının kaç kareden oluşacağını 2N  Devrenin doğruluk tablosunu formülüne göre hesaplayabilirsiniz. veriyorsa devrede kullanılan lojik elemanları son olarak tekrar belirleyip.  Devre çıkışı lojik1 de mi yoksa Lojik0  Hata olmaması için çıkışın bit sayısının da mı aktif olacak belirleyiniz.

Devrenizi yardım almadan tek başınıza tasarlayabildiniz mi? 9.Lojik kapılarının entegre numaralarını ve bacak bağlantılarını buldunuz mu? 11. Eksiklerinizi araştırarak ya da öğretmeninizden yardım alarak tamamlayabilirsiniz. Cevaplarınızın tamamı “evet” ise bir sonraki faaliyeti geçiniz. Doğruluk tablosuna ve çıkışlara göre karno haritalarını çizebildiniz mi? 6. Devrenin giriş ve çıkış değişkenlerinin sayısını doğru belirlediniz mi? 4. DEĞERLENDİRME ÖLÇÜTLERİ 1. İkilik sitemdeki sayıların bire ve ikiye göre tümlemelerinin nasıl alındığını öğrendiniz mi? 2.Devrenizi doğru kurabildiniz mi? Evet Hayır DEĞERLENDİRME Yaptığınız değerlendirme sonunda “hayır” şeklindeki cevaplanırınızı bir daha gözden geçiriniz. Devrenin doğruluk tablosunu doğru çizebildiniz mi? 5. Devrenizi doğru tasarlayabildiniz mi? 8. İşaret bitinin ikilik sistemdeki çarpmada nasıl kullanıldığını öğrendiniz mi? 3.ÖLÇME VE DEĞERLENDİRME ÖLÇME VE DEĞERLENDİRME UYGULAMALI TEST (YETERLİK ÖLÇME) Öğrenme faaliyeti ile kazandığınız yeterliği. Karno haritalarına göre indirgeme yapıp en sade haliyle çıkış fonksiyonlarını buldunuz mu? 7. aşağıdaki işlem basamaklarına göre değerlendiriniz. Devrede kullanılan lojik kapıları ve sayılarını belirlediniz mi? 10. Kendinizi yeterli görmüyorsanız öğrenme faaliyetini tekrar ediniz.Devre elemanlarını plakete düzgün yerleştirebildiniz mi? 12. 57 .

1999. Bu devrenin çıkışı sayıların birbirine eşit mi yoksa değimli olmasına göre belirlenir.1. Karşılaştırma işlemlerinin kullanıldığı sistemleri ve devreleri araştırınız. 58 . 4. Karşılaştırma devresinin üç çıkışı vardır.1.1. KARŞILAŞTIRMA DEVRELERİ 4. 4. tümdevre elemanını gerektiğinde geliştirdiği devrelerde ARAŞTIRMA   7485 karşılaştırma entegresinin bacak bağlantılarını ve çarpma işlemini yapan başka entegreleri araştırınız.ÖĞRENME FAALİYETİ–4 ÖĞRENME FAALİYETİ . 4. Akar. A ≠ B) bulunmaktadır. Toplama ve çıkartma yapan devrelerde.204). Yarım Karşılaştırıcı Devrenin Tasarımı  Devrenin doğruluk tablosunu hazırlayıp doğruluk tablosuna göre her iki çıkışın Karno Haritalarını çizeceğiz. küçük (A<B) ya da iki girişin birbirine eşit (A=B) olduğu durumları gösterir. s. Bir girişin diğerinden büyük (A>B). girişleri aynı ve ya farklı iken çıkış vermesi beklenen ve buna göre başka bir sitemi kontrol eden devrelerde. Aritmetik devrelerde önemli rol oynar.B) ikide çıkışı (A=B . ikilik sistemde adres karşılaştırması yapan devrelerde kullanılabilir (Yağımlı.1. Yarım Karşılaştırıcı (Half Comparator) Yarım karşılaştırma işlemi bir bitlik iki sayıyı birbiriyle karşılaştıran devredir. Bunlara göre bu devrenin iki girişi (A.4 AMAÇ Karşılaştırma kullanabileceksiniz.1. Karşılaştırıcı (Comparator) Karşılaştırma işlemi.1. girişlerden birinin (A) diğerine (B) göre durumunun çıkışı oluşturmasıdır.

(A≠B) = A’B + B’A = A B (A=B) = A’B’ + AB = (A B)’ = A B En basit karşılaştırmayı yapan kapının EX-OR kapısı olduğu görülmektedir.1.B) ve üç çıkış (A>B.2: Yarım karşılaştırıcı devresinin simülatör programda (crocodile tecnology) uygulanması  Simülatör programda kurduğumuz devre doğru çalıştıysa devremizi kuracağız. 4.2. A=B) bulunur. ve çizdiğimiz devreyi bilgisayar üzerinde simülatör programlarda deneyeceğiz. A≠B A≠B A B A A=B B A=B Şekil 4.2. Tam Karşılaştırıcı (Full Comparator) Tam karşılaştırıcı devrelerde bir bitlik iki giriş (A. Tam Karşılaştırıcı Devrenin Tasarımı  Devrenin doğruluk tablosunu hazırlayacağız 59 .Şekil 4.1. A<B. 4.1: Yarım karşılaştırıcı devrenin doğruluk tablosu ve karno haritaları  Karno haritalarının sadeleştirmelerini yapıp çıkış fonksiyonlarını bulacağız.  Çıkış fonksiyonlarına göre devrenin tasarımını çizeceğiz.1.

A<B  A>B a) A = 0 B=0 A=B A=B Şekil 4.5(a): Tam karşılaştırıcı devresinin simulatör programda (crocodile tecnology) uygulanması ve çalıştırılması 60 .3: Tam Karşılaştırıcı Devrenin Doğruluk Tablosu  Doğruluk tablosuna göre her iki çıkışın Karno Haritalarını çizeceğiz Şekil 4.Şekil 4. ve çizdiğimiz devreyi bilgisayar üzerinde simülatör programlarda deneyeceğiz.  (A>B) = AB’  (A=B) = A’B’ + AB = (A B)’ = A B  (A<B) = A’B Çıkış fonksiyonlarına göre devrenin tasarımını çizeceğiz.4: Tam Karşılaştırıcı Devrenin Karno Haritası  Karno haritalarının sadeleştirmelerini yapıp çıkış fonksiyonlarını bulacağız.

4.6: Dört bitlik iki sayıyı karşılaştıran entegrenin (7485) bacak bağlantıları 61 .3. B3 IA<B IA=B IA>B OA<B OA=B OA>B GND 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC A3 B2 A2 A1 B1 A0 B0 7 4 8 5 Şekil 4.5(b): Tam karşılaştırıcı devresinin simulatör programda (crocodile tecnology) uygulanması ve çalıştırılması A<B A>B c) A = 1 B=0 A>B A=B Şekil 4.A<B A>B b) A < B A=0 B=0 A=B Şekil 4. Karşılaştırıcı Entegresi (7485) 7485 entegresi dört bitlik iki sayıyı karşılaştırmak için kullanılır. 5(c): Tam karşılaştırıcı devresinin simulatör programda (crocodile tecnology) uygulanması ve çalıştırılması  Simülatör programda kurduğumuz devre doğru çalıştıysa devremizi kuracağız.1.

Simulatör programda entegrenin çalışması. OA=B.6 da entegre bacak bağıntılarına bakıldığında karşılaştırılma yapılan iki kısım dikkati çekmektedir. A1.Şekil 4. OA>B ’ yi çıkış olarak kullanmalısınız. B2 ve B3’ e ikinci sayıyı temsil edecek girişler bağlanır. Karşılaştırıcınızdan önce bir karşılaştırıcı entegre daha bağlıysa ve birbiryleriyle bağlantılı bilgilere göre çalışacaklarsa iA<B. A2 ve A3’e birinci sayıyı temsil edecek girişler bağlanır. OA<B. iA>B’ ye bir önceki karşılaştırıcının çıkışları bağlanır. iA=B. Sadece bir tane entegreyle karşılaştırma yapacaksanız OA<B. CE= lojik 1 olması çok önemlidir. B0. Daha önce bir karşılaştırma entegresinden sonra gelmediğinden ve entegrenin doğru çalışması için IA<B ve IA>B (input IA>B) girişleri toprağa (lojik0). A=3 B=2 A > B1 A=3 B=2 A = B1 A=3 B=2 A < B1 Şekil 4. OA=B ve OA>B (output A>B)’ ye çıkış elemanları (led) bağlanır.      A4 A3 A2 A1 B4 B3 B2 B1 A0. IA=B girişleri ise VCC’ye (lojik1) bağlanır. B1.7: Dört bitlik iki sayıyı karşılaştıran devrenin 7485 entegresiyle yapılmış halinin simulatör programda (crocodile tecnology) uygulanması ve çalıştırılması 62 .

 Karno haritasına göre indirgeme yapıp her bir çıkışın fonksiyonunu bulunuz. devrenizi plakete (breadboard) ve ya lojik eğitim setinize kurunuz. da mı aktif olacak belirleyiniz.UYGULAMA FAALİYETİ UYGULAMA FAALİYETİ İşlem Basamakları Öneriler  İki bitlik iki sayıyı karşılaştıran devreyi  Öğrenme Faaliyeti–1 de verilmiş tasarlayınız.  Devrenizi elektronik ortamda kurunuz.  Devrenin kağıt gerçekleştiriniz.  Devreniz doğru çalıştıysa devrede kullanacağınız elemanları belirleyiniz. üzerinde çizimini  Çıkış fonksiyonunuzu verecek devreyi bilgisayardaki simülatör programlarda kurup. 63 .  Devrenin girişinin ve çıkışının kaç bitten oluşacağını belirleyiniz.  Devrenin hazırlayınız doğruluk tablosunu  Doğruluk tablosuna bakarak Karno haritasının içini doldurunuz.  Çıkış fonksiyonuna bakarak devre için gerekli elemanları belirleyiniz. uygulama faaliyetindeki önerilerin hepsi bu ve bunun gibi devreler için  Devre çıkışı lojik1 de mi yoksa Lojik0 geçerlidir. devreyi çalıştırınız  Bilgisayardaki devreniz doğru sonuçlar veriyorsa devrede kullanılan lojik elemanları son olarak tekrar belirleyip.

Eksiklerinizi araştırarak ya da öğretmeninizden yardım alarak tamamlayabilirsiniz 64 . DEĞERLENDİRME ÖLÇÜTLERİ 1. Devrenin giriş ve çıkış değişkenlerinin sayısını doğru belirlediniz mi? 2. Çıkış fonksiyonlarını simülatör programında kurup çalıştırabildiniz mi? 7.Devrenizi doğru kurabildiniz mi? Evet Hayır DEĞERLENDİRME Yaptığınız değerlendirme sonunda “hayır” şeklindeki cevaplanırınızı bir daha gözden geçiriniz. Doğruluk tablosuna ve çıkışlara göre karno haritalarını çizebildiniz mi? 4.ÖLÇME VE DEĞERLENDİRME ÖLÇME VE DEĞERLENDİRME UYGULAMALI TEST (YETERLİK ÖLÇME) Öğrenme faaliyeti ile kazandığınız yeterliği. Kendinizi yeterli görmüyorsanız öğrenme faaliyetini tekrar ediniz. Devrede kullanılan lojik kapıları ve sayılarını belirlediniz mi? 8. Karno haritalarına göre indirgeme yapıp en sade haliyle çıkış fonksiyonlarını buldunuz mu? 5. Devrenin doğruluk tablosunu doğru çizebildiniz mi? 3. aşağıdaki işlem basamaklarına göre değerlendiriniz. Devre elemanlarını plakete (breadbord) düzgün yerleştirebildiniz mi? 10. Lojik kapılarının entegre numaralarını ve bacak bağlantılarını buldunuz mu? 9. Devreyi kağıt üzerinde tasarlayabildiniz mi ? 6.

11. (_____) Karno haritalarında toplam (Maxterm) ve çarpım (minterm) terimler gösterilir.(_____) Her bit için bir EX-OR kapısıyla ikiye göre tümleme alabiliriz. (____) Karno haritalarında 6’lı. Aritmetik işlemler yapan entegreler sadece 74*** serisinde vardır. 19. 13. (_____) Tam çıkarıcı daha düşük değerlikli kademeden bir borç alınmış olabileceği dikkate alınarak iki biti birbirinden çıkaran tümleşik (kombinasyonel) bir devredir (____) Tam çıkarıcı üç giriş ile iki çıkıştan oluşur. çarpma. 2. 12’li. Parantez içlerine D (Doğru) ya da Y (Yanlış) harflerini koyarak cevaplarınızı verin.(____) Doğruluk tablosundaki sıra numaraları. 21. 8. karno haritasına gray koda göre yerleştirilir. Çarpma devrelerini tam toplayıcılar kullanılarak yapılabiliriz. 16’lı gruplamalar yapılabilir. (____) Kontrol değişkeni olmadan bire göre tümlemeyi not kapısıyla da yapabiliriz. (____) Yarım çıkarıcı üç giriş ile iki çıkıştan oluşur. (____) Doğruluk tablosunda tanımsız ifadeler çıkarsa devre yanlış sayılır. 9. 5. ( ____) Karno haritasını oluşturan karelerin sayısı N giriş değişkeni olmak üzere 2N formülüyle bulunur. (_____) Paralel toplamada her bir iki biti toplamak ve oluşan eldeyi bir sonraki iki bite aktarmayı sağlamak için tam toplayıcılar kullanılır. (____) 74*** serisinden 7483 entegresi çıkarma işlemi yapmak için kullanılır. 15. 7. 4. 14. 12. 1. (____) 65 . 20. 16.(_____) Karno haritalarında bire göre gruplama yapılırken sıfırlar kullanılmaz. (____) Devrelerin sadeleştirilmesinde kullanılan yöntemlerden Boole Cebri yöntemi. (____) Mikroişlemcilerin içinde toplama. Karno haritaları Yöntemine göre daha güvenilir ve kolay bir yöntemdir. (____) Karno haritalarında sıfırlara ve birlere göre gruplama yapılabilir. 17. (____) Karşılaştırma devrelerini sistem kontrollerinde kullanabiliriz.çıkış sayısına göre tasarlanmış devreyi en baştan tekrar tasarlamamız gerekir. 6. (____) 74*** serisinden 7485 entegresi karşılaştırma işlemi yapmak için kullanılır.MODÜL DEĞERLENDİRME MODÜL DEĞERLENDİRME MODÜL DE ĞERLENDİRME OBJEKTİF TEST (ÖLÇME SORULARI) Bundan sonraki sorularda verilen cümlelerin doğru mu yanlış mı olduğu size sorulmaktadır. çıkarma. 3. 10. (____) Eksik giriş. karşılaştırma işlemlerinin yapıldığı bir bölüm vardır. 18.

7) boole fonksiyonunun sadeleştirilmiş halini karno haritalarını kullanarak çarpımların toplamı şeklinde elde ediniz. (____) Lojik devrelerde Çıkarma işlemi negatif bir sayının pozitif bir sayıyla toplanmasıdır. F(x. Negatif sayılar. 66 . 24. (____) Buradan sonraki soruları çözünüz. T= AB'C'+ABC+A'B'C+A'BC' iki kapı kullanarak çiziniz sadeleştirilmiş ifadenin devresini sadece üç giriş ve Yandaki Karno haritasının en sade halini bulunuz.7) boole fonksiyonunun sadeleştirilmiş halini karno haritalarını kullanarak çarpımların toplamı şeklinde elde ediniz. 23. 35. 29.y.6. 32. 25. (____) İşaret biti en düşük değerlikli bitin (LSD) solunda bulunur.6. mikroişlemcili sistemlerde tümlemeleri alınarak saklanır. 31. 37. mikroişlemcili sistemlerde tümlemeleri alınarak saklanır.3. Yandaki Karno haritasının en sade halini bulunuz. Çıkış = A1B1' B0 + A0B1B0' devresini çiziniz. Birer bitlik a. 27.z)= ∑ (2.b. (____) İki bitlik iki sayıyı çarpan devrenin iki çıkışı bulunur.3. Karşılaştırma devreleri toplama ve çıkarma devrelerinde bulunabilir. F(x. (____) Tam karşılaştırma devrelerinde üç çıkış bulunur. 33. (____) Pozitif sayılar. (____) İki sayının birbirlerine göre durumlarını çarpma devreleri bulur.c sayılarını çarpan devreyi çiziniz. (____) En basit çarpma işlemi OR kapısıyla yapılır.y. 30. 36. 26.22. 28.z)= Л (2. 34.

Doğru bildiğiniz cevap sayınızı belirleyerek kendiniz değerlendiriniz. Bütün sorulara doğru yanıt verdiyseniz bir sonraki modüle geçebilirsiniz. 38 numaralı sorunun karno haritasını çizip çıkışların indirgemelerini yapınız. 15 katlı bir binada 2 asansör bulunmaktadır.38. 67 . kata uğramaktadır. 39. ikinci asansör çift numaralı katlara ve 15. Yanlış cevap verdiğiniz ya da tereddüt yaşadığınız sorular varsa ilgili konuları faaliyete geri dönerek tekrar ediniz. DEĞERLENDİRME Cevaplarını cevap anahtarı ile karşılaştırınız. Devrenin doğruluk tablosunu çiziniz. Birinci asansör tek numaralı katlara. 40. 39 numaralı soruda bulunan çıkışın devresini çiziniz.

X kontrol girişi olmak üzere iki bitlik bir A sayısının. (X’i LSD’ye yazarak doğruluk tablosunu çiziniz) İkilik sistemdeki sayılarla dört işlem yapabiliyor mu? Verilen sorunun giriş ve çıkış sayılarını doğru belirleyebiliyor mu? Belirlenen giriş ve çıkışlara göre doğruluk tablosunu doğru hazırlayabiliyor mu? Doğruluk tablosuna bakarak ve kurallarına uygun Karno haritalarını hazırlayabiliyor mu? Karno haritalarında indirgemeyi en sade şekliyle yapabiliyor mu? Sadeleştirilmiş çıkış fonksiyonuna bakarak devre için gereken elemanları doğru belirleyebiliyor mu? Çıkış fonksiyonlarının sadeleştirilmiş hali bulunan devreleri kağıt üzerinde tasarlayabiliyor mu? Lojik kapılarını ve kapıların çıkışlarını biliyor mu? Çıkış fonksiyonunun sadeleştirilmiş haline bakarak simülatör programda devreyi kurabiliyor mu? Tasarladığı ve ya simülatörde kurduğu devreyi plaket üzerine düzgün kurabiliyor mu? Malzemelerini özen göstererek ve düzenli kullanıyor mu? İşi bittikten sonra devresini kaldırıp çalışma ortamını temizliyor mu? 68 .PERFORMANS TESTİ-1 (YETERLİK ÖLÇME) Aşağıda belirlenen davranışları öğrencinizin yapıp yapamadığını gözlemledikten sonra başarılı olduğunu düşündüğünüz her bir soruya 5 puan veriniz. X=1 iken sayıya 4 ekleyen (A+4) devreyi tasarlayınız. X=0 iken sayıyı 3 ile çarpıp 4 çıkaran (3A–2) . Puanlama    Soru 1 2 3 4 5 6 7 8 9 10 11 12 A=0 ve X=0 iken çıkış A’nın değili olacak.

69 . 4 Bitlik iki sayıya bir kontrol girişine bağlı olarak toplama ve çıkarma işlemleri yaptırılmak istenmektedir. A< B olduğunda farklı işlemler yapılmakta olduğundan kolaylık sağlaması için karşılaştırma entegresi kullanılması gerekmektedir. A>B olduğunda farklı. doğruluk tablosu ve Karno haritası olmadan simülatör programda tasarlayabiliyor mu? Tasarladığı ve ya simülatörde kurduğu devreyi plaket üzerine düzgün kurabiliyor mu? Malzemelerini özen göstererek ve düzenli kullanıyor mu? İşi bittikten sonra devresini kaldırıp çalışma ortamını temizliyor mu? DEĞERLENDİRME Her iki performans testi sonucunda çıkan puanlar toplanacaktır. Devrede sadece bir tane toplayıcı entegresi (7483) kullanılacaktır.  Soru     1 2 3 4 5 6 7 8 Çıkarma işlemlerinde doğru sonuç için. Bire göre tümle yöntemi kullanılacaktır.PERFORMANS TESTİ-2 (YETERLİK ÖLÇME) Aşağıda belirlenen davranışları öğrencinizin yapıp yapmadığını gözlemledikten sonra başarılı olduğunu düşündüğünüz her bir soruya 5 puan veriniz. Kontrol girişi=0 iken A+B Kontrol girişi=1 iken A-B işlemlerinin yapılması istenmektedir. Öğrencinin toplamda alabileceği maksimum puan 100 olacak şekilde ayarlanmıştır. Puanlama Negatif sayıların tümlemesinin nasıl alındığını biliyor mu? Verilen sorunun giriş ve çıkış sayılarını doğru belirleyebiliyor mu? Lojik kapılarını ve kapıların çıkışlarını biliyor mu? Aritmetik devre entegrelerinin birleşimiyle oluşturulabilecek devreyi. doğruluk tablosu ve Karno haritası olmadan da kağıt üzerinde tasarlayabiliyor mu? Aritmetik devre entegrelerinin birleşimiyle oluşturulabilecek devreyi.

CEVAP ANAHTARLARI CEVAP ANAHTARLARI ÖĞRENME FAALİYETİ – 1’İN CEVAP ANAHTARI SORU 1 2 3 4 5 6 7 8 CEVAP C C B C D B A B SORU 9 10 11 12 13 14 15 CEVAP A D D Y D Y D ÖĞRENME FAALİYETİ – 2’NİN CEVAP ANAHTARI SORU 1 2 3 4 5 CEVAP B A B A D SORU 6 7 8 9 10 CEVAP D C C A B MODÜL DEĞERLENDİRME CEVAP ANAHTARI SORU 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 CEVAP D D D Y D D D D Y Y D D D Y Y SORU 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 CEVAP D D D D D Y D Y D Y Y Y Y D D 70 .

A B C Z' + XY' Z * (X' + Y) 37. 39. TEK= D ÇİFT= +ABC 38.31 Y 32 Y 33. 34. 71 . D' 40. 35. 36.

pdf http://www.iticu.net/elektronik/dijital/dijital_elektronik_12.surrey.pdf http://www. Marmara Üniversitesi.htm http://www.htm http://en.etu.eng.com/kmpro.edu/cs/faculty/bbrown/papers/karnaugh.uk/Projects/Labview/minimisation/karnaugh.uk/staffinfo/davew/lab/ttl74.com/sw/karnaugh/karnaugh_12.auburn.tr/~oergin/bil361/birinci_sinav. "Sayısal Tasarım".com/dosya.pdf http://www.ac..Ş.edu.com/dersler/3_1/lojik_lab/deney_3/3.puz.ee. Fevzi AKAR . Erkan Avcı EML ATL ve Teknik Lisesi.edu.intersil.KAYNAKÇA KAYNAKÇA                       BİLGEN Güzin. Ders Notları.Beta Basım A.1999 MANO Morris.play-hookey.irfanevrens.com/data/FN/FN3/FN3316/FN3316.tr/~oergin/bil361/boz/aritmetik4.com/nxl/7892/4585_4-bit_magnitude_comparator. 2000 YAĞIMLI Mustafa.pdf http://www.2007 CAN Burhanettin.tr/ogr/salsan/LojikDevreler.edu. Ders Notları.html#exa mple http://www.com/digital/adder.ac.htm http://karnaugh.elec.htm http://samengstrom.etu.qmul.en.html http://www.imag.spsu.html http://www.fr/~guyot/Cours/Oparithm/english/Adspec.wikipedia.org/wiki/Karnaugh_map http://www.fr/~guyot/Cours/Oparithm/english/Multip. "Dijital Elektronik".pdf http://timacmp.htm#sigabs http://tima-cmp.dokumanlar.asp?islem=gor&dosya_no=128427 http://www.pdf http://www.htm#RedPP 72 . Mart 1999 http://www.bilimveteknoloji.edu/~kirkih/ELEC2010/LabManual/ http://www. Milli Eğitim Basımevi.shuriksoft.imag.

edu.mersin.doc 73 .    www.tr/UZAK/TP/EndElo/Eln-123/sy-06.itu.tr/~orssi/thesis/2006/Bitirme_son.tr/~acarser/SSTU2006-2007/proje4.xs4all.edu.uzak.html http://www2.itu.pdf http://www.nl/~ganswijk/chipdir/giicm/ http://www2.edu.