Universidad Interamericana de Panamá

Lógica Digital

Profesor: Ing. Carlos Fernández

Investigación acerca de TTL, ECL, I2L (lógica de inyección integrada), MOS, y CMOS.

Estudiante: David Ayala

Fecha: Lunes 12 de Octubre de 2009

La velocidad de transmisión entre los estados lógicos es su mejor base. LS. HCT y HCTLS. S. ofrecida por Fairchild Semiconductor y Texas Instruments. principalmente. Es una familia lógica o lo que es lo mismo. En algunos casos puede alcanzar poco más de los 250 MHz. y y y Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0. A continuación un código de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito. etc y últimamente los CMOS: HC. Historia Aunque la tecnología TTL tiene su origen en los estudios de Sylvania.2V y 0. Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).4V y Vcc para el estado H (alto). En los componentes fabricados con tecnología TTL los elementos de entrada y salida del dispositivo son transistores bipolares. Con respecto a las familias cabe distinguir: y y TTL : Serie estándar TTL-L (low power) : Serie de bajo consumo . Características Su tensión de alimentación característica se halla comprendida entre los 4.8V para el estado L (bajo) y los 2.TTL TTL es la sigla en inglés de transistor-transistor logic. que se convertiría en un estándar de la industria. "lógica transistor a transistor". Texas Instruments inmediatamente pasó a fabricar TTL. =Familias TTL = Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en las series militares e industriales). una tecnología de construcción de circuitos electrónicos digitales.25V (como se ve un rango muy estrecho).75v y los 5. con su familia 74xx. Motivo por el cual han aparecido diferentes versiones de TTL como FAST. es decir. fue Signetics la compañía que la popularizó por su mayor velocidad e inmunidad al ruido que su predecesora DTL. si bien esta característica le hace aumentar su consumo siendo su mayor enemigo.

Así se tienen las familias 74S y 74LS. o 74N. El estado de saturación se caracteriza por tener el colector a menos tensión que la base. los transistores pasan de corte a saturación. la 74H. prolongando su tiempo de respuesta. pronto se añadió una versión más lenta pero de bajo consumo. Las 74S y 74LS desplazaron por completo las 74L y 74H. Mejoras en el proceso de fabricación condujeron a la reducción del tamaño de los transistores que permitió el desarrollo de tres familias nuevas: 74F (FAST: Fairchild Advanced Schottky Technology) de Fairchild y 74AS (Advanced Schottky) y 74ALS (Advanced Low Power Schottky) de Texas Instruments.y y y y y y y y y TTL-S (schottky) : Serie rápida (usa diodos Schottky) TTL-AS (advanced schottky) : Versión mejorada de la serie anterior TTL-LS (low power schottky) : Combinación de las tecnologías L y S (es la familia más extendida) TTL-ALS (advanced low power schottky) : Versión mejorada de la serie AS TTL-F (FAST : fairchild advanced schottky) TTL-AF (advanced FAST) : Versión mejorada de la serie F TTL-HC (high speed C-MOS) : Realmente no se trata de tecnología TTL bipolar sino CMOS TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles lógicos compatibles con TTL TTL-G (GHz C-MOS) : GHz ( From PotatoSemi) Versiones A la familia inicial 7400. es decir. Pero un transistor saturado contiene un exceso de carga en su base que hay que eliminar antes de que comience a cortarse. debido a su mejor producto retardo·consumo. National Semiconductor redefinió la 74F para el caso de búferes e interfaces. desvía el exceso de corriente impidiendo la introducción de un exceso de cargas en la base. Posteriormente. pasando a ser 74F(r). la 74L y su contrapartida rápida. . Entonces un diodo entre base y colector. Por su baja tensión directa se utilizan diodos de barrera Schottky. Schottky y Schottky de baja potencia. que tenía la base de los transistores dopada con oro para producir centros de recombinación y disminuir la vida media de los portadores minoritarios en la base. Pero el problema de la velocidad proviene de que es una familia saturada.

como el 8X300. principalmente la etapa de salida. para disminuir la corriente de entrada y así cargar menos el bus. . consistente en una PROM que interconecta las entradas y cierto número de puertas lógicas. En su lugar llevan una matríz de diodos Schottky (como DTL). Memorias RAM Memorias PROM PAL. separados en dos grupos.Puerta NAND en tecnología TTL estándar (N) Tecnología La tecnología TTL se caracteriza por tener tres etapas. Driver. para facilitar su interface con CMOS. etc. de Signetics. Está formada por varios transistores. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. Esto les permite aceptar un margen más amplio de tensiones de entrada. Separador de fase. Aplicaciones Además de los circuitos LSI y MSI descritos aquí. Programmable Array Logic. 74L y 74H difieren principalmente en el valor de las resistencias de polarización. pero la mayoría de los 74LS (y no 74S) carecen del transistor multiemisor característico de TTL. Es un transistor conectado en emisor común que produce en su colector y emisor señales en contrafase. Existen dispositivos de interface que integran impedancias de adaptación al bus para disminuir la reflexiones u aumentar la velocidad. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto. las tecnologías LS y S también se han empleado en: y y y y Microprocesadores. tres estados (ThreeState). colocar un transistor pnp a la entrada de cada línea. Se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL. También es bastante común. Mayores variaciones se encuentran entre las distintas familias: 74N. siendo la primera la que le nombra: y y y Etapa de entrada por emisor. que depende de si son búferes o no y si son de colector abierto. Esta configuración general varía ligeramente entre dispositivos de cada familia. la familia 2900 de AMD y otros. hasta 15V en algunos dispositivos. en circuitos conectados a buses.

Historia Puertas con diseños ECL se han implementado hasta con tubos de vacío. Incluso se podría decir que dentro de la electrónica en general. En este caso no sólo es reducido en margen a nivel bajo. y rancio abolengo. sino que también lo es el margen a nivel alto. . se trata de unas de las familias lógicas de más raigambre. Como familia bipolar que es. sino que siempre tendremos un consumo apreciable en el circuito. y por supuesto con transistores discretos. pero en realidad la tecnología ECL también ha evolucionado tanto en diseño como en fabricación. Ya en aquella época se trataba de la familia más rápida (un retardo de propagación típico de 8ns. es la más rápida disponible dentro de los circuitos de tipo MSI. y en la actualidad se consiguen retardos netamente inferiores al ns. con lo que el consumo es continuo. y también. Es decir no sólo hay picos de corriente en las transiciones. Y la primera familia con diseño ECL. dentro de las tecnologías digitales. pues el par diferencial. Por otro lado la presencia de corrientes significativas en el circuito en todo momento. Esto es consecuencia de la reducida excursión lógica. Introducción A pesar de su limitada utilización.ECL (Emitter-coupled logic) Emitter Coupled Logic (lógica de emisores acoplados) pertenece a la familia de circuitos MSI implementada con tecnología bipolar.). hace que el fan-out sea bueno. Por lo tanto siempre vamos a tener transistores conduciendo. Y la razón es que para conseguir velocidad deben variar poco los valores de tensión. la ECL I. la que más disipaba. en el que se basa la familia. domina ampliamente los circuitos integrados analógicos. Por lo que las conmutaciones serán entre corte (o casi corte) y conducción. En la actualidad puede parecer que 8ns es mucho cuando hay circuitos CMOS que con un consumo muy bajo (sobre todo estático) superan con creces esta prestación. con un consumo alto pero no desorbitado. El principio que guía a la familia es tratar de evitar a toda costa que los transistores que configuran el circuito entren en saturación. el margen de ruido no es bueno. apareció en el año 62 con las primeras familias de circuitos integrados. era ya.

Es la forma de lógica más rápida. ya que los dispositivos activos se las arreglan para trabajar fuera de la saturación. eso hace que el tiempo de carga y descarga de C de carga y parasitas sean aun menores. El circuito ECL se basa en el uso de un interruptor de dirección de corriente. Del diferencial se pueden obtiener simultáneamente dos salidas con la salida y la salida negada y muy bajo jitter entre ellas. la 100k es más rápida pero consume mayor corriente.. que determina el umbral ALTO / BAJO y la otra rama con n transistores en paralelo a las n entradas. Estas salidas se llevan. La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se conecta a una tensión de referencia. finalmente. la naturaleza diferencial del circuito lo hace menos suceptible a captar ruido. que en muchos casos pueden alimentar líneas de 50 directamente. la ECL 100k y la ECL 10K.000 de Motorola. a sendos seguidores de emisor para proporcionar ganancia en corriente y el fanout adecuado. Existen 2 formas conocidas. que se polariza con un voltaje Vr y de corriente I cte ambos. Estructura Circuito típico de una puerta de la familia ECL 10. También se hace aun mucho más rápida haciendo que las variaciones de señal lógicas sean aun menores (Dt=800mV). que se puede construir con un par diferencial.. Es común la presencia de pines de alimentación separados para .

Imaginemos que tenemos el sustrato de silicio tipo p. Lo conectamos a 0 V. Estructura MOS Básicamente. Esta estructura produce simultáneamente la salida OR / NOR: cualquier entrada a nivel alto provoca que el emisor de Q5 pase a nivel alto y el de Q6 a nivel alto. a diferencia del par diferencial. y la otra armadura es un semiconductor. que llamaremos sustrato (Figura 1). En estas condiciones. ECL10K y ECL100K. Fairchild) Microprocesadores (Motorola. que aparece a ambos lados del óxido. F100 de Ferranti) Para mejorar las prestaciones de la tecnología CMOS. CMOS). pero manteniendo bajo el consumo total.estos últimos transistores ya que. siendo la alimentación entre 0 y -5'2V. donde V es la tensión entre armaduras. ECL III. la tecnología ECL se ha utilizando en circuitos LSI: y y y y Matrices lógicas Memorias (Motorola. A diferencia de otras tecnologías (TTL. dada por la expresión: Q=C·V. la ECL se incorpora en ciertas funciones críticas en circuitos CMOS. el dieléctrico se forma con un óxido del semiconductor del sustrato. su corriente varia con la señal si no están los dos transistores conectados a impedancias iguales. la ECL se alimenta con el positivo (Vcc) conectado a masa. conteniendo un exceso de huecos. En el condensador MOS. no existe una variación en la . ECL II. la estructura TTL sólo produce la función NAND. Algunas familias permiten que VEE sea -5V. la tensión entre la puerta y el sustrato hace que adquiera la carga Q. Aplicaciones Además de las familias lógicas ECL I. y tenemos la puerta también conectada a 0 V. es decir. Alimentándolos separadamente se evita que estas variaciones alcancen el par diferencial. Capacidad MOS En un condensador de capacidad C. la estructura MOS (Metal-Oxide-Semiconductor) consiste en un condensador. para compartir la alimentación con circuitos TTL. habitualmente. Por comparación. Pero en el caso del semiconductor esto significa que la concentración de portadores bajo la puerta varía en función de la tensión aplicada a ésta. aparece una carga Q. una de cuyas armaduras es metálica y llamaremos "puerta". aumentando la velocidad. NMOS.

En circuitos digitales. Ahora la carga en el sustrato es positiva y el número de huecos aumenta. significa que el número de huecos va disminuyendo hasta alcanzar la carga correspondiente a la tensión de puerta. de forma que se tiene estructuras que a cero voltios tienen resistencia elevada. Esta carga es independiente de la tensión que se aplique a la puerta. Cuando vamos aumentando la tensión de puerta. Este modo de funcionamiento se llama deplexión. Cuanto más aumentamos la tensión. con lo que la conductividad. Cargas en el óxido La descripción anterior es teórica y no se ajusta al caso real. el condensador se va cargando. mayor carga introducimos y más avanza la capa de inversión dentro del sustrato. a pesar de ser el sustrato tipo p. pero influye sobre el comportamiento de la estructura. si continuamos aumentando todavía más la tensión. ya que se debe polarizar la puerta para compensar esta carga antes de que el condensador MOS se comporte como se ha descrito en el párrafo anterior. mientras que otras la tienen reducida. . Pero. también. con lo que la zona bajo la puerta se va haciendo cada vez más conductora. Este modo de funcionamiento se llama de acumulación o enriquecimiento. en nuestro caso de semiconductor p. pues se aumenta el número de portadores. Este fenómeno se llama inversión y permite formar canales tipo n dentro de semiconductores p. Volvamos a poner la puerta a 0 V y vayamos polarizándola con valores negativos. Estas cargas han sido un quebradero de cabeza para los diseñadores de circuitos integrados MOS. vaciamiento o empobrecimiento. Podemos continuar aumentando la tensión de puerta hasta que ya no queden huecos en la banda de conducción y el sustrato bajo la puerta se vuelve aislante. el condensador MOS necesita más carga. debido a que durante el proceso de fabricación diversas cargas quedan atrapadas en el óxido que forma la estructura MOS. con carga positiva en la parte de la puerta y negativa en el sustrato que.concentración de huecos. por lo que aparecen electrones en la banda de conducción. que se han ido reduciendo al poder controlar mejor la cantidad de carga atrapada. pues varían incontroladamente sus condiciones de funcionamiento. Modificando esta carga se varía la tensión a la que se produce la inversión. que los huecos ya no pueden proporcionarle. se suaviza el problema usando tensiones de alimentación elevadas.

constituyendo la estructura MIS (Metal-Insulator-Semiconductor). También puede haber varias capas de dieléctricos diferentes. Tecnología CMOS Un inversor en tecnología CMOS. Su principal característica consiste en la utilización conjunta de transistores de tipo pMOS y tipo nMOS configurados de tal forma que. en estado de reposo.Variaciones Aunque el dióxido de silicio es un buen dieléctrico y se obtiene oxidando el sustrato. como en el caso de las celdas MIOS. el valor 0 se . el transistor nMOS está en estado de conducción. Pero. "semiconductor de metal oxido complementario") es una de las familias lógicas empleadas en la fabricación de circuitos integrados (chips). CMOS (del inglés complementary metal oxide semiconductor. Al estar su fuente conectada a tierra (0). Así mismo. En la actualidad. También se utilizan como condensadores de precisión en electrónica analógica y microondas. Aplicaciones La estructura MOS es de gran importancia dentro de los dispositivos de estado sólido pues forma los transistores MOSFET. base de la electrónica digital actual. la mayoría de los circuitos integrados que se fabrican utilizan la tecnología CMOS. es el pilar fundamental de los dispositivos de carga acoplada. existen otras estructuras similares con otros aislantes. tan común en fotografía. CCD. DSPs y muchos otros tipos de chips digitales. funcionando como condensador es responsable de almacenar la carga correspondiente a los bits de las memorias dinámicas. y Cuando la entrada es 1. memorias. Esto incluye microprocesadores. el consumo de energía es únicamente el debido a las corrientes parásitas. además.

y es posible conseguir densidades de integración muy altas a un precio mucho menor que otras tecnologías Algunos de los inconvenientes son los siguientes: y y Debido al carácter capacitivo de los transistores MOSFET. La tecnología de fabricación está muy desarrollada. El latch-up produce un camino de baja resistencia a la corriente de alimentación que acarrea la destrucción del dispositivo. por el contrario. Otra de las características importantes de los circuitos CMOS es que son regenerativos: una señal degradada que acometa una puerta lógica CMOS se verá restaurada a su valor lógico inicial 0 o 1. un circuito CMOS sólo experimentará corrientes parásitas. por el contrario.y propaga al drenador y por tanto a la salida de la puerta lógica. la velocidad de los circuitos CMOS es comparativamente menor que la de otras familias lógicas. los circuitos CMOS son robustos frente a ruido o degradación de señal debido a la impedancia del metal de interconexión. uno de los dos transistores que forman el inversor CMOS básico se encuentra en la región de corte en estado estacionario. y al hecho de que estos son empleados por duplicado en parejas nMOS-pMOS. El transistor pMOS. gracias a la alta impedancia de entrada de los transistores de tipo MOSFET y a que. Generalmente es suficiente con espaciar contactos de sustrato y . el valor 1 se propaga al drenador y por tanto a la salida de la puerta lógica. Esto es debido a que en ninguno de los dos estados lógicos existe un camino directo entre la fuente de alimentación y el terminal de tierra. o lo que es lo mismo. El transistor nMOS. Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en la estructura CMOS que entra en conducción cuando la salida supera la alimentación. el transistor pMOS está en estado de conducción. en estado de reposo. está en estado de no conducción Cuando la entrada es 0. Ventajas e inconvenientes es una red que la hacen superior a otras en la fabricación de circuitos integrados digitales: y y y y El bajo consumo de potencia estática. siempre y cuando aún esté dentro de los márgenes de ruido que el circuito pueda tolerar. Los circuitos CMOS son sencillos de diseñar. Al estar su fuente conectada a la alimentación (1). Gracias a su carácter regenerativo. Siguiendo las técnicas de diseño adecuadas este riesgo es prácticamente nulo. está en estado de no conducción. Esto se produce con relativa facilidad debido a la componente inductiva de la red de alimentación de los circuitos integrados.

con lo que la capacidad MOS resultaba cada vez menor. RCA también fabricó LSI en esta tecnología. Historia La tecnología CMOS fue desarrollada por Wanlass y Sah. su consumo sube proporcionalmente. Esta fue la situación durante una década. a comienzos de los 80. entonces prometedora. la introducción de un búfer y mejoras en el proceso de oxidación local condujeron a la introducción de la serie 4000B. algunos autores pronosticaban el final de la tecnología CMOS. Posteriormente. por ser la movilidad de los huecos menor que la de los electrones. como su familia COSMAC de amplia aceptación en determinados sectores. que sería sustituida por la novedosa I2L. intrínseca a los transistores MOS. a pesar de ser un producto caro. con su famosa familia lógica CD4000. 65C02. El otro factor negativo era la complejidad que conlleva el fabricar los dos tipos de transistores. de gran éxito debido a su bajo consumo (prácticamente cero. NMOS hasta la fecha. . superando. en condiciones estáticas) y gran margen de alimentación (de 3 a 18 V). en los ochenta. para asegurarse de que está sólidamente conectado a masa o alimentación. Pero su talón de Aquiles consistía en su reducida velocidad. de Fairchild Semiconductor. Sin embargo. Por otro. comenzaron a aparecer en versiones CMOS (80C85. debido a la mayor dificultad de fabricación frente a dispositivos NMOS.. técnicas de litografía y fabricación.. las mejoras en los materiales. Por estos motivos. más lentos que los de canal N. Esto se debe a dos factores: y y La capacidad MOS. a principios de los años 60. de modo que no era más difícil la fabricación de CMOS que de NMOS. También los microprocesadores. y La utilización de mos de canal P. En este momento empezó un eclosión de memorias CMOS.pozos de difusión con suficiente regularidad. la integración de dispositivos cada vez más complejos obligaba a la introducción de un mayor número de máscaras para asegurar el aislamiento entre transistores.). haciéndose mayor que el de otras tecnologías. permitían reducir el tamaño de los transistores. para. tanto en capacidad como consumo reducido y velocidad a sus contrapartidas NMOS. 80C88. su introducción comercial se debe a RCA. que obliga a utilizar un mayor número de máscaras. pasando de 256x4 bits de la 5101 a 2kx8 de la 6116 y 8Kx8 en la 6264. cambia el escenario rápidamente: y y Por un lado. Cuando se aumenta la frecuencia de reloj.

La tecnología CMOS mejora estos dos factores: y y Elimina la carga activa. Para entender la velocidad de estos nuevos CMOS. la carga activa inyecta corriente hasta que el nivel de salida sube. Pero las transiciones de nivel bajo a nivel alto se realizan porque la carga activa carga la capacidad MOS del siguiente transistor. de modo que el transistor de canal P puede aportar la corriente necesaria para cargar rápidamente las capacidades parásitas. pues se cargan las capacidades rápidamente. el transistor MOS funciona fácilmente como fuente de corriente constante. con un transistor de canal N más pequeño. en esta aplicación hay que usar transistores grandes y corrientes reducidos. drena toda la corriente de la carga y el nivel da salida baja. Y aquí está el compromiso: es deseable una corriente pequeña porque reduce la necesidad de superficie en el silicio (transistores más pequeños) y la disipación (menor consumo). La propia capacidad MOS se puede utilizar para retener la información durante cortos periodos de tiempo. En cmos se suelen sustituir los registros dinámicos por estáticos.Y aparecieron nuevas familias lógicas. Este medio ahorra transistores frente al biestable estático. debido a que así se puede bajar el reloj hasta cero y las reducidas dimensiones y bajo consumo de la celda CMOS ya no hacen tan atractivos los registros dinámicos. Cuando se corta. lo que lleva a un dispositivo lento. Entonces un inversor se hace conectando el transistor inversor a la carga activa. hay que considerar la arquitectura de los circuitos NMOS: y y Uso de cargas activas. Como la capacidad MOS es relativamente pequeña. debido a dos características importantes: . Estructuras de almacenamiento dinámicas. por lo que una corriente elevada es mejor. dominadora del sector digital hasta el momento. de modo que la célula resulta más pequeña que su contrapartida en NMOS. Esto es: un transistor se polariza con otros transistores y no con resistencias debido al menor tamaño de aquellos. Además. además de las capacidades parásitas que existan. HC y HCT en competencia directa con la TTL-LS. La estructura complementaria hace que sólo se consuma corriente en las transiciones. CMOS analógicos Los transistores MOS también se emplean en circuitos analógicos. Cuando se satura el transistor.

en un intento de aprovechar lo mejor de ambas tecnologías. además de proteger el dispositivo. si no se ha previsto. El comportamiento de la estructura MOS es sumamente sensible a la existencia de cargas atrapadas en el óxido. Las últimas tecnologías se anuncian como inmunes al latch-up. Problemas Hay tres problemas principales relacionados con la tecnología CMOS. pero con la alta impedancia de entrada y márgenes de tensión CMOS. Resistencia a la radiación. Este último método permite quitar la alimentación de un sólo dispositivo. mientras que uno MOS. y Estas características posibilitan la fabricación de amplificadores operacionales "Rail-to-Rail". de modo que. También es útil en el diseño de reguladores de tensión lineales y fuentes conmutadas. colocando transistores MOS. que permite mantener la velocidad y precisión de los circuitos bipolares. este problema se ha resuelto mediante protecciones en las entradas del circuito. por lo que no existe corriente de polarización. excesiva impedancia en la alimentación o alimentación mal desacoplada. reducen los transitorios o zener conectados a masa. Latch-Up: Consiste en la existencia de un tiristor parásito en la estructura cmos que se dispara cuando la salida supera la alimentación. CMOS y Bipolar Se emplean circuitos mixtos bipolar y CMOS tanto en circuitos analógicos como digitales. que. Pueden ser diodos en inversa conectados a masa y a la alimentación. la idea es cortar las líneas de corriente entre alimentación y masa de un circuito bipolar. En cuanto a las familias digitales. Es decir. En el ámbito analógico destaca la tecnología BiCMOS. la caída de tensión en el transistor llega a ser muy reducida. Históricamente. El Latch-Up produce un camino de baja resistencia a la corriente de alimentación. en los que el margen de la tensión de salida abarca desde la alimentación negativa a la positiva. por tensión. Una . acarrea la destrucción del dispositivo. aunque no son exclusivos de ella: y y y Sensibilidad a las cargas estáticas. Baja resistencia de canal: Un MOS saturado se comporta como una resistencia cuyo valor depende de la superficie del transistor.y Alta impedancia de entrada: La puerta de un transistor MOS viene a ser un pequeño condensador. Esto debido a que un transistor bipolar se controla por corriente. Esto se produce con relativa facilidad cuando existen transitorios por usar líneas largas mal adaptadas. que si se le piden corrientes reducidas.

Si la corriente que alimenta es desviada a tierra (nivel lógico bajo). esto hace que la salida del inversor únicamente deje entrar la corriente o ponerse en alta impedancia pero no será . IIL. Cuando se introdujo su velocidad era comparable a los TTL además de que casi eran de tan baja potencia como los CMOS. La entrada se suple por la base ya sea por una corriente aplicada (nivel lógico bajo) o una condición de alta impedancia (alto nivel lógico). cambiando la tensión umbral de los transistores y deteriorando o inutilizando el dispositivo. I2L tenía una alta inmunidad al ruido debido a que operaba por corriente en vez de voltaje. Operación] El corazón de un circuito I2L es el inversor de colector abierto y emisor común. un inversor consiste en un transistor NPN con el emisor conectado a tierra y la base alimentada por una corriente entrante. el transistor se apaga y el colector se queda abierto (nivel lógico alto). el colector puede ser un puente que podría ir a tierra (nivel lógico bajo) o una condición de alta impedancia (nivel lógico alto) Para entender cómo opera el inversor. Por ello existen circuitos "endurecidos" (Hardened). I2L o I2L) es una familia de circuitos digitales construidos con transistores de juntura bipolar de colector múltiple (BJT). Volviéndose ideal para su uso en circuitos integrados VLSI. Si la corriente aplicada no está desviada a tierra debido a que la entrada está en alta impedancia (nivel lógico alto). La lógica de inyección integrada (en inglés integrated injection logic. es necesario entender el flujo de corriente. Lógica de inyección integrada Esquema simplificado de un inversor I2L. fabricados habitualmente en silicio sobre aislante (SOI). la corriente aplicada fluye a través del transistor al emisor.7 V. Bajo: 0. Típicamente.2 V). conmutando al transistor. y permitiendo entrar a la corriente por la salida del inversor (nivel lógico bajo). La salida de un inversor es el colector.partícula alfa o beta que atraviese un chip CMOS puede dejar cargas a su paso. Además. Aunque los niveles lógicos son muy cercanos entre si (Alto: 0.

. el resultado es un compuerta NOR de dos entradas debido a que la configuración (NOT A) AND (NOT B) es aquivalente a NOT (A OR B).una fuente de corriente. Esto vuelve seguro conectar la salidas de invesores múltiples juntos para formar una compuerta AND. Cuando las salidas de dos inversores están alambradas.

Sign up to vote on this title
UsefulNot useful