You are on page 1of 5

CONTADOR Objetivo general.- Implementar un contador que siga la siguiente secuencia 14-12-3-4.

- Hallar los valores adecuados para el diseo Objetivos especficos.Los flip flop jk necesitan una seal de reloj. Hacer los clculos correspondientes para este sistema. Hacer las pruebas de funcionamiento prctico del circuito.

Aspectos tericos.Biestable JK Es verstil y es uno de los tipos de flip-flop mas usados. Su funcionamiento es idntico al del flip-flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia est en que el flip-flop J-K no tiene condiciones no validas como ocurre en el S-R. Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:

J: El grabado (set en ingls), puesta a 1 nivel alto de la salida. K: El borrado (reset en ingls), puesta a 0 nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que posea tras la ltima operacin de borrado o grabado. A diferencia del biestable RS, en el caso de activarse ambas entradas a la vez, la salida adquirir el estado contrario al que tena. La ecuacin caracterstica del biestable JK que describe su comportamiento es:

Y su tabla de verdad es: J K Q Qsiguiente 0 0 0 0 0 1 1 0 1 1 0 1 X X 0 0 1 0 1 1

1 1

X=no importa Una forma ms compacta de la tabla de verdad es (Q representa el estado siguiente de la salida en el prximo flanco de reloj y q el estado actual): J K Q 0 0 0 1 1 0 1 1 q 0 1

Biestable JK activo por flanco

Smbolos normalizados: Biestables JK activo a) por flanco de subida y b) por flanco de bajada Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya misin es la de permitir el cambio de estado del biestable cuando se produce un flanco de subida o de bajada, segn sea su diseo. Su denominacin en ingls es J-K Flip-Flop Edge-Triggered. De acuerdo con la tabla de verdad, cuando las entradas J y K estn a nivel lgico 1, a cada flanco activo en la entrada de reloj, la salida del biestable cambia de estado. A este modo de funcionamiento se le denomina modo de basculacin (toggle en ingls). Biestable JK Maestro-Esclavo

Smbolos normalizados: Biestable JK Maestro-Esclavo a) activo por nivel alto y b) activo por nivel bajo

Aunque an puede encontrarse en algunos equipos, este tipo de biestable, denominado en ingls J-K Flip-Flop Master-Slave, ha quedado obsoleto ya que ha sido reemplazado por el tipo anterior. Su funcionamiento es similar al JK activo por flanco: en el nivel alto (o bajo) se toman los valores de las entradas J y K y en el flanco de bajada (o de subida) se refleja en la salida.

Otra forma de expresar la tabla de verdad del biestable JK es mediante la denominada tabla de excitacin: q Q J K 0 0 1 1 0 1 0 1 0 1 X X X X 1 0

Siendo q el estado presente y Q el estado siguiente. La ecuacin caracterstica del flip flop jk es : Q(t+1)=JQ+KQ la cual se obtiene de la tabla caracterstica del flip flop. Aplicacin Un biestable puede usarse para almacenar un bit. La informacin contenida en muchos biestables puede representar el estado de un secuenciador, el valor de un contador, un carcter ASCII en la memoria de un ordenador, o cualquier otra clase de informacin. Un uso corriente es el diseo de mquinas de estado finitas electrnicas. Los biestables almacenan el estado previo de la mquina que se usa para calcular el siguiente. Los biestables sncronos son propensos a sufrir un problema denominado metaestabilidad, que ocurre cuando una entrada de datos o de control est cambiando en el momento en el que llega un flanco de reloj. El resultado es que la salida puede comportarse de forma imprevista, tardando muchas veces ms de lo normal en estabilizarse al estado correcto, o incluso podra oscilar repetidas veces hasta terminar en su estado estable. En un ordenador esto puede suponer la corrupcin de datos o causar un fallo de programa. En muchos casos, la metaestabilidad en los biestables se puede evitar asegurndose de que los datos y las entradas de control se mantienen constantes durante un periodo de tiempo especificado antes y despus del flanco de reloj, denominados setup time (tsu) y hold time (th) respectivamente. Esos tiempos estn establecidos en la hoja de datos del

dispositivo en cuestin, y son tpicamente entre unos pocos nanosegundos y unos pocos cientos de picosegundos para dispositivos modernos. Pasos.Generar una seal de reloj con el circuito integrado 555. Hacer las tablas de transicin para el sistema estado y estado siguiente. Usar la configuracin jk para la implementacin de circuito. Pasar los datos a unas tablas de kargnau para determinar las salidas. Implementar el diseo practico. Aspectos practicos.2 flip flop jk 7476 1 c.i. 7432 1 c.i. 555 Condensadores Resistencias Fuente de poder 5v. Leds Proto board Cables Conclusiones.Para el funcionamiento de los C.I. 7476 necesitan una seal de reloj. La seal de reloj la generamos con un C.I 555 Con este flip flop se pueden hacer diversas secuencias dependiendo de las entradas. El estado jk es un planteamiento largo pero es mas efectivo que los dems estados

UDABOL

CIENCIA Y TECNOLOGIA
INGENIERIA DE TELECOMUNICACIONES
SISTENAS DIGITALES II
Docente: ING. JAIME FLORES

Alumno. ALVARO ORTEGA CASTILLO

19-04-2011