PRÁCTICA 5

Nombre de la práctica: Multiplexor y Demultiplexor.

Objetivo de la práctica: Diseñar un multiplexor de 4 entradas o canales de información , en los cuales cada canal esté compuesto de 4 bits ; y diseñar también un demultiplexor o selector de datos que reciba de entrada un canal de 4 bits de información y tenga cuatro canales de salida de 4 bits cada uno.

Duración: 2 horas .

Material necesario: Una fuente de voltaje de 5V 3 DIP de 8 entradas cada uno 20 LED (cinco grupos de 4 LED, cada grupo de un solo color) 52 resistencias de 470 ohms 2 tablillas de conexiones (protoboard) Los siguientes circuitos integrados o equivalentes: Dos 74LS156 y un 74LS153 . Alambre para conexiones. Manual ECG Semiconductors

Autores Prof. M. en C. Salvador Saucedo Flores Prof. Ing. Pablo Fuentes Ramos Alumno PIFI: Arión Durán Beltrán

Teléfono: 5729-6000 extensión: 54632 extensión: 54326 extensión: 54629

Un multiplexor o selector de datos es un circuito lógico combinacional que acepta varias entradas de datos y permite sólo a una de ellas alcanzar la salida . El encauzamiento deseado de los datos de entrada hacia la salida es controlado por entradas de SELECCIÓN (que algunas veces se conocen como entradas de enrutamiento ). La figura 5.1 , muestra el diagrama funcional de un multiplexor general (MUX). En este diagrama las entradas y salidas se

Figura 5. Cuando EN = 0 .trazan como flechas grandes para indicar que pueden ser una o más líneas de señales . La figura 5. un multiplexor selecciona una de N fuentes de datos de entrada y transmite los datos seleccionados a un solo canal de salida . MULTIPLEXOR BÁSICO DE 2 ENTRADAS. todas las salidas son 0 . la salida Z será igual a la entrada I0 para algún código de entrada se SELECCIÓN específico. muestra la circuitería lógica de un multiplexor de 2 entradas. Dicho de otra manera. Existe una señal de entrada. y así sucesivamente. Por ejemplo. y una entrada de selección S.2 . EN. A esto se le llama MULTIPLEXAR. El nivel lógico que se aplica a la entrada S determina qué compuerta Y se habilita de manera que su entrada de .1. I0 e I1. donde el código digital que se aplica a las entradas de SELECCIÓN controla qué entradas de datos serán trasladadas hacia la salida. para permitir al multiplexor realizar su función. Diagrama funcional de un multiplexor digital (MUX) El multiplexor actúa como un interruptor de posiciones múltiples controlado digitalmente.

0 lo cual indica que Z será idéntica a la señal de entrada I0. Su símbolo. 1 + I 1 . de manera que I0 pase a través de su compuerta Y hacia la salida Z sólo cuando S1=0 y S0=0. 1 lo que muestra que la salida Z será idéntica a la señal de entrada I1. Se puede aplicar la misma idea básica para formar el multiplexor de 4 entradas . la expresión se transforma en: Z = I0 . . Aquí se tienen 4 entradas.3 . esta expresión se convierte en: Z = I0 . Con S=1. MULTIPLEXO R DE 4 ENTRADAS. La tabla mostrada en la figura 5.3 . que se muestra en la figura 5. 0 + I1 . con base en las 4 combinaciones posibles de las entradas de selección S1S0. da las salidas de los otros 3 códigos de selección de entrada. que puede ser un nivel lógico fijo o bien una señal lógica que varia con el tiempo. Observando esto desde otro punto de vista. I0 se captura con S1S0 negadas las dos.datos atraviese la compuerta O hacia la salida Z. Cada entrada de datos se accede con una combinación diferente de niveles de entrada de selección . la expresión booleana de la salida es: Z = I0 S' + I1 S Con S=0 . que se transmiten en forma selectiva a la salida .

Estos circuitos integrados pueden ser combinados para la multiplexación de un gran número de entradas. La siguiente figura muestra el diagrama a bloques del multiplexor : Multiplexor de 4 canales de entrada. 8 y 16 entradas. El multiplexor puede obtenerse con 4 multiplexores de 4x1 . 4 .En las familias lógicas TTL y CMOS se dispone regularmente de multiplexores de 2. como se muestra en el siguiente logigrama : El diagrama topológico del multiplexor de 4x1 (cuatro canales de entrada y uno de salida ) se muestra a continuación: . cada uno de 4 bits. cada uno de 4 bits (4x1) Obsérvese que el multiplexor debe ser de 4 canales. Diseñando el multiplexor .

El símbolo de un demultiplexor con 4 salidas se muestra en la figura adjunta: Diseñamos ahora el demultiplexor de 4 canales de información y 4 canales de salida . un demultiplexor de n salidas de un bit. El logigrama se presenta en la siguiente figura: . donde cada canal de salida tiene cuatro bits .Un demultiplexor realiza la función opuesta a la de un multiplexor . tiene una entrada de datos y S entradas para seleccionar una de las n=2 S salidas de datos. por ejemplo.

Al cerrar el circuito del canal 5 del DIP.Diagrama topológico de un demultiplexor o distribuidor de datos de un canal de entrada y cuatro canales posibles de salida . y Con base en este manual y a la configuración interna del circuito integrado 74LS155 o 74LS156 . Consultar las configuraciones internas de los circuitos integrados a utilizar en el manual ECG Semiconductors. la señal que manda es ¿un 1 o un 0? . pues el 156 es de colector abierto PROCEDIMIENTO EXPERIMENTAL y y Armar los dos circuitos topológicos anteriores. explicar por qué se conectó de esa manera el DIP. NOTA: Observar la conexión de los LED en este circuito y tomar en cuenta la polarización. CUESTIONARIO 1. y Dibujar el diagrama de la configuración interna de los circuitos integrados utilizados.

Completar la tabla funcional del siguiente circuito integrado (CI). la señal que manda en ¿un 0 o un 1? 3.2. 5. Al cerrar el circuito del canal 6 del DIP. 6. Dibuja el diagrama de la respuesta de la pregunta 3. SELECCIÓN DE PERMISO ENTRADAS SALIDA ENTRADAS (a o b) (a o b) (a o b) S1 x 0 0 0 S0 x 0 0 1 E' 1 0 0 0 I0 I1 I2 I3 x x x x 0 x x x 1 x x x x 0 x x Z 0 0 1 0 . Si quisieras manejar las señales de entrada con puros ceros o con puros unos ¿qué circuito integrado tendrías que anexar a la conexión del diagrama topológico del demultiplexor para obtener la misma respuesta de salida ? 4. ¿Qué significa el círculo pequeño dibujado en la entrada de cualquier compuerta o circuito? R: Que esa compuerta o circuito se activa en cero.

A0 A1 Ea Eb O0 O1 O2 O3 Ea Eb O0 O1 O2 O3 x x 0 0 1 1 x 0 x x x 1 0 1 0 1 1 x x 1 . Calcular la tabla funcional del siguiente CI y dibujar su logigrama .0 1 1 1 1 1 0 0 1 1 0 0 0 0 0 x 1 x x x x 0 x x x x x x x 1 0 x significa no importa 7.

Sign up to vote on this title
UsefulNot useful