UNIVERSITE de BRETAGNE du SUD  ECOLE NATIONALE SUPERIEURE des INGENIEURS de BRETAGNE du SUD  
   

Compte Rendu : Travaux Pratique d’électronique numérique n°2 Logique séquentielle

Réalisé par

 AL ECHCHEIKH EL ALOUI Adnane  Année Universitaire 2010/2011 

Encadré par  Mr Eustache Yvan 

     
1

 

Introduction  
La logique séquentielle est un type de logique dont les résultats ne dépendent pas seulement des données actuellement traitées mais aussi des données traitées précédemment. Elle s'oppose à la logique combinatoire, dont les résultats sont fonction et seulement fonction des données actuellement traitées. En d'autres termes, la logique séquentielle utilise la notion de mémoire de stockage (bascules, registres, etc.).L'élément de base de la logique séquentielle est la bascule. Les bascules logiques sont les éléments les plus simples qui constituent les mémoires. Les mémoires sont réalisées par des opérateurs logiques qui peuvent stocker une information jusqu’à ce que cette information soit effacée par une autre information. L’opération de stockage d’information s’appelle "SET" (Mise à un) l’opération d’effacement s’appelle "RESET" (Mise à zéro).

I.

Simulation  

Exercice 1 :   1) Bascule RS à l’aide de porte NAND  Bascule R.S. (Reset Set)  Câblage logique Table de vérité

  Simulation avec SPICE:  RS à l’aide de porte NAND 

 

2

 

  2) Latch D à l’aide de porte NAND  La  Latch  D  ne  possède  qu'une  seule  entrée.  Elle  sert  à  maintenir  la  valeur  qui  lui  a  été  donnée  comme  entrée  jusqu'à  ce  que  l'entrée  change.  Dans  le  type  de  bascule  D  à  synchronisation  sur  un  front montant, la sortie Q prend la valeur de l'entrée D quand le signal d'horloge est à un. Il ne peut y  avoir mémorisation de D que lorsque H est passé par 0.  Câblage logique Table de vérité

  Simulation avec SPICE:  Latch D à l’aide de porte NAND 

 

 

3

 

  3) Registre D à l’aide de porte NAND  Simulation avec SPICE 

 

 

  Exercice 2 : On cherche à concevoir un système synchrone utilisant 3 bascules JK pour générer la  séquence de sortie : 000001011110100000…  a. Bascule JK à partir d’une bascule D  

J 0 0 0 0 1 1 1 1

K 0 0 1 1 0 0 1 1

Q 0 1 0 1 0 1 0 1

D 0 1 0 0 1 1 1 0

4

 

Simulation avec SPICE 

 

 

  b. Bascule D à partir d’une bascule JK    Simulation avec SPICE 

 

   

5

 

    c. Le générateur avec des bascules JK 

Q2 Q1 Q0 (n) 000 001 011 110 100

J2 K2 0X 0X 1X X0 X1

J1 K1 0X 1X X0 X1 0X

J0 K0 1X X0 X1 0X 0X

Q2 Q1 Q0 (n+1) 001 011 110 100 000

Tableaux de Karnaught. J2 Q1Q0 00 X X 01 0 X 11 0 X 10 X 1 K2 Q1Q0 00 1 0 01 X 11 X X 10

/Q2 0 Q2 1

/Q2 0 Q2 1

J2= (Q2Q1 /Q0) J1 Q1Q0 00 0 X 01 0 11 1 X 10 K1

K2=/Q2Q1 Q1Q0 00 X 1 01 X 11 X 0 10

/Q2 0 Q2 1 J1= /Q2Q1Q0 J0 Q2

/Q2 0 Q2 1 K1= /Q1/Q0

Q1Q0 00 0 0 1

01 1

11 X

10 X

K0 Q2

Q1Q0 00 X X 1

01 X

11 0

10 1

/Q2 0

/Q2 0

J0= /Q2Q0
     

K0= Q2Q1/Q0

6

 

U7:A
1 2 8 4073 1

U4:A
3 9 Q0 8 5 4073 2

U4:B
9 4

&

&

&
4073

6

5

7

U3
7 9 AND 6 J C

U6:A
Q1 7 9 6 Q 1 J C

S

J CLK

U5
R Q 3

3 5

S

Q

S

2 6

5

U1:A

U2:A
Q 2

Q2

4

R

K

Q

2

AND

4

10135

4

R

K

K

Q

3

10135

4027

U8
U1:A(C) AND

   

    d. Le générateur avec des bascules D 

A 0 0 0 1 1

B 0 0 1 1 0

C 0 1 1 0 0

D0 0 0 1 1 0

D1 0 1 1 0 0

D2 1 1 0 0 0

D1=C et D2=A./B et D0=B
 

7

 

U4:A
3 4009 2

U3

U4:B
5 4009 4

AND

6

8

S

S

D CLK

Q

D CLK

Q

D CLK

S

5 3

1

9 11

13

Q1 V=SLO

6

U1:A

Q0 V=SLO

U1:B
5 3

U2:A
Q 1 Q2 V=SHI

R

R

4

4013

10

4013

4

R

Q

2

Q

12

Q

2

4013

H

 

  Exercice 3 :  

 

a/- Saisie du schéma A : Le schéma A comprend : un additionneur 6 bit, une porte AND et une horloge. b/- Saisie du schéma B :
Il faut mettre un deuxième étage A de 6bits en série avec le premier puis on relie les deux avec des portes AND.            

8

 

II.
 

Expérimentation 

Connection Diagra

Function Tabl

    Recommended Operating Condition 

Nous devons réaliser la conception et le test :  a. Bascule RS à l’aide de porte NAND (74LS00)  b. Latch D à l’aide de porte NAND (74LS00)  c. Registre D à l’aide de porte NAND (74LS00)  Le mode de branchement est celui décrit dans les figures ci‐dessus.   Par exemple Une bascule RS  On met le port 14 sur la tension d’alimentation (ici 5V), le port 7 sur la masse (GND). Et on travaille  avec 2 portes logiques. Ici nous avons utilisé les 2 premiers de gauche.  Pour tester le fonctionnement on effectue le câblage de la bascule RS décrit en Exercice 1 de la  simulation. On branche un LED à la sortie Q  Et on vient vérifier notre table de vérité.  On constate :  Si Reset et le Set sont tous les 2 à 0 : un état indéterminé.  Si le reset et le Set sont tous les 2 à 1 : un état précédent.  Si Reset=0 et Set=1 : on a une mise à 1 et si Reset =1 et Set=0: on a une mise à 0  Conclusion : la bascule RS permet une mémorisation d’une information sur l’état de 2 entrés   
9

 

Sign up to vote on this title
UsefulNot useful