I- Amplificador logarítmico a) vI = VI < 0

Com vI < 0 o díodo D1 está em condução. O amplificador A1 está realimentado, sendo a tensão v+ = 0 , V i D1 = I R1 = − I e R1
 V R  vO1 = VT ln  − I 1   I   DSS   i  vO1 = vD1 = VT ln  D1  , obtendo-se I   DSS 

O transístor J1 está em condução ( vGS < 0 ). Sendo, de acordo com o enunciado, a corrente do transístor constante I D , J1 está saturado. Nesta situação, o díodo D2 está em condução com corrente constante, sendo vD2 constante.
 I  vD 2 = VT ln  D  I   DSS  vO 2 = vO1 − v D 2  V R   I vO 2 = VT ln  − I 1  − VT ln  D  I  I DSS    DSS    

 V R  vO 2 = VT ln  − I 1  .  ID    O bloco b) é constituído por um amplificador A2 numa montagem não inversora, sendo  R  vO 3 = 1 + 5 vO 2  R   4 vO 3
− R1× I DSS vO1 vO 2

 I VT ln  D I  DSS

   

vO1

vI Numa das figuras estão representadas as tensões vO1 , vO 2 e vO 3 , cujos valores perto de v I = 0 tendem para − ∞ , não chegando a este valor porque os ampops saturam negativamente. Na outra figura, é representada apenas a tensão vO 1 , com maior detalhe, de modo a ver o que se passa perto da origem. Para v I = − R L I DSS tem-se vO1 = 0 e que quando − v I → 0 vO1 → −V CC

Jan 2002

b) Para v I > 0 o díodo D1 está cortado. O amplificador A1 está em malha aberta, sendo vO1 igual à tensão de saturação negativa do AmpOp (aproximadamente -VCC 2 está no limiar de condução (corrente IDSS) e J1 está na zona resistiva (em condução com corrente de dreno muito pequena: IDSS). A tensão aos terminais de D2 é nula. Nesta situação
vO1 = −VCC vO 2 = −VCC − v D 2

vI
v I R1   I DSS  

Para v I < 0

tem-se

 vO1 = VT ln  −  

 v R  vO 2 = vO1 − vD 2 = VT ln  − I 1  .  ID   

vO1 vO2

−V ≈ −VCC Osat − VCC − v D 2 c) A topologia do amplificador a) é do tipo paralelo paralelo, e a do amplificador b) do tipo sérieparalelo. d)
VI R1 IB IOS / 2
+

D1 A1 V O1

V OS

IB

 I VO1 = VT ln  D1 I  DSS

  . Aplicando o teorema da sobreposição pode calcula r-se I D1  
V V I I D1 = − I + OS + I B − OS R1 R1 2

O amplificador funciona com amplificador logarítmico desde que I D1 > 0
V V I − I + OS + I B − OS > 0 R1 R1 2 V I < VOS + R1 I BN ⇒ I   V I < VOS + R1 I B − OS  2  

Jan 2002

III- Lógica TTL a) In1 A 0 0 1 1 In2 A 0 1 0 1
Q3 Q1A Q2 A Q4 saturação corte limiar de condução corte saturação corte limiar de condução corte saturação corte limiar de condução corte activa inversa saturação corte saturação

O circuito realiza a função lógica NAND.
V CC

Para In1 A ="1" e In2 A ="1" , Q1 tem as duas junções do emissor polarizadas inversamente, estando a série das junções do colector de Q1, do emissor de Q2 e do emissor de Q4 polarizadas através de VCC = 5 V . O transístor Q1 está na zona activa inversa (junção do colector polarizada directamente e junção do emissor polarizada inversamente). Com βR = 0.02 I BQ 2 = −I CQ1 = (βR + 1)I BQ1

1,6k IBQ1 4k ICQ1
Q2 Q1

130
Q3

In 1 In 2

IB Q 2
Q4

Out

1k

com este valor de corrente Q2 fica na zona de saturação, sendo a tensão na base de Q3 insuficiente para polarizar a junção do emissor e o díodo:
V B Q3 = V BE Q 4 + VCE Q 2 = 0 ,8 + 0 ,2 = 1 V Q3 estará cortado, sendo a corrente de colector de Q4 nula, Q4 satura. A tensão de saída é inferior a

0.2 V, sendo Out=”0”. Para In1A ="0" , Q1 tem uma junção do emissor polarizada directamente, estabelecendo-se uma tensão na sua base que não é suficiente para polarizar a série das junções do colector de Q1 , do emissor de Q2 e do emissor de Q3 . O transístor Q1 está em condução e Q2 e Q4 VCC = 5 V polariza o díodo e a junção do emissor do transístor Q3 , ficando Q3 em condução. Estando Q2 cortado a corrente de colector de Q1 é nula e Q1 está saturado. Não havendo carga ligada na saída a corrente de base de Q3 é muito pequena VOut = 5 V − 0,7 − 0,7 = 3,6 V e Out = “1”. Para In2 A ="0" e para as duas entradas a “0”, a situação é idêntica à anterior.

Jan 2002

b)
V CC 1,6k 130 4k
Q3

4k In 1 A
Q1A Q2A

Q2B Q1B

In 1 B In 2 B
Q4

In 2 A 1k

Out

Se Q1A está na zona activa inversa, Q2 A está saturado e se Q1A está saturado Q2 A está cortado. Pode fazer-se um raciocínio idêntico para Q1B e Q2 B . A ligação de Q2 A e Q2B , mostra que se os dois estiverem cortados, Q3 está em condução e Out = “1”. Se um pelo menos estiver saturado, a tensão na base de Q3 não é suficiente para polarizar Q3 e Q4 está saturado, sendo Out = “0”. Quando as duas entradas In1A e In2A estão a “1” ou as duas entradas In1B e In2B, e apenas nestas situações se tem Out =”0”. A função lógica é AND-OR-INV
Out = In1 A In2 A + In1 B In2 B .

In1 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 c)

In2 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

In1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

In2 B 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Q1A sat. sat. sat. sat. sat. sat. sat. sat. sat. sat. sat. sat. act. inv act. inv act. inv act. inv

Q2 A corte corte corte corte corte corte corte corte corte corte corte corte sat. sat. sat. sat.

Q1B sat. sat. sat. act. inv sat. sat. sat. act. inv sat. sat. sat. act. inv sat. sat. sat. act. inv

Q2 B corte corte corte sat. corte corte corte sat. corte corte corte sat. corte corte corte sat.

Q3

lim. cond. lim. cond. lim. cond. corte lim. cond. lim. cond. lim. cond. corte lim. cond. lim. cond. lim. cond. corte corte corte corte corte

Q4 corte corte corte sat. corte corte corte sat. corte corte corte sat. sat. sat. sat. sat.

Out 1 1 1 0 1 1 1 0 1 1 1 0 0 0 0 0

Para calcular o fan-out vamos considerar uma porta A ligada a n portas B1 a Bn. Jan 2002

Out = “0” Para Out = “0”, a ligação de portas lógicas equivalentes aumenta a corrente de colector de Q4 , que pode sair da saturação.

5 V 5 V 2,5 mA 0,675 mA

4k
2,3 V 1,6 V

1,6k
1 V

130
1 mA Q3

4k
1 V 1 mA 0,2 V Q1 Q2

1,6k

"1" 0,689 mA 0,8 mA 0,8 V

Out
Q4

1 mA

1k

2,39 mA n portas B

1k
1 mA

porta A

Para VOutA = VIntB = 0.2 V os transístores Q1 das portas B1 a Bn estão saturados ( I CQ1 = −I BQ 2 = 0 ) sendo I EQ1 = I BQ1 + I CQ1 = I BQ1
VCC − V InB − V BEQ1sat 5 − 0 .2 − 0.8 V + I CQ1 = + 0 = 1 mA R BQ1 4k

I EQ1 =

A corrente no colector de Q4 da porta A será I CQ4 = n ×1 mA . Esta corrente não deve retirar Q4 da saturação. Para que Q4 se mantenha saturado I CQ4 ≤ βF I BQ 4 em que I BQ4 pode ser calculado I BQ 4 = I EQ 2 − I1K = I BQ 2 + I CQ2 − I 1K
I BQ 2 = (β R + 1)I BQ1 = (1 + 0 ,02 ) × 5 − 2 .3 = 1,002 × 0 ,675 = 0 ,689 mA 4k

I CQ2 =

VCC − VBEQ 4 − VCEQ 2 1,6k

=

5 − 0.8 − 0.2 = 2,5mA 1,6k

I BQ4 = 0,689 + 2,5 − 1 = 2,489 mA O número de portas que se pode ligar é de I CQ4 = n ×1 ≤ βF I BQ 4 = 50 × 2,489 n ≤ 125

Jan 2002

Out = “1” Para Out = “1”, a ligação de outras portas lógicas aumenta a corrente de base de Q3 , baixando o valor de VOut . Este valor tem de se manter num nível reconhecido como “1”, o que de acordo com o enunciado é 2,7 V.
5 V 5 V

4k
In 1 In 2 In1 0 1 0 In 2 1 0 0

1,6k

130
0,675 mA Q3

4k
13,5 µA 2,3 V Q2 Q1 13,5 µA 1 3 , 5 µA n portas B

1,6k

Out 1k
Q4

1k

porta A

V out = V CC − V CEsat − V D − I C 3 × 130
Admitindo que, na situação limite, Q3 está saturado tem-se Vout = 5 − 0 ,2 − 0 ,7 − 130 × I C 3 em que I C 3 = I E 3 − I B3 com
I E 3 = n × I E 3 Q 1 = n × 13 ,5 × 10 − 6

Deste modo
 3,5 − Vout  Vout = 4 .1 − 130 ×  n × 13,5 × 10 − 6 −  1,6 k  

Vout = 4.1 − 130 × n × 13,5 ×10 − 6 + 130 ×

3,5 − Vout V 3,5 = 4.1 − 130 × n ×13,5 ×10 − 6 + 130 × − 130 × out 1,6k 1,6k 1,6k

V 3,5 Vout + 130 × out = 4.1 + 130 × − 130 × n ×13,5 × 10− 6 1,6k 1,6k
1,08 × Vout = 4 .1 + 0,28 − 130 × n × 13 ,5 × 10 −6 Vout = 4 .38 130 × 13 ,5 × 10 −6 −n× = 4,056 − n × 1,62510 − 3 1,08 1,08

Vout = 4 ,056 − n × 1,625 × 10 −3 ≥ 2 ,7 n< 1,36 1,625 × 10 − 3 = 836

Confirmação da hipótese de Q3 estar na zona de saturação: Jan 2002

I C 3 = 11 .29 × 10 − 3 −

0 .8 × 10 − 3 = 10 .79 mA 1,6

βF I B 3 =

0.8 ×10 − 3 × 50 = 25mA 1,6

Confirma-se que Q3 está na zona de saturação pois I C 3 < β F I B3 . O fan-out sera de 125 (valor mais restritivo no nível “0” na saída).

Jan 2002

Sign up to vote on this title
UsefulNot useful