Buses

Arquitectura de Ordenadores

BUSES

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 1

Buses

Arquitectura de Ordenadores

Qu es un bus?

Una comunicacin compartida Un conjunto de cables para comunicar mltiples subsistemas

Procesador Entrada Control Memoria Datapath Salida

El bus es un herramienta fundamental para construir grandes y complejos sistemas

UPCO ICAI Departamento de Electrnica y Automtica 2

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

Buses

Arquitectura de Ordenadores

Ejemplo: organizacin de un PC

Bus del procesador

Bus PCI

Otros buses de entrada/salida IDE USB ISA

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez UPCO ICAI Departamento de Electrnica y Automtica 3

Buses

Arquitectura de Ordenadores

Pros y Contras de los buses

Ventajas:
Flexibilidad del sistema
Facilidad para aadir nuevos componentes Mover perifricos entre ordenadores que comparten el mismo bus

Economa
Las mismas conexiones compartidas por mltiples componentes

Manejar la complejidad partiendo el diseo: divide y vencers

Desventajas
Crea un cuello de botella
Todo pasa a travs del bus El ancho de banda del bus limita la velocidad en las transacciones entre los componentes del sistema

Velocidad mxima limitada

Longitud del bus Nmero de dispositivos conectables Flexibilidad para soportar diferentes tipos de dispositivos Ms flexible: ms lento
Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez UPCO ICAI Departamento de Electrnica y Automtica 4

Buses

Arquitectura de Ordenadores

Organizacin fsica de un bus

Lneas de control
Organizar las transferencias de datos entre los dispositivos conectados al bus Indicar qu tipo de informacin circula por el bus de datos

Lneas de datos
Llevar la informacin desde la fuente al destino. Datos y direcciones (bus de datos y bus de direcciones). Comandos complejos

Lneas de Control Lneas de datos

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 5

Buses

Arquitectura de Ordenadores

Organizacin de la comunicacin del bus

Maestro/esclavo Una transaccin a travs del bus incluye dos partes:

Peticin de operacin a travs de un comando
El comando lleva asociada una direccin para indicar a qu dispositivo va dirigido

Transferencia del dato

El maestro es quin inicia la transaccin en el bus mandando el comando ( y la direccin si es necesario). El esclavo es el que responde al maestro enviando el dato al maestro o recibindolo del maestro
En los casos sencillos de entrada/salida el procesador es el maestro (El comando es simplemente la direccin, R/W y CS).
Maestro enva comando Maestro del bus Dato va en uno de los sentidos Esclavo del bus

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 6

Buses

Arquitectura de Ordenadores

Tipos de buses en el ordenador Buses de conexin CPU-Memoria

Cortos y de alta velocidad A la medida del procesador y la memoria
Maximizar el ancho de banda

Optimizados para transferencias de bloques de cach Ms largos y lentos Estndar Pensados para conectar un amplio rango de perifricos
Cuando esos perifricos se agrupan en grupos con necesidades semejantes aparecen diferentes tipos de bus Ejemplo: del bus PC original a ISA, PCI, AGP, USB

Buses de entrada/salida

Adaptadores entre buses

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 7

Buses

Arquitectura de Ordenadores

Ordenador con un solo bus

El bus (backplane) es usado para comunicar

Procesador con la memoria Procesador con dispositivos de entrada/salida

Ventajas: simple y barato Desventajas: lento, es el mayor cuello de botella del sistema Ejemplo: IBM PC XT /AT
Backplane Memoria

Procesador

Dispositivos de Entrada/Salida

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 8

Buses

Arquitectura de Ordenadores

PC-XT original

Conector Bus PC XT

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 9

Buses

Arquitectura de Ordenadores

Organizacin Placa Madre 8088 y Bus PC-XT (ISA)

Bus CPU Bus PC-XT

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 10

Buses

Arquitectura de Ordenadores

Ordenador con dos tipos buses

Buses de I/O que conectan con el bus principal del sistema (CPU memoria) a travs de adaptadores
Un bus de alta velocidad para conectar CPU, memoria y adaptadores a otros buses Buses de I/O a la medida de los perifricos

Ejemplo: Apple Macintosh-II

NuBus: procesador, memoria y dispositivos ultrarrpidos. SCSI: resto de dispositivos
Bus procesador-memoria Procesador Bus Adaptor I/O Bus Bus Adaptor I/O Bus Bus Adaptor I/O Bus Memoria

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 11

Buses

Arquitectura de Ordenadores

Ordenador con tres tipos de buses

Liberar el bus de la CPU memoria de la Entrada/Salida

Bus entre CPU, memoria y un slo adaptador Bus de entrada/salida de alta velocidad para conectar diferentes tipos de perifricos o adaptadores con buses de ms baja velocidad. Actualmente es el bus PCI Diferentes bus de entrada/salida segn necesidades
Bus procesador memoria Procesador Bus Adaptor Backplane Memoria

Bus Adaptor Bus Adaptor

I/O Bus I/O Bus

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 12

Buses

Arquitectura de Ordenadores

Organizacin de buses en un PC actual

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 13

Buses

Arquitectura de Ordenadores

Chipset y buses

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 14

Buses

Arquitectura de Ordenadores

Organizacin fsica

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 15

Buses

Arquitectura de Ordenadores

Otra organizacin: Compact PCI

CPU CompactPCI
Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

Backplane con conectores para tarjetas CompactPCI

UPCO ICAI Departamento de Electrnica y Automtica 16

Buses

Arquitectura de Ordenadores

Cmo se define un bus?

Nivel mecnico
Conexin fsica, cables, conectores, tamao de las placas, etc.

Nivel elctrico
Circuito elctrico equivalente de los dispositivos que se conectan al bus: tensiones, corrientes, impedancias.

Nivel lgico
Equivalencia entre los valores elctricos y los valores lgicos

Nivel de temporizacin bsica

Establece los cronogramas para la realizacin de un ciclo de bus

Nivel de transferencia elemental

Transferencia de un dato elemental por el bus

Nivel de transferencia de bloque

Bloque de informacin

Buses estndar (IEEE) y estndar de facto (fabricantes)

UPCO ICAI Departamento de Electrnica y Automtica 17

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

Buses

Arquitectura de Ordenadores

Nivel mecnico: Ejemplo de conectores

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 18

Buses

Arquitectura de Ordenadores

Temporizacin: Sncrono/Asncrono

Buses sncronos
Una lnea del control es el reloj Todo ocurre a ritmo del reloj: la temporizacin es fija Ventajas
Muy rpido y necesita poco hardware

Desventajas

Todo dispositivo debe funcionar a la velocidad del reloj Corto para que no haya clock skew

Buses asncronos
No hay reloj (No hay problema de clock skew) Se puede acomodar a dispositivos de diferentes velocidades Necesita de un protocolo de handshake
Maestro avisa a esclavo para realizar una operacin Esclavo avisa a maestro que ha realizado la operacin

Ms lentos y complejos
Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez UPCO ICAI Departamento de Electrnica y Automtica 19

Buses

Arquitectura de Ordenadores

Ejemplo de operacin sncrona/asncrona

Sncrona

Asncrona

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 20

Buses

Arquitectura de Ordenadores

Ms sobre temporizacin: Ciclo de bus

Bus de ciclo completo

El bus est ocupado mientras dura una transferencia elemental entre dos dispositivos El bus puede estar ocupado mucho tiempo esperando a que un perifrico responda

Bus de ciclo partido

El tiempo del bus se divide en slots de tiempo para poder compartir varias operaciones de bus entre diferentes perifricos
Ejemplo: En un slot el maestro mada un comando para un perifrico En el siguiente, en vez de esperar la respuesta del perifrico, manda un comando para otro A continuacin espera, o ya recoge el resultado del primer comando

Es llevar el pipeline al bus Muy complejo de gestionar

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez UPCO ICAI Departamento de Electrnica y Automtica 21

Buses

Arquitectura de Ordenadores

Ejemplo de ciclo de bus completo/ ciclo partido

Ciclo de bus completo

Ciclo de bus partido (pipelined bus)

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 22

Buses

Arquitectura de Ordenadores

Tamao del bus: multiplexado/demultiplexado

Separado o demultiplexado
Direcciones y datos son enviados en el mismo ciclo de bus Problema del nmero de lneas

Multiplexado
Primero se envan las direcciones y despus los datos Direcciones y datos comparten el mismo bus Menor coste Ms complejo

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 23

Buses

Arquitectura de Ordenadores

Cronograma de un bus multiplexado

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 24

Buses

Arquitectura de Ordenadores

Tamao del bus: grado de paralelismo

Paralelo
La informacin circula en grupos de bits Esquema visto hasta ahora Ms cerca de la CPU: mayor nmero de lneas en paralelo

El ancho de banda depende de la velocidad y del nmero de lneas en paralelo

Serie
La informacin circula bit a bit entre dispositivos

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 25

Buses

Arquitectura de Ordenadores

Transferencial elemental: Control del bus

Caso de un solo maestro:

Caso simple visto

Varios posibles maestros

Varias CPUs que comparten un mismo sistema de memoria Arbitraje para que en cada momento haya un solo maestro.
Centralizado Un arbitro nico Distribuido Cada dispositivo tiene un rbitro que puede tomar el control del bus Ejemplo: Ethernet

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 26

Buses

Arquitectura de Ordenadores

Tipos de arbitraje centralizado

Daisy-chain

Paralelo

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 27

Buses

Arquitectura de Ordenadores

Opciones en los buses

Opcin Ancho del bus Buses de altas prestaciones Lneas de datos y direcciones separadas Ancho mximo (32 bits, 64 bits) Rfaga Mltiples Sncrono Pipeline Bajo coste Lneas de datos y direcciones multiplexadas Ancho mnimo (menos lneas: ms barato) 1 bit, 8 bits Dato a dato Uno Asncrono Serie
UPCO ICAI Departamento de Electrnica y Automtica 28

Ancho del dato

Transferencia de datos Maestros del bus Reloj Protocolo

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

Buses

Arquitectura de Ordenadores

Comparacin a nivel de ancho de banda de buses

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 29

Buses

Arquitectura de Ordenadores

Ms datos de comparacin entre buses

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez

UPCO ICAI Departamento de Electrnica y Automtica 30

Buses

Arquitectura de Ordenadores

Cuestiones sobre buses

Bus PLUG&PLAY (PnP)

Deteccin automtica de dispositivos e incorporacin funcional al nivel de sistema operativo.

Problemas de los sistemas no PnP

Configuracin manual (jumpers) Configuracin mediante programa propio del fabricante Recursos nicos y predeterminados para cada perifrico (ej: interrupciones, canal DMA) Colisiones entre dispositivos.

Componentes de un sistema Pnp

Tarjetas PnP Bus PnP BIOS PnP Drivers PnP SO PnP
UPCO ICAI Departamento de Electrnica y Automtica 31

Diseo de un sistema sencillo PnP

Jos A. Rodrguez Mondjar Cesreo Fernndez Martnez