LGICA CON DIODOS Los primeros circuitos Lgicos se construyeron usando Diodos, pero no eran integrados.

El funcionamiento era el siguiente: VCC Si Vi = V(0) D ON Entonces Vo = V + V(0) Si Vi = V(1) D OFF Entonces Vo = VCC R2 / (R 1 + R2) Vi - VD + R2 R1 Vo

Con ms entradas: Si V1 = V2 = V3 = V(1) D OFF Entonces Vo = VCC R2 / (R 1 + R2) Si alguna entrada es V(0) D ON Entonces Vo = V + V(0) 0 Lgico Estamos ante una operacin AND V1 V2 V3

VCC R1 Vo R2

Si damos la vuelta a los diodos la funcin que se realiza es una OR. Si Vi = V(0) D OFF y Vo = 0 Si Vi = V(1) D ON y Vo = V(1) - V Vi + VD R Vo

Si V1 = V2 = V3 = V(0) D OFF Entonces Vo = 0

V1 V2 R Vo

V3 Si alguna entrada es V(1) D ON Entonces Vo = V(1) - V 1 Lgico

Es una lgica NO inversora, incapaz de implementar todas las funciones.

LGICA RTL INVERSOR BIPOLAR: VCC RC Vo Vi RB VOL VIL VIH Vi Vo

Caracterstica de Transferencia Vo VOH

ZAD OFF

SAT

Vi

Si: RC = 1K, RB = 10K, F = 70, VCC = 5V; Entonces: VOH = 5V; VOL = 0.2V; VIH =1.5V; VIL = 0.7V, y los mrgenes de ruido NMH = 3.5V y NML = 0.5V. Para poder realizar funciones lgicas se necesita un conjunto completo, y con esta estructura podemos construir puertas NOR. VCC Caractersticas RTL: (Valores tpicos de Cat.) RC VCC = 3.6 V; Vo Fan-out: 3; Tp= 12ns; RB RB V1 V2 VOH = 1.03V; VOL = 0.2V; VIH =0.8V; VIL = 0.65V; Pm = 12mW

Funcionamiento: V1= 0 y V2= 0 T1 OFF y T2 OFF V1= VCC y V2= 0 T1 SAT y T2 OFF V1= VCC y V2= VCC T1 SAT y T2 SAT Vo VCC Vo = VCE(SAT)0.2V Vo = VCE(SAT)0.2V

Esta primera familia integrada cay en desuso por lentos.

LGICA DTL Ideada en 1962, ya en desuso. Se trata de un circuito AND de diodos y resistencias con un inversor a la salida. VCC VCC R3 R1 Vo D1 D2 D3 B Vi A - VD + R2 VBB Caso prctico: R1 = 2K, R2 = 5K, R3 = 4K, VCC = 4V, VBB = -2V; Se comprueba que: Vi = V(0) D1 ON y T OFF Vo VCC Vi = V(1) D1 OFF y T SAT Vo = VCE(SAT)0.2V En 1964 aparece una modificacin: Aqu T funciona entre ZAD y OFF y T entre SAT y OFF Vi VCC=5V 1.75K D1 2K T1 D 2 T2 5K NAND DTL VCC=5V

6K Vo

Caractersticas DTL: (Valores tpicos de Cat.) VCC = 5 V; Fan-out: 8; Tp= 65ns; VOH = 2.6V; VOL = 0.2V; VIH =2V; VIL = 0.4V; Pm = 15mW

LGICA TTL Entre 1966 y 1985 la ms usada. Aparece para corregir problemas de retraso en las operaciones de las DTL: Retraso de propagacin en el cambio 0-1 a la salida. En dicha transicin T2 debe pasar de saturacin a corte, para ello se descarga la base a travs de la resistencia de 5K. El tiempo de subida es mayor que el tiempo de bajada: TLH (grande) > THL TLH (transicin de subida) (Transicin de bajada) THL

6K

I Vo

6K Vo T2 I CL

T2

CL

La Lgica TTL corrige el problema con dos etapas, Circuito de Entrada Circuito de salida

I Vo T1 Vi I CL

En la entrada ponemos un transistor que har la transicin ms rpida y en la salida se colocan dos transistores para que en ambas transiciones de salida conduzca un transistor.

TTL BSICA R1 Vi T1 T2 R2 Vo

Si Vi = V(0) T1 ZAD o SAT T2 CORTE Vo VCC = V(1) Si Vi = V(1) T1 ZAI (ATENCIN!) T2 SAT Vo VCE(SAT) = V(0) TTL STANDARD (NAND)

NAND TTL

Se introduce una etapa de salida denominada TOTEM-POLE.

R1

4K

R3
1.6K

R4
130

T1 V1 V2 R2
1K

T4 T2 Vo T3

Caractersticas TTL (54/74): (Valores tpicos de Cat.) VCC = 5 V; Fan-out: 10; Tp= 10ns; VOH = 3.5V; VOL = 0.2V; VIH =1.5V; VIL = 0.5V; Pm = 10mW

La etapa Ttem-pole hace que en la salida se den estas situaciones: Vo = V(0) T3 SAT y T4 OFF Vo = V(1) T3 OFF y T4 ZAD Con el diodo se asegura que T4 est en corte en la situacin del cero lgico de salida

CARACTERSTICA DE TRANSFERENCIA TTL Vo VOH

VOL VIL T1 T2 T3 T4
SAT OFF OFF ZAD ZAD ZAD OFF ZAD

VIH
SAT ZAD ZAD ZAD ZAI SAT SAT OFF

Vi

PUERTAS EN TECNOLIGA TTL

PUERTA AND PUERTA NOR A B F=AB

A B

F=A+B

ETAPAS DE SALIDA TTL Frente a capacidad de interconexin de distintas salidas en las familias RTL y DTL, la TTL presenta un gran inconveniente. La etapa de salida de una RTL o una DTL consiste bsicamente en un transistor y una R, esto permite conectar la salida de dos puertas sin degradacin de estados: Con salida 00 T1 SAT y T2 SAT Vo = V(0)

6K Vo T1

Con salida 01 (10) T1 SAT y T2 OFF Vo = V(0) Con salida 11 T1 OFF y T2 OFF Vo = V(1) 6K

La operacin lgica que realiza es una AND. A esto se le denomina cableado lgico y ahorra un considerable nmero de puertas. En la standard TTL no es posible hacerlo, se proponen dos soluciones:

T2

COLECTOR ABIERTO: Se prescinde del Totem-pole, perdiendo sus ventajas. Hay que usar una resistencia entre VCC y la unin de los Colectores. PUERTA TRI-ESTADO: Para aprovechar las ventajas de la etapa Totempole, se introduce una seal de control de manera que inhiba el funcionamiento de la puerta: Si E=V(1) no funciona. Si E=V(0) toda la corriente fluye por el nuevo diodo y corta los transistores de Salida.

R1

R3

R4

T1 V1 V2 E R2
1K

T4 T2 Vo T3

LGICA ECL Son los circuitos Lgicos Bipolares ms rpidos debido a: Los transistores no se saturan Existe poca diferencia entre los niveles lgicos de tensin ESTRUCTURA BSICA DE UNA PUERTA ECL VCC Par Diferencial (Conmutador de Corriente) VN V1 RC1 RC2 Vo2 Vo1 T1 T2 VR IEE Operacin lgica: -VEE

Si alguna entrada i est a nivel alto: Vi > VR Ti ON y T2 OFF Vo1 = V(0) y Vo2 = V(1). Si todas las entradas estn a nivel bajo: Vi < VR Ti OFF y T2 ON Vo1 = V(1) y Vo2 = V(0). En la salida Vo1 se realiza la operacin NOR y en la Vo2 la operacin OR. La operacin lgica se fundamenta en la conmutacin de intensidad entre ambos lados del par diferencial. IE2 IE1 IE2 IEE IE1

IEE/2

-4VT

4VT

Vi -VR

FORMACIN DE UNA PUERTA BSICA En la estructura general se precisan 3 fuentes de Suministro de energa (VCC, VEE y VR). Lo interesante es tener una sola VEE(-5.2V). 1. En lugar de conectar a VCC conectamos a Tierra. 2. Sustiruyendo VR por un circuito que proporcione ese valor a partir de VEE. R7 907K T4 VR R6 6.1K D1 D2 R8 4.98K -VEE As mismo la fuente de intensidad IEE puede construirse de la forma ms simple con una resistencia. (se pueden usar soluciones mejores). GND R1 220 V01 Vi R4 50K T1 VE R3 779 -VEE Para terminar, a la estructura bsica se le aade un circuito desplazador de nivel, para asegurar el funcionamiento de los transistores en el par diferencial. V02 T6 R 50 V02 T2 VR R2 245 V02

-VEE

PUERTA BSICA OR-NOR ECL (10K) GND R1 R2

R7 T4

T6 OR T5 NOR

VB

T3

VA

D1 T1 T2 R6 VR D2 R8

R5

R4

R3

-VEE Caractersticas ECL (10K): (Valores tpicos de Cat.) VEE = -5.2 V; Fan-out: 10; Tp= 2ns; VOH = -0.9V; VOL = -1.74V; VIH =-1.22V; VIL = -1.42V; Pm = 24mW

Problemas de ECL (10K): Variacin con la Temperatura VR 1.1 mV/C VO(0) 0.6 mV/C VO(1) 1.5 mV/C

Para resolver los problemas de la ECL (10K) aparece una serie ECL ms rpida, con aproximadamente los mismos valores lgicos, pero con un mayor consumo de potencia. Serie ECL (100K): Valores tpicos VEE = -4.5 V; Tp= 0.75 ns; Pm = 40 mW; Serie ECL (100K): Variacin con la Temperatura VR 0.1 mV/C VO(0) 0.1 mV/C VO(1) 0.1 mV/C

Para conectar dispositivos basados en ECL con dispositivos basados en TTL se usan Circuitos Transductores (convierten un valor elctrico en otro). Vi Transductor ECL-TTL Vo

OTRAS LGICAS BIPOLARES LGICA HTL (LGICA DE UMBRAL ELEVADO) Est basada en DTL. Tiene un margen de ruido muy alto. til en ambientes con mucha interferencia electromagntica. VCC=15V 3K Di A B 5K D2 es un zener de 6.9 V. LGICA I2L (LGICA DE INYECCIN INTEGRADA) Es la opcin bipolar para el caso de gran escala de integracin (LSI-VLSI). Fue desarrollada por Philips e IBM en los aos 70 y desplazada por el uso de tecnologas CMOS. Ahora se est usando en BiCMOS. CIRCUITO I2L BSICO 12K T1 D2 T2 Vo VCC=15V

VCC

C1 C2 C3 Vi

VCC C1 C2 C3

Vi