You are on page 1of 3

Reseña Histórica En el año 1981 el Departamento de Defensa de los Estados Unidos desarrolla un proyecto llamado VHSIC (Very High

Speed Integrated Circuit), el cual tenía como objetivo rentabilizar las inversiones en hardware haciendo más sencillo su mantenimiento. Se pretendía con ello resolver el problema de modificar el hardware diseñado en un proyecto para utilizarlo en otro, lo que no era posible hasta entonces porque no existía una herramienta adecuada que concertara y normalizara dicha tarea, era el momento de los HDL's. El nombre VHDL es un acrónimo que resulta de la combinación de VHSIC y HDL, que significan Very High Speed Integrated Circuit (Circuito Integrado de Muy Alta Velocidad) y Hardware Description Language (Lenguaje de Descripción de Hardware), respectivamente. Se trata de un lenguaje diseñado a iniciativa del departamento de defensa de Estados Unidos, basado en el lenguaje de programación Ada. El lenguaje de programación en hardware que hoy conocemos como VHDL nace como proyecto del Departamento de Defensa (DoD) de EEUU en el año de 1982 para disponer de una herramienta estándar, independiente para la especificación (modelado y/ o descripción) y documentación de los sistemas electrónicos. En 1983, IBM, Intermetrics y Texas Instruments empezaron a trabajar en el desarrollo de un lenguaje de diseño que permitiera la estandarización, facilitando con ello, el mantenimiento de los diseños y la depuración de los algoritmos, para ello el IEEE propuso su estándar en 1984. En 1986 el departamento de defensa de E. U. transfirió los derechos a IEEE, con la intención de que fuera más ampliamente aceptado por la industria. Tras varias versiones llevadas a cabo con la colaboración de la industria y de las universidades, que constituyeron las etapas intermedias en el desarrollo del lenguaje, el IEEE publicó en diciembre de 1987 el estándar IEEE std 1076-1987 que constituyó el punto firme de partida de lo que después de cinco años sería ratificado como VHDL. Desde entonces, IEEE se ha encargado de la publicación y actualización del estándar VHDL. Esta doble influencia, tanto de la empresa como de la universidad, hizo que el estándar asumido fuera un compromiso intermedio entre los lenguajes que ya habían desarrollado previamente los fabricantes, de manera que éste quedó como ensamblado y por consiguiente un tanto limitado en su facilidad de utilización haciendo dificultosa su total comprensión. Este hecho se ha visto incluso ahondado en su revisión de 1993, con lo cual se adiciono el estándar VHDL IEEE 1164.

. mediante un software especial de programación y un programador de dispositivos. La matriz de conexiones esta basada en una red de conductores distribuidos en filas y columnas con un fusible en cada punto de intersección. Con estos recursos se implementan las funciones lógicas deseadas. y dependiendo de que arreglo sea el que se programe.Capitulo 1. de manera que una compuerta OR. Estos dispositivos tienen un alto costo inicial.3 Algunos dispositivos lógicos programables. una matriz de compuertas AND y un arreglo de compuertas OR. en general son programados mediante mascaras y no programables por el usuario. Estos arreglos pueden ser programables.1 Dispositivos Lógicos Programables. se le dará la clasificación al PLD. 1. ASIC: A diferencia de otros dispositivos. que pueden ser programados para implementar funciones lógicas. por lo tanto se usan principalmente cuando es necesaria una gran cantidad. El acrónimo PLD proviene del inglés “Programmable Logic Device”. La programación se lleva acabo por medio de conexiones de fusibles. 1. Esto con la finalidad de optimizar el espacio de trabajo y el costo que conlleva la adquisición de diferentes dispositivos. formado por una matriz de compuertas lógicas y flip-flops. sin olvidar que pueden ser programados en más de una ocasión. PAL (Programmable Array Logic): Es el dispositivo mas simple. el circuito interno de una PAL consiste de una matriz de conexiones. Esto significa que los fabricantes configuran el dispositivo según las especificaciones del usuario. de los cuales uno es a base de compuertas AND (plano AND) y el otro esta conformado de compuertas OR (plano OR). Estos dispositivos fueron creados con la finalidad de reemplazar varios circuitos integrados estándares o de funciones fijas. que significa “Dispositivo Lógico Programable” Un dispositivo lógico programable(PLD) es un circuito integrado.2 Estructura básica de los PLD`s Un PLD esta compuesto por arreglos de compuertas lógicas. mediante la cual se seleccionan cuales entradas del dispositivo serán conectadas al arreglo AND cuyas salidas son conectadas al arreglo OR y de esta manera obtener una función lógica en forma de suma de productos. 1. pueden contener funciones Analógicas y Digitales. una entrada con conexión fusible “fundida o quemada”(fusible abierto) funcione como un cero lógico y una conexión intacta como el valor de la(s) variable(s) de entrada.

PLA (Programmable Logic Array) Parecido en la dispositivo a la PROM. ambas matrices. Por otra parte. así como la de puertas Or es programable. para cada combinación de las señales de entrada. en que aquí en la PLD . PAL (Programmable array Logic) Una PAL es diferente de una PROM a causa de que tiene una red Y programable y una red O fija. de tal forma que se genera el mínimo número de términos necesarios para generar una función lógica. Esta estructura permite una mejor utilización de los recursos disponibles en el circuito integrado. la de puertas And. Con un programador Prom podemos obtener los productos fundamentales deseados quemando los eslabones y luego conseguir la suma lógica de dichos productos mediante las conexiones fijas de salida. seguida de una matriz OR programable. sin aumentar el tamaño de la matriz. difiere de esta. el codificador activa una única fila y a su vez activa aquella columna a las que esta todavía unida a través del diodo. . La matriz programable esta formada por líneas distribuidas en filas y columnas en las cuales los puntos de cruce quedaran fijos por unos diodos en serie con unos fusibles que serán los encargados de aislar las uniones donde no se requiera la función lógica. por lo que nos vemos habilitados a incrementar el número de entradas disponibles.PROM (Programmable Read Only Memory) Este tipo de dispositivo se basa en la utilización de una matriz AND fija. La fase de programación se realiza haciendo circular una corriente capaz de fundir el fusible en aquellas uniones donde no se desee continuidad.

/..4/1.:3. !#   /1070 /0 089. 80:/..-0  ..8031...7.0897:.  !..7.:8.4:23.:943907.9..  43 :3 5747./ 30247  890954/0/85489.8. 2. !  .:.:2039..0 2J324 32074/09F7234830.9..            .O3O.1.7:3.2.971. 0.948 1:3/.880N.8/8543-08 83 .4770390.42-3.6:0.4393:/..7485.08/080.O3O..97./47./48 /0 .22. /0/....70/5747.O38070.82.790 5..8.424.4.O3/0:3.803.:7848/8543-08030.6:J 03 ..2047:9. 2.2. 1472.  ! !747..-0 547 46:0348.8..4:23./.709./4 /09.0307.08/00397.77.O3/048 70.1.7  ./48.8:2.480-.2.:3/.8J.1:3.7:3.94820/.70.94/.-4308:04.6:0.  .F8/0/4/4  ! !747..:9..3/44808.8 /897-:/.80/05747.5.2.:.N4/0..97.08 .22.3148547 :348 /4/48 03 8070 . .3.43 :348 1:8-08 6:0 807E3 48 03.0248.1472.-9.0.8.7.7.702039.97 89.2./05:079.2.  &3..././05:079.43043081.6:0800307.. 8:.7:.2-./01:3/7 01:8-003.2.1:3..-04.8 7085747.8.O.!# . ./.08.8/08./47 !742 54/0248 4-90307 48 574/:.2.!#  !747./.507290:3. 70/  1./4 03 .77.J. /85489.390.-0 089./486:02..9:7.  03 6:0 .-0 :3.-0#0.03/4.!08/1070390/0:3..7.4380:7.2. 547 J30.5.97 5747.2039..83/ .97 # 5747.8:34308/43/03480/0800.3.22./06:09030:3.03..O3/0.-0./ !47497.7.8 :34308/43/03480706:07.86:0089.7 032074/00397./0 :3..4 .48574/:..08485:3948/0.06:0/..