Eletrônica - REE III

Circuitos lógicos digitais - Ensaios

Famílias lógicas

Famílias lógicas - Ensaios

Famílias lógicas © SENAI-SP, 2004

Trabalho editorado pela Gerência de Educação da Diretoria Técnica do SENAI-SP, a partir dos conteúdos extraídos da apostila, Circuitos lógicos digitais - Ensaios, Capítulo V, Famílias lógicas. São Paulo, 1991 (Reparador de Equipamentos Eletrônicos III).

SENAI

Serviço Nacional de Aprendizagem Industrial Departamento Regional de São Paulo Av. Paulista, 1313 - Cerqueira Cesar São Paulo - SP CEP 01311-923 (0XX11) 3146-7000 (0XX11) 3146-7230 0800-55-1000 senai@sp.senai.br http://www.sp.senai.br

Telefone Telefax SENAI on-line E-mail Home page

SENAI-SP - INTRANET

Famílias lógicas - Ensaios

Sumário

Famílias lógicas Referências bibliográficas

5 57

SENAI-SP - INTRANET

Ensaios SENAI-SP .INTRANET .Famílias lógicas .

DTL. Por isso. os aspectos fundamentais da eletrônica. RTL. HTL As famílias lógicas empregam componentes diferenciados na sua estrutura. São estes componentes que caracterizam seu funcionamento. Fan-out É o número máximo de portas da mesma família que poderiam ser conectadas à saída de uma única porta. Famílias lógicas .INTRANET 5 . ao selecionar um circuito integrado ou família lógica para um determinado projeto. de uma forma organizada.Ensaios Famílias lógicas O objetivo que norteou a elaboração do material didático Famílias lógicas foi o de apresentar. Esperamos que esse manual sirva como instrumento de apoio ao estudo de uma matéria essencial para os que se iniciam ao campo da eletrônica. é necessário considerar tais componentes e suas características. SENAI-SP . clara e objetiva.Famílias lógicas . Características gerais das famílias lógicas Fan-in É a carga fornecida pela entrada de uma porta lógica à saída da porta anterior em que está conectada.

Dois são os tipos de lógica de operação: • • Lógica positiva e Lógica negativa. o nível 1 é uma faixa situada em torno de um valor positivo de tensão. o nível 1 é uma faixa situada em torno de um valor negativo de tensão. Quando a operação é feita na lógica positiva.Famílias lógicas . Quando se opera em lógica negativa.INTRANET .Ensaios Faixa de tensão do nível lógico São dois os níveis lógicos de tensão: o nível 1 e o nível 0. 6 SENAI-SP . A figura a seguir mostra as faixas em que são feitas as operações na lógica positiva e negativa.

Alimentação Vcc e Icc necessários à alimentação de um Cl. Tp HL + Tp LH Tp = 2 Margem do ruído É a variação de tensão admissível à entrada de um elemento lógico sem que. ou seja: lógica com diodos) é implementada a partir de componentes discretos que sã os diodos e os resistores. Corrente de trabalho Valores de corrente nas entradas e saídas de uma porta lógica.Famílias lógicas . Temperatura Temperatura ambiente de operação do Cl. MOS. Corrente de curto-circuito (IOS) Valor da corrente na saída de uma porta lógica em curto-circuito. é expressa em miliwatts.INTRANET 7 .Ensaios Tempo de propagação (Tp) É a média aritmética entre os tempos médios de propagação para mudanças de estado na entrada e saída. Família lógica com diodo A família DL (“Diode Logic. Duas são as margens de ruído: uma para o estado lógico de entrada 0 e outra para o estado lógico de entrada 1. Famílias lógicas: TTL. Potência dissipada É a dissipação de energia elétrica. conforme mostramos a seguir. mude de estado. à sua saída. SENAI-SP . DTL. Compatibilidade Capacidade de interligação entre as subfamílias de uma família lógica. RTL e HTL. C-MOS. As famílias lógicas dividem-se em dois grupos: • • Famílias lógicas: DL.

6V VCC . Função E Observe abaixo o circuito típico de uma porta E e seu respectivo símbolo.Ensaios Por ser um componente com estados de condução e não-condução bem diferenciados. o diodo tem a função de simples comutador. Os circuitos básicos da família DL são as portas E e OU. Funcionamento A tabela abaixo mostra como funciona esse tipo de circuito. R Nível.Famílias lógicas . Tensão de entrada VA 1 2 3 4 0V 0V +VCC +VCC VB 0V +VCC 0V +VCC Tensão de saída VS 0. nessa família lógica.6V 0.INTRANET .IL . lógico S 0 0 0 1 Linhas da tabela-verdade Diodos V1 V2 Conduz Conduz Conduz Corta Corta Corta Conduz Corta 8 SENAI-SP .6V 0.

Ensaios Função OU Nesta função.6V Nível lógico S 0 1 1 1 1 2 3 4 0V 0V +VCC +VCC Conduz Conduz Famílias lógicas com transistores Nos circuitos digitais. o circuito tem a seguinte configuração: Funcionamento A tabela abaixo mostra como funciona esse circuito.6V VCC .INTRANET 9 . SENAI-SP . os transistores operam nos pontos de corte e saturação funcionando como chave eletrônica.0.0.6V VCC .Famílias lógicas .0. Linhas da tabela-verdade Tensão de entrada A B 0V +VCC 0V +VCC Diodos V1 Corta Corta Conduz V2 Corta Conduz Corta Tensão de saída VS 0V VCC .

a corrente de base leva o transistor ao ponto de saturação. Tempo de retardo (Td) é o período de tempo que transcorre do momento em que o sinal de entrada (T1) é aplicado até o sinal de saída atingir 10% de sua faixa de variação.Famílias lógicas . Tempo de comutação dos transistores A transição entre o corte e a saturação demanda certo tempo.Ensaios Quando se utiliza o transistor NPN com nível lógico 0 na base. 10 SENAI-SP . Observação Para a lógica positiva utilizam-se transistores NPN. e para a lógica negativa utilizam-se os transistores PNP. Quando em nível 1. comportando-se como uma chave aberta. a corrente é 0 e o transistor vai para o ponto de corte.INTRANET . e este se comportará como uma chave fechada. A seguir mostramos os principais fatores que influenciam no tempo total de comutação dos transistores.

Ensaios Tempo de subida (Tr) É o tempo que transcorre enquanto a corrente de coletor sobe de 10% para 90% de Icmáx. Tempo de descida (Tf) É o período de tempo necessário para que a corrente de coletor caia de 90% para 10% de IC. variando em 10% de sua amplitude. diodos e transistores. Tempo de armazenamento (Ts) Período de tempo entre a retirada do sinal de entrada e o momento em que a tensão de saída começa a responder. OU. Permite formar os blocos lógicos E.lógico 1 1 1 0 Conduz Conduz Conduz Corta Corta Corta Conduz Corta Conduz Saturado SENAI-SP . Linha 1 2 3 4 A 0V 0V +VCC +VCC B 0V +VCC 0V +VCC V1 V2 V3 /V4 Corta Corta Corta V5 Cortado Cortado Cortado S +VCC +VCC +VCC 0V Nível.INTRANET 11 .Famílias lógicas . A tabela abaixo mostra o funcionamento desse tipo de circuito. NÃO E e NÃO OU. Observe na figura ao lado a porta NÃO E que é o circuito básico dessa família. Família lógica DTL A família lógica DTL (“Diode Transistor Logic”: lógica com diodo e transistor) é constituída por circuitos lógicos construídos a partir de resistores.

e seu princípio de funcionamento baseia-se no corte e saturação dos transistores. Esses Cls são construídos com resistores e transistores. Possibilidade de ligação em paralelo das saídas.5 Pd = 10mW Tp = 30ns imunidade ao ruído = nível 0 ~ 0. Família lógica RTL Esta família RTL foi a primeira a surgir sob a forma de circuito integrado.3V 0.Ensaios Os principais parâmetros da família DTL são: • • • • • fan-out = 10 fan-in = 1. nível 1 ~ 1.Famílias lógicas . Linha 1 2 3 4 A 0V 0V +VCC +VCC B 0V +VCC 0V +VCC V1 cortado cortado saturado saturado V2 cortado saturado cortado saturado S +VCC 0.3V 0.4V. consumo e imunidade a ruídos. Boa interação entre velocidade de propagação.2V As principais vantagens desta família são: • • • • Maior imunidade a ruídos que a família RTL. Distribuição de saída (fan-out) e de entrada (fan-in) moderadamente alta.INTRANET . A tabela abaixo mostra o funcionamento da porta OU RTL.3V Nível lógico 1 0 0 0 12 SENAI-SP . Observe na figura a seguir uma porta NÃO OU que é o circuito básico da família lógica RTL.

SENAI-SP . A principal desvantagem desse circuito é o elevado tempo de propagação. Baixo custo devido ao número reduzido de componentes. Família lógica HTL A família lógica HTL (“High Threshold Logic”) foi desenvolvida para atender às aplicações industriais onde é necessário alta imunidade a ruídos provocados por comutação de chaves. Quando o circuito é implementado com componentes discretos é possível diminuir o valor ôhmico do resistor de base ou acrescentar um capacitor em paralelo com o resistor de base para reduzir o tempo de propagação.Ensaios Os principais parâmetros da família RTL são: • • • • fan-out = 5 Pd = 10mW Tp = 12ns fmáx = 50kHz As principais vantagens desse circuito são: • • • Baixa dissipação de energia.INTRANET 13 . Veja circuito abaixo. motores.Famílias lógicas . Boa imunidade ao ruído devido à introdução do resistor de base. etc.

Exercícios 1. Utilizando diodos semicondutores e resistores.Ensaios Esse circuito é formado com os mesmos componentes que compõem as portas da família DTL. acrescentando-se um diodo em série com a base do transistor que eleva o potencial necessário para que o transistor entre em saturação.Famílias lógicas . Os principais parâmetros desta família são: • • • • fan-out típico = 10 potência dissipada = 60mW grande imunidade a ruídos devido à utilização de um diodo zêner (V3) maior tempo de atraso dentre todas as famílias que utilizam transistores. esquematize os circuitos eletrônicos que executam as funções: a. B b. S = A + B + C 14 SENAI-SP . que é o circuito básico da família HTL.INTRANET . S = A . Observe a seguir uma porta NÃO E.

Assinale as alternativas corretas.Ensaios 2. a. o circuito com transistor NPN necessita de uma tensão na base: ( ) nível lógico 1 ( ) nível lógico 0 b.Famílias lógicas . A saída desse circuito será em: ( ) nível lógico 1 ( ) nível lógico 0 15 SENAI-SP . A porta lógica básica constituída por um transistor na configuração emissorcomum é: ( ( ( ( ( ) ) ) ) ) porta E porta NÃO E porta OU porta NÃO OU porta INVERSORA 4. Marque a opção correta: a. qual é a finalidade do capacitor em paralelo com o resistor de base? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 5. Qual a principal desvantagem da família DL?. Para ficar saturado.INTRANET . A característica da configuração emissor-comum produz ( ( ( ( ) ) ) ) alta velocidade de comutação pequeno gancho de corrente baixa velocidade de comutação inversão de fase dos sinal na saída c. O transistor utilizado como elemento de comutação serve para: ( ( ( ( ( ) ) ) ) ) eliminar ruídos acoplar os sinais de entrada e saída eliminar a deterioração dos sinais melhorar o tempo de comutação desacoplar os sinais de entrada e saída b. __________________________________________________________________ 3. No circuito inversor transistorizado.

que componente eletrônico é responsável pelo chaveamento de sinal? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 9. A partir do circuito dado. Quais são os componentes discretos utilizados na construção da família DTL? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 8.Ensaios c.Famílias lógicas . No circuito lógico da família RTL.lógico 1 0V 0 7. preencha a tabela correspondente.INTRANET . A 0V 0V +VCC +VCC B 0V +VCC 0V +VCC V2 Conduz V5 V3 /V4 Corta V1 S +VCC N. Esse circuito opera como: ( ) chave aberta ( ) chave fechada 6. Qual é a principal desvantagem da família RTL? Como pode ser minimizada? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 16 SENAI-SP .

Famílias lógicas - Ensaios

10. Utilizando transistores e resistores, esquematize circuitos para as seguintes funções: a. S = A + B

b. S = A + B

11. Qual a diferença fundamental entre as famílias DTL e HTL? __________________________________________________________________ __________________________________________________________________ __________________________________________________________________ 12. Cite as vantagens e desvantagens dos circuitos lógicos da família HTL. __________________________________________________________________ __________________________________________________________________ __________________________________________________________________

Ensaios Situação-problema 9 Desenvolver um circuito eletrônico com três entradas e uma saída que irá acionar um dispositivo optoeletrônico quando estiver em nível lógico 0. Esse circuito deverá desempenhar a função de uma porta E utilizando diodos e resistores.

SENAI-SP - INTRANET

17

Famílias lógicas - Ensaios

Convenção • • Tensão nível lógico 1: de 3 a 5VCC Tensão nível lógico 0: de 0 a 0,7VCC

Material necessário • • • • • • • • GRD (gerador e receptor de sinais digitais) Multímetro Placa de contato Fonte de alimentação Leds Resistores Diodos Cabos de ligação

Procedimento 1. Desenhe o esquema eletrônico do circuito de acordo com a situação-problema proposta.

18

SENAI-SP - INTRANET

Famílias lógicas - Ensaios

2. Dimensione os componentes de acordo com a tensão disponível e as características da carga. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores.

3. Construa a tabela-verdade para as possíveis combinações de entrada.

4. Monte o circuito e simule cada combinação de entrada definida no passo anterior. Meça e registre as tensões nas entradas e na saída do circuito.

5. Simule uma condição indefinida nas entradas e deixe-as em aberto. Meça e registre a tensão nas entradas e na saída do circuito.

SENAI-SP - INTRANET

19

INTRANET . 20 SENAI-SP . Convenção • • Tensão nível lógico 1: de 3 a 5VCC Tensão nível lógico 0: de 0 a 0.Ensaios Situação-problema 10 Desenvolver um circuito eletrônico utilizando diodos e resistores que desempenhem a função de uma porta lógica OU. O circuito deverá possuir três entradas e uma única saída que acionará um dispositivo optoeletrônico quando estiver em nível lógico 1.7VCC Material necessário • • • • • • • GRD (gerador e receptor de sinais digitais) Multímetro Placa de contato Resistores Diodos Leds Fios de conexão Procedimento 1.Famílias lógicas . Desenhe o esquema eletrônico do circuito de acordo com a situação-problema proposta.

Ensaios 2. SENAI-SP . Construa a tabela-verdade para as possíveis combinações de entrada. 3. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores.Famílias lógicas . Meça e registre a tensão nas entradas e na saída do circuito. Dimensione os componentes de acordo com a tensão disponível e as características da carga. 4.INTRANET 21 . Simule uma condição indefinida nas entradas e deixe-as em aberto. Monte o circuito e simule cada combinação de entrada definida no passo anterior. 5. Meça e registre as tensões nas entradas e na saída do circuito.

resistores e transistores). com duas entradas.Ensaios Situação-problema 11 Desenvolver um circuito de alarme. Desenhe o esquema eletrônico do circuito de acordo com a situação-problema proposta. Ao abrir qualquer uma das portas. Convenção • • • Tensão nível lógico 1: de 3 a 5VCC Tensão nível lógico 0: de 0 a 0. o sensor ali existente deve detectar o nível 0 (zero) e disparar o alarme com nível 1.INTRANET . O circuito deverá ser construído com componentes discretos (diodos.Famílias lógicas . para ser instalado em portas de automóvel. 22 SENAI-SP .7VCC Alarme (led): nível 1 Material necessário • • • • • • • GRD (gerador e receptor de sinais digitais) Multímetro Placa de contato Resistores Diodos Leds Fios para conexão Procedimento 1.

Construa a tabela-verdade para as possíveis combinações de entrada.INTRANET 23 . SENAI-SP . 3. Consulte os manuais dos fabricantes e especifique abaixo os componentes e seus respectivos valores. Meça e registre as tensões nas entradas e na saída do circuito. Meça e registre a tensão nas entradas e na saída do circuito. Monte o circuito e simule cada combinação de entrada definida no passo anterior. 4.Ensaios 2.Famílias lógicas . Simule uma condição indefinida nas entradas e deixe-as em aberto. 5. Dimensione os componentes de acordo com a tensão disponível e as características da carga.

Convenção • • • • Tensão nível lógico 0: de 0 a 0. houver chama-piloto. a purga for efetuada. Faça a tabulação das combinações possíveis das entradas e saída do circuito.Famílias lógicas .Ensaios Situação-problema 12 Desenvolver um sistema de segurança para partida de uma caldeira de vapor. Material necessário • • • • • • • • Fonte de alimentação Multímetro eletrônico Osciloscópio GRD (gerador e receptor de sinais digitais) Resistores Circuitos integrados SSI Leds Gerador de funções Procedimento 1.5VCC Tensão nível lógico 1: de 3 a 5VCC Variáveis de entrada: nível lógico 1 Condição normal de operação: nível lógico 1 na saída. 24 SENAI-SP . Haverá uma parada imediata da caldeira se uma dessas variáveis deixar de existir.INTRANET . a pressão do óleo combustível for adequada. A caldeira entrará em funcionamento quando ocorrerem as seguintes condições: o nível d’água no tubulão for superior a 50%. O circuito eletrônico deverá ser montado com portas lógicas NÃO E de duas entradas monitoradas por leds.

Determine a expressão booleana que resolva a situação proposta. S = ______________________________________________________________ 3. Consulte o manual do fabricante.INTRANET 25 .Ensaios 2.Famílias lógicas . Dimensione e relacione os componentes necessários de acordo com as tensões disponíveis e as características da carga. Faça o esquema eletrônico que resolva a situação proposta. 4. SENAI-SP .

6. 7. Meça as tensões nas entradas e saídas para cada uma das combinações de entrada.Ensaios 5. Faça uma tabela com as medidas. Com a sonda de níveis lógicos determine e registre os níveis lógicos das entradas e saídas das combinações possíveis. Compare-a com os valores do manual do fabricante.INTRANET . 26 SENAI-SP . Meça e registre a corrente ICC.Famílias lógicas . Calcule e registre o valor aproximado da potência em cada porta lógica. 8.

Conecte o gerador de funções em uma das entradas. determine e registre a tensão dessa entrada e da saída do circuito.INTRANET 27 .Famílias lógicas . Determine com o osciloscópio a relação de fase com o sinal de saída para uma freqüência de entrada de 1kHz e registre-a graficamente.Ensaios 9. SENAI-SP . Supondo que uma das entradas assumiu uma condição indefinida. ficando desconectada. 10.

A porta NÃO E é o bloco principal dessa família lógica.Ensaios Famílias lógicas TTL Os Cls das famílias lógicas TTL utilizam transistores multiemissores na entrada.8V 2. os Cls TTL são classificados em: • • • Saída totem-pole Saída de três estados Saída coletor aberto 28 SENAI-SP . Funcionamento do circuito básico A tabela a seguir mostra como funciona o circuito básico. todas as combinações possíveis nas entradas A e B e as respectivas condições de saída.8V 0.INTRANET .0V 0. Veja circuito a seguir. É a partir dessa porta que se desenvolvem todas as suas funções lógicas.lógico 0 1 1 1 Circuitos de saída da família TTL Quanto à estrutura do circuito de saída.Famílias lógicas . A 2. do que resulta maior velocidade de comutação em relação aos demais.0V 0.4V 2.4V 2.0V 2.4V 2.0V 0. Observe.4V N. na tabela.8V V1 cortado saturado saturado saturado V2 saturado cortado cortado cortado V3 saturado cortado cortado cortado V4 cortado saturado saturado saturado S 0.8V B 2.

Ensaios Saída totem-pole Geralmente esse tipo de circuito é constituído por quatro transistores com acoplamento direto entre si. a saída totem-pole é formada por dois transistores (V3 e V4). Saída de três estados A saída de três estados ocorre quando os dois transistores da saída totem-pole (V3 e V4) são levados ao ponto de corte. um diodo (V1) e um resistor (R4). SENAI-SP . desse modo. ficando em alta impedância (Hz). a saída não pode assumir nem o estado lógico 1 nem o estado lógico 0. Veja figura a seguir.INTRANET 29 .Famílias lógicas . Observe o esquema abaixo.

Saída coletor aberto: Nos blocos lógicos em coletor aberto. Nesse circuito.Famílias lógicas . Na base de V5 está a indicação EN (“enable”. essa entrada habilita a saída. se traduz por habilitar). essa entrada desabilita a saída. o transistor V5 drena a corrente de R3 para massa. Observe a seguir a ligação de portas NÃO E coletor aberto.Ensaios O seguinte circuito mostra uma porta NÃO E com saída de três estados. 30 SENAI-SP . quando saturado. Desse modo. Observação Alguns CIs têm o tri-state ativo em zero e sua entrada indicada pela letra D (“disable” se traduz desabilitar). Quando em nível 0. fazendo V3 e V4 entrarem em corte.INTRANET . o resistor é ligado externamente. Quando em nível 0. a saída fica em alta impedância.

sem que ocorra a degradação do nível lógico. IIH: é a corrente drenada pela porta quando ela está em nível lógico 1. IIL: é a corrente drenada pela porta quando qualquer uma de suas entradas estiver em nível lógico 0. o resultado será igual a 0. IOL: é a corrente máxima drenada pela saída.3 Pd = 22mW fmáx = 50MHz Low power (L) .8V).Famílias lógicas . Mais baixo consumo de potência dentre todas as subfamílias. quando em nível lógico 0. fan-out = 10. Pd = 10mW.INTRANET 31 .0V). VIH: é a tensão de entrada interpretada pelo Cl como nível lógico 1 (VIH ≥ 2. baixo custo do Cl. Subfamílias TTL Apresentamos a seguir as subfamílias TTL e suas respectivas características: • Standard (padrão) = 7400 • • grande variedade de funções lógicas. Tp = 10ns. permite que. fmáx = 35MHz.4V).Ensaios Esse tipo de ligação. sem que haja degradação do nível lógico.4V).alta potência = 74H00 SENAI-SP . VOH: é a tensão de saída no estado lógico 1 (VOH ≥ 2. Parâmetros Os parâmetros mais importantes da família TTL são os seguintes: • • • • • • • • VIL: é a tensão de entrada interpretada pelo Cl como nível lógico 0 (VIL ≤ 0. IOH: é a corrente máxima fornecida pela porta quando em nível lógico 1. Pd = 1mW fmáx = 3MHz alta velocidade de propagação (6ns) fan-out = 10 fan-in em torno de 1.baixa potência = 74L00 Hig-power (H) . baixa velocidade de propagação (33ns). conhecido como “wire-and”. se qualquer das saídas ligadas no ponto Y for para 0. VOL: é a tensão de saída no estado lógico 0 (VOL ≤ 0.

Famílias lógicas .0.tipo schottky = 74S00 boa relação velocidade/potência.6V VCC .baixa potência: tipo schottky = 74LS00 - Interligação das subfamílias TTL A tabela abaixo a compatibilidade que existe. Qual é a porta lógica básica da família TTL? _______________________________________________________________ _______________________________________________________________ c. Pd = 19mW fmáx = 125MHz Tp = 10ns Pd = 2mW fmáx = 45MHz • Low power Schottky (LS) . entre as diversas subfamílias. velocidade de propagação 3.6V VCC . lógico Exercícios 13. Que tensão alimenta um bloco lógico TTL? _______________________________________________________________ _______________________________________________________________ 32 SENAI-SP .5 vezes maior que a da versão standard.0. consumo duas vezes maior que o da versão standard. apresenta também o número máximo de entradas que podem ser interligadas às saídas.0. Que nível a entrada de um bloco lógico TTL apresenta quando aberta? _______________________________________________________________ _______________________________________________________________ b. Responda: a. Tensão de entrada Linhas da tabela-verdade A 1 2 3 4 0V 0V +VCC +VCC B 0V +VCC 0V +VCC V1 Corta Corta Conduz Conduz V2 Corta Conduz Corta Conduz VS 0V VCC .INTRANET .6V S 0 1 1 1 Diodos Tensão de saída N.Ensaios • Schottky (S) .

Que significam os parâmetros VIL. Qual a principal característica da saída tipo totem-pole? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ SENAI-SP . Em que nível a dissipação de potência é maior: em nível 1 ou em nível 0? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ h. IIH e IOL? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. VOH. Que é fan-out e por que é importante conhecê-lo? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ f. Quais são os níveis de ruído da família TTL? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ g.INTRANET 33 . Qual é a característica da saída tipo coletor aberto? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ j.Famílias lógicas . Como se classificam os Cls TTL quanto à estrutura do circuito de saída? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ i.Ensaios d.

74S00 e.5VCC Tensão nível lógico 1: de 3 a 5VCC Descanso lateral recolhido: nível 1 Câmbio em ponto morto: nível 1 Partida: nível 1. Onde são empregados Cls com saídas de três estados? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ 14. 7400 c. Relacione o código do fabricante com o nome da subfamília TTL? a. 74L00 d.Famílias lógicas . 74LS00 b. 74H00 Situação-problema 13 Desenvolver um circuito eletrônico que funcione como sistema de segurança para motocicletas. ( ( ( ( ( ) ) ) ) ) baixa potência (low-power) tipo schottky padrão (standard) alta potência (high-power) baixa potência tipo schottky (low-power schottky) Material necessário • • • • • • • • Osciloscópio GRD (gerador e receptor de sinais digitais) Sonda de níveis lógicos Placa de contatos Resistores Circuitos integrados TTL (SSI) Led Gerador de funções 34 SENAI-SP . em ponto morto.Ensaios k. A partida da moto só ocorrerá quando o descanso lateral estiver recolhido e o câmbio de marchas.INTRANET . Convenção • • • • • Tensão nível lógico 0: de 0 a 0. O circuito eletrônico deverá ser montado com portas lógicas NÃO E de duas entradas monitoradas por leds.

Faça uma tabulação das possíveis combinações nas entradas e na saída do circuito. Consulte o manual do fabricante. 2.Ensaios Procedimento 1. Determine a expressão booleana que resolva a situação proposta. 4. S = ____________________________________________________ 3. Faça o esquema eletrônico que resolva a situação proposta. SENAI-SP .INTRANET 35 . Dimensione e relacione os componentes a serem utilizados de acordo com as tensões disponíveis e as características da carga.Famílias lógicas .

de proceder à troca. Antes. 36 SENAI-SP . 7. Meça as tensões nas entradas e saídas para cada uma das combinações de entrada. porém. Faça uma tabela com as medidas obtidas.Famílias lógicas . convém verificar as condições de funcionamento do Cl retirado no almoxarifado e comparar suas especificações com os parâmetros indicados pelo fabricante.Ensaios 5. Que diferença existe entre o sinal de entrada e o de saída? Justifique. 6.INTRANET . Conecte o gerador de funções em uma das entradas. Situação-problema 14 Um sistema eletrônico de segurança danificado requer a substituição de um Cl 7400. Determine com o osciloscópio a relação de fase com o sinal de saída para a freqüência de entrada de 1kHz e registre-a graficamente.

Todas as entradas pertencem à subfamília standard.Ensaios É necessário levar em conta que uma das portas do Cl excitará duas entradas TTL e a outra excitará seis entradas. simulando as cargas TTL com resistores e trimpots.INTRANET 37 . Convenção • • • Freqüência de operação do circuito: 5MHz Tensão de entrada para nível lógico 1: de 2 a 5VCC Tensão de entrada para nível lógico 0: de 0 a 0. Dimensione e relacione os componentes envolvidos de acordo com a tensão de alimentação.Famílias lógicas . 2.7VCC Material necessário • • • • • • • • Fonte de alimentação Multímetro eletrônico Osciloscópio GRD (gerador e receptor de sinais digitais) Gerador de funções Circuitos integrados TTL (SSI) Trimpots multivoltas Resistores Procedimento 1. SENAI-SP . as características da carga e o tempo de propagação. Desenhe o circuito eletrônico que resolva a situação proposta. Consulte o manual do fabricante.

38 SENAI-SP . Analise os resultados das medições efetuadas no item 4 e registre suas condições.INTRANET . VOL da saída conectada VOL da saída conectada VOL especificado a duas entradas a seis entradas pelo fabricante VIH = VOH da saída conectada VOH da saída conectada VOH especificado a duas entradas a seis entradas pelo fabricante VIL = 5. Verifique e registre as condições de saída.Famílias lógicas . Com o auxílio do osciloscópio determine os valores aproximados para os parâmetros TPHL e TPLH. Preencha o quadro abaixo e compare os valores medidos com os especificados pelo fabricante. Aplique nas entradas dos circuitos os níveis de tensão nas condições mais críticas especificadas pelo fabricante. Saída conectada a duas entradas TPHL TPLH.Ensaios 3. Conecte as entradas dos circuitos ao gerador de funções (5MHz). Saída conectada a seis entradas Especificação do fabricante 4.

Analise o resultado das medições efetuadas no item 6 e registre suas conclusões. Famílias lógicas MOS A família MOS é composta por circuitos integrados formados a partir de transistores de efeito de campo com porta isolada (MOSFET).Famílias lógicas . IIH de uma das entradas IIH de uma das entradas IIH especificado do grupo de duas do grupo de seis pelo fabricante VCC = VIH = IIL de uma das entradas IIL de uma das entradas IIL especificado do grupo de duas do grupo de seis pelo fabricante VCC = VIL = 7. Baixa dissipação de potência em função da alta integração do circuito.INTRANET . Elevado tempo de propagação (300 ns). Alta imunidade a ruídos. Fan-out maior que 20. Verifique e registre as correntes de entrada. Características: • • • • • Facilidade de construção em escala integrada devido ao seu tamanho reduzido. 39 SENAI-SP .Ensaios 6. Aplique os níveis de tensão nas condições mais críticas especificadas pelo fabricante.

Circuitos P-MOS Observe no diagrama a seguir o circuito eletrônico básico de uma porta inversora com transistores P-MOS. temos: • • • P-MOS: circuitos integrados formados por MOSFET canal P. N-MOS: circuitos integrados formados por MOSFET canal N.Ensaios Classificação Os circuitos lógicos da família MOS classificam-se de acordo com o tipo de transistor utilizado no circuito.INTRANET . C-MOS: circuitos integrados formados a partir da combinação de dispositivos PMOS e N-MOS em uma mesma estrutura. lógico 1 0 40 SENAI-SP . Funcionamento Observe na tabela a seguir as possíveis combinações de entrada e saída. E OV -VDD V1 Saturado saturado V2 Cortado conduzindo Y -VDD 0V N. Assim.Famílias lógicas .

A OV OV +VDD + VDD B OV +VDD OV +VDD V1 cortado cortado saturado saturado V2 cortado saturado cortado saturado V3 conduzindo conduzindo conduzindo conduzindo Y +VDD OV OV OV N.Famílias lógicas .INTRANET 41 . SENAI-SP . Funcionamento É dado pelas combinações possíveis de entradas e saídas mostradas na tabela abaixo.Ensaios Circuitos N-MOS A figura a seguir mostra o circuito eletrônico de uma porta NÃO OU com transistores N-MOS.lógico 1 0 0 0 Circuitos C-MOS A família C-MOS é constituída por uma combinação de dispositivos MOS canal N e canal P num mesmo substrato.

o MOSFET canal N entra em condução e a saída estará em nível 0. Elevado tempo de propagação (60ns) em comparação com outras famílias. Funcionamento Com a entrada levada a nível lógico 0. Alta impedância de entrada: cerca de 1012Ω. o MOSFET canal P entra em condução e a saída vai para nível 1. Por outro lado. funcionando como uma chave aberta.5mW por porta. Alimentação na faixa entre 3 e 15V. o MOSFET canal N ficará com a resistência muito alta entre o dreno e a fonte. Enquanto isso. funcionando como uma chave aberta. 42 SENAI-SP . Parcial compatibilidade com dispositivos bipolares desde que utilizados com uma única alimentação positiva de 5V. Alta imunidade a ruídos. Fan-out maior que 50. Se a entrada for levada a nível lógico 1 (+ VCC).Ensaios Características • • • • • • • Reduzida dissipação de potência em torno de 2.Famílias lógicas . o MOSFET canal P apresentará uma resistência muito alta entre o dreno e a fonte.INTRANET . Circuito básico O diagrama abaixo mostra um circuito inversor que utiliza tecnologia C-MOS.

Ensaios Blocos lógicos Os principais blocos lógicos da família C-MOS são as portas NÃO OU e NÃO E. A 0V 0V +VDD + VDD B 0V +VDD 0V +VDD V1 cortado cortado saturado saturado V2 cortado saturado cortado saturado V3 saturado cortado saturado cortado V4 saturado saturado cortado cortado Y +VDD 0V 0V 0V N.Famílias lógicas . V1 e V2 são transistores MOSFET canal N e V3 e V4 são transistores MOSFET canal P.INTRANET 43 . Observe na tabela a seguir o funcionamento deste tipo de circuito.lógico 1 0 0 0 SENAI-SP . Veja a figura a seguir. Porta NÃO OU: num circuito da porta NÃO OU C-MOS.

A 0V 0V +VDD + VDD B 0V +VDD 0V +VDD V1 cortado cortado saturado saturado V2 cortado cortado saturado saturado V3 saturado cortado saturado cortado V4 saturado saturado cortado cortado Y +VDD +VDD +VDD 0V N. de potência Tempo de propagação Margem de ruído Fan-out típico 44 TTL 5VCC + 5% 10mW 10ns 0.lógico 1 1 1 0 Comparação entre TTL e C-MOS As principais diferenças entre as famílias TTL e C-MOS são mostradas na tabela abaixo.Famílias lógicas .4V 10 C-MOS 3 a 15V 10nW Variável (>TTL) 45% de VCC Infinito (limitado p/ velocidade de comutação SENAI-SP . A tabela abaixo mostra o funcionamento do circuito.INTRANET .Ensaios Porta NÃO E: o diagrama abaixo mostra uma porta NÃO E C-MOS. Parâmetro Alimentação Dissipação.

Saída C-MOS/entrada TTL. _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. Quais são as principais características da família lógica MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ b. Responda: a. Cite uma vantagem e uma desvantagem do emprego de Cls da família C-MOS em relação à TTL.INTRANET 45 . Exercícios 15.Ensaios Interface TTL/C-MOS e C-MOS/TTL Quando é preciso interligar os circuitos das famílias TTL e C-MOS devemos considerar as seguintes situações: • • • Saída TTL/entrada C-MOS com alimentação de 5V.Famílias lógicas . Por que os dispositivos C-MOS apresentam alta impedância de entrada? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ d. De que são constituídos os dispositivos da família C-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ c. _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ SENAI-SP . Saída TTL/entrada C-MOS com alimentação de 10V. Cite ao menos cinco características da família C-MOS.

A 0V 0V +VDD +VDD B 0V +VDD 0V +VDD V1 V2 V3 V4 Y N. Estude o circuito típico de uma porta NÃO OU da família C-MOS e preencha a tabela de funcionamento abaixo.lógico 46 SENAI-SP .INTRANET . que é necessário acrescentar ao circuito para o nível lógico 1 e por quê? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ 16.Ensaios f. No caso de uma interligação saída TTL/entrada C-MOS com alimentação de 5V.Famílias lógicas .

Famílias lógicas .Ensaios 17.INTRANET 47 . Entrada em nível 0 Causa E em nível 0 Como a fonte de V2 é conectada a VDD VGS2 = V2 em Efeito V1 irá VGS1 VGS2 = V2 irá A tensão de saída será igual a = Entrada em nível 1 Causa E em nível 1 Como VGS2 = 0 V2 em Efeito V1 irá V2 irá A tensão de saída será igual a SENAI-SP . Analise o circuito e preencha as tabelas a seguir.

Por que os dispositivos P-MOS apresentam uma área maior que os N-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ e. Como se classificam os circuitos lógicos da família MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ d.INTRANET . Por que os transistores MOSFET funcionam como interruptores quase perfeitos? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ b.Famílias lógicas . Cite no mínimo três características da família MOS. Responda: a. 48 SENAI-SP . _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ c.Ensaios 18. Quais são as vantagens dos dispositivos N-MOS em relação as P-MOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ Situação-problema 15 Desenvolver um circuito eletrônico capaz de detectar a não-coincidência de níveis lógicos enviados por dois sensores. Como V1 se comporta num circuito de porta inversora com os transistores PMOS? _______________________________________________________________ _______________________________________________________________ _______________________________________________________________ f. Quando o evento não-coincidência ocorrer nas entradas do circuito. a sua saída deverá excitar um dispositivo eletromecânico.

Material necessário • • • • • • • • Fonte de tensão Multímetro Osciloscópio GRD (gerador e receptor de sinais digitais) Sonda de níveis lógicos Resistores Circuitos integrados C-MOS (SSI) Led Procedimento 1.Ensaios Convenção • • • • • • • Tensão nível lógico 0: de 0 a 2VCC Tensão nível lógico 1: de 8 a 12VCC Situação não-coincidência: entradas em 0 e 1 ou 1 e 0 Entradas não-coincidentes: saída em nível 1 Entradas coincidentes: saída em nível 0 Dispositivo eletromecânico: relé O circuito deverá ser montado a partir de portas lógicas NÃO E. SENAI-SP .Famílias lógicas .INTRANET 49 . Faça uma tabulação das possíveis combinações nas entradas e na saída do circuito.

Ensaios 2. 4. Determine a expressão booleana que resolva a situação proposta. Consulte o manual do fabricante.INTRANET . 50 SENAI-SP . 3.Famílias lógicas . Dimensione e relacione os componentes envolvidos de acordo com as tensões disponíveis e as características da carga. Trace o diagrama do circuito.

Famílias lógicas . SENAI-SP . Conecte um gerador de função em uma das entradas e determine graficamente com o osciloscópio o tempo de propagação entre uma das entradas e a saída. 6. O equipamento só poderá ser acionado quando ambas as botoeiras estiverem sendo pressionadas. A saída do circuito deverá ser monitorada por um dispositivo óptico. Para tanto.Ensaios 5.INTRANET 51 . fora da região de corte. Faça uma tabulação das tensões e dos níveis lógicos ao longo do circuito para cada uma das combinações de entrada. Situação-problema 16 Desenvolver um sistema de segurança a ser instalado numa guilhotina elétrica para evitar acidentes. em extremidades opostas. foram instaladas duas botoeiras.

Determine a expressão booleana que resolva a situação problema proposta. 2. Faça uma tabulação das possíveis combinações nas entradas e na saída do circuito. 52 SENAI-SP . Material necessário • • • • • • • • Fonte de tensão Multímetro Osciloscópio GRD (gerador e receptor de sinais digitais) Placa de contatos Sonda de níveis lógicos Resistores Circuitos integrados C-MOS (SSI) Procedimento 1.Ensaios Convenção • • • • • Tensão nível lógico 0: de 0 a 2VCC Tensão nível lógico 1: de 8 a 12VCC Botoeira NA Dispositivo óptico: lâmpada 12V/100mA O circuito deverá ser desenvolvido a partir de portas lógicas NÃO OU.Famílias lógicas .INTRANET .

INTRANET 53 .Ensaios 3. Trace o diagrama esquemático do circuito.Famílias lógicas . 5. Meça as tensões e os níveis lógicos nas entradas e nas saídas de cada porta lógica para cada combinação de entrada. 4. Dimensione e relacione os componentes envolvidos de acordo com as tensões disponíveis e as características da carga. SENAI-SP . Consulte o manual do fabricante.

Desenvolver um circuito que deverá habilitar ou desabilitar essas linhas por meio de um sinal de controle. e a saída deverá excitar quatro entradas de Cls do tipo TTL 74LS. Registre graficamente a relação de fase e os níveis de tensão entre uma das entradas e a saída do circuito. o circuito deverá apresentar uma impedância de entrada de 1012Ω com baixíssimo consumo. Situação-problema 17 Em uma sala de controle chega um barramento com cinco linhas sendo: quatro linhas de tensões lógicas em nível C-MOS e uma massa. 54 SENAI-SP .INTRANET .Famílias lógicas .Ensaios 6. Determine o tempo de propagação entre uma das entradas e a saída. 7. Como características principais.

Transcreva do manual do fabricante a tabela de funções do Cl. Trace o diagrama esquemático do circuito.4 a 5VCC Material necessário • • • • • • • Fonte de tensão Multímetro Osciloscópio GRD (gerador e receptor de sinais digitais) Placa de contatos Resistores Circuitos integrados C-MOS e TTL (SSI) Procedimento 1. Escolha pelo manual do fabricante um Cl que resolva a situação-problema.Ensaios Convenção • • • • Sinal de controle em nível 1: linha de dados habilitada Sinal de controle em nível 0: saída do circuito em nível 1 Tensão para nível 0: 0 a 0.8VCC Tensão para nível 1: 2. SENAI-SP . 3.Famílias lógicas .INTRANET 55 . Cl = _____________________________________________________ 2.

INTRANET . 5.Famílias lógicas . 56 SENAI-SP . Habilite a entrada de dados através do terminal de controle.Ensaios 4. juntamente com os níveis de tensão. Conecte a saída do circuito às quatro entradas TTL/LS. Habilite a entrada de dados através do terminal de controle e verifique o funcionamento do circuito. Conecte a saída de pulsos do GRD à entrada de dados do circuito. Consulte o manual do fabricante. Registre graficamente a relação de fase entre a entrada e a saída. Dimensione e relacione os componentes envolvidos de acordo com as tensões disponíveis e as características da carga. 6. 7.

1991. SENAI-SP . São Paulo.Ensaios. (Reparador de equipamentos eletrônicos III).INTRANET 57 .Ensaios Referências bibliográficas SENAI-SP. DMD. Circuitos lógicos digitais . Por Moema de Castro Oliveira.Famílias lógicas .

INTRANET .Ensaios 58 SENAI-SP .Famílias lógicas .

.

923-6 Aprendizagem industrial Reparador de equipamentos eletrônicos III Circuitos lógicos digitais .13.15.46.Ensaios Sistemas de numeração e códigos binários Portas lógicas básicas Portas lógicas derivadas Circuitos combinatórios Famílias lógicas Display Codificador e decodificador Somador e substrator binários Comparadores de magnitude Circuitos biestáveis lógicos Contadores Circuitos de tempo Cl Circuitos de comutação aleatória e seqüencial Conversor digital-analógico e conversor analógico-digital Operações aritméticas e lógicas entre palavras binárias .