AB Software de Programacion Avanzada

Software de Programacin Avanzada
(No. de catlogo. 1747-PA2S)
Manual de Referencia
Informacin importante para el usuario
El equipo de estado slido tiene caractersticas de operacin diferentes a las del equipo electromecnico. La publicacin Safety Guidelines for the Application, Installation and Maintenance of Solid State Controls (Publicacin SGI-1.1) describe algunas diferencias importantes entre equipos transistorizados y dispositivos electromecnicos cableados. Debido a estas diferencias y debido tambin a la amplia variedad de usos para los equipos transistorizados, todas las personas responsables de la aplicacin de este equipo deben asegurarse de que cada aplicacin sea la correcta. En ningn caso ser Allen-Bradley Company responsable por daos indirectos o como consecuencia del uso o aplicacin de este equipo. Los ejemplos y diagramas mostrados en este manual tienen la nica intencin de ilustrar el texto. Debido a las muchas variables y requisitos asociados con cualquier instalacin particular, Allen-Bradley Company no puede asumir responsabilidad u obligacin por el uso real basado en los ejemplos y diagramas mostrados. Allen-Bradley Company no puede asumir responsabilidad por violacin de patente alguna, con respecto al uso de informacin, circuitos, equipos o softwares descritos en este manual. Est prohibida la reproduccin total o parcial del contenido de este manual sin el permiso escrito de Allen-Bradley Company. A travs de este manual hacemos anotaciones para informarle de consideraciones de seguridad. ATENCION: Identifica informacin sobre prcticas o circunstancias que pueden conducir a lesiones personales o la muerte, daos materiales o prdida econmica.
Las notas de Atencin le ayudan a: identificar un peligro evitar un peligro reconocer las consecuencias Nota importante: Identifica informacin especialmente importante para una aplicacin y un entendimiento correctos del producto.
PLC, PLC 2, PLC 3 y PLC 5 son marcas registradas de Allen-Bradley Company, Inc. SLC y SLC 500, son marcas registradas de Allen-Bradley Company, Inc. IBM es una marca registrada de International Business Machines, Incorporated.
Tabla de contenidos
Software de Programmacin Avanzada Manual de Referencia
Prefacio
Quin debe usar este manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P1 Propsito de este manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P1 Contenido de este manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P1 Documentacin relacionada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P3 Tcnicas comunes usadas en este manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P3 Soporte local para productos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P4 Ayuda referente a productos tcnicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P4
El archivo de estado
Capitulo 1
Descripcin general del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 Convenciones usadas en las representaciones visuales . . . . . . . . . . . . . . . . . . . . 13 Representacin visual del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 Representaciones visuales adicionales del archivo de estado del procesador 5/03 . . 142
Descripcin general del conjunto de instrucciones
Capitulo 2
Clasificaciones de instrucciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 Instrucciones de bits Captulo 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 Instrucciones de temporizador y contador Captulo 4 . . . . . . . . . . . . . . . . . . . . . 22 Instrucciones de comunicacin captulo 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Instrucciones de E/S y de interrupcin Captulo 6 . . . . . . . . . . . . . . . . . . . . . . . . 23 Instrucciones de comparacin Captulo 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 Instrucciones matemticas Captulo 8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 Instrucciones de transferencia y lgicas Captulo 9 . . . . . . . . . . . . . . . . . . . . . . . 26 Instrucciones de copia de archivo y llenado de archivo Captulo 10 . . . . . . . . . . . 26 Instrucciones de desplazamiento de bit, FIFO y LIFO Captulo 11 . . . . . . . . . . . . 27 Instrucciones del secuenciador Captulo 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 Instrucciones de control Captulo 13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 Instruccin proporcional integral derivada Captulo 14 . . . . . . . . . . . . . . . . . . . . . 28 Localizador de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Instrucciones de bits
Capitulo 3
Descripcin general de instrucciones de bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 Examine if Closed (XIC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 Examine if Open (XIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 Output Energize (OTE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 Output Latch (OTL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 Output Unlatch (OTU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 One-Shot Rising (OSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 Parmetros de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 Ejemplos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Tabla de contenidos
Instrucciones de temporizador y contador
Capitulo 4
Uso de temporizadores y contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 Parmetros de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 Valor acumulado (ACC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 Valor predefinido (PRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Base de tiempo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Precisin del temporizador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 Uso de temporizadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 Timer On-Delay (TON) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 Bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 Timer Off-Delay (TOF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 Bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 Retentive Timer (RTO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 Bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 Uso de contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 Cmo funcionan los contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 Count Up (CTU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 Bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 Count Down (CTD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 Bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 High-Speed Counter (HSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 Parmetros de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411 Ejemplo de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411 Ejemplo de aplicacin Archivo 2 (Llamada para bit DN en programa principal) 412 Ejemplo de aplicacin Archivo 3 (Ejecucin de lgica HSC) . . . . . . . . . . . . . . 412 Reset (RES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 413
Instrucciones de comunicacin
Capitulo 5
Descripcin general de las instrucciones de comunicacin . . . . . . . . . . . . . . . . . . . . . 51 Usando un procesador 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 Instruccin de mensaje (5/02 solamente) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 Uso de un procesador 5/02 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 Bits de archivo de estado relacionados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 Opciones de configuracin disponibles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 Pantalla de introduccin de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 Uso de bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 Diagrama de temporizacin para una instruccin MSG 5/02 correcta . . . . . . . . . . . . . . 56 Esquema de bloques de control para un procesador 5/02 . . . . . . . . . . . . . . . . . . . 58 Ejemplos de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 Ejemplo 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 Ejemplo 2 Archivo de programa 2 del procesador 5/02 . . . . . . . . . . . . . . . . . 510 Ejemplo 2 Archivo de programa 2 del procesador 5/01 en el nodo 3 . . . . . . . . 511 Ejemplo 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 512 Uso de un procesador 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 513 Bits de archivo de estado relacionados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 513
ii
Tabla de contenidos
Opciones de configuracin disponibles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 514 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 514 Uso de los bits de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 515 Lectura local desde un 500CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 516 Pantalla de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 518 Lectura local desde un 485CIF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 519 Pantalla de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 520 Lectura remota desde un 500CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 521 Pantalla de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 523 Lectura remota desde un 485CIF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524 Pantalla de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 525 Mensaje remoto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 526 Diagrama de temporizacin para una instruccin MSG 5/03 correcta . . . . . . . . . . . . . . 527 Esquemas de bloques de control para un procesador 5/03 . . . . . . . . . . . . . . . . . . . 530 Cdigos de error de la instruccin MSG para los procesadores 5/02 y 5/03 . . . . . . . 531 Servicio de comunicaciones (SVC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532 Uso de un procesador 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532 Servicio de canal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533 Ejemplo de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533
Instrucciones de interrupcin y E/S
Capitulo 6
Instrucciones adicionales de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 Immediate Input with Mask (IIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Immediate Output with Mask (IOM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Interrupciones accionadas por sucesos de E/S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 I/O Interrupt Disable y Enable (IID, IIE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 Reset Pending I/O Interrupt (RPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 I/O Refresh (REF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 Uso de un procesador 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Instrucciones de comparacin
Capitulo 7
Descripcin general de instrucciones de comparacin . . . . . . . . . . . . . . . . . . . . . . . . . 71 Direcciones de palabra indexada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 Equal (EQU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 Not Equal (NEQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Less Than (LES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Less Than or Equal (LEQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 iii
Tabla de contenidos
Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Greater Than (GRT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 Greater Than or Equal (GEQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Masked Comparison for Equal (MEQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Limit Test (LIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 Estado verdadero/falso de la instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Instrucciones matemticas
Capitulo 8
Descripcin general de instrucciones matemticas . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 Parmetros de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 Direcciones de palabra indexada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 Uso de bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 Bit de interrupcin de desbordamiento, S:5/0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 Registro matemtico, S:13 y S:14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 Add (ADD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Subtract (SUB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 Suma y resta de 32 bits Procesadores 5/02 y 5/03 series C y posteriores . . . . . . . . . . . 84 Bit de seleccin de desbordamiento matemtico S:2/14 . . . . . . . . . . . . . . . . . . . . . 84 Ejemplo de suma de 32 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Multiply (MUL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Divide (DIV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Double Divide (DDV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Bits de estado aritmetico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Negate (NEG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Clear (CLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Convert to BCD (TOD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Registro matemtico (cuando se usa) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 Ejemplo 1 procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 Ejemplo 2 procesadores compactos, 5/01, 5/02 y 5/03 . . . . . . . . . . . . . . . . . 89
iv
Tabla de contenidos
Convert from BCD (FRD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 811 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 811 Registro matemtico (cuando se usa) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 811 Ejemplo 1 procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 812 Ejemplo 2 procesadores compactos, 5/01, 5/02 y 5/03 . . . . . . . . . . . . . . . . . 812 Decode 4 to 1 of 16 (DCD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 814 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 814 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 814 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 814 Square Root (SQR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815 Scale Data (SCL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816 Registro matemtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816 Ejemplo de aplicacin 1 Conversin de seal de entrada analgica de 4 mA 20 mA a variable de proceso PID . . . . . . . . . . . . . . . . . . . . . . . . 817 Clculo de la relacin lineal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 817 Ejemplo de aplicacin 2 Escalado de una entrada analgica para controlar una salida analgica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 818 Clculo de la relacin lineal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 818 Clculo de la relacin lineal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 819
Instrucciones de transferencia y lgicas
Capitulo 9
Descripcin general de instrucciones de transferencia y lgicas . . . . . . . . . . . . . . . . . . 91 Parmetros de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 Direcciones de palabra indexada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Bit de interrupcin de desbordamiento, S:5/0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Registro matemtico, S:13 y S:14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Move (MOV) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 Bit de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Masked Move (MVM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 And (AND) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 Or (OR) 95 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 Exclusive Or (XOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 Not (NOT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 Bits de estado aritmtico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97 v
Tabla de contenidos
Instrucciones de copia de archivo y llenado de archivo
Capitulo 10
Descripcin general de las instrucciones de copia de archivo y llenado de archivo . . . . . 101 Efecto en el registro de ndice en los procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . 101 File Copy (COP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 File Fill (FLL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Instrucciones de desplazamiento de bit, FIFO y LIFO
Capitulo 11
Descripcin general de las instrucciones de desplazamiento de bit, FIFO y LIFO . . . . . . 111 Efecto en el registro de ndice en los procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . 111 Bit Shift Left (BSL) y Bit Shift Right (BSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113 Operacin Desplazamiento de bit hacia la izquierda . . . . . . . . . . . . . . . . . . . 113 Operacin Desplazamiento de bit hacia la derecha . . . . . . . . . . . . . . . . . . . . 113 FIFO Load (FFL) FIFO Unload (FFU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 LIFO Load (LFL) LIFO Unload (LFU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Instrucciones de secuenciador
Capitulo 12
Descripcin general de las instrucciones de secuenciador . . . . . . . . . . . . . . . . . . . . . . 121 Aplicaciones que requieren ms de 16 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 Efecto en el registro de ndice en procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . . . . 121 Sequencer Output (SQO) Sequencer Compare (SQC) . . . . . . . . . . . . . . . . . . . . . . . . . 122 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122 Operacin Secuenciador de salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 Operacin Secuenciador de comparacin . . . . . . . . . . . . . . . . . . . . . . . . . . 125 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126 Sequencer Load (SQL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128 Efectos en el registro de ndice S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
vi
Tabla de contenidos
Instrucciones de control
Capitulo 13
Jump to Label (JMP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 Label (LBL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 Jump to Subroutine (JSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 Anidamiento de archivos de subrutina . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 Subroutine (SBR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 Return from Subroutine (RET) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 Uso de los procesadores 5/02 y 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 Master Control Reset (MCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 Temporary End (TND) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 Suspend (SUS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 Selectable Timed Interrupts (STI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136 Selectable Timed Interrupt Disable y Enable (STD, STE) . . . . . . . . . . . . . . . . . . . . 136 Selectable Timed Interrupt Start (STS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136 Interrupt Subroutine (INT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Instruccin proporcional integral derivada
Capitulo 14
Descripcin general de la instruccin PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 El concepto PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 La ecuacin PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142 Introduccin de parmetros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142 Pantalla de visualizacin de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148 Indicadores de la instruccin PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148 Esquema del bloque de control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1411 Errores de tiempo de ejecucin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1412 PID y escalado de E/S analgico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1413 Notas de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1416 Rangos de entrada/salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1416 Escalado a unidades de ingeniera . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1416 Banda muerta con paso por cero DB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1417 Alarmas de salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1418 Limitacin de salida con bloqueo de la accin integral . . . . . . . . . . . . . . . . . . . . . . 1418 El modo manual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1419 Estado de rengln PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1419 Alimentacin anticipada o polarizacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1421 Salidas de tiempo proporcional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1421 Ejemplo Salidas con tiempo proporcional . . . . . . . . . . . . . . . . . . . . . . . . . . . 1422 Ajuste de PID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1423 Procedimiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1423
vii
Tabla de contenidos
Localizacin y correccin de fallos
Capitulo 15
Limpieza de los fallos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 Limpieza automtica de fallos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 Limpieza manual de fallos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 Rutina de fallo del usuario en efecto Procesadores 5/02 y 5/03 solamente . . . . . . 152 Pantalla de fallo del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153 Localizacin y correccin de fallos del procesador 5/03 . . . . . . . . . . . . . . . . . . . . . . . . 154 Visualizacin del indicador LED de activacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154 Visualizacin de indicadores LED durante la transferencia de un sistema operativo . 154 Descripcin de cdigos de error, causas y acciones recomendadas . . . . . . . . . . . . . . . 155 Errores de activacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155 Errores de ida a marcha . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 Errores de tiempo de ejecucin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157 Errores de instruccin del programa del usuario . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Descripcin de la rutina de fallo Procesadores 5/02 y 5/03
Capitulo 16
Descripcin general de la rutina de fallo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 Datos de archivo de estado salvados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 Fallos del usuario recuperables y no recuperables . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 Creacin de una rutina de fallo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162 Ejemplo de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162 Rutina de fallo Archivo de subrutina 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163 Archivo de subrutina 4 Ejecutado para error 0020 . . . . . . . . . . . . . . . . . . . . . . . . 164 Archivo de subrutina 5 Ejecutado para error 0034 . . . . . . . . . . . . . . . . . . . . . . . . 165
Descripcin de la interrupcin de entrada discreta Procesador 5/03 solamente
Capitulo 17
Descripcin general de la interrupcin de entrada discreta . . . . . . . . . . . . . . . . . . . . . . 171 Procedimiento bsico de programacin para la funcin DII . . . . . . . . . . . . . . . . . . . 171 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172 Modo contador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172 Modo de suceso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173 Contenido de la subrutina DII . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173 Espera de interrupcin y ocurrencias de interrupcin . . . . . . . . . . . . . . . . . . . . . . . 173 Prioridades de la interrupcin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 Datos del archivo de estado salvados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175 Caracterstica de reconfiguracin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175 Parmetros DII . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175 Pantalla del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177 Pantallas adicionales del archivo de estado 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . 179 Ejemplo de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1710
viii
Tabla de contenidos
Descripcin de interrupciones cronometradas seleccionables Procesadores 5/02 y
Capitulo 18
Descripcin general de STI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181 Procedimiento bsico de programacin para la funcin STI . . . . . . . . . . . . . . . . . . 181 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182 Contenido de subrutina STI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182 Espera de interrupcin y ocurrencias de interrupcin . . . . . . . . . . . . . . . . . . . . . . . 182 Prioridades de interrupcin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183 Datos del archivo de estado salvados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 Parmetros STI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 Palabra S:2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 Palabra 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185 Palabra 36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185 Pantalla del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186 Instrucciones STD y STED . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 Selectable Timed Disable STD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 Selectable Timed Enable STE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 Ejemplo de zona STD/STE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 Selectable Timed Start (STS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
Descripcin de interrupciones de E/S Procesadores 5/02 y 5/03
Capitulo 19
Descripcin general de E/S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191 Procedimiento bsico de programacin para la funcin de interrupcin de E/S. . . . . 191 Operacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 Contenido de subrutina de interrupcin (ISR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 Espera de interrupcin y ocurrencias de interrupcin . . . . . . . . . . . . . . . . . . . . . . . 192 Prioridades de interrupcin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 Datos del archivo de estado salvados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194 Parmetros de interrupcin de E/S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 Pantalla del archivo de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196 Pantallas adicionales del archivo de estado 5/03 . . . . . . . . . . . . . . . . . . . . . . . . . . 197 I/O Interrupt Disable (IID) y I/O Interrupt Enable (IIE) . . . . . . . . . . . . . . . . . . . . . . . . . . 198 I/O Interrupt Disable IID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 I/O Interrupt Enable IIE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 Ejemplo de zona IID/IIE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199 Reset Pending Interrupt (RPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1910 Interrupt Subroutine (INT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1910
Sistemas de numeracin
Appendice A
Bases usadas en APS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A1 Ejemplo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A2 Nmeros binarios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A2 Valores decimales positivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A2 Valores decimales negativos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A3 Nmeros hexadecimales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A5 Mscara hexadecimal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A6 ix
Tabla de contenidos
Mensajes de error APS
Appendice B
Informacin general . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B1
Prefacio
AB
Prefacio
Lea este prefacio para familiarizarse con el resto del manual. Le proporciona informacin respecto a: quin debe usar este manual propsito de este manual conventciones usadas en este manual soporte de Allen-Bradley
Quin debe usar este manual
Use este manual si usted es responsable del diseo, instalacin, programacin o localizacin y correccin de fallos de sistemas de control que utilizan controladores lgicos Allen-Bradley. Usted debe tener un conocimiento bsico de los productos SLC 500. Si no lo tiene, comunquese con su representante local de Allen-Bradley para obtener informacin sobre los cursos de formacin disponibles antes de usar este producto. Recomendamos revisar la The Getting Started Guide for APS, nmero de catlogo 1747-NM001 antes de usar el software.
Propsito de este manual
Este manual es una gua de referencia para el Software de Programacin Avanzada (APS). Este Manual: proporciona el archivo de estado proporciona las instrucciones usadas en sus programas de lgica de escalera complementa la ayuda en lnea disponible en el terminal
Contenido de este manual

Captulo Prefacio Ttulo Contenido Describe el propsito, informacin de fondo y alcance de este manual. Tambin especifica la audiencia para la cual este manual ha sido diseado. Describe fallos mayores y menores, informacin de diagnstico, modos del procesador, tiempos de exploracin, velocidades en baudios y direcciones de nodos del sistema. Proporciona una descripcin general del conjunto de instrucciones, indicando el nombre, mnemnico y funcin de cada instruccin. Describe las instrucciones de bits y sus usos. P1
2 3
Descripcin general del conjunto de instrucciones Instrucciones de bits
Prefacio
Captulo 4 5 6 7
Ttulo Instrucciones de temporizador y contador Instrucciones de comunicacin Instrucciones de interrupcin y E/S Instrucciones de comparacin Instrucciones matemticas
Contenido Describe los tipos de instrucciones de temporizador y contador y sus usos. Describe la instruccin de comunicacin de mensajes y servicios y sus parmetros asociados. Describe las instrucciones de interrupcin y sus parmetros asociados. Describe las instrucciones de comparacin que le permiten comparar los valores de los datos. Describe las instrucciones matemticas que le permiten realizar clculos y operaciones matemticas en palabras individuales. Describe las instrucciones de transferencia y de lgica que le permiten realizar operaciones en palabras individuales. Describe las instrucciones de copia de archivo y de llenado de archivo y sus parmetros asociados. Describe las instrucciones que le permiten cargar datos en un conjunto de bits, un bit a la vez. Describe las instrucciones de secuenciador y sus parmetros asociados. Describe las instrucciones de control y sus parmetros asociados. Describe el concepto PID, ecuacin, parmetros asociados y esquema de bloques de control para los procesadores 5/02 y 5/03. Explica cmo interpretar y corregir problemas con el software y el procesador. Describe la rutina de fallo que evita una desactivacin cuando ocurre un fallo. Describe la instruccin de interrupcin de entrada discreta y sus parmetros asociados. Esta instruccin slo se aplica al procesador SLC 5/03. Describe las instrucciones de interrupcin cronometradas seleccionables que le permiten interrumpir automticamente la exploracin de un archivo del programa, con el fin de explorar un archivo de subrutina especificado. Describe la funcin de un mdulo de E/S especial para interrumpir una exploracin de programa normal, con el fin de explorar un archivo de subrutina especificado. Describe los sistemas de numeracin hexadecimal, binario y decimal. Describe posibles mensajes de error del software APS y sus acciones correctivas.
Instrucciones de transferencia y de lgicas Instrucciones de copia de archivo y de llenado de archivo Instrucciones de desplazamiento de bit, FIFO y LIFO Instrucciones de secuenciador Instrucciones de control Instruccin proporcional integral derivatida Localizacin y correccin de fallos Descripcin de la rutina de fallo 5/02 y 5/03 Descripcin de la interrupcin de entrada discreta Procesador 5/03 solamente Descripcin de interrupciones cronometradas seleccionables Procesadores 5/02 y 5/03 Descripcin de interrupciones de E/S Procesadores 5/02 y 5/03 solamente Sistemas de numeracin Mensajes de error APS
10
11
12 13
14
15 16
17
18
19
Appendix A Appendix B
P2
Prefacio
Documentacin relacionada
Los siguientes documentos contienen informacin adicional concerniente a los productos SLC de Allen-Bradley. Para obtener una copia, comunquese con la oficina o distribuidor de Allen-Bradley local.
Para Obtener una descripcin general de los productos de la familia SLC 500 Obtener una introduccin al software APS para usuarios principiantes, que contenga conceptos bsicos, pero enfocndose en tareas y ejercicios simples, y que permita al lector empezar a programar en el tiempo ms corto posible Obtener un manual de procedimientos para personal tcnico que usa el software APS para desarrollar aplicaciones de control Obtener una descripcin de cmo instalar y usar su controlador programable SLC 500 compacto Obtener una descripcin de cmo instalar y usar su controlador programable SLC 500 modular Obtener un manual de procedimientos y referencia para personal tcnico que usa la utilidad de importacin/exportacin APS para convertir archivos APS a archivos ASCII y archivos ASCII a archivos APS Obtener una lista completa y actualizada de documentacin de grupos de automatizacin, incluyendo instrucciones para hacer pedidos. Adems indica si los documentos estn disponibles en CD-ROM o en lenguajes mltiples. Obtener un glosario de trminos y abreviaciones de automatizacin industrial Lea este documento SLC 500 System Overview Nmero de documento 1747-2.30
Getting Started Guide for APS
1747-NM001
Manual del usuario del Software de Programacin Avanzada (APS) Allen-Bradley Installation and Operation Manual for Fixed Hardware Style Programmable Controllers Manual de instalacin y operacin para controladores programables estilo hardware modular Manual del usuario de importacin/exportacin APS
1747-NM002ES 1747-NI001
1747-NI002ES
1747-NM006ES
Automation Group Publication Index
SD499
Allen-Bradley Industrial Automation Glossary
ICCG-7.1
Tcnicas comunes usadas en este manual
Las siguientes convenciones se usan en este manual: Listas marcadas con puntos proporcionan informacin, no pasos de procedimientos. Listas numeradas proporcionan pasos secuenciales o informacin jerrquica. El texto en esta letra indica palabras o frases que usted debe escribir. El tipo de letra cursiva se usa para expresar nfasis. Los nombres de las teclas corresponden con los nombres mostrados y aparecen en negrita, letras maysculas entre corchetes (por ejemplo, [ENTER]). Un icono de tecla de funcin corresponde al nombre de la tecla de funcin que usted debe pulsar, como por ejemplo
CONFIG SALVAR Y SALIR F8
P3
Prefacio
La siguiente tabla resume las convenciones usadas para distinguir las diferencias entre las posiciones de interruptores del 5/03, los modos del procesador y la representacin visual en la lnea de estado APS.
Cuando se refiere a la posicin de interruptores Posicin de marcha (RUN) Cuando se refiere al modo del procesador Modo de marcha Modo de marcha Modo de programacin Prueba Modo de paso simple Posicin REMota Prueba Modo de exploracin simple Prueba Modo de exploracin continua Posicin de PROGramacin Modo de programacin Cuando se refiere a la lnea de estado RUN REM RUN REM PROG REM SRG REM SSN REM CSN PROG
Soporte de Allen-Bradley
Allen-Bradley ofrece servicios de soporte a nivel internacional, con ms de 75 oficinas de ventas/soporte, 512 distribuidores autorizados y 260 integradores de sistemas autorizados ubicados en los Estados Unidos, ms los representantes de Allen-Bradley en los principales pases del mundo.
Soporte local para productos

Comunquese con su representante local de Allen-Bradley para: soporte de ventas y pedidos formacin tcnica sobre productos soporte de la garanta convenios de servicios de soporte
Ayuda referente a productos tcnicos

Si necesita comunicarse con Allen-Bradley para obtener ayuda tcnica, por favor revise primero la informacin en el captulo Localizacin y correccin de fallos. Luego llame a su representante local de Allen-Bradley.
P4
Captulo
Este captulo presenta las funciones del archivo de estado de los procesadores compactos, 5/01, 5/02, y 5/03. Los procesadores 5/02 y 5/03 funcionan como el compacto y los procesadores 5/01. Tambin tienen funciones adicionales, segn lo que se indica en la segunda tabla de la siguiente pgina. El procesador 5/03 tiene funciones adicionales que se indican en la tercera tabla de la pgina 13.
Descripcin general del archivo de estado
El archivo de estado le da informacin referente a las diversas instruccones que usted usa en su programa, y otra informacin como por ejemplo la funcionalidad EEPROM. El archivo de estado indica fallos menores, informacin de diagnstico sobre fallos mayores, modos del procesador, tiempo de exploracin, velocidad en baudios, direcciones de nodos del sistema y otros datos. Nota importante: No escriba datos en el archivo de estado a menos que la palabra o bit est listada como lectura/escritura en la descripcin que sigue. Si usted piensa escribir datos en el archivo de estado, es importante que primero entienda la funcin completamente.
11
Captulo 1 El archivo de estado
El archivo de estado S: contiene las siguientes palabras:

Palabra S:0 S:1 S:2 S:3L S:3H S:4 S:5 S:6 S:7, S:8 S:9, S:10 S:11, S;12 S:13, S:14 S:15L S:15H Funcin (se aplica a todos los procesadores) Indicadores aritmticos Estado/control del modo del procesador Bits STI/comunicaciones DH485 Tiempo de exploracin actual/ltima Tiempo del controlador de secuencias (watchdog) Reloj de funcionamiento libre Bits de errores menores Cdigo de error mayor Cdigo de suspensin/archivo de suspensin Nodos activos Habilitacin de ranura de E/S Registro matemtico Direccin de nodo Velocidad en baudios Pgina 14 15 112 118 119 119 120 129 131 131 132 133 134 135
Palabra S:16, S:17 S:18, S:19 S:20, S:21 S:22 S:23 S:24 S:25, S:26 S:27, S:28 S:29 S:30 S:31 S:32
Funcin (se aplica a los procesadores 5/02 y 5/03) Prueba paso simple Inicio paso activado Rengln/archivo Prueba paso simple Punto de interrupcin Rengln/archivo Prueba Fallo/desconexin Rengln/archivo Tiempo de exploracin mximo observado Tiempo de exploracin promedio Registro de ndice Interrupcin de E/S pendiente Interrupcin de E/S habilitada Nmero de archivo de rutina de fallo del usuario Punto de consigna de interrupcin cronometrada seleccionable Nmero de archivo de interrupcin cronometrada seleccionable Ejecucin de interrupcin de E/S
Pgina 136 136 137 138 138 139 140 140 141 142 142 142
12
Palabra S:33 S:34 S:35 S:36 S:37 S:38 S:39 S:40 S:41 S:42 S:43 a S:45 S:46 S:47 S:48 S:49 S:50 S:51 S:52 S:53 y S:54 S:55 S:56 S:57 S:58 S:59 S:60 S:61 S:62 S:63 S:64 S:65 S:66 S:67 a S:83
Funcin (se aplica slo a los procesadores 5/03) Estado del procesador extendido y palabra de control Reservado Ultimo tiempo de exploracin de 1 ms Bits de error menor extendido Reloj/calendario: ao Reloj/calendario: mes Reloj/calendario: da Reloj/calendario: hora Reloj/calendario: minuto Reloj/calendario: segundo Reservado Interrupcin de entrada discreta Nmero de archivo Interrupcin de entrada discreta Nmero de ranura Interrupcin de entrada discreta Mscara de bit Interrupcin de entrada discreta Valor de comparacin Interrupcin de entrada discreta Valor predefinido Interrupcin de entrada discreta Mscara de retorno Interrupcin de entrada discreta Acumulador Reservado Ultimo tiempo de exploracin DII Mximo tiempo de exploracin DII observado Nmero de catlogo de sistema operativo Serie de sistema operativo FRN de sistema operativo Nmero de catlogo del procesador Serie del procesador Revisin del procesador Tipo de programa del usuario Indice de funcionalidad de programa del usuario Tamao de RAM del usuario Tamao de EEPROM Flash Nodos activos de canal 0
Pgina 143 149 150 150 150 150 151 152 152 152 152 152 153 153 154 154 154 154 154 154 155 155 155 155 155 155 155 155 155 155 155 155
Convenciones usadas en las representaciones visuales

Las siguientes tablas describen las funciones del archivo de estado, empezando en la direccin S:0 y terminando en la direccin S:83. Una bala () indica que la funcin se aplica al procesador especificado.
13
Direccin S:0
Descripcin Indicadores aritmticos Lectura/escritura. Los indicadores aritmticos son evaluados por el procesador despus de la ejecucin de cualquier instruccin matemtica, lgica o de transferencia. El estado de estos bits permanece en efecto hasta que sea ejecutada la siguiente instruccin matemtica, lgica o de transferencia en el programa. Bit de acarreo Este bit es establecido por el procesador si se genera un borrow o acarreo matemtico. De lo contrario el bit permanece reseteado. Este bit es evaluado como una funcin matemtica sin signo. Cuando un STI, ranura de E/S o rutina de fallo interrumpe la ejecucin normal de su programa, el valor original de S:0/0 es restaurado cuando contina la ejecucin. Cuando un DII interrumpe la ejecucin normal de su programa, el valor original de S:0/0 es restaurado cuando contina la ejecucin.
5/01, compacto
5/02
5/03
S:0/0
S:0/1
Bit de desbordamiento de capacidad (overflow) Este bit es establecido por el procesador cuando el resultado de una operacin matemtica no cabe en su destino. De lo contrario el bit permanece reseteado. Cuando este bit es establecido se establece tambin el bit de interrupcin de desbordamiento S:5/0. Remtase a S:5/0. Cuando un STI, ranura de E/S o rutina de fallo interrumpe la ejecucin normal de su programa, el valor original de S:0/1 es restaurado cuando contina la ejecucin. Cuando un DII interrumpe la ejecucin normal de su programa, el valor original de S:0/1 es restaurado cuando contina la ejecucin.
S:0/2
Bit cero Este bit es establecido por el procesador cuando el resultado de una instruccin matemtica, lgica o de transferencia es cero. De lo contrario el bit permanece reseteado. Cuando un STI, ranura de E/S o rutina de fallo interrumpe la ejecucin normal de su programa, el valor original de S:0/2 es restaurado cuando contina la ejecucin. Cuando un DII interrumpe la ejecucin normal de su programa, el valor original de S:0/2 es restaurado cuando contina la ejecucin.
S:0/3
Bit de signo Este bit es establecido por el procesador cuando el resultado de una instruccin matemtica, lgica o de transferencia es negativo. De lo contrario el bit permanece reseteado. Cuando un STI, ranura de E/S o rutina de fallo interrumpe la ejecucin normal de su programa, el valor original de S:0/3 es restaurado cuando contina la ejecucin. Cuando un DII interrumpe la ejecucin normal de su programa, el valor original de S:0/3 es restaurado cuando contina la ejecucin.
S:0/4 a S:0/15
Reservado
14
Direccin S:1/0 a S:1/4
Descripcin Modo/estado/control del procesador Slo lectura. Bits 0-4 funcionan de la siguiente forma: 0 0000 = (0) Transferencia hacia el ordenador en progreso 0 0001 = (1) Modo de programa remoto (el modo de fallo existe cuando se establece el bit S:1/13 junto con el modo 0 0001) 0 0011 = (3) Suspensin de funcionamiento en vaco remoto (operacin detenida por ejecucin de instruccin SUS) el modo de fallo existe cuando se establece el bit S:1/13 junto con el modo 0 0011 0 0110 = (6) Modo de marcha remota 0 0111 = (7) Modo continuo de prueba remota 0 1000 = (8) Modo de exploracin simple de prueba remota 0 1001 = (9) Modo de prueba remota (de paso simple) Nota: Todos los modos en los procesadores compactos, 5/01 y 5/02 son considerados remotos porque no tienen un interruptor de llave. 1 0000 = (16) Transferencia hacia el ordenador en progreso (interruptor de llave=PROGram) 1 0001 = (17) Modo de PROGramacin el modo de fallo existe cuando el bit S:1/13 es establecido junto con el modo 1 0001 1 1011 = (27) Suspensin de funcionamiento en vaco el modo de fallo existe cuando el bit S:1/13 es establecido junto con el modo 1 1011 (interruptor de llave=RUN) 1 1110 = (30) RUN (marcha) el modo de fallo existe cuando el bit S:1/13 es establecido junto con el modo 1 1110 Todos los otros valores para los bits 0-4 estn reservados.
5/01, compacto
5/02
5/03
S:1/5
Bit de forzados habilitados Slo lectura. Este bit es establecido por el procesador si usted tiene forzados habilitados en un programa de escalera. De lo contrario, el bit permanece reseteado. El indicador LED de forzado de E/S del procesador est encendido continuamente cuando los forzados estn habilitados. Bit de forzados instalados Slo lectura. Este bit es establecido por el procesador si usted ha instalado forzados en un programa de escalera. Los forzados pueden estar o no habilitados. De lo contrario, el bit permanece reseteado. El indicador LED de forzado de E/S del procesador est intermitente cuando los forzados son instalados, pero no habilitados. Bit de comunicaciones activas (canal 1 para 5/03) Slo lectura. Este bit es establecido por el procesador cuando por lo menos un nodo adicional est presente en la red DH-485. De lo contrario, el bit permanece reseteado. Cuando usted est activo, usted es un participante reconocido en una red de paso del testigo DH-485. Bit de anulacin de fallo en el encendido Lectura/escritura. Cuando est establecido, este bit hace que el procesador limpie el bit de detencin de error mayor S:1/13 y los bits de errores menores S:5/0 a S:5/7 al momento del encendido; si el procesador ha estado previamente en el modo de marcha remota (REM Run) y ha fallado. Luego el procesador intenta introducir el modo de marcha remota. Cuando este bit permanece reseteado (valor por defecto), el procesador permanece en un estado de fallo mayor al momento de la activacin. Para programar esta caracterstica, establezca este bit usando la funcin de control de datos.
S:1/6
S:1/7
S:1/8
15
Direccin S:1/9
Descripcin Bit de fallo de proteccin de arranque Lectura/escritura. Cuando este bit est establecido y la alimentacin se desconecta y vuelve a conectarse mientras el procesador est en el modo de marcha remota (REM Run), el procesador ejecuta su rutina de fallo antes de la ejecucin de la primera exploracin de su programa. Entonces usted tiene la opcin de resetear el bit de parada de error mayor S:1/13 para continuar la operacin en el modo de marcha remota. Si su rutina de fallo no restablece el bit S:1/13, lo que resulta es el modo de fallo. Para programar esta caracterstica, use la funcin de control de datos, luego programe su lgica de rutina de fallo segn lo que corresponda. Cuando ejecute la rutina de fallo de proteccin de arranque, S:6 (cdigo de fallo de error mayor) contendr el valor 0016H.
5/01, compacto
5/02
5/03
S:1/10
Bit de error de memoria para carga de mdulo de memoria Lectura/escritura. Usted puede usar este bit para transferir un programa de mdulo de memoria al procesador en caso que se detecte un error de la memoria del procesador al momento del encendido. Un error de memoria significa que el procesador no puede ejecutar el programa en la memoria RAM porque el programa ha sido alterado, de acuerdo a lo detectado por un error de suma de comprobacin o paridad. Este tipo de error es causado por condensador o batera consumida, ruido o un problema de alimentacin. Usted debe establecer S:1/10 en el archivo de estado del programa en el mdulo de memoria. Cuando se instala un mdulo de memoria que tiene el bit S:1/10 establecido, un error de la memoria del procesador detectado al momento del encendido causa que el programa del mdulo de memoria sea transferido al procesador y que se introduzca el modo de marcha remota. Cuando S:1/10 es reseteado en el mdulo de memoria, el procesador permanece en una condicin de fallo mayor si se detecta un error de memoria al momento del encendido, independientemente de que exista un mdulo de memoria. Cuando S:1/10 es establecido en el archivo de estado del programa del usuario en la memoria RAM, el mdulo de memoria debe estar instalado todo el tiempo para introducir los modos de marcha remota (REM Run) o prueba remota (REM Test). Para programar esta caracterstica, establezca este bit usando la funcin de control de datos. Luego almacene el programa en el mdulo de memoria.
16
Direccin S:1/11
Descripcin Bit de siempre carga mdulo de memoria No aplicable para procesadores 5/01 y compactos serie A. Lectura/escritura. Cuando este bit est establecido, usted puede superponer la escritura del programa de un procesador con un programa de mdulo de memoria, desconectando y volviendo a conectar la alimentacin del procesador. No se requiere un dispositivo de programacin. El modo del procesador despus de la activacin es como sigue para un procesador 5/02 y 5/03: Modo antes de la desactivacin Prueba remota/Program. Marcha remota Fallo despus prueba rem/Prog. Fallo despus de marcha rem. Funcionamiento en vaco remoto Descarga remota Modo antes de la desactivacin Marcha Program. Funcionamiento en vaco Fallo despus de marcha Fallo despus de program. Modo despus de la activacin Program. rem. Marcha rem. Program. rem. Marcha rem. Program. rem. Program. rem. Modo despus de activac. (misma posicin de interruptor de llave) RUN (marcha) PROGram. RUN (marcha) RUN (marcha) PROGram.
5/01, compacto
5/02
5/03
Nota: Todos los modos en los procesadores compactos, 5/01 y 5/02 son considerados remotos porque no tienen un interruptor de llave. El mdulo de memoria que usted instala en el procesador debe tener establecido el bit de archivo de estado S:1/11. La carga ocurre si la contrasea maestra y/o la contrasea en el procesador y mdulo de memoria son equivalentes. La carga tambin puede ocurrir si el procesador no tiene contrasea ni contrasea maestra. Cuando S:1/11 tambin est establecido en el archivo de estado del programa del usuario en RAM, el mdulo de memoria debe estar instalado todo el tiempo para introducir los modos de marcha remota o prueba remota. ATENCION: El proceso de sobreescritura, incluyendo tablas de datos, es repetido cada vez que usted desconecta y vuelve a conectar la alimentacin.
Para programar esta caracterstica, establezca este bit usando la funcin de control de datos. Luego almacene el programa en el mdulo de memoria, Es posible que usted elija no superponer la escritura de archivos de datos basndose en archivos individuales. Vea el captulo 10 del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES.
17
Direccin S:1/12
Descripcin Bit de carga de mdulo de memoria y marcha No aplicable a los procesadores 5/01 y compactos serie A. Lectura/escritura. Con este bit usted puede superponer la escritura de un programa del procesador con un programa de mdulo de memoria, desconectando y volviendo a conectar la alimentacin del procesador. No se requiere un dispositivo de programacin. El procesador tratar de introducir el modo de marcha remota (REM Run), independientemente del modo que estaba en efecto antes de desconectar y volver a conectar la alimentacin: Modo antes de la desactivacin Prueba rem./prog. rem. Marcha rem./fallo rem. Inactiv. rem./transf. rem. Modo antes de la desactivacin Modo despus de la activacin Marcha rem. Marcha rem. Marcha rem.
5/01, compacto
5/02
5/03
Modo despus de la activacin (misma posicin de interruptor de llave Marcha MARCHA Funcionamiento en vaco Marcha Program./transferencia PROGram. Fallo despus de marcha MARCHA Fallo despus de prog. PROGram. Nota: Todos los modos en los procesadores compactos, 5/01 y 5/02 son considerados remotos porque no tienen un interruptor de llave. El mdulo de memoria que usted instala en el procesador debe tener establecido el bit de archivo de estado S:1/12. La carga ocurre si la contrasea maestra y/o la contrasea en el procesador y mdulo de memoria son equivalentes. La carga tambin puede ocurrir si el procesador no tiene contrasea ni contrasea maestra. Cuando S:1/12 est establecido en el archivo de estado del programa del usuario en RAM, no requiere la presencia del mdulo de memoria para introducir el modo de marcha remota (REM Run) o prueba remota (REM Test). Nota de aplicacin: Establezca S:1/11 y S:1/12 para carga automtica y ejecucin de cada inicializacin de alimentacin, y requiere la presencia del mdulo de memoria para introducir los modos de marcha remota o prueba remota.
ATENCION: Si usted deja el mdulo de memoria instalado, el proceso de superposicin de la escritura, incluyendo tablas de datos, es repetido cada vez que se desconecta y se vuelve a conectar la alimentacin. El modo se cambia a marcha reemota (REM Run) cada vez que la alimentacin se desconecta y se vuelve a conectar.
Para programar esta caracterstica, establezca este bit usando la funcin de control de datos. Luego almacene el programa en el mdulo de memoria. Esta caracterstica es particularmente til cuando usted est localizando y corrigiendo fallos del hardware con mdulos de repuesto. Use esta caracterstica para facilitar las actualizaciones de lgica de aplicacin en campo sin un dispositivo de programacin. Es posible que usted elija no superponer la escritura de archivos de datos basndose en archivos individuales. Vea el captulo 10 del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES.
18
Direccin S:1/13
Descripcin Bit de parada de error mayor Lectura/escritura. Este bit es establecido por el procesador cuando encuentra un error mayor. El procesador introduce una condicin de fallo. La palabra S:6, cdigo de fallo contendr un cdigo que puede usarse para diagnosticar la condicin de fallo. Cada vez que se establece el bit S:1/13, el procesador: coloca todas las salidas en un estado seguro y activa el indicador LED de fallo, o introduce la rutina de fallo del usuario con salidas activas, permitiendo que la lgica de escalera de la rutina de fallo trate de recuperarse de una condicin de fallo. Si su rutina de fallo determina que se requiere recuperacin, resetee S:1/13 usando la lgica de escalera antes de salir de la rutina de fallo. Si la lgica de escalera de la rutina de fallo no entiende el cdigo de fallo, o si la rutina determina que no es conveniente continuar la operacin, salga de la rutina de fallo con el bit S:1/13 establecido. Las salidas sern colocadas en un estado seguro y el indicador LED de fallo se activar. Cuando usted resetea el bit S:1/13 usando un dispositivo de programacin, el modo del procesador cambia de fallo a programacin remota o suspensin de funcionamiento en vaco remoto, dependiendo del modo previo del procesador. Usted puede transferir un valor a S:6, luego establecer S:1/13 en su programa de escalera para generar un error mayor especfico de la aplicacin. Nota importante: Una vez que existe un estado de fallo mayor, usted debe corregir la condicin que causa el fallo y tambin debe resetear este bit para que el procesador acepte un intento de cambio de modo (a programacin remota, marcha remota o prueba remota). Adems, resetee S:6 para evitar la confusin de tener un cdigo de error pero no condicin de fallo. Nota importante: No reutilice cdigos de error que estn definidos en la lista de cdigos de error SLC en el captulo 15 como cdigos de error especficos de aplicaciones. En lugar de esto, cree sus cdigos especiales. Esto evita que usted confunda errores de aplicacin con errores del sistema. Recomendamos usar cdigos de error FFOO a FFOF para indicar errores mayores especficos de la aplicacin. Cuando usted resetea el bit S:1/13 usando un dispositivo de programacin, el modo del procesador cambia de fallo a programacin, marcha o suspensin de funcionamiento en vaco, dependiendo del modo previo del procesador. Usted puede transferir un valor a S:6, luego establecer S:1/13 en su programa de escalera para generar un error mayor especfico de la aplicacin.
5/01, compacto
5/02
5/03
ATENCION: Si usted resetea este bit con el interruptor de llave en la posicin de marcha (RUN), el procesador inmediatamente introduce el modo de marcha.
Usted puede limpiar los fallos S:1/13 y S:6 cambiando el interruptor de llave a PROGram. y luego a RUN (marcha).
19
Direccin S:1/14
Descripcin Bit de acceso negado Lectura/escritura. Usted puede permitir o negar acceso futuro a un archivo del procesador. Establezca este bit para negar acceso. Esto indica que un dispositivo de programacin debe tener una copia equivalente del archivo del procesador en su memoria para controlar el programa de escalera. Un dispositivo de programacin que no tiene una copia equivalente del archivo del procesador no tiene acceso. Para programar esta caracterstica, seleccione Future Access Disallow (acceso futuro no permitido) cuando salve su programa. Para proporcionar proteccin contra alteracin inadvertida de control de datos de su seleccin, programe una instruccin OTL incondicional en la direccin S:1/14, para negar futuro acceso. Programe una instruccin OTU en la direccin S:1/14 para permitir futuro acceso. Cuando este bit es reseteado, indica que cualquier dispositivo de programacin compatible puede obtener acceso al programa de escalera (siempre que se cumplan las condiciones de la palabra clave). Cuando se niega el acceso, es posible que el dispositivo de programacin (APS o HHT) no pueda mostrar el diagrama de escalera o permitir acceso a la funcin de control de datos, a menos que el dispositivo contenga una copia equivalente del archivo del procesador. Las funciones tales como cambio de modo, limpieza de memoria, restauracin de programa y mdulo de transferencia de memoria son permitidas independientemente de esta seleccin. Un dispositivo tal como el DTAM no es afectado por esta funcin.
5/01, compacto
5/02
5/03
S:1/15
Bit de primera pasada Lectura/escritura. Use este bit para inicializar su programa segn lo requiera la aplicacin. Cuando este bit es establecido por el procesador, indica que la primera exploracin del programa del usuario est en progreso (despus de la activacin en el modo de marcha (RUN) o introduccin al modo de marcha remota (REM Run) o prueba remota (REM Test). El procesador resetea este bit despus de la primera exploracin. Cuando este bit est reseteado, indica que el programa no est en la primera exploracin de un modo de prueba remota o marcha remota. Este bit es establecido durante la ejecucin de la rutina de fallo de proteccin de arranque. Para obtener ms informacin remtase al S:1/9.
S:2/0
Bit de STI (interrupcin cronometrada seleccionable) pendiente Slo lectura. Cuando est establecido, este bit indica que el temporizador STI se ha sobrepasado del tiempo permitido y la rutina STI est esperando para ser ejecutada. Este bit se resetea al inicio de la rutina STI, activacin, salida del modo de marcha remota o ejecucin de una instruccin STS verdadera. El bit pendiente de STI no ser establecido si el temporizador STI expira mientras se ejecuta la rutina de fallo. Este bit es establecido si el temporizador STI expira mientras se ejecuta la subrutina DII o la rutina de fallo.
110
Direccin S:2/1
Descripcin Bit de STI (interrupcin cronometrada seleccionable) habilitada Slo lectura. Este bit se establece en su condicin por defecto, o cuando es establecido por la instruccin STE o STS. Si est establecido, permite la ejecucin de la STI, si el archivo de STI (palabra 31) y la velocidad de STI (palabra 30) no son cero. Si se resetea, cuando ocurre una interrupcin, la subrutina STI no se ejecuta y el bit de STI pendiente se establece. El temporizador STI contina ejecutando cuando est desactivado. La instruccin STD resetea este bit. Lectura/escritura. Para programar esta caracterstica. use la funcin de control de datos para establecer, resetear o direccionar este bit con su programa de lgica de escalera. Este bit se establece en su condicin por defecto, o cuando es establecido por la instruccin STE o STS. Si est establecido, permite la ejecucin de la STI si el archivo de STI (palabra 31) y la velocidad de STI (palabra 30) no son cero. Si se resetea, la subrutina STI no se ejecuta y se establece el bit de STI pendiente. El temporizador STI contina ejecutando. La instruccin STD resetea este bit.
5/01, compacto
5/02
5/03
S:2/2
Bit de ejecucin de STI (interrupcin cronometrada seleccionable) Slo lectura. Cuando este bit est establecido, indica que el temporizador STI se ha sobrepasado del tiempo permitido y la subrutina STI est siendo ejecutada actualmente. Este bit es resetado al trmino de la rutina STI, activacin, o introduccin del modo de marcha remota. Ejemplo de aplicacin: Usted puede examinar este bit en su rutina de fallo para determinar si su STI estaba siendo ejecutada cuando ocurri el fallo. Bit de rango de archivo de direccionamiento de ndice Slo lectura. Cuando est reseteado, el registro de ndice slo puede indexar dentro del mismo archivo de datos de la direccin de base especificada. Cuando est establecido, el registro de ndice puede indexar desde el archivo de datos B3:0 al final del ltimo archivo de datos declarado. Este bit se selecciona al momento que usted salva su programa. El procesador 5/03 le permite indexar desde 0:0 al ltimo archivo de datos.
S:2/3
S:2/4
Bit de almacenamiento con prueba de paso nico habilitado Slo lectura. Cuando est reseteado, la funcin del modo de prueba de paso nico no est disponible. Reseteado tambin indica que los registros de bsqueda y correccin de errores S:16 a S:21 son inoperativos. Cuando est establecido, el programa puede operar en el modo de prueba de paso nico. Vea las descripciones de S:16 a S:21. Cuando est establecido, su programa requiere 0.375 palabras de instruccin (3 bytes) por rengln de memoria adicional. Este bit es seleccionado cuando usted salva su programa. Nota: Este bit no es aplicable al 5/03 puesto que su funcionalidad siempre est disponible y no requiere seleccin de tiempo de compilacin especial.
S:2/5
Bit de comando de entrada DH-485 pendiente (canal 1 para 5/03) Slo lectura. Este bit se establece cuando el procesador determina que otro nodo en la red DH-485 ha solicitado informacin o suministrado un comando. Este bit puede establecerse en cualquier momento. Este bit es reseteado cuando el procesador cumple con la peticin (o comando) Use este bit como condicin de una instruccin SVC para mejorar la capacidad de comunicacin de su procesador. Bit de respuesta de mensaje DH-485 pendiente (canal 1 para 5/03) Slo lectura. Este bit se establece cuando otro nodo en la red DH-485 ha suministrado la informacin que usted solicit en la instruccin MSG de su procesador. Este bit se resetea cuando el procesador almacena la informacin y actualiza su instruccin MSG. Use este bit como condicin de una instruccin SVC para mejorar la capacidad de comunicacin de su procesador.
S:2/6
111
Direccin S:2/7
Descripcin Bit de comando de mensaje de salida DH-485 pendiente (canal 1 para 5/03) Slo lectura. Este bit se establece cuando uno o ms mensajes en su programa estn habilitados y esperando, pero no se est transmitiendo ningn mensaje en ese momento. Tan pronto como empieza la transmisin de un mensaje, el bit es reseteado. Despus de la transmisin, el bit se establece otra vez si hay ms mensajes esperando. Permanece reseteado si no hay ms mensajes esperando. Use este bit como condicin de una instruccin SVC para mejorar la capacidad de comunicacin de su procesador.
5/01, compacto
5/02
5/03
S:2/8
Modo de direccionamiento CIF (archivo de interfaz comn) Se aplica a los procesadores 5/02 y 5/03 de la serie C y posteriores. Lectura/escritura. Este bit controla el modo usado por el procesador 5/02 y 5/03 para direccionar elementos en el archivo CIF (archivo de datos 9) cuando se procesa una peticin de comunicacin. Modo de direccin de palabra en efecto cuando el bit est reseteado (0): Este es el posicionamiento por defecto, compatible con otros dispositivos SLC 500 en la red DH-485. Modo de direccin de byte en efecto cuando el bit est establecido (1): Este modo se usa cuando un procesador 5/02 5/03 est recibiendo un mensaje desde un dispositivo en la red, posiblemente a travs de un puente o gateway. Este posicionamiento es compatible con la comunicacin inter-procesador PLC Allen-Bradley.
S:2/9
Comparacin de programa de mdulo de memoria Slo lectura. Cuando este bit es establecido dentro de un programa vlido contenido en un mdulo de memoria, no se permite ninguna modificacin a los archivos del programa del usuario NVRAM. Esto incluye edicin en lnea, transferencias del programa y comandos de limpieza de memoria. Use esta caracterstica para evitar que un dispositivo de programacin altere el programa NVRAM desde el programa contenido en el mdulo de memoria. Si se instala un mdulo de memoria con este bit establecido, y un programa de usuario NVRAM diferente est contenido en NVRAM, el procesador no introducir el modo de marcha (Run). Usted debe transferir el programa del mdulo de memoria a NVRAM para introducir el modo de marcha. Bit de seleccin de resolucin STI (1 ms 10 ms) Lectura/escritura. Este bit es reseteado por defecto. Cuando est reseteado, este bit usa una base de tiempo de 10 ms para el valor del punto de consigna STI (S:30). Por ejemplo, el valor 4 usa un punto de consigna STI de 40 ms. Cuando est establecido, este bit usa una base de tiempo de 1 ms para el punto de consigna STI (S:30). Por ejemplo, el valor 4 usa un punto de consigna STI de 4 ms. Para programar esta caracterstica, use la funcin de control de datos para resetear o direccionar este bit con su programa de escalera. Bit de interrupcin de entrada discreta pendiente Slo lectura. Cuando est establecido, este bit indica que el acumulador DII (S:52) iguala el valor predefinido DII (S:50) y el nmero de archivo de escalera especificado por el nmero de archivo DII (S:46) est esperando para ser ejecutado. Se resetea cuando el nmero de archivo DII (S:46) empieza a ejecutar, o a la salida del modo de marcha remota o prueba remota.
S:2/10
S:2/11
112
Direccin S:2/12
Descripcin Bit de interrupcin de entrada discreta habilitada Lectura/escritura. Para programar esta caracterstica, use la funcin de control de datos para establecer, resetear, o direccionar este bit con su programa de escalera. Este bit se establece en su condicin por defecto. Si est establecido, permite la ejecucin de la subrutina DII si el archivo DII (S:46) no es cero. Si est reseteado, cuando ocurre la interrupcin, la subrutina DII no se ejecuta y se establece el bit de DII pendiente. La funcin DII contina la ejecucin cada vez que el archivo DII (S:46) no es cero. Si se establece el bit pendiente, el bit de habilitacin es examinado en el siguiente fin de exploracin. Bit de ejecucin de interrupcin de entrada discreta Slo lectura. Cuando est establecido, este bit indica que la interrupcin DII ha ocurrido y la subrutina DII est siendo ejecutada actualmente. Este bit es reseteado al trmino de la rutina DII, activacin o introduccin del modo de marcha remota. Ejemplo de aplicacin: Usted puede examinar este bit en su rutina de fallo para determinar si su DII se estaba ejecutando cuando ocurri el fallo. Bit de seleccin de desbordamiento matemtico Se aplica a los procesadores 5/02 y 5/03 serie C y posteriores. Establezca este bit cuando vaya a usar resta y adicin de 32 bits. Cuando S:2/14 est establecido, y el resultado de una instruccin ADD, SUB, MUL, o DIV no puede ser representado en la direccin de destino (desbordamiento inferior o superior), se establece el bit de desbordamiento S:0/1, se establece el bit de interrupcin de desbordamiento S:5/0, y la direccin de destino contiene los 16 bits truncados menos significativos del resultado. Se restablece la condicin por defecto de S:2/14 (0). Esto proporciona la misma operacin que la del procesador 5/02 serie B. Cuando se restablece S:2/14, y el resultado de una instruccin ADD, SUB, MUL, o DIV no puede ser representado en la direccin de destino (desbordamiento inferior o superior), se establece el bit de desbordamiento S:0/1, se establece el bit de interrupcin de desbordamiento S:5/0, y la direccin de destino contiene 32767 si el resultado es positivo o 32768 si el resultado es negativo. Note que el estado del bit S:2/14 no tiene efecto en la instruccin DDV. Adems, no tiene efecto en el contenido de registro matemtico cuando se usan instrucciones MUL y DIV. Para programar esta caracterstica, use la funcin de control de datos para establecer o resetear este bit. Para proporcionar proteccin contra alteracin inadvertida del control de datos de su seleccin, programe una instruccin OTL incondicional en la direccin S:2/14 para asegurar la nueva operacin de desbordamiento matemtico. Programe una instruccin OTU incondicional en la direccin S:2/14 para asegurar la operacin de desbordamiento matemtico original. Vea el captulo 8 de este manual para obtener un ejemplo de aplicacin de matemtica con signo de 32 bits.
5/01, compacto
5/02
5/03
S:2/13
S:2/14
ATENCION: El procesador 5/03 slo activa el estado de este bit al final de la exploracin para las siguientes instrucciones: ADD, SUB y NEG.
113
Direccin S:2/15
Descripcin Bit de seleccin de servicio de comunicaciones DH-485 (canal 1 para 5/03) Lectura/escritura. Cuando est establecido, slo una peticin/comando de comunicacin puede tener servicio por END, TND, REF, o SVC. Cuando est reseteado, todos los comandos de peticiones de comunicacin de entrada o salida con disponibilidad de servicio pueden tener servicio por END, TND, REF, o SVC. Cuando est reseteado, su rendimiento efectivo aumentar. Sin embargo, su tiempo de exploracin aumentar si se reciben varias peticiones/comandos de comunicacin en la misma exploracin. Una peticin/comando de comunicacin consta ya sea de un comando de entrada DH-485, una respuesta de mensaje DH-485 o un comando de mensaje de salida DH-485. Vea S:2/5, S:2/6, y S:2/7 y S:33/7 (5/03 solamente). Para programar esta caracterstica, use la funcin de control de datos para establecer o resetear este bit. Para proporcionar proteccin contra alteracin inadvertida del control de datos de su seleccin, programe una instruccin OTL incondicional en la direccin S:2/15 para asegurar una operacin de peticin/comando, o programe una instruccin OTU incondicional en la direccin S:2/15 para asegurar una operacin de peticin comandos mltiples. Alternativamente, su programa puede cambiar el estado de este bit usando lgica de escalera si su aplicacin requiere la seleccin dinmica de esta funcin. Ejemplo de aplicacin: Suponga que usted tiene un sistema que consta de un procesador 5/02 5/03, un programador APS y un DTAM. El tiempo de exploracin de programa para su programa del usuario es extremadamente largo. Debido a esto, el dispositivo de programacin o DTAM toma un tiempo inusualmente largo para actualizar su pantalla. Usted puede mejorar este tiempo de actualizacin reseteando S:2/15. En un caso como este, el tiempo adicional usado por el procesador para dar servicio a todas las comunicaciones al final de la exploracin es insignificante comparado al tiempo que toma completar una exploracin. Usted podra aumentar el rendimiento efectivo de la comunicacin an ms usando una instruccin SVC. Vea el captulo 5 de este manual para obtener ms informacin.
5/01, compacto
5/02
5/03
114
Direccin S:3L
Descripcin Tiempo de exploracin actual/ltimo de 10 ms Lectura/escritura. El valor de este byte le indica cunto tiempo transcurre en un ciclo de programa. Un ciclo de programa incluye: exploracin del programa de escalera, preparacin previa, exploracin de E/S y servicio del puerto de comunicacin. El valor del byte es puesto en cero por el procesador en cada exploracin, inmediatamente antes de la ejecucin del rengln 0 del archivo de programa 2 (archivo de programa principal) o al retorno de la instruccin REF. De all en adelante, el byte es incrementado cada 10 ms, e indica, en incrementos de 10 ms, la cantidad de tiempo transcurrido en cada ciclo del programa. Si este valor alguna vez es igual al valor en S:3H controlador de secuencia, se declarar un error mayor del controlador de secuencia del usuario (cdigo 0022). La resolucin del valor del tiempo de exploracin es +0 a 10 ms. Ejemplo: El valor 9 indica que 80-90 ms han transcurrido desde el inicio del ciclo del programa. Nota: Cuando las instrucciones SVC o REF estn contenidas en su programa, este valor aparecer errtico cuando usted lo controle con un dispositivo de programacin. Esto sucede porque las instrucciones SVC o REF permiten que este valor sea ledo a la mitad de la exploracin, cuando todava est incrementando. Ejemplo de aplicacin: Su aplicacin requiere que cada exploracin del programa se ejecute en el mismo tiempo. Usted mide los tiempos de exploracin mnimo y mximo y halla que son 40 ms y 20 ms. Usted puede hacer cada exploracin igual a 50 ms precisos programando los siguientes renglones como los ltimos renglones de su programa. 1 ]LBL[ MO
MOVER Fuente Dest S:3 N7:0
5/01, compacto
5/02
5/03
AN
FUNCION Y D Fuente A Fuente B Dest 255 N7:0 N7:0
LE
MENOR QUE S Fuente A Fuente B N7:0 5
1 (JMP)
Este ejemplo supone que su exploracin de E/S y servicio de comunicacin toma menos de 10 ms. Si excede 10 ms, la resolucin de +0 a 1 tick (10 ms) debe aadirse al tiempo de exploracin. 115
Direccin 4 S:3H
Descripcin Byte de tiempo de exploracin de controlador de secuencia Lectura/escritura. Este valor de byte contiene el nmero de ticks de 10 ms que est permitido que ocurran durante un ciclo de programa. El valor por defecto es 10 (100 ms), pero usted puede aumentar este valor hasta 250 (2.5 segundos) o disminuirlo hasta 2, segn lo que su aplicacin requiera. Si el valor S:3L de exploracin del programa iguala el valor del controlador de secuencia, se declarar un error mayor del controlador de secuencia (cdigo 0022). Reloj de funcionamiento libre Slo lectura. Slo los primeros 8 bits (valor de byte) de esta palabra son evaluados por el procesador. Este valor es puesto en cero al momento del arranque en el modo de marcha remota. Con el procesador 5/01 de la serie B, este valor tambin es puesto en cero en cada introduccin al modo de marcha remota o prueba remota. De all en adelante es incrementado cada 10 ms. Usted puede usar cualquier bit individual de este byte en su programa del usuario como un bit de reloj de ciclo de 50% de servicio. Las velocidades del reloj para S:4/0 a S:4/7 son: 20, 40, 80, 160, 320, 640, 1280 y 2560 ms. La aplicacin que usa el bit debe ser evaluada a una velocidad ms de dos veces ms rpida que la velocidad del reloj del bit. Esto se ilustra en el siguiente ejemplo para los procesadores 5/02 y 5/03. Reloj de funcionamiento libre Lectura/escritura. Los 16 bits de esta palabra son evaluados por el procesador. El valor de esta palabra es puesto en cero al momento de la activacin en el modo de marcha remota o al introducir el modo de marcha remota o prueba remota. De all en adelante es incrementado cada 10 ms. Nota de aplicacin: Usted puede escribir cualquier valor en S:4. Empezar a incrementar a partir de este valor. Puede usar cualquier bit individual de esta palabra en su programa del usuario como un bit de reloj de ciclo de 50% de servicio. Las velocidades de reloj para S:4/0 a S:4/15 son: 20, 40, 80, 160, 320, 640, 1280, 2560, 5120, 10240, 20480, 40960, 81920, 163840, 327680 y 655360 ms. La aplicacin que usa el bit debe ser evaluada a una velocidad ms de dos veces ms rpida que la velocidad del reloj del bit. En el siguiente ejemplo, el bit S:4/3 conmuta cada 80 ms, produciendo una velocidad de reloj de 160 ms. Para mantener la precisin de este bit en su aplicacin, la instruccin que usa el bit S:4/3 (O:1/0 en este caso) debe ser evaluada por lo menos una vez cada 79.999 ms. O:1 S:4 ( ) ] [ 160 ms 0 3 Tanto S:4/3 como la salida O:1/0 conmutan cada 80 ms. O:1/0 debe ser evaluado por Ciclos S:4/3 en 160 ms lo menos una vez cada 79.999 ms.
5/01, compacto
5/02
5/03
S:4
S:5
Bits de error menor Los bits en esta palabra son establecidos por el procesador para indicar que un error menor ha ocurrido en su programa de escalera. Los errores menores, bits 0 a 7, regresan a error mayor 0020H si cualquier bit es detectado como establecido al final de la exploracin. Usuarios de HHT: Si el procesador falla por cdigo de error 0020H, ustedes deben limpiar los bits de error menor S:5/0-7 junto con S:1/13 para intentar la recuperacin del error.
116
Direccin S:5/0
Descripcin Bit de interrupcin de desbordamiento Lectura/escritura. Cuando este bit es establecido por el procesador, indica que ha ocurrido un desbordamiento matemtico en el programa de escalera. Para obtener ms informacin, vea S:0/1. Si alguna vez este bit es establecido a la ejecucin de la instruccin END, TND, o REF, se declarar un error mayor (0020). Para evitar que ocurran este tipo de errores mayores, examine el estado de este bit despus de una instruccin matemtica (ADD, SUB, MUL, DIV, DDV, NEG, SCL, TOD, o FRD), tome la accin apropiada y luego resetee el bit S:5/0, usando una instruccin OTU con S:5/0 o una instruccin CLR con S:5.
5/01, compacto
5/02
5/03
S:5/1 S:5/2
Reservado Bit de error de registro de control Lectura/escritura. Las instrucciones LFU, LFL, FFU, FFL, BSL, BSR, SQO, SQC y SQL son capaces de generar este error. Cuando el bit S:5/2 est establecido, indica que el bit de error de la instruccin de control ha sido establecido. Si alguna vez este bit es establecido a la ejecucin de la instruccin END, TND, o REF, se declarar un error mayor (0020). Para evitar que ocurran este tipo de errores mayores, examine el estado de este bit despus de una instruccin de registro de control, tome la accin apropiada y luego resetee el bit S:5/2, usando una instruccin OTU con S:5/2 o una instruccin CLR con S:5. Bit de error mayor detectado durante la ejecucin rutina de fallo de usuario Lectura/escritura. Cuando est establecido, el cdigo de error mayor (S:6) representa el error mayor que ocurri durante el procesamiento de la rutina de fallo debido a otro error mayor. Si alguna vez este bit es establecido a la ejecucin de la instruccin END, TND, o REF, se declarar un error mayor (0020). Para evitar que ocurran este tipo de errores mayores, examine el estado de este bit dentro de su rutina de fallo, tome la accin apropiada y luego resetee el bit S:5/3, usando una instruccin OTU con S:5/3 o una instruccin CLR con S:5. Ejemplo de aplicacin: Suponga que est ejecutando su rutina de fallo para el cdigo de fallo 0016H de proteccin de arranque. En el rengln 3 dentro de esta rutina de fallo, se ejecuta una instruccin TON que contiene un valor predefinido negativo. Cuando se ejecute el rengln 4, se va a superponer la escritura del cdigo de fallo 0016H para indicar el cdigo 0034H, y se establecer S:5/3. Si su rutina de fallo no determin que S:5/3 estaba establecido, se declarara el error mayor 0020H al final de la primera exploracin. Para evitar este problema, examine S:5/3, seguido por S:6, antes de regresar de su rutina de fallo. Si S:5/3 est establecido, tome la accin apropiada para remediar el fallo, luego resetee S:5/3.
S:5/3
117
Direccin S:5/4
Descripcin Bit de M0-M1 referido en ranura desactivada Lectura/escritura. Este bit es establecido cuando una instruccin atribuye una referencia a un elemento de archivo del mdulo M0 o M1 para una ranura que est desactivada (mediante su bit de habilitacin de ranura de E/S). Cuando est establecido, el bit indica que una instruccin no pudo ejecutarse correctamente debido a la falta de acceso a datos M0 o M1 direccionados. Si alguna vez este bit es establecido a la ejecucin de la instruccin END, TND, o REF, se declarar un error mayor (0020). Para evitar que ocurran este tipo de errores mayores, examine el estado de este bit despus de una instruccin M0-M1 referida, tome la accin apropiada y luego resetee el bit S:5/4, usando una instruccin OTU con S:5/4 o una instruccin CLR con S:5.
5/01, compacto
5/02
5/03
S:5/5 a S:5/7 S:5/8
Reservado Lectura/escritura. Reservado para errores menores que regresan a ser errores mayores al final de la exploracin. Bit de carga de mdulo de memoria Lectura/escritura. Cuando este bit es establecido por el procesador, indica que un programa del mdulo de memoria ha sido transferido al procesador. Este bit no es reseteado por el procesador. Su programa puede examinar el estado de este bit al momento de la introduccin del modo de marcha remota para determinar si el contenido del mdulo de memoria ha sido transferido. Se establecer la palabra S:1/15 para indicar la introduccin del modo de marcha remota. Esta informacin es til cuando usted tiene una aplicacin que contiene datos retentivos y un mdulo de memoria que tiene slo el bit S:1/10 establecido (Error de carga de mdulo de memoria en memoria). Use este bit para indicar que los datos retentivos se han perdido. Este bit tambin es til cuando usa los bits S:1/11 (Siempre carga de mdulo de memoria) o S:1/12 (siempre carga mdulo de memoria y marcha) para distinguir una introduccin del modo de marcha remota de activacin de una introduccin del modo de programacin remota (o prueba remota) al modo de marcha remota.
S:5/9
Bit de error de contrasea de mdulo de memoria Lectura/escritura. Este bit se establece en la introduccin del modo de marcha remota, cuando est especificada la carga desde el mdulo de memoria (palabra 1, bits 11 12) y el programa del usuario del procesador tiene proteccin de contrasea y el programa del mdulo de memoria no tiene la contrasea equivalente. Use este bit para informar a su programa de aplicacin que un mdulo de memoria de carga automtica est instalado pero no carg debido a un error de la contrasea.
S:5/10
Bit de desbordamiento de STI (interrupcin cronometrada seleccionable) Lectura/escritura. Este bit se establece cuando el temporizador STI expira mientras la rutina STI est ejecutndose o est desactivada y el bit pendiente ya est establecido. Bit de batera baja Slo lectura. Este bit se establece cuando el indicador LED de batera baja est encendido. El bit es reseteado cuando el indicador LED de batera baja est apagado. Se actualiza slo en los modos de marcha remota o prueba remota.
S:5/11
118
Direccin S:5/12
Descripcin Bit de desbordamiento de interrupcin de entrada discreta Slo lectura. Este bit se establece cuando ocurre la interrupcin DII mientras todava se est ejecutando la subrutina DII o cuando la interrupcin DII ocurre mientras est pendiente o desactivada. Reservado Mdem de canal 0 perdido Slo lectura. Este bit se establece cuando el canal 0 de comunicacin est en el modo del sistema, configurado para comunicacin de mdem y no puede comunicarse con el mdem. De lo contrario este bit es reseteado. Se considera que el mdem est perdido cuando Deteccin de portadora (CD) est inactivo durante ms de 10 segundos o si Conjunto de datos listos (DSR) se hace inactivo. CD y DSR son patillas del canal 0 DF1. Remtase al Manual de instalacin y operacin para controladores programables estilo hardware modular, nmero de catlogo 1747-NI002ES para obtener informacin sobre las patillas. Reservado
5/01, compacto
5/02
5/03
S:5/13 S:5/14
S:5/15
119
Direccin S:6
Descripcin Cdigo de fallo de error mayor Lectura/escritura. Un cdigo hexadecimal es introducido en esta palabra por el procesador cuando se declara un error mayor. Remtase a S:1/13. El cdigo define el tipo de fallo, segn se indica en las siguientes pginas. Este palabra no es reseteada por el procesador. Los cdigos de error son presentados, almacenados y mostrados en formato hexadecimal. Remtase al apndice A para obtener ms informacin sobre el sistema de numeracin hexadecimal. Si usted introduce un cdigo de fallo como parmetro en una instruccin en su programa de escalera, debe convertir el cdigo a decimal. Por ejemplo, si programa una instruccin EQU para que se haga verdadera cuando ocurra el error 0016, introduzca S:6 como fuente A y 22, el equivalente decimal de 0016H, como fuente B: EQU
IGUAL Fuente A Fuente B S:6 22
5/01, compacto
5/02
5/03
Nota de aplicacin: Usted puede declarar su propio fallo mayor especfico de la aplicacin, escribiendo un valor nico en S:6 y luego estableciendo el bit S:1/13. Usuarios del procesador 5/02: Interrogue el valor de S:6 en su rutina de fallo para determinar el tipo de fallo que ocurri. Si su programa fue salvado con el paso simple de prueba habilitado, tambin puede interrogar S:20 y S:21 para determinar el rengln exacto que se estaba ejecutando cuando ocurri el fallo. Clasificaciones de fallo: Los fallos son clasificados como de no usuario, no recuperable y recuperable. Fallo no de usuario La rutina de fallo no se ejecuta. Fallo de usuario no recuperable La rutina de fallo se ejecuta para una pasada. (Usted puede iniciar una instruccin MSG a otro nodo para identificar la condicin de fallo del procesador) Fallo de usuario recuperable La rutina de fallo puede limpiar el fallo reseteando el bit S:1/13.
Las clasificaciones y descripciones de cdigos de error se indican en las pginas 121 a 124. Las categoras son: errores de activacin errores de arranque de marcha errores de tiempo de ejecucin errores de instrucciones del programa del usuario errores de E/S Vea el captulo 15 de este manual para obtener informacin sobre causas y recuperacin de los fallos.
120
Clasificacin de fallo Usuario Direccin S:6 Cdigo de error (Hex) 0001 0002 0003 0005 0006 0007 0008 0009 Error NVRAM. Tiempo sobrepasado de controlador de secuencia de hardware no esperado. Error de memoria de mdulo de memoria. Este error tambin puede ocurrir mientras pasa al modo de marcha remota. Reservado Reservado Fallo durante transferencia de mdulo de memoria. Error de software interno. Error de hardware interno.
X X X
Procesador
Errores de activacin
No usuario
X X X
No recuperable
Recuperable
5/01, compacto
5/02
5/03
X X
Clasificacin de fallo Usuario Direccin S:6 Cdigo de error (Hex) 0010 0011 0012 0013 0014 0015 0016 0017 0018 0019 Errores de arranque de marcha El procesador no cumple con el nivel de revisin requerido. El archivo de programa ejecutable nmero 2 est ausente. El programa de escalera tiene un error de memoria El mdulo de memoria requerido est ausente o S:1/10 o S:1/11 no est establecido como lo requiere el programa. Error de archivo interno. Error de archivo de configuracin. Proteccin de arranque despus de prdida de potencia. Existe una condicin de error al momento de la activacin cuando el bit S:1/9 es establecido y ocurri una desconexin durante la ejecucin. Error de programa del usuario de mdulo de memoria/NVRAM Programa incompatible del usuario Error del tipo del sistema operativo. Este error tambin puede ocurrir durante la activacin. Se detect etiqueta ausente o duplicada.
X X X X X
Procesador
No usuario
X X X
No recuperable
Recuperable
5/01, compacto
5/02
5/03
121
Clasificacin de fallo Usuario Direccin S:6 Cdigo de error (Hex) 001F 0004 0020 0021 Errores de tiempo de ejecucin Ocurri un problema de integridad del programa durante una sesin de edicin en lnea. Ocurri un error de memoria durante el modo de marcha (Run). Se estableci un bit de error menor al final de la exploracin. Remtase a bits de error menor S:5. Ocurri un fallo de alimentacin de un rack de E/S de expansin. Nota: Un sistema modular que encuentra una condicin de sobrevoltaje o sobrecorriente en cualquiera de sus fuentes de alimentacin puede producir cualquiera de los cdigos de error de E/S listados en la pgina 124 (en lugar del cdigo 0021). El indicador LED de fuente de alimentacin apagado indica la condicin de sobrevoltaje o sobrecorriente. No usuario
X X X
Procesador
No recuperable
Recuperable
5/01, compacto
5/02
5/03
ATENCION: Procesadores compactos y FRN 1 a 4 5/01 Si el fallo de alimentacin remota ocurri mientras el procesador estaba en el modo de marcha remota, el error 0021 har que el bit de parada de error mayor (S:1/13) sea reseteado en la siguiente activacin del rack local. Procesadores 5/02 y procesadores FRN 5 5/01 La alimentacin al rack local no tiene que desconectarse y volverse a conectar para continuar con el modo de marcha remota. Una vez que el rack remoto es reactivado, la CPU volver a arrancar el sistema.
0022 0023 0024 0025 0026 0027 0028
El tiempo de exploracin del controlador de secuencia del usuario ha sido excedido. Archivo de interrupcin STI invlido o inexistente. Intervalo de interrupcin STI invlido (mayor de 2550 ms o negativo). Profundidad de pila excesiva/JSR llama a rutina STI. Profundidad de pila excesiva/JSR llama a rutina de interrupcin de E/S. Profundidad de pila excesiva/JSR llama a rutina de fallo del usuario. Valor de archivo de rutina de fallo de proteccin de arranque invlido o no existente. Referencia de direccin indexada fuera del espacio del archivo de datos completo (rango de B3:0 hasta el ltimo archivo).
X
X X X X X X
0029
!
002A 002E 002F
ATENCION: El procesador 5/02 usa un valor de ndice T CI : de cero para la instruccin fallada despus de la recuperacin del error.
La referencia de direccin indexada est ms all del archivo de datos referido especfico. Ranura de entrada DII invlida. Archivo de interrupcin DII invlido o inexistente
X X X
122
Errores de E/S
CODIGOS DE ERROR: Los caracteres xx en los siguientes cdigos representan el nmero de ranura en hex. Si la ranura exacta no puede ser determinada, los caracteres xx se convierten en 1F. FALLOS DE E/S RECUPERABLES (procesadores 5/02 y 5/03 solamente): Muchos fallos de E/S son recuperables. Para recuperarse, usted debe desactivar la ranura especificada, xx, en la rutina de fallo del usuario. Si no desactiva la ranura xx, el procesador fallar al final de la exploracin. Nota importante: Una tarjeta de E/S que est gravemente daada puede causar que el procesador indique que existe un error en la ranura 1, aunque la tarjeta daada est instalada en una ranura que no es la ranura 1. 0 1 2 ** 3 4 5 6 7
NUMEROS DE RANURA (xx) EN HEXADECIMAL Ranura xx 00 01 02 03 04 05 06 07 Ranura xx 8 9 10 11 12 13 14 15 08 09 0A 0B 0C 0D 0E 0F Ranura xx 16 17 18 19 20 21 22 23 10 11 12 13 14 15 16 17 Ranura xx 24 25 26 27 28 29 30 * 18 19 1A 1B 1C 1D 1E 1F
* Este valor indica que la ranura no fue encontrada (5/01, 5/02, 5/03). ** Este valor indica que la ranura no fue encontrada (controlador co pacto 500).
Clasificacin de fallo Usuario Direccin Cdigo de error (Hex) 0030 0031 0032 0033 0034 Errores de instruccin del programa del usuario Se intent saltar a demasiados archivos de subrutinas anidadas. Este cdigo tambin puede significar que un programa tiene rutinas potencialmente recurrrentes. Se detect una referencia de instruccin para la cual no hay capacidad. Un parmetro de posicin/longitud del secuenciador apunta ms all del final de un archivo de datos. La longitud de la instruccin LFU, LFL, FFU, FFL, BSL, o BSR apunta ms all del final de un archivo de datos. Se detect un valor negativo para un acumulador de temporizador o valor predefinido. Procesadores compactos con entradas de 24 VCC solamente: Se detect un valor predefinido negativo o de cero HSC en una instruccin HSC. 0035 0036 0038 xx50 xx51 xx52 Se llam a la instruccin TND, SVC, o REF dentro de una interrupcin o rutina de fallo del usuario. Se est usando un valor invlido para un parmetro de instruccin PID. Se detect una instruccin RET en un archivo que no es de subrutina. Se detect un error de datos de rack. Se detect un error de tiempo de ejecucin retenido en un mdulo de E/S. Se detect como ausente o retirado un mdulo requerido para el programa del usuario.
X X X X X X
Procesador
No usuario
No recuperable
Recuperable
5/01, compacto
5/02
5/03
S:6

X X X
123
Clasificacin de fallo Usuario Direccin Cdigo de error (Hex) xx53 Errores de E/S Durante la ida a marcha, un programa del usuario declara una ranura como no usada, y esa ranura es detectada como si tuviera introducido un mdulo de E/S. Esto tambin puede significar que un mdulo de E/S se ha restablecido a s mismo. Se intent introducir el modo de marcha o prueba con un rack vaco. xx54 Un mdulo requerido para el programa del usuario es detectado como si fuera del tipo equivocado. Un mdulo de E/S discretas requerido para el programa del usuario es detectado como si tuviera el conteo de E/S equivocado. Este cdigo tambin puede significar que un controlador de tarjeta especial es incorrecto. La configuracin de rack especificada en el programa del usuario es detectada como incorrecta. Un mdulo de E/S especial no ha respondido a un comando de memoria de bloqueo compartido dentro del lmite de tiempo requerido. Un mdulo de E/S especial ha generado un fallo genrico. El bit de fallo de tarjeta est establecido (1) en el byte de estado del mdulo. Un mdulo de E/S especial no ha respondido a un comando como si hubiera terminado dentro del lmite de tiempo requerido. Problema de interrupcin de hardware. Error de configuracin de archivo G el tamao del archivo G del programa del usuario excede la capacidad del mdulo. Error de configuracin del archivo M0-M1 el tamao del archivo M0-M1 del programa del usuario excede la capacidad del mdulo. El procesador no tiene capacidad para el servicio de interrupcin solicitado. Error del controlador (software) de E/S del procesador. Identifica un error mayor no recuperable especfico del mdulo de E/S. Remtase al manual del usuario suministrado con el mdulo especial. Identifica un error mayor no recuperable especfico del mdulo de E/S. Remtase al manual del usuario suministrado con el mdulo especial. Problema de interrupcin en ranura inhabilitada. Una ranura inhabilitada ha fallado. Un archivo de subrutina de interrupcin (ISR) de mdulo invlido o inexistente. Falta de capacidad para error mayor especfico del mdulo de E/S. En el modo de marcha remota o prueba remota, se ha detectado que un mdulo est siendo introducido con la potencia conectada. Esto tambin puede significar que un mdulo de E/S se ha restablecido a s mismo.
X X X X X X X
Procesador
No usuario
No recuperable
Recuperable
5/01, compacto
5/02
5/03
S:6
X X
xx55
xx56 xx57
xx58 xx59 xx5A xx5B xx5C xx5D xx5E xx60 a xx6F xx70 a xx7F xx90 xx91 xx92 xx93
X X X
X X X
xx94
124
Direccin S:7 y S:8
Descripcin Cdigo de suspensin/archivo de suspensin Lectura/escritura. Cuando aparece un valor que no es cero en S:7, indica que la instruccin SUS identificada por este valor ha sido evaluada como verdadera y el modo de suspensin de funcionamiento en vaco est en efecto. Esto seala las condiciones en la aplicacin que causaron el modo de suspensin funcionamiento en vaco. Este valor no es reseteado por el procesador. La palabra S:8 contiene el nmero de archivo del programa en el cual est ubicada una instruccin SUS verdadera. Este valor no es reseteado por el procesador. Use la instruccin SUS con la localizacin y correccin de errores del arranque, o como diagnsticos de tiempos de ejecucin para la deteccin de errores del sistema. Ejemplo de aplicacin: Usted sabe que los finales de carrera conectados a I:1/0 y I:1/1 no pueden ser activados al mismo tiempo, pero su programa de aplicacin acta como si pudieran ser activados al mismo tiempo. Para determinar si usted tiene un problema de finales de carrera o un problema de lgica de escalera, aada el siguiente rengln a su programa: I:1.0 I:1.0 ] [ ] [ 0 1 SUS
SUSPEND Suspend ID 1
5/01, compacto
5/02
5/03
Si su programa introduce el modo de suspensin funcionamiento en vaco para el cdigo 1 cuando usted ejecuta su programa, usted tiene un problema de control de finales de carrera; si no ocurre el modo de suspensin funcionamiento en vaco para el cdigo 1, lo que tiene es un problema de lgica de escalera. S:9 y S:10 Nodos activos (canal 1-5/03) Slo lectura. Estas dos palabras estn indicadas con bits para representar los 32 nodos posibles en una red DH-485. S:9/0 a S:10/15 representan las direcciones de nodo 0-31. Estos bits son establecidos por el procesador cuando existe un nodo en la red DH-485 a la cual su procesador est conectado. Los bits son reseteados cuando no hay un nodo presente en la red.
125
Direccin S:11 y S:12
Descripcin Habilitaciones de ranuras de E/S Lectura/escritura. Estas dos palabras estn indicadas con bits para representar las 30 ranuras de E/S posibles en un sistema SLC 500. S:11/0 representa la ranura de E/S 0 para sistemas de E/S compactos. (La ranura 0 se usa para la CPU en sistemas modulares). S:11/1 a S:12/14 representan las ranuras de E/S 1-30. S:12/15 no se usa. Cuando un bit es establecido (condicin por defecto), permite que el mdulo de E/S contenido en la ranura referida sea actualizado en la exploracin de E/S del ciclo operativo del procesador. Cuando usted resetea un bit, esto causa que el mdulo de E/S en la ranura referida sea ignorado. O sea, un valor de habilitacin de 0 de una ranura de E/S hace que los datos de imagen de entrada de un mdulo de entrada permanezcan suspendidos en su ltimo valor. Adems, los salidas de un mdulo de salida permanecern suspendidas en sus ltimos valores, independientemente de los valores contenidos en la imagen de salida. Las salidas permanecern suspendidas hasta que: una de las alimentaciones sea desconectada. salga del modo de marcha remota, o ocurra un fallo mayor. En ese momento las salidas son puestas en cero, hasta que la ranura sea habilitada otra vez (establecimiento). Las ranuras inhabilitadas no tienen que ser equivalentes con la configuracin del programa del usuario. ATENCION: Asegrese de haber examinado minuciosamente los efectos de desactivar (resetear) un bit de habilitacin de ranura antes de hacerlo en su aplicacin.
5/01, compacto
5/02
5/03
Nota: Los procesadores 5/02 y 5/03 informan a cada mdulo de E/S especial que ha sido inhabilitado/habilitado. Algunos mdulos de E/S pueden realizar otras acciones cuando estn inhabilitados o son rehabilitados. Remtase a la informacin del usuario suministrada con el mdulo de E/S especial para obtener informacin sobre posibles diferencias con respecto a las descripciones mencionadas anteriormente. ATENCION: La instruccin DII ignora el estado de habilitacin/inhabilitacin de la ranura. No ejecute la instruccin DII en una ranura fallada. Si aplica la instruccin DII en una ranura desactivada, ocurrir la interrupcin. Sin embargo, la imagen de entrada no reflejar el estado actual de la tarjeta. Este bit se aplica a la deteccin de un bit de reconfiguracin DII, en cada salida DII ISR y en cada fin de exploracin (END, TND, o REF)
126
Descripcin Registro matemtico Lectura/escritura. Use este registro doble para producir operaciones de multiplicacin y divisin con signo de 32 bits, operaciones de divisin de precisin o de doble divisin y conversiones BCD de 5 dgitos. Estas dos palabras se usan junto con las instrucciones matemticas MUL, DIV, DDV, FRD y TOD. El valor de registro matemtico es evaluado a la ejecucin de la instruccin y permanece vlido hasta que la siguiente instruccin MUL, DIV, DDV, FRD, o TOD sea ejecutada en el programa del usuario. Con las definiciones de las instrucciones se incluye una explicacin de cmo opera el registro matemtico. Si almacena valores de datos con signo de 32 bits (ejemplo en la pgina 8-4), usted debe administrar este tipo de datos sin la ayuda de un tipo de datos de 32 bits asignado. Por ejemplo, combine B10:0 y B10:1 para crear un valor de datos con signo de 32 bits. Recomendamos que mantenga todos los datos con signo de 32 bits en un archivo de datos nico y que empiece todos los valores de 32 bits en un lmite de palabras par o impar para una fcil aplicacin y visualizacin. Tambin recomendamos que disee, documente y vea el contenido de los datos con signo de 32 bits en formato hexadecimal o base binaria. Cuando una STI, ranura de E/S o rutina de fallo interrumpe la ejecucin normal de su programa, el valor original del registro matemtico es almacenado cuando la ejecucin contina. Cuando una instruccin DII interrumpe la ejecucin de su programa, el valor original del registro matemtico es almacenado cuando la ejecucin contina. Direccin de nodo (canal 1-5/03) Lectura/escritura. Este valor de byte contiene la direccin de nodo de su procesador en la red DH-485. Cada dispositivo en la red DH-485 debe tener una direccin nica entre los valores decimales 0-31. Para cambiar una direccin de nodo del procesador, escriba un valor entre 1-31 usando ya sea el control de datos o la funcin de nodo de su programador, luego desconecte y vuelva a conectar la alimentacin al procesador. La direccin de nodo por defecto de un procesador es 1. La direccin de nodo por defecto de APS y del programador HHT es 0. Para proporcionar proteccin del tiempo de ejecucin contra alteracin de su seleccin de control de datos inadvertida, programe este valor usando una instruccin MVM incondicional. Use la instruccin MOV en lugar de MVM si tambin desea proteger la velocidad en baudios. El siguiente ejemplo muestra la proteccin del tiempo de ejecucin de la direccin de nodo 3. MOV
MOVER Fuente Dest 3 N7:100
5/01, compacto
5/02
5/03
S:15L
MVM
MOVER C MASCARA Fuente N7:100 Mscara Dest 00FF S:15
Cuando se recibe un comando de configuracin de canal para el canal 1, la escritura de la direccin de nodo es superpuesta con el valor contenido en su configuracin de canal.
127
Direccin S:15H
Descripcin Velocidad en baudios (canal 1-5/03) Lectura/escritura. Este valor de byte contiene un cdigo usado para seleccionar la velocidad en baudios del procesador en la red DH-485. Los procesadores 5/02 proporcionan una velocidad en baudios de 19200, 9600, 2400, 1200. Los procesadores 5/01 y los procesadores compactos proporcionan una velocidad en baudios de 19200 9600 solamente. Para cambiar la velocidad en baudios del valor por defecto de 19200, use el control de datos o la funcin de baudios de su programador. El procesador usa el cdigo 1 para 1200 baudios, el cdigo 2 para 2400 baudios, el cdigo 3 para 9600 baudios y el cdigo 4 para 19200 baudios. Ejemplo que muestra proteccin de tiempo de ejecucin de velocidad de 19200 baudios (cdigo 4): MOV
MOVER Fuente Dest 1024 N7:100
5/01, compacto
5/02
5/03
MVM
MOVER C MASCARA Fuente N7:100 Mscara Dest FF00 S:15
S:15H igual a 4 = 1024 decimal = 0400 hex = 0000 0100 0000 0000 binario Ejemplo que muestra proteccin de tiempo de ejecucin para velocidad de 19200 baudios (cdigo 4) y direccin de nodo 3: MOV
MOVER Fuente Dest 1027 S:15
S:15H igual a 4 y S:15L igual a 3 = 1027 decimal = 0403 hex = 0000 0100 0000 0011 binario Cuando se recibe un comando de configuracin de canal para el canal 1, la escritura de la velocidad en baudios es superpuesta con el valor contenido en su configuracin de canal.
128
Descripcin Prueba de paso nico Iniciar paso en Rengln/archivo Slo lectura. Estos registros indican el nmero de rengln ejecutable (palabra S:16) y archivo (palabra S:17) que el procesador ejecutar a continuacin cuando opere en el modo de prueba de paso nico. Para habilitar esta caracterstica, usted debe seleccionar la opcin de prueba de paso nico al momento de salvar su programa. Estos valores son actualizados al trmino de cada rengln. Para obtener ms informacin, remtase a la palabra S:2/4. Su dispositivo de programacin interroga este valor cuando proporciona la informacin de lnea de estado de iniciar paso en archivo x, rengln y. No hay uso conocido para esta caracterstica cuando es direccionada por su programa de escalera. El modo de prueba de paso nico se presenta en el captulo 17 el Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES. Esta caracterstica est incorporada en el procesador 5/03. No se requiere seleccin.
5/01, compacto
5/02
5/03
S:18 y S:19
Prueba de paso nico Punto de interrupcin Rengln/archivo Slo lectura. Estos registros indican el nmero de rengln ejecutable (palabra S:18) y archivo (palabra S:19) frente al cual el procesador debe parar cuando ejecuta en el modo prueba de paso nico. Para habilitar esta caracterstica, usted debe seleccionar la opcin de prueba de paso nico al momento de salvar su programa. Si tanto el nmero de rengln como de archivo son 0, el procesador avanzar al siguiente rengln solamente; de lo contrario, el procesador continuar hasta que encuentre un rengln/archivo igual al valor en S:18/S:19. El procesador se detiene, luego resetea S:18 y S:19 cuando encuentra un valor equivalente, mientras permanece en el modo de prueba de paso nico. El procesador operar indefinidamente si no puede encontrar el rengln/archivo terminal que usted ha introducido. Funciona hasta que encuentra un valor equivalente, recibe un cambio de modo, o es desconectado. Vea S:2/4. Su dispositivo de programacin interroga este valor cuando proporciona informacin de lnea de estado de paso final antes de archivo x, rengln y. Su dispositivo de programacin tambin escribe este valor cuando le solicita establecer el rengln final (set end rung). No hay uso conocido para esta caracterstica cuando es direccionada por su programa de escalera. El modo de paso simple de prueba se presenta en el captulo 17 el Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES. Esta caracterstica est incorporada en el procesador 5/03. No se requiere seleccin.
129
Descripcin Prueba Fallo/desconexin Rengln/archivo Lectura/escritura. Estos registros indican el nmero de rengln ejecutable (palabra S:20) y archivo (palabra S:21) que el procesador ejecut ltimamente antes que ocurriera un error mayor o desconexin. Para habilitar esta caracterstica, tiene que seleccionar la opcin de paso simple de prueba (Test Single Step) al momento de salvar su programa. Usted puede usar estos registros para sealar el punto de ejecucin del procesador al momento de la ltima desconexin o introduccin de la rutina de fallo. Esta funcin est tambin activa en el modo de marcha remota (REM Run). Vea S:2/4. Ejemplo de aplicacin: Suponga que su programa contiene varias instrucciones TON. TON T4:6 en archivo 2, rengln 25 algunas veces obtiene un valor predefinido negativo. Es posible la recuperacin del fallo de valor predefinido negativo, colocando el valor predefinido en 100 y restableciendo el temporizador. Para lograr esto, coloque el siguiente rengln en su rutina de fallo. El bit B3/0 est bloqueado como evidencia de que se ha iniciado una recuperacin de aplicacin. Esta caracterstica est incorporada en el procesador 5/03. No se requiere seleccin..
5/01, compacto
5/02
5/03
EQU
EQU
EQU
MOV
MOVER Fuente Dest 100 T4:6.PRE
El valor 52 es igual a 0034 Hex. Este es el cdigo de error para un valor predefinido de temporizador negativo.
Nmero de rengln
Nmero de archivo
T4:6 (RES) B3 (L) 0 S:1 (U) 13 (RET)
130
Direccin S:22
Descripcin Tiempo de exploracin mximo observado Lectura/escritura. Esta palabra indica el intervalo mximo observado entre exploraciones consecutivas. Las exploraciones consecutivas son definidas como intervalos entre archivo 2/rengln 0 y la instruccin END, TND, o REF. Este valor indica, en incrementos de 10 ms, el tiempo transcurrido en el ciclo de programa ms largo del procesador. El procesador compara cada valor ltimo de exploracin al valor contenido en S:22. Si el procesador determina que el valor ltimo de exploracin es mayor que el valor almacenado en S:22, el ltimo valor de exploracin es escrito en S:22. La resolucin del mximo valor de tiempo de exploracin observado es +0 a 10 ms. Por ejemplo, el valor 9 indica que 80-90 ms fue observado como el ciclo de programa ms largo. Interrogue este valor usando la funcin de control de datos si necesita determinar o verificar el tiempo de exploracin ms largo de su programa. Nota importante: En esta medicin no se incluye la exploracin de E/S, tareas suplementarias del procesador ni el servicio de comunicacin. El bit de seleccin de tiempo de exploracin (S:33/13) determina la base de tiempo usada para tiempos de exploracin medio y mximos. Cuando est reseteado, la operacin es tal como se describe anteriormente. Cuando est establecido, la base de tiempo es expresada en incrementos de 1 ms (en lugar de incrementos de 10 ms). Cuando S:33/13 est establecido, la resolucin del valor del tiempo mximo de exploracin observado es +0 a 1 ms. Por ejemplo, el valor 9 indica que se observ 8 a 9 ms como el ciclo de programa ms largo.
5/01, compacto
5/02
5/03
S:23
Promedio de tiempo de exploracin Lectura/escritura. Esta palabra indica un promedio de tiempo de ejecucin ponderado. El valor indica, en incrementos de 10 ms, el tiempo transcurrido en el ciclo de programa medio del procesador. Para cada exploracin t: Promedio = (Prom * 7) + exploracin t 8 La resolucin del valor del promedio de tiempo de exploracin es +0 a 10 ms. Por ejemplo, el valor 2 indica que el ciclo medio del programa fue calculado como 10 a 20 ms. Nota importante: En esta medicin no se incluye la exploracin de E/S, tareas suplementarias del procesador ni el servicio de comunicacin. El bit de seleccin de tiempo de exploracin S:33/13 determina la base de tiempo usada para el tiempo de exploracin medio. Cuando est reseteado, la operacin es tal como se describe anteriormente. Cuando est establecido, la base de tiempo es expresada en incrementos de 1 ms (en lugar de incrementos de 10 ms). Cuando S:33/13 est establecido, la resolucin del valor de tiempo de exploracin medio es +0 a 1 ms. Por ejemplo: El valor 2 indica que se calcul 1 a 2 ms como el ciclo de programa medio.
S:24
Registro de ndice Lectura/escritura. Esta palabra indica el desplazamiento de elemento usado en direccin indexada. Remtase al captulo 5 del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES. Cuando una instruccin STI, ranura de E/S o rutina de fallo interrumpe la ejecucin normal de su programa, el valor original de este registro es restaurado cuando contina la ejecucin. Cuando una instruccin DII interrumpe la ejecucin normal de su programa, el valor original de este registro es restaurado cuando contina la ejecucin.
131
Descripcin Interrupcin de E/S pendiente Slo lectura. Estas dos palabras tienen representacin de bits para las 30 ranuras de E/S. Los bits S:25/1 a S:26/14 se refieren a las ranuras 1-30. Los bits S:25/0 y S:26/15 estn reservados. El bit pendiente asociado con una ranura de interrupcin se establece cuando el bit de habilitacin de interrupcin de ranura de E/S correspondiente est reseteado al momento de una peticin de interrupcin. Es reseteado cuando se establece el bit de habilitacin de interrupcin de suceso de E/S correspondiente, o cuando se ejecuta una instruccin RPI asociada. El bit pendiente para una subrutina de interrupcin de E/S que est ejecutndose permanece reseteado cuando la instruccin ISR es interrumpida por una STI o una rutina de fallo. De la misma forma, el bit pendiente permanece reseteado si se solicita servicio de interrupcin al momento que una interrupcin de mayor o igual prioridad se est ejecutando (rutina de fallo, STI u otra ISR). Las interrupciones de E/S se presentan en el captulo 19 de este manual. El bit pendiente asociado con una ranura de interrupcin es establecido cuando el bit de habilitacin de interrupcin de ranura de E/S est reseteado al momento de una peticin de interrupcin. Es reseteado cuando el bit de habilitacin de interrupcin de suceso de E/S correspondiente se establece, o cuando una instruccin RPI asociada se ejecuta. El bit pendiente siempre ser establecido cuando se solicita servicio de interrupcin y el procesador est ejecutando una interrupcin de igual o mayor prioridad. La prioridad de interrupcin no afectar el establecimiento de estos bits. Por ejemplo, mientras se ejecuta una subrutina STI, la ranura 6 solicita una interrupcin de suceso de E/S. La STI ser ejecutada completamente; sin embargo, el bit pendiente de la ranura 6 (S:25/6) se establecer dentro de la ejecucin de la STI. Examine el estado de estos bits dentro de sus subrutinas de interrupcin, si su aplicacin requiere esta informacin.
5/01, compacto
5/02
5/03
S:27 y S:28
Interrupcin de E/S habilitada Lectura/escritura. Estas dos palabras tienen representacin de bit para las 30 ranuras de E/S. Los bits S:27/1 a S:28/14 se refieren a las ranuras 1-30. Los bits S:27/0 y S:28/15 estn reservados. El valor por defecto de cada bit es 1 (establecimiento). El bit de habilitacin asociado con una ranura de interrupcin debe establecerse cuando ocurre la interrupcin para permitir que se ejecute la correspondiente instruccin ISR. De lo contrario, la instruccin ISR no se ejecutar, y se ejecutar el bit pendiente de interrupcin de ranura de E/S asociado. Los cambios hechos a estos bits, usando la funcin de control de datos o instruccciones de escalera que no son IID o IIE se efectan en el siguiente fin de exploracin. Las interrupciones de E/S se presentan en el captulo 19 de este manual. Estos bits pueden ser establecidos/restablecidos por el programa del usuario, las comunicaciones o con la instruccin IIE o IID. Los cambios hechos a estos bits, usando la funcin de control de datos de un terminal de programacin o cualquier instruccin de escalera se efectan inmediatamente.
S:29
Nmero de archivo de rutina de fallo del usuario Lectura/escritura. Usted introduce un nmero de archivo de programa (3-255) para ser usado en todos los errores mayores recuperables y no recuperables. Programe la lgica de escalera de su rutina de fallo en el archivo que ha especificado. Escriba un valor de 0 para desactivar la rutina de fallo. Para proporcionar proteccin contra la alteracin inadvertida del control de datos de su seleccin, programe una instruccin MOV incondicional que contenga el nmero de archivo de programa de su rutina de fallo en S:29, o programe una instruccin CLR en S:29 para evitar la operacin de la rutina de fallo. La rutina de fallo se presenta en el captulo 16 de este manual.
132
Direccin S:30
Descripcin Interrupcin cronometrada seleccionable Punto de consigna Lectura/escritura. Usted introduce la base de tiempo, en dcimas de milisegundos, para ser usada en la interrupcin cronometrada seleccionable. Su rutina STI se ejecuta de acuerdo al valor que introduce. Escriba un valor de cero para desactivar la STI. Para proporcionar proteccin contra la alteracin inadvertida del control de datos de su seleccin, programe una instruccin MOV incondicional que contenga el valor del punto de consigna de su STI en S:30, o programe una instruccin CLR en S:30 para evitar la operacin STI. Si la STI es iniciada mientras est en el modo de marcha remota cargando los registros de estado, la interrupcin empieza la cronometracin desde el fin de la exploracin del programa, en donde fueron cargados los registros de estado. Las interrupciones cronometradas seleccionables se presentan en el captulo 18 de este manual. La base de tiempo del punto de consigna STI puede ser 10 ms o 1 ms, dependiendo del valor del bit de seleccin de punto de consigna STI S:2/10. Cuando est reseteado, la operacin es tal como se describe anteriormente. Cuando est establecido, la base de tiempo se expresa en incrementos de 1 ms. La STE y STD desactivan la instruccin STI.
5/01, compacto
5/02
5/03
S:31
Interrupcin cronometrada seleccionable Nmero de archivo Lectura/escritura. Usted introduce un nmero de archivo de programa (3-255) para ser usado como subrutina de interrupcin cronometrada seleccionable. Escriba un valor de 0 para desactivar la STI. Para proporcionar proteccin contra la alteracin inadvertida del control de datos de su seleccin, programe una instruccin MOV incondicional que contenga el valor del nmero de archivo de su STI en S:31, o programe una instruccin CLR en S:31 para evitar la operacin STI. Las interrupciones cronometradas seleccionables se presentan en el captulo 18 de este manual. Ejecucin de interrupcin de E/S Slo lectura. Esta palabra indica el nmero de ranura del mdulo de E/S especial que gener la ISR que se est ejecutando actualmente. Este valor es reseteado al trmino de ISR, a la introduccin del modo de marcha remota, o al momento de la activacin. Usted puede interrogar esta palabra dentro de su subrutina STI o rutina de fallo si desea saber si estas interrupciones de ms alta prioridad han interruptido una ISR en ejecucin. Tambin puede usar este valor para discernir la identidad de la ranura de interrupcin al multiplexar dos o ms interrupciones del mdulo de E/S especial a la misma ISR. Las interrupciones de E/S se presentan en el captulo 19 de este manual. Usted puede integrar esta palabra dentro de su subrutina DII si desea saber si estas interrupciones de ms alta prioridad han interrumpido una ISR en ejecucin. Tambin puede usar este valor para discernir la identidad de la ranura de interrupcin al multiplexar dos o ms interrupciones del mdulo de E/S especial a la misma ISR. Comando de entrada pendiente (canal 0) Slo lectura. Este bit se establece cuando el procesador determina que otro nodo en la red del canal 0 ha solicitado informacin o le ha suministrado un comando. Este bit puede establecerse en cualquier momento. Este bit se resetea cuando el procesador da servicio a la peticin (o comando). Use este bit como condicin de una instruccin SVC para mejorar la capacidad de comunicacin de su procesador.
S:32
S:33/0
133
Direccin S:33/1
Descripcin Respuesta de mensaje pendiente (canal 0) Slo lectura. Este bit se establece cuando otro nodo en la red del canal 0 ha suministrado la informacin que usted solicit en la instruccin MSG de su procesador. Este bit se resetea cuando el procesador almacena la informacin y actualiza su instruccin MSG. Use este bit como condicin de una instruccin SVC para mejorar la capacidad de comunicacin de su procesador. Comando de mensaje de salida pendiente (canal 0) Slo lectura. Este bit se establece cuando uno o ms mensajes del canal 0 en su programa estn habilitados y esperando, pero no se est transmitiendo ningn mensaje en ese momento. Tan pronto como empieza la transmisin de un mensaje, el bit es reseteado. Despus de la transmisin, el bit se establece otra vez si hay ms mensajes esperando, o permanece reseteado si no hay ms mensajes esperando. Estado de seleccin (canal 0) Slo lectura. Cuando est establecido, este bit indica que el puerto de comunicacin del canal 0 est en el modo del usuario (modo ASCII). Cuando est reseteado, este bit indica que el canal 0 est en el modo del sistema (modo DF1). Use la utilidad de configuracin de canal de sus dispositivos de programacin para cambiar esta seleccin. Comunicaciones activas (canal 0) Slo lectura. Este bit es establecido por el procesador cuando por lo menos un nodo ms est activo en el canal 0. De lo contrario este bit permanece reseteado. Seleccin de servicio de comunicaciones (canal 0) Lectura/escritura. Cuando est establecido, slo una peticin de comunicacin/comando del canal 0 recibir servicio por instruccin END, TND, REF, o SVC. Cuando est reseteado, todas las peticiones de comunicacin/comando de entrada o salida que pueden recibir servicio, recibirn servicio por instruccin END, TND, REF, o SVC. Una peticin de comunicacin/comando consta ya sea de un comando de entrada del canal 0, una respuesta de mensaje del canal 0 o un comando de mensaje de salida del canal 0. Para obtener ms informacin, remtase a las palabras S:33/0, S:33/1, S:33/2 y S:33/6. Nota: Cuando est reseteado, aumentar el rendimiento efectivo de su comunicacin. Su tiempo de exploracin tambin aumentar si se reciben varios comandos de comunicacin/peticiones en la misma exploracin. Para programar esta caracterstica, use la funcin de control de datos para establecer y resetear este bit. Para proporcionar proteccin contra la alteracin inadvertida del control de datos de su seleccin, programe una instruccin OTL incondicional en la direccin S:33/5, para asegurar una operacin de peticin/comando, o una instruccin OTU incondicional en la direccin S:33/5 para asegurar una operacin de peticiones/comandos mltiples. Alternativamente, su programa puede cambiar el estado de este bit usando lgica de escalera si su aplicacin requiere la seleccin dinmica de esta funcin.
5/01, compacto
5/02
5/03
S:33/2
S:33/3
S:33/4
S:33/5
S:33/6
Seleccin de servicio de mensajes (canal 0) Lectura/escritura. Este bit es vlido slo cuando la seleccin de servicio de comunicaciones del canal 0 est reseteada (la cual selecciona servicio a todos los comandos). Cuando S:33/6 est establecido y S:33/5 est reseteado, todas las instrucciones MSG de canal 0 de salida recibirn servicio por instruccin END, TND, SVC, o REF. De lo contrario, slo una respuesta o comando MSG de canal 0 de salida recibir servicio por instruccin END, TND, SVC, o REF.
134
Direccin S:33/7
Descripcin Seleccin de servicio de mensajes (canal 1) Lectura/escritura. Este bit es vlido slo cuando el bit de seleccin de servicio de comunicaciones del canal 1 (S:2/15) est reseteado, (el cual selecciona el servicio a todos los comandos). Cuando S:33/7 est establecido y S:2/15 est reseteado, todas las instrucciones MSG de canal 1 de salida recibirn servicio por instruccin END, TND, SVC, o REF. De lo contrario, slo una respuesta o comando MSG de canal 1 de salida recibir servicio por instruccin END, TND, SVC, or REF . Bit de control de espera de interrupcin Slo lectura. Cuando est establecido, la espera de 500S est garantizada para las interrupciones del usuario (DII, STI y suceso de E/S). Esto significa que cuando ocurre una interrupcin, usted tiene la garanta de estar en el rengln 0 de su subrutina de interrupcin dentro de los 500S (suponiendo que no se est ejecutando ninguna interrupcin de igual o ms alta prioridad). Tiene que seleccionar esto al momento de salvar su programa. Cuando est reseteado, las interrupciones del usuario slo pueden interrumpir al procesador en puntos de ejecucin predefinidos en el ciclo del programa del usuario. Entonces la espera de interrupcin se define como el perodo ms largo de tiempo que puede ocurrir entre dos puntos predefinidos. Cuando S:33/8 est reseteado, usted debe analizar cada programa del usuario. El bit est reseteado por defecto. Los siguientes puntos son los nicos puntos en los cuales las subrutinas de interrupcin del usuario pueden ejecutarse cuando S:33/8 est reseteado: al comienzo de cada rengln despus del servicio de comunicacin entre ranuras cuando se actualiza la imagen de entrada o salida, o cualquier tarjeta de E/S especial
5/01, compacto
5/02
5/03
S:33/8
S:33/9
Bit de cambio de exploracin Slo lectura. Este bit es reseteado a la introduccin al modo de marcha (RUN). Este bit cambia de estado en cada ejecucin de una instruccin END, TND, o REF. Use este bit en su programa del usuario para aplicaciones tales como la ejecucin de la subrutina de multiplexar. Bit de reconfiguracin de interrupcin de entrada discreta Lectura/escritura. Establezca este bit con su programa del usuario o terminal de programacin para hacer que la funcin DII se reconfigure a s misma en la siguiente ocurrencia de interrupcin o al final de cada exploracin (END, TND, o REF). Este bit se aplica con una DII ISR, rutina de fallo, STI ISR, o salida de ISR de suceso. Cuando se reconfigura la DII ocurre lo siguiente: 1. El acumulador DII es reseteado (S:52). 2. Se aplican los parmetros DII ubicados en las palabras S:46 a S:50. 3. El procesador restablece el bit de reconfiguracin DII. Por ejemplo, use la siguiente estructura de escalera para ocasionar una reconfiguracin DII desde su archivo de escalera principal cada vez que la entrada 0 sea activada. S:33/10 I:1/0 B3/0 (L) [OSR] ] [ Use la siguiente estructura de escalera para causar una reconfiguracin DII desde una subrutina basada en suceso. La subrutina slo se ejecuta una vez, cada vez que la reconfiguracin DII es posible. S:33/10 I:1/0 (L) ] [
S:33/10
135
Direccin S:33/11 y S:33/12
Descripcin Estado de edicin en lnea Slo lectura. Estos dos bits representan los cuatro posibles estados de edicin en lnea: Bit 12 0 0 1 1 Bit 11 0 1 0 1 Estado de edicin en lnea No existen ediciones en lnea Las ediciones en lnea estn desactivadas Reservado Probando ediciones en lnea
5/01, compacto
5/02
5/03
Examine el estado de estos bits con su programa del usuario para contar el nmero de sesiones de edicin en lnea, indicadores y alarmas o colocar su aplicacin en un estado especial diseado para sesiones de edicin en lnea. S:33/13 Seleccin de base de datos para tiempo de exploracin Lectura/escritura. Este bit determina la base de tiempo usada para promediar el tiempo de exploracin (S:23) y el tiempo mximo de exploracin (S:22). Cuando est reseteado, el valor contenido en los tiempos de exploracin promedio y mximo representa el nmero de incrementos de 10 ms que han ocurrido. Cuando est establecido, el valor contenido en los tiempos de exploracin promedio y mximo representa el nmero de incrementos de 1 ms que han ocurrido. Este valor est reseteado por defecto (base de tiempo de 10 ms). Bit de control DTR (canal 0) Lectura/escritura. Este bit se usa para habilitar la llamada DTR. Cuando est reseteado, la seal DTR (patilla 4) del canal 0 es controlada directamente por el driver de comunicacin estndar. Cuando est establecido, usted puede realizar llamadas DTR, escribiendo en S:33/15, bit de forzado DTR. El bit S:33/14 es examinado y aplicado en cada fin de exploracin (END, TND, o REF). Cuando est en el modo de programa, suspensin o fallo, se activa DTR y permanece activada hasta que el driver de comunicacin detecte una secuencia de desconexin automtica. Ocurre una desconexin automtica si el driver de comunicacin detecta que la seal CD (patilla 1) del canal 0 ha estado ausente por ms de 10 segundos, o si la seal DSR (patilla 6) del canal 0 ha sido inhabilitada. Para obtener ms informacin, remtase al bit de mdem perdido del canal 0, S:5/14. Durante una desconexin automtica, el driver de comunicacin estndar mantiene la DTR desactivada hasta que se habilite la seal DSR del canal 0, o transcurran 5 segundos. Nota importante: Cuando el canal 0 est configurado para DH485, S:33/14 debe estar reseteado para obtener una operacin correcta. S:33/15 Bit de forzado DTR (canal 0) Lectura/escritura. Este bit se usa para forzar hacia arriba o hacia abajo la patilla DTR. Cuando S:33/14 est establecido, se aplica la seal DTR (patilla 4) del canal 0 en cada fin de exploracin (END, TND, o REF), usando el estado de S:33/15. Cuando S:33/14 est reseteado, este bit no tiene efecto en DTR. Cuando S:33/15 est establecido, DTR es forzado hacia arriba. Cuando est reseteado, (por defecto), DTR es forzado hacia abajo. Cuando est en el modo de prueba remota o marcha remota, este bit slo se aplica al fin de cada exploracin (END, TND, o REF). Cuando est en el modo de programacin, suspensin o fallo, (o al momento de la activacin), se establece DTR, a menos que el driver de comunicacin est realizando una desconexin automtica. S:34 Reservado
S:33/14
136
Direccin S:35
Descripcin Ultimo tiempo de exploracin de 1 ms Slo lectura. El valor de esta palabra le indica cunto tiempo transcurre en un ciclo del programa. Un ciclo del programa incluye el programa de escalera, tiempo de preparacin previa, exploracin de E/S y servicio del puerto de comunicacin. Este valor de palabra slo es actualizado por el procesador una vez cada exploracin, inmediatamente antes de la ejecucin del rengln 0, archivo 2 (o al retorno de una instruccin REF). Reservado Lectura/escritura. DII perdida Lectura/escritura. Este bit se establece cada vez que ocurre una interrupcin DII mientras el bit pendiente DII (S:2/11) tambin est establecido. Cuando est establecido, se le notifica que una interrupcin DII se ha perdido. Por ejemplo, la interrupcin se pierde porque una interrupcin previa ya estaba pendiente y esperando ejecucin. Examine este bit en su programa del usuario y tome la accin apropiada si su aplicacin no puede tolerar esta condicin. Luego resetee este bit con su programa del usuario para prepararse para la siguiente posible ocurrencia de este error. STI perdida Lectura/escritura. Este bit se establece cada vez que ocurre una interrupcin STI mientras el bit pendiente STI (S:2/0) tambin est establecido. Cuando est establecido, se le notifica que una interrupcin STI se ha perdido. Por ejemplo, la interrupcin se pierde porque una interrupcin previa ya estaba pendiente y esperando ejecucin. Examine este bit en su programa del usuario y tome la accin apropiada si su aplicacin no puede tolerar esta condicin. Luego resetee este bit con su programa del usuario para prepararse para la siguiente posible ocurrencia de este error. Proteccin de sobreescritura de archivo de datos de mdulo de memoria Lectura/escritura. Use este bit para determinar la validez de los datos retentivos despus de una transferencia de mdulo de memoria. Este bit siempre est establecido cuando ocurre una transferencia de mdulo de memoria a procesador con la proteccin de sobreescritura de archivo de datos seleccionada y la escritura de los archivos protegidos es superpuesta. La escritura de los archivos protegidos es superpuesta cada vez que un programa del mdulo de memoria no es compatible con el programa del procesador al momento de la transferencia. Este bit no es reseteado por el procesador. Reservado para errores menores adicionales. Reloj/calendario Ao Lectura/escritura. Este valor contiene el valor de ao del reloj/calendario. El rango vlido es 0-65535. Para desactivar el reloj/calendario, escriba ceros en todas las palabras del reloj/calendario (S:37 a S:42). Reloj/calendario Mes Lectura/escritura. Este valor contiene el valor de mes del reloj/calendario. El rango vlido es 1-12. Para desactivar el reloj/calendario, escriba ceros en todas las palabras del reloj o calendario (S:37 a S:41). Enero equivale al valor de 1. Reloj/calendario Da Lectura/escritura. Este valor contiene el valor de da del reloj/calendario. El rango vlido es 1-31. Para desactivar el reloj/calendario, escriba ceros en todas las palabras del reloj o calendario (S:37 a S:41). El primer da del mes equivale al valor de 1.
5/01, compacto
5/02
5/03
S:36/0 a S:36/7 S:36/8
S:36/9
S:36/10
S:36/11 a S:36/15 S:37
S:38
S:39
137
Direccin S:40
Descripcin Reloj/calendario Hora Lectura/escritura. Este valor contiene el valor de hora del reloj/calendario. El rango vlido es 0-23. Para desactivar el reloj/calendario, escriba ceros en todas las palabras del reloj o calendario (S:37 a S:41). 0000 cien horas es igual al valor de 0. Reloj/calendario Minuto Lectura/escritura. Este valor contiene el valor de minutos del reloj/calendario. El rango vlido es 0-59. Para desactivar el reloj calendario escriba ceros en todas las palabras del reloj o calendario (S:37 a S:41). Reloj/calendario Segundo Lectura/escritura. Este valor contiene el valor de segundos del reloj/calendario. El rango vlido es 0-59. Para desactivar el reloj/calendario, escriba ceros en todas las palabras del reloj o calendario (S:37 a S:41). Reservado Interrupcin de entrada discreta Nmero de archivo Lectura/escritura. Usted introduce un nmero de archivo de programa (3-255) para ser usado como la subrutina de interrupcin de entrada discreta. Escriba un valor de 0 para desactivar la funcin. Este bit se aplica en la deteccin de un bit de reconfiguracin DII, en cada salida DII ISR, y en cada fin de exploracin (END, TND, o REF). Para proporcionar proteccin contra la alteracin inadvertida del control de datos de su seleccin, programe una instruccin MOV incondicional que contenga el valor del nmero de archivo de su DII en S:46 o programe una instruccin CLR en S:46 para evitar la operacin DII.
5/01, compacto
5/02
5/03
S:41
S:42
S:43 a S:45 S:46
S:47
Interrupcin de entrada discreta Nmero de ranura Lectura/escritura. Usted introduce el nmero de ranura (1-30) que contiene el mdulo de E/S discreta para ser usada como la ranura de interrupcin de entrada discreta. El procesador fallar si la ranura est vaca o si contiene un mdulo de E/S no discreta. Por ejemplo, un mdulo analgico hace que ocurra un fallo del procesador. Este bit se aplica a la deteccin del bit de reconfiguracin DII. Este valor slo se aplica a la ejecucin de la funcin de configuracin DII (establecimiento de bit S:33/10 o a la introduccin del modo de marcha remota con el bit de habilitacin de DII S:2/12 establecido). Para proporcionar proteccin contra la alteracin inadvertida del control de datos de su seleccin, programe una instruccin MOV incondicional que contenga el valor de nmero de ranura de su DII en S:47.
S:48
Interrupcin de entrada discreta mscara de bit Lectura/escritura. Usted introduce un valor indicado con bits que corresponde a los bits que desea controlar en el mdulo de E/S discreta. Slo los bits 0 a 7 se usan en la funcin DII. El establecer un bit indica que usted desea incluir el bit en la comparacin de la transicin de bits del mdulo de E/S discreta con el valor de comparacin DII (S:49). El resetear un bit indica que el estado de transicin de ese bit particular es un bit que no le importa. Este bit se aplica a la deteccin de un bit de reconfiguracin de DII, en cada salida DII ISR y en cada fin de exploracin (END, TND, o REF). Para proporcionar proteccin contra la alteracin inadvertida del control de datos de su seleccin, programe una instruccin MOV incondicional que contenga el valor de mscara de bit de su DII en S:48.
138
Direccin S:49
Descripcin Interrupcin de entrada discreta Valor de comparacin Lectura/escritura. Usted introduce un valor indicado con bits que corresponde a las transiciones de bits que deben ocurrir en la tarjeta de E/S discreta, para que ocurra un conteo o interrupcin. Slo los bits 0 a 7 se usan en la funcin DII. El establecer un bit indica que el bit debe pasar de 0 a 1 para satisfacer la condicin de comparacin para ese bit. El resetear un bit indica que el bit debe pasar de 1 a 0 para satisfacer la condicin de comparacin para ese bit. Se generar una interrupcin o conteo a la transicin del ltimo bit del valor de comparacin. Este bit se aplica a la deteccin de un bit de reconfiguracin DII, en cada salida DII ISR y en cada fin de exploracin (END, TND, o REF). Para proporcionar proteccin contra la alteracin inadvertida del control de datos de su seleccin, programe una instruccin MOV incondicional que contenga el valor de mscara de bit de su DII en S:49.
5/01, compacto
5/02
5/03
S:50
Interrupcin de entrada discreta Valor predefinido Lectura/escritura. Cuando este valor es igual a 0 1, se genera una interrupcin cada vez que el bit hace transicin de palabras especficas en S:48 y S:49. Cuando este valor est entre 2-32767, ocurre un conteo cada vez que se satisface el ciclo de comparacin de transicin de bit. Se genera una interrupcin cuando el valor predefinido llega a 1. Este bit se aplica a la deteccin de un bit de reconfiguracin DII, en cada salida DII ISR y en cada fin de exploracin (END, TND, o REF). Para proporcionar proteccin contra la alteracin inadvertida del control de datos de su seleccin, programe una instruccin MOV incondicional que contenga el valor predefinido de su DII en S:50.
S:51
Interrupcin de entrada discreta Mscara de retorno Slo lectura. La mscara de retorno se actualiza inmediatamente antes de la entrada a la subrutina DII. Este valor contiene la representacin de bits de las transiciones de bit que causaron la interrupcin. El bit se establece si fue incluido en la lista de transiciones de bit que causaron la interrupcin, (especificado en la transicin en las comparaciones de S:48 y S:49). El bit es reseteado si fue enmascarado. Este valor es reseteado por el procesador a la salida de la subrutina DII. Use este valor para validar las transiciones de interrupcin. O al reconfigurar dinmicamente (en secuencia) la DII, usted puede usar este valor dentro de su subrutina DII para ayudarle a determinar o validar su posicin en la secuencia.
S:52
Interrupcin de entrada discreta Acumulador Slo lectura. El acumulador DII contiene el nmero de transiciones de conteo regresivo que han ocurrido (vea S:50.) Cuando ocurre un conteo regresivo y el acumulador es mayor o igual al valor del conteo regresivo, se genera una interrupcin DII. Reservado Ultimo tiempo de exploracin de interrupcin de entrada discreta Lectura/escritura. Este valor indica, en incrementos de 1 ms, el tiempo transcurrido por la ms reciente subrutina DII. La resolucin de este valor es +0 a 1 ms.
S:53 y S:54 S:55
139
Direccin S:56
Descripcin Mximo tiempo de exploracin de entrada discreta observado Lectura/escritura. Este valor indica, en incrementos de 1 ms, el mximo tiempo transcurrido para cualquier ejecucin simple de subrutina DII. El procesador compara cada valor de ltima exploracin DII (S:55) con el mximo valor de exploracin DII contenido en S:56. Si el procesador determina que el valor de la ltima exploracin DII es mayor que el valor almacenado en S:56, el valor de la ltima exploracin (S:55) se escribe en S:56, convirtindose as en el nuevo tiempo mximo de exploracin DII. La resolucin de este valor es +0 to 1 ms. Interrogue este valor usando la funcin de control de datos de un dispositivo de programacin si necesita determinar o verificar el ms largo tiempo de exploracin de su programa. Nmero de catlogo del sistema operativo Slo lectura. Indica el nmero de catlogo del sistema operativo. Por ejemplo, el valor de 300 indica sistema operativo -OS300, el valor de 301 indica -OS301. Serie del sistema operativo Slo lectura. Indica la serie del sistema operativo. Por ejemplo, el valor de 0 indica la serie A y el valor de 1 indica la serie B.. FRN de sistema operativo Slo lectura. Indica el nmero de versin de firmware del sistema operativo. Por ejemplo, el valor de 1 indica FRN1 y el valor de 2 indica FRN2. Nmero de catlogo del procesador Slo lectura. Indica el nmero de catlogo del procesador. Por ejemplo, el valor de 532 indica -L532 y el valor de 534 indica -L534. Serie del procesador Slo lectura. Indica la serie del procesador. Por ejemplo, el valor de 0 indica la serie A y el valor de 1 indica la serie B. Revisin del procesador Slo lectura. Indica la revisin del procesador. Por ejemplo, el valor de 1 indica REV1 y el valor de 2 indica REV2. Tipo de programa del usuario Slo lectura. Indica el dispositivo de programacin que cre el programa del usuario. Por ejemplo, en la versin inicial, el valor de 1 indica APS 4.xx. Indice de funcionalidad del programa del usuario Slo lectura. Indica el nivel de funcionalidad contenido en un tipo de programa dado. Por ejemplo, en la versin inicial, el valor de 5 indica APS 4.xx. Tamao de RAM del usuario Slo lectura. Indica el tamao de NVRAM en K palabras de 16 bits. Por ejemplo, el valor de 64 es igual a 64K palabras de NVRAM. Tamao de EEPROM Flash Slo lectura. Indica el tamao del sistema operativo en K palabras de 16 bits. Por ejemplo, el valor de 128 es igual a 128K palabras de memoria. Nodos activos del canal 0 Slo lectura.
5/01, compacto
5/02
5/03
S:57
S:58
S:59
S:60
S:61
S:62
S:63
S:64
S:65
S:66
S:67 a S:83
140
Representacin visual del archivo de estado
Las dos representaciones visuales del archivo de estado corresponden a los procesadores 5/02 y 5/03; sin embargo, slo la primera representacin visual corresponde a los procesadores 5/01 y a los procesadores compactos. El procesador 5/03 tiene dos representaciones visuales adicionales, las cuales se muestran en la siguiente pgina. Se puede acceder a las representaciones visuales fuera de lnea y en lnea bajo la funcin de utilidad general o control de datos. Desplcese entre las representaciones visuales pulsando las teclas [Pg Dn] (pgina siguiente) o [Pg Up] (pgina anterior) del terminal.
Area de visualizacin:
BITS ARITMETICOS ESTADO PROCESADR ESTADO PROCESADR ESTADO PROCESADR
S:0 Z:0 00000000 00000000 00000000 10000001 10000000 00000010
V: 0 SUSPENDER CODIGO SUSPENDER FICHERO WATCHDOG ULTIMA EXPLORACION RELOJ AUTONOMO
C:
0 0 0
FALLO MENOR 01000000 00000000 CODI FALLO 0000 DESCRIPCION FALLO: REGISTRO MATEMATICO 0000 0000 LISTA DE NODOS ACTIVOS (CANAL 1) 0 10 20 30 11000000 00000000 00000000 00000000 VEL. BAUDIOS DE PROC (CANAL 1) 19200
[x10 ms]: 10 [x10 ms]: 0 01100101 10100011
ACTIVACIONES DE SLOT DE E/S 0 10 20 30 00001111 11111111 11111111 11111111 DIRECCION DE PROCESADOR(CANAL 1)
Mensaje: Comando: Int. datos/cmd: Estado: Func. princip.:
Pulsar una tecla de funcin S:0/0 = offline sin forzados PAGINA PAGINA ANTER SIGUIEN F1 F2
formateado DIRECC. ESPECIF F5
dir decimal Fiche$$$ FICHERO FICHERO BORRAR BORRAR SIGUIEN ANTER FALLO m FALLO M F7 F8 F9 F10
ULTIMA EXPLORACION [x01 ms]: ULTIMA EXPLORACION [x10 ms]: 1 ms BASE TIEMPO (tiempos de EXPLO.) PROMEDIO EXPLORACION [x10 ms]: MAXIMO DE EXPLORACION [x10 ms]: VALOR REGISTRO INDICE: INDICE EN FICHERO: FICHERO DE SUBRUTINA DE FALLOS: INTERRUP TEMPORIZADA SELECCIONABLE FICHERO SUBRUTINA: PUNTOFIJ [x10 ms]: ACTIVO: EJECUTANDO: PENDIENTE: 1 ms BASE DE TIEMPO
1 0 0 0 1 3 NO 0 0 0 1 0 0 0
ACTIVACIONES DE INTERRUPCION SLOT E/S 0 10 20 30 11111111 11111111 11111111 11111111
INTERRUPCION SLOT E/S PENDIENTE 0 10 20 30 00000000 00000000 00000000 00000000 EJEC FICHERO DE INTERRUP DE E/S 0 PRUEBA PASO UNIC FICH RENGLO INICIAR PASO EN: 2 0 FINALIZA PASO ANTES DE 0 0 FALLO/INTERRUP ALIMENT 2 27 COMPILADO PARA PASO UNICO: SI
Pulse una tecla o entre valor, pulse AltH para obtener ayuda S:28/15 = offline sin forzados formateado dir decimal PAGINA PAGINA DIRECC. FICHERO FICHERO ANTER SIGUIEN ESPECIF SIGUIEN ANTER F1 F2 F5 F7 F8
Fiche$$$
141
Representaciones visuales adicionales del archivo de estado del procesador 5/03

ESTAD PROCESADOR EXT 00000010 00000000 FALLO MENOR EXT 00000000 00000000 INTERRUPCION DE ENTRADA DISCRETA FICHERO SUBRUTINA: 0 SLOT ENTRD: 0 ACTIVO: 0 EJECUTAND: 0 PENDIEN: 0 SOBREFLU: 0 PROCESADR CATALOG #: 532 SERIE: A REVISION: 1 TAMAO RAM USUARIO 64 TAMAO EEPROM FLASH: 256 FECH RELOJ TIEMPREAL: TIEM: 01281994 10:11.06
MASCARA: 00000000 COMPARAR VALOR: 00000000 PREFIJADO: 0 REGRESAR MASCARA: 00000000 ACUMULADOR: 0 ULTIMA EXPLORACION [ms]: 0 EXPLORACION MAX. [ms]: 0 SISTEMA OPERATVO PROGRAMA DEL USUARIO CATALOG #: 300 TIPO FUNCIONAL: 1 SERIE: A INDICE FUNCIONAL: 5 F.R.N.: 1
Pulse una tecla o entre valor, pulse AltH para obtener ayuda S:37 = offline sin forzados formateado dir decimal PAGINA PAGINA DIRECC. FICHERO FICHERO ANTER SIGUIEN ESPECIF SIGUIEN ANTER F1 F2 F5 F7 F8
Fiche$$$
TABLA DE NODO ACTIVO 0 0 31 00000000 32 63 00000000 64 95 00000000 96127 00000000 128159 00000000 160191 00000000 192223 00000000 224255 00000000
CANAL 0 10 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
20 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
30 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
Fiche$$$
142
Captulo
AB
Descripcin general del conjunto de instrucciones

Este captulo presenta, en forma resumida, el conjunto de instrucciones, indicando el nombre, mnemnico y funcin de cada instruccin. Tambin se indican las instrucciones que son especficas para ciertos procesadores. Nota importante: Para evitar una aplicacin incorrecta, no aplique ninguna de las instrucciones hasta haber ledo las descripciones detalladas en los captulos 3 al 14. En la pgina 29 se proporciona un localizador de instruccin. Esta es una lista de los mnemnicos de instruccin en orden alfabtico, con referencias de pgina.
Clasificaciones de instrucciones
El conjunto de instrucciones est dividido en las clasificaciones mencionadas en los captulos 3 al 14. A continuacin presentamos una breve descripcin de las instrucciones individuales en cada clasificacin.
Instrucciones de bits Captulo 3

Mnemnico y nombre de instruccin XIC XIO OSR Examina si cerrado Examina si abierto Un frente ascendente 5/01, compacto 5/02 5/03 Funcin Instrucciones condicionales entrada o salida Instruccin condicional. Verdadero cuando el bit est activado (1). Instruccin condicional. Verdadero cuando el bit est desactivado (0). Instruccin condicional. Hace al rengln verdadero por una exploracin en cada transicin de falso a verdadero de las condiciones que la preceden en el rengln. Instruccin de salida. Verdadero (1) cuando las condiciones que la preceden son verdaderas. Falso cuando las condiciones que la preceden se hacen falsas.
OTE
Activacin salida
21
Captulo 2 Descripcin general del conjunto de instrucciones
Mnemnico y nombre de instruccin OTL Enclavamiento salida
5/01, compacto
5/02
5/03
Funcin Instrucciones condicionales entrada o salida Instruccin de salida. El bit direccionado se hace verdadero (1) cuando las condiciones que preceden la instruccin OTL son verdaderas. Cuando las condiciones se hacen falsas, OTL permanece verdadera hasta que el rengln que contiene una instruccin OTU con la misma direccin se hace verdadero. Instruccin de salida. El bit direccionado se hace falso (0) cuando las condiciones que preceden la instruccin OTU son verdaderas. Permanece falso hasta que el rengln que contiene una instruccin OTL con la misma direccin se hace verdadero.
OTU
Desenclavamiento salida
Instrucciones de temporizador y contador Captulo 4

Mnemnico y nombre de instruccin TON Temp a la conexin 5/01, compacto 5/02 5/03 Funcin Instrucciones de salida Cuenta intervalos de tiempo cuando las condiciones que la preceden en el rengln son verdaderas. Produce una salida cuando el valor acumulado (conteo) alcanza el valor predefinido. Cuenta intervalos de tiempo cuando las condiciones que la preceden en el rengln son falsas. Produce una salida cuando el valor acumulado (conteo) alcanza el valor predefinido. Este es un temporizador de retardo de activacin que retiene su valor acumulado cuando: las condiciones del rengln se hacen falsas. el modo cambia a programacin de marcha o prueba. el procesador pierde alimentacin. ocurre un fallo. Cuenta progresivamente por cada transicin de condiciones de falsa-verdadera que la precede en el rengln. Produce una salida cuando el valor acumulado (conteo) alcanza el valor predefinido. Cuenta regresivamente por cada transicin de condiciones de falsa-verdadera que la precede en el rengln. Produce una salida cuando el valor acumulado (conteo) alcanza el valor predefinido. Se aplica slo a controladores de E/S compactos de 24 VCC. Cuenta los impulsos de alta velocidad de una entrada de alta velocidad. Mxima velocidad de impulsos de 8 kHz. Se usa con temporizadores y contadores. Cuando las condiciones que la preceden en el rengln son verdaderas, la instruccin RES restablece el valor acumulado y controla los bits del temporizador o contador.
TOF
Temp a la desconex
RTO
Temporizador retentivo
CTU
Contador +
CTD
Contador
HSC
C alta velocidad
RES
Reset
22
Instrucciones de comunicacin captulo 5

Mnemnico y nombre de instruccin MSG Mensaje lect/escri 5/01, compacto 5/02 5/03 Funcin Instrucciones de salida Esta instruccin transfiere datos de un nodo a otro en la red de comunicacin. Cuando la instruccin est habilitada, la transferencia de mensaje est pendiente. La transferencia de datos se realiza al final de la exploracin. Cuando las condiciones que la preceden en el rengln son verdaderas, la instruccin SVC interrumpe la exploracin del programa para ejecutar la porcin del servicio de comunicacin del ciclo de operacin.
SVC
Comunicaciones d/servicio
Instrucciones de E/S y de interrupcin Captulo 6

Mnemnico y nombre de instruccin IIM Ent. inmediata c msc 5/01, compacto 5/02 5/03 Funcin Instrucciones de salida Cuando las condiciones que la preceden en el rengln son verdaderas, se habilita la instruccin IIM e interrumpe la exploracin del programa para escribir una palabra de datos de entrada externa enmascarados en el archivo de datos de entrada. Cuando las condiciones que la preceden en el rengln son verdaderas, se habilita la instruccin IOM e interrumpe la exploracin del programa para escribir una palabra de datos desde el archivo de datos de salida y transfiere los datos a travs de una mscara a las salidas externas correspondientes. Las instrucciones IIE, IID y RPI se usan con mdulos de E/S especiales capaces de generar una interrupcin de E/S. Vea el captulo 19 para obtener detalles de las funciones. Cuando las condiciones que la preceden en el rengln son verdaderas, la instruccin REF interrumpe la exploracin del programa para ejecutar la exploracin de E/S (escritura de salidas-servicio de com.-lectura de entradas). Luego contina la exploracin del programa.
IOM
Sal. inmediata c msc
IIE IID RPI REF
Interrup E/S activa Interrup E/S desactiva Reinic interrup E/S Regenerar E/S
STD STE STS INT
Desact. con tiempo selec Activa con tiempo selec Comienzo con tiempo selec Interrup subrutina

Instrucciones de salida, asociadas con la funcin de interrupcin cronometrada seleccionable. STD y STE se usan para evitar que ocurra una STI durante una porcin del programa; STS inicia una STI.
Asociada con interrupciones STI e interrupciones accionadas por sucesos de E/S
23
Instrucciones de comparacin Captulo 7

Mnemnico y nombre de instruccin EQU NEQ LES LEQ GRT GEQ MEQ Igual Diferente Menor que Menor o igual que Mayor que Mayor o igual que Comparacin c msc para igual 5/01, compacto 5/02 5/03 Funcin Instrucciones condicionales (entrada) La instruccin es verdadera cuando fuente A = Fuente B. La instruccin es verdadera cuando fuente A 0 fuente B. La instruccin es verdadera cuando fuente A < fuente B. La instruccin es verdadera cuando fuente A < fuente B. La instruccin es verdadera cuando fuente A > fuente B. La instruccin es verdadera cuando fuente A > fuente B. Compara datos de 16 bits de una direccin fuente con datos de 16 bits en una direccin de referencia a travs de una mscara. Si los valores son equivalentes, la instruccin es verdadera. El estado verdadero/falso de la instruccin depende de cmo se compara un valor de prueba con los lmites alto y bajo especificados.
LIM
Test lim
24
Instrucciones matemticas Captulo 8

Mnemnico y nombre de instruccin ADD Suma 5/01, compacto 5/02 5/03 Funcin Instrucciones de salida Cuando las condiciones del rengln son verdaderas, la instruccin ADD aade la fuente A a la fuente B y almacena el resultado en el destino. Cuando las condiciones del rengln son verdaderas, la instruccin SUB resta la fuente B de la fuente A y almacena el resultado en el destino.
SUB
Resta
MUL
Multiplicacin
Cuando las condiciones del rengln son verdaderas, la instruccin MUL multiplica la fuente A por la fuente B y almacena el resultado en el destino. Cuando las condiciones del rengln son verdaderas, la instruccin DIV divide la fuente A por la fuente B y almacena el resultado en el destino y el registro matemtico. Cuando las condiciones del rengln son verdaderas, la instruccin DDV divide el contenido del registro matemtico por la fuente y almacena el resultado en el destino y el registro matemtico. Cuando las condiciones del rengln son verdaderas, la instruccin NEG cambia el signo en la fuente y lo coloca en el destino. Cuando las condiciones del rengln son verdaderas, la instruccin CLR resetea el destino a cero. Cuando las condiciones del rengln son verdaderas, la instruccin TOD convierte el valor de fuente a BCD y lo almacena en el registro matemtico o en el destino. Cuando las condiciones del rengln son verdaderas, la instruccin FRD convierte un valor VCD en el registro matemtico o en la fuente a entero y lo almacena en el destino. Cuando las condiciones del rengln son verdaderas, la instruccin DCD decodifica el valor de 4 bits (0 a 16), activando el bit correspondiente en el destino de 16 bits. Cuando las condiciones del rengln son verdaderas, la instruccin SQR multiplica la fuente por una velocidad especificada. El resultado se aade a un valor de desplazamiento y se coloca en el destino. Cuando las condiciones del rengln son verdaderas, la instruccin SCL multiplica la fuente por una velocidad especificada. El resultado se aade a un valor de desplazamiento y se coloca en el destino.
DIV
Divisin
DDV
Doble divisin
NEG
Cambiar signo
CLR TOD
Borrar Convertir a BCD
FRD
Convertir de BCD
DCD
Decodif
SQR
Raz cuadrada
SCL
Escalado
25
Instrucciones de transferencia y lgicas Captulo 9

Mnemnico y nombre de instruccin MOV Mover 5/01, compacto 5/02 5/03 Funcin Instrucciones de salida Cuando las condiciones del rengln son verdaderas, la instruccin MOV transfiere una copia de la fuente al destino. Cuando las condiciones del rengln son verdaderas, la instrucccin MVM transfiere una copia de la fuente, a travs de una mscara, al destino. Cuando las condiciones del rengln son verdaderas, las fuentes A y B de la instruccin AND son intersectadas bit por bit y almacenadas en el destino. Cuando las condiciones del rengln son verdaderas, las fuentes A y B de la instruccin OR son reunidas lgicamente mediante el smbolo O (OR) bit por bit y almacenadas en el destino. Cuando las condiciones del rengln son verdaderas, las fuentes A y B de la instruccin XOR son reunidas lgicamente mediante el smbolo O exlusivo (XOR) bit por bit y almacenadas en el destino. Cuando las condiciones del rengln son verdaderas, la fuente de la instruccin NOT es sometida a la operacin NO bit por bit y almacenada en el destino.
MVM
Mover c mscara
AND
And
OR
O inclusivo
XOR
O exclusivo
NOT
Not
Instrucciones de copia de archivo y llenado de archivo Captulo 10

Mnemnico y nombre de instruccin COP Copiar fichero 5/01, compacto 5/02 5/03 Funcin Instrucciones de salida Cuando las condiciones del rengln son verdaderas, la instruccin COP copia un archivo fuente definido por el usuario en el archivo de destino. Cuando las condiciones del rengln son verdaderas, la instruccin FLL carga un valor fuente en un nmero especificado de elementos en un archivo definido por el usuario.
FLL
Llenar fichero
26
Instrucciones de desplazamiento de bit, FIFO y LIFO Captulo 11

Mnemnico y nombre de instruccin BSL BSR Desplaz izquierda Desplaz derecha 5/01, compacto 5/02 5/03 Funcin Instrucciones de salida En cada transicin de falsa a verdadera, estas instrucciones cargan un bit de datos en un conjunto de bits, desplazan el patrn de datos a travs del conjunto y descargan el bit final de datos. La instruccin BSL desplaza datos hacia la izquierda y la instruccin BSR desplaza datos hacia la derecha. La instruccin FFL carga una palabra en una pila FIFO en transiciones sucesivas falsas a verdaderas. La instruccin FFU descarga una palabra de la pila en transiciones sucesivas falsas a verdaderas. La primera palabra que se carga es la primera que va a descargarse. La instruccin LFL carga una palabra en una pila LIFO en transiciones sucesivas falsas a verdaderas. La instruccin LFU descarga una palabra de la pila en transiciones sucesivas falsas a verdaderas. La ltima palabra que se carga es la primera que va a descargarse.
FFL FFU
Primero en entrad primero en salir (FIFO) Carga (FFL) Descarga (FFU)
LFL LFU
Ultimo en entrar primero en salir (LIFO) Carga (LFL) Descarga (LFU)
Instrucciones del secuenciador Captulo 12

Mnemnico y nombre de instruccin SQO Secuenciador salid 5/01, compacto 5/02 5/03 Funcin Instrucciones de salida En transiciones sucesivas de falsas a verdaderas, la instruccin SQO transfiere un paso a travs del archivo del secuenciador programado, transfiriendo datos de pasos a travs de una mscara a una palabra de destino. En transiciones sucesivas de falsas a verdaderas, la instruccin SQC transfiere un paso a travs del archivo del secuenciador programado, comparando los datos a travs de una mscara con un archivo o palabra fuente para determinar su equivalencia. En transiciones sucesivas de falsas a verdaderas, la instruccin SQL transfiere un paso a travs del archivo del secuenciador, cargando una palabra de datos fuente en el elemento actual del archivo del secuenciador.
SQC
Secuenciador comp
SQL
Carga secuenciador
27
Instrucciones de control Captulo 13

Mnemnico y nombre de instruccin JMP Salto a etiqueta 5/01, compacto 5/02 5/03 Funcin Instrucciones condicionales o de salida Instruccin de salida. Cuando las condiciones del rengln son verdaderas, la instruccin JMP hace que la exploracin del programa salte hacia adelante o hacia atrs a la instruccin LBL correspondiente. Este es el objeto de la instruccin JMP numerada correspondientemente. Instruccin de salida. Cuando las condiciones del rengln son verdaderas, la instruccin JSR hace que el procesador salte al archivo de subrutina receptor. Colocada como primera instruccin en un archivo de subrutina. Identifica el archivo de subrutina. Instruccin de salida, colocada en subrutina. Cuando las condiciones del rengln son verdaderas, la instruccin RET hace que el procesador contine la ejecucin del programa en el archivo del programa principal o en el archivo de subrutina previo. Instruccin de salida. Se usa en pares para inhibir o habilitar una zona dentro de un programa de escalera. Instruccin de salida. Cuando las condiciones del rengln son verdaderas, la instruccin TND detiene la exploracin del programa, actualiza las E/S y contina explorando en el rengln 0 del archivo del programa principal. Instruccin de salida, usada para localizar y resolver fallos. Cuando las condiciones del rengln son verdaderas, la instruccin SUS coloca al controlador en el modo de suspensin de funcionamiento en vaco. El nmero ID de suspensin se coloca en la palabra S:7 y el nmero de archivo del programa se coloca en S:8.
LBL JSR
Etiqueta Salto a subrutina
SBR RET
Subrutine Regreso de subrutina
MCR
Reset control maestro
TND
Fin temporal
SUS
Suspend
Instruccin proporcional integral derivada Captulo 14

Mnemnico y nombre de instruccin PID Proporcional integral derivada 5/01, compacto 5/02 5/03 Funcin Instruccin de salida Esta instruccin se usa para controlar propiedades fsicas tales como temperatura, presin, nivel de lquido o velocidad de flujo de bucles del proceso.
28
Localizador de instruccin
La siguiente tabla indica las instrucciones por mnemnico, en orden alfabtico. Se incluyen referencias de pgina.
Pg. 83 94 112 112 89 101 49 48 815 88 87 71 114 114 102 810 73 72 410 63 63 61 136 62 131 132 132 72 72 116 116 73 134 73 Mnemnico y nombre de instruccin MOV Mover MSG Memsake MUL Multiplicacin MVM Mover c mscara NEG NEQ NOT OR OSR OTE OTL OTU PID REF RES RET RPI RTO SBR SCL SQC SQL SQO SQR STD STE STS SUB SUS SVC TND TOD TOF TON XIC XIO XOR Cambio signo Diferente Not O inclusivo Un frente ascendente Activacin salida Enclavamiento salida Desenclavamiento salida Proporcional integral derivada Regenerar E/S Reset Regresar de subrutina Reinic interrup E/S pendinete Temp retentivo a la conexin Subrutine Escalar datos Secuenciador comp Carga secuenciador Secuenciador salid Raz cuadrada Desact con tiempo selec Activa con tiempo selec Comienzo con tiempo selec Subtract Suspend Comunicaciones d/servicio Fin temporal Convertir a BCD Temp a la conexin Temp a la desconexin Examina si cerrado Examina si abierto O exclusivo Pg. 92 51 87 93 88 72 96 95 34 32 33 33 141 64 414 134 63 46 133 816 122 127 122 816 136,187 136,187 136,189 83 135 527 135 89 44 43 31 32 96
Mnemnico y nombre de instruccin ADD AND BSL BSR CLR COP CTD CTU DCD DDV DIV EQU FFL FFU FLL FRD Suma And Desplaz izquierda Desplaz derecha Borrar Copiar fichero Contador Contador + Decodi 4 a 1 de 16 Doble divisin Divisin Igual Carga FIFO Descarga FIFO Llenar fichero Convertir de BCD
GEQ Mayor o igual que GRT Mayor que HSC IID IIE IIM INT IOM JMP JSR LBL LEQ LES LFL LFU LIM C. alta velocidad Interrup E/S desactiva Interrup E/S activa Ent. inmediata con msc Interrup subrutina Sal. inmediata c msc Saltar a etiqueta Saltar a subrutina Etiqueta Menor o igual que Menor que Carga LIFO DescargaLIFO Test lim
MCR Reset control maestro MEQ Comp c msc para igual
29
Captulo
AB
3
Remtase a la pgina 31 32 32 33 33 34
Instrucciones de bits
Las siguientes instrucciones se usan con los procesadores compactos, 5/01, 5/02 y 5/03.
Si desea: Examinar un bit para una condicin de activacin Examinar un bit para una condicin de desactivacin Activar o desactivar un bit Activar un bit Desactivar un bit Impulsar un suceso nico Use esta instruccin: XIC XIO OTE OTL OTU OSR
Descripcin general de instrucciones de bits
Estas instrucciones operan en un bit de datos nico. Durante la operacin, el procesador puede establecer o restablecer el bit, en base a la continuidad lgica de los renglones de escalera. Usted puede direccionar un bit tantas veces como su programa lo requiera. Los siguientes archivos de datos usan instrucciones de bits: Archivos de datos de salida y entrada. Estas instrucciones representan salidas y entradas externas. El archivo de datos de estado. El archivo de datos de bits. Use estas instrucciones para la lgica de rel interno de su programa. Archivos de datos de temporizador, contador y control. Estas instrucciones usan varios bits de control. El archivo de datos enteros. Use estas instrucciones (en el nivel de bit) segn lo requiera su programa.
Examina si cerrado (XIC)

] [ Instruccin de entrada
Operacin de una instruccin XIC que tiene una direccin de archivo de datos de entrada: Cuando un dispositivo de entrada interna completa su circuito, se indica un estado de activacin en el terminal de entrada cableado al dispositivo. Este estado del terminal se refleja en el archivo de datos de entrada en un bit direccionado particular. Con el terminal activado, el procesador encuentra este bit establecido (1), lo que causa que la instruccin XIC sea verdadera. Cuando el dispositivo de entrada interna ya no completa su circuito, el terminal de entrada es desactivado; entonces el procesador encuentra el bit restablecido (0), lo que causa que la instruccin XIC sea falsa.
31
Captulo 3 Instrucciones de bits XIC, XIO, OTE, OTL, OTU, OSR
Estado de direccin de bit 0 1 Falsa
Instruccin XIC Verdadera
Examina si abierto (XIO)

]/[ Instruccin de entrada
Operacin de una instruccin XIO que tiene una direccin de archivo de datos de entrada: Cuando un dispositivo de entrada interna no completa su circuito, se indica un estado de desactivacin en el terminal de entrada cableado al dispositivo. Este estado del terminal se refleja en el archivo de datos de entrada en un bit direccionado particular. Con el terminal desactivado, el procesador encuentra este bit en la condicin restablecida (0), lo que significa que la condicin XIO es verdadera. Cuando el dispositivo de entrada externo completa su circuito, el terminal de entrada estar activado; luego el procesador encuentra el bit establecido (1), lo que significa que la instruccin XIO es falsa.
Estado de direccin de bit 0 1 Falso Instruccin XIO Verdadero
Activacin salida (OTE)

( ) Instruccin de salida
Operacin de una instruccin OTE que tiene una direccin de archivo de datos de salida: La instruccin OTE es una instruccin de salida no retentiva. El estado de un terminal de salida se refleja en el archivo de datos de salida en una direccin de bit particular. Cuando el procesador encuentra un camino lgico verdadero en el rengln que contiene la instruccin OTE, establece este bit (1); esto activa el terminal de salida y activa el dispositivo de salida cableado al terminal. Cuando un camino lgico verdadero ya no existe, el procesador restablece el bit (0), desactivando el terminal y desactivando el dispositivo de salida. Las instrucciones OTE se restablecen cuando: Usted introduce o regresa el modo de marcha remota (REM Run) o prueba remota (REM Test), o la potencia es restaurada. La instruccin OTE es programada dentro de una zona de restablecimiento de control maestro (MCR) falsa o inactiva. Nota importante: Un bit que es establecido dentro de una subrutina que usa una instruccin OTE permanece establecido hasta que la subrutina es explorada nuevamente.
32
Enclavamiento salida (OTL)

(L) Instruccin de salida
La instruccin OTL es una instruccin de salida retentiva que slo puede activar un bit. No puede desactivar un bit. Esta instruccin normalmente se usa en pares con una instruccin OTU (Output Unlatch), con ambas instrucciones direccionando el mismo bit. Usted tambin puede usar esto para inicializar valores de datos al nivel de bit. Cuando usted asigna una direccin a la instruccin OTL que corresponde a la direccin de un terminal de mdulo de salida, el dispositivo de salida cableado a este terminal es activado cuando el bit en la memoria es establecido (activado o habilitado). El estado activado de esta funcin es determinado por la lgica del rengln que precede a la instruccin OTL. Si se establece un camino lgico verdadero con las instrucciones de entrada en el rengln, se habilita la instruccin OTL. Si no se establece un camino lgico verdadero y el correspondiente bit en la memoria no fue previamente establecido, el bit en la memoria queda igual a su valor previo. Si un camino lgico fue establecido previamente, el bit en la memoria es activado y permanece activado o habilitado, aunque la condicin del rengln se haga falsa. Cuando el procesador cambia del modo de marcha remota (REM Run) al modo de programacin remota (REM Program), o cuando se pierde potencia (siempre que haya batera de reserva o el condensador retenga memoria), la ltima instruccin verdadera OTL (Output Latch) o OTU (Output Unlatch) en el programa de escalera contina controlando el bit en la memoria. ATENCION: Las salidas fsicas son desactivadas bajo condiciones de error grave. Sin embargo, una vez que las condiciones de error son limpiadas, el controlador contina la operacin, usando el valor de la tabla de datos del operando.
Su programa puede examinar un bit controlado por instrucciones OTL y OTU tantas veces como sea necesario.
Desenclavamiento salida (OTU)

(U) Instruccin de salida
La instruccin OTU es una instruccin de salida retentiva que slo puede desactivar un bit. No puede activar un bit. Esta instruccin normalmente se usa en pares con una instruccin OTL (Output Latch), con ambas instrucciones direccionando el mismo bit. Usted puede usar esto para inicializar valores de datos al nivel de bit. Cuando usted asigna una direccin a la instruccin OTU que corresponde a la direccin de un terminal de mdulo de salida, el dispositivo de salida cableado a este terminal es desactivado cuando el bit en la memoria es reseteado (desactivado o inhabilitado).
33
Si se establece un camino lgico verdadero con las instrucciones de entrada en el rengln, se habilita la instruccin OTU. Si no se establece un camino lgico verdadero y el correspondiente bit en la memoria no fue previamente reseteado, el bit en la memoria queda igual a su valor previo. Si un camino lgico fue establecido previamente, el bit en la memoria es desactivado y permanece desactivado o inhabilitado, aunque la condicin del rengln se haga falsa. Cuando el procesador cambia del modo de marcha remota (REM Run) al modo de programacin remota (REM Program), o cuando se pierde potencia (siempre que haya batera de reserva o el condensador retenga memoria), la ltima instruccin verdadera OTL (Output Latch) o OTU (Output Unlatch) en el programa de escalera contina controlando el bit en la memoria. ATENCION: Las salidas fsicas son desactivadas bajo condiciones de error grave. Sin embargo, una vez que las condiciones de error son limpiadas, el controlador contina la operacin, usando el valor de la tabla de datos del operando.
Su programa puede examinar un bit controlado por una instruccin OTL y OTU tantas veces como sea necesario.
Un frente ascendente (OSR)

[OSR] Instruccin de entrada
La instruccin OSR es una instruccin de entrada retentiva que impulsa un suceso para que ocurra una vez. Use la instruccin OSR cuando un suceso debe empezar basado en el cambio de estado del rengln de falso a verdadero, no en el estado resultante. Las aplicaciones incluyen inicio de eventos impulsados por un interruptor pulsador. Un ejemplo es inmovilizar rpidamente valores LED exhibidos en pantalla.
Parmetros de instruccin
La direccin asignada a la instruccin OSR no es la direccin de un impulso (one shot address) que su programa refiri. Esta direccin permite que la instruccin OSR recuerde su estado de rengln previo. Su programa puede referirse a la(s) instruccin(es) de salida que siguen a la instruccin OSR como 1 shot (1 impulso). Use una direccin de bit ya sea del archivo de datos enteros o de bit. El bit direccionado es establecido (1) siempre que las condiciones del rengln que preceden la instruccin OSR sean verdaderas; el bit es restablecido (0) cuando las condiciones del rengln que preceden la instruccin OSR son falsas. La direccin de bit que usted usa para esta instruccin debe ser nica. No la use en ningn otro lugar en el programa. Recomendamos que no use una direccin de entrada ni de salida para programar el parmetro de direccin de la instruccin OSR.
34
Ejemplos: Los siguientes renglones ilustran el uso de la instruccin OSR. Los primeros dos renglones se aplican a los procesadores 5/01, 5/02 y 5/03. El tercer rengln tiene bifurcaciones de salida y se aplica slo a los procesadores 5/02 y 5/03.
Procesadores 5/01, 5/02 5/02
O:3.0 I:1.0 B3 ( ) ] [ [OSR] 0 0 0 Cuando la instruccin de entrada va de falsa a verdadera, la instruccin OSR acondiciona el rengln de manera que la salida se hace verdadera por una exploracin del programa. La salida se hace falsa y permanece falsa por sucesivas exploraciones hasta que la entrada haga otra transicin de falsa a verdadera. TOD I:1.0 B3 A BCD ] [ [OSR] Fuente Tf:0.ACC 0 0
Dest O:3
En este caso, el valor acumulado de un temporizador es convertido a BCD y transferido a una palabra de salida donde est conectado un dispositivo visualizador LED. Cuando el temporizador est funcionando, el valor acumulado est cambiando rpidamente. Este valor puede inmovilizarse y mostrarse por cada transicin de falsa a verdadera de la condicin de entrada del rengln.
Procesadores 5/02 y 5/03

I:1.0 ] [ 0 B3 ]/[ 1 B3 [OSR] 0 O:3.0 ( ) 0
O:3.0 B3 B3 ( ) ] [ [OSR] 3 1 2 El uso de la instruccin OSR en bifurcacin de salida est permitido con el procesador 5/02 5/03.
El procesador 5/01 le permite usar una instruccin OSR por rengln. Los procesadores 5/02 y 5/03 le permiten usar una instruccin OSR por salida en un rengln. No coloque condiciones de entrada despus de la instruccin OSR en un rengln. Podra ocurrir una operacin inesperada.
35
Captulo
AB
4
Remtase a la pgina: 43 44
Instrucciones de temporizador y contador

Los temporizadores y contadores son instrucciones de salida. Use las siguientes instrucciones con procesadores compactos, 5/01, 5/02 y 5/03.
Si desea: Contar intervalos de base de tiempo cuando la instruccin es verdadera Contar intervalos de base de tiempo cuando la instruccin es falsa Contar intervalos de base de tiempo cuando la instruccin es verdadera y retener el valor acumulado cuando la instruccin se hace falsa Incrementar el conteo en cada transicin de falsa a verdadera Decrementar el conteo en cada transicin de falsa a verdadera Contar impulsos de alta velocidad de una entrada de alta velocidad de controlador compacto. Restablecer el valor acumulado y los bits de estado de un temporizador o contador. No use con temporizadores TOF. Use esta instruccin: TON TOF
RTO
45
CTU CTD
47 48
HSC
49
RES
413
Uso de temporizadores y contadores
Antes de programar instrucciones de temporizador y contador, lea la siguiente seccin como una ayuda para entender los parmetros y cmo funciona la precisin del temporizador.
Valor acumulado (ACC)
Para un temporizador, este es el nmero de intervalos de base de tiempo

que la instruccin ha contado.
Para un contador, este es el nmero de transiciones falsas a verdaderas

que han ocurrido.
41
Captulo 4 Instrucciones de temporizador y contador TON, TOF, RTO, CTU, CTD, HSC, RES
Valor predefinido (PRE) El valor predefinido es el punto de consigna que usted introduce en la instruccin de temporizador o contador. Cuando el valor acumulado se hace igual o mayor al valor predefinido, se establece el bit de estado de efectuado. Usted puede usar este bit para controlar un dispositivo de salida. Los valores predefinidos y acumulados para temporizadores van desde 0 hasta +32,767. Si un valor predefinido o acumulado del temporizador es un nmero negativo, ocurre un error de tiempo de ejecucin y coloca al procesador en una condicin de fallo. Los valores predefinidos y acumulados para contadores van desde 32,768 hasta +32,767. Base de tiempo La base de tiempo determina la duracin de cada intervalo de base de tiempo. Para procesadores compactos y 5/01, la base de tiempo se establece en 0.01 segundos. Para procesadores 5/02 y 5/03, la base de tiempos es seleccionable de 0.01 segundos o 1.0 segundos. Precisin del temporizador La precisin del temporizador se refiere al tiempo entre el momento que una instruccin de temporizador es habilitada y el momento que el intervalo cronometrado termina. La imprecisin causada por la exploracin del programa puede ser mayor que la base de tiempo del temporizador. Usted tambin debe considerar el tiempo requerido para activar el dispositivo de salida. La precisin de temporizacin es 0.01 a +0 segundos, con una exploracin de programa de hasta 2.5 segundos. La temporizacin podra ser imprecisa si las instrucciones Jump (JMP), Label (LBL), Jump to Subroutine (JSR), o Subroutine (SBR) saltan el rengln que contiene una instruccin de temporizador mientras el temporizador est temporizando. Si la duracin del salto est dentro de 2.5 segundos, no se perder tiempo; si la duracin del salto excede los 2.5 segundos, ocurre un error de temporizacin indetectable. Cuando usa subrutinas, un temporizador debe ser ejecutado por lo menos cada 2.5 segundos para evitar un error de temporizacin.
42
Uso de temporizadores
Elementos del archivo de datos del temporizador

Las instrucciones del temporizador tienen elementos del archivo de datos de 3 palabras. La palabra 0 es la palabra de control que contiene los bits de estado de la instruccin. La palabra 1 es el valor predefinido. La palabra 2 es el valor acumulado. Los datos de la palabra de control para las instrucciones del temporizador incluyen tres bits de estado del temporizador, tal como se indica a continuacin. Estos son los nicos bits a los cuales se tiene acceso en la palabra de control.
15 14 13 Palab. 0 Palab. 1 Palab. 2 EN TT DN Valor predefinido Valor acumulado EN = Bit de habilitacin de temporizador TT = Bit de temporizacin del temporizador DN = Bit de efectuado del temporizador Uso interno
Temp a la conexin (TON)

TON
TEMP A LA CONEXION Temp T4:0 Base tiempo 0.01 Predef 120 Acum 0
(EN) (DN)
Instruccin de salida
Use la instruccin TON para activar o desactivar una salida despus que el temporizador ha estado activo por un intervalo de tiempo predefinido. La instruccin TON empieza a contar intervalos de la base de tiempo cuando las condiciones del rengln se hacen verdaderas. Siempre que las condiciones del rengln permanezcan verdaderas, el temporizador ajusta su valor acumulado (ACC) en cada evaluacin, hasta que alcanza el valor predefinido (PRE). El valor acumulado es restablecido cuando las condiciones del rengln se hacen falsas, independientemente de que el temporizador haya sobrepasado el tiempo permitido.
Bits de estado Bit de efectuado del temporizador DN (bit 13) se establece cuando el
valor acumulado es igual o mayor que el valor predefinido. Se restablece cuando las condiciones del rengln se hacen falsas. Bit de habilitacin del temporizador EN (bit 14) se establece cuando las condiciones del rengln son verdaderas. Se restablece cuando las condiciones del rengln se hacen falsas. Bit de temporizacin del temporizador TT (bit 15) se establece cuando las condiciones del rengln son verdaderas y el valor acumulado es menor que el valor predefinido. Se restablece cuando las condiciones del rengln se hacen falsas o cuando el bit de efectuado es establecido. Lo siguiente ocurre cuando el procesador cambia del modo de marcha remota (REM Run) o prueba remota (REM Test) al modo de programacin remota (REM Program), o se pierde la alimentacin del usuario mientras la instruccin est temporizando pero no ha alcanzado su valor predefinido:
43
El bit de habilitacin del temporizador (EN) permanece establecido. El bit de temporizacin del temporizador (TT) permanece establecido. El valor acumulado (ACC) permanece igual.
Al retornar al modo de marcha remota o prueba remota, puede suceder lo siguiente:
Condicin Si el rengln es verdadero: Resultado El bit EN permanece establecido. El bit TT permanece establecido. El valor ACC es restablecido. El bit EN es restablecido. El bit TT es restablecido. El valor ACC es restablecido.
Si el rengln es falso:
Temp a la desconexin (TOF)

TOF
TEMP A LA DESCONEXION Temp T4:1 Base tiempo 0.01 Predef 120 Acum 0
(EN) (DN)
Use la instruccin TOF para activar o desactivar una salida despus que el temporizador ha estado desactivado por un intervalo de tiempo predefinido. La instruccin TOF empieza a contar intervalos de la base de tiempo cuando el rengln hace una transicin de verdadera a falsa. Siempre que las condiciones del rengln permanezcan falsas, el temporizador incrementa su valor acumulado (ACC) en cada exploracin, hasta que alcanza el valor predefinido (PRE). El valor acumulado es restablecido cuando las condiciones del rengln se hacen verdaderas, independientemente de que el temporizador haya sobrepasado el tiempo permitido.
Bits de estado Bit de efectuado del temporizador DN (bit 13) se restablece cuando el
valor acumulado es mayor o igual al valor predefinido. Se establece cuando las condiciones del rengln son verdaderas. Bit de temporizacin del temporizador TT (bit 14) se establece cuando las condiciones del rengln son falsas y el valor acumulado es menor que el valor predefinido. Se restablece cuando las condiciones del rengln se hacen verdaderas o cuando el bit de efectuado es restablecido. Bit de habilitacin del temporizador EN (bit 15) se establece cuando las condiciones del rengln son verdaderas. Se restablece cuando las condiciones del rengln se hacen falsas. Lo siguiente ocurre cuando el procesador cambia del modo de marcha remota (REM Run) o prueba remota (REM Test) al modo de programacin remota (REM Program), o se pierde la potencia del usuario mientras una instruccin de retardo a la desconexin del temporizador est temporizando pero no ha alcanzado su valor predefinido: El bit de habilitacin del temporizador (EN) permanece establecido. El bit de temporizacin del temporizador (TT) permanece establecido. El bit de efectuado del temporizador (DN) permanece establecido. El valor acumulado (ACC) permanece igual. Al retornar al modo de marcha remota o prueba remota, puede suceder lo siguiente:
44
Condicin Si el rengln es verdadero:
Resultado El bit TT es restablecido. El bit DN permanece establecido. El bit EN es establecido. El valor ACC es restablecido. El bit TT es restablecido. El bit DN es restablecido. El bit EN es restablecido. El valor ACC es establecido igual al valor predefinido.
Nota importante: La instruccin de restablecimiento (RES) del contador o temporizador no puede usarse con la instruccin TOF porque RES siempre resetea los bits de estado, as como el valor acumulado. La instruccin TOF realiza operacin de temporizacin dentro de un par de MCR inactivo.
Temporizador retentivo (RTO)

RTO
TEMP RETENT A LA CONEX Temp T4:2 Base tiempo 0.01 Predef 120 Acum 0
(EN) (DN)
Use la instruccin RTO para activar o desactivar una salida despus de que su temporizador ha estado establecido durante un intervalo de tiempo predefinido. La instruccin RTO es una instruccin retentiva que empieza a contar intervalos de base de tiempo cuando las condiciones de rengln se hacen verdaderas. Siempre que las condiciones de un rengln permanezcan verdaderas, el temporizador aumenta su valor acumulado (ACC) hasta que alcanza el valor predefinido (PRE). La instruccin RTO retiene su valor acumulado cuando ocurre una de las siguientes circunstancias: Las condiciones del rengln se hacen falsas. Usted cambia la operacin del procesador del modo de marcha remota o prueba remota al modo de programacin remota. El procesador pierde potencia (siempre que se mantenga la batera de reserva). Ocurre un fallo. Cuando usted regresa el procesador al modo de marcha remota o prueba remota y/o las condiciones del rengln se hacen verdaderas, la temporizacin contina desde el valor acumulado retenido. Al retener este valor acumulado, los temporizadores retentivos miden el perodo acumulativo durante el cual las condiciones del rengln son verdaderas.
Bits de estado Bit de efectuado DN (bit 13) se establece cuando el valor acumulado es
mayor o igual al valor predefinido. Sin embargo, no se restablece cuando las condiciones del rengln se hacen falsas; se restablece slo cuando la instruccin RES apropiada es habilitada. Temporizacin del temporizador TT (bit 14) se establece cuando las condiciones del rengln son verdaderas y el valor acumulado es menor que el valor predefinido. Se restablece cuando los condiciones del rengln se hacen falsas o cuando el bit de efectuado es establecido.
45
Habilitacin del temporizador EN (bit 15) se establece cuando las

condiciones del rengln son verdaderas; se restablece cuando las condiciones del rengln son falsas. El valor acumulado puede ser restablecido por la instruccin RES. Cuando la instruccin RES que tiene la misma direccin que la instruccin RTO es habilitada, el valor acumulado y los bits de control son restablecidos. Lo siguiente ocurre cuando el procesador cambia del modo de marcha remota o prueba remota al modo de programacin remota o fallo remoto, o cuando se pierde la alimentacin del usuario mientras el temporizador est temporizando pero no est todava en el valor predefinido: El bit de habilitacin del temporizador (EN) permanece establecido. El bit de temporizacin del temporizador (TT) permanece establecido. El valor acumulado (ACC) permanece igual. Lo siguiente puede suceder al regresar al modo de marcha remota o prueba remota, o cuando la alimentacin es restaurada:
Condicin Si el rengln es verdadero: Resultado El bit TT permanece establecido. El bit EN permanece establecido. El valor ACC permanece igual y contina incrementando. El bit TT es restablecido. El bit DN permanece en su ltimo estado. El bit EN es restablecido. El valor ACC permanece en su ltimo estado.
Uso de contadores
Elementos del archivo de datos del contador

Las instrucciones del contador tienen elementos del archivo de datos de 3 palabras. La palabra 0 es la palabra de control que contiene los bits de estado de la instruccin. La palabra 1 es el valor predefindo. La palabra 2 es el valor acumulado. La palabra de control para las instrucciones del contador incluye seis bits de estado, tal como se indica a continuacin.
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 Palab 0 Palab 1 Palab 2 CU CD DN OV UN UA Valor predefinido Valor acumulado CU CD DN OV UN UA = = = = = = Bit de habilitacin de contador progresivo Bit de habilitacin de contador regresivo Bit de efectuado Bit de desbordamiento Bit de desbordamiento inferior Acumulador de actualizacin (HSC solamente) No usado
Los valores predefinido y acumulado del contador se almacenan como enteros con signo. Los valores negativos se almacenan en forma de complemento a dos.
46
Cmo funcionan los contadores

La siguiente figura demuestra cmo funciona un contador. El valor de conteo debe permanecer en el rango de 32768 a +32767. Si el valor de conteo va por encima de +32767 o por debajo de 32768, se establece un bit de estado de desbordamiento (OV) o de desbordamiento inferior (UN). Un contador puede restablecerse en cero usando la instruccin de restablecimiento (RES). 32,768 0 +32,767
(CTU)
Conteo progresivo Contador Valor acumulado Conteo regresivo

(CTD)
Desbordamiento inferior
Desbordamiento
Contador + (CTU)
CTU
CONTADOR + Contador Predef Acum
(CU)
C5:0 120 0
(DN)
La instruccin CTU es una instruccin de salida retentiva que cuenta transiciones de rengln de falsas a verdaderas. Las transiciones del rengln pueden ser causadas por sucesos que ocurren en el programa, como por ejemplo partes que se desplazan pasando un detector o activando un final de carrera. Cada conteo es retenido cuando las condiciones del rengln vuelven a hacerse falsas. El conteo es retenido hasta que una instruccin de restablecimiento (RES) que tiene la misma direccin que la instruccin del contador es habilitada, o hasta que otra instruccin en su programa superpone la escritura del valor. Cuando las condiciones de rengln para una instruccin CTU han hecho una transicin de falsa a verdadera, el valor acumulado es incrementado en un valor de uno, siempre que la instruccin CTU sea evaluada entre estas transiciones.
Bits de estado Bit de desbordamiento de conteo progresivo OV (bit 12) se establece

cuando el valor acumulado pasa a 32,768 (de +32,767) y contina contando progresivamente desde all. Bit de efectuado DN (bit 13) se establece cuando el valor acumulado iguala o excede el valor predefinido. Bit de habilitacin de conteo progresivo CU (bit 15) se establece cuando las condiciones del rengln de la instruccin CTU son verdaderas. El bit se restablece cuando las condiciones del rengln se hacen falsas o una instruccin RES que tiene la misma direccin que la instruccin CTU es habilitada.
47
Las instrucciones CTU pueden contar ms all de su valor predefinido. Cuando el conteo contina ms all del valor predefinido y alcanza (32,767 + 1), resulta una condicin de desbordamiento. Esto se indica cuando el bit de desbordamiento (OV) es establecido. Usted puede restablecer el bit de desbordamiento, habilitando una instruccin RES que tenga la misma direccin que la instruccin CTU. Tambin puede restablecer el bit de desbordamiento, decrementando el conteo al valor de 32,767 o a un valor menor, con una instruccin CTD. El valor acumulado es retenido despus que la instruccin CTU o CTD se hace falsa, y cuando la alimentacin es retirada y luego restablecida al procesador. Adems, el estado de activacin o desactivacin de los bits de efectuado, desbordamiento y desbordamiento inferior del contador es retentivo. El valor acumulado y los bits de control son restablecidos cuando la instruccin RES apropiada es habilitada. Los bits CU y CD siempre estn establecidos antes de introducir los modos de marcha remota (REM Run) o prueba remota (REM Test).
Contador (CTD)
CTD
CONTADOR Contador Predef Acum
(CD)
C5:1 120 0
(DN)
La instruccin CTD es una instruccin de salida retentiva que cuenta transiciones de rengln de falsas a verdaderas. Las transiciones del rengln pueden ser causadas por sucesos que ocurren en el programa, como por ejemplo partes que se desplazan pasando un detector o activando un final de carrera. Cada conteo es retenido cuando las condiciones del rengln vuelven a hacerse falsas. El conteo es retenido hasta que una instruccin de restablecimiento (RES) que tiene la misma direccin que la instruccin del contador es habilitada, o hasta que otra instruccin en su programa superpone la escritura del valor. Cuando las condiciones de rengln para una instruccin CTD han hecho una transicin de falsa a verdadera, el valor acumulado es decrementado en un valor de uno.
Bits de estado Bit de desbordamiento inferior de conteo regresivo UN (bit 11) se

establece cuando el valor acumulado excede el lmite inferior de 32,768 y ha dado la vuelta hasta +32,767. La instruccin CTD contina contando regresivamente desde all. Bit de efectuado DN (bit 13) se restablece cuando el valor ACC se hace menor que el valor predefinido. De lo contrario el bit es establecido. Habilitacin de conteo regresivo CD (bit 14) se establece cuando las condiciones del rengln de la instruccin CTD son verdaderas. Se restablece cuando las condiciones del rengln se hacen falsas (instruccin de conteo regresivo desactivada) o cuando la instruccin de restablecimiento apropiada es habilitada. Cuando una instruccin CTD cuenta ms all de su valor predefinido y alcanza 32,768 1, se establece el bit de desbordamiento inferior (bit 11).
48
El contador indicar 32,767 y continuar decrementando desde all. Usted puede restablecerlo activando la instruccin RES apropiada. Tambin puede restablecer el bit de desbordamiento inferior incrementando el conteo al valor de 32,768 o a un valor mayor con una instruccin CTU que tenga la misma direccin que la instruccin CTD. El valor acumulado es retenido despus que la instruccin CTU o CTD se hace falsa, y cuando la alimentacin es retirada y luego restablecida al procesador. Adems, el estado de activacin o desactivacin de los bits de efectuado, desbordamiento y desbordamiento inferior del contador es retentivo. El valor acumulado y los bits de control son restablecidos cuando la instruccin RES apropiada es habilitada.
C. alta velocidad (HSC)

HSC
C. ALTA VELOCIDAD Contador C5:0 Predef 120 Acum 0
(CU) (DN)
El contador de alta velocidad (HSC) es una variacin del contador CTU. La instruccin HSC se habilita cuando la lgica del rengln es verdadera y se desactiva cuando la lgica del rengln es falsa. Nota importante: La instruccin HSC cuenta transiciones que ocurren en el terminal de entrada I:0/0. La instruccin HSC no cuenta transiciones de rengln. Usted activa o desactiva el rengln HSC para permitir o no permitir el conteo de transiciones que ocurren en el terminal de entrada I:0/0. Recomendamos colocar la instruccin HSC en un rengln incondicional. No coloque la instruccin XIC con la direccin I:0/0 en serie con la instruccin HSC porque pueden perderse los conteos. El contador HSC es un contador CTU especial para uso con controladores de E/S compactos 5/01 de 24 VCC. Los bits de estado de HSC y los valores acumuladores no son retentivos. Nota importante: Esta instruccin proporciona conteo de alta velocidad para controladores de E/S compactos con entradas de 24 VCC. Se permite una instruccin HSC por controlador. Para usar la instruccin, usted debe cortar un puente tal como se describe en el Manual de instalacin y operacin para controladores programables estilo hardware modular, nmero de catlogo 1747-NI002ES. Entonces la entrada I:0/0 funciona en el modo de alta velocidad. La direccin del bit de habilitacin del contador de alta velocidad es C5:0/CU. Cuando las condiciones del rengln son verdaderas, se establece C5:0/CU y las transiciones que ocurren en la entrada I:0/0 son contadas. Para empezar el conteo de alta velocidad, cargue un valor predefinido en C5:0.PRE y habilite el rengln del contador. Para cargar un valor predefinido siga uno de estos pasos: estando en otro modo, cambie al modo de marcha remota (REM Run) o prueba remota (REM Test) active el procesador en el modo de marcha remota
49
restablezca el HSC usando la instruccin RES

Cuando el mismo HSC establece el bit DN en interrupcin, ocurre la recarga automtica. Cada transicin de entrada que ocurre en la entrada I:0/0 hace que incremente el acumulador HSC. Cuando el valor del acumulador iguala el valor predefinido, se establece el bit de efectuado (C5:0/DN), el acumulador es reseteado, y el valor predefinido (C5:0.PRE) es cargado en el HSC como preparacin para la siguiente transicin de alta velocidad en la entrada I:0/0. Su programa de escalera debe llamar al bit de efectuado (C5:0/DN) para determinar el estado del HSC. Una vez que el bit de efectuado ha sido detectado como establecido, el programa de escalera debe resetear el bit C5:0/DN (usando la instruccin OTU) antes que el acumulador HSC vuelva a alcanzar el valor predefinido, o se establecer el bit de desbordamiento (C5:0/OV). El HSC es diferente de los contadores CTU y CTD. Los contadores CTU y CTD son contadores de software. El HSC es un contador de hardware y opera de manera asncrona a la exploracin del programa de escalera. El valor acumulador HSC (C5:0.ACC) normalmente es actualizado cada vez que el rengln HSC es evaluado en el programa de escalera. Esto significa que el valor acumulador de hardware HSC es transferido al acumulador de software HSC. Use la instruccin OTE slo para transferir este valor. La instrucccin HSC inmediatamente resetea el bit C5:0/UA despus de la actualizacin del acumulador. Pueden ocurrir muchos conteos HSC entre evaluaciones HSC, lo cual hara a C5:0.ACC impreciso cuando se usa a travs de un programa de escalera. Para permitir un valor acumulador HSC preciso, el bit del acumulador de actualizacin (C5:0/UA) hace que C5:0.ACC sea actualizado inmediatamente en el estado del acumulador de hardware cuando es establecido. Use la instruccin RES para restablecer el contador de alta velocidad en la direccin C5:0. La instruccin HSC resetea los bits de estado, el acumulador y carga el valor predefinido durante: la activacin la introduccin al modo de marcha remota (REM Run) un restablecimiento
410
La direccin C5:0 es el elemento de 3 palabras del contador HSC.
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 Palab 0 Palab 1 Palab 2 CU CD DN OV UN UA Valor predefinido Valor acumulado CU CD DN OV UN UA = = = = = = Bit de habilitacin de contador progresivo Bit de habilitacin de contador regresivo Bit de efectuado Bit de desbordamiento Bit de desbordamiento inferior Acumulador de actualizacin (HSC solamente) No usado
La palabra 0 contiene los siguientes bits de estado de la instruccin HSC: El bit 10 (UA) actualiza la palabra del acumulador del HSC para
reflejar el estado inmediato del HSC cuando es verdadero.
El bit 12 (OV) indica si ha ocurrido un desbordamiento de HSC. El bit 13 (DN) indica si se ha alcanzado el valor predefinido HSC. El bit 15 (CU) muestra el estado de habilitacin/inhabilitacin de la
instruccin HSC.
La palabra 1 contiene el valor predefinido que est cargado en el HSC

cuando la instruccin RES es ejecutada, cuando el bit de efectuado est establecido, o cuando ocurre la activacin. El rango vlido es +1 a +32767. La palabra 2 contiene el valor acumulador HSC. Esta palabra se actualiza cada vez que la instruccin HSC es evaluada y cuando el bit de acumulador de actualizacin es establecido, usando una instruccin OTE. Este acumulador es de lectura solamente. Cualquier valor escrito en el acumulador es sobreescrito por el contador de alta velocidad en la evaluacin de la instrucccin, en el restablecimiento o en la introduccin del modo de marcha remota (REM Run). Ejemplo de aplicacin En las siguientes figuras, los renglones 1, 18 y 31 del archivo del programa principal, constan de una instruccin XIC direccionada al bit de efectuado HSC y una instruccin JSR. Estos renglones llaman al estado del bit de efectuado HSC. Cuando el bit de efectuado se establece en cualquiera de estos puntos de llamada, la ejecucin del programa va al archivo 3 de la subrutina, ejecutando la lgica HSC. Despus que la lgica HSC es ejecutada, el bit de efectuado es restablecido por una instruccin de desbloqueo, y la ejecucin del programa regresa al archivo del programa principal.
411
Ejemplo de aplicacin Archivo 2 (Llamada para bit DN en programa principal)

Rung 1 Rung 2 C5:0 ] [ DN ] [ ] [ ] [ JSR
SALTO A SUBRUTINA 3
( )
Rung 17
] [ C5:0 ] [ DN ] [
] [
] [ JSR
( )
SALTO A SUBRUTINA 3
Rung 18 Rung 19
] [
] [
( )
Rung 30
] [ C5:0 ] [ DN ] [
] [
] [ JSR
( )
SALTO A SUBRUTINA 3
Rung 31
Rung 32
] [
] [
( )
Ejemplo de aplicacin Archivo 3 (Ejecucin de lgica HSC)
Rung 0 Rung 1
] [ ] [ ] [ ] [
( ) ( )
Lgica de aplicacin
Rung 20 RET Rung 21

RETURN
C5:0 (U) DN
Desbloqueo de bit DN
412
Reset (RES)
(RES) Instruccin de salida
Use una instruccin RES para restablecer un temporizador o contador. Cuando la instruccin RES es habilitada, restablece el temporizador de retardo a la conexin retentivo, la instruccin de conteo progresivo o conteo regresivo con la misma direccin que la instruccin RES.
Uso de una instruccin RES para un: Temporizador (No use una instruccin RES con una instruccin TOF). El procesador restablece el: Valor ACC en 0 Bit DN Bit TT Bit EN Valor ACC en 0 Bit OV Bit UN Bit DN Bit CU Bit CD Valor POS en 0 Bit EN Bit EU Bit DN Bit EM Bit ER Bit UL IN y FD van al ltimo estado
Contador
Control
Si se activa el rengln del contador, el bit CU o CD es restablecido siempre que la instruccin RES est habilitada. Si el valor predefinido del contador es negativo, la instruccin RES establece el valor acumulado en cero. Esto a su vez causa que el bit de efectuado sea establecido por una instruccin de conteo regresivo o conteo progresivo. ATENCION: Puesto que la instruccin RES restablece el valor acumulado, y los bits de efectuado, temporizacin y habilitacin, no use la instruccin RES para restablecer una instruccin TOF. Podra ocurrir una operacin inesperada de la mquina y causar lesiones personales.
413
Captulo
AB
Instrucciones de comunicacin
Este captulo describe las instrucciones de mensaje (MSG) y de servicio de comunicacin (SVC).
Descripcin general de las instrucciones de comunicacin
Usando un procesador 5/02

Los datos asociados con una instruccin de escritura de mensaje no son enviados cuando usted habilita la instruccin. Son enviados al final de la exploracin o al momento de habilitar una instruccin de servicio de comunicacin (SVC) o de regeneracin (REF) en su programa de escalera. En algunos casos, esto significa que usted debe almacenar en el buffer los datos de su aplicacin.

Los datos asociados con una instruccin de escritura de mensaje son almacenados en el buffer cuando usted habilita la instruccin (siempre que haya espacio en uno de los cuatro buffers de transmisin).
Instruccin de mensaje (5/02 solamente)

Esta es una instruccin de salida que le permite transferir datos de un nodo a otro mediante la red DH-485. La instruccin puede programarse como un mensaje de escritura o lectura. El dispositivo receptor puede ser otro procesador SLC 500 en la red, o un dispositivo que no sea SLC 500, usando el archivo de interfaz comn (485CIF archivo 9 en procesadores SLC 500). El protocolo 485CIF tambin se usa para mensajes tipo PLC-2. Cuando usted selecciona el SLC500 como su dispositivo receptor, la comunicacin puede ocurrir entre: un procesador 5/02 y cualquier otro procesador de la familia SLC 500 un procesador 5/03 y cualquier otro procesador de la familia SLC 500 La instruccin de mensaje no puede programarse en el procesador compacto ni en el 5/01.
51
Captulo 5 Instrucciones de comunicacin
Uso de un procesador 5/02

MSG
MENSAJE LECT/ESCRI Lectura/escritura Dispositivo receptor Bloque control Long bloque control
(EN) (DN) (ER)

7
El procesador 5/02 puede servir una instruccin de mensaje en cualquier momento dado, aunque el procesador puede contener varios mensajes habilitados y esperando. Los mensajes que estn esperando son servidos uno a la vez en orden secuencial (primero en entrar, primero en salir).
Bits de archivo de estado relacionados

Hay tres bits de archivo de estado relacionados a la instruccin MSG: Bit S:2/5, comando de entrada pendiente DH-485 Slo lectura. Este bit se establece cuando el procesador determina que otro nodo en la red DH-485 ha solicitado informacin o le ha suministrado un comando. Este bit puede establecerse en cualquier momento. Este bit es reseteado cuando el procesador sirve la peticin (o el comando). Use este bit como condicin de una instruccin SVC para mejorar la capacidad de comunicacin de su procesador.
Bit S:2/6, respuesta de mensaje pendiente DH-485 Slo lectura. Este bit
se establece cuando otro nodo en la red DH-485 ha suministrado la informacin que usted solicit en la instruccin MSG de su procesador. este bit es reseteado cuando el procesador almacena la informacin y actualiza su instruccin MSG. Use este bit como condicin de una instruccin SVC para mejorar la capacidad de comunicacin de su procesador.
Bit S:2/7, comando de mensaje de salida pendiente DH-485 Slo

lectura. Este bit se establece cuando uno o ms mensajes en su programa estn habilitados y esperando, pero no se est transmitiendo ningn mensaje en ese momento. Tan pronto como empieza la transmisin de un mensaje, el bit es reseteado. Despus de la transmisin, el bit es establecido otra vez si hay ms mensajes esperando, o permanece reseteado si no hay ms mensajes esperando. Use este bit como condicin de una instruccin SVC para mejorar la capacidad de comunicacin de su procesador. Es posible que usted tambin desee usar el bit S:2/15, seleccin de servicio de comunicacin DH-485. Para obtener ms informacin, remtase al captulo 1 de este manual.
Opciones de configuracin disponibles

Las siguientes opciones de configuracin estn disponibles con un procesador 5/02: Escritura entre dispositivos semejantes en una red local a otro procesador SLC 500 Lectura entre dispositivos semejantes en una red local a otro procesador SLC 500
Escritura entre dispositivos semejantes en una red local a un 485CIF

(emulacin PLC2) Lectura entre dispositivos semejantes en una red local a un 485CIF (emulacin PLC2)
52
Introduccin de parmetros
Despus de colocar la instruccin MSG en un rengln, especifique si el mensaje va a ser ledo o escrito. Luego especifique el dispositivo receptor y el bloque de control para la instruccin MSG. Lectura/escritura Lectura indica que el procesador local (el procesador en el cual la instruccin est ubicada) est recibiendo datos; write (escritura) indica que est enviando datos. Dispositivo receptor identifica el tipo de dispositivo que recibir los datos. Las opciones vlidas son: 500CPU, si el dispositivo receptor es otro procesador SLC 485CIF, si el dispositivo receptor no es un procesador SLC (emulador PLC2) Bloque de control es una direccin de archivo entero que usted selecciona. Es un archivo de 7 elementos que contiene bits de estado, direccin del archivo receptor y otros datos asociados con la instruccin de mensaje. Longitud bloque de control est fijada en siete elementos. Este campo no puede alterarse.
53
Pantalla de introduccin de datos

Despus de introducir la direccin del bloque de control, el software APS muestra la siguiente pantalla de introduccin de datos:
F1 F2 F3 F4 Lect/escri: Unidad Recep: Bloque Contrl: Destino Local Direcc. Fichero: Nodo Recep: Direcc. Fichero Receptor: Longitud Mensaje en elemen: LECTU 500CPU N7:0 *** 0 *** *** ignora si finalizad: 0 para reintent: 0 esperando ejecuci.: 0 error: 0 mensaje term: 0 transmitiendo mensaj: 0 mensaje activo: 0 direcc. bit control: N7:0/8 TO NR EW ER DN ST EN
CODI ERROR: 0000 Desc Codi Error:
Pulse una tecla de funcin, <ENTER> para salvar y salir, o <ESC> para abortar offline sin forzados DESTINO NODO RECEPTO LONG. DIREC. RECEPTO DIRECC. MENSAJE F1 F2 F3 F4 INSTR INSERT Fiche01CLOCK CAMBIAR BIT F9
La columna izquierda en esta pantalla indica las introducciones que usted ha hecho para los parmetros Read/Write, Target Device y Control Block. Tambin indica otros parmetros (teclas de funcin [F1] [F4]) que usted debe introducir.
Tecla de funcin Descripcin Si es una instruccin de mensaje de lectura, este parmetro es la direccin de archivo de destino local, la direccin en el procesador local que va a recibir los datos. Si es una instruccin de mensaje de escritura, este parmetro es la direccin de archivo fuente local, la direccin en el procesador local que va a enviar los datos. Los tipos de archivo vlidos son S, B, T, C, R, N. El nmero de nodo del procesador que se va a comunicar con el procesador local. Si el dispositivo receptor es un 500CPU, esta es la direccin de archivo fuente o destino en el procesador receptor. Los tipos de archivos vlidos son S, B, T, C, R, N. Si el dispositivo receptor es 485CIF, este es el valor de desplazamiento en el archivo de interfaz comn. La longitud del mensaje en elementos. Los elementos de una palabra estn limitados a una longitud mxima de 1-41. Los elementos de tres palabras (T, C, R) estn limitados a una longitud mxima de 1-13.
[F1] Destino direc.
[F2] Nodo recepto
[F3] Recepto direcc.
[F4] Long mensaje
54
Ejemplo El tipo de archivo de destino determina el nmero de palabras que son transferidas. Una instruccin de lectura MSG que especifica un archivo receptor tipo C (contador), un archivo de destino tipo N (entero) y un valor de longitud de 1 transfiere 1 palabra de informacin. Una instruccin de lectura MSG que especifica un archivo receptor tipo N, un archivo de destino tipo C y un valor de longitud de 1 transfiere 3 palabras.
Uso de bits de estado

La columna derecha de la pantalla APS mostrada en la pgina 54 muestra los diversos bits de estado asociados con la instruccin MSG que usa un procesador 5/02. La tecla de funcin [F9], Toggle Bit le permite cambiar el estado de los bits. Bit de tiempo sobrepasado TO (bit 08) Usted puede establecer este bit en su aplicacin para retirar una instruccin de mensaje activa del control del procesador. Su aplicacin debe suministrar su propio valor de tiempo sobrepasado. Un ejemplo aparece en las pginas 58 y 510. Bit de no hay respuesta NR (bit 09) se establece si el procesador receptor no responde a la primera peticin de mensaje. El bit NR se restablece cuando el bit ER, DN, o ST est establecido. Bit de habilitacin y espera EW (bit 10) se establece despus que el bit de habilitacin es establecido y el mensaje est esperando para ser enviado. Bit de error ER (bit 12) se establece cuando ha fallado la transmisin del mensaje. El bit ER se restablece la siguiente vez que el rengln asociado va de falso a verdadero. Bit de efectuado DN (bit 13) se establece cuando el mensaje es transmitido correctamente. El bit DN se restablece la siguiente vez que el rengln asociado va de falso a verdadero. Bit de arranque ST (bit 14) se establece cuando el procesador recibe acuse de recepcin del dispositivo receptor. El bit ST se restablece cuando el bit DN, ER, o TO es establecido. Bit de habilitacin EN (bit 15) se establece cuando las condiciones del rengln se hacen verdaderas y la instruccin est siendo ejecutada. Permanece establecido hasta que la transmisin del mensaje se ha terminado y el rengln se hace falso.
55
Diagrama de temporizacin para una instruccin MSG 5/02 correcta
La siguiente seccin describe el diagrama de temporizacin para una instruccin MSG 5/02.
Rengln se hace verdadero. 1 EN 0 EW 1 0 Nodo receptor recibe paquete. El nodo receptor procesa el paquete correctamente y retorna los datos (lectura) o escribe datos (correcto).
1 ST 0 1 DN 0 1 ER 0 1 NR 0 1 TO 0
1. Cuando el rengln MSG se hace verdadero y la instruccin MSG es explorada, el bit EN se establece y permanece establecido hasta que el bit DN, ER, o TO sea establecido. El bit EW se establece, indicando que la instruccin MSG ha sido colocada en la cola MSG. (El procesador 5/02 siempre tiene espacio en la cola MSG). La cola funciona sobre la base de que el primero en entrar es el primero en salir, lo cual permite que el procesador 5/02 recuerde el orden en que fueron habilitadas las instrucciones MSG. Tome nota que el programa no tiene acceso a la cola MSG 5/02. 2. En el siguiente fin de exploracin o instruccin de servicio de comunicacin (SVC), el procesador 5/02 determina si debe examinar la cola MSG para ver si hay algo que hacer. El procesador basa su decisin en el estado del bit S:2/15, en peticiones de comunicacin DH-485 de otros nodos, y si una instruccin MSG previa ya est en progreso. Si el procesador 5/02 determina que no debe tener acceso a la cola, los bits EN y EW permanecen establecidos hasta el siguiente fin de exploracin o SVC. Si el procesador 5/02 determina que tiene algo que hacer, usa la primera introduccin de mensaje en la cola para constituir un paquete DH-485. Si puede constituirse un paquete correctamente, se coloca en el buffer de transmisin. Si no puede constituirse un paquete correctamente, el bit ER se establece y se coloca un cdigo en el bloque MSG para informarle a usted del error. Si sta fuera una instruccin de escritura MSG, los datos fuente seran transferidos al buffer de transmisin en este momento.
56
El procesador 5/02 luego sale del fin de exploracin o de la porcin SVC de la exploracin. La funcin de comunicacin de fondo del procesador enva el paquete de transmisin de buffer al nodo receptor que usted especific en su instruccin MSG. 3. Si el nodo receptor recibe correctamente el paquete DH-485, enva de regreso un ACK (acuse de recepcin). El ACK hace que el procesador resetee el bit EW y establezca el bit ST. Tome nota de que el nodo receptor todava no ha examinado el paquete DH-485 para ver si entiende su peticin. Una vez que el bit ST est establecido, el procesador esperar indefinidamente una respuesta del nodo receptor. El nodo receptor no tiene que responder dentro de ningn lmite de tiempo. En este momento, ninguna otra instruccin MSG ser servida. Nota importante: Si el nodo receptor falla o la potencia se desconecta y vuelve a conectarse durante este lmite de tiempo de una transaccin MSG, usted nunca recibir una respuesta. Por esta razn se recomienda que use una instruccin de temporizacin junto con el bit TO. Remtase al ejemplo de la pgina 512. El paso 4 no se muestra en el diagrama de temporizacin. 4. Si usted no recibe un ACK, el paso 3 no ocurre. En su lugar, se recibe un NAK (acuse de recepcin negativo). Cuando esto sucede, el bit ST permanece reseteado. Un NAK indica: el nodo receptor no est all, no responde est muy ocupado, o recibe un paquete DH-485 alterado. Cuando ocurre un NAK, el bit EW es reseteado y el bit NR se establece para una exploracin. La siguiente vez que la instruccin MSG es explorada, el bit ER es establecido y el bit NR es reseteado. Esto indica que la instruccin MSG fall. Tome nota de que el nodo receptor est muy ocupado, el bit ER no est establecido. En cambio, la instruccin MSG se pone en la cola para la retransmisin. 5. Despus de la correcta recepcin del paquete, el nodo receptor enva un paquete de respuesta. El paquete de respuesta contendr una de las siguientes respuestas: I have successfully performed your write request. I have successfully performed your read request, and here is your data. I have not performed your request, you are in error.
57
Al siguiente fin de exploracin o SVC, despus de la respuesta del nodo receptor, el procesador 5/02 examina el paquete DH-485 de su dispositivo receptor. Si la respuesta contiene I have successfully performed your write request, se establece el bit DN y se resetea el bit ST. La funcin de la instruccin MSG ha sido terminada. Si el rengln MSG es falso, se resetea el bit EN la siguiente vez que la instruccin MSG es explorada. Si la respuesta contiene I have successfully performed your read request, and here is your data, los datos son escritos en la tabla de datos, el bit DN se establece y el bit ST se resetea. La funcin MSG ha terminado. Si el rengln MSG es falso, el bit EN es reseteado la siguiente vez que la instruccin MSG es explorada. Si la respuesta contiene I have not performed your request, you are in error, se establece el bit ER y se resetea el bit ST. La funcin de instruccin MSG ha terminado. Si el rengln MSG es falso, se resetea el bit EN la siguiente vez que la instruccin MSG es explorada.
Esquema de bloques de control para un procesador 5/02

El esquema de bloques de control si usted selecciona 500CPU como el dispositivo receptor:
Esquema de bloques de control 500CPU
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 Palabra EN ST DN ER Nmero de nodo Reservado para longitud en palabras Nmero de archivo Tipo de archivo (S, B, T, C, R, N) Nmero de elemento Reservado EW NR TO Cdigo de error 0 1 2 3 4 5 6
El esquema de bloques de control si usted selecciona 485 CIF como el dispositivo receptor:
Esquema de bloques de control 485 CIF
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 Palabra EN ST DN ER Nmero de nodo Reservado para longitud en palabras Palabras de desplazamiento No usado No usado No usado EW NR TO Cdigo de error 0 1 2 3 4 5 6
58
Ejemplos de aplicacin 1. A continuacin se muestra el ejemplo de aplicacin 1. Indica cmo usted puede implementar la operacin continua de una instruccin de mensaje. 2. El ejemplo de aplicacin 2 aparece en las pginas 510 y 511. Incluye un procesador 5/02 y un procesador 5/01 comunicndose en una red DH-485. Se proporciona interbloqueo para verificar transferencias de datos y para desactivar ambos procesadores si hay fallo de comunicacin. Operacin: Un dispositivo detector de temperatura, conectado como entrada al procesador 5/02 controla la operacin de activacin-desactivacin de un ventilador conectado como salida al procesador 5/01. Los programas de escalera 5/02 y 5/01 se explican en la figura de la pgina 511. 3. El ejemplo de aplicacin 3 aparece en la pgina 512. Le muestra cmo usar el bit de tiempo sobrepasado para desactivar una instruccin de mensaje activa. En este ejemplo, una salida es activada despus de 5 intentos incorrectos (de duracin de dos segundos) de transmitir un mensaje. Ejemplo 1
0 B3 ] [ 1 MSG
MENSAJE LECTURA/ESCRITURA Lectura/escritura WRITE Disposit. receptor 500CPU Bloque control N7:0 Long. bloque control 7
(EN) (DN) (ER) N7:0 (U) 15*
N7:0 ] [ 13* N7:0 ] [ 12*
* Bits de estado de instruccin MSG: 12 = ER 13 = DN 15 = EN
2 Notas de operacin
END
El bit B3/1 activa la instruccin MSG. Cuando se establece el bit de efectuado de la instruccin MSG, ste desbloquea el bit de habilitacin MSG de manera que la instruccin MSG ser habilitada en la siguiente exploracin. Esto proporciona operacin continua. El bit de error MSG tambin desbloquear el bit de habilitacin. Esto proporciona operacin continua independientemente de los errores.
59
Ejemplo 2 Archivo de programa 2 del procesador 5/02

0 Dispositivo de entrada detector de temperatura Bit de primera pasada I:1.0 ] [ 5 S:1 ] [ 15 N7:0 ( ) 1 T4:0 (RES) N7:0 (L) 0 B3 (U) 0 TON 2
TEMP A LA CONEX Temp T4:0 Base tiempo 0.01 Predef 400 Acum 0
Bit 1 de la palabra de mensaje. Usado para control del ventilador.
Bit 0 de la palabra de mensaje. Este es el bit de interbloqueo.
(EN) (DN)
Temporizador de 4 segundos
Bit de primera pasada 3 S:1 ] [ 15 S:4 ] [ 6 B3 ] [ 0 4 Bit de efectuado de escritura de mensaje N10:0 ] [ 13* MSG
MENSAJE LECTURA/ESCRIT Lectura/escritura READ Dispos. receptor 500CPU Bloque control N11:0 Long. bloque control 7
MSG
MENSAJE LECTURA/ESCRIT Lectura/escritura WRITE Dispos. receptor 500CPU Bloque control N10:0 Long. bloque control 7
(EN) (DN) (ER) B3 (L) 0 (EN) (DN) (ER) B (L) 10 T4:0 (RES) N7:0 (L) 0 B3 (U) 0 N11:0 (U) 15* N10:0 (U) 15*
Bit de reloj de 1280 ms
Instruccin de mensaje de escritura. Las direcciones de archivo receptor y fuente son N7:0 Nodo receptor : 3 Longitud de mensaje: 1 palabra.
T4:0 ] [ DN N11:0 N7:0 ] [ ]/[ 13* 0
Instruccin de mensaje de lectura. Las direcciones de archivo receptor y destino son N7:0 Nodo receptor: 3 Longitud de mensaje: 1 palabra. Bloqueo Esta instruccin de alarma notifica a la aplicacin si el bit de interbloqueo N7:0/0 permanece establecido durante ms de 4 segundos.
6 Bit de efectuado de lectura de mensaje
* Bits de estado de instruccin MSG: 13 = DN 15 = EN
END Las notas sobre operacin aparecen en la siguiente pgina.
510
Ejemplo 2 Archivo de programa 2 del procesador 5/01 en el nodo 3

0 Bit de primera pasada TON 1
S:1 ] [ 15
N7:0 (U) 0 T4:0 (RES) (EN) (DN)
Bit 0 de la palabra de mensaje. Este es el bit de interbloqueo.
Temporizador de 4 segundos
T4:0 ] [ DN N7:0 ] [ 0 B3 ] [ 1 B3 [OSR] 0
B3 (L) 10 B3 ( ) 1 N7:0 (U) 0 T4:0 (RES) Instruccin de bloqueo Esta instruccin de alarma notifica a la aplicacin si el bit de interbloqueo N7:0/0 no est establecido despus de 4 segundos.
Bit 1 de la palabra de mensaje. Usado para control del ventilador.
N7:0 ] [ 1 END
O:1.0 ( ) 0
O:1/0 activa el ventilador.
Notas de operacin, programas 5/02 y 5/01 Parmetros de instruccin de mensaje: N7:0 es la palabra de mensaje. Es la direccin del archivo receptor (procesador 5/01) y las direcciones de destino y fuente local (procesador 5/02) en las instrucciones de mensaje. N7:0/0 de la palabra de mensaje es el bit de interbloqueo; se escribe en el procesador 5/01 como un 1 (establecido) y se lee desde el procesador 5/01 como un 0 (restablecido). N7:0/1 de la palabra de mensaje controla la operacin del ventilador; se escribe en el procesador 5/01 como un 1 (establecido) si se requiere enfriamiento, o como un 0 (restablecido) si no se requiere enfriamiento. Se lee desde el procesador 5/01 como 1 o como 0. La palabra N7:0 debera tener un valor de 1 3 durante la ejecucin de escritura de mensaje. N7:0 debera tener un valor de 0 2 durante la ejecucin de lectura de mensaje. Inicializacin de programa: El bit de primera pasada S:1/15 inicializa los programas de escalera en la introduccin del modo de marcha. Procesador 5/02: N7:0/0 est bloqueado; temporizador T4:0 est restablecido; B3/0 est desbloqueado (rengln 1), luego bloqueado (rengln 3). Procesador 5/01: N7:0/0 est desbloqueado; temporizador T4:0 est restablecido. Operacin de instruccin de mensaje: La instruccin de escritura de mensaje en el procesador 5/02 es iniciada cada 1280 ms por el bit de reloj S:4/6. El bit de efectuado de la instruccin de escritura de mensaje inicia la instruccin de lectura del mensaje. B3/0 bloquea la instruccin de escritura de mensaje. B3/0 es desbloqueado cuando se establece el bit de efectuado de la instruccin de lectura de mensaje, siempre que el bit de interbloqueo N7:0/0 est restablecido. Fallo de comunicacin: En el procesador 5/02, el bit B3/10 se establece si el bit de interbloqueo N7:0/0 permanece establecido (1) durante ms de 4 segundos. En el procesador 5/01, el bit B3/10 se establece si el bit de interbloqueo N7:0/0 permanece establecido (1) durante ms de 4 segundos. Su aplicacin puede detectar este suceso, tomar la accin apropiada, luego desbloquear el bit B3/10.
511
Ejemplo 3
0 B3/1 es bloqueado para iniciar la instruccin de mensaje. 1 B3 ] [ 1 T4:0 ]/[ DN 1 [LBL] B3 ] [ 1 MSG
MENSAJE LECTURA/ESCRIT Lectura/escritura WRITE Dispos receptor 500CPU Bloque control N7:0 Long bloque control 7
(EN) (DN) (ER)
TON
(EN) (DN)
Temporizador de 2 segundos. Cada intento de transmisin tiene una duracin de 2 segundos.
T4:0 ] [ DN
CTU
CONTADOR + Contador Predef Acum
(CU)
C5:0 5 0
El contador permite 5 intentos.
(DN)
N7:0 ] [ 8
CLR
BORRAR Dest N7:0 0
Resetee la palabra de control y salte hacia atrs al rengln 0 para hacer otro intento.
1 (JMP) T4:0 ] [ DN C5:0 ] [ DN N7:0 (L) 8 O:1.0 (L) 0
N7:0/8 es el bit de tiempo sobrepasado de la instruccin de mensaje (/TO). El quinto intento bloquea O0:1/0.
N7:0 ] [ 13*
C5:0 (RES) O:1.0 (U) 0 B3 (U) 1
* Bits de estado de instruccin de mensaje: 8 = TO 13 = DN 15 = EN
END
Notas de operacin El bit de tiempo sobrepasado es bloqueado (rengln 4) despus de un perodo de 2 segundos. Esto resetea la instruccin de mensaje del control del procesador en la siguiente exploracin. La instruccin de mensaje es reactivada para un segundo intento de transmisin. Despus de 5 intentos, O:1/0 es bloqueado.
Un intento correcto de transmisin restablece el contador, desbloquea O:1/0, y desbloquea B3/1.
512

MSG
MENSAJE LECTURA/ESCRIT Tipo Lectura/escritura Dispositivo receptor Local/Remoto Bloque control Long bloque control 12
(EN) (DN) (ER)
El procesador 5/03 sirve hasta cuatro instrucciones de mensaje a la vez. Esto significa que cuatro instrucciones de mensaje pueden estar en progreso simultneamente. Si una instruccin MSG ha introducido uno de los cuatro buffers de transmisin independiente de canal y esta esperando a ser transmitida, su bloque de control tendr los bits de estado EN y EW establecidos. Si ms de cuatro instrucciones MSG estn habilitadas a la vez, se usa una cola de desbordamiento dependiente de canal para almacenar los bloques de encabezamiento de la instruccin MSG (no los datos para una escritura MSG) desde la quinta instruccin hasta la nmero catorce. Esta instruccin, puesta en la cola en orden FIFO, tendr el bit de estado de bloque de control EN establecido. Si ms de 14 instrucciones MSG estn habilitadas al mismo tiempo para cualquier canal, se establece el bit de estado de bloque de control WQ, ya que puede que no haya espacio disponible para poner la instruccin en la cola actualmente. Esta instruccin debe ser reexplorada hasta que exista espacio en la cola de desbordamiento. Cuando se usa un procesador 5/03, la instruccin de mensaje: inicia lecturas y escrituras a travs del canal 0 RS-232 cuando est configurado para los siguientes protocolos: DF1 punto a punto DF1 esclavo DH-485, o inicia lecturas y escrituras a travs del canal 1 DH485 usando el protocolo SLC 500 485CIF (emulacin PLC2).
Bits de archivo de estado relacionados

Canal 1 S:2/5 S:2/6 Comando de entrada pendiente Respuesta de mensaje DH-485 pendiente S:2/7 Comando de mensaje de salida DH-485 pendiente S:2/15 Seleccin de servicio de comunicaciones DH-485 S:33/7 Seleccin de servicio de mensaje Canal 0 S:33/0 Comando de entrada pendiente S:33/1 Respuesta de mensaje pendiente S:33/2 Comando de mensaje de salida pendiente S:33/5 Seleccin de servicio de comunicacin S:33/6 Seleccin de servicio de mensaje
Remtase al captulo 1 en este manual para obtener ms informacin sobre los bits de archivo de estado mencionados anteriormente.
513
Opciones de configuracin disponibles Escritura entre dispositivos iguales en una red local a otro procesador
SLC 500
Lectura entre dispositivos iguales en una red local a otro procesador SLC
500
Escritura entre dispositivos iguales en una red local a un 485CIF Lectura entre dispositivos iguales en una red local a un 485CIF Escritura entre dispositivos iguales en una red remota a otro procesador
SLC 500 Lectura entre dispositivos iguales en una red remota a otro procesador SLC 500
Escritura entre dispositivos iguales en una red remota a un 485CIF

(emulacin PLC2) Lectura entre dispositivos iguales en una red remota a un 485CIF (emulacin PLC2)
Introduzca los siguientes parmetros cuando programe esta instruccin: Lectura/escritura Read (lectura) indica que el procesador local (el procesador en el cual la instruccin est ubicada) est recibiendo datos; write (escritura) indica que est enviando datos. Dispositivo receptor identifica el tipo de dispositivo que recibir los datos. Las opciones vlidas son: 500CPU, si el dispositivo receptor es otro procesador SLC 485CIF, si el dispositivo receptor no es un procesador SLC en la red DH-485. Local o Remoto identifica si el mensaje es enviado a un dispositivo en una red local DH-485, o a un dispositivo remoto en otra red a travs de un puente. Las opciones vlidas son: Local, si el dispositivo receptor est en la red local Remoto, si el dispositivo receptor est en una red remota
Bloque de control es una direccin de archivo entero que usted

selecciona. Es un archivo entero de 14 palabras que contiene bits de estado, direccin del archivo receptor y otros datos asociados con la instruccin de mensaje. Longitud de bloque de control est fijada en 14 elementos. Este campo no puede alterarse. Nota importante: La longitud del bloque de control MSG aumenta de 7 a 14 palabras cuando cambia de un programa de procesador 5/02 a uno 5/03. Asegrese de que haya por lo menos 7 palabras no usadas despus de cada bloque de control MSG en su programa.
514
Uso de los bits de estado

La columna derecha de la pantalla APS mostrada en la siguiente pgina indica los diversos bits de estado asociados con la instruccin MSG, usando un procesador 5/03. La tecla de funcin [F9], Toggle Bit le permite cambiar el estado de los bits. Bit de tiempo sobrepasado TO (bit 08) Usted puede establecer este bit en su aplicacin para retirar una instruccin de mensaje activa del control del procesador. Su aplicacin debe suministrar su propio valor lgico de tiempo sobrepasado si la instruccin de tiempo sobrepasado MSG (palabra 7) contiene un cero. Bit de no hay respuesta NR (bit 09) se establece si el procesador receptor no responde a la primera peticin de mensaje. El bit NR se restablece cuando el bit ER, DN, o ST est establecido. Bit de habilitacin y espera EW (bit 10) se establece despus que el bit de habilitacin es establecido y el mensaje es colocado en el buffer y est esperando a ser enviado en el buffer. Operacin continua CO (bit 11) Establezca este bit si desea enviar continuamente la instruccin MSG. Si la instruccin tiene un error, se repetir automticamente hasta que se haga correctamente. Si la instruccin recibe un NAK, debe ser explorada nuevamente. Bit de error ER (bit 12) se establece cuando ha fallado la transmisin del mensaje. El bit ER se restablece la siguiente vez que el rengln asociado va de falso a verdadero. Bit de efectuado DN (bit 13) se establece cuando el mensaje es transmitido correctamente. El bit DN se restablece la siguiente vez que el rengln asociado va de falso a verdadero. Bit de arranque ST (bit 14) se establece cuando el procesador recibe acuse de recepcin del dispositivo receptor. El bit ST se restablece cuando el bit DN, ER, o TO es establecido. Bit de habilitacin EN (bit 15) se establee cuando las condiciones del rengln se hacen verdaderas y la instruccin est siendo ejecutada. Permanece establecido hasta que la transmisin del mensaje se ha terminado y el rengln se hace falso. Bit de espera de espacio en la cola WQ (Palabra 7, bit 0) se establece cuando no hay espacio en la cola activa para almacenar datos de escritura o lectura. Este bit es reseteado cuando hay espacio disponible en la cola activa. Nota importante: Cuando el bit WQ est establecido y usted est usando una instruccin de escritura MSG, sus datos fuente no estn en el buffer. Si su aplicacin requiere datos en el buffer (o snapshot), espere hasta que el bit EW est establecido antes de sobreescribir sus datos fuente.
EN = 1 y EW = 1 cuando MSG entra en el buffer EN = 1 cuando MSG entra en la cola WQ = 1 cuando la cola (que contiene 10 MSG) est
llena: buffer contiene 4 mensajes con datos cola almacena puntero (lista de espera)
515
Nota importante: Si su programa contiene cuatro instrucciones de mensaje con el bit de operacin continua (CO) establecido, la instruccin de mensaje de la rutina de fallo no ser ejecutada.
Lectura local desde un 500CPU

Si usted selecciona una lectura local desde otro archivo de la tabla de datos 500CPU, aparece la siguiente pantalla:
IGUALIGUAL LECTU 500CPU LOCAL N7:0 1 0
Tipo: Lectura/Escritura: Dispositivo receptor: Local/remoto: Bloque de control: F10 Canal: F1 Nodo receptor:
F5 F6 F7 F8
Direccin fichero de destino Direcc ficher fuente recepto Long. mensaje en elementos: Tiempo fuera mensaje (seg): CODI ERROR: 0000 Desc Codi Error:
*** *** *** 0
obviar si tiempfuer: reintentar: espera ejecucin: ejec continua: error: mensje hecho: mensje transmitiendo: mensaje activo: esperando espacio:
0 0 0 0 0 0 0 0 0
TO NR EW CO ER DN ST EN WQ
direcc bit control:
N7:0/8
Pulse una tecla de funcin, <ENTER> para salvar y salir, o <ESC> para abortar offline NODO RECEPTO F1 sin forzados INSTR INSERT Fiche503 DIRECC RECEPTO LONG. TIEMPFU CAMBIAR FICHERO DIRECC. MENSAJE MENSAJE BIT CANAL F5 F6 F7 F8 F9 F10
Tecla de funcin [F1] Nodo recepto
Descripcin Especifica el nmero de nodo del procesador que est recibiendo el mensaje. El rango vlido es 0-31. (Especifica la direccin DH-485). Para una lectura (destino) esta es la direccin en el procesador iniciador que va a recibir los datos. Para una escritura (fuente) esta es la direccin en el procesador iniciador que va a enviar los datos. Los tipos de archivo vlidos son S, B, T, C, R, N, I, O, M0, M1. Para una lectura (destino) esta es la direccin en el procesador receptor que va a recibir los datos. Para una escritura (fuente) esta es la direccin en el procesador receptor que va a recibir los datos. Los tipos de archivo vlidos son S, B, T, C, R, N, I, O, M0, M1. Define la longitud del mensaje en elementos. Los elementos de una palabra estn limitados a una longitud mxima de 1-112. Los elementos de tres palabras estn limitados a una longitud mxima de 1-37. Define la longitud del temporizador de mensaje en segundos. Un tiempo sobrepasado de 0 segundos significa que no hay temporizador y el mensaje esperar indefinidamente una respuesta. El rango vlido es 0-255 segundos. Identifica el canal fsico usado para la comunicacin del mensaje. Los canales disponibles son (0, RS232) (1, DH485).
[F5] Direcc fichero
[F6] Recepto direcc
[F7] Long. mensaje
[F8] Tiempfu mensaje
[F10] Canal
516
Pantalla de control
La siguiente pantalla le permite controlar el estado de la instruccin de mensaje mientras el procesador est funcionando:
Tipo: Lectura/Escritura: Dispositivo receptor: Local/remoto: Bloque de control: F10 Canal: F1 Nodo receptor: IGUALIGUAL LECTU 500CPU LOCAL N7:0 1 0
F5 F6 F7 F8
*** *** *** 10
0 0 0 0 0 0 0 0 0
direcc bit control:
N7:0/8
En la pantalla anterior el procesador 5/03 lee 10 elementos del archivo N7 del nodo receptor 2, empezando en la palabra N7:50. Las 10 palabras son colocadas en su archivo de enteros, empezando en la palabra N7:0. Si transcurren cinco segundos sin una respuesta, se establecer el bit de error N10:0/12, indicando que la instruccin se sobrepas del tiempo permitido. El dispositivo en el nodo 2 entiende el protocolo de la familia de procesadores SLC500 (500, 5/01, 5/02 y 5/03).
517
Lectura local desde un 485CIF Pantalla de introduccin de datos

Si usted seleccion una lectura local desde otro 485CIF, aparece la siguiente pantalla:
Tipo: Lectura/Escritura: Dispositivo receptor: Local/remoto: Bloque de control: F10 Canal: F1 Nodo receptor: IGUALIGUAL LECTU 485 CIF LOCAL N7:0 *** 0
F5 F6 F7 F8
Direccin fichero de destino Desplaz Recep: Long. mensaje en elementos: Tiempo fuera mensaje (seg): CODI ERROR: 0000 Desc Codi Error:
*** 0 *** 0
0 0 0 0 0 0 0 0 0
direcc bit control:
N7:0/8
Pulse una tecla de funcin, <ENTER> para salvar y salir, o <ESC> para abortar offline NODO RECEPTO F1 sin forzados INSTR INSERT Fiche503 DIRECC RECEPTO LONG. TIEMPFU CAMBIAR FICHERO DESPLAZ MENSAJE MENSAJE BIT CANAL F5 F6 F7 F8 F9 F10
Tecla de funcin [F1] Nodo recepto
Descripcin Especifica el nmero de nodo del procesador que est recibiendo el mensaje. El rango vlido es 0-31. Para una lectura (destino) esta es la direccin en el procesador iniciador que va a recibir los datos. Para una escritura (fuente) esta es la direccin en el procesador iniciador que va a enviar los datos. Los tipos de archivo vlido son S, B, T, C, R, N, I, O, M0, M1. Para una lectura o escritura, este es el valor de desplazamiento de palabra en el archivo de interfaz comn (desplazamiento de byte para un dispositivo que no es SLC). Define la longitud del mensaje en elementos. Los elementos de una palabra estn limitados a una longitud mxima de 1-112. Los elementos de tres palabras estn limitados a una longitud mxima de 1-37. Define la longitud del temporizador de mensaje en segundos. Un tiempo sobrepasado de 0 segundos significa que no hay temporizador y el mensaje esperar indefinidamente una respuesta. El rango vlido es 0-255 segundos. Identifica el canal fsico usado para la comunicacin del mensaje. Los canales disponibles son (0, RS232) (1, DH485).
[F5] Direcc fichero
[F6] Recepto desplaz
[F7] Long. mensaje
[F10] Canal
518
Pantalla de control
F5 F6 F7 F8
*** 0 *** 0
0 0 0 0 0 0 0 0 0
direcc bit control:
N7:0/8
En la pantalla anterior, el procesador 5/03 leer cinco elementos (palabras) desde el archivo CIF del nodo receptor 2, empezando en la palabra 20 (o byte 20 para dispositivos que no son SLC 500). Los cinco elementos sern colocados en su archivo de enteros, empezando en la palabra N7:0. Si transcurren 15 segundos sin una respuesta, se establecer el bit de error N10:0/12, indicando que la instruccin se sobrepas del tiempo permitido. El dispositivo en el nodo 2 entiende el protocolo 485CIF (emulacin PLC2).
519
Lectura remota desde un 500CPU

El nico protocolo que acepta mensajes remotos es DH485. Para obtener una ilustracin de conectividad para mensajes remotos, remtase a la pgina 525.
Tipo: IGUALIGUAL Lectura/Escritura: LECTU Dispositivo receptor: 500CPU Local/remoto: REMOTO Bloque de control: N7:0 F10 Canal: *** F1 Nodo receptor: 0 F2 ID de enlace de puente remot *** F3 Direccin de nodo puente rem 0 F4 Direccin de nodo puente loc *** F5 Direccin fichero de destino *** F6 Direcc ficher fuente recepto *** F7 Long. mensaje en elementos: *** F8 Tiempo fuera mensaje (seg): 0 CODI ERROR: 0000 Desc Codi Error:
0 0 0 0 0 0 0 0 0
direcc bit control:
N7:0/8
Pulse una tecla de funcin, <ENTER> para salvar y salir, o <ESC> para abortar offline sin forzados NODO ID ENLC DIRECC DIRECC RECEPTO REMOTO REMOTA LOCAL F1 F2 F3 F4 INSTR INSERT Fiche503 DIRECC RECEPTO LONG. TIEMPFU CAMBIAR FICHERO DIRECC. MENSAJE MENSAJE BIT CANAL F5 F6 F7 F8 F9 F10
520
Tecla de funcin [F1] Nodo recepto [F2] ID enlc remoto
Descripcin Especifica el nmero de nodo del procesador que est recibiendo el mensaje. El rango vlido es 0-31. Especifica la ID de enlace de la red remota donde reside el procesador receptor remoto. Usela cuando el dispositivo receptor remoto es un SLC compacto, 5/01, 5/02 o cualquier otro dispositivo no Internet. El valor debe ser 0 cada vez que su dispositivo receptor remoto es un SLC 5/03, PLC-5, u otro dispositivo Internet. El rango vlido es 0-15 decimal. Especifica la direccin de nodo del puente que reside en la red local que proporciona el enlace con el procesador receptor remoto. Especifica la direccin DH-485. Para una lectura (destino) esta es la direccin en el procesador iniciador que va a recibir los datos. Para una escritura (fuente) esta es la direccin en el procesador iniciador que va a enviar los datos. Los tipos de archivo vlido son S, B, T, C, R, N, I, O, M0, M1. Para una lectura (destino) esta es la direccin en el procesador receptor remoto que va a recibir los datos. Para una escritura (fuente) esta es la direccin en el procesador receptor remoto que va a recibir los datos. Los tipos de archivo vlido son S, B, T, C, R, N, I, O, M0, M1. Define la longitud del mensaje en elementos. Los elementos de una palabra estn limitados a una longitud mxima de 1-112. Los elementos de tres palabras estn limitados a una longitud mxima de 1-37. Define la longitud del temporizador de mensaje en segundos. Un tiempo sobrepasado de 0 segundos significa que no hay temporizador y el mensaje esperar indefinidamente una respuesta. El rango vlido es 0-255 segundos. Identifica el canal fsico usado para la comunicacin del mensaje. Los canales disponibles son (0, RS232) (1, DH485).
[F3] Direcc remota
[F4] Direcc local
[F5] Direcc fichero
[F6] Recepto direcc.
[F7] Long. mensaje
[F10] Canal
La direccin de nodo de puente remoto se refiere al lado del puente remoto que est conectado en el lado remoto del puente local. Esta direccin debe estar dentro del rango de 1-15 decimal. Cuando este valor est entre 1 y 15, la instruccin MSG enva paquetes Gateway. Los paquetes Gateway necesitan contener la direccin del nodo del puente remoto para funcionar. El mdulo 1785-KA5 (encaminador DH+ a DH-485) slo acepta paquetes Gateway direccionados entre 1-15. La instruccin MSG 5/03 crea un paquete Gateway cada vez que el campo de direccin de nodo de puente remoto no es cero. En el caso de instrucciones MSG a dispositivos que no son Internet y dispositivos finales que residen directamente en la red DH+, el ID del enlace remoto es el ID del enlace DH+. En todos los otros casos, el ID del enlace remoto es el ID del enlace DH-485.
521
Pantalla de control
Tipo: Lectura/Escritura: Dispositivo receptor: Local/remoto: Bloque de control: F10 Canal: F1 Nodo receptor: IGUALIGUAL LECTU 500CPU LOCAL N7:0 1 0
F5 F6 F7 F8
*** *** *** 10
0 0 0 0 0 0 0 0 0
direcc bit control:
N7:0/8
En la pantalla anterior, el procesador 5/03 leer 5 elementos (palabras) del nodo receptor 3 del ID de enlace del puente remoto 2, empezando en la palabra N7:50. Los cinco elementos sern colocados en su archivo de enteros, empezando en la palabra N7:0. Si transcurren 20 segundos sin una respuesta, se establecer el bit de error N10:0/12 , indicando que la instruccin se sobrepas del tiempo permitido. Este dispositivo en el nodo 3 del ID de enlace del puente remoto 2, entiende el protocolo de la familia SLC500.
522
Lectura remota desde un 485CIF

Si usted seleccion una lectura remota desde un 485CIF, aparecer la siguiente pantalla:
Tipo: IGUALIGUAL Lectura/Escritura: LECTU Dispositivo receptor: 485 CIF Local/remoto: REMOTO Bloque de control: N7:0 F10 Canal: *** F1 Nodo receptor: 0 F2 ID de enlace de puente remot *** F3 Direccin de nodo puente rem 0 F4 Direccin de nodo puente loc *** F5 Direccin fichero de destino *** F6 Desplaz Recep: 0 F7 Long. mensaje en elementos: *** F8 Tiempo fuera mensaje (seg): 0 CODI ERROR: 0000 Desc Codi Error:
0 0 0 0 0 0 0 0 0
direcc bit control:
N7:0/8
Pulse una tecla de funcin, <ENTER> para salvar y salir, o <ESC> para abortar offline sin forzados NODO ID ENLC DIRECC DIRECC RECEPTO REMOTO REMOTA LOCAL F1 F2 F3 F4 INSTR INSERT Fiche503 DIRECC RECEPTO LONG. TIEMPFU CAMBIAR FICHERO DESPLAZ MENSAJE MENSAJE BIT CANAL F5 F6 F7 F8 F9 F10
Tecla de funcin [F1] Nodo recepto [F2] ID enlc remoto [F3] Direccin remota [F4] Direcc local
Descripcin Especifica el nmero de nodo del procesador que est recibiendo el mensaje. El rango vlido es 0-254 decimal. Especifica la ID de enlace de la red remota donde reside el procesador receptor remoto. Usela cuando el dispositivo receptor remoto es un SLC compacto, 5/01, 5/02 o cualquier otro dispositivo no Internet. El rango vlido es 1-15 decimal. Especifica la direccin de nodo del puente que reside en la red local que proporciona el enlace con el procesador receptor remoto. El rango vlido es is 0-254 decimal. Para una lectura (destino) esta es la direccin en el procesador iniciador que va a recibir los datos. Para una escritura (fuente) esta es la direccin en el procesador iniciador que va a enviar los datos. Los tipos de archivo vlido son S, B, T, C, R, N, I, O, M0, M1. Para una lectura o escritura, este es el valor de desplazamiento de palabra en el archivo de interfaz comn (desplazamiento de byte para un dispositivo que no es SLC). Define la longitud del mensaje en elementos. Los elementos de una palabra estn limitados a una longitud mxima de 1-112. Los elementos de tres palabras estn limitados a una longitud mxima de 1-37. Define la longitud del temporizador de mensaje en segundos. Un tiempo sobrepasado de 0 segundos significa que no hay temporizador y el mensaje esperar indefinidamente una respuesta. El rango vlido es 0-255 segundos. Identifica el canal fsico usado para la comunicacin del mensaje. Los canales disponibles son (RS-232, 0) (DH-485, 1).
[F5] Direcc fichero
[F6] Recepto desplaz
[F7] Long. mensaje
[F10] Canal
523
Pantalla de control
F5 F6 F7 F8
*** 0 *** 0
0 0 0 0 0 0 0 0 0
direcc bit control:
N7:0/8
En la pantalla anterior, el procesador 5/03 leer 5 elementos (palabras) del nodo receptor 3 del enlace del puente remoto ID 3, empezando en desplazamiento de byte 20 de su archivo de compatibilidad PLC. Este es un desplazamiento de byte porque el dispositivo en el nodo 3 es un PLC 5/40. Los cinco elementos sern colocados en su archivo de enteros, empezando en la palabra N7:0. Si transcurren 10 segundos sin una respuesta se establecer el bit de error N10:0/12, indicando que la instruccin se sobrepas del tiempo permitido. El dispositivo en el nodo 3 del enlace de puente remoto ID 3 entiende el protocolo 485CIF (emulacin PLC 2).
524
Mensaje remoto
Las siguiente ilustracin muestra la conexin para un mensaje remoto.
1747-AIC 1747-AIC ID enlace = 1
Nodo 4 (B) Nodo 2 Nodo 6 (A)

ID enlace = 3
PLC con mdulo 1785-KA5
Nodo 7 (C)
Controlador de E/S modular SLC 5/02
Nodo 1
Nodo 9 (11 octal)
emlace ID = 3
Nodo 3 Nodo 2
Nodo 8 (D) Nodo 5 (E)

PLC-5 con mdulo 1785-KA5
PLC-5 ID enlace = 2
Ordenador industrial T60
(G)
1747-AIC 1747-AIC
Nodo 3 (F)
Nodo 1
Longitud mxima de red DH-485 1200 m (4,000 pies) Red DH+
La siguiente lista alfabetizada describe parmetros de direccionamiento de un 5/03 MSG a un procesador 5/02 remoto. A Este es el nodo de origen de la instruccin MSG. Usted no necesita especificar su direccin. B Esta es la direccin de nodo de puente local. C Esta es la direccin de nodo remoto del puente local. Usted no necesita especificar su direccin. D Esta es la direccin del nodo del puente remoto. E Esta es la direccin del nodo remoto del puente remoto. Usted no necesita especificar su direccin. F Esta es la direccin del nodo receptor. G Este es el ID del enlace remoto.
525
Diagrama de temporizacin para una instruccin MSG 5/03 correcta
La siguiente seccin describe el diagrama de temporizacin para una instruccin MSG 5/03.
Rengln se hace verdadero 1 EN 0 EW 1 0 Nodo receptor recibe paquete Nodo receptor procesa paquete correctamente y retorna datos (lectura) o escribe datos (correcto)
1 ST 0 1 DN 0 1 ER 0 1 NR 0 1 TO 0 1 WQ 0
1. Cuando el rengln MSG se hace verdadero y MSG es explorado, se establecen los bits EN y EW, si hay espacio en cualquiera de los cuatro buffers MSG activos. Tome nota de que si esta fuera una instruccin de escritura MSG, los datos fuente seran transferidos al buffer MSG en este momento. Si no hay espacio en los cuatro buffers MSG, pero una posicin est disponible en la cola MSG de 10 posiciones, slo se establece el bit EN. La cola MSG de 10 posiciones funciona sobre la base de que el primero en entrar es el primero en salir, lo cual permite que el procesador 5/03 recuerde el orden en que fueron habilitadas las instrucciones MSG. Tome nota de que el programa no tiene acceso a la cola MSG 5/03. Si no hay espacio en ninguno de los cuatro buffers MSG ni espacio en la cola MSG de 10 posiciones, slo se establece el bit WQ. Tome nota de que cuando el bit WQ est establecido, la instruccin MSG debe ser reexplorada posteriormente cuando haya espacio en cualquiera de los cuatro buffers MSG o en la cola MSG de diez posiciones. Una vez que el bit EN est establecido, permanece establecido hasta que termina todo el proceso MSG y se establece el bit DN, ER, o TO. El valor de tiempo sobrepasado MSG empieza la temporizacin cuando se establece el bit EN. Si caduca el perodo de tiempo sobrepasado antes que la instruccin MSG termine su funcin, se establece el bit ER bit y se coloca un cdigo en el bloque MSG para informarle del error de tiempo sobrepasado.
526
Si usted elige establecer el bit CO, su instruccin MSG tomar residencia permanente en uno de los cuatro buffers MSG activos. La instruccin MSG continuar retransmitiendo sus datos cada vez que se establezca el bit DN o ER. Si esta fuera una instruccin de escritura MSG, sus datos fuente seran actualizados en cada ciclo MSG. 2. En el siguiente fin de exploracin o SVC, el procesador 5/03 determina si debe examinar la cola para ver si hay algo que hacer, El procesador basa su decisin en el estado de los bits, S:2/15, S:33/7, S:33/5, S:33/6, en peticiones de comunicacin de red de otros nodos, y si instrucciones MSG previas estn ya en progreso. Si el procesador 5/03 determina que no debe tener acceso a la cola, la instruccin MSG permanece como estaba. (Los bits EN y EW permanecen establecidos, o slo se establece el bit EN, o slo se establece el bit WQ hasta el siguiente fin de exploracin o SVC. Si slo se establece el bit WQ, la instruccin MSG debe ser reexplorada). Si el procesador 5/03 determina que tiene algo que hacer, descargar las introducciones de la cola MSG en los buffers MSG hasta que los cuatro buffers MSG estn llenos. Cada buffer MSG contendr un paquete de red vlido. Si no se puede constituir correctamente un paquete desde la cola MSG, se establece el bit ER y se coloca un cdigo en el bloque MSG para informarle de un error. Cuando se carga una instruccin MSG en un buffer MSG, se establecen los bits EN y EW. Luego el procesador 5/03 sale del fin de exploracin o de la porcin SVC de la exploracin. La funcin de comunicacin de fondo del procesador enva los paquetes a los nodos receptores que usted especific en su intruccin MSG. Dependiendo del estado de los bits S:2/15, S:33/7, S:33/5 y S:33/6 usted puede tener hasta cuatro instrucciones MSG activas en un momento dado. 3. Si el nodo receptor recibe correctamente el paquete, enva de regreso un ACK (un acuse de recepcin). El ACK hace que el procesador resetee el bit EW y establezca el bit ST. El nodo receptor todava no ha examinado el paquete para ver si entiende su peticin. Tome nota que el nodo receptor no requiere responder dentro de un marco de tiempo dado. Nota importante: Si el nodo receptor falla o se desconecta y vuelve a conectarse la potencia durante este marco de tiempo de una transaccin MSG, usted recibir una respuesta. Por esta razn recomendamos usar un valor de tiempo sobrepasado MSG en su instruccin MSG. El paso 4 no se muestra en el diagrama de temporizacin. 4. Si usted no recibe un ACK, no ocurre el paso 3. En su lugar se recibe un NAK (acuse de recepcin negativo). Cuando esto sucede, el bit ST permanece reseteado. Un NAK indica: el nodo receptor no est all, o no respondi, est muy ocupado, o recibe un paquete alterado.
527
Cuando ocurre un NAK, se resetea el bit EW y se establece el bit NR para una exploracin. La siguiente vez que la instruccin MSG es explorada, se establece el bit ER y se resetea el bit NR. Esto indica que la instruccin MSG fall. Tome nota de que si el nodo receptor est muy ocupado, no se establece el bit ER. En su lugar, la instruccin MSG se vuelve a poner ella misma en la cola para la retransmisin. 5. Despus de la correcta recepcin del paquete, el nodo receptor enva un paquete de respuesta. El paquete de respuesta contendr una de las siguientes respuestas: He realizado correctamente su peticin de escritura. He realizado correctamente su peticin de escritura, y estos son sus datos. No he realizado su peticin, usted tiene un error. En el siguiente fin de exploracin o SVC, despus de la respuesta del nodo receptor, el procesador 5/03 examina el paquete desde el dispositivo receptor. Si la respuesta contiene He realizado correctamente su peticin de escritura, se establece el bit DN y se resetea el bit ST. La funcin de instruccin MSG ha terminado. Si el rengln MSG es falso, el bit EN se resetea la siguiente vez que la instruccin MSG es explorada. Si la respuesta contiene He realizado correctamente su peticin de escritura, y estos son sus datos, se escriben los datos en la tabla de datos, se establece el bit DN y se resetea el bit ST. La funcin de instruccin MSG ha terminado. Si el rengln MSG es falso, el bit EN se resetea la siguiente vez que la instruccin MSG es explorada. Si la respuesta contiene No he realizado su peticin, usted tiene un error, se establece el bit ER y se resetea el bit ST. La funcin de instruccin MSG ha terminado. Si el rengln MSG es falso, el bit EN se resetea la siguiente vez que la instruccin MSG es explorada. Los cuatro buffers MSG son compartidos entre el canal 0 y el canal 1. Cada canal tiene su propia cola MSG de 10 posiciones. El procesador 5/03 descarga las dos colas MSG en los buffers MSG de manera pareja al final de la exploracin o SVC. Esto permite que ambos canales tengan igual acceso a las comunicaciones. Si usted programa una instruccin SVC configurada para servir slo un canal, entonces slo la cola MSG de ese canal ser descargada en los buffers MSG (hasta el siguiente fin de exploracin o SVC cuando ambos canales sern descargados en forma pareja otra vez).
528
Esquemas de bloques de control para un procesador 5/03

El esquema de bloques de control si usted selecciona 500CPU como el dispositivo receptor:
Lectura o escritura, local o remota a un 500CPU
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 Palabra EN ST DN ER CO EW NR TO Nmero de nodo Reservado para longitud en palabras Nmero de archivo Tipo archivo (S, B, T, C, R, N, O, I, M0, M1) Nmero de elemento Nmero de subelemento Reservado (bits de mensaje interno) Valor predefinido temporizador de mensaje Reservado (uso interno solamente) Acumulador temporizador de mensaje Reservado (uso interno solamente) Reservado (uso interno solamente) Reservado (uso interno solamente) WQ Cdigo de error 0 1 2 3 4 5 6 7 8 9 10 11 12 13
El esquema de bloques de control si usted selecciona 485CIF como el dispositivo receptor:

Lectura o escritura, local o remota a un 485CIF
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 Palabra EN ST DN ER CO EW NR TO Nmero de nodo Reservado para longitud en palabras Desplazamiento en palabras No usado No usado No usado Reservado (bits de mensaje interno) Valor predefinido temporizador de mensaje Reservado (uso interno solamente) Acumulador temporizador de mensaje Reservado (uso interno solamente) Reservado (uso interno solamente) Reservado (uso interno solamente) WQ Cdigo de error 0 1 2 3 4 5 6 7 8 9 10 11 12 13
529
Cdigos de error de la instruccin MSG para los procesadores 5/02 y 5/03

Cuando ocurre una condicin de error, el cdigo de error y su descripcin son indicados en la pantalla APS. Remtase al captulo 15 de este manual para obtener una descripcin detallada de los mensajes de error.
Cdigo de error 02H 03H 04H 05H 06H 07H 08H 09H 10H 11H 12H 13H 14H 15H 16H 17H 18H 37H 50H 60H F1H E7H EBH ECH FAH FBH FFH OBH Descripcin de la condicin de error El nodo receptor est ocupado. La instruccin MSG se recargar automticamente. Si otros mensajes estn esperando, el mensaje es colocado al fondo de la pila. El nodo receptor no puede responder porque el mensaje es muy largo. El nodo receptor no puede responder porque no entiende los parmetros de comando. El procesador local est fuera de lnea. El nodo receptor no puede responder porque la funcin solicitada no est disponible. El nodo receptor no responde. El nodo receptor no puede responder. Se ha perdido la conexin del mdem local. El nodo receptor no puede responder debido a parmetros de comando incorrectos o no tiene capacidad para el comando. El archivo local tiene proteccin de archivo constante. Existe error de protocolo de configuracin de canal local. Error de configuracin de MSG local en los parmetros MSG remotos. El driver de comunicacin local es incompatible con la instruccin MSG. Existe error de parmetros de configuracin de canal local. La direccin de puente receptor o local es ms alta que la direccin de nodo mxima. No se acepta servicio local. No se acepta difusin direccin de nodo 255. El mensaje se sobrepas el tiempo permitido en el procesador local. El nodo receptor no tiene memoria. El nodo receptor no puede responder porque el archivo est protegido. El procesador local detecta tipo de archivo receptor invlido. El nodo receptor no puede responder porque la longitud solicitada es muy larga. El nodo receptor no puede responder porque el nodo receptor niega el acceso. El nodo receptor no puede responder porque la funcin solicitada actualmente no est disponible. El nodo receptor no puede responder porque otro nodo es propietario del archivo (tiene acceso nico a archivo). El nodo receptor no puede responder porque otro nodo es propietario del programa (tiene acceso nico a todos los archivos). El canal de comunicacin local est desactivado. El nodo receptor no acepta este tipo de instruccin MSG.
530
Nota importante: Para usuarios de protocolo y conjunto de comandos 1770-6.5.16 DH, DH+, DH-485: El cdigo de error MSG refleja el campo STS de la respuesta a su instruccin MSG. Los cdigos E0 EF representan los cdigos EXT STS 0 F. Los cdigos F0 FC representan los cdigos EXT STS 10 1C.
Comunicaciones de servicio (SVC)

(SVC) Instruccin de salida del procesador 5/02

La instruccin SVC es una instruccin de salida que no tiene parmetros de programacin. Cuando es evaluada como verdadera, la exploracin del programa es interrumpida para ejecutar la parte de servicio de comunicaciones del ciclo operativo. Luego la exploracin contina en la instruccin posterior a la instruccin SVC. Remtase al apndice B del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES para obtener una explicacin del ciclo operativo del procesador. Use esta instruccin para mejorar el rendimiento de comunicacin de su procesador 5/02. Usted no puede colocar una instruccin SVC en una interrupcin STI, interrupcin de E/S o subrutina de fallo del usuario. Los siguientes bits de estado le permiten adaptar de acuerdo a sus requisitos o controlar el servicio de comunicaciones. Remtase al captulo 1 de este manual para obtener informacin adicional sobre el archivo de estado. S:2/5 Comando de entrada DH-485 pendiente S:2/6 Respuesta de mensaje DH-485 pendiente S:2/7 Comando de mensaje de salida DH-485 pendiente S:2/15 Seleccin de servicio de comunicaciones DH-485
SVC
COMUNIC D/SERVICIO Canal 0 (RS232) Canal 1 (DH485)

Cuando se usa un procesador 5/03, la instruccin SVC funciona tal como se describi anteriormente. El procesador 5/03 tambin le permite seleccionar un canal de comunicaciones especfico (0, 1, o ambos) para que reciba servicio. Usted no puede colocar una instruccin SVC en un fallo, DII, STI, o subrutina de suceso de E/S. Los siguientes bits de estado le permiten adaptar de acuerdo a sus requisitos o controlar el servicio de comunicaciones. Remtase al captulo 1 de este manual para obtener informacin adicional sobre el archivo de estado.
Instruccin de salida del procesador 5/03
531
Canal 1 S:2/5 S:2/6 S:2/7 S:2/15 S:33/7 Comando de entrada DH-485 pendiente Respuesta de mensaje DH-485 pendiente Comando de mensaje de salida DH-485 pendiente Seleccin de servicio de comunicaciones DH-485 Seleccin de servicio de mensaje DH-485 S:33/0 S:33/1 S:33/2 S:33/5 S:33/6
Canal 0 Comando de entrada pendiente Respuesta de mensaje pendiente Comando de mensaje de salida pendiente Seleccin se servicio de comunicaciones Seleccin de servicio de mensaje
Servicio de canal
Cuando no se selecciona un canal para que reciba servicio de la instruccin SVC, ese canal normalmente recibe servicio al final de la exploracin. Ejemplo de aplicacin La instruccin SVC se usa cuando usted desea ejecutar una funcin de comunicacin, como por ejemplo la transmisin de un mensaje, antes de la porcin de servicio de comunicacin normal de la exploracin operativa. El siguiente ejemplo muestra cmo usar selectivamente la instruccin SVC.
Bit de comando de mensaje de salida pendiente S:2 ] [ 7
(SVC)
Usted puede colocar este rengln despus de una instruccin de escritura de mensaje. S:2/7 se establece cuando la instruccin de mensaje est habilitada y esperando (siempre que no haya un mensaje que se est transmitiendo actualmente). Cuando se establece S:2/7, la instruccin SVC es evaluada como verdadera y la exploracin del programa es interrumpida para ejecutar la porcin de servicio de comunicaciones de la exploracin operativa. Luego la exploracin contina en la instruccin posterior a la instruccin SVC. Este ejemplo simple supone que el bit de seleccin de servicio de comunicaciones S:2/15 est reseteado y que sta es la nica instruccin MSG activa. Nota importante: Usted puede programar la instruccin SVC, incondicionalmente, a travs de los renglones. Esta es la tcnica de programacin normal para la instruccin SVC. El procesador 5/03 puede pasar una instruccin MSG a travs de una red remota a su destino receptor. (Usted puede hacer un salto a travs de una red). O, el procesador 5/03 puede pasar una instruccin MSG a la red que existe en el otro lado del puente local. Remtase a los diagramas de mensajes remotos en la pgina 525.
532
En el ejemplo de lectura SLC 500 (pgina 520), una instruccin de lectura MSG es iniciada desde un procesador 5/03 a un nodo receptor 5/02 que est ubicado en una red remota DH-485. En el ejemplo de lectura 485CIF (pgina 523), una instruccin MSG es iniciada desde un procesador 5/03 a un nodo receptor 5/40 que est ubicado en la red DH+ ubicada al otro lado del puente local.
533
Captulo
AB
6
Remtase a la pgina: 61 62 63 63 63 64
Instrucciones de interrupcin y E/S

Este captulo presenta las siguientes instrucciones de salida. Uselas con procesadores compactos, 5/01, 5/02 y 5/03, excepto en los casos indicados.
Si desea: Programar una entrada inmediata con mscara Programar una salida inmediata con mscara Programar una inhabilitacin de interrupcin de E/S Programar una habilitacin de interrupcin de E/S Restablecer una interrupcin de E/S pendiente Programar una regeneracin de E/S Use esta instruccin: IIM IOM IID (slo 5/02 y 5/03) IIE (slo 5/02 y 5/03) RPI (slo 5/02 y 5/03) REF (slo 5/02 y 5/03)
Instrucciones adicionales de control
Las siguientes instrucciones tambin son instrucciones de control; sin embargo, puesto que funcionan con interrupciones de E/S y STI, se explican en detalle en sus captulos especficos. Desac con tiempo selec captulo 18 Comienzo con tiempo selec (STS) captulo 18 Activa con tiempo selec captulo 18 Interrupcin E/S captulo 19 Las instrucciones IIE, IID y RPI, presentadas en el captulo 19, Descripcin de interrupciones de E/S, se aplican a interrupciones accionadas por sucesos de E/S.
Ent. inmediata c msc (IIM)

IIM
ENT. INMEDIATA C MASC Slot Mscara
Esta instruccin le permite actualizar datos antes de la exploracin de entrada normal. Cuando la instruccin IIM est habilitada, la exploracin del programa es interrumpida. Los datos de una ranura de E/S especificada son transferidos a travs de una mscara al archivo de datos de entrada, haciendo que los datos estn disponibles para instrucciones despus de la instruccin IIM en el programa de escalera. Esta instruccin opera en las entradas asignadas a una palabra particular de una ranura (16 bits mximo). Para la mscara, un 1 en una posicin de bit de entrada pasa datos desde la fuente al destino. Un 0 inhibe el paso de datos desde la fuente al destino.
Instruccin de salida IIM

ENT. INMEDIATA C MASC Slot Mscara Longitud
Instruccin de salida del procesador 5/03
61
Captulo 6 Instrucciones de interrupcin y E/S
Slot Especifica el nmero de ranura de entrada y el nmero de palabra que pertenece a la ranura. La palabra 0 de una ranura no necesita ser especificada. Los procesadores compactos y 5/01 pueden tener hasta 8 palabras asociadas con la ranura. Los procesadores 5/02 y 5/03 pueden tener hasta 32 palabras asociadas con la ranura (0-31). Ejemplo
I:2 I:2.1 I:1 Entradas de ranura 2, palabra 0 Entradas de ranura 2, palabra 1 Entradas de ranura 1, palabra 0
Mscara Especifica una constante hexadecimal o direccin de registro. Longitud especfico para el 5/03, se usa para transferir ms de una palabra por ranura.
Sal. inmediata c msc (IOM)

IOM
SAL. INMEDIATA C MASC Slot Mscara
Esta instruccin le permite actualizar las salidas antes de la exploracin de salida normal. Cuando la instruccin IOM es habilitada, se interrumpe la exploracin del programa para transferir datos a una ranura de E/S especificada a travs de una mscara. Luego la exploracin del programa contina. Esta instruccin opera en las salidas fsicas asignadas a una palabra particular de una ranura (16 bits mximo). Para la mscara, un 1 en la posicin del bit de salida pasa datos desde la fuente hasta el destino. Un 0 inhibe el paso de datos desde la fuente hasta el destino.
Instruccin de salida IOM

SAL. INMEDIATA C MASC Slot Mscara Longitud
Instruccin de salida procesador 5/03
Slot Especifica el nmero de ranura y el nmero de palabra que pertenece a la ranura. La palabra 0 de una ranura no necesita ser especificada. Los procesadores compactos y 5/01 pueden tener hasta 8 palabras asociadas con la ranura. Los procesadores 5/02 y 5/03 pueden tener hasta 32 palabras asociadas con la ranura (0-31). Ejemplo
O:2 O:1 O:2.1 Salidas de ranura 2, palabra 0 Salidas de ranura 1, palabra 0 Salidas de ranura 2, palabra 1
Mscara Especifica una constante hexadecimal o direccin de registro. Longitud especfico para el 5/03, se usa para transferir ms de una palabra por ranura.
62
Interrupciones accionadas por sucesos de E/S
La funcin de interrupcin accionada por suceso de E/S se usa con mdulos de E/S especiales capaces de generar una interrupcin. Usted debe especificar una subrutina para que sea ejecutada a la recepcin de dicha interrupcin. Use estas instrucciones con los procesadores 5/02 y 5/03. Nota importante: Remtase al captulo 19 antes de usar estas instrucciones en su programa.
IID
INTERRUP E/S DESACTIVA Slots:
Interrupcin E/S desactiva y activa (IID, IIE)

Estas instrucciones generalmente se usan en pares para evitar que ocurran interrupciones de E/S durante porciones crticas en lo que respecta a tiempo y secuencia en su programa principal o subrutina.
IIE
INTERRUP E/S ACTIVA Slots:
Instrucciones de salida
Reinicializacin interrupcin E/S pendiente (RPI)

RPI
REINIC INTERRUP PENDIENTE Slots:
Esta instruccin restablece el estado pendiente de las ranuras especificadas e informa a los mdulos de E/S correspondientes que usted ha cancelado sus peticiones de interrupcin.
Introduzca los nmeros de ranuras de E/S (1 a 30) involucradas. Ejemplos: 6 6,8 6-8 1-30 indica ranura 6 indica ranuras 6 y 8 indica ranuras 6, 7 y 8 indica todas las ranuras
63
Regenerar E/S (REF)

(REF) Instruccin de salida 5/02 solamente

La instruccin REF no tiene parmetros de programacin. Cuando es evaluada como verdadera, la exploracin del programa se interrumpe para ejecutar la exploracin de E/S y porciones del servicio de comunicacin del ciclo operativo (salidas de escritura, servicio de comunicaciones, entradas de lecturas). La exploracin luego contina en la instruccin despus de la instruccin REF. No se puede colocar una instruccin REF en una subrutina DII, subrutina STI, subrutina de E/S, ni en una subrutina de fallo del usuario. ATENCION: El controlador de secuencia y temporizadores de exploracin se restablecen cuando se ejecuta la instruccin REF. Usted debe asegurarse de que no se coloque una instruccin REF dentro de un bucle de programa que no tiene fin. No coloque una instruccin REF dentro de un bucle del programa, a menos que el programa haya sido analizado minuciosamente.
REF
REGENERAR E/S Canal 0 (RS232) Canal 1 (DH485)

La operacin de la instruccin REF en el procesador 5/03 es igual a la del procesador 5/02. Sin embargo, al usar un procesador 5/03 usted tambin puede seleccionar un canal de comunicacin especfico (DF1 es canal 0, DH485 es canal 1, o ambos canales) para que reciban servicio.
Instruccin de salida 5/03 solamente
64
Captulo
AB
7
Remtase a la pgina: 71 72 72 72 72 73 73 73
Instrucciones de comparacin
Las sigientes instrucciones de entrada le permiten comparar valores de datos. Use estas instrucciones con procesadores compactos, 5/01, 5/02 y 5/03, excepto donde se indique lo contrario.
Si desea: Probar si dos valores son iguales Probar si un valor no es igual a un segundo valor Probar si un valor es menor que un segundo valor Probar si un valor es menor o igual que un segundo valor Probar si un valor es mayor que otro Probar si un valor es mayor o igual que un segundo valor Probar porciones de dos valores para ver si son iguales Probar si un valor est dentro del rango lmite de otros dos valores Use esta instruccin: EQU NEQ LES LEQ GRT GEQ MEQ LIM (5/02 y 5/03 solamente)
Descripcin general de instrucciones de comparacin
La siguiente informacin general corresponde a las instrucciones de comparacin.
Direcciones de palabra indexada

Con los procesadores 5/02 y 5/03, usted tiene la opcin de usar direcciones de palabra indexada para los parmetros de instruccin que especifican direcciones de palabra. El direccionamiento indexado se describe en el captulo 5 del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES.
Igual (EQU)
EQU
IGUAL Fuente A Fuente B
Use la instruccin EQU para probar si dos valores son iguales. Si la fuente A y la fuente B son iguales, la instruccin es lgicamente verdadera. Si estos valores no son iguales, la instruccin es lgicamente falsa.
Usted debe introducir una direccin de palabra para la fuente A. Puede introducir una constante de programa o una direccin de palabra para la fuente B. Los enteros con signo se almacenan en forma de complemento a dos.
71
Instruccin de entrada
Captulo 7 Instrucciones de comparacin EQU, NEQ, LES, LEQ, GRT, GEQ, MEQ, LIM
Diferente (NEQ)
NEQ
DIFERENTE Fuente A Fuente B
Use la instruccin NEQ para probar si dos valores no son iguales. Si la fuente A y la fuente B no son iguales, la instruccin es lgicamente verdadera. Si los dos valores son iguales, la instruccin es lgicamente falsa.
Menor que (LES)

LES
MENOR QUE Fuente A Fuente B
Use la instruccin LES para probar si un valor (fuente A) es menor que otro (fuente B). Si la fuente A es menor que el valor en la fuente B, la instruccin es lgicamente verdadera. Si el valor en la fuente A es mayor o igual al valor en la fuente B, la instruccin es lgicamente falsa.
Menor o igual que (LEQ)

LEQ
MENOR O IGUAL QUE Fuente A Fuente B
Use la instruccin LEQ para probar si un valor (fuente A) es menor o igual a otro (fuente B). Si el valor en la fuente A es menor o igual al valor en la fuente B, la instruccin es lgicamente verdadera. Si el valor en la fuente A es mayor que el valor en la fuente B, la instruccin es lgicamente falsa.
Mayor que (GRT)

GRT
MAYOR QUE Fuente A Fuente B
Use la instruccin GRT para probar si un valor (fuente A) es mayor que otro (fuente B). Si el valor en la fuente A es mayor que el valor en la fuente B, la instruccin es lgicamente verdadera. Si el valor en la fuente A es menor o igual al valor en la fuente B, la instruccin es lgicamente falsa.
72
Mayor o igual que (GEQ)

GEQ
MAYOR O IGUAL QUE Fuente A Fuente B
Use la instruccin GEQ para probar si un valor (fuente A) es mayor o igual que otro (fuente B). Si el valor en la fuente A es mayor o igual que el valor en la fuente B, la instruccin es lgicamente verdadera. Si el valor en la fuente A es menor que el valor en la fuente B, la instruccin es lgicamente falsa.
Comp. c msc para igual (MEQ)

MEQ
IGUAL C MASCARA Fuente Mscara Comparac.
Use la instruccin MEQ para comparar datos en una direccin fuente con datos en una direccin de referencia. El uso de esta instruccin permite que porciones de los datos sean enmascarados por una palabra separada.
Introduccin de parmetros Fuente es la direccin del valor que usted desea comparar. Mscara es la direccin de la mscara a travs de la cual la instruccin
transfiere datos. La mscara puede ser un valor hexadecimal. Comparacin es un valor entero o la direccin de la referencia. Si los 16 bits de datos en la direccin fuente son iguales a los 16 bits de datos en la direccin de comparacin (menos los bits enmascarados), la instruccin es verdadera. La instruccin se hace falsa tan pronto como detecta un error de comparacin. Los bits en la palabra con mscara enmascaran datos cuando se restablecen; cuando se establecen pasan datos.
Test lm (LIM)
LIM
TEST LIM Lm inf Test Lm sup
Use la instruccin LIM para probar valores dentro o fuera de un rango especificado, dependiendo de cmo seleccion los lmites. Use esta instruccin con los procesadores 5/02 y 5/03.
Para programar la instruccin LIM usted debe proporcionar valores de lmite inferior, Test y lmite superior. Estos valores pueden ser direcciones de palabra o constantes de programa, restringidos a las siguientes combinaciones: Si el parmetro Test es una constante de programa, los parmetros de Lmite inferiory Lmite superior deben ser direcciones de palabra. Si el parmetro de Test es una direccin de palabra, los parmetros de Lmite inferior y Lmite superior pueden ser una constante de programa o una direccin de palabra.
73
Estado verdadero/falso de la instruccin Si el lmite inferior tiene un valor igual o menor que el lmite superior, la instruccin es verdadera cuando el valor de prueba est entre los lmites o es igual a uno de los lmites. Si el valor de prueba est fuera de los lmites, la instruccin es falsa. Esto se ilustra en la siguiente figura.
Falso 32,768 Verdadero Lmite inferior Lmite superior Falso + 32,767
Ejemplo, lmite inferior menor que lmite superior: Lmite inf. 5 Lmite sup. 8 Inst. es verdadera cuando prueba es 5a8 Inst. es falsa cuando prueba es 32,768 a 4 y 9 a 32,767
Si el lmite inferior tiene un valor mayor que el lmite superior, la instruccin es falsa cuando el valor de prueba est entre los lmites. Si el valor de prueba es igual o uno de los lmites o est fuera de los lmites, la instruccin es verdadera. Esto se ilustra en la siguiente figura.
Verdadero 32,768 Lmite superior Falso Verdadero Lmite inferior + 32,767
Ejemplo, lmite inferior mayor que lmite superior: Lmite inf. 8 Lmite sup. 5 Inst. es verdadera cuando prueba es 32,768 a 5 y 8 a 32,767 Inst. es falsa cuando prueba es 6y7
74
Captulo
AB
Instrucciones matemticas
Las siguientes instrucciones de salida le permiten realizar operaciones de clculo y matemticas en palabras individuales. Use estas instrucciones con procesadores compactos, 5/01, 5/02 y 5/03, excepto cuando se indique lo contrario.
Si desea: Sumar dos valores Restar dos valores Multiplicar un valor por otro Dividir un valor por otro Realizar una doble divisin Cambiar el signo del valor fuente y colocarlo en el destino Establecer todos los bits de una palabra en cero Convertir un entero a BCD Convertir un valor BCD a un valor entero Multiplexar datos Encontrar la raz cuadrada de un valor Escalar un valor Use esta instruccin: ADD SUB MUL DIV DDV NEG CLR TOD FRD DCD SQR (slo 5/02 y 5/03) SCL (slo 5/02 y 5/03) Remtase a la pgina: 83 83 86 86 87 87 88 88 811 814 815 815
Tcnicas de aplicacin con procesadores 5/02 series C y posteriores y 5/03 Suma y resta de 32 bits
Remtase al captulo 1 de este manual para obtener detalles respecto al bit S:2/14.
Descripcin general de instrucciones matemticas
La siguiente informacin general corresponde a las instrucciones matemticas.
Parmetros de instruccin Fuente es la(s) direccin(es) del(los) valor(es) en el(los) cual(es) se va a

realizar la operacin matemtica, lgica o de transferencia. Esto puede ser direcciones de palabra o constantes de programa. Una instruccin que tiene dos operandos fuente no acepta constantes de programa en ambos operandos. Destino es la direccin del resultado de la operacin. Los enteros con signo se almacenan en forma de complemento a dos y se aplican a los parmetros de fuente y destino.
81
Captulo 8 Instrucciones matemticas ADD, SUB, MUL, DIV, DDV, NEG, CLR, TOD, FRD, DCD, SQR, SCL

Con los procesadores 5/02 y 5/03 usted tiene la opcin de usar direcciones de palabra indexada para parmetros de instruccin que especifican direcciones de palabra. El direccionamiento indexado se describe en el captulo 5 del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES.
Uso de bits de estado aritmtico

Despus que una instruccin es ejecutada, los bits de estado aritmtico en el archivo de estado son actualizados: Acarreo (C), S:0/0 Se establece si un acarreo es generado; de lo contrario se resetea. Desbordamiento (V), S:0/1 Indica que el resultado de una instruccin matemtica no entra en el destino designado. Cero (Z), S:0/2 Indica un valor de 0 despus de una instruccin matemtica, de transferencia o lgica. Signo (S), S:0/3 Indica un valor negativo (menos de 0) despus de una instruccin matemtica, de transferencia o lgica.
Bit de interrupcin de desbordamiento, S:5/0

El bit de error menor (S:5/0) se establece con la deteccin de un desbordamiento matemtico o divisin por cero. Si este bit se establece con la ejecucin de una instruccin END, se declara una instruccin TND, o una instruccin REF, el cdigo de error mayor recuperable es 0020.
Registro matemtico, S:13 y S:14

La palabra de estado S:13 contiene la palabra menos significativa de los valores de 32 bits de las instrucciones MUL y DDV. Contiene el residuo para las instrucciones DIV y DDV. Tambin contiene los primeros cuatro dgitos BCD para las instrucciones FRD y TOD. En aplicaciones donde ocurre un desbordamiento matemtico o divisin por cero, usted puede evitar un fallo CPU, usando una instruccin de desbloqueo (OTU) con direccionamiento S:5/0 en su programa. El rengln debe estar entre el punto de sobreflujo y la instruccin END, TND, o REF. La palabra de estado S:14 contiene la palabra ms significativa de los valores de 32 bits de las instrucciones MUL y DDV. Contiene el cociente no redondeado para las instruciones DIV y DDV. Tambin contiene el dgito ms significativo (dgito 5) para las instrucciones TOD y FRD.
82
Suma (ADD)
ADD
SUMA Fuente A Fuente B Dest
Use la instruccin ADD para aadir un valor (fuente A) a otro valor (fuente B) y colocar el resultado en el destino.
Bits de estado aritmtico

Con este bit: Acarreo (C) El procesador: establece si se genera el acarreo; de lo contrario restablece. establece si detecta un desbordamiento de capacidad en el destino; de lo contrario restablece. En el desbordamiento, tambin se establece el indicador de error menor. El valor 32,768 32,767 es colocado en el destino. Excepcin: Si usted est usando un procesador 5/02 5/03 serie C o posterior y tiene S:2/14 (bit de seleccin de desbordamiento matemtico) establecido, entonces el desbordamiento sin signo, truncado permanece en el destino. establece si el resultado es cero; de lo contrario restablece. establece si el resultado es negativo; de lo contrario restablece.
Desbordamiento (V)
Cero (Z) Signo (S)
Registro matemtico
Contenido inalterado.
Resta (SUB)
SUB
RESTA Fuente A Fuente B Dest
Use la instruccin SUB para restar un valor (fuente B) de otro (fuente A) y colocar el resultado en el destino.

Con este bit: Acarreo (C) El procesador: establece si se genera un prstamo (borrow); de lo contrario restablece. establece si hay desbordamiento inferior; de lo contrario restablece. En el desbordamiento, tambin se establece el indicador de error menor. El valor 32,768 32,767 es colocado en el destino. Excepcin: Si usted est usando un procesador 5/02 5/03 serie C o posterior y tiene S:2/14 (bit de seleccin de desbordamiento matemtico) establecido, entonces el desbordamiento sin signo, truncado permanece en el destino. establece si el resultado es cero; de lo contrario restablece. establece si el resultado es negativo; de lo contrario restablece.
Desbordamiento (V)
Cero (Z) Signo (S)
Registro matemtico
83
Suma y resta de 32 bits Procesadores 5/02 y 5/03 series C y posteriores
Con el procesador 5/02 serie C y el procesador 5/03, usted tiene la opcin de realizar suma y resta de enteros con signo de 16 bits (igual que con los procesadores 5/02 serie B), o suma y resta de enteros con signo de 32 bits. Esto lo facilita el bit de archivo de estado S:2/14 (bit de seleccin de desbordamiento matemtico).
Bit de seleccin de desbordamiento matemtico S:2/14

Establezca este bit cuando piense usar suma y resta de 32 bits. Cuando S:2/14 est establecido, y el resultado de una instruccin ADD, SUB, MUL, DIV, o NEG no puede ser representado en la direccin de destino (debido a un desbordamiento de capacidad o desbordamiento inferior matemtico): Se establece el bit de desbordamiento de capacidad S:0/1. Se establece el bit de interrupcin de desbordamiento S:5/0. La direccin de destino contiene los 16 bits menos significativos truncados sin signo del resultado. La condicin por defecto de S:2/14 es restablecida (0). Esto proporciona la misma operacin que la del procesador 5/02 serie B. Cuando se restablece S:2/14, y el resultado de una instruccin ADD, SUB, MUL, DIV, o NEG no puede ser representada en la direccin de destino (desbordamiento inferior o desbordamiento de capacidad): Se establece el bit de desbordamiento S:0/1. Se establece el bit de interrupcin de desbordamiento S:5/0. La direccin de destino contiene 32767 si el resultado es positivo o 32768 si el resultado es negativo. Tome nota de que el bit de estado S:2/14 no tiene efecto alguno en la instruccin DDV. Adems, no tiene ningn efecto en el contenido del registro matemtico cuando se usan instrucciones MUL y DIV. Nota importante: El procesador 5/03 slo interroga a este bit cuando se va al modo de marcha (Run). Cualquier cambio hecho a este bit durante el modo de marcha no tiene ningn efecto en la operacin del sistema. Use la funcin de control de datos para hacer esta seleccin antes de introducir el modo de marcha. Ejemplo de suma de 32 bits El siguiente ejemplo muestra cmo se aade un entero con signo de 16 bits a un entero con signo de 32 bits. Recuerde que S:2/14 debe estar establecido para la suma de 32 bits. Tome nota de que el valor de los 16 bits ms significativos (B3:3) del nmero de 32 bits es incrementado en un valor de 1 si se establece el bit de acarreo S:0/0, y es decrementado en un valor de 1 si el nmero que se est aadiendo (B3:1) es negativo. Para evitar que ocurra un error mayor al final de la exploracin, usted debe desbloquear el bit de interrupcin de desbordamiento S:5/0, tal como se muestra.
84
Aada el valor de 16 bits B3:1 al valor de 32 bits B3:3 B3:2 Operacin de suma
Sumando B3:3 B3:2 Sumando B3:1 Suma B3:3 B3:2
Binario
Hex
Decimal
203,072 21,928 225,000
0000 0000 0000 0011 0001 1001 0100 0000 0003 1940 0101 0101 1010 1000 55A8 0000 0000 0000 0011 0110 1110 1110 1000 0003 6EE8
El dispositivo de programacin muestra valores decimales de 16 bits solamente. El valor decimal de un entero de
32 bits es derivado del valor hexadecimal o binario mostrado. Por ejemplo, 0003 1940 hex. es 16 4x3 + 16 3x1 + 16 2x9 + 16 1x4 + 16 0x0 = 203,072.
B3 ] [
B3 [OSR] 1 0
ADD
SUMA Fuente A B3:1 0101010110101000 Fuente B B3:2 0001100101000000 Dest B3:2 0001100101000000
Cuando el rengln se hace verdadero para una sla exploracin, B3:1 se aade a B3:2. El resultado se coloca en B3:2.
S:0 ] [ 0
ADD
SUMA Fuente A 1
Si se genera un acarreo (S:0/0 establecido), se aade 1 a B3:3.
Fuente B B3:3 0000000000000011 Dest B3:3 0000000000000011
B3 ] [ 31
SUB
RESTA Fuente A B3:3 0000000000000011 Fuente B 1 Dest B3:3 0000000000000011
Si B3:1 es negativo (B3/31 establecido), se resta 1 de B3:3.
S:5 (U) 0 END
El bit de interrupcin de sobreflujo S:5/0 es desbloqueado para evitar que ocurra un error mayor al final de la exploracin.
Nota de aplicacin: Usted puede usar el rengln anterior con una instruccin DDV y un contador para encontrar el valor promedio de B3:1.
85
Multiplicacin (MUL)
MUL
MULTIPLICACION Fuente A Fuente B Dest
Use la instruccin MUL para multiplicar un valor (fuente A) por otro (fuente B) y colocar el resultado en el destino.

Con este bit: Acarreo (C) El procesador: siempre restablece. establece si detecta un desbordamiento de capacidad en el destino; de lo contrario restablece. En el desbordamiento, tambin se establece el indicador de error menor. El valor 32,768 32,767 es colocado en el destino. Excepcin: Si usted est usando un procesador 5/02 5/03 serie C o posterior y tiene S:2/14 (bit de seleccin de desbordamiento matemtico) establecido, entonces el desbordamiento sin signo, truncado, permanece en el destino. establece si el resultado es cero; de lo contrario restablece. establece si el resultado es negativo; de lo contrario restablece.
Desbordamiento (V)
Cero (Z) Signo (S)
Registro matemtico
Contiene el entero con signo de 32 bits resultado de la operacin de multiplicacin. Este resultado es vlido en desbordamiento.
Divisin (DIV)
DIV
DIVISION Fuente A Fuente B Dest
Use la instruccin DIV para dividir un valor (fuente A) por otro (fuente B). Luego, el cociente redondeado es colocado en el destino. Si el residuo es 0.5 o mayor, el redondeo ocurre en el destino. El cociente no redondeado se almacena en la palabra ms significativa del registro matemtico. El residuo se coloca en la palabra menos significativa del registro matemtico.

Instruccin de salida Con este bit: Acarreo (C) El procesador: siempre restablece. establece si se detecta divisin por cero o desbordamiento de capacidad; de lo contrario restablece. En el desbordamiento, tambin se establece el indicador de error menor. El valor 32,767 es colocado en el destino. Excepcin: Si usted est usando un procesador 5/02 5/03 serie C o posterior y tiene S:2/14 (bit de seleccin de desbordamiento matemtico) establecido, entonces el desbordamiento sin signo, truncado, permanece en el destino. establece si el resultado es cero; de lo contrario restablece; indefinido si se establece desbordamiento. establece si el resultado es negativo; de lo contrario restablece; indefinido si se establece desbordamiento.
Desbordamiento (V)
Cero (Z) Signo (S)
86
Registro matemtico
El cociente no redondeado se coloca en la palabra ms significativa, el residuo se coloca en la palabra menos significativa.
Doble divisin (DDV)

DDV
DOBLE DIVISION Fuente Dest
El contenido del registro matemtico es dividido por el valor fuente. El cociente redondeado se coloca en el destino. Si el residuo es 0.5 o mayor, el redondeo ocurre en el destino. El cociente no redondeado se coloca en la palabra ms significativa del registro matemtico. El residuo se coloca en la palabra menos significativa del registro matemtico.
Bits de estado aritmetico

Con este bit: Acarreo (C) El procesador: siempre restablece. establece si hay divisin por cero o si el resultado es mayor que 32,767 o menor que 32,768; de lo contrario restablece. En el desbordamiento, tambin se establece el indicador de error menor. El valor 32,767 se coloca en el destino. establece si el resultado es cero; de lo contrario restablece. establece si el resultado es negativo; de lo contrario restablece; indefinido si se establece desbordamiento.
Desbordamiento (V)
Cero (Z) Signo (S)
Registro matemtico
Inicialmente contiene el dividendo de la operacin DDV. Con la ejecucin de la instruccin, el cociente no redondeado es colocado en la palabra ms significativa del registro matemtico. El residuo es colocado en la palabra menos significativa del registro matemtico.
Cambio signo (NEG)

NEG
CAMBIO SIGNO Fuente Dest
Use la instruccin NEG para cambiar el signo de la fuente y luego colquelo en el destino. El destino contiene el complemento de dos de la fuente. Por ejemplo, si la fuente es 5, el destino sera 5.

Instruccin de salida Con este bit: Acarreo (C) El procesador: resetea si hay 0 o desbordamiento, de lo contrario establece. establece si hay desbordamiento, de lo contrario restablece. El valor 32,767 es colocado en el destino. Excepcin: Si usted est usando un procesador 5/02 5/03 serie C o posterior y tiene S:2/14 establecido, entonces el desbordamiento sin signo, truncado, permanece en el destino. establece si el resultado es cero; de lo contrario restablece. establece si el resultado es negativo; de lo contrario restablece. 87
Desbordamiento (V)
Cero (Z) Signo (S)
Registro matemtico
Borrar (CLR)
CLR
BORRAR Dest
Use la instruccin CLR para establecer en cero el valor de destino de una palabra .

Instruccin de salida Con este bit: Acarreo (C) Desbordamiento (V) Cero (Z) Signo (S) El procesador: siempre restablece. siempre restablece. siempre establece. siempre restablece.
Registro matemtico
Convertir a BCD (TOD)

TOD
A BCD Fuente Dest S:13 00000000
Use esta instruccin para convertir enteros de 16 bits a valores BCD. Con los procesadores compactos y 5/01, el destino slo puede ser el registro matemtico. Con los procesadores 5/02 y 5/03, el parmetro de destino puede ser una direccin de palabra en cualquier archivo de datos, o puede ser el registro matemtico, S:13 y S:14. Si el valor entero que usted introduce es negativo, el signo es ignorado y la conversin ocurre como si el nmero fuera positivo. Por ejemplo, el valor absoluto del nmero es usado para la conversin.
Instruccin de salida Procesadores compactos, 5/01 TOD

A BCD Fuente Dest

Con este bit: Acarreo (C) Desbordamiento (V) Cero (Z) Signo (S) El procesador: siempre restablece. establece si el resultado BCD es mayor de 9999. El desbordamiento resulta en un error menor. establece si el valor de destino es cero. establece si la palabra fuente es negativa; de lo contrario restablece.
Instruccin de salida Procesadores 5/02 y 5/03
Registro matemtico (cuando se usa)

Contiene el resultado BCD de 5 dgitos de la conversin. Este resultado es vlido en el desbordamiento.
88
Ejemplo 1 procesadores 5/02 y 5/03 El valor entero 9760 almacenado en N7:3 es convertido a BCD y el equivalente BCD es almacenado en N10:0. El mximo valor BCD posible es 9999.
TOD
A BCD Fuente Dest N7:3 9760 N10:0 9760
APS muestra el valor de destino en BCD (en el control de datos, N10:0 se muestra como 26784, decimal).
0010 0110 0010 0000
N7:3 Decimal
N10:0 BCD 4 dgitos
1001 0111 0110 0000
Ejemplo 2 procesadores compactos, 5/01, 5/02 y 5/03 El valor entero 32760 almacenado en N7:3 se convierte a BCD. El valor BCD de 5 dgitos se almacena en el registro matemtico. Los 4 dgitos ms bajos del valor BCD se transfieren a la palabra de salida O:2 y el dgito restante se transfiere a travs de una mscara a la palabra de salida O:3. Cuando use el registro matemtico como el parmetro de destino en la instruccin TOD, el mximo valor BCD posible es 32767. Sin embargo, para valores BCD por encima de 9999, se establece el bit de desbordamiento, resultando tambin en el establecimiento del bit de error menor S:5/0. Su programa de escalera puede desbloquear S:5/0 antes del final de la exploracin para evitar el error mayor 0020, tal como se hizo en este ejemplo.
89
3 2 7 6 0
N7:3 Decimal
S:13 & S:14 BCD de 5 dgitos

0
15
15
S:14
S:13
Este ejemplo ejecutar la salida del valor absoluto (0-32767) contenido en N7:3 como 5 dgitos BCD en las ranuras de salida 2 y 3. TOD ] [
A BCD Fuente Dest N7:3 32760 S:13 00032760
APS muestra S:13 y S:14 en BCD. Bit de error menor
Bit de desbordamiento S:0 ] [ 1 MOV

MOVER Fuente Dest S:13 10080 O:2.0 10080
S:5 (U) 0
0010 0111 0110 0000
MVM
MOVER C MASCARA Fuente S:14 3 Mscara 000F Dest O:3.0 3 0000 0000 0000 0011
810
Convertir de BCD (FRD)

FRD
DE BCD Fuente Dest S:13 00000000
Use esta instruccin para convertir valores BCD a valores enteros. Con los procesadores compactos y 5/01, la fuente slo puede ser el registro matemtico. Con los procesadores 5/02 y 5/03, el parmetro de fuente puede ser una direccin de palabra en cualquier archivo de datos o puede ser el registro matemtico S:13.
Instruccin de salida Procesadores compactos y 5/01 FRD

DE BCD Fuente Dest

Con este bit: Acarreo (C) Desbordamiento (V) Cero (Z) Signo (S) El procesador: siempre restablece. establece si la fuente no contiene un valor BCD o el valor que se va a convertir es mayor de 32,767; de lo contrario restablece. El desbordamiento resulta en un error menor. establece si el valor de destino es cero. siempre restablece.
Instruccin de salida Procesadores 5/02 y 5/03
Nota importante: Recomendamos que siempre proporcione filtro de la lgica de escalera de todos los dispositivos de entrada BCD antes de realizar la instruccin FRD. La ms pequea diferencia en retardo del filtro de entrada punto a punto puede causar que la instruccin FRD tenga un desbordamiento debido a la conversin de un dgito que no es BCD.
S:1 ]/[ 15 EQU
IGUAL Fuente A Fuente B N7:1 I:2
FRD
DE BCD Fuente Dest I:2 N7:2
MOV
MOVER Fuente Dest I:2 N7:1
En el ejemplo anterior, los dos renglones causan que el procesador verifique que el valor en la ranura 2 (I:2) permanece igual por dos exploraciones consecutivas antes de que ejecute la instruccin FRD. Esto evita que la instruccin FRD convierta un valor que no es BCD durante un cambio de valor de entrada.
Registro matemtico (cuando se usa)

Se usa como la fuente para convertir el rango de nmero completo de un registro.
811
Ejemplo 1 procesadores 5/02 y 5/03 El valor BCD 9760 en la fuente N7:3 es convertido y almacenado en N10:0. El mximo valor fuente es 9999, BCD.
FRD
DE BCD Fuente Dest N7:3 9760 N10:0 9760
APS muestra la fuente en BCD.
9 7 6 0 N7:3 BCD de 4 dgitos 1001 0111 0110 0000
9 7 6 0 N10:0 Decimal 0010 0110 0010 0000
Ejemplo 2 procesadores compactos, 5/01, 5/02 y 5/03 El valor BCD 32760 en el registro matemtico es convertido y almacenado en N10:0. El valor fuente mximo es 32767, BCD.
FRD
DE BCD Fuente Dest S:13 00032760 N10:0 32760
APS muestra S:13 y S:14 en BCD.
0000 0000 0000 0011
0010 0111 0110 0000
15
0
S:14
0 0
0
3
15
2
S:13
7 6
0
0
BCD de 5 dgitos
3 2 7 6 0 N10:0 Decimal 0111 1111 1111 1000
Usted debe convertir valores BCD a enteros antes de manipularlos en su programa de escalera. Si no convierte los valores, el procesador los manipula como enteros y su valor se pierde. Nota importante: Si el registro matemtico (S:13 y S:14) se usa como la fuente para la instruccin FRD y el valor BCD no se excede de 4 dgitos, asegrese de resetear la palabra S:14 antes de ejecutar la instruccin FRD. Si S:14 no es reseteada y esta palabra contiene un valor de otra instruccin matemtica ubicada en otro lugar en el programa, se colocar un valor decimal incorrecto en la palabra de destino.
812
A continuacin se muestra el reseteado de S:14 antes de ejecutar la instruccin FRD.

I:1 ] [ 0 MOV
MOVER Fuente Dest N7:2 4660 S:13 4660 0001 0010 0011 0100
CLR
BORRAR Dest S:14 0
FRD
DE BCD Fuente Dest S:13 00001234 N7:0 1234
APS muestra S:13 y S:14 en BCD.

0000 0100 1101 0010
Cuando se establece la condicin de entrada (1) se transfiere un valor BCD (transferido desde un interruptor manual de 4 dgitos por ejemplo) desde la palabra N7:2 hasta el registro matemtico. Entonces la palabra de estado S:14 es reseteada para cerciorarse de que no hay datos no deseados presentes cuando la instruccin FRD es ejecutada.
813
Decodi 4 a 1 de 16 (DCD)
DCD
DECODI 4 a 1 de 16 Fuente Dest
Cuando el rengln es verdadero, esta instruccin de salida activa un bit de la palabra de destino. El bit particular que se active depende del valor de los primeros cuatro bits de la palabra fuente. Vea la siguiente tabla. Use esta instruccin para multiplexar datos y para aplicaciones tales como interruptores rotativos, teclados, bancos de interruptores, etc.
Fuente
Bit 1504 03 02 01 00 x x x x x x x x x x x x x x x x 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Destino
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Introduccin de parmetros Fuente es la direccin que contiene la informacin de decodificacin de

bits. Slo los primeros cuatro bits (0-3) se usan para la instruccin DCD. Los bits restantes pueden ser usados para otras necesidades especficas para la aplicacin. Cambie el valor de los primeros cuatro bits de esta palabra para seleccionar un bit de la palabra de destino. Destino es la direccin de la palabra que va a decodificarse. Slo se activa un bit de esta palabra a la vez, dependiendo del valor de la palabra fuente.

No son afectados.
Registro matemtico
814
Raz cuadrada (SQR)

SQR
RAIZ CUADRADA Fuente Dest
Cuando esta instruccin es evaluada como verdadera, se calcula la raz cuadrada del valor absoluto de la fuente y el resultado redondeado se coloca en el destino. Use esta instruccin con los procesadores 5/02 y 5/03. La instruccin calcula la raz cuadra de un nmero negativo sin desbordamiento ni fallos. En aplicaciones donde el valor fuente puede ser negativo, use una instruccin de comparacin para evaluar el valor fuente, para determinar si el destino puede ser invlido.

Con este bit: Acarreo (C) Desbordamiento (V) Cero (Z) Signo (S) El procesador: est reservado. siempre restablece. establece cuando el valor de destino es cero. siempre restablece.
Registro matemtico
Escalado datos (SCL)

SCL
ESCALADO Fuente Rate [/10000] Desplaz Dest
Cuando esta instruccin es verdadera, el valor en la direccin fuente se multiplica por el valor de Rate (frecuencia). El resultado redondeado se aade al valor de desplazamiento y se coloca en el destino. Use esta instruccin con los procesadores 5/02 y 5/03. Ejemplo
SCL
ESCAlADO Source N7:0 100 Veloc [/10000] 25000 Desplaz Dest 127 N7:1 377
La fuente 100 se multiplica por 25000 y se divide entre 10000 y se aade 127. El resultado 377 se coloca en el destino.
Nota importante: Cada vez que ocurre un desbordamiento inferior o un desbordamiento de capacidad en el archivo de destino, el programa debe restablecer el bit de error menor S:5/0. Esto debe ocurrir antes del final de la exploracin actual, para evitar que se declare el cdigo de error mayor 0020. Esta instruccin puede tener un desbordamiento de capacidad antes de que se aada el valor de desplazamiento.
815
Tome nota que el trmino veloc algunas veces es referido como slope (inclinacin). La funcin de velocidad est limitada al rango de 3.2768 a 3.2767. Por ejemplo, 32768/10000 a +32767/10000.
El valor para los siguientes parmetros est entre 32,768 y 32,767. Fuente puede ser una constante de programa o una direccin de palabra. Rate (o inclinacin) es el valor positivo o negativo que usted introduce dividido entre 10,000. Puede ser una constante de programa o una direccin de palabra. Desplazamiento puede ser una constante de programa o una direccin de palabra.

Con este bit: Acarreo (C) El procesador: est reservado. establece si se detecta un desbordamiento; de lo contrario restablece. Con un desbordamiento tambin se establece el bit de error menor S:5/0, y el valor 32,768 32,767 se coloca en el destino. Antes de aplicar un valor de desplazamiento se verifica la presencia de un desbordamiento. establece cuando el valor de destino es cero. establece si el valor de destino es negativo; de lo contrario restablece.
Desbordamiento (V)
Cero (Z) Signo (S)
Si el resultado de Source multiplicado por Rate, dividido entre 10000 es mayor que 32767, la instruccin SCL
tiene un desbordamiento, causando el error 0020 (bit de error menor), y coloca 32767 en el destino. Esto ocurre independientemente del desplazamiento actual.
Registro matemtico
816
Ejemplo de aplicacin 1 Conversin de seal de entrada analgica de 4 mA 20 mA a variable de proceso PID

16,383 (Escalado mx.)
Valor de escalado
0 (Escalado mn.) 3,277 (Entrada mn.) 16,384 (Entrada mx.) Valor de entrada
Clculo de la relacin lineal Use las siguientes ecuaciones par expresar la relacin lineal entre el valor de entrada y el valor de escalado resultante:
Valor de escalado = (valor de entrada por rate) + offset Veloc = (escalado mx. escalado mn.) / (entrada mx. entrada mn.) (16,383 0) / (16,384 3277) = 1.249 (o 12490/10000) Desplazamiento = escalado mn. (entrada mn. x rate) 0 (3277 1.249) = 4093
817
Ejemplo de aplicacin 2 Escalado de una entrada analgica para controlar una salida analgica
32,764 10 V (Escalado mx.)
Valor escalado
0 0V (Escalado mn.) 3,277 4 mA (Entrada mn.) Valor de entrada 16,384 20 mA (Entrada mx.)
Clculo de la relacin lineal Use las siguientes ecuaciones para calcular las unidades de escalado:
Valor escalado = (valor de entrada x rate) + offset Veloc = (escalado mx. escalado mn.) / (entrada mx. entrada mn.) (32,764 0) / (16,384 3277) = 2.4997 ( 24,997/10000) Desplazamiento = escalado mn. (entrada mn. x rate) 0 (3277 2.4997) = 8192
Los valores desplazamiento y rate anteriores son correctos para la instruccin SCL. Sin embargo, si la entrada se excede de 13,107 la instruccin tiene un desbordamiento. Por ejemplo:
17 mA = 13926 2.4997 = 34810 (desbordamiento actual) 34810 8192 = 26618
Tome nota de que el desbordamiento ocurri a pesar que el valor final era correcto. Esto sucede porque la condicin de desbordamiento ocurri durante el clculo de rate. Para evitar un desbordamiento, recomendamos desplazar la relacin lineal a lo largo del eje del valor de entrada y reducir los valores.
818
El siguiente grfico muestra la relacin lineal desplazada. El valor de entrada mnimo de 3,277 se resta del valor de entrada mximo de 16,384 resultando en el valor de 13,107.
32,764 10 V (Escalado mx.)
Valor escalado
0 0V (Escalado mn.) 0 4 mA (Entrada desplazada mn.) 13,107 20 mA (Entrada desplazada mx.)
Valor de entrada
Clculo de la relacin lineal Use las siguientes ecuaciones para calcular las unidades de escalado:
Valor escalado = (valor de entrada x rate) + offset Veloc = (escalado mx. escalado mn.) / (entrada mx. entrada mn.) (32,764 0) / (13,107 0) = .40 ( 40,000/10000) Desplazamiento = escalado mn. (entrada mn. x rate) 0 (0 .40) = 0
En este ejemplo, la instruccin SLC es introducida en el programa de lgica de escalera como sigue:
Aplique el desplazamiento SUB
RESTA Fuente A Fuente B Dest I:1.0 3277 N7:0
Entrada analgica
Valor analgico desplazado de escalado SCL

ESCALADO Fuente Rate [/10000] Desplaz Dest N7:0 40000 0 O:2.0
Salida analgica
819
Captulo
AB
9
Remtase a la pgina: 92
Instrucciones de transferencia y lgicas

Las siguientes instrucciones de salida le permiten realizar operaciones de transferencia y lgicas en palabras individuales. Use estas instrucciones con procesadores compactos, 5/01, 5/02 y 5/03.
Si desea: Transferir el valor de la fuente al destino Transferir datos desde una fuente a una porcin seleccionada del destino Realizar una operacin AND (Y) Realizar una operacin O inclusivo Realizar una operacin O exclusivo Realizar una operacin NOT (NO) Use esta instruccin: MOV
MVM
93
AND OR XOR NOT
94 95 96 96
Descripcin general de instrucciones de transferencia y lgicas
La siguiente informacin general corresponde a instrucciones de transferencia y lgicas.
Parmetros de instruccin Fuente es la direccin del valor en el cual se va a realizar la operacin

lgica o de transferencia. Puede ser una direccin de palabra o una constante de programa. Si la instruccin tiene dos operandos de fuente, no acepta constantes de programa en ambos operandos. Destino es la direccin del resultado de una operacin de transferencia o lgica. Debe ser una direccin de palabra.

Con los procesadors 5/02 y 5/03, usted tiene la opcin de usar direcciones de palabra indexada para parmetros de instruccin que especifican direcciones de palabra. El direccionamiento indexado se describe en el captulo 5 del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES.
91
Captulo 9 Instrucciones de transferencia y lgicas MOV, MVM, AND, OR, XOR, NOT

Despus que una instruccin es ejecutada, se actualizan los bits de estado aritmtico en el archivo de estado: Acarreo (C), S:0/0 Establecido si es generado un acarreo; de lo contrario reseteado. Desbordamiento (V), S:0/1 Indica que el resultado actual de la instruccin matemtica no cabe en el destino designado. Cero (Z), S:0/2 Indica un valor de 0 despus de una instruccin matemtica, de transferencia o lgica. Signo (S), S:0/3 Indica un valor negativo (menos de 0) despus de una instruccin matemtica, de transferencia o lgica.
Bit de interrupcin de desbordamiento, S:5/0

El bit de error menor (S:5/0) se establece con la deteccin de un desbordamiento matemtico o divisin por cero. Si este bit se establece con la ejecucin de una instruccin END, o una instruccin TND, se declara un error mayor.
Registro matemtico, S:13 y S:14

Las instrucciones de transferencia y lgicas no afectan el registro matemtico.
Mover (MOV)
MOV
MOVER Fuente Dest
Esta instruccin de salida transfiere el valor fuente al destino.
Introduzca los siguientes parmetros cuando programe esta instruccin: Fuente es la direccin o constante de los datos que usted desea transferir. Destino es la direccin a donde la instruccin transfiere los datos. Nota de aplicacin: Si desea transferir una palabra de datos sin afectar los indicadores matemticos, use una instruccin de copia (COP) con una longitud de 1 palabra en lugar de la instruccin MOV. Para obtener ms informacin remtase al captulo 10 en este manual.
92
Captulo 9 Instrucciones de transferencia y lgicas MOV, MVM, AND, OR, XOR, NO
Bit de estado aritmtico

Con este bit: Acarreo (C) Desbordamiento (V) Cero (Z) Signo (S) El procesador: siempre restablece. siempre restablece. establece si el resultado es cero; de lo contrario restablece. establece si el resultado es negativo (el bit ms significativo est establecido); de lo contrario restablece.
Mover c mscara (MVM)

MVM
MOVER C MASCARA Fuente Mscara Dest
La instruccin de transferencia con mscara es una instruccin de palabra que transfiere datos desde una fuente a un destino, y permite que porciones de los datos de destino sean enmascarados por una palabra separada.
Introduzca los siguientes parmetros cuando programe esta instruccin: Fuente es la direccin de los datos que usted desea transferir. Mscara es la direccin de la mscara a travs de la cual la instruccin transfiere datos; la mscara puede ser un valor hexadecimal (constante). Destino es la direccin donde la instruccin transfiere los datos.

Con este bit: Acarreo (C) Desbordamiento (V) Cero (Z) Signo (S) El procesador: siempre restablece. siempre restablece. establece si el resultado es cero; de lo contrario restablece. establece si el resultado es negativo; de lo contrario restablece.
Operacin Cuando el rengln que contiene esta instruccin es verdadero, los datos en la direccin fuente pasan a travs de la mscara hasta la direccin de destino. Vea la siguiente figura. Siempre que el rengln permanezca verdadero, la instruccin transfiere los mismos datos en cada exploracin.
93
MVM
MOVER C MASCARA Fuente B3:0 Mscara Dest F0F0 B3:2
B3:2 antes de transferencia 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Fuente B3:0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Mscara F0F0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 B3:2 despus de transferencia 0 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1
Enmascare los datos restableciendo los bits en la mscara; pase datos estableciendo los bits en la mscara. La instruccin no funciona a menos que usted establezca los bits con mscara para que pasen los datos que usted desea usar. Los bits de la mscara pueden ser fijados por un valor constante, o usted puede variarlos asignando a la mscara una direccin directa. Los bits en el destino, que corresponden a ceros en la mscara, no son alterados.
And (AND)
AND
FUNCION Y Fuente A Fuente B Dest
El valor en la fuente A es intersectado bit por bit con el valor en la fuente B y luego almacenado en el destino.
Tabla de verdad R= A Y B A 0 1 0 1 B 0 0 1 1 R 0 0 0 1
Nota de aplicacin: Al introducir constantes usted puede usar el signo operador & para cambiar la base de su introduccin. Por ejemplo, en lugar de introducir 1 como una constante, usted podra introducir &B1111111111111111 o &HFFFF.
94

Con este bit: Acarreo (C) Desbordamiento (V) Cero (Z) Signo (S) El procesador: siempre restablece. siempre restablece. establece si el resultado es cero; de lo contrario restablece. establece si el bit ms significativo est establecido; de lo contrario restablece.
O inclusivo (OR)
OR
FUNCION O Fuente A Fuente B Dest
El valor en la fuente A es reunido lgicamente mediante el smbolo O (OR) bit por bit con el valor en la fuente B y luego almacenado en el destino.
Tabla de verdad R= A O B A 0 1 0 1 B 0 0 1 1 R 0 1 1 1

Con este bit: Acarreo (C) Desbordamiento (V) Cero (Z) Signo (S) El procesador: siempre restablece. siempre restablece. establece si el resultado es cero; de lo contrario restablece. establece si el resultado es negativo (el bit ms significativo est establecido); de lo contrairo restablece.
95
O exclusivo (XOR)
XOR
FUNCION O EXCL Fuente A Fuente B
El valor en la fuente A es reunido lgicamente mediante el smbolo O exclusivo (exclusive OR) con el valor en la fuente B y luego almacenado en el destino.
Tabla de verdad R= A XOR B
Dest
A 0 1 0 1
B 0 0 1 1
R 0 1 1 0

Con este bit: Acarreo (C) Desbordamiento (V) Cero (Z) Signo (S) El procesador: siempre restablece. siempre restablece. establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo (el bit ms significativo est establecido); de lo contrario restablece.
Not (NOT)
NOT
NOT Fuente Dest
El valor en la fuente es sometido a la operacin lgica No (NOT) bit por bit y luego almacenado en el destino (complemento de uno).
Tabla de verdad R = NOT A A 0 1 R 1 0
96

Con este bit: Acarreo (C) Desbordamiento (V) Cero (Z) Signo (S) El procesador: siempre restablece. siempre restablece. establece si el resultado es cero; de lo contrario restablece. establece si el resultado es negativo (el bit ms significativo est establecido); de lo contrario restablece.
97
Captulo
10
Instrucciones de copia de archivo y llenado de archivo

Este captulo describe las siguientes instrucciones: Copiar fichero (COP) Llenar fichero (FLL)
Descripcin general de las instrucciones de copia de archivo y llenado de archivo
El tipo de archivo de destino determina el nmero de palabras que una instruccin transfiere. Por ejemplo, si el tipo de archivo de destino es contador y el tipo de archivo fuente es entero, se transfieren tres palabras de enteros por cada elemento en el archivo tipo contador.
Efecto en el registro de ndice en los procesadores 5/02 y 5/03

Despus que una instruccin COP o FLL es ejecutada, el registro de ndice S:24 es reseteado a cero.
Copiar fichero (COP)

COP
COPIAR FICHERO Fuente Dest Longitud
Esta instruccin copia datos de un lugar a otro. No usa bits de estado. Si usted necesita un bit de habilitacin, programe una salida paralela, usando una direccin de almacenamiento. El siguiente ejemplo muestra cmo se manipulan los datos de la instruccin de archivo.
Fuente Destino
Archivo a archivo
Introduzca los siguientes parmetros cuando programe esta instruccin: Fuente es la direccin del archivo que usted desea copiar. Tiene que usar el indicador de archivo (#) en la direccin. Destino es la direccin inicial donde la instruccin almacena la copia. Tiene que usar el indicador de archivo (#) en la direccin. Longitud es el nmero de elementos en el archivo que usted desea copiar. Si el tipo de archivo de destino es de 3 palabras por elemento, usted puede especificar una longitud mxima de 42. Si el tipo de archivo de destino es de 1 palabra por elemento, puede especificar una longitud mxima de 128 palabras.
101
Captulo 10 Instrucciones de copia de archivo y llenado de archivo
Todos los elementos son copiados desde el archivo fuente especificado al archivo de destino especificado cada exploracin que el rengln es verdadero. Los elementos son copiados en orden ascendente sin transformacin de datos. Son copiados hasta el nmero especificado (longitud) o hasta que se alcance el ltimo elemento del archivo de destino, lo que ocurra primero. Si su destino es un archivo de temporizador, contador o control, asegrese de que las palabras de la fuente que corresponden con las palabras de estado de su archivo de destino contengan ceros. Asegrese de especificar con precisin la direccin inicial y longitud del bloque de datos que est copiando. La instruccin no escribir sobre un lmite de archivo (como por ejemplo entre archivos N16 y N17) en el destino. Si se intenta una escritura sobre un lmite de archivo, ocurre un error. Usted puede realizar desplazamientos de archivo, especificando una direccin de elemento fuente, uno o ms elementos mayores que la direccin de elemento de destino, dentro del mismo archivo. Esto desplaza a los datos a direcciones de elemento ms bajas.
Llenar fichero (FLL)

FLL
LLENAR FICHERO Fuente Dest Longitud
Esta instruccin carga elementos de un archivo con una constante de programa o un valor de una direccin de elemento. El siguiente ejemplo muestra cmo se manipulan los datos de la instruccin de archivo.
Destino Fuente
Palabra a archivo
Introduzca los siguientes parmetros cuando programe esta instruccin: Fuente es la constante de programa o direccin de elemento. No se requiere el indicador de archivo (#) para una direccin de elemento. Destino es la direccin inicial de destino del archivo que usted desea llenar. Tiene que usar el indicador de archivo (#) en la direccin. Longitud es el nmero de elementos en el archivo que usted desea que se llene. Si el tipo de archivo de destino es de 3 palabras por elemento, puede especificar una longitud mxima de 42. Si el tipo de archivo de destino es de 1 palabra por elemento, puede especificar una longitud mxima de 128 palabras.
102
Captulo 10 Instrucciones de copia de archivo y llenado de archivo
Todos los elementos se llenan desde el valor fuente (tpicamente una constante de programa) hasta el archivo de destino especificado en cada exploracin que el rengln es verdadero. Los elementos son llenados en orden ascendente hasta que se alcance el nmero de elementos (longitud que usted introdujo). La instruccin no escribir sobre un lmite de archivo (como por ejemplo entre archivos N16 y N17) en el destino. Si se intenta una escritura sobre un lmite de archivo, se declara un error.
103
Captulo
AB
11
Remtase a la pgina: 112
Instrucciones de desplazamiento de bit, FIFO y LIFO

Use las siguientes instrucciones con los procesadores compactos, 5/01, 5/02 y 5/03, excepto cuando se indique lo contrario.
Si desea: Cargar y descargar datos en un conjunto de bits un bit a la vez Cargar y descargar valores en el mismo orden (primero en entrar, primero en salir) Cargar y descargar valores en orden inverso (ltimo en entrar, primero en salir) Use esta instruccin: BSL, BSR
FIFO (FFL, FFU) (5/02 y 5/03 solamente) LIFO (LFL, LFU) (5/02 y 5/03 solamente)
114
116
Las instrucciones FIFO proporcionan un mtodo para cargar palabras en un archivo y descargarlas en el mismo orden en que fueron cargadas. La primera palabra en entrar es la primera palabra en salir. La instruccin LIFO proporciona un mtodo para cargar palabras en un archivo y descargarlas en el orden opuesto al que fueron cargadas. La ltima palabra en entrar es la primera palabra en salir. Las aplicaciones de las instrucciones FIFO y LIFO incluyen lneas de ensamblaje/transferencia, control de inventario y diagnsticos de sistema.
Descripcin general de las instrucciones de desplazamiento de bit, FIFO y LIFO
La siguiente informacin general corresponde a las instrucciones de desplazamiento de bit, FIFO y LIFO.
Efecto en el registro de ndice en los procesadores 5/02 y 5/03

Todas las instrucciones en este captulo alteran el contenido del registro de ndice, S:24. La informacin detallada se describe con la instruccin.
111
Captulo 11 Instrucciones de desplazamiento de bit, FIFO y LIFO
Desplaz izquierda (BSL) y Desplaz derecha (BSR)

BSL
DESPLAZ IZQUIERDA Fichero #B3:1 Control R6:53 Direcc bit I:22/12 Longitud 58
(EN) (DN)
Las instrucciones BSL (desplazamiento de bit hacia la izquierda) y BSR (desplazamiento de bit hacia la derecha) son instrucciones de salida que cargan datos en un conjunto de bits un bit a la vez. Los datos son desplazados a travs del conjunto, luego descargados un bit a la vez.
Introduzca los siguientes parmetros cuando programe estas instrucciones: Fichero es la direccin del conjunto de bits que usted desea manipular. Tiene que usar el indicador de archivo (#) en la direccin del conjunto de bits. Control es la direccin de la instruccin y elemento de control que almacena el byte de estado de la instruccin, el tamao del conjunto (en nmero de bits) y el puntero de bit (actualmente no usado). Tome nota de que la direccin de control no puede usarse para ninguna otra instruccin. El elemento de control se muestra a continuacin.
15 Palabra 0 Palabra 1 Palabra 2 EN 13 DN 11 10 ER UL No usado 00
BSR
DESPLAZ DERECHA Fichero #B3:2 Control R6:54 Direcc bit I:23/06 Longitud 38
(EN) (DN)
Tamao del conjunto de bits (nmero de bits) Apuntador de bit (actualmente no usado)
Los bits de estado del elemento de control incluyen: Bit de descarga UL (bit 10) almacena el estado del bit que sali del conjunto cada vez que la instruccin es habilitada. Bit de error ER (bit 11), cuando est establecido, indica que la instruccin detect un error, como por ejemplo la introduccin de un nmero negativo para lo longitud o posicin. Evite usar el bit de salida cuando este bit est establecido. Bit de efectuado DN (bit 13), cuando est establecido, indica que el conjunto de bits se ha desplazado una posicin. Bit de habilitacin EN (bit 15) se establece en una transicin de falsa a verdadera del rengln e indica que la instruccin est habilitada. Cuando el registro se desplaza y las condiciones de entrada se hacen falsas, se restablecen los bits de habilitacin, efectuado y error.
Direcc bit es la direccin del bit fuente que la instruccin introduce en la

primera ubicacin de bit del conjunto BSL, o en la ltima ubicacin de bit del conjunto BSR. Longitud (tamao del conjunto de bits) es el nmero de bits en el conjunto de bits, hasta 2048 bits. Un valor de longitud de 0 hace que el bit de entrada sea transferido al bit UL. Un valor de longitud que apunta ms all del fin del archivo programado hace que ocurra un error mayor de tiempo de ejecucin. Si usted altera un valor de longitud con su programa de escalera, asegrese de que el valor alterado sea vlido. La instruccin invalida todos los bits ms all del ltimo bit en el conjunto (segn lo definido por la longitud) hasta el siguiente lmite de palabra).
112
Efectos en el registro de ndice S:24

La operacin de desplazamiento resetea el registro de ndice S:24 en cero. Operacin Desplazamiento de bit hacia la izquierda Cuando el rengln va de falso a verdadero, el bit de habilitacin (bit EN 15) se establece y el bloque de datos es desplazado hacia la izquierda (a un nmero de bit superior), una posicin de bit. El bit especificado en la direccin de bit es desplazado a la primera posicin de bit. El ltimo bit es desplazado fuera del conjunto y almacenado en el bit de descarga (bit UL 10) en el byte de estado del elemento de control. El desplazamiento es terminado en una exploracin. Para la operacin de dar la vuelta, establezca la posicin de la direccin de bit en el ltimo bit del conjunto o en el bit UL, cualquiera de los dos que corresponda. La siguiente figura ilustra cmo funciona la instruccin de desplazamiento de bit hacia la izquierda (BSL).
BSL
DESPLAZ IZQUIERDA Fichero #B3:1 Control R6:53 Direcc bit I:22/12 Longitud 58
(EN) (DN)
El bloque de datos es desplazado un bit a la vez desde el bit 16 hasta el bit 73.
31 30 29 28 27 26 25 47 46 45 44 43 42 41 63 62 61 60 59 58 57 73 INVALIDADO 24 40 56 72 23 39 55 71 22 38 54 70 21 37 53 69 20 36 52 68 19 35 51 67 18 34 50 66
Bit fuente I:22/12
17 33 49 65
16 32 48 64
Conjunto de 58 bits #B3:1
Bit de descarga (R6:53/10)
Operacin Desplazamiento de bit hacia la derecha Cuando el rengln va de falso a verdadero, el bit de habilitacin (bit EN 15) se establece y el bloque de datos es desplazado hacia la derecha (a un nmero de bit inferior), una posicin de bit. El bit especificado en la direccin de bit es desplazado a la ltima posicin de bit. El ltimo bit es desplazado fuera del conjunto y almacenado en el bit de descarga (bit UL 10) en el byte de estado del elemento de control. El desplazamiento es terminado en una exploracin.
113
Para la operacin de dar la vuelta, establezca la posicin de la direccin de bit en el primer bit del conjunto o en el bit UL, cualquiera de los dos que corresponda. La siguiente figura ilustra cmo funciona la instruccin de desplazamiento de bit hacia la derecha (BSR).
BSR
DESPLAZ DERECHA Fichero #B3:2 Control R6:54 Direcc bit I:23/06 Longitud 38
(EN) (DN) Bit de descarga (R6:54/10)
47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 69 68 67 66 65 64 INVALIDADO
Conjunto de 38 bits #B3:2
Bit fuente I:23/06
El bloque de datos es desplazado un bit a la vez desde el bit 69 al bit 32.
Si desea desplazar ms de un bit por exploracin, tiene que crear un bucle usando lgica de escalera.
Carga FIFO (FFL) Descarga FIFO (FFU)

FFL
CARGA FIFO Fuente FIFO Control Longitud Posicin
(EN) (DN) (EM)
Las instrucciones FFL (carga FIFO) y FFU (descarga FIFO) se usan en pares. La instruccin FFL carga palabras en un archivo creado por el usuario llamado pila FIFO. La instruccin FFU descarga palabras de la pila FIFO, en el mismo orden en que fueron introducidas.
Introduzca los siguientes parmetros cuando programe estas instrucciones: Fuente es una direccin de palabra o constante de programa (32768 a 32767) que almacena el valor que se va a introducir a continuacin en la pila FIFO. La instruccin FFL coloca este valor en el siguiente elemento disponible en la pila FIFO. Destino (Dest) es una direccin de palabra que almacena el valor que sale de la pila FIFO. La instruccin FFU descarga este valor de la pila y lo coloca en esta direccin de palabra. FIFO es la direccin de la pila. Tiene que ser una direccin de palabra indexada en el archivo de entrada, salida, estado, bit o entero. La misma direccin se programa para las instrucciones FFL y FFU. Longitud es el mximo nmero de elementos en la pila, hasta un mximo de 128 palabras. El mismo nmero se programa para las instrucciones FFL y FFU.
FFU
DESCARGA FIFO FIFO Dest Control Longitud Posicin
(EU) (DN) (EM)
114
Posicin es la siguiente ubicacin disponible donde la instruccin carga

datos en la pila. Este valor cambia despus de cada operacin de carga o descarga. El mismo nmero se usa para las instrucciones FFL y FFU. Control es una direccin de archivo de control. Los bits de estado, la longitud de la pila y el valor de posicin se almacenan en este elemento. La misma direccin se programa para las instrucciones FFL y FFU. No use la direccin de archivo de control para ninguna otra instruccin. A continuacin se muestra el elemento de control de 3 palabras:
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 Palabra 0 Palabra 1 Palabra 2 EN EU DN EM Longitud Posicin
Los bits de estado del elemento de control incluyen: Bit de vaco EM (bit 12) es establecido por la instruccin FFU para indicar que la pila est vaca. Bit de efectuado DN (bit 13) es establecido por la instruccin FFL para indicar que la pila est llena. Esto inhibe la carga de la pila. Bit de habilitacin FFU EU (bit 14) se establece en una transicin de falsa a verdadera del rengln FFU y se restablece en una transicin de verdadera a falsa. Bit de habilitacin FFL EN (bit 15) se establece en una transicin de falsa a verdadera del rengln FFL y se restablece en una transicin de verdadera a falsa. Operacin En el par de instrucciones FFL FFU que se muestra a continuacin, se han programado parmetros de instruccin.
FFL
FCARGA FIFO Fuente FIFO Control Longitud Posicin N7:10 #N7:12 R6:0 34 9
(EN) (DN) (EM)
Destino
N7:11
La instruccin FFU descarga datos de la pila #N7:12 en la posicin 0, N7:12.
N7:12 N7:13 N7:14
FFU
DESCARGA FIFO FIFO #N7:12 Dest N7:11 Control R6:0 Longitud 34 Posicin 9
(EU) (DN) (EM)
Fuente
N7:10
Posicin 0 1 2 3 4 5 6 7 8 9
Par de instrucciones FFL-FFU
La instruccin FFL carga datos en la pila #N7:12 en la siguiente posicin disponible, 9 en este caso.
34 palabras son asignadas para la pila FIFO empezando en N7:12, terminando en N7:45.
N7:45
33
Carga y descarga de pila #N7:12
Operacin de la instruccin FFL: Cuando las condiciones del rengln cambian de falsas a verdaderas, se establece el bit de habilitacin FFL (EN). Esto carga el contenido de la fuente, N7:10, en el elemento de la pila indicado por el nmero de posicin, 9. Luego incrementa el valor de posicin.
115
La instruccin FFL carga un elemento en cada transicin de falsa a verdadera del rengln, hasta que se llene la pila (34 elementos). Luego se establece el bit de efectuado (DN), lo cual impide que la carga contine. Operacin de la instruccin FFU: Cuando las condiciones del rengln cambian de falsas a verdaderas, se establece el bit de habilitacin FFU (EU). Esto descarga el contenido del elemento en la posicin 0 de la pila en el destino, N7:11. Todos los datos en la pila son desplazados un elemento hacia la posicin cero, y el elemento con el nmero ms alto queda en cero. Luego decrementa el valor de posicin. La instruccin FFU descarga un elemento en cada transicin de falsa a verdadera del rengln, hasta que la pila est vaca. Luego se establece el bit de vaco (EM).

El valor presente en S:24 es sobreescrito con el valor de posicin cuando ocurre una transicin de falsa a verdadera del rengln FFL o FFU. Para FFL, el valor de posicin determinado en la introduccin de la instruccin se coloca en S:24. Para FFU, el valor de posicin determinado en la salida de la instruccin se coloca en S:24. Cuando el bit DN est establecido, una transicin de falsa a verdadera del rengln FFL no cambia el valor de posicin ni el valor de registro de ndice. Cuando el bit EM est establecido, una transicin de falsa a verdadera del rengln FFU no cambia el valor de posicin ni el valor de registro de ndice.
Carga LIFO (LFL) Descarga LIFO (LFU)

LFL
CARGA LIFO Fuente LIFO Control Longitud Posicin
(EN) (DN) (EM)
Las instrucciones carga LIFO y descarga LIFO son iguales que las instrucciones de carga y descarga FIFO, excepto que los ltimos datos cargados son los primeros datos en ser descargados. Use estas instrucciones con los procesadores 5/02 y 5/03.
Se aplica la informacin sobre parmetros de instruccin que se describe en las pginas 114 y 115. Substituya los mnemnicos de instruccin LIFO por FIFO, LFL por FFL, y LFU por FFU. Operacin Se han programado parmetros de instruccin en el par de instrucciones LFL LFU que se muestra a continuacin. Para fines de comparacin, aqu se usan los mismos parmetros que en el ejemplo de FFL FFU de la pgina 115.
LFU
DESCARGA LIFO LIFO Dest Control Longitud Posicin
(EU) (DN) (EM)
116
LFL
CARGA LIFO Fuente LIFO Control Longitud Posicin N7:10 #N7:12 R6:0 34 9
(EN) (DN) (EM)
La instruccin LFU descarga datos de la pila #N7:12 en la posicin 8.

N7:11
Destino
N7:12 N7:13 N7:14
LFU
DESCARGA LIFO LIFO #N7:12 Dest N7:11 Control R6:0 Longitud 34 Posicin 9
(EU) (DN) (EM)
La instruccin LFL carga datos en la pila #N7:12 en la siguiente posicin disponible, 9 en este caso.
N7:10
Posicin 0 1 2 3 4 5 6 7 8 9
Fuente
N7:45
34 palabras son asignadas para la pila LIFO, empezando en N7:12, terminando en N7:45.
33
Para de instrucciones LFL-LFU Carga y descarga de pila #N7:12
Operacin de la instruccin LFL: Cuando las condiciones del rengln cambian de falsas a verdaderas, se establece el bit de habilitacin LFL (EN). Esto carga el contenido de la fuente, N7:10, en el elemento de la pila indicado por el nmero de posicin, 9. Luego incrementa el valor de posicin. La instruccin LFL carga un elemento en cada transicin de falsa a verdadera del rengln, hasta que se llene la pila (34 elementos). Luego se establece el bit de efectuado (DN), lo cual impide que contine la carga. Operacin de la instruccin LFU: Cuando las condiciones del rengln cambian de falsas a verdaderas, se establece el bit de habilitacin LFU (EU). Esto descarga datos del ltimo elemento cargado en la pila (en el valor de posicin menos 1), colocndolos en el destino, N7:11. Luego disminuye el valor de posicin. La instruccin LFU descarga un elemento en cada transicin de falsa a verdadera del rengln, hasta que la pila est vaca. Luego se establece el bit de vaco (EM).

El valor presente en S:24 es sobreescrito con el valor de posicin cuando ocurre una transicin de falsa a verdadera del rengln LFL o LFU. Para LFL, el valor de posicin determinado en la introduccin de la instruccin se coloca en S:24. Para LFU, el valor de posicin determinado en la salida de la instruccin se coloca en S:24. Cuando el bit DN est establecido, una transicin de falsa a verdadera del rengln LFL no cambia el valor de posicin ni el valor de registro de ndice. Cuando el bit EM est establecido, una transicin de falsa a verdadera del rengln LFU no cambia el valor de posicin ni el valor de registro de ndice.
117
Captulo
AB
12
Remtase a la pgina: 122 122 127
Instrucciones de secuenciador
Las siguientes instrucciones generalmente se usan en el control de la mquina. Use estas instrucciones con los procesadores compactos, 5/01, 5/02 y 5/03, excepto cuando se indique lo contrario.
Si desea: Transferir datos de 16 bits a direcciones de palabra Comparar datos de 16 bits con datos almacenados Cargar datos de 16 bits en un archivo Use esta instruccin: SQO SQC SQL (5/02 y 5/03 solamente)
Descripcin general de las instrucciones de secuenciador
La siguiente informacin general corresponde a las instrucciones de secuenciador.
Aplicaciones que requieren ms de 16 bits

Cuando su aplicacin requiere ms de 16 bits, use instrucciones de secuenciador mltiples paralelas.
Efecto en el registro de ndice en procesadores 5/02 y 5/03

Las instrucciones de secuenciador alteran el contenido del registro de ndice (S:24). La informacin detallada aparece con las instrucciones especficas.
121
Captulo 12 Instrucciones de secuenciador SQO, SQC, SQL
Secuenciador de salida (SQO) Secuenciador de comparacin (SQC)

SQO
SECUENCIADOR SALID Fichero #B10:1 Mscara 0F0F Dest O:14 Control R6:20 Longitud 4 Posicin 2
Estas instrucciones transfieren datos de 16 bits a direcciones de palabra para el control de operaciones secuenciales de mquina.
(EN) (DN)
Introduzca los siguientes parmetros cuando programe estas instrucciones: File es la direccin del archivo del secuenciador. Usted tiene que usar el indicador de archivo (#) para esta direccin. Los datos del archivo del secuenciador se usan de la siguiente forma:
Instruccin El archivo del secuenciador almacena Datos para controlar salidas Datos de referencia para controlar entradas SQO SQC
SQC
SECUENCIADOR COMP Fichero #B10:11 Mscara FFF0 Fuente I:03 Control R6:21 Longitud 4 Posicin 2
(EN) (DN) (FD)
Mscara (SQO, SQC) es un cdigo hexadecimal o la direccin de la

palabra de la mscara o archivo a travs del cual la instruccin transfiere los datos. Establezca los bits con mscara para que pasen datos y restablezca los bits con mscara para enmascarar datos. Use una palabra de mscara o archivo si desea cambiar la mscara segn los requisitos de la aplicacin. Si la mscara es un archivo, su longitud ser igual a la longitud del archivo del secuenciador. Los dos archivos van paso a paso automticamente.
Fuente es la direccin de la palabra de entrada o archivo para una

instruccin SQC de la cual la instruccin obtiene datos para compararlos con su archivo secuenciador. Destino es la direccin de la palabra de salida o archivo para una instruccin SQO a la cual la instruccin transfiere datos desde su archivo secuenciador. Nota importante: Usted puede direccionar la mscara, fuente o destino de una instruccin del secuenciador como una palabra o archivo. Si lo direcciona como un archivo (usando el # del indicador de archivo), la instruccin automticamente va paso a paso travs del archivo de destino, fuente o mscara.
Control (SQO, SQC) es la direccin de la instruccin y elemento de

control que almacena el byte de estado de la instruccin, la longitud del archivo del secuenciador y la posicin instantnea en el archivo. Usted no puede usar la direccin de control para ninguna otra instruccin.
15 Palabra 0 Palabra 1 Palabra 2 EN 13 DN 11 ER 08 FD 00
Longitud del archivo del secuenciador Posicin
122
Los bits de estado del elemento de control incluyen: Bit de encontrado FD (bit 08) SQC solamente. El bit de encontrado indica que se ha encontrado un valor equivalente entre una comparacin de una palabra o archivo de datos de entrada, a travs de una mscara, con una palabra o archivo de datos de referencia para igualdad. Cuando el estado de todos los bits no enmascarados en una palabra de entrada es equivalente al de aquellos de la palabra de referencia correspondiente, se establece el bit de encontrado. El bit de encontrado se establece cuando existe un valor equivalente, de lo contrario se restablece. Este bit se evala cada vez que la instruccin SQC es evaluada mientras el rengln es verdadero. Bit de error ER (bit 11) se establece cuando el procesador detecta un valor de posicin negativo, o un valor negativo o longitud de cero. Esto resulta en un error mayor si no se resetea antes de que se ejecute la instruccin END o TND. Bit de efectuado DN (bit 13) es establecido por la instruccin SQO o SQC despus que ha operado en la ltima palabra en el archivo del secuenciador. Se restablece en la siguiente transicin del rengln de falsa a verdadera despus que el rengln se hace falso. Habilitacin EN (bit 15) se establece mediante una transicin de rengln de falso a verdadero e indica que la instruccin SQO o SQC est habilitada. Sigue la condicin del rengln.
Longitud es el nmero de pasos del archivo del secuenciador empezando

en la posicin 1. El mximo nmero que usted puede introducir es 255 palabras. La posicin 0 es la posicin de arranque. La instruccin restablece (regresa) a la posicin 1 en cada fin de ciclo. La direccin asignada para un archivo del secuenciador es el paso cero. Las instrucciones del secuenciador usan longitud + 1 palabra de archivos de la tabla de datos para cada archivo referido en la instruccin. Esto se aplica a la fuente, mscara y/o destino, si son direccionados como archivos. Un valor de longitud que apunta ms all del final del archivo programado hace que ocurra un error mayor de tiempo de ejecucin. Si usted altera un valor de longitud con su programa de escalera, asegrese de que el valor alterado sea vlido.
Posicin es la ubicacin de palabra o paso en el archivo del secuenciador

desde/hacia el cual la instruccin tranfiere datos. Un valor de posicin que apunta ms all del final del archivo programado hace que ocurra un error mayor de tiempo de ejecucin. Si usted altera un valor de posicin con su programa de escalera, asegrese de que el valor alterado sea vlido. Nota de aplicacin: Usted puede usar la instruccin de restablecimiento (RES) para restablecer un secuenciador. Todos los bits de control (excepto FD) sern restablecidos en cero. La posicin tambin ser establecida en cero. Programe la direccin de su registro de control en RES (R6:0). Operacin Secuenciador de salida Esta instruccin de salida ejecuta paso a paso el archivo del secuenciador cuyos bits se han establecido para controlar varios dispositivos de salida.
123
Cuando el rengln va de falso a verdadero, la instruccin incrementa al siguiente paso (palabra) en el archivo del secuenciador. Los datos almacenados all son transferidos a travs de una mscara a la direccin de destino especificada en la instruccin. Los datos actuales se escriben en la palabra de destino correspondiente, cada exploracin que el rengln permanece verdadero. El bit de efectuado se establece cuando se transfiere la ltima palabra del archivo del secuenciador. En la siguiente transicin de rengln de falso a verdadero, la instruccin restablece la posicin en el paso 1. Si la posicin es igual a cero al momento del arranque, cuando usted cambia el procesador del modo de programacin al modo de marcha, la operacin de la instruccin depende de si el rengln es verdadero o falso en la primera exploracin. Si es verdadero, la instruccin transfiere el valor en el paso cero. Si es falso, la instruccin espera la primera transicin de rengln de falso a verdadero y transfiere el valor en el paso uno. Enmascare los datos, restableciendo los bits en la palabra con mscara. Los bits enmascaran los datos cuando estn restablecidos, pasan datos cuando estn establecidos. A menos que establezca los bits con mscara, la instruccin no cambiar el valor en la palabra de destino. La mscara puede fijarse, introduciendo un cdigo hexadecimal. La mscara puede ser una variable, introduciendo una direccin de elemento o una direccin de archivo para cambiar la mscara con cada paso. La siguiente figura indica cmo funciona la instruccin SQO.
SQO
SECUENCIADOR SALID Fichero #B10:1 Mscara 0F0F Dest O:14.0 Control R6:20 Longitud 4 Posicin 2
(EN) (DN)
Destino O:14.0
15 0000 8 0101 7 0000 0 1010
Salidas externas asociadas con O:14

00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15
Valor de mscara 0F0F

15 0000 8 1111 7 0000 0 1111
ACTIVADA ACTIVADA
Palabra B10:1 0000 2 1010 3 1111 4 0101 5 0000
Archivo de salida del secuenciador #B10:1

0000 0010 0101 0101 1111 0000 1111 0100 0101 0000 0000 0101 1010 0101 1111
ACTIVADA ACTIVADA
Paso 0 1 2 3 4
Paso actual
124

El valor presente en el registro de ndice S:24 es sobreescrito cuando la instruccin de salida del secuenciador es verdadera. El valor del registro de ndice igualar el valor de posicin de la instruccin. Operacin Secuenciador de comparacin La instruccin SQC compara una palabra o archivo de datos de entrada, a travs de una mscara, con una palabra o archivo de referencia para determinar la igualdad. Cuando el estado de todos los bits no enmascarados en una palabra de entrada es equivalente al de la palabra de referencia correspondiente, la instruccin se hace verdadera y establece el bit de encontrado (FD) en la palabra de control respectiva. De lo contrario, la instruccin es falsa, lo cual resetea el bit de encontrado (FD). Enmascare los datos, restableciendo los bits en la palabra con mscara. Los bits enmascaran los datos cuando estn restablecidos, pasan datos cuando estn establecidos. A menos que establezca los bits con mscara, la instruccin no compara los bits en el archivo de referencia contra el valor de entrada. La mscara puede fijarse, introduciendo un cdigo hexadecimal. La mscara puede ser una variable, introduciendo una direccin de elemento o una direccin de archivo para cambiar la mscara en cada paso. Cuando el rengln va de falso a verdadero, la instruccin incrementa al siguiente paso (palabra) en el archivo del secuenciador. Los datos almacenados all son transferidos a travs de una mscara y comparados contra los datos fuente para determinar la igualdad. Si los datos fuente igualan los datos de referencia, se establece el bit FD en el contador de control de SQC. Los datos actuales son comparados con la fuente en cada exploracin que el rengln evala como verdadero. Las aplicaciones de la instruccin SQC incluyen diagnsticos de la mquina. La siguiente figura explica cmo funciona la instruccin SQC.
125
SQC
SECUENCIADOR COMP Fichero #B10:11 Mscara FFF0 Fuente I:3.0 Control R6:21 Longitud 4 Posicin 2
(EN) (DN) (FD)
Palabra de entrada I:3.0

0010 0100 1001 1101
Valor de mscara FFF0

1111 1111 1111 0000
Archivo de ref. del secuenciador #B10:11 Palabra Paso B10:11 0 12 1 13 0010 0100 1001 1010 2 14 3 15 4 La instruccin SQC es verdadera cuando detecta que una palabra de entrada es equivalente (a travs de mscara) con su palabra de referencia correspondiente. El bit FD R6:21/FD est establecido en este ejemplo, puesto que la palabra de entrada equivale al valor de referencia del secuenciador usando el valor con mscara.

El valor presente en el registro de ndice S:24 es sobreescrito cuando la instruccin de comparacin de secuenciador es verdadera. El valor del registro de ndice igualar el valor de posicin de la instruccin.
126
Carga secuenciador (SQL)

SQL
CARGA SECUENCIADOR Fichero Destino Control Longitud Posicin
(EN) (DN)
La instruccin SQL carga datos de 16 bits en un archivo de carga del secuenciador en cada paso de la operacin del secuenciador. La fuente de estos datos puede ser una direccin de palabra de almacenamiento o E/S, una direccin de archivo o una constante de programa. Use esta instruccin con los procesadores 5/02 y 5/03.
Introduzca los siguientes parmetros cuando programe esta instruccin: Fichero es la direccin del archivo del secuenciador. Usted tiene que usar el indicador de archivo (#) para esta direccin. Fuente puede ser una direccin de palabra, direccin de archivo o constante de programa (32768 to 32767). Si la fuente es una direccin de archivo, la longitud del archivo ser igual a la longitud del archivo de carga del secuenciador. Los dos archivos irn paso a paso automticamente, por valor de posicin. Longitud es el nmero de pasos del archivo de carga del secuenciador (y tambin de la fuente si la fuente es una direccin de archivo), empezando en la posicin 1. El mximo nmero que usted puede introducir es 255 palabras. La posicin 0 es la posicin de arranque. La instruccin restablece (regresa) a la posicin 1 en cada fin de ciclo. La direccin de posicin asignada para un archivo del secuenciador es el paso cero. Las instrucciones del secuenciador usan longitud ms una palabra de datos para cada archivo referido en la instruccin. Esto se aplica a la fuente si es direccionada como un archivo. Un valor de longitud que apunta ms all del final del archivo programado hace que ocurra un error mayor de tiempo de ejecucin. Si usted altera un valor de longitud con su programa de escalera, asegrese de que el valor alterado sea vlido.
Posicin es la ubicacin de palabra o paso en el archivo del secuenciador

hacia el cual se transfieren los datos. Un valor de posicin que apunta ms all del final del archivo programado hace que ocurra un error mayor de tiempo de ejecucin. Si usted altera un valor de posicin con su programa de escalera, asegrese de que el valor alterado sea vlido.
Control es una direccin del archivo de control. Los bits de estado, valor
de longitud y valor de posicin se almacenan en este elemento. No use la direccin del archivo de control para ninguna otra instruccin. El elemento de control se muestra a continuacin:
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 Palabra 0 Palabra 1 Palabra 2 EN DN ER
Longitud Posicin
Los bits de estado del elemento de control incluyen: Bit de error ER (bit 11) se establece cuando el procesador detecta un valor de posicin negativo, o un valor negativo o longitud de cero. Esto resulta en un error mayor si no se resetea antes de que se ejecute la instruccin END o TND.
127
Bit de efectuado DN (bit 13) se establece despus que la instruccin

ha operado en la ltima palabra en el archivo de carga del secuenciador. Se restablece en la siguiente transicin de rengln de falso a verdadero, despus que el rengln se hace falso. Bit de habilitacin EN (bit 15) se establece en una transicin de falsa a verdadera del rengln SQL y se restablece en una transicin de verdadera a falsa. Operacin Se han programado parmetros de instruccin en la instruccin SQL que se muestra a continuacin. La fuente es la palabra de entrada I:1.0. Los datos en esta palabra son cargados en el archivo entero #N7:30 por la instruccin de carga del secuenciador.
SQL
CARGA SECUENCIADOR Fichero #N7:30 Fuente I:1.0 Control R6:4 Longitud 4 Posicin 2
(EN) (DN) Entradas externas asociadas con I:1.0

00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15
ACTIVADA ACTIVADA
Fuente I:1.0
15 0000 8 0101 7 0000 0 1010
Archivo de carga del secuenciador #N7:30 Palabra N7:30 0000 31 1010 32 0000 33 0000 34 0000
0000 0010 0101 0000 0000 0000 1111 0000 0000 0000 0000 0101 1010 0000 0000
ACTIVADA ACTIVADA
Paso 0 1 2 3 4
Paso actual
Cuando las condiciones del rengln cambian de falsas a verdaderas, se establece el bit de habilitacin de SQL (EN). El elemento de control R6:4 incrementa a la siguiente posicin en el archivo del secuenciador y carga el contenido de la fuente I:1.0 en esta ubicacin. La instruccin SQL contina cargando los datos actuales en esta ubicacin, en cada exploracin que el rengln permanece verdadero. Cuando el rengln se hace falso, se restablece el bit de habilitacin (EN). La instruccin carga datos en un nuevo elemento del archivo en cada transicin del rengln de falso a verdadero. Cuando se ha completado el paso 4, se establece el bit de efectuado (DN). La operacin pasa a la posicin 1 en la siguiente transicin del rengln de falso a verdadero despus de la posicin 4. Si la fuente fuera una direccin del archivo como por ejemplo #N7:40, los archivos #N7:40 y #N7:30 tendran una longitud de 5 (0-4) e iran juntos a travs de los pasos de acuerdo al valor de posicin.
128

El valor presente en el registro de ndice S:24 es sobreescrito cuando la instruccin de carga del secuenciador es verdadera. El valor del registro de ndice igualar el valor de posicin de la instruccin.
129
Captulo
AB
13
Instrucciones de control
Las instrucciones de control le permiten cambiar el orden en que el procesador explora un programa de escalera. Normalmente, estas instrucciones se usan para reducir al mnimo el tiempo de exploracin, para crear un programa ms eficiente y para localizar y corregir fallos de un programa de escalera. Use las siguientes instrucciones de control con los procesadores compactos, 5/01, 5/02 y 5/03, excepto cuando se indique lo contrario.
Si desea: Saltar hacia adelante o hacia atrs a una instruccin de etiqueta correspondiente Saltar a una subrutina designada y regresar Habilitar o inhibir una zona de control maestro en su programa de escalera Truncar la exploracin del programa Buscar y corregir errores o diagnosticar su programa del usuario Programar una etiqueta de interrupcin Use esta instruccin JMP, LBL Remtase a la pgina: 131, 132
JSR, SBR, RET
132, 133, 134
MCR
134
TND
135
SUS
135
INT (5/02 y 5/03 solamente)
136
Saltar a etiqueta (JMP)

(JMP) Instruccin de salida
Cuando la condicin del rengln para esta instruccin de salida es verdadera, el procesador salta hacia adelante o hacia atrs a la instruccin de etiqueta (LBL) correspondiente, y contina la ejecucin del programa en la etiqueta. Ms de una instruccin JMP pueden saltar a la misma etiqueta. Nota importante: Tenga cuidado al usar la instruccin JMP para ir hacia atrs o hacer un bucle a travs de su programa. Si usted hace demasiados bucle, puede hacer que el temporizador del controlador de secuencias se sobrepase del tiempo permitido y falle el procesador. Use un contador, temporizador o el registro del exploracin de programa (registro de estado del sistema, palabra S:3, bits 0-7) para limitar la cantidad de tiempo que pasa haciendo bucles dentro de las instrucciones JMP/LBL.
Introduzca un nmero de etiqueta decimal de 0 a 999. Por cada archivo de subrutina o programa se permiten hasta 1,000 etiquetas.
131
Captulo 13 Instrucciones de control JMP, LBL, JSR, SBR, RET, MCR, TND, SUS, INT, STI
Etiqueta (LBL)
]LBL[ Instruccin de entrada
Esta instruccin de entrada es el objeto de la instruccin JMP que tiene el mismo nmero de etiqueta. Usted debe programar esta instruccin como la primera instruccin de un rengln. Esta instruccin no tiene bits de control. Siempre es evaluada como verdadera o lgica 1. Usted puede programar saltos mltiples a la misma etiqueta asignando el mismo nmero de etiqueta a mltiples instrucciones JMP, pero el asignar el mismo nmero de etiqueta a dos o ms etiquetas causa un error de tiempo de compilacin. Nota importante: No salte (JMP) en una zona MCR. Las instrucciones que son programadas dentro de la zona MCR empezando en la instruccin LBL y terminando en la instruccin END MCR, siempre sern evaluadas como si la zona MCR fuera verdadera, independientemente del estado de verdad de la instruccin Start MCR.
Introduzca un nmero de etiqueta decimal de 0 a 999. Usted puede colocar hasta 1,000 etiquetas en su archivo de subrutina o programa.
Saltar a subrutina (JSR)

JSR
SALTAR A SUBRUTINA Nmero fichero SBR
Cuando la condicin del rengln para una instruccin JSR es verdadera, el procesador salta a la instruccin de subrutina (SBR) al comienzo del archivo de subrutina receptor y contina la ejecucin en ese punto. Uste no puede saltar a ninguna parte de una subrutina excepto la primera instruccin en ese archivo. Usted debe programar cada subrutina en su propio archivo de programa, asignando un nmero de archivo nico (3-255). Especficamente para procesadores compactos y 5/01 La instruccin JSR no debe ser programada en bifurcaciones de salida anidadas.
Anidamiento de archivos de subrutina

El anidamiento de subrutinas le permite dirigir el flujo del programa desde el programa principal a una subrutina y luego a otra subrutina. Las siguientes reglas se aplican cuando se anidan subrutinas: Con procesadores compactos y 5/01, usted puede anidar subrutinas hasta en cuatro niveles. Con procesadors 5/02 y 5/03, usted puede anidar subrutinas hasta en ocho niveles. Si est usando una subrutina STI, una subrutina de interrupcin accionada por suceso de E/S, o una rutina de fallo del usuario, puede anidar subrutinas hasta en tres niveles de cada subrutina. Ocurrir un error de compilacin si se encuentra un rengln que contiene mltiples salidas con lgica condicional y una instruccin JSR.
132
El siguiente ejemplo ilustra saltos a subrutinas sucesivas, y luego el retorno en orden inverso.
Programa principal
90 JSR
Nivel 1 Archivo de subrutina 90

SBR 91 JSR

SBR 92 JSR

SBR
RET
RET
RET
Ejemplo de anidacin de subrutinas a nivel 3
Si se llaman ms subrutinas que los niveles permitidos, ocurren errores de tiempos de ejecucin (desbordamiento de pila de subrutina), o si se ejecutan ms retornos que los niveles de llamadas (desbordamiento inferior de pila de subrutina). Adems, no ejecute una instruccin JSR en una subrutina que ya est activa en la pila de subrutinas. Actualice E/S crticas en subrutinas, usando instrucciones de entrada y/o salida inmediatas, especialmente si su aplicacin requiere subrutinas anidadas o relativamente largas. De lo contrario, el procesador no actualiza E/S hasta que llega al final del programa principal despus de ejecutar las subrutinas.
Introduzca un nmero de subrutina decimal de 3 a 255.
Subrutina (SBR)
SBR
SUBRUTINA
La subrutina objeto es identificada por el nmero de archivo que usted introdujo en la instruccin JSR. La instruccin sirve como una etiqueta o identificador para un archivo de programa, como un archivo de subrutina regular. Esta instruccin no tiene bits de control. Siempre es evaluada como verdadera. La instruccin debe programarse como la primera instruccin del primer rengln de una subrutina. El uso de esta instruccin es opcional; sin embargo, le recomendamos que la use.
133
Retorno de subrutina (RET)

RET
RETORNO
Esta instruccin de salida marca el fin de la ejecucin de la subrutina o el fin del archivo de la subrutina. Hace que el procesador contine la ejecucin en el archivo del programa principal, en la instruccin que sigue a la instruccin JSR, donde sali del programa. Si hay una secuencia de subrutinas anidadas involucrada, la instruccin hace que el procesador regrese la ejecucin del programa a la subrutina previa. El rengln que contiene la instruccin RET puede ser condicional si este rengln precede el fin de la subrutina. De esta forma, el procesador omite el balance de una subrutina, slo si la condicin del rengln es verdadera. Sin una instruccin RET, la instruccin END (siempre presente en la subrutina) automticamente regresa la ejecucin del programa a la instruccin JSR en su programa de escalera de llamada.
Uso de los procesadores 5/02 y 5/03

La instruccin RET termina la ejecucin de la subrutina DII (5/03 solamente), subrutina STI, subrutina de interrupcin accionada por suceso de E/S, y el manipulador de errores del usuario, cuando se usa un procesador 5/02 5/03. Estas instrucciones se describen en los captulos 16 al 19 de este manual.
Reset control maestro (MCR)

(MCR) Instruccin de salida
La instruccin de restablecimiento de control maestro (MCR) es una instruccin de salida que se usa en pares. Permite que el procesador habilite o inhabilite una zona de un programa de escalera, de acuerdo a la lgica de su aplicacin. Los parmetros de instruccin no existen para la instruccin MCR. Empiece la zona con una instruccin MCR condicional. Cuando el rengln MCR es falso, todas las salidas no retentivas en la zona son desactivadas. El procesador explora todas las instrucciones de salida dentro de la zona como si fueran falsas. Cuando el rengln MCR es verdadero, las salidas actan de acuerdo a la lgica de su rengln como si la zona no existiera. No use lgica condicional antes de una instruccin MCR final. La instruccin MCR final debe ser la nica instruccin en el rengln. Nota importante: No salte (JMP) en una zona MCR. Las instrucciones que son programadas dentro de la zona MCR, empezando en la instruccin LBL y terminando en la instruccin END MCR, siempre sern evaluadas como si la zona MCR fuera verdadera, independientemente del estado verdadero de la instruccin Start MCR. Si la zona es falsa, el saltar a ella activa la zona desde la LBL hasta el final de la zona. ATENCION: Cuando edite un rengln que contiene una instruccin MCR, ambos renglones de inicio de MCR y fin de MCR deben editarse a la vez.
!
134
ATENCION: Si usted inicia instrucciones tales como temporizadores o contadores en una zona MCR, la operacin de la instruccin se detiene cuando la zona es desactivada. Vuelva a programar las operaciones crticas fuera de la zona si fuera necesario. El temporizador TOF se activar cuando se coloque dentro de una zona MCR falsa. La instruccin MCR no es un substituto para un rel de control maestro cableado. Recomendamos que su sistema de controlador programable incluya un rel de control maestro cableado e interruptores de parada de emergencia para proporcionar desconexin de la alimentacin de E/S. Los interruptores de parada de emergencia pueden intervenir pero no deben ser controlados por el programa de escalera. Conecte estos dispositivos tal como se describe en el manual de instalacin.
Fin temporal (TND)

(TND) Instruccin de salida
Esta instruccin, cuando su rengln es verdadero, detiene la exploracin del resto del archivo del programa por el procesador, actualiza las E/S, y contina la exploracin en el rengln 0 del programa principal (archivo 2). Si el rengln de esta instruccin es falso, el procesador contina la exploracin hasta la siguiente instruccin TND o la instruccin END. Use esta instruccin para buscar y corregir los errores de un programa de manera progresiva, o para omitir condicionalmente el balance de sus subrutinas o archivo de programa actual. Nota importante: El uso de esta instruccin dentro de una subrutina anidada terminar la ejecucin de todas las subrutinas anidadas.
Suspend (SUS)
SUS
SUSPEND Suspend ID
Esta instruccin, cuando el rengln es verdadero, coloca al controlador en el modo de suspensin de funcionamiento en vaco. El ID de suspensin se coloca en la palabra 7 (S:7) del archivo de estado. El archivo de suspensin (nmero de programa o subrutina que identifica dnde reside la instruccin SUS) se coloca en la palabra 8 (S:8) del archivo de estado. Todas las salidas son desactivadas. Use esta instruccin para interrumpir e identificar condiciones especficas para la bsqueda y correccin de errores del programa y para la localizacin y correccin de fallos del sistema.
Introduzca un nmero de ID de suspensin entre 32,768 y +32,767 cuando programe la instruccin.
135
Cuando la instruccin SUS es ejecutada, el ID programado as como el ID del archivo del programa desde donde la instruccin SUS ejecut, es colocado en el archivo de estado del sistema.
Interrupciones cronometradas seleccionables (STI)
La funcin de interrupcin cronometrada seleccionable (STI) le permite interrumpir la exploracin del archivo del programa principal automticamente, con una base peridica, con el fin de explorar un archivo de subrutina especificado. Use estas instruciones con los procesadores 5/02 y 5/03. Nota importante: La informacin que se proporciona aqu es slo para referencia. Programe estas instrucciones, usando la informacin que aparece en el captulo 18 de este manual.
STD
DESACT. CON TIEMPO SELEC
Selectable Timed Interrupt Disable y Enable (STD, STE)

STE
ACTIVA CON TIEMPO SELEC
Estas instrucciones (inhabilitacin y habilitacin de interrupcin cronometrada seleccionable) generalmente se usan en pares. El propsito es evitar que la STI ocurra durante una porcin del programa de escalera.
STS
COMIENZO CON TIEMPO SELEC Fichero Tiempo (x10 ms)
Selectable Timed Interrupt Start (STS)

La funcin de inicio de interrupcin cronometrada seleccionable (STS) se usa para iniciar o volver a arrancar la funcin STI. Los parmetros de instruccin son el nmero de archivo STI y el punto de consigna STI.
Interrupt Subroutine (INT)

INT
SUBRUTINA INTERRUPCION
Esta instruccin sirve como etiqueta o identificador de un archivo de programa como subrutina de interrupcin (etiqueta INT) versus una subrutina regular (etiqueta SBR). Puede usarse para identificar interrupciones cronometradas seleccionables o interrupciones accionadas por suceso de E/S. Use esta instruccin con los procesadores 5/02 y 5/03. Esta instruccin no tiene bits de control y siempre es evaluada como verdadera. La instruccin debe programarse como la primera instruccin del primer rengln de la subrutina. El uso de esta instruccin es opcional; sin embargo, le recomendamos que la use.
136
Captulo
AB
14
Instruccin proporcional integral derivada

Este captulo describe la instruccin proporcional integral derivada (PID). Esta instruccin se aplica a los procesadores 5/02 y 5/03.
Descripcin general de la instruccin PID

PID
PID Bloque de control Variable de proceso Variable de control Long. bloque de control
Esta es una instruccin de salida que controla propiedades fsicas tales como temperatura, presin, nivel de lquido o velocidad de flujo usando bucles de proceso. La instruccin PID normalmente controla un bucle cerrado, usando entradas de un mdulo de entrada analgico y proporcionando una salida a un mdulo de salida analgico. Para el control de temperatura, usted puede convertir la salida analgica a una salida de tiempo proporcional de encendido/apagado para controlar una unidad calefactora o de enfriamiento. En las pginas 1411 a 1413 aparece un ejemplo. La instrucccin PID puede ser operada en el modo temporizado o en el modo STI. En el modo temporizado, la instruccin actualiza su salida peridicamente a una velocidad seleccionable por el usuario. En el modo STI, la instruccin debe colocarse en una subrutina de interrupcin STI. Luego sta actualiza su salida cada vez que la subrutina STI es explorada. El intervalo de tiempo STI y la velocidad de actualizacin del bucle PID deben ser igual para que la ecuacin se ejecute correctamente.
23
El concepto PID
El control de bucle cerrado PID tiene una variable de proceso en un punto de consigna deseado. A continuacin se muestra un ejemplo de velocidad de flujo/nivel de lquido.
Alimentacin anticipada o polarizacin (FFWD o Bias) Punto de consigna Velocidad de flujo Variable del proceso
Error
Ecuacin PID
Salida de control
Detector de nivel Vlvula de control
141
Captulo 14 Instruccin PID
La ecuacin PID controla el proceso, enviando una seal de salida a la vlvula de control. Cuanto mayor es el error entre el punto de consigna y la entrada de la variable del proceso, mayor es la seal de salida y viceversa. Se puede aadir un valor adicional (alimentacin anticipada o polarizacin) a la salida de control como una compensacin. El resultado del clculo PID (variable de control) accionar la variable del proceso que usted est controlando hacia el punto de consigna.
La ecuacin PID
La ecuacin PID usa el siguiente algoritmo: Ecuacin estndar con ganancias dependientes:
Salida + K C [(E) ) 1 T I
(E)dt ) T D D(PV) dt] ) polarizacin
Las constantes de ganancias estndar son:

Trmino Ganancia del controlador KC Trmino de restablecimiento 1/TI Rango (inferior a superior) 0.1 a 25.5 (sin dimensin) 0.01 a 327.67 (sin dimensin) 25.5 a 0.1 (minutos por repeticin) 327.67 a 0.01 (minutos por repeticin) 0.01 a 2.55 (minutos) 0.01 a 327.67 (minutos) Integral Referencia Proporcional
Trmino de velocidad TD
Derivada
Se aplica a rangos PID 5/03 cuando el bit RG est establecido en 1.
El trmino derivada (velocidad) proporciona uniformidad mediante un filtro de paso bajo. La frecuencia de corte del filtro es 16 veces mayor que la frecuencia de esquina del trmino derivada.
Normalmente, se coloca la instruccin PID en un rengln sin lgica condicional. La salida permanece en su ltimo valor cuando el rengln es falso. El trmino integral tambin es reseteado cuando el rengln es falso. Durante la programacin usted introduce el bloque de control, variable de proceso y direcciones de variables de control despus de haber colocado la instruccin PID en un rengln: Bloque de control es el archivo que almacena los datos requeridos par operar la instruccin. La longitud del archivo se ha fijado en 23 palabras y debe introducirse como una direccin de archivo entero. Por ejemplo, una introduccin de N10:0 asignar los elementos N10:0 a N10:22. El esquema del bloque de control se muestra en la pgina 149. No escriba para controlar direcciones de bloques con otras instrucciones en su programa, excepto como se describe posteriormente en este captulo. Si est reutilizando un bloque de datos que fue asignado previamente para algn otro uso, es una buena prctica poner primero los datos en cero. Le recomendamos que use un archivo de datos nico para contener sus bloques de control PID. Por ejemplo N10:0. Esto evita una reutilizacin accidental de las direcciones del bloque de control PID por otras instrucciones en su programa.
142
Variable de proceso es una direccin de elemento que almacena el valor

de entrada del proceso. Esta direccin puede ser la ubicacin de la palabra de entrada analgica donde se almacena el valor del A/D de entrada. Este valor tambin podra ser un valor entero si elige escalar previamente su valor de entrada en el rango 0-16383. Variable de control es una direccin de elemento que almacena la salida de la instruccin PID. El valor de salida flucta entre 0 y 16383, siendo 16383 el 100% del valor de activacin. Este es normalmente un valor entero, de manera que usted pueda escalar el rango de salida PID en el rango analgico particular que su aplicacin requiere. La siguiente figura muestra una instruccin PID con direcciones tpicas para estos parmetros introducidos:
PID
PID Bloque de control N10:0 Variable de proceso N10:28 Variable de control N10:29 Long. bloque de control 23
Despus que usted introduce el bloque de control, la variable del proceso y las direcciones de la variable de control, el software APS muestra la siguiente pantalla de introduccin de datos. Un asterisco (*) significa que usted no puede llevar el cursor al campo.
F1 F2 F3 auto/manual: AUTO modo: STI control: E=SPPV Consigna (SP): 0 proceso (PV): 0 error escala: 0 band muert: 0 salida (CV): 0 % actual bucl: ncia: restb: velc: min escala: mx escala: salida (CV) lm: salida (CV) mn: salida (CV) mx: 0 0 0 0 0 0 NO 0 0 [.01 segs] [/10 ] [/10 m/r] [/100 min] bit modo tiemp bit manual/auto: bit modo control: salida limitando bit activo: rango restabl/gananc: pto. consig. escala: tiempo act. bucle muy rp: accin derivada (veloc): DB, se fija con error en DB: alarma salida, lm superi: alarma salida, lmite inf: punto fij fuera rango: vari proceso fuera rango: PID hech: PID activo: % % 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TM AM CM OL RG SC TF DA DB UL LL SP PV DN EN
F4
Mensaje: Comando: Int. de datos/cmd: Estado: Func. princip.
Entre valor o pulse <ESC> para abortar N10:2 = offline sin forzados CAMBIAR CAMBIAR CAMBIAR CAMBIAR AUT/MAN MODO CONTROL LIM SAL F1 F2 F3 F4
INSTR INSERT SALVAR Y SALIR F8
Fiche503
La columna izquierda en la pantalla anterior indica los parmetros de instruccin adicionales que usted debe introducir. [F1] Cambiar auto/Manual AM (palabra 0, bit 1) conmuta entre Auto y Manual. Auto indica que la PID est controlando la salida. (el bit est reseteado). Manual indica que el usuario est estableciendo el valor de
143
salida. (El bit est establecido). Cuando se afine, recomendamos que los cambios se hagan en el modo Manual, seguidos por un retorno a Auto. La limitacin de salida tambin se aplica en el modo Manual. [F2] Cambiar modo TM (palabra 0, bit 0) conmuta entre Timed (temporizado) y STI. Timed indica que la PID actualiza su salida a la velocidad especificada en el parmetro de actualizacin de bucle. Nota importante: Cuando se usa el modo temporizado, el tiempo de exploracin de su procesador debe ser por lo menos diez veces ms rpido que el tiempo de actualizacin de bucle, para evitar imprecisiones de temporizacin o perturbaciones. STI indica que la PID actualiza su salida cada vez que es explorada. Cuando usted selecciona STI, la instruccin PID debe programarse en una subrutina de interrupcin STI, y la rutina STI debe tener un intervalo de tiempo igual al establecimiento del parmetro de actualizacin de bucle PID. Establezca el perodo STI en la palabra S:30. Por ejemplo, si el tiempo de actualizacin de bucle contiene el valor 10 (para 100 ms), entonces el intervalo de tiempo STI tambin debe ser igual a 10 (para 10 ms).
[F3] Control CM (palabra 0, bit 2) conmuta los valores E=SPPV y

E=PVSP. La actuacin directa (E=PVSP) hace que la salida CV aumente cuando la entrada PV es mayor que el punto de consigna SP (por ejemplo, una aplicacin de enfriamiento). La actuacin inversa (E=SPPV) hace que la salida CV aumente cuando la entrada PV es menor que el punto de consigna SP (por ejemplo, una aplicacin de calefaccin).
Consigna SP (palabra 2) es el punto de control deseado de la variable

del proceso. Escriba el valor deseado y pulse [ENTER]. Usted puede cambiar este valor con las instrucciones en su programa de escalera. Escriba el valor en la tercera palabra en el bloque de control, (por ejemplo escriba el valor en N10:2 si su bloque de control es N10:0). Sin escalado, el rango de este valor es 0-16383. De lo contrario, el rango es escalado mnimo (palabra 8) a escalado mximo (palabra 7). Ganancia Kc (palabra 3) es la ganancia Proporcional, que flucta entre 0.1 y 25.5. Una regla prctica es establecer esta ganancia en la mitad del valor necesario para hacer que la salida oscile cuando los trminos de restablecimiento y velocidad (a continuacin) se establecen en cero. Especficamente para el procesador 5/03 El rango vlido es 0.01 a 327.67 (RG=1).
Restab Ti (palabra 4) es la ganancia Integral, que flucta entre 0.1 y
25.5 minutos por repeticin. Una regla prctica es establecer el tiempo de restablecimiento igual al perodo natural medido en la calibracin de ganancia anterior. Especficamente para el procesador 5/03 El rango vlido es 0.01 a 327.67 minutos/repeticin (RG=1). Tome nota que el valor 1 aadir el trmino integral mnimo posible en la ecuacin PID. Velocidad Td (palabra 5) es el trmino Derivado. El rango de ajuste es 0.01 a 2.55 minutos. Una regla prctica es establecer este valor en 1/8 del tiempo integral anterior.
144
Especficamente para el procesador 5/03 El rango vlido es 0.01 a 327.67 minutos. Mx escala Smax (palabra 7) Si el punto de consigna va a leer en unidades de ingeniera, entonces este parmetro corresponde al valor del punto de consigna en unidades de ingeniera cuando la entrada de control es 16383. El rango vlido es 16383 a +16383. Especficamente para el procesador 5/03 El rango vlido es 32768 a +32767. Mn escala Smin (palabra 8) Si el punto de consigna va a leer en unidades de ingeniera, entonces este parmetro corresponde al valor del punto de consigna en unidades de ingeniera cuando la entrada de control es cero. El rango vlido es 16383 a +16383. Especficamente para el procesador 5/03 El rango vlido es 32768 a +32767. Nota importante: El escalado Smin Smax le permite introducir el punto de consigna en unidades de ingeniera. La banda muerta, error y PV aparecern en unidades de ingeniera. Todava se esperar que la variable de proceso PV est dentro del rango de 0 a 16383. El uso de Smin Smax no minimiza la resolucin PID PV. Especfico para procesadores 5/03: Los errores de escalado mayores de +32767 o menores de 32768 no pueden ser representados. Si el error de escalado es mayor de +32767, es representado como +32767. Si el error de escalado es menor que 32768, es representado como 32768.
Banda muerta DB (palabra 9) es un valor no negativo. La banda

muerta se extiende por encima y por debajo del punto de consigna en el valor que usted introduce. La banda muerta se introduce en el paso por cero de la variable del proceso PV y el punto de consigna SP. Esto significa que la banda muerta est en efecto slo despus que la variable del proceso PV introduce la banda muerta y pasa a travs del punto de consigna SP. El rango vlido es 0 a escalado mx., 0 a 16383 cuando no existe escalado.
Actual bucle (palabra 13) es el intervalo de tiempo entre clculos PID.

La introduccin es en intervalos de 0.01 segundos. Una regla prctica es introducir un tiempo de actualizacin de bucle cinco a diez veces ms rpido que el perodo natural de la carga (determinado estableciendo los parmetros de restablecimiento y velocidad en cero y luego incrementando la ganancia hasta que la salida empiece a oscilar). Cuando est en el modo STI, este valor debe ser igual al valor del intervalo de tiempo STI S:30. El rango vlido es 1 a 2.55 segundos. Especfico para procesadores 5/03 El rango vlido es 1 a 10.02 segundos.
Proceso PV (palabra 14) es slo para visualizacin. Este es el valor

escalado de la variable del proceso (la entrada analgica). Sin escalado, el rango de este valor es 0-16383. De lo contrario, el rango es escalado mnimo (palabra 8) a escalado mximo (palabra 7).
145
Error escala (palabra 15) es slo para visualizacin. Este es el error

escalado como fue seleccionado por el parmetro del modo de control. Rango: escalado mximo a -escalado mximo, 16383 a -16383 cuando no existe escalado. Nota importante: Especfico para procesadores 5/03: Los errores de escalado mayores de +32767 o menores de 32768 no pueden ser representados. Si el error de escalado es mayor de +32767, es representado como +32767. Si el error de escalado es menor de 32768, es representado como 32768.
Salida CV% (palabra 16) Muestra la salida CV 0 a 16383 actual en

trminos de porcentaje. (El rango es 0 a 100%). Si usted seleccion el modo AUTO con la tecla de funcin F1, esto es para visualizacin solamente. Si seleccion el modo manual y est usando el control de datos APS, puede cambiar el % CV de salida y el cambio se aplicar a CV. El escribir al % CV de salida con su programa del usuario o un servicio de programacin no inteligente no afectar el CV. Cuando use un dispositivo que no es APS, debe escribir directamente en CV, cuyo rango flucta entre 0 y 16383.
[F4] Salida (CV) Limit OL (palabra 0, bit 3) conmuta entre S y No.

Seleccione S si desea limitar la salida a los valores mnimo y mximo.
%CV salida mn SI (1) limitacin %CV salida seleccionado El valor que usted introduce ser el porcentaje de salida mnimo que la variable de control CV obtendr. Si CV cae por debajo de este valor mnimo, ocurrir lo siguiente: NO (0) limitacin %CV salida no seleccionado El valor que usted introduce determinar cuando se establece el bit de lmite inferior, alarma de salida. Si CV cae por debajo de este valor mnimo, se establece el bit de lmite inferior (LL), alarma de salida.
CV ser establecido en el valor que

usted introdujo, y
Se establecer el bit LL de lmite

inferior, alarma de salida. mx El valor que usted introduce ser el porcentaje de salida mximo que la variable de control CV obtendr. Si CV excede este valor mximo, ocurrir lo siguiente: El valor que usted introduce determinar cuando se establece el bit de lmite superior, alarma de salida. Si CV excede este valor mximo, se establece el bit de lmite superior (UL), alarma de salida.
CV ser establecido en el valor que

usted introdujo, y
Se establecer el bit UL de lmite

superior, alarma de salida.
146
Pantalla de visualizacin de control

La pantalla APS mostrada a continuacin muestra los valores tpicos introducidos para los diversos parmetros en la columna izquierda. La columna derecha de la pantalla muestra el estado de los indicadores de la instruccin PID. Esto se describe en la siguiente seccin. Un asterisco (*) indica que usted no puede llevar el cursor al campo.
F1 F2 F3 auto/manual: AUTO modo: STI control: E=SPPV Consigna (SP): 0 proceso (PV): 0 error escala: 0 band muert: 0 salida (CV): 0 % 0 0 0 0 0 0 NO 0 0 [.01 segs] [/10 ] [/10 m/r] [/100 min] bit modo tiemp bit manual/auto: bit modo control: salida limitando bit activo: rango restabl/gananc: pto. consig. escala: tiempo act. bucle muy rp: accin derivada (veloc): DB, se fija con error en DB: alarma salida, lm superi: alarma salida, lmite inf: punto fij fuera rango: vari proceso fuera rango: PID hech: PID activo: % % 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TM AM CM OL RG SC TF DA DB UL LL SP PV DN EN
actual bucl: ncia: restb: velc: min escala: mx escala: F4 salida (CV) lm: salida (CV) mn: salida (CV) mx: OPERANDO NO VALIDO
Mensaje: Comando: Int. datos/cmd. Estado: Func. princip.:
Entre valor o pulse <ESC> para abortar N10:2 = offline sin forzados CAMBIAR CAMBIAR CAMBIAR CAMBIAR AUT/MAN MODO CONTROL LIM SAL F1 F2 F3 F4
INSTR INSERT SALVAR Y SALIR F8
Fiche503
Indicadores de la instruccin PID
La columna derecha de la pantalla APS muestra varios indicadores asociados con la instruccin PID. La siguiente seccin describe esos indicadores: Bit modo tiemp TM (palabra 0, bit 0) especifica el modo PID. Se establece cuando el modo TIMED est en efecto. Se resetea cuando el modo STI est en efecto. Este bit puede establecerse o resetearse mediante instrucciones en su programa de escalera. Bit manual/auto AM (palabra 0, bit 01) especifica la operacin automtica cuando est reseteado y la operacin manual cuando est establecido. Este bit puede establecerse o resetearse mediante instrucciones en su programa de escalera. Bit modo control CM (palabra 0, bit 02) se resetea si el control es E=SPPV. Se establece si el control es E=PVSP. Este bit puede establecerse o resetearse mediante instrucciones en su programa de escalera. Salida limitando bit activo OL (palabra 0, bit 03) se establece cuando usted ha seleccionado limitar la variable de control usando la tecla de funcin [F4]. Este bit puede establecerse o resetearse mediante instrucciones en su programa de escalera.
147
Especficamente para procesadores 5/03 Rango restabl/gananc RG

(palabra 0, bit 4) Cuando est establecido, este bit hace que el valor de restablecimiento de minutos/repeticin y el multiplicador de ganancia sean aumentados por un factor de 10, (multiplicador de restablecimiento de .01 y multiplicador de ganancia de .01) Por ejemplo: El valor de restablecimiento de 1 indica que el valor Integral de 0.01 minutos/repeticin (0.6 segundos/repeticin) ser aplicado al algoritmo integral PID. El valor de ganancia de 1 indica que el error ser multiplicado por 0.01 y aplicado al algoritmo Proporcional PID. Cuando est reseteado, este bit permite que el valor de restablecimiento de minutos/repeticin y el valor de multiplicador de ganancia sean evaluados en las mismas unidades que la instruccin PID 5/02, (multiplicador de restablecimiento de 0.1 y multiplicador de ganancia de 0.1). Por ejemplo: El valor de restablecimiento de 1 indica que el valor Integral de 0.1 minutos/repeticin (0.6 segundos/repeticin) ser aplicado al algoritmo Integral PID. El valor de ganancia de 1 indica que el error ser multiplicado por 0.1 y aplicado al algoritomo Proporcional PID. Tome nota de que el multiplicador de velocidad no es afectado por esta seleccin. (Es posible que la versin inicial del software, versin 4.0, no le permita introducir este bit. Sin embargo, usted puede alterar el estado de este bit directamente en el bloque de control).
Pto. consig. escala SC (palabra 0, bit 05) se resetea cuando los valores de
escalado del punto de consigna son especificados. Tiempo act. bucle muy rp TF (palabra 0, bit 06) es establecido por el algoritmo PID si el tiempo de actualizacin de bucle que usted especific no puede lograrse por el programa dado (debido a limitaciones del tiempo de exploracin). Si este bit se establece, trate de corregir el problema actualizando su bucle PID a una velocidad menor, o transfiera la instruccin PID a una rutina de interrupcin STI. Las ganancias de restablecimiento y velocidad estarn equivocadas si la instruccin opera con este bit establecido.
Especficamente para procesadores 5/03 Accin derivada (veloc)

DA (palabra 0, bit 07) Cuando est establecido, este bit hace que el clculo Derivado (velocidad) sea evaluado en Error en lugar de PV. Cuando est reseteado, este bit permite que el clculo Derivado (velocidad) sea evaluado igual que la instruccin PID 5/02. (donde el derivado se realiza en PV). (Es posible que la versin inicial del software, versin 4.0, no le permita introducir este bit. Sin embargo, usted puede alterar el estado de este bit directamente en el bloque de control). DB, se fija con error en DB (palabra 0, bit 08) se establece cuando la variable del proceso est dentro del rango de banda muerta con paso por cero. Alarma salida, lm superi UL (palabra 0, bit 09) se establece cuando el CV de salida de control calculado excede el lmite CV superior. Alarma salida, lmite inf LL (palabra 0, bit 10) se establece cuando el CV de salida de control calculado es menor que el lmite CV inferior. Punto fij fuera rango SP (palabra 0, bit 11) se establece cuando el punto de consigna excede el valor escalado mximo o es menor que el valor escalado mnimo.
148
Vari proceso fuera rango PV (palabra 0, bit 12) se establece cuando la

variable de proceso no escalada (o sin procesar) excede 16383 o es menor de cero. PID hech DN (palabra 0, bit 13) se establece en exploraciones donde se calcula el algoritomo PID. Es calculado a la velocidad de actualizacin de bucle. PID activo EN (palabra 0, bit 15) se establece mientras el rengln de la instruccin PID es habilitado.
Esquema del bloque de control
La longitud del bloque de control se ha fijado en 23 palabras y debe programarse como un archivo entero. Los indicadores de la instruccin PID (palabra 0) y otros parmetros estn ubicados como sigue:
Esquema del bloque de control
EN
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00 Palabra DN PV SP LL UL DB DA TF SC RG OL CM AM TM 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 5/03 Suma integral MSW 5/03 Suma integral LSW 17 18 19 20 21 22
* Subcdigo de error PID (MSbyte) * Punto de consigna SP * Ganancia KC * Restablecimiento Ti * Velocidad Td * Polarizacin de alimentacin hacia adelante * Punto de consigna mx (Smax) * Punto de consigna mn (Smin) *
Banda muerta NO CAMBIAR USO INTERNO
OL, CM, AM, TM
* Salida mx *
Salida mn
* Actualizacin de bucle
Variable de proceso de escalado Error de escalado SE %CV salida (0100%) Suma integral LSW Suma integral MSW USO INTERNO NO CAMBIAR
Usted puede alterar el estado de estos valores con su programa de escalera. Se aplica a a los procesadores 5/03 solamente.
ATENCION: No altere el estado de ningun valor del bloque de control PID a menos que entienda completamente su funcin y efecto relacionado en su proceso.
149
Errores de tiempo de ejecucin
El cdigo de error 0036 aparece en el archivo de estado cuando ocurre un error de tiempo de ejecucin de la instruccin PID. El cdigo 0036 abarca las siguientes condiciones de error PID, a cada una de las cuales se ha asignado un valor de cdigo de byte nico que aparece en el MSbyte de la segunda palabra del bloque de control.
Accin correctiva Cambie tiempo de actualizacin de bucle Dt a 0 < Dt < 255 Cambie ganancia proporcional Kc a 0 < Kc < 255 Cambie ganancia integral (velocidad) Ti a 0 < Ti < 255 Cambie ganancia derivada (velocidad) Td a 0 < Td < 255 Cambie punto de consigna escalado mx Smax a 16383 < Smax < 16383 Cambie punto de consigna escalado mn Smin a 16383 < Smin < Smax < 16383
Cdigo de error 11H
Descripcin de condicin o condiciones de error Especficamente para 5/02 Especficamente para 5/03 1) Tiempo actualiz. bucle Dt > 255, o 1) Tiempo actualiz. bucle Dt > 1024 2) Tiempo actualiz. bucle Dt = 0 2) Tiempo actualiz. bucle Dt = 0 Especficamente para 5/02 1) Ganancia proporc. Kc > 255, o 2) Ganancia proporcional Kc = 0 Especficamente para 5/03 1) Ganancia proporcional Kc < 0
12H
13H 14H 21H (5/02 solamente) 22H (5/02 solamente) 23H
Especficamente para 5/02 Ganancia integral (restablecimiento) Ti > 255 Especficamente para 5/03 Ganancia integral (restablecimiento) Ti < 0 Especficamente para 5/02 Ganancia derivada (velocidad) Td > 255 Especficamente para 5/03 Ganancia derivada (velocidad) Td < 0 1) Punto de consigna escalado mx Smax > 16383, o 2) Punto de consigna escalado mx Smax < 16383 1) Punto de consigna escalado mn Smin > 16383, o 2) Punto de consigna escalado mn Smin < 16383
Punto de consigna escalado mn Smin > Punto de consigna escalado mx Cambie punto de consigna escalado mn Smin a Smax 16383 < Smin < Smax < 16383 (Especficamente para 5/03: 32768 a +32767) Si est usando escalado de punto de consigna y Smin > punto de consigna SP > Smax, o Si no est usando escalado de punto de consigna y 0 > punto de consigna SP > 16383, entonces durante la ejecucin inicial del bucle PID, ocurre este error y se establece el bit 11 de la palabra 0 del bloque de control. Sin embargo, durante la ejecucin subsiguiente del bucle PID, si se introduce un punto de consigna de bucle invlido, el bucle PID contina la ejecucin usando el punto de consigna antiguo, y se establece el bit 11 de la palabra 0 del bloque de control. Si est usando escalado de punto de consigna, entonces cambie el punto de consigna SP a Smin < SP < Smax, o Si no est usando escalado de punto de consigna, entonces cambie el punto de consigna SP a 0 < SP < 16383.
31H
41H
Escalado seleccionado 1) Banda muerta < 0, o 2) Banda muerta > (Smax - Smin), o 3) Banda muerta > 16383 (especficamente para 5/02)
Escalado no seleccionado 1) Banda muerta < 0, o 2) Banda muerta > 16383
Escalado seleccionado Cambie banda muerta a 0 < banda muerta < (Smax Smin) < 16383
Escalado no seleccionado Cambie banda muerta a 0 < banda muerta < 16383
51H 52H 53H 60H
1) Lmite superior de salida < 0, o 2) Lmite superior de salida > 100 1) Lmite inferior de salida < 0, o 2) Lmite inferior de salida > 100 Lmite inferior de salida > lmite superior de salida
Cambie lmite superior de salida a 0 < lmite superior de salida < 100 Cambie lmite inferior de salida a 0 < lmite inferior de salida < lmite superior de salida < 100 Cambie lmite inferior de salida a 0 < lmite inferior de salida < lmite superior de salida < 100
Especficamente para 5/02 PID se est introduciendo por segunda vez. (El Usted tiene por lo menos tres bucles PID en su programa: Uno en el bucle PID fue interrumpido por una interrupcin de E/S, la cual luego es inter- archivo de subrutina o programa principal, uno en un archivo de rumpida por la interrupcin STI PID). interrupcin de E/S, y uno en el archivo de subrutina STI. Tiene que alterar su programa de escalera y eliminar el anidamiento potencial de bucles PID.
1410
PID y escalado de E/S analgico
Para la instruccin PID SLC 500, el escalado numrico para la variable del proceso (PV) y la variable de control (CV) es 0 a 16383. Para usar unidades de ingeniera, tales como PSI o grados, primero usted debe escalar sus rangos de E/S analgica dentro de la escala numrica anterior. Para hacer esto, use la instruccin de escala (SCL) y siga los pasos que se describen a continuacin. Para obtener ms informacin, remtase al Manual del usuario de mdulos de E/S analgica, nmero de catlogo 1746-NM003ES. Escale su entrada analgica calculando la pendiente (o velocidad) del rango de entrada analgica al rango PV (0 a 16383.) Por ejemplo, una entrada analgica con un rango de 4 a 20 mA tiene un rango decimal de 3277 a 16384. El rango decimal debe ser escalado a travs del rango de 0 a 16383 para uso como PV. Escale el CV para que abarque de manera pareja a travs del rango de su salida analgica. Por ejemplo, una salida analgica que es escalada en 4 a 20 mA tiene un rango decimal de 6242 a 31208. En este caso, se debe escalar 0 a 16383 a travs del rango de 6242 a 31208. Una vez que usted ha escalado sus rangos de E/S analgica a/desde la instruccin PID, puede introducir las unidades de ingeniera mnimas y mximas que corresponden a su aplicacin. Por ejemplo, si el rango de entrada analgica de 4 a 20 mA representa 0 a 300 PSI, usted puede introducir 0 y 300 como los parmetros mnimo (Smin) y mximo (Smax) respectivamente. La variable del proceso, error, punto de consigna y banda muerta aparecern en unidades de ingeniera en la pantalla de control de datos PID. El punto de consigna y la banda muerta pueden introducirse en la instruccin PID usando unidades de ingeniera. Las siguientes ecuaciones muestran la relacin lineal entre el valor de entrada y el valor de escalado resultante. Valor escalado = (valor de entrada x pendiente) + desplazamiento Pendiente = (escalado mx. escalado mn.) / (entrada mx. entrada mn.) Desplazamiento = escalado mn. (entrada mn. x pendiente) Use los siguientes valores en una instruccin SCL para escalar rangos de entrada analgica comn a variables del proceso PID.
Parmetro Velocidad/10,000 Desplazamiento 4 a 20 mA 12,499 4096 0a5V 10,000 0 0 a 10 V 5,000 0
Use los siguientes valores en una instruccin SCL para escalar variables de control a salidas analogicas comunes.
Parmetro Velocidad/10,000 Desplazamiento 4 a 20 mA 15,239 6242 0a5V 10,000 0 0 a 10 V 19,999 0
1411
El siguiente diagrama de escalera muestra un bucle PID tpico programado en el modo STI. Este ejemplo se proporciona principalmente para mostrar las tcnicas correctas de escalado. Muestra una entrada analgica de 4 a 20 mA y una salida analgica de 4 a 20 mA.
Este rengln actualiza inmediatamente la entrada analgica usada para PV. Rengln 3:0 IIM
ENT. INMEDIATA C MASC Slot I:1.0 Mscara FFFF
Rengln 3:1
Estos renglones aseguran que el valor de entrada analgica que se va a escalar permanezca dentro de los lmites de 3277 a 16384. Esto es necesario para evitar errores de conversin fuera de rango en las instrucciones SCL y PID. Los bits de bloqueo pueden usarse en cualquier otro lugar en su programa para identificar la condicin de fuera de rango particular que ocurri. Bajo rango LES B3 MENOR QUE (L) Fuente A I:1.0 0
Fuente B 0 3277
MOV
MOVER Fuente Dest 3277 I:1.0 0
GRT Rengln 3:2

MAYOR QUE Fuente A Fuente B I:1.0 0 16384
Sobre rango B3 (L) 1 MOV

MOVER Fuente Dest 16384 I:1.0 0
La fuente que se va a escalar es la entrada I:1 y su destino es la variable del proceso de la instruccin PID. Estos valores se calculan conociendo que el rango de entrada es 3277 a 16384, mientras el rango escalado (PV) es 0 a 16383. SCL Rengln 3:3
ESCALADO Fuente I:1.0 0 Veloc. [/10000] 12499 Desplaz Dest 4096 N10:28 0
PID Rengln 3:4

PID Bloque de control N10:0 Variable de proceso N10:28 Variable de control N10:29 Long. bloque de control 23
1412
Rengln 3:5
La variable de control PID es la entrada para la instruccin de escala. La instruccin PID garantiza que el CV permanezca dentro del rango de 0 a 16383. Este valor se va a escalar al rango de 6242 a 31208, el cual representa el rango numrico necesario para producir la seal de salida analgica de 4 a 20 mA. SCL
ESCALADO Fuente N10:29 0 Veloc. [/10000] 15239 Desplaz Dest 6242 O:1.0 0
Este rengln actualiza inmediatamente la tarjeta de salida analgica que es accionada por el valor de la variable de control PID. IOM Rengln 3:6
SAL. INMEDIATA C MASC Slot O:1.0 Mscara FFFF
END
1413
Notas de aplicacin
Los siguientes prrafos describen: Rangos de entrada/salida Escalado a unidades de ingeniera Banda muerta con paso por cero Alarmas de salida Limitacin de salida con bloqueo de la accin integral El modo manual Alimentacin anticipada Salidas con tiempo proporcional
Rangos de entrada/salida
El mdulo de entrada que mide la variable del proceso (PV) debe tener un rango binario de escala total de 0 a 16383. Si este valor es menos de 0 (bit 15 establecido), entonces se usar un valor de 0 para PV y se establecer el bit de var de proceso fuera de rango (bit 12 de palabra 0 en el bloque de control). Si la variable del proceso es > 16383 (bit 14 establecido), entonces se usar un valor de 16383 para PV y se establecer el bit de var de proceso fuera de rango. La variable de control, calculada por la instruccin PID, tiene el mismo rango de 0 a 16383. La salida de control (palabra 16 del bloque de control) tiene el rango de 0 a 100%. Usted puede establecer los lmites inferior y superior para los valores de salida calculados de la instruccin (donde un lmite superior de 100% corresponde al lmite de la variable de control de 16383).
Escalado a unidades de ingeniera

El escalado le permite introducir los valores de punto de consigna y banda muerta con paso por cero en unidades de ingeniera, y ver en la pantalla los valores de la variable del proceso y error en las mismas unidades de ingeniera. Recuerde que la variable del proceso PV todava debe estar dentro del rango de 0-16383. Sin embargo, la PV se ver en la pantalla en unidades de ingeniera. Seleccione el escalado de la siguiente manera: 1. Introduzca los valores de escalado mximo y mnimo Smax y Smin en el bloque de control PID. Remtase al bloque de control de la instruccin PID en la pgina 149. El valor Smin corresponde a un valor analgico de cero para la lectura ms baja de la variable del proceso, y Smax corresponde a un valor analgico de 16383 para la lectura ms alta. Estos valores reflejan los lmites del proceso. El escalado del punto de consigna se selecciona introduciendo un valor que no sea cero para uno o los dos parmetros. Si introduce el mismo valor para los dos parmetros, se inhabilita el escalado del punto de consigna.
1414
Por ejemplo, si est midiendo un rango de temperatura de escala mxima de 73 (PV=0) a +1156C (PV=16383), introduzca un valor de 73 para Smin y 1156 para Smax. Recuerde que las entradas a la instruccin PID deben ser 0 a 16383. Las conversiones de seales podran ser como sigue:
Lmites del proceso Salida de transmisor (si se us) Salida de mdulo de entrada analgica Instruccin PID, Smin a Smax 73 a +1156C +4 a +20 mA 0 a 16383 mA 73 a +1156C
2. Introduzca el punto de consigna (palabra 2) y banda muerta (palabra 9) en las mismas unidades de ingeniera escaladas. Tambin lea la variable del proceso escalada y el error de escalado en estas unidades. El porcentaje de la salida de control (palabra 16) se muestra como un porcentaje del rango CV de 0 a 16383. El valor actual transferido a la salida CV siempre est entre 0 y 16383. Cuando usted selecciona escalado, la instruccin escala punto de consigna, banda muerta, variable del proceso y error. Usted debe considerar los efectos en todas estas variables cuando cambie el escalado.
Banda muerta con paso por cero DB

La banda muerta ajustable le permite seleccionar un rango de error por encima y por debajo del punto de consigna donde la salida no cambia siempre y cuando el error permanezca dentro de este rango. Esto le permite controlar qu tan cercana es la equivalencia de la variable del proceso con el punto de consigna sin cambiar la salida.
+DB SP DB Tiempo Rango de error
El paso por cero es el control de banda muerta que permite que la instruccin use el error para fines de clculo, a medida que la variable del proceso cruza dentro de la banda muerta hasta que cruza el punto de consigna. Una vez que cruza el punto de consigna (error cruza cero y cambia signo) y siempre que permanezca en la banda muerta, la instruccin considera el valor de error cero para propsitos de clculo. Seleccione la banda muerta, introduciendo un valor en la palabra de almacenamiento de banda muerta (palabra 9) en el bloque de control. La banda muerta se extiende por encima y por debajo del punto de consigna segn el valor que usted introduce. Un valor de cero inhibe esta caracterstica. La banda muerta tiene las mismas unidades escaladas que el punto de consigna si usted elige escalado.
1415
Alarmas de salida
Usted puede establecer una alarma de salida en la salida de control (CO) en un valor seleccionado por encima y/o por debajo de un porcentaje de salida seleccionado. Cuando la instruccin detecta que la salida (CO) ha excedido uno de los valores, establece un bit de alarma (bit 10 para lmite inferior, bit 9 para lmite superior) en la palabra 0 del bloque de control PID. Los bits de alarma son restablecidos por la instruccin cuando la salida (CO) regresa dentro de los lmites. La instruccin no evita que la salida (CO) exceda los valores de alarma, a menos que usted seleccione limitacin de salida. Seleccione las alarmas de salida superior e inferior introduciendo un valor para la alarma superior (palabra 11) y alarma inferior (palabra 12). Los valores de alarma se especifican como un porcentaje de la salida. Si usted no desea alarmas, introduzca cero y 100% respectivamente para los valores de alarma inferior y superior e ignore los bits de alarma.
Limitacin de salida con bloqueo de la accin integral

Usted puede establecer un lmite de salida (porcentaje de salida) en la salida de control. Cuando la instruccin detecta que la salida (CO) ha excedido un lmite, establece un bit de alarma (bit 10 para lmite inferior, bit 9 para lmite superior) en la palabra 0 del bloque de control PID, y evita que la salida (CO) exceda los valores lmites. La instruccin limita la salida (CO) en 0 y 100% si usted elige no limitar. Seleccione los lmites superior e inferior, estableciendo el bit de habilitacin de lmite (bit 3 de la palabra de control 0), e introduzca un lmite superior (palabra 11) y un lmite inferior (palabra 12). Los valores lmite son un porcentaje (0 a 100%) de la salida de control (CO). La diferencia entre seleccionar alarmas de salida y lmites de salida es que usted debe seleccionar limitacin de salida para habilitar la limitacin. Los valores lmite y de alarma se almacenan en las mismas palabras. La introduccin de estos valores habilita las alarmas, pero no la limitacin. El introducir estos valores y establecer el bit de habilitacin de lmite habilita la limitacin y las alarmas. El bloqueo de la accin integral es una caracterstica que evita que el trmino integral se haga excesivo cuando la salida (CO) alcanza un lmite. Cuando la suma de los trminos PID y polarizacin en la salida (CO) alcanza el lmite, la instruccin detiene el clculo de la suma integral hasta que la salida (CO) regresa dentro del rango. Las palabras 17 y 18 del bloque de control contienen la suma integral.
1416
El modo manual
En el modo manual, el algoritmo PID no calcula el valor de la variable de control. En cambio, usa el valor como una entrada para ajustar la suma integral (palabras 17 y 18), de manera que con la reintroduccin del modo automtico (AUTO), se efecta una transferencia sin perturbaciones. En el modo manual, el programador le permite introducir un nuevo valor CV de 0 a 100%. Este valor se convierte en un nmero de 0 a 16383 y es escrito en la direccin de la variable de control. Si usted est usando un mdulo de salida analgica para esta direccin, tiene que salvar (compilar) el programa con la opcin de proteccin de archivo establecida en None (ninguna). Esto permite la escritura en la tabla de datos de salida. Si usted no realiza esta operacin de almacenamiento, no podr establecer el nivel de salida en el modo manual. Si su programa de escalera establece el nivel de salida manual, disee su programa de escalera para que escriba en la direccin CV cuando est en el modo manual. Tome nota que este nmero est en el rango de 0 a 16383, no 0 a 100. La escritura en el porcentaje CV (palabra 16) con su programa de escalera no tiene ningn efecto en el modo manual. El ejemplo en la siguiente pgina le muestra cmo se puede controlar manualmente la salida de la variable de control (CV) con el programa de escalera.
1417
Estado de rengln PID

Si el rengln PID es falso, se resetea la suma integral (palabras 17 y 18) y CV permanece en su ltimo estado.
Manual I:2.0 ] [ 2 Auto I:2.0 ] [ 1 Bit A/M N7:10 ] [ 1 Acept. CV I:2.0 ] [ 0 A/M Bit N7:10 (L) 1 A/M Bit N7:10 (U) 1
B3 [OSR] 0
FRD
DE BCD Fuente Dest I1:1.0 N7:0
LIM
TEST LIM Lm inferior Test Lm superior 0 N7:0 100
MUL
MULTIPLICACION Fuente A N7:0 Fuente B Dest 16384 N7:2
DDV
DOBLE DIVISION Fuente 100
Notas sobre la operacin

Un interruptor manual BCD de 3 dgitos se conecta a un mdulo de entrada en I1:1.0 (rango 0-100). Un interruptor pulsador conectado a I1:2.0/0 acepta el valor del interruptor manual. Un interruptor selector para el modo auto/manual se conecta a I1:2.0/1 (auto) y I1:2.0/2 (manual). N7:0 almacena el valor introducido en el interruptor manual. N7:2 almacena un clculo intermedio. N7:8 es la direccin de la variable de control PID. N7:10 es la direccin del bloque de control de la instruccin PID. N7:26 Porcentaje de salida es actualizado automticamente por la instruccin PID. LIM
TEST LIM Lm inferior Test Lm superior 101 N7:0 1
Dest
N7:8
S:5 (U) 0 Error Fuera de rango B3 ( ) 3
1418
Alimentacin anticipada o polarizacin

Es posible que las aplicaciones que tienen atrasos de transporte requieran que se aada una polarizacin a la salida CV como anticipacin de una perturbacin. Esta polarizacin puede lograrse en los procesadores 5/02 y 5/03, escribiendo un valor en el elemento de alimentacin hacia adelante polarizacin, el sptimo elemento (palabra 6) en el archivo del bloque de control. (Vea la pgina 149.) El valor que usted escribe ser aadido a la salida, permitindose que ocurra una accin de alimentacin anticipada. Usted puede aadir una polarizacin escribiendo un valor entre 16383 y +16383 en la palabra 6, con su terminal de programacin o programa de escalera.
Salidas de tiempo proporcional

Para aplicaciones de calefaccin o enfriamiento, la salida analgica de la variable de control normalmente es convertida en una salida de tiempo proporcional. Aunque esto no puede hacerse directamente en el procesador 5/02 ni en el 5/03, usted puede usar el programa de la siguiente pgina para convertir la variable de control a una salida con tiempo proporcional. En este programa, la duracin del ciclo es el valor predefinido del temporizador T4:0. La duracin del ciclo se relaciona al % del tiempo de activacin de la siguiente manera:
T4:0.PRE es la duracin del ciclo % tiempo activacin 100% tiempo activacin salida
1419
Ejemplo Salidas con tiempo proporcional

PID
PID Bloque de control N7:2 Variable de proceso N7:0 Variable de control N7:1 Longitud bloque control 23
TON
TEMP A LA CONEXION Temp T4:0 Base tiempo 0.01 Predef 1000 Acum 0
(EN) (DN) Duracin de ciclo de salida O:1.0 (U) 0 Contactos de salida con tiempo proporcional
GRT
MAYOR QUE Fuente A T4:0.ACC 0 Fuente B N7:25 0
T4:0 ] [ DN NEQ
DIFERENTE Fuente A Fuente B N7:25 0 0
T4:0 (RES) O:1.0 (L) 0
N7:2 ] [ 13 Bit de efectuado instruccin PID
MUL
MULTIPLICAR Fuente A Fuente B Dest N7:1 0 T4:0.PRE 1000 N7:25 0
Variable de control
DDV
DOBLE DIVISION Fuente 16383 Dest N7:25 0
Salida como una fraccin de duracin de ciclo
CLR
BORRAR Dest S:5 0
Resetea indicador de error menor
END
1420
Ajuste de PID
El ajuste de PID requiere un conocimiento del control del proceso. Si usted no tiene experiencia, ser til que obtenga entrenamiento en la teora del proceso de control y los mtodos usados por su empresa. Hay una serie de tcnicas que pueden usarse para ajustar un bucle PID. El siguiente mtodo de ajuste de PID es general, y est limitado en trminos de manipulacin de perturbaciones de carga. Cuando haga el ajuste, recomendamos que los cambios se hagan en el modo MANUAL, y luego regrese a AUTO. La limitacin de salidas se aplica en el modo MANUAL. Nota importante: Este mtodo requiere que la instruccin PID controle una aplicacin que no sea crtica en trminos de seguridad personal y dao del equipo. Procedimiento 1. Cree su programa de escalera. Asegrese de haber escalado correctamente su entrada analgica en el rango de la variable del proceso PV y de haber escalado correctamente su variable de control CV en su salida analgica. 2. Conecte su equipo de control del proceso en sus mdulos analgicos. Transfiera su programa al procesador. Deje el procesador en el modo de programacin. ATENCION: Asgrese de haber considerado todas las posibilidades de movimiento de la mquina con respecto a seguridad personal y dao del equipo. Es posible que su CV de salida oscile entre 0 y 100% durante el ajuste.
Si desea verificar el escalado de su sistema continuo y/o determinar el tiempo de actualizacin del bucle inicial de su sistema, vaya al procedimiento de la pgina 1423. 3. Introduzca los siguientes valores: El valor SP de punto de consigna inicial, un restablecimiento Ti de 0, una velocidad Td de 0, una ganancia Kc de 1 y una actualizacin de bucle de 5. Establezca el modo PID en STI o Timed (temporizado) segn su diagrama de escalera. Si selecciona STI, asegrese de que el tiempo de actualizacin de bucle sea igual al intervalo de tiempo STI. Introduzca los parmetros opcionales que corresponden (limitacin de salida, alarma de salida, escalado Smax Smin, alimentacin hacia adelante). 4. Preprese para graficar el CV, PV, entrada analgica o salida analgica a medida que varan con el tiempo con respecto al valor SP de punto de consigna. 5. Coloque la instruccin PID en el modo MANUAL, luego coloque el procesador en el modo de marcha.
1421
6. Mientras controla la representacin visual PID, ajuste el proceso manualmente, escribiendo el valor de porcentaje de CO. 7. Cuando compruebe que tiene el proceso bajo control manualmente, coloque la instruccin PID en el modo AUTO. 8. Ajuste la ganancia mientras observa la relacin de la salida al punto de consigna en el transcurso del tiempo. Cuando usa el procesador 5/02, los ajustes de ganancia interfieren con el proceso cuando usted cambia valores. Para evitar esta interferencia, cambie al modo MANUAL antes de hacer cambiar su ganancia, luego cambie otra vez al modo AUTO. Cuando usa el procesador 5/03, los cambios de ganancia no interfieren con el proceso, por lo tanto usted no necesita cambiar la modo MANUAL. 9. Cuando note que el proceso est oscilando por encima y por debajo del punto de consigna de una manera pareja, registre el tiempo de 1 ciclo. O sea, obtenga el perodo natural del proceso.
Perodo natural 4x tiempo muerto
Registre el valor de ganancia. Regrese al modo MANUAL (detenga el procesador si es necesario). 10. Establezca el tiempo de actualizacin de bucle (e intervalo de tiempo STI si es aplicable) en un valor 5 a 10 veces ms rpido que el perodo natural. Si el tiempo de ciclo es 20 segundos por ejemplo, y usted elige establecer el tiempo de actualizacin de bucle en un valor 10 veces ms rpido que la velocidad natural, establezca el tiempo de actualizacin en 200, lo cual resultara en una velocidad de 2 segundos. 11. Establezca el valor de ganancia Kc en 1/2 de la ganancia necesaria para obtener el perodo natural del proceso. Por ejemplo, si el valor de ganancia registrado en el paso 9 fue 80, establezca la ganancia en 40. 12. Establezca el trmino de restablecimiento Ti en un valor para aproximar al perodo natural. Si el perodo natural es 20 segundos, como en nuestro ejemplo, usted establecera el trmino de restablecimiento en 3 (0.3 minutos por repeticin se aproxima a 20 segundos). 13. Ahora establezca la velocidad Td igual a un valor de 1/8 del trmino de restablecimiento. En nuestro ejemplo, el valor 4 ser usado para proporcionar un trmino de velocidad de 0.04 minutos por repeticin. 14. Coloque el proceso en el modo AUTO. Si tiene un proceso ideal, el ajuste PID estar terminado. 15. Para hacer ajustes a partir de este punto, coloque la instruccin PID en el modo MANUAL, introduzca el ajuste, luego coloque la instruccin PID otra vez en el modo AUTO.
1422
Esta tcnica de ir a MANUAL y luego otra vez a AUTO asegura que se retire la mayor parte del error de ganancia en el momento que se hace cada ajuste. Esto le permite ver los efectos de cada ajuste inmediatamente. El conmutar el rengln PID permite que la instruccin PID se rearranque a s misma, eliminando toda la acumulacin integral. Es posible que usted desee conmutar el rengln PID a falso mientras hace el ajuste para eliminar los efectos de ajustes previos. Verificacin del escalado de su sistema continuo Para asegurarse de que su proceso es lineal y de que su equipo est correctamente conectado y escalado, haga lo siguiente: 1. Coloque la instruccin PID en manual e introduzca los siguientes parmetros: escriba: 0 para Smin escriba: 100 para Smax escriba: 0 para CO% 2. Introduzca el modo de marcha remota (REM Run) y verifique ese PV=0. 3. escriba: 20 en CO% 4. Registre el PV = _______ 5. Escriba: 40 en CO%. 6. Registre el PV = _______ 7. Escriba: 60 en CO%. 8. Registre el PV = _______ 9. Escriba: 80 en CO%. 10. Registre el PV = _______ 11. Los valores que usted registr deben ser desplazados desde CO% por la misma cantidad. Esto prueba la linealidad de su proceso. El siguiente ejemplo muestra una progresin de desplazamiento de quince. CO 20% = PV 35% CO 40% = PV 55% CO 60% = PV 75% CO 80% = PV 95% Si los valores que usted registr no son desplazados por la misma cantidad: Su escalado es incorrecto, o el proceso no es lineal, o su equipo no est correctamente conectado y/o configurado. Haga las correcciones necesarias y repita los pasos 2 al 10.
1423
Determinacin del tiempo de actualizacin del bucle inicial Para determinar el tiempo aproximado de actualizacin de bucle que debe usarse para su proceso, haga lo siguiente: 1. Coloque los valores normales de la aplicacin en Smin y Smax. 2. Escriba: 50 en CO%. 3. Escriba: 60 en CO% e inmediatamente arranque su cronmetro. 4. Observe el PV. Cuando el PV empiece a cambiar, detenga su cronmetro. Registre este valor. Este es el tiempo muerto. 5. Multiplique el tiempo muerto por 4. Este valor se aproxima al perodo natural. Por ejemplo, si:
tiempo muerto = 3 segundos, entonces 4 3 = 12 segundos ( perodo natural)
6. Divida el valor obtenido en el paso 5 entre 10. Use este valor como el tiempo de actualizacin de bucle. Por ejemplo, si: perodo natural = 12 segundos, entonces 12 10 = 1.2 segundos. Por lo tanto, el valor 120 sera introducido como el tiempo de actualizacin de bucle. (120 10 ms = 1.2 segundos) 7. Introduzca los siguientes valores: El valor SP del punto de consigna inicial, un restablecimiento Ti de 0, una velocidad Td de 0, una ganancia Kc de 1, y el tiempo de actualizacin de bucle determinado en el paso 17. Establezca el modo PID en STI o Timed (temporizado), segn su diagrama de escalera. Si seleccion STI, asegrese de que el tiempo de actualizacin de bucle sea igual al intervalo de tiempo STI. Introduzca los parmetros opcionales que corresponden (limitacin de salida, alarma de salida, escalado Smax Smin, alimentacin hacia adelante). 8. Regrese a la pgina 1421 y termine el procedimiento de ajuste, empezando con el paso 4.
1424
Captulo
15
Localizacin y correccin de fallos

Este captulo proporciona una lista de los cdigos de fallo de errores mayores, indica las causas probables de los fallos y recomienda la accin correctiva. Este captulo tambin explica los fallos de transferencias hacia el ordenador del sistema operativo para el procesador 5/03. El captulo 1 de este manual tambin indica los cdigos de error, palabra Word S:6.
Limpieza de los fallos
Use uno de los siguientes mtodos para limpiar un fallo del procesador cuando la rutina de fallo no est efectiva.
Limpieza automtica de fallos

La siguiente seccin describe las diferentes formas de limpiar un fallo automticamente, usando APS. Establezca la anulacin de fallo en el bit de activacin S:1/8 en el archivo de estado, para limpiar el fallo cuando se desconecte y se vuelva a conectar la potencia, suponiendo que el programa del usuario no est alterado. Establezca uno de los bits de carga automtica S:1/10, S:1/11, S:1/12 en el archivo de estado del programa en un EEPROM para transferir automticamente un nuevo programa sin fallo, del mdulo de memoria a RAM, cuando se desconecte y se vuelva a conectar la potencia. Para obtener ms informacin sobre los bits de estado S:1/13, S:1/8, S:1/10, S:1/11, S:1/12, S:5/0-7 y S:36/0-7, remtase al captulo 1 de este manual. Nota importante: Usted puede declarar su propio fallo mayor especfico para la aplicacin escribiendo su propio valor nico en S:6 y luego estableciendo el bit S:1/13.
Limpieza manual de fallos

La siguiente seccin describe las diferentes formas de limpiar un fallo manualmente. Resetee manualmente el bit de fallo mayor S:1/13, y los bits de error mayor y menor S:5/0-7 en el archivo de estado, usando un dispositivo de programacin o un mdulo de acceso a la tabla de datos. Coloque el procesador en el modo de programacin remota (REM program). Corrija la condicin que est ocasionando el fallo, luego regrese el procesador al modo de marcha remota (REM Run) o prueba remota (REM Test).
Especficamente para el procesador 5/03 Cambie el interruptor de llave

de marcha (RUN) a Programacin (PROGram) y luego otra vez a marcha.
151
Captulo 15 Localizacin y correccin de fallos
ATENCION: Especficamente para el procesador 5/03 El resetear estos bits con el interruptor de llave en la posicin de marcha (RUN), hace que el procesador introduzca inmediatamente el modo de marcha.
Para retirar una condicin de fallo y regresar al modo de marcha o marcha remota usando APS, haga lo siguiente: 1. Pulse
CONFIG ONLINE F1
, luego
CONFIG MONITOR DATOS F9
. Pulse la letra S y luego pulse
[ENTER]. La primera pantalla del archivo de estado contiene el cdigo
de fallo y la descripcin del fallo. 2. Retire el fallo, pulsando S:6. 3. Una vez que el cdigo de fallo ha sido limpiado, aparece el cdigo 0000. 4. Vuelva a introducir el modo de marcha o de marcha remota. Cuando regresa al modo de marcha, todos los forzados y bloqueos estn en efecto. ATENCION: Si est en lnea con un procesador 5/03 y el interruptor de llave est en la opsicin de marcha (RUN), y usted pulsa la tecla de funcin de limpieza de fallo mayor, usted recibe la advertencia de que el procesador introducir el modo de marcha una vez que usted limpie el fallo.
CONFIG BORRAR FALL M F10
. Esto resetea las palabras S:1/13, S:5, y
Rutina de fallo del usuario en efecto Procesadores 5/02 y 5/03 solamente

Cuando designe un archivo de subrutina, la ocurencia de fallos recuperables o no recuperables del usuario hace que la subrutina designada sea ejecutada para una exploracin. Si el fallo es recuperable, la subrutina puede usarse para corregir el problema y resetear el bit de fallo S:1/13. Luego el procesador contina en el modo de marcha. Si el fallo no es recuperable, la rutina puede enviar un mensaje mediante la instruccin de mensaje a otro nodo DH-485 con informacin de cdigos de error y/o realiza una desactivacin ordenada del proceso. La subrutina no se ejecuta para fallos que no son del usuario. La rutina de fallo del usuario se describe en el captulo 16.
152
Pantalla de fallo del archivo de estado
Se puede tener acceso a la pantalla del archivo de estado fuera de lnea o en lnea desde el control de datos o la funcin de utilidad general. Esta pantalla muestra: A Palabra S:1. El bit S:1/13 en esta palabra es el bit de fallo mayor. Se resetea pulsando [F10]. B Palabra S:5. Bits de fallo menor. Se resetean pulsando [F9]. C Palabra S:6. Cdigo de fallo. Se resetea pulsando [F10]. D Descripcin de fallo. Una descripcin textual del cdigo de fallo. Se resetea pulsando [F10].
A B C D
S:0 Z:0 00000000 00000000 00000000 10000001 10000000 00000010
V: 0 SUSPENDER CODIGO SUSPENDER FICHERO WATCHDOG
C:
0 0 0 [x10 ms]: 10
ULTIMA EXPLORACION RELOJ AUTONOMO
[x10 ms]: 0 01100101 10100011
Mensaje: Comando: Int. datos/cmd.: Estado: Func. princip.:
153
Localizacin y correccin de fallos del procesador 5/03
Entre el tiempo que usted aplica alimentacin al procesador 5/03 y ste tiene la oportunidad de establecer comunicacin con un dispositivo de programacin conectado, la nica forma de comunicacin entre usted y el procesador 5/03 es a travs de la visualizacin de los indicadores LED.
Visualizacin del indicador LED de activacin

Cuando se aplica alimentacin, todos los indicadores LED se encienden momentneamente y luego se apagan. Esto es parte de la secuencia normal de activacin. Despus de los autodiagnsticos del procesador, todos los indicadores LED se encendern momentneamente. Si un programa del usuario est en un estado de marcha, el indicador LED RUN (de marcha) se encender. Si existe un fallo dentro del procesador, se iluminar el indicador LED FLT (de fallo).
Visualizacin de indicadores LED durante la transferencia de un sistema operativo

El proceso de transferencia hacia el ordenador toma aproximadamente 45 segundos. Durante este tiempo, observe la visualizacin de los indicadores LED para obtener informacin de estado. Mientras la transferencia est en progreso, los indicadores LED RUN y FLT permanecen apagados. Los indicadores LED RS232, DH485, FORCE, y BATT se encienden en una secuencia predefinida. Si la transferencia se realiza correctamente, los indicadores LED mencionados anteriormente estarn encendidos. Si ocurre un error durante el proceso de transferencia de un mdulo de memoria de tipo sistema operativo, o si ocurre un error durante el proceso normal de autodiagnstico de activacin, se encender el indicador LED FLT y los cuatro indicadores LED se encendern intermitentemente a una velocidad de 2 segundos. La siguiente tabla describe las combinaciones posibles de indicadores LED que aparecern en pantalla cada vez que los indicadores LED se enciendan.
Visualizacin de indicadores LED encendidos FAULT, FORCE, DH485 FAULT, FORCE, RS232, DH485 FAULT, BATT FAULT, BATT, RS232 FAULT, BATT, DH485 FAULT, BATT, RS232, DH485 FAULT, BATT, FORCE FAULT, BATT, FORCE, RS232 FAULT, BATT, FORCE, DH485 Descripcin Existe error grave de hardware. Existe un tiempo sobrepasado de controlador de secuencia del hardware. Existe error NVRAM. El contenido del mdulo de memoria del sistema operativo est alterado. El sistema operativo transferible no es compatible con el hardware. Se trat de hacer una transferencia del sistema operativo a la memoria protegida contra escritura. Fallo de EEPROM Flash. Fallo durante transmisin de sistema operativo transferible. El sistema operativo est ausente o ha sido alterado.
154
Descripcin de cdigos de error, causas y acciones recomendadas
A continuacin se explican los siguientes tipos de error: Activacin Ida a marcha Tiempo de ejecucin Instruccin de programa del usuario E/S Cada tabla indica la descripcin del cdigo de error, la causa probable y la accin correctiva recomenda.
Errores de activacin
Cdigo de error (Hex) 0001 Descripcin Error NVRAM. Causa probable Ya sea ruido, rayos o relmpagos, conexin a tierra incorrecta, falta de eliminacin de sobretensin en salidas con cargas inductivas o fuente de alimentacin deficiente, Prdida de batera o condensador de reserva Ya sea ruido, rayos o relmpagos, conexin a tierra incorrecta, falta de eliminacin de sobretensin en salidas con cargas inductivas o fuente de alimentacin deficiente. El mdulo de memoria est alterado. Accin recomendada Corrija el problema, vuelva a cargar el programa y pngalo en marcha. Usted puede usar la caracterstica de carga automtica con un mdulo de memoria para recargar el programa e introducir el modo de marcha (Run).
0002
Tiempo sobrepasado no esperado de controlador de secuencia de hardware.
Corrija el problema, vuelva a cargar el programa y pngalo en marcha. Usted puede usar la caracterstica de carga automtica con un mdulo de memoria para recargar el programa e introducir el modo de marcha (Run). Vuelva a programar el mdulo de memoria. Si el error persiste, reemplace el mdulo de memoria. Vuelva a programar el mdulo de memoria. Si el error persiste, reemplace el mdulo de memoria. Corrija el problema, vuelva a cargar el programa y pngalo en marcha. Usted puede usar la caracterstica de carga automtica con un mdulo de memoria para recargar el programa e introducir el modo de marcha (Run). Si el problema vuelve a ocurrir, comunquese con su representante de A-B. Corrija el problema, vuelva a cargar el programa y pngalo en marcha. Usted puede usar la caracterstica de carga automtica con un mdulo de memoria para recargar el programa e introducir el modo de marcha (Run). Si el problema vuelve a ocurrir, comunquese con su representante de A-B.
0003
Error de memoria de mdulo de memoria. Este error tambin puede ocurrir cuando se pasa al modo de marcha remota (REM Run). Fallo durante transferencia de mdulo de memoria. Error de software interno.
0007
El mdulo de memoria est alterado.
0008
Ocurri un error de software no esperado debido a: Ya sea ruido, rayos o relmpagos, conexin a tierra incorrecta, falta de eliminacin de sobretensin en salidas con cargas inductivas o fuente de alimentacin deficiente. Ocurri un error de hardware no esperado debido a: Ya sea ruido, rayos o relmpagos, conexin a tierra incorrecta, falta de eliminacin de sobretensin en salidas con cargas inductivas o fuente de alimentacin deficiente.
0009
Error de hardware interno.
155
Errores de ida a marcha

Cdigo de error (Hex) 0010 Descripcin El procesador no tiene el nivel de versin requerido. No est el archivo de programa ejecutable nmero 2. El programa de escalera tiene un error de memoria. Causa probable El nivel de versin del procesador no es compatible con el nivel de versin para el cual fue desarrollado el programa. Hay un programa incompatible o alterado. Accin recomendada Consulte con su representante local de A-B para comprar un kit de actualizacin para su procesador. Vuelva a cargar el programa o vuelva a programar con software de programacin APS aprobado por A-B. Corrija el problema, vuelva a cargar el programa y pngalo en marcha. Si el error persiste, asegrese de usar un software de programacin APS aprobado por A-B para desarrollar y cargar el programa. Instale un mdulo de memoria en el procesador, o transfiera el programa desde el procesador al mdulo de memoria.
0011
0012
Ya sea ruido, rayos o relmpagos, conexin a tierra incorrecta, falta de eliminacin de sobretensin en salidas con cargas inductivas o fuente de alimentacin deficiente. Uno de los bits de estado est establecido en el programa pero no est el mdulo de memoria requerido, o el bit de estado S:1/10 o S:1/11 no est establecido en el programa almacenado en el mdulo de memoria, pero est almacenado en el programa en la memoria del procesador. Ya sea ruido, rayos o relmpagos, conexin a tierra incorrecta, falta de eliminacin de sobretensin en salidas con cargas inductivas o fuente de alimentacin deficiente. Ya sea ruido, rayos o relmpagos, conexin a tierra incorrecta, falta de eliminacin de sobretensin en salidas con cargas inductivas o fuente de alimentacin deficiente. El bit de estado S:1/9 ha sido establecido por el programa del usuario. Remtase al captulo 1 para obtener informacin detallada sobre la operacin del bit de estado S:1/9.
0013
No est el mdulo de memoria requerido, o S:1/10 S:1/11 no est establecido tal como el programa requiere.
0014
Error de archivo interno.
Corrija el problema, vuelva a cargar el programa y pngalo en marcha. Si el error persiste, asegrese de usar un software de programacin APS aprobado por A-B para desarrollar y cargar el programa. Corrija el problema, vuelva a cargar el programa y pngalo en marcha. Si el error persiste, asegrese de usar un software de programacin APS aprobado por A-B para desarrollar y cargar el programa. Restablezca el bit S:1/9 si esto es coherente con los requisitos de la aplicacin y regrese al modo de marcha, o resetee S:1/13, el bit de fallo mayor, antes del final de la primera exploracin del programa. Transfiera el programa del mdulo de memoria a NVRAM, luego cambie al modo de marcha (Run). Comunquese con su representante de A-B para obtener informacin sobre los sistemas operativos para el procesador 5/03. Retire la etiqueta duplicada, o aada una etiqueta.
0015
Error de archivo configurable.
0016
Proteccin de arranque despus de prdida de alimentacin. Existe condicin de error de activacin cuando est establecido el bit S:1/9 y ocurri desactivacin durante la marcha.
0017
Error de equivalencia de programa del usuario de mdulo de memoria/NVRAM.
El bit S:2/9 est establecido y el programa del usuario del mdulo de memoria no corresponde con el programa del usuario NVRAM. El programa del usuario es demasiado avanzado para ser ejecutado en el sistema operativo actual. Se encontr una instruccin de etiqueta duplicada o ausente en una subrutina.
0018
Programa del usuario incompatible. Error de equivalencia de tipo de sistema operativo. Este error tambin puede ocurrir durante la activacin. Se detect un nmero de etiqueta duplicada.
0019
156
Errores de tiempo de ejecucin

Cdigo de error (Hex) 001F Descripcin Un problema de integridad del programa ocurri durante una sesin de edicin en lnea. Ocurri un error de memoria mientras estaba en el modo de marcha (Run). Causa probable Durante una sesin de edicin en lnea hubo ruido, prdida de comunicacin o una desconexin y conexin de la potencia. Ya sea ruido, rayos o relmpagos, conexin a tierra incorrecta, falta de eliminacin de sobretensin en salidas con cargas inductivas o fuente de alimentacin deficiente. Ocurri un desbordamiento de instruccin FRD o matemtica. se detect un error de instruccin de registro de desplazamiento o secuenciador, se detect un error mayor mientras se estaba ejecutando una rutina de fallo del usuario, o las direcciones del archivo M0-M1 fueron referidas en el programa del usuario para una ranura desactivada. Procesadores compactos y FRN 1 a 4 5/01: Se retir la potencia o la potencia cay por debajo de las especificaciones para un rack de expansin. Procesadores 5/02 y procesadores FRN 5 5/01: Este cdigo de error est presente slo mientras la alimentacin no est aplicada a un rack de expansin. Este es el nico cdigo de error auto-reseteable. El fallo se limpiar cuando se reaplique la alimentacin al rack de expansin. Accin recomendada Vuelva a cargar el programa y vuelva a introducir sus cambios. Corrija el problema, vuelva a cargar el programa y pngalo en marcha. Usted puede usar la caracterstica de carga automtica con un mdulo de memoria para recargar automticamente el programa e introducir el modo de marcha (Run). Corrija el problema de programacin, vuelva a cargar el programa e introduzca el modo de marcha. Tambin vea los bits de error menor S:5 en el captulo 1.
0004
0020
Un bit de error menor est establecido al final de la exploracin. Remtase a bits de error menor S:5.
0021
Ocurri un fallo de potencia remoto de un rack de E/S de expansin. Nota: Un sistema modular que encuentra una condicin de sobrevoltaje o sobrecorriente en cualquiera de sus fuentes de alimentacin puede producir cualquiera de los cdigos de error de E/S indicados en las pginas 1510 a 1512 (en lugar del cdigo 0021). El indicador LED de fuente de alimentacin apagado es una indicacin de una condicin de sobrevoltaje o sobrecorriente.
Procesadores compactos y FRN 1 a 4 5/01: Desconecte y vuelva a conectar la alimentacin en el rack local. Procesadores 5/02 y procesadoers FRN 5 5/01: Vuelva a conectar la alimentacin al rack de expansin.
ATENCION: Procesadores compactos y 5/01 FRN 1 a 4 si el fallo de alimentacin remota ocurri mientras el procesador estaba en el modo de marcha remota, el error 0021 har que el bit de parada de error mayor (S:1/13) sea reseteado en la siguiente activacin del rack local. Procesadores 5/02 y 5/01 FRN 5 la potencia al rack local no necesita desconectarse y volverse a conectar para continuar con el modo de marcha remota. Una vez que el rack ramoto es reactivado, la CPU volver a arrancar el sistema. El tiempo del controlador de secuencia est establecido muy bajo para el programa del usuario, o el programa del usuario se encontr en un bucle. Aumente el tiempo sobrepasado del controlador de secuencia en el archivo de estado (S:3H), o corrija el problema del programa del usuario.
0022
Se ha excedido el tiempo de exploracin del controlador de secuencia del usuario.
157
Cdigo de error (Hex) 0023
Descripcin Archivo de interrupcin STI invlido o inexistente.
Causa probable Un nmero de archivo de interrupcin STI fue asignado en el archivo de estado, pero el archivo de subrutina no fue creado, o el nmero de archivo de interrupcin STI asignado fue 0, 1 2.
Accin recomendada Desactive el punto de consigna de la interrupcin STI (S:30) y nmero de archivo (S:31) en el archivo de estado, o cree un archivo de subrutina de interrupcin STI para el nmero de archivo asignado en el archivo de estado (S:31). El nmero de archivo no debe ser 0, 1 ni 2. Desactive el punto de consigna de la interrupcin STI (S:30) y nmero de archivo (S:31) en el archivo de estado, o cree un archivo de subrutina de interrupcin STI para el nmero de archivo asignado en el archivo de estado (S:31). El nmero de archivo no debe ser 0, 1 ni 2. Corrija el programa del usuario para que cumpla con los requisitos y restriciones para la instruccin JSR, luego vuelva a cargar el programa y pngalo en marcha. Corrija el programa del usuario para que cumpla con los requisitos y restriciones para la instruccin JSR, luego vuelva a cargar el programa y pngalo en marcha. Corrija el programa del usuario para que cumpla con los requisitos y restriciones para la instruccin JSR, luego vuelva a cargar el programa y pngalo en marcha. Desactive el nmero de archivo de rutina de fallo (S:29) en el archivo de estado, o cree una rutina de fallo para el nmero de archivo referido en el archivo de estado (S:29). El nmero de archivo no debe ser 0, 1 ni 2. Corrija y vuelva a cargar el programa del usuario. Este problema no puede corregirse escribiendo en la palabra de registro de ndice (S:24).
0024
Intervalo de interrupcin STI invlido (mayor de 2550 ms o negativo).
El punto de consigna STI est fuera de rango (mayor de 2550 o negativo).
0025
Profundidad de pila excesiva/JSR requiere rutina STI.
Una instruccin JSR est llamando a un nmero de archivo asignado a una rutina STI. Una instruccin JSR est llamando a un nmero de archivo asignado a una rutina de interrupcin de E/S. Una instruccin JSR est llamando a un nmero de archivo asignado a la rutina de fallo del usuario. Un nmero de archivo de rutina de fallo fue creado en el archivo de estado, pero el archivo de rutina de fallo no fue creado fsicamente, o el nmero de archivo creado fue 0, 1 2. El programa est haciendo referencia a travs de direccionamiento indexado a un elemento ms all del rango permitido. El rango es de B3:0 al ltimo elemento del ltimo archivo de datos creado por el usuario.
0026
Profundidad de pila excesiva/JSR requiere una rutina de interrupcin de E/S.
0027
Profundidad de pila excesiva/JSR requiere la rutina de fallo del usuario.
0028
Valor de archivo de rutina de fallo de proteccin de arranque invlido o inexistente.
0029
La referencia de direccin indexada est fuera del espacio total del archivo de datos (rango de B3:0 hasta el ltimo archivo). ATENCION: El procesador 5/02 ! usa un valor de ndice de cero para la instruccin que fall despus de la recuperacin del error. La referencia de direccin indexada est ms all del archivo de datos referido especfico.
002A
El programa est haciendo referencia a travs de direccionamiento indexado a un elemento ms all de un lmite de archivo.
Corrija el programa del usuario, asigne ms espacio de datos usando el mapa de la memoria, o vuelva a salvar el programa permitiendo el cruce de lmites de archivo. Vuelva a cargar el programa del usuario. Este problema no puede corregirse escribiendo en la palabra de registro de ndice (S:24). Cambie la ranura de entrada a una tarjeta de E/S discreta. Desactive la funcin DII, escribiendo un cero en esta ubicacin o cambie el valor a un archivo de escalera vlido (3-255).
002E 002F
Ranura de entrada DII invlida. Archivo de interrupcin DII invlido o inexistente.
La ranura referida est vaca o una tarjeta de E/S no discreta est presente. Un nmero de archivo de interrupcin DII fue asignado en el archivo de estado, pero el archivo de subrutina no fue creado, o el nmero de archivo de interrupcin DII asignado fue 0, 1 2.
158
Errores de instruccin del programa del usuario

Cdigo de error (Hex) 0030 Descripcin Se intent saltar a demasiados archivos de subrutinas anidadas. Este cdigo tambin puede significar que un programa tiene rutinas potencialmente recurrentes. Causa probable Ms del mximo de 4 (8 si est usando un procesador 5/02 5/03) niveles de subrutinas anidadas han sido llamadas en el programa del usuario, o subrutina(s) anidada(s) requiere(n) subrutina(s) de un nivel previo. El tipo o nivel de serie del procesador no tiene capacidad para una instruccin que reside en el programa del usuario, o usted ha programado una constante como el primer operando de una instruccin de comparacin. Accin recomendada Corrija el programa del usuario para que cumpla con los requisitos y restriciones para la instruccin JSR, luego vuelva a cargar el programa y pngalo en marcha.
0031
Se detect una referencia de instruccin invlida.
Reemplace el procesador con uno que tenga capacidad para el programa del usuario, o modifique el programa del usuario de manera que todas las instrucciones sean aceptadas por el procesador, luego vuelva a cargar el programa y pngalo en marcha. Corrija el programa del usuario o asigne ms espacio de archivo de datos usando el mapa de la memoria, luego vuelva a cargarlo y pngalo en marcha. Corrija el programa del usuario o asigne ms espacio de archivo de datos usando el mapa de la memoria, luego vuelva a cargarlo y pngalo en marcha. Si el programa del usuario est transfiriendo valores a la palabra predefinida o acumulada de un temporizador, asegrese que estos valores no puedan ser negativos. Corrija el programa del usuario, vuelva a cargarlo y pngalo en marcha. Si el programa del usuario est transfiriendo valores a la palabra predefinida de la instruccin HSC, asegrese de que los valores estn dentro del rango vlido. Corrija el programa del usuario, vuelva a cargarlo y pngalo en marcha. Corrija el programa del usuario, vuelva a cargarlo y pngalo en marcha. El cdigo 0036 se describe en el captulo 14 de este manual.
0032
Un parmetro de longitud/posicin de instruccin del secuenciador apunta ms all del fin de un archivo de datos. El parmetro de longitud de una instruccin LFU, LFL, FFU, FFL, BSL, o BSR apunta ms all del final de un archivo de datos. Se detect un valor negativo para un acumulador de temporizador o valor predefinido. Procesadores compactos con entrada de 24 VCC solamente: Se detect un valor predefinido HSC de cero o negativo en una instruccin HSC. Se detect un valor predefinido HSC de cero o negativo en una instruccin HSC.
El programa est refiriendo un elemento ms all de un lmite de archivo establecido por la instruccin del secuenciador. El programa est refiriendo un elemento ms all de un lmite de archivo establecido por la instruccin. Se detect que el valor predefinido o acumulado de un temporizador en el programa del usuario es negativo.
0033
0034
0034
(relacionado a la instruccin HSC del procesador compacto 5/01)
El valor predefinido para una instruccin HSC est fuera del rango vlido. El rango vlido es 1-32767.
0035
Una instruccin TND, SVC, o REF es llamada dentro de una rutina de fallo del usuario o de interrupcin. Se est usando un valor invlido para un parmetro de la instruccin PID.
Se est usando una instruccin TND, SVC, o REF en una rutina de fallo del usuario o interrupcin. Esto es invlido. Un valor invlido fue cargado en una instruccin PID por el programa del usuario o por el usuario a travs de la funcin de control de datos para esta instruccin. Una instruccin RET reside en el programa principal.
0036
0038
Se detect una instruccin RET en un archivo que no es de subrutina.
Corrija el programa del usuario, vuelva a cargarlo y pngalo en marcha.
159
Errores de E/S
CODIGOS DE ERROR: Los caracteres xx en los siguientes cdigos representan el nmero de ranura en hexadecimal. Si no se puede determinar la ranura exacta, los caracteres xx se convierten 03 para controladores compactos y 1F para controladores modulares. Remtase a la tabla de la derecha. FALLOS DE E/S RECUPERABLES (procesadores 5/02 y 5/03 solamente): Muchos fallos de E/S son recuperables. Para recuperarlos, usted debe desactivar la ranura especificada, xx, en la rutina de fallo del usuario. Si no desactiva la ranura xx, el procesador fallar al final de la exploracin. Nota importante: Una tarjeta de E/S gravemente daada puede hacer que el procesador indique que existe un error en la ranura 1, aunque la tarjeta daada est instalada en una ranura que no es la 1. Cdigo de error (Hex) xx50 Descripcin Se detect un error de datos de rack. 0 1 2 3 4 5 6 7
NUMEROS DE RANURA (xx) EN HEXADECIMAL Ranura xx 00 01 02 03** 04 05 06 07 Ranura xx 8 9 10 11 12 13 14 15 08 09 0A 0B 0C 0D 0E 0F Ranura xx 16 17 18 19 20 21 22 23 10 11 12 13 14 15 16 17 Ranura xx 24 25 26 27 28 29 30 18 19 1A 1B 1C 1D 1E 1F*
Causa probable Ya sea ruido, rayos o relmpagos, conexin a tierra incorrecta, falta de eliminacin de sobretensin en salidas con cargas inductivas, o fuente de alimentacin deficiente. Si este es un mdulo de E/S discreto, este es un problema de ruido. Si este es un mdulo de E/S especial, remtase al manual correspondiente del usuario para determinar la causa probable. Un mdulo de E/S configurado para una ranura particular est ausente o ha sido retirado. La ranura de E/S no est configurada para un mdulo, pero un mdulo est presente, o el mdulo de E/S se ha restablecido a s mismo.
Accin recomendada Corrija el problema, limpie el fallo y vuelva a introducir el modo de marcha (Run).
xx51
Se detect un error de tiempo de ejecucin retenido en un mdulo de E/S.
Desconecte y vuelva a conectar la potencia al sistema. Si esto no corrige el problema, reemplace el mdulo.
xx52
Se detect como ausente o retirado un mdulo requerido para el programa del usuario. En la ida a marcha, un programa del usuario declara una ranura como no usada, y se detect que esa ranura tiene un mdulo de E/S introducido. Este cdigo tambin puede significar que un mdulo de E/S se ha restablecido a s mismo.
Desactive la ranura en el archivo de estado (S:11 and S:12), o introduzca el mdulo requerido en la ranura. Desactive la ranura en el archivo de estado (S:11 and S:12), limpie el fallo y active, retire el mdulo, limpie el fallo y active, o modifique la configuracin de E/S para que incluye el mdulo, luego vuelva a cargar el programa y pngalo en marcha. Si piensa que el mdulo se ha restablecido a s mismo, limpie el fallo mayor y pngalo en marcha. Desactive todas las ranuras en el rack vaco (vea S:11 y S:12). Reemplace el mdulo con el mdulo correcto, limpie el fallo y pngalo en marcha, o cambie la configuracin de E/S para la ranura, vuelva a cargar el programa y pngalo en marcha.
xx53
Especficamente para procesadores 5/03 Se intent introducir el modo de marcha o de prueba con un rack vaco. xx54 Se detect que un mdulo requerido para el programa del usuario es del tipo equivocado.
Un rack no tiene todos los mdulos de E/S. Un mdulo de E/S en una ranura particular es de un tipo diferente del configurado para esa ranura por el usuario.
1510
Cdigo de error (Hex) xx55
Descripcin Se detect que un mdulo de E/S discreta para el programa del usuario tiene el conteo de E/S equivocado. Este cdigo tambin puede significar que un controlador de tarjeta especial es incorrecto.
Causa probable Si este es un mdulo de E/S discreta, el conteo de E/S es diferente del seleccionado en la configuracin de E/S. Si este es un mdulo de E/S especial, el controlador de tarjeta es incorrecto.
Accin recomendada Si este es un mdulo de E/S discreta, reemplcelo con un mdulo que tenga el conteo de E/S seleccionado en la configuracin de E/S. Luego limpie el fallo y actvelo, o cambie la configuracin de E/S para que corresponda con el mdulo existente, luego vuelva a cargar el programa y pngalo en marcha. Si este es un mdulo de E/S especial, remtase al manual del usuario de ese mdulo. Corrija la configuracin de rack, vuelva a cargar el programa y pngalo en marcha. Desconecte y vuelva a conectar la potencia al rack. Si esto no corrige el problema, remtase al manual del usuario del mdulo de E/S especial. Es posible que tenga que reemplazar el mdulo. Desconecte y vuelva a conectar la potencia al rack. Si esto no corrige el problema, remtase al manual del usuario del mdulo de E/S especial. Es posible que tenga que reemplazar el mdulo. Remtase al manual del usuario del mdulo de E/S especial. Es posible que tenga que reemplazar el mdulo. Desconecte y vuelva a conectar la potencia al rack. Haga una revisin para determinar si hay un problema de ruido y asegrese que se estn usando prcticas correctas de conexin a tierra. Si este es un mdulo de E/S especial, remtase al manual del usuario del mdulo. Es posible que tenga que reemplazar el mdulo. Remtase al manual del usuario del mdulo de E/S especial. Reconfigure el archivo G de acuerdo a las instrucciones del manual, luego vuelva a cargarlo y pngalo en marcha. Remtase al manual del usuario del mdulo de E/S especial. Reconfigure los archivos MO-M1 de acuerdo a las instrucciones del manual, luego vuelva a cargarlo y pngalo en marcha.
xx56
Se detect que la configuracin de rack especificada en el programa del usuario es incorrecta. Un mdulo de E/S especial no ha respondido al comando de bloqueo de memoria compartida dentro del lmite de tiempo requerido. Un mdulo de E/S especial ha generado un fallo general. El bit de fallo de tarjeta est establecido (1) en el byte de estado del mdulo. Un mdulo de E/S especial no ha respondido a un comando como si hubiera terminado dentro del lmite de tiempo requerido. Problema de interrupcin de hardware.
La configuracin de rack especificada por el usuario no corresponde con el hardware. El mdulo de E/S especial no responde al procesador en el tiempo permitido.
xx57
xx58
Remtase al manual del usuario del mdulo de E/S especial.
xx59
Un mdulo de E/S especial no complet un comando del procesador en el tiempo permitido. Si este es un mdulo de E/S discreta, este es un problema de ruido. Si este es un mdulo de E/S especial, remtase al manual del usuario del mdulo.
xx5A
xx5B
Error de configuracin del archivo G el tamao del archivo G del programa del usuario excede la capacidad del mdulo.
El archivo G es incorrecto para el mdulo en esta ranura.
xx5C
Error de configuracin del archivo M0-M1 el tamao del archivo M0-M1 del programa del usuario excede la capacidad del mdulo.
Los archivos M0-M1 son incorrectos para el mdulo en esta ranura.
1511
Cdigo de error (Hex) xx5D
Descripcin El servicio de interrupcin solicitado no es aceptado por el procesador.
Causa probable El mdulo de E/S especial ha solicitado servicio y el procesador no tiene capacidad para esto.
Accin recomendada Remtase al manual del usuario del mdulo de E/S especial para determinar cul procesador acepta el uso del mdulo. Reemplace el procesador con uno que acepte el mdulo. Vuelva a cargar el programa usando un software APS aprobado por A-B.
xx5E xx60 hasta xx6F xx70 hasta xx7F xx90
Error del controlador de E/S (software) del procesador. Identifica un error mayor recuperable de mdulo de E/S especfico. Identifica un error mayor no recuperable de mdulo de E/S especfico. Problema de interrupcin en una ranura desactivada. Una ranura desactivada ha fallado.
Software alterado de controlador de E/S de procesador.
Un mdulo de E/S especial solicit servicio mientras una ranura estaba desactivada. Un mdulo de E/S especial en una ranura desactivada ha fallado.
Remtase al manual del usuario del mdulo de E/S especial. Es posible que tenga que reemplazar el mdulo. Desconecte y vuelva a conectar la alimentacin al rack. Si esto no corrige el problema, remtase al manual del usuario del mdulo de E/S especial. Es posible que tenga que reemplazar el mdulo. Corrija la configuracin de E/S/informacin de archivo ISR para el mdulo de E/S especial. Remtase al manual del usuario del mdulo para obtener la informacin de archivo ISR correcta. Luego vuelva a cargar el programa y pngalo en marcha. Remtase al manual del usuario del mdulo de E/S especial. Jams debe introducirse un mdulo en un rack con la alimentacin conectada. Si esto ocurre y el mdulo no se daa, Retire el mdulo, limpie el fallo y actvelo, o aada el mdulo a la configuracin de E/S, refiera el mdulo en el programa del usuario donde sea requerido, vuelva a cargar el programa y pngalo en marcha.
xx91
xx92
Archivo de subrutina de interrupcin (ISR) de mdulo invlido o no existente.
La configuracin de E/S/informacin de archivo ISR para un mdulo de E/S especial es incorrecta.
xx93 xx94
Error mayor de mdulo de E/S especfico invlido. Se ha detectado que un mdulo ha sido introducido en el modo de marcha o prueba con la alimentacin conectada. Esto tambin puede significar que un mdulo de E/S se ha restablecido a s mismo.
El procesador no reconoce el cdigo de error desde un mdulo de E/S especial. El mdulo fue introducido en el rack con la alimentacin conectada, o el mdulo se ha restablecido a s mismo.
1512
Captulo
AB
16
Descripcin de la rutina de fallo Procesadores 5/02 y 5/03

La informacin de este captulo corresponde slo a los procesadores 5/02 y 5/03. Cubre los siguientes tpicos: fallos recuperables y no recuperables ejemplos de aplicacin de las subrutinas de fallo
Descripcin general de la rutina de fallo
Los procesadores 5/02 y 5/03 le permiten designar un archivo de subrutina como una rutina de fallos. Este archivo se ejecuta cuando ocurre cualquier fallo del usuario recuperable o no recuperable. El archivo no se ejecuta para fallos que no son del usuario. La rutina de fallo le da la opcin de evitar una desactivacin del procesador cuando ocurre un fallo del usuario especfico. Usted hace esto programando una subrutina de escalera, luego especificando esa subrutina como una rutina de fallo en la palabra S:29 en el archivo de estado. Usted puede manipular una serie de fallos del usuario de esta forma, tal como muestra el ejemplo de la pgina 162.
Datos de archivo de estado salvados

Los datos en las siguientes palabras se salvan al entrar a la subrutina de la rutina de fallo y se vuelven a escribir al salir de la subrutina. S:0 Indicadores aritmticos S:13 y S:14 Registro matemtico S:24 Registro de ndice
Fallos del usuario recuperables y no recuperables
Los fallos se clasifican como fallos del usuario recuperables y no recuperables y fallos que no son del usuario. En el captulo 1 de este manual aparece una lista completa de fallos.
Fallo que no es del usuario Fallo del usuario no recuperable La rutina de fallo se ejecuta para una pasada. Nota: Usted puede iniciar una instruccin MSG a otro nodo para identificar la condicin de fallo del procesador. Fallo del usuario recuperable
La rutina de fallo no se ejecuta.
La rutina de fallo puede resetear el fallo reseteando el bit S:1/13.
161
Captulo 16 Descripcin de la rutina de fallo Procesadores 5/02 y 5/03
Creacin de una rutina de fallo
Para usar la rutina de fallo, cree un archivo de subrutina (3255), luego introduzca este nmero de archivo en la palabra S:29 del archivo de estado. En la pantalla del archivo de estado que aparece a continuacin, el archivo de subrutina 3 est designado como la rutina de fallo. Las palabras S:20 y S:21 pueden examinarse en su rutina de fallo para sealar el archivo y nmero de rengln donde ocurri el fallo. Si el fallo ocurri fuera de la exploracin de escalera, este valor contendr el nmero de rengln de la instruccin TND, END, o REF. Use las palabras S:20 y S:21 con su rutina de fallo de proteccin de activacin para determinar el punto exacto donde ocurri la desactivacin previa. Remtase al captulo 1 de este manual para obtener ms informacin sobre el bit S:1/9. Nota importante: Para los procesadores 5/02, usted debe salvar su programa con paso individual de prueba seleccionado, para que S:20 y S:21 estn activados. Para los procesadores 5/03, si su programa contiene cuatro instrucciones de mensaje, con el bit de operacin continua (CO) establecido, la instruccin de mensaje de la rutina no ser ejecutada.
1 0 0 0 1 3 NO 0 0 0 1 0 0 0
Mensaje: Comando: Int. datos/cmd.: Estado: Func. princip.:
Fiche$$$
Ejemplo de aplicacin
Suponga que tiene un programa en el cual desea controlar errores mayores 0020 (ERROR MENOR AL FINAL DE LA EXPLORACION) y 0034
(VALOR NEGATIVO EN VALOR PREFIJ DE TEMPORIZADOR O ACUMULADOR) bajo las siguientes circunstancias:
Evite una desactivacin del procesador si se establece el bit de

interrupcin de desbordamiento S:5/0. Permita una desactivacin del procesador cuando S:5/0 se establece ms de cinco veces. Evite una desactivacin del procesador si el valor acumulador del temporizador T4:0 se hace negativo. Restablezca el valor acumulador
162
negativo en cero. Active una salida para indicar que el acumulador se ha hecho negativo una o ms veces. Permita una desactivacin del procesador para todos los otros fallos del usuario. En las siguientes figuras se indica un posible mtodo para lograr esto. Se crean las subrutinas 3, 4 y 5. La rutina de fallo del usuario se designa como archivo de subrutina 3. Cuando ocurre un error del usuario recuperable o no recuperable, el procesador explora el archivo 3. El procesador salta al archivo 4 si el cdigo de error es 0020 y salta al archivo 5 si el cdigo de error es 0034. Para todos los otros errores recuperables y no recuperables, el procesador sale de la rutina de fallo y detiene la operacin en el modo de fallo. Rutina de fallo Archivo de subrutina 3
La palabra S:6 es el cdigo de fallo (en deicmal). EQU
IGUAL Fuente A Fuente B S:6 0 32
JSR
SALTO A SUBRUTINA Nmero fich SBR 4
Cdigo de fallo 0020 (Introduzca &H20. Aparece el equivalente decimal 32). JSR
SALTO A SUBRUTINA Nmero fich SBR 5
EQU
IGUAL Fuente A Fuente B S:6 0 52
Cdigo de fallo 0034 (Introduzca &H34. Aparece el equivalente decimal 52). END
Cuando el procesador detecta un fallo del usuario recuperable o no recuperable, se ejecuta este archivo. El cdigo de fallo aparece como Source A en las instrucciones EQU en este archivo. El procesador introducir el modo de fallo y desactivacin para todos los fallos del usuario excepto dos:
0020 ERROR MENOR AL FINAL DE LA EXPLORACION 0034 VALOR NEGATIVO EN VALOR PREFIJ DE TEMPORIZADOR O
ACUMULADOR
Si el cdigo de fallo (S:6) es 0020, se ejecuta el archivo de subrutina 4. Si el cdigo de fallo es 0034, se ejecuta el archivo de subrutina 5.
163
Archivo de subrutina 4 Ejecutado para error 0020

SBR
SUBRUTINA
S:5 ] [ 0 CTU
CONTADOR + Contador Predef Acum C5:0 120 0
C5:0 (U) CU (CU) (DN)
GRT
MAYOR QUE Fuente A C5:0.ACC 0 Fuente B 5
RET
RETURN
S:5 ] [ 0
S:5 (U) 0 S:1 (U) 13 RET

RETURN
END
Si se establece el bit de interrupcin de desbordamiento S:5/0, incrementar el contador C5:0. Si el conteo de C5:0 es 5 o menos, se resetear la interrupcin de desbordamiento S:5/0, se resetear el bit de parada de error mayor S:1/13, y el procesador permanecer en el modo de marcha remota (REM Run). El cdigo de fallo 0020 ser indicado en la pantalla de estado. Si el conteo es mayor de 5, el procesador establecer S:5/0 y S:1/13 e introducir el modo de fallo. Este archivo de subrutina tambin se ejecuta si se establece el bit de error de registro de control S:5/2. En este caso, el procesador se coloca en el modo de fallo.
164
Pantalla de archivo de estado En 1ra. a 5ta. ocurrencia de desbordamiento (S:5/0)

ARITHMETIC FLAGS S:0 Z:0 V:0 SUSPEND CODE SUSPEND FILE C:0 0 0 10 1 00000000 00000000
S:1/13 reseteado S:5/0 reseteado
PROCESSOR STATUS PROCESSOR STATUS PROCESSOR STATUS
00000000 00000000 00000000 11100110 00000000 00100010
WATCHDOG [x 10 ms] MINOR FAULT 00000000 00000000 LAST SCAN [x 10 ms] FAULT CODE 0020 FREE RUNNING CLOCK FAULT DESCRIPTION: MINOR ERROR AT END OF SCAN MATH REGISTER 0000 0000
Se indican cdigo de fallo y descripcin.
ACTIVE NODE LIST (CHANEL 1) 0 10 20 30 11000000 00000000 00000000 00000000 PROCESSOR BAUD RATE (CHANNEL 1) 19200
I/O SLOT ENABLES 0 10 20 30 11111111 11111111 11111111 11111111 PROCESSOR ADDRESS (CHANNEL 1): 1
KEYSWITCH IS IN RUN, CLEARING FAULT CAUSES PROCESSOR TO GO TO RUN MODE Clear Major Fault? S:28/15 = offline no forces formatted decimal addr File 09TEST
YES NO
F8
F8
Archivo de subrutina 5 Ejecutado para error 0034

SBR
SUBRUTINA
LES
MENOR QUE Fuente A T4:0.ACC 0 Fuente B 0
S:1 (U) 13 CLR

BORRAR Dest T4:0.ACC 0
O:3.0 ( ) 3 RET
RETURN
END
Si el valor acumulador del temporizador T4:0 es negativo, se desbloquea el bit de parada de error mayor S:1/13, evitando que el procesador introduzca el modo de fallo. A la vez, el valor acumulador T4:0 ACC se resetea en cero y se activa la salida O:3.0/3. El cdigo de fallo 0034 ser indicado en la pantalla del archivo de estado. Si el valor predefinido del temporizador T4:0 es negativo, S:1/13 permanecer establecido y el procesador introducir el modo de fallo (O:3.0/3 ser restablecido si fue establecido previamente). Adems, si el valor predefinido o el valor acumulador de cualquier otro temporizador en el programa es negativo, se establecer S:1/13 y el procesador introducir el modo de fallo. Si fue establecido previamente, O:3.0/3 ser restablecido.
165
Captulo
AB
17
Descripcin de la interrupcin de entrada discreta Procesador 5/03 solamente

La informacin de este captulo corresponde a los procesadores 5/03 solamente. Cubre los siguientes tpicos: programacin para la funcin de interrupcin de entrada discreta (DII) operacin de la DII parmetros de la DII
Descripcin general de la interrupcin de entrada discreta
Use la interrupcin de entrada discreta (DII) para aplicaciones de procesamiento de alta velocidad o para cualquier aplicacin que necesite responder rpidamente a un suceso. Esta instruccin permite que el procesador 5/03 ejecute una subrutina de escalera cuando el patrn del bit de entrada de una tarjeta de E/S discreta corresponde con un valor de comparacin que usted program. El archivo de estado contiene seis valores de bit y seis valores de palabra usados para programar y controlar la funcin DII. La DII no requiere instrucciones de lgica de escalera para la configuracin. Usted programa la DII para examinar el patrn de bit de entrada de cualquier ranura de E/S individual que contenga cualquier tarjeta de entrada discreta (IG16, IV16, IB8, IB32, etc.). Cuando el patrn de bit de entrada corresponde con el valor de comparacin, aumenta el acumulador. El acumulador DII cuenta hasta el valor predefinido, y una vez que es generada la interrupcin, inmediatamente da la vuelta y empieza a contar otra vez desde cero. Durante la exploracin de la subrutina DII, usted puede reconfigurar la DII para que busque un suceso completamente diferente. Esto facilita la secuencia DII. La DII puede ser programada para comparar cada punto de entrada con un estado alto (1) o bajo (0). El acumulador aumenta en la transicin de entrada que hace que los puntos de entrada correspondan con el valor de comparacin. Recomendamos la programacin de instrucciones de E/S inmediatas (IOM e IIM) en la subrutina DII. Esto permite que la subrutina tenga acceso a estados fsicos de mquinas.
Procedimiento bsico de programacin para la funcin DII

Para usar la funcin DII con su archivo de programa principal, haga lo siguiente: 1. Cree un archivo de subrutina (el rango es de 3 a 255) e introduzca los renglones de escalera deseados. Este es su archivo de subrutina DII.
171
Captulo 17 Descripcin de la interrupcin de entrada discreta Procesadores 5/03
La creacin de un archivo de subrutina se describe en el Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES. 2. Introduzca el nmero de ranura de entrada (palabra S:47). 3. Introduzca la mscara de bit (palabra S:48). 4. Introduzca el valor de comparacin (palabra S:49). 5. Introduzca el valor predefinido (palabra S:50). 6. Introduzca el nmero de archivo de subrutina DII en la palabra S:46 del archivo de estado. (Vea la pgina 138.) El nmero de archivo cero desactiva la funcin DII. Nota importante: Usuarios de PLC La principal diferencia entre la DII y la PII PLC 5/40 es que la DII requiere que todas las transiciones declaradas ocurran antes de la generacin de un conteo regresivo; mientras que la PII requiere que slo ocurra una de las transiciones declaradas. Adems, el trmino conteo regresivo PLC es referido como valor predefinido en la DII. Ejemplo La DII puede programarse para contar artculos en un transportador de alta velocidad. Cada vez que 100 artculos pasan un fotointerruptor, se ejecuta la subrutina DII. Luego la subrutina DII usa instrucciones de E/S inmediatas para envasar los productos.
Operacin
Despus que usted restaura su programa e introduce el modo de marcha remota REM Run), DII empieza la operacin de la siguiente forma:
Modo contador
Este modo est activo cuando el valor predefinido (S:50) contiene un valor mayor de 1. 1. La DII lee el primer byte de los datos de entrada de una tarjeta de entrada discreta seleccionada por lo menos una vez cada 100s. 2. Cuando los datos de entrada son equivalentes al valor con mscara programado, el acumulador aumenta en un valor de uno. El siguiente conteo ocurre cuando los datos de entrada pasan a ser no equivalentes y luego a ser equivalentes. 3. Cuando el acumulador alcanza o excede el valor predefinido, entre 1 y 65,535, se genera la interrupcin. 4. Se ejecuta la subrutina DII. 5. El ciclo se repite.
172
Modo de suceso
Este modo est activo cuando el valor predefinido (S:50) contiene un 0 o 1. 1. La DII lee el primer byte de los datos de entrada de una tarjeta de entrada discreta seleccionada por lo menos una vez cada 100s. 2. Cuando los datos de entrada son equivalentes al valor con mscara programado, se genera la interrupcin. 3. Se ejecuta la subrutina DII. 4. El ciclo se repite.
Usted tiene que aadir tiempo de espera de interrupcin a la transicin o conteo final que hace que la subrutina de interrupcin se ejecute. La DII contina comparando los datos de entrada al valor con mscara programado mientras ejecuta la subrutina DII.
Contenido de la subrutina DII

Para la identificacin de su subrutina DII, use la instruccin INT como la primera instruccin en su primer rengln. La subrutina DII contiene los renglones de la lgica de su aplicacin. Usted puede programar cualquier instruccin dentro de la subrutina DII, excepto una instruccin TND, REF, o SVC. Las instrucciones IIM o IOM se necesitan en una subrutina DII si su aplicacin requiere la actualizacin inmediata de puntos de entrada o salida. Termine la subrutina DII con una instruccin RET. La profundidad de la pila JSR est limitada a 3. Usted puede llamar a otras subrutinas a un nivel de profundidad 3 desde una subrutina DII.
Espera de interrupcin y ocurrencias de interrupcin

La espera de interrupcin es el intervalo entre la deteccin de DII y el arranque de la subrutina de interrupcin. Las interrupciones DII pueden ocurrir en cualquier punto de su programa, pero no necesariamente en el mismo punto en interrupciones sucesivas. Las interrupciones pueden ocurrir entre instrucciones en su programa, dentro de la exploracin de E/S (entre ranuras), o entre el servicio de paquetes de comunicacin. La siguiente tabla muestra la interaccin entre una interrupcin y el ciclo operativo del procesador.
173
Interrupciones de E/S 5/02

Exploracin de entrada Exploracin del programa Exploracin de salida Comunicaciones Tareas varias delprocesador
Interrupciones de E/S 5/03 con el bit S:33/8 establecido Entre actualizaciones de palabras Entre actualizaciones de palabras Entre actualizaciones de palabras Entre actualizaciones de paquetes de palabras Entre actualizaciones de palabras
Interrupciones de E/S 5/03 con el bit S:33/8 reseteado Entre actualizaciones de ranura Entre actualizaciones de rengln Entre actualizaciones de ranura Entre paquetes de comunicacin Entre actualizaciones de palabras
Entre actualizaciones de ranura Entre actualizaciones de instruccin Entre actualizaciones de ranura Entre paquetes de comunicacin Al comienzo y al final
Sucesos en el ciclo operativo del procesador
Si ocurre una interrupcin mientras que el procesador 5/03 est realizando una actualizacin de ranura de palabras mltiples y su subrutina de interrupcin tiene acceso a la misma ranura, la transferencia de palabras mltiples sigue hasta completarse, antes de realizar el acceso de ranura de subrutina de interrupcin. Tome nota que el tiempo de ejecucin DII se aade directamente al tiempo de exploracin general. Durante el perodo de espera, el procesador est realizando operaciones que no pueden ser perturbadas por la funcin de interrupcin DII. El bit de espera de interrupcin de entrada discreta (S:33/8) funciona como sigue: Cuando el bit est establecido (1) las interrupciones reciben servicio dentro de 500s. Cuando el bit est reseteado (0), no se espera servicio de 500s. Cuando S:33/8 est reseteado (0), las interrupciones del usuario ocurren entre actualizaciones de ranuras de E/S y renglones. El estado por defecto est reseteado (0). Para determinar la espera de interrupcin con S:33/8 reseteado, usted debe calcular el tiempo de ejecucin de cada rengln en su programa. Remtase al apndice B del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES para obtener ms informacin sobre cmo calcular la espera de interrupcin.
Prioridades de la interrupcin
Las prioridades de la interrupcin para procesadores 5/03 son: 1. rutina de fallo 2. interrupcin de entrada discreta (DII) 3. subrutina STI 4. subrutina de interrupcin de E/S Una subrutina de interrupcin que se est ejecutando slo puede ser interruptida por la rutina de fallo.
174
Datos del archivo de estado salvados

Los datos en las siguientes palabras se salvan al introducir la subrutina DII y se reescriben al salir de la subrutina DII. S:0 indicadores aritmticos S:13 y S:14 registro matemtico S:24 registro de ndice
Caracterstica de reconfiguracin
Usted puede reconfigurar la DII completamente o parcialmente, dependiendo del(los) parmetro(s) particular(es) que elija. Puede reconfigurar algunos de los parmetros simplemente escribiendo el nuevo valor sobre el valor antiguo. Otros valores requieren que establezca el bit de reconfiguracin adems de escribir el valor nuevo. La DII es no retentiva y siempre se reconfigura a s misma al entrar al modo de marcha remota (REM Run). Remtase a la siguiente seccin Parmetros DII para obtener detalles sobre la reconfiguracin de cada parmetro.
Parmetros DII
Los siguientes parmetros estn asociados con la funcin DII. Estos parmetros tienen direcciones de archivo de estado que se describen aqu y tambin en el captulo 1 de este manual. Bit S:2/11 bit DII pendiente Slo lectura. Cuando est establecido, este bit indica que el acumulador DII (S:52) es igual al valor predefinido DII (S:50) y el nmero de archivo de escalera especificado por el nmero de archivo DII (S:46) est esperando para ser ejecutado. Se resetea cuando el nmero de archivo DII (S:46) empieza la ejecucin, o con la salida del modo de marcha remota o prueba remota. Bit S:2/12 bit de habilitacin DII Lectura/escritura. Para programar esta caracterstica, use la funcin de control de datos para establecer/resetear este bit, o direccione este bit con su programa de escalera. Este bit se establece en su condicin por defecto. Si est establecido, permite la ejecucin de la subrutina DII si el archivo DII (S:46) no tiene un valor de cero. Si est reseteado, cuando ocurre la interrupcin, la subrutina DII no se ejecutar y se establece el bit de DII pendiente. La funcin DII contina la ejecucin cada vez que el archivo DII (S:46) no tiene un valor de cero. Si se establece el bit pendiente, el bit de habilitacin es examinado en el siguiente fin de exploracin. Bit S:2/13 bit de ejecucin DII Slo lectura. Cuando est establecido, este bit indica que la interrupcin DII ha ocurrido y que la subrutina DII actualmente se est ejecutando. Este bit se resetea cuando se completa la subrutina DII, con la activacin o con la introduccin del modo de marcha remota (REM Run). Bit S:5/12 DII bit de desbordamiento DII Lectura/escritura. Este bit est establecido cada vez que ocurre la interrupcin DII mientras se est ejecutando la subrutina DII, o cuando ocurre la interrupcin DII mientras est pendiente o inhabilitado.
175
Bit S:33/10 de reconfiguracin Lectura/escritura. Cuando este bit est

establecido (1), indica que en el siguiente fin de exploracin (END, TND, o REF), salida de rutina de fallo, salida STI, ISR, salida suceso ISR, o siguiente salida DII ISR: se resetea el acumulador DII, son aplicados los valores en las palabras de estado S:47 a S:50, se resetea el bit pendiente, y se resetea el bit de reconfiguracin DII.
Bit S:36/8 DII perdida Lectura/escritura. Este bit se establece si ocurre

una interrupcin DII mientras est establecido el bit DII pendiente. Palabra S:46 nmero de archivo Lectura/escritura. Usted introduce un nmero de archivo de programa (3 a 255) para ser usado como la subrutina de interrupcin de entrada discreta. Escriba un valor de 0 para desactivar la funcin. Este bit se aplica con la deteccin del bit de reconfiguracin de DII, con cada salida DII ISR, y con cada fin de exploracin (END, TND, o REF). Un cero desactiva la operacin. Palabra S:47 nmero de ranura Lectura/escritura. Usted introduce el nmero de ranura (1 a 30) para ser usado como la subrutina de interrupcin de entrada discreta. Un valor de cero desactiva la funcin. Esto se aplica con la deteccin del bit de reconfiguracin de DII, o con la introduccin al modo de marcha remota REM Run. Palabra S:48 bit con mscara Lectura/escritura. Usted introduce el valor de representacin de bit que corresponde a los bits que desea controlar en el mdulo de E/S discreta. En la funcin DII slo se usan los bits 0 a 7. El establecimiento de un bit indica que usted desea incluir el bit en la comparacin del patrn de bit de la tarjeta de E/S discreta con el valor de comparacin DII (S:49). Esto se aplica con la deteccin del bit de reconfiguracin de DII, con cada salida DII ISR y con cada fin de exploracin (END, TND, o REF). Palabra S:49 valor de comparacin Lectura/escritura. Usted introduce un valor de representacin de bit que corresponde con el patrn de bit que debe ocurrir en la tarjeta de E/S discreta para que ocurra un conteo o interrupcin. En la funcin DII slo se usan los bits 0 a 7. El bit debe ser establecido (1) o reseteado (0) para satisfacer la condicin de comparacin para ese bit. Una interrupcin o conteo se generar con la ltima transicin de bit del valor de comparacin. Esto se aplica con la deteccin del bit de reconfiguracin DII, con cada salida DII ISR y con cada fin de exploracin (END, TND, o REF). Para proporcionar proteccin contra la alteracin inadvertida del control de datos de su seleccin, programe una instruccin MOV incondicional que contenga el valor predefinido de la DII en S:50. es igual a 0 1, se genera una interrupcin cada vez que se satisface la comparacin especificada en las palabras S:48 y S:49. Cuando este valor est entre 2 y 32767, ocurrir un conteo cada vez que se satisface la comparacin de bit. Se generar una interrupcin cuando el valor acumulador alcanza 1 o excede el valor predefinido. Esto se aplica con la deteccin del bit de reconfiguracin de DII, con cada salida DII ISR y con cada fin de exploracin (END, TND, o REF). Para proporcionar proteccin contra la alteracin inadvertida del control de datos de su seleccin, programe una instruccin MOV incondicional que contenga el valor de conteo regresivo de la DII en S:50.
176
Palabra S:50 valor predefinido Lectura/escritura. Cuando este valor
Palabra S:51 mscara de retorno Slo lectura. La mscara de retorno

es actualizada inmediatamente antes de la introduccin a la subrutina DII. Este valor contiene la representacin de bit de la ltima transicin de bit que caus la interrupcin. Si hay ms de una transicin de bit en el mismo perodo de muestra DII de 100s, esto ser incluido en la mscara de retorno. Este bit es reseteado por el procesador a la salida de la subrutina DII. Use este valor para validar la ltima transicin de interrupcin que caus que el patrn de entrada corresponda con el valor de comparacin. O cuando reconfigure dinmicamente (con secuencia) la DII, use este valor dentro de la subrutina de su DII como ayuda para determinar/validar su posicin de secuencia.
Pantalla del archivo de estado
Usted puede introducir y controlar parmetros DII en la pantalla del archivo de estado del software APS. Hay cuatro pantallas asociadas con la funcin DII. Remtase a las pginas 175 y 176 para obtener las descripciones de los parmetros DII.
S:0 Z:0 00000000 00000000 00000000 10000001 10000000 00000010 V: 0 SUSPENDER CODIGO SUSPENDER FICHERO WATCHDOG ULTIMA EXPLORACION RELOJ AUTONOMO C: 0 0 0 [x10 ms]: 10 [x10 ms]: 0 01100101 10100011
Mensaje: Comando: Int. datos/cmd: Estado: Func. princip:
1 0 0 0 1 3 NO 0 0 0 1 0 0 0
Fiche$$$
177
Pantallas adicionales del archivo de estado 5/03

Remtase a las pginas 175 y 176 para obtener descripciones de los parmetros DII.
Fiche$$$
CANAL 0 10 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
20 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
30 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
Fiche$$$
178
Ejemplo de aplicacin
El siguiente ejemplo muestra cmo usar la interrupcin de entrada discreta para controlar una aplicacin de alta velocidad. En el ejemplo, la DII se usa para asegurar que todos los frascos que salen de una mquina de llenado y tapado tengan sus tapas colocadas. El interruptor de proximidad de frascos se usa como la entrada DII. Cuando un frasco pasa el interruptor de proximidad, el procesador 5/03 ejecuta la suburutina DII. En la subrutina el procesador lee el estado del interruptor de proximidad de tapas. Si la tapa est colocada, no se activa el solenoide del conducto; permitiendo que el frasco contine en la lnea. Si la tapa est ausente, se activa el solenoide del conducto; haciendo que el frasco defectuoso se desve a travs del conducto hasta el recipiente de rechazos.
Proximidad de tapas (I:1/8) Proximidad de frascos (I:1/0)
Conducto (O:2/0)
Recipiente de rechazos
Los siguientes parmetros se usan para programar la DII para la aplicacin anterior: S:38/8 = 1 Archivo S:46 = 3 Ranura S:47 = 1 Mscara S:48 = 00000001 Comparacin S:49 = 00000001 Valor predefinido S:50 = 1
179
Diagrama de escalera para la aplicacin de embotellamiento

Este rengln obtiene el estado del interruptor de proximidad para detectar la presencia o ausencia de una tapa de frasco. INT Rengln 3:0
INTERRUP E/S
El bit 8 es el interruptor de proximidad de tapa. IIM

ENT. INMEDIATA C MASC Slot I:1.0 Mscara 0100
Si una tapa de frasco est presente, y el conducto est en la posicin de rechazo, establezca la posicin del conducto en normal. Mueva el Si interruptor de prox. detecta tapa de frasco instalada I:1.0 ] [ 8 Y si el conducto est en la posicin de rechazo O:2.0 ] [ 0 conducto a la posicin normal. O:2.0 (U) 0 Actualice la posicin del conducto IOM
SAL. INMEDIATA C MASC Slot O:2.0 Mscara 0001
Rengln 3:1
Si no est presente la tapa del frasco, establezca la posicin del conducto en rechazo. Si el interruptor de prox. detecta una tapa de frasco ausente I:1.0 ]/[ 8
Rengln 3:2
Mueva el conducto a la posicin de rechazo. O:2.0 (L) 0 Actualice la posicin del conducto IOM
SAL. INMEDIATA C MASC Slot O:2.0 Mscara 0001
RET Rengln 3:3

RETURN
Rengln 3:4
END
1710
Captulo
AB
18
Descripcin de interrupciones cronometradas seleccionables Procesadores 5/02 y 5/03

La informacin de este captulo corresponde slo a los procesadores 5/02 y 5/03. Abarca los siguientes tpicos: Operacin de interrupciones cronometradas seleccionables (STI) Parmetros STI Instrucciones STD y STE Instruccin STS
Descripcin general de STI
Use la funcin de interrupcin cronometrada seleccionable (STI) con los procesadores 5/02 y 5/03. Esta funcin le permite interrumpir la exploracin del archivo de programa principal automticamente, con una base peridica, con el fin de explorar un archivo de subrutina especificado.
Procedimiento bsico de programacin para la funcin STI

Para usar la funcin STI con su archivo de programa principal: 1. Cree un archivo de subrutina (el rango es de 3 a 255) e introduzca los renglones de escalera deseados. Este es su archivo de subrutina STI. La creacin de un archivo de subrutina se describe en el Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES. 2. Introduzca el nmero de archivo de subrutina STI en la palabra S:31 del archivo de estado. Para obtener ms informacin, remtase a la pgina 133 de este manual . Un nmero de archivo de cero desactiva la funcin STI. 3. Introduzca el punto de consigna (el tiempo entre interrupciones sucesivas) en la palabra S:30 del archivo de estado. Para obtener ms informacin, remtase a la pgina 133 de este manual. Para procesadores 5/02 y 5/03 el rango es 10-2550 ms (introducidos en incrementos de 10 ms). Un punto de consigna de cero desactiva la funcin STI. El procesador 5/03 tiene un rango adicional de 1-32,767 ms (introducidos en incrementos de 1 ms). Un punto de consigna de cero desactiva la funcin STI. Remtase al captulo 1 de este manual para obtener ms informacin sobre el bit de resolucin STI S:2/10.
181
Captulo 18 Descripcin de interrupciones cronometradas seleccionables Procesadores 5/02 y 5/03
Nota importante: El valor de punto de consigna debe ser un tiempo ms largo que el tiempo de ejecucin del archivo de subrutina STI, o de lo contrario ocurrir un error menor. Para el procesador 5/02 se establece el bit de desbordamiento de capacidad S:5/10. Adicionalmente, para el procesador 5/03 puede establecerse el bit de STI perdida S:36/9.
Operacin
Despus que usted restaura su programa e introduce el modo de marcha remota (REM Run), la STI empieza la operacin de la siguiente forma: 1. El temporizador STI empieza la temporizacin. 2. Al momento del tiempo sobrepasado, la exploracin del programa principal es interrumpida y se explora el archivo de subrutina STI especificado; simultneamente, se restablece el temporizador STI. 3. Cuando se termina la exploracin de subrutina STI, la exploracin del archivo de programa principal contina en el punto donde fue interrumpida. 4. El ciclo se repite. Para identificar su subrutina STI, incluya una instruccin INT como la primera instruccin.
Contenido de subrutina STI

La subrutina STI contiene los renglones de la lgica de su aplicacin. Usted puede programar cualquier instruccin dentro de la subrutina STI, excepto una instruccin TND, REF, o SVC. Se necesita la instruccin IIM o IOM en una subrutina STI si su aplicacin requiere la actualizacin inmediata de puntos de entrada o salida. Termine la subrutina STI con una instruccin RET. La profundidad de pila JSR est limitada a 3. Usted puede llamar otras subrutinas a un nivel de profundidad de 3 desde una subrutina STI.

La espera de interrupcin es el intervalo entre el tiempo sobrepasado STI y el arranque de la subrutina de interrupcin. Las interrupciones STI pueden ocurrir en cualquier punto de su programa, pero no necesariamente en el mismo punto en interrupciones sucesivas. Las interrupciones pueden ocurrir entre instrucciones en su programa, dentro de la exploracin de E/S (entre ranuras), o entre el servicio de paquetes de comunicacin. La siguiente tabla muestra la interaccin entre una interrupcin y el ciclo operativo del procesador.
182

Interrupciones de E/S 5/03 con el bit S:33/8 reseteado Entre actualizaciones de ranura Entre actualizacones de rengln Entre actualizaciones de ranura Entre paquetes de comunicacin Entre actualizaciones de palabras
Tome nota de que el tiempo de ejecucin STI se aade directamente al tiempo de exploracin general. Durante el perodo de espera, el procesador est realizando operaciones que no pueden ser perturbadas por la funcin de interrupcin STI. Los perodos de espera son: Las interrupciones del procesador 5/02 serie B reciben servicio dentro de los 3.7 ms mximo. Las interrupciones del procesador 5/02 serie C y posteriores reciben servicio dentro de los 2.4 ms mximo. Procesador 5/03 Si ocurre una interrupcin mientras el procesador 5/03 est realizando una actualizacin de ranura de palabras mltiples y su subrutina de interrupcin tiene acceso a la misma ranura, la transferencia de palabras mltiples es terminada antes de realizar el acceso de ranura de subrutina de interrupcin. El bit de espera de interrupcin del procesador 5/03 (S:33/8) funciona de la siguiente forma: Cuando el bit est establecido (1), las interrupciones reciben servicio dentro de los 500s. Cuando el bit es reseteado (0), las INT reciben servicio por rengln, ranura y tiempo de ejecucin de paquete. El estado por defecto es reseteado (0). Para determinar la espera de interrupcin con S:33/8 reseteado, usted debe calcular el tiempo de ejecucin de cada rengln en su programa. Use el tiempo de ejecucin ms largo calculado ms 500s como su espera de interrupcin mxima. Remtase al apndice B del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES para obtener ms informacin sobre cmo calcular la espera de interrupcin.
Prioridades de interrupcin
Las prioridades de interrupcin para los procesadores 5/02 y 5/03 son:
Procesador 5/02 1. Rutina de fallo 2. Subrutina STI 3. Subrutina de interrupcin (ISR) Procesador 5/03 1. Rutina de fallo 2. Interrupcin de entrada discreta (DII) 3. Subrutina STI 4. Subrutina de interrupcin (ISR)
183
Una interrupcin que se est ejecutando slo puede ser interrumpida por una interrupcin que tiene mayor prioridad.

Los datos en las siguientes palabras se salvan al introducir la subrutina STI y se reescriben al salir de la subrutina STI. S:0 indicadores aritmticos S:13 y S:14 registro matemtico S:24 registro de ndice
Parmetros STI
Los siguientes parmetros estn asociados con la funcin STI. Estos parmetros tienen direcciones de archivo de estado que se describen aqu y tambin en el captulo 1 de este manual. Palabra S:31 nmero de archivo STI Este puede ser cualquier nmero de 3-255. Un valor de cero desactiva la funcin STI. Un nmero invlido genera el fallo 0023. Palabra S:30 punto de consigna Este es el tiempo entre el punto de arranque de exploraciones sucesivas del archivo STI. Puede ser cualquier valor de 10 a 2550 milisegundos. Usted introduce un valor de 1 a 255, el cual resulta en un punto de consigna de 10-2550 ms. Un valor de cero desactiva la funcin STI. Un valor invlido genera el fallo 0024. Si la STI se inici durante el modo de marcha remota, cargando los registros de estado, la interrupcin empezar la temporizacin desde el final de la exploracin del programa en la cual fueron cargados los registros de estado. Especficamente para 5/03 Si se establece S2:2/10, la temporizacin se realiza con incrementos de 1 ms. Si se resetea este bit, la temporizacin se realiza con incrementos de 10 ms. Palabra S:2
Bit S:2/0 bit de STI pendiente Slo lectura. Este bit se establece
cuando el temporizador STI se ha sobrepasado del tiempo permitido mientras que el archivo STI est siendo explorado o est desactivado. Este bit se restablece con el inicio de la rutina STI, con la ejecucin de una instruccin STS o STE, con la activacin, o con la salida del modo de marcha remota. Especficamente para 5/02 El bit de STI pendiente no se establecer si el temporizador STI caduca mientras se est ejecutando la rutina de fallo. Especficamente para 5/03 Este bit tambin se establece si el temporizador STI caduca mientras se ejecuta la subrutina DII o la rutina de fallo.
Bit S:2/1 bit de habilitacin STI El valor por defecto es 1 (establecido).

Cuando un nmero de archivo entre 3 y 255 est presente en la palabra S:31 y un valor de punto de consigna entre 1 y 255 est presente en la palabra S:30, un bit de habilitacin de establecimiento permite la exploracin del archivo STI. Si el bit es restablecido por una instruccin STD, ya no ocurre la exploracin del archivo STI. Si el bit es establecido por una instruccin STE o STS, la exploracin es permitida nuevamente. El bit de habilitacin slo habilita/inhabilita la exploracin de la subrutina STI. No afecta el temporizador STI. La instruccin STS afecta el bit de
184
habilitacin y el temporizador STI. El estado por defecto es habilitado. Si este bit se establece o restablece, usando la instruccin STE, STD, o STS, la habilitacin/inhabilitacin ocurre inmediatamnete. Si este bit se establece en el programa del usuario usando una instruccin diferente a la STE, STD, o STS, sta ocurre en el siguiente fin de exploracin. Especficamente para 5/02 Si este bit es establecido o restablecido por comunicaciones o el programa del usuario, no se har efectivo hasta el siguiente fin de exploracin. Especficamente para 5/03 Si este bit es establecido o restablecido por comunicaciones o el programa del usuario, se har efectivo con la caducidad del temporizador STI o con el siguiente fin de exploracin (cualquiera de los dos que ocurra primero).
Bit S:2/2 bit de ejecucin de STI Slo lectura. Este bit se establece
cuando el archivo STI est siendo explorado y se resetea cuando la exploracin ha terminado. El bit tambin se resetea al momento del encendido y con la entrada al modo de marcha remota (REM Run). Bit S:2/10 STI bit de seleccin de resolucin STI (5/03 solamente) Lectura/escritura. Este bit es reseteado por defecto. Cuando est reseteado, este bit selecciona un incremento de 10 ms para el valor del punto de consigna STI (S:30). Cuando est establecido, este bit selecciona un incremento de 1 ms para el valor del punto de consigna STI (S:30). Para programar esta caracterstica, use la funcin de control de datos para establecer/resetear este bit, o direccione este bit con su programa de escalera. Este bit es configurable por el usuario y se hace efectivo en una transicin de modo de programacin remota (REM PROG) a marcha remota (REM RUN). Este bit se hace efectivo inmediatamente si la instruccin STS es ejecutada. Palabra 5
Bit S:5/10 bit de desbordamiento de capacidad Lectura/escritura.

Este bit de error menor se establece cuando el temporizador STI caduca mientras la rutina STI est ejecutando o desactivada mientras el bit pendiente est establecido. Cuando esto ocurre, el temporizador STI contina operando a la velocidad presente en la palabra S:30. Si el bit de desbordamiento se establece, realice la accin correctiva que su aplicacin dicta, luego resetee el bit. Palabra 36
Palabra S:36/9 bit de STI perdida (5/03 solamente) Lectura/escritura.

Este bit se establece en cualquier momento que ocurre una interrupcin de STI mientras el bit de STI pendiente tambin est establecido. Cuando est establecido, usted recibe el aviso de que una interrupcin STI se ha perdido. Por ejemplo, la interrupcin se ha perdido porque una interrupcin previa ya estaba pendiente y esperando ejecucin. Examine este bit en su programa del usuario y efecte la accin apropiada si su aplicacin no puede tolerar esta condicin. Luego resetee este bit con su programa del usuario para prepararse para la siguiente posible ocurrencia de este error.
185
Usted puede introducir y controlar parmetros STI en la pantalla del archivo de estado. Remtase a las pginas 184 y 185 para obtener las descripciones de los parmetros STI.
Mensaje: Comando: Int. de datos/cmd: Estado: Func. princip.:
1 0 0 0 1 3 NO 0 0 0 1 0 0 0
Mensaje: Comando: Int. de datos/cmd: Estado: Func. princip.:
Fiche$$$
186
Instrucciones STD y STED

STD
DESACT. CON TIEMPO SELEC
Las instrucciones STD (inhabilitacin cronometrada seleccionable) y STE (habilitacin cronometrada seleccionable) se usan para crear zonas en las cuales no pueden ocurrir interrupciones STI.
Selectable Timed Disable STD

Cuando es verdadera, esta instruccin restablece el bit de habilitacin STI y evita que se ejecute la subrutina STI. Cuando el rengln se hace falso, el bit de habilitacin STI permanece restablecido hasta que una instruccin STS o STE sea ejecutada. El temporizador STI contina operando mientras el bit de habilitacin est restablecido.
STE
Selectable Timed Enable STE

Esta instruccin establece el bit de habilitacin STI y permite la ejecucin de la subrutina STI con una transicin de falsa a verdadera del rengln. Cuando el rengln se hace falso, el bit de habilitacin STI permanece establecido hasta que sea ejecutada una instruccin STD verdadera. Esta instruccin no tiene ningn efecto en la operacin del punto de consigna o temporizador STI. Cuando el bit de habilitacin se establece, la primera ejecucin de la subrutina STI puede ocurrir en cualquier fraccin del ciclo de temporizacin hasta un ciclo de temporizacin completo posterior.
Ejemplo de zona STD/STE

En el programa que sigue, la funcin STI est efectiva. Las instrucciones STD y STE en los renglones 6 y 12 estn incluidas en el programa de escalera para evitar una ejecucin de subrutina STI en cualquier punto en los renglones 7 al 11. La instruccin STD (rengln 6) restablece el bit de habilitacin STI y la instruccin STE (rengln 12) establece el bit de habilitacin otra vez. El temporizador STI incrementa y puede sobrepasarse del tiempo permitido en la zona STD, estableciendo el bit pendiente S:2/0 y bit de desbordamiento de capacidad S:5/10. Se incluyen el bit de primera pasada S:1/15 y la instruccin STE en el rengln 0 para asegurar que la funcin STI sea inicializada despus de una desconexin y conexin de potencia. Usted debe incluir este rengln siempre que su programa contenga una zona STD/STE o una instruccin STD.
187
Archivo de programa 3
0 1 2 3 4 5
S:1 ] [ 15 ] [ ] [
STE
( )
STD
6 7 8 9 10 11 DESACT. CON TIEMPO SELEC
No ocurrir la ejecucin de interrupcin STI entre STD y STE.
] [
] [
( )
] [
] [ STE
( )
12 13 14 15 16 17
] [
] [
( )
END
Comienzo con tiempo selec (STS)

STS
COMIENZO CON TIEMPO SELEC Fichero Tiempo [x 10ms]
Use la instruccin STS (arranque cronometrado seleccionable) para acondicionar el arranque del temporizador STI al introducir el modo de marcha remota (REM Run), en lugar de arrancar automticamente. Usted tambin puede usarla para establecer o cambiar el nmero de archivo o punto de consigna/frecuencia de la rutina STI que ser ejecutada cuando caduque el temporizador STI. Esta instruccin no se requiere para configurar una aplicacin de interrupcin STI bsica.
188
La instruccin STS requiere que usted introduzca dos parmetros, el nmero de archivo STI y el punto de consigna STI. Con una ejecucin verdadera del rengln, esta instruccin introducir el nmero de archivo y punto de consigna en el archivo de estado (S:31, S:30), sobreescribiendo los datos existentes. A la vez, se establece el temporizador STI y empieza la temporizacin; en el momento que se sobrepasa el tiempo permitido, se hace efectiva la ejecucin de la subrutina STI. Cuando el rengln se hace falso, la funcin STI permanece habilitada en el punto de consigna y nmero de archivo que usted introdujo en la instruccin STS. Especficamente para 5/03 La instruccin STS usa el establecimiento del bit de resolucin STI S:2/10 para determinar la base de tiempo que se va a usar con la ejecucin de la instruccin STS.
189
Captulo
AB
19
Descripcin de interrupciones de E/S Procesadores 5/02 y 5/03

La informacin en este captulo corresponde slo a los procesadores 5/02 y 5/03. Abarca los siguientes tpicos: Operacin de E/S Parmetros de interrupcin de E/S Instrucciones IID y IIE Instruccin RPI Instruccin INT
Descripcin general de E/S
La funcin de interrupcin accionada por suceso de E/S se usa con los procesadores 5/02 y 5/03. Esta funcin permite que un mdulo de E/S especial interrumpa el ciclo de operacin normal del procesador para explorar un archivo de subrutina especificado. La operacin de interrupcin de un mdulo especfico se describe en el manual del usuario del mdulo. Usted no puede usar un mdulo de E/S discreta estndar para lograr una interrupcin accionada por suceso de E/S. Para obtener ms informacin sobre la interrupcin de E/S discreta, remtase al captulo 17 de este manual.
Procedimiento bsico de programacin para la funcin de interrupcin de E/S. Los mdulos de E/S especial que crean interrupciones deben configurarse
en las ranuras de E/S con numeracin ms baja. Cuando est configurando la ranura del mdulo de E/S especial con el dispositivo de programacin, seleccione la tecla de funcin SPIO CONFIG y programe el nmero de archivo de programa ISR (subrutina de interrupcin) (rango 3 a 255) que usted desea que el mdulo de E/S ejecute. La configuracin de E/S se describe en el captulo 7 del Manual del usuario de Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES.
Cree el archivo de subrutina que ha especificado en la configuracin de

ranura del mdulo de E/S. La creacin de un archivo de subrutina se describe en el captulo 8 del Manual del usuario de Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES.
191
Captulo 19 Descripcin de interrupciones de E/S Procesadores 5/02 y 5/03
Operacin
Cuando usted restaura su programa e introduce el modo de marcha, la interrupcin de E/S empieza la operacin de la siguiente forma: 1. El mdulo de E/S especial determina que necesita servicio y genera una peticin de interrupcin al procesador SLC. 2. El procesador es interrumpido en lo que est haciendo, y el archivo de subrutina de interrupcin (ISR) especificado es explorado. 3. Cuando se ha completado la exploracin ISR, el mdulo de E/S especial es notificado. Esto informa al mdulo de E/S especial que puede generar una nueva interrupcin. 4. El procesador contina la operacin normal desde el punto donde fue interrumpido.
Contenido de subrutina de interrupcin (ISR)

La instruccin de subrutina de interupcin (INT) debe ser la primera instruccin en su ISR. Esto identifica el archivo de subrutina como una subrutina de interrupcin de E/S. La ISR contiene los renglones de la lgica de su aplicacin. Usted puede programar cualquier instruccin dentro de una ISR excepto una instruccin TND, REF, o SV. Las instrucciones IIM o IOM se necesitan en una ISR si su aplicacin requiere la actualizacin inmediata de puntos de entrada o salida. Termine la ISR con una instruccin RET (retorno). La profundidad de pila JSR est limitada a 3. Usted puede llamar otras subrutinas a un nivel de profundidad de 3 desde una ISR.

La espera de interrupcin es el intervalo entre la peticin de servicio del mdulo de E/S y el arranque de la subrutina de interrupcin. Las interrupciones de E/S pueden ocurrir en cualquier punto de su programa, pero no necesariamente en el mismo punto en interrupciones sucesivas. Las interrupciones pueden ocurrir entre instrucciones en su programa, dentro de la exploracin de E/S (entre ranuras), o entre el servicio de paquetes de comunicacin. La siguiente tabla muestra la interaccin entre una interrupcin y el ciclo operativo del procesador.
192

Interrupciones de E/S 5/03 con el bit S:33/8 reseteado Entre actualizaciones de ranura Entre actualizaciones de rengln Entre actualizaciones de ranura Entre paquetes de comunicacin Entre actualizaciones de palabras
Tome nota de que el tiempo de ejecucin ISR se aade directamente al tiempo de exploracin general. Durante el perodo de espera, el procesador est realizando operaciones que no pueden ser perturbadas por la funcin de interrupcin STI. Los perodos de espera son: Las interrupciones del procesador 5/02 serie B reciben servicio dentro de los 3.7 ms mximo. Las interrupciones del procesador 5/02 serie C y posteriores reciben servicio dentro de los 2.4 ms mximo. Procesador 5/03 Si ocurre una interrupcin mientras el procesador 5/03 est realizando una actualizacin de ranura de palabras mltiples y su subrutina de interrupcin tiene acceso a la misma ranura, la transferencia de palabras mltiples es terminada antes de realizar el acceso de ranura de subrutina de interrupcin. El bit de espera de interrupcin del procesador 5/03 (S:33/8) funciona de la siguiente forma: Cuando el bit est establecido (1), las interrupciones reciben servicio dentro de los 500s. Cuando el bit est reseteado (0), no se espera el servicio de 500s. Cuando S:33/8 est reseteado (0) las interrupciones del usuario ocurren entre actualizaciones de ranura de E/S y renglones. El estado por defecto est reseteado (0). Para determinar la espera de interrupcin con S:33/8 reseteado, usted debe calcular el tiempo de ejecucin de cada rengln en su programa. Remtase al apndice B del Manual del usuario del Software de Programacin Avanzada, nmero de catlogo 1747-NM002ES para obtener ms informacin sobre cmo calcular la espera de interrupcin.
Prioridades de interrupcin
Las prioridades de interrupcin para los procesadores 5/02 y 5/03 son:
Procesador 5/02 1. Rutina de fallo 2. Subrutina STI 3. Subrutina de interrupcin (ISR) Procesador 5/03 1. Rutina de fallo 2. Interrupcin de entrada discreta (DII) 3. Subrutina STI 4. Subrutina de interrupcin E/S (ISR)
Una interrupcin que se est ejecutando slo puede ser interrumpida por una interrupcin que tiene mayor prioridad.
193
La interrupcin de E/S no puede interrumpir una rutina de fallo que est ejecutndose, una subrutina DII que est ejecutndose, una subrutina STI que est ejecutndose ni otra subrutina de interrupcin de E/S que est ejecutndose. Si ocurre una interrupcin de E/S mientras se est ejecutando la rutina de fallo, DII, o subrutina STI, el procesador espera hasta que las interrupciones con mayor prioridad sean totalmente exploradas. Luego es explorada la subrutina de interrupcin de E/S. Nota importante: Especficamente para 5/02 Es importante que el bit de E/S pendiente asociado con la ranura de interrupcin permanezca reseteado durante el tiempo que el procesador est esperando la rutina de fallo o la subrutina STI para terminar. Nota importante: Especficamente para 5/03 El bit de E/S pendiente siempre est establecido cuando ocurre la interrupcin. Usted puede examinar el estado de estos bits dentro de sus rutinas de interrupcin de mayor prioridad. Si ocurre un fallo mayor mientras se ejecuta la subrutina de interrupcin de E/S, la ejecucin inmediatamente cambia a la rutina de fallo. Si el fallo fue recuperado por la rutina de fallo, la ejecucin contina en el punto en que fue interrumpida en la subrutina de interrupcin de E/S. De lo contrario, se introduce el modo de fallo. Si ocurre una interrupcin DII mientras se ejecuta la subrutina de interrupcin de E/S, la ejecucin inmediatamente cambia a la subrutina DII. Cuando la subrutina DII es completamente explorada, la ejecucin contina en el punto en que fue interrumpida en la subrutina de interrupcin de E/S. Si el temporizador STI caduca mientras se ejecuta la subrutina de interrupcin de E/S, la ejecucin cambiar inmediatamente a la subrutina STI. Cuando la subrutina STI es completamente explorada, la ejecucin contina en el punto en que fue interrumpida en la subrutina de interrupcin de E/S. Si el procesador detecta dos o ms peticiones de interrupcin de E/S en el mismo instante, o mientras espera que termine una subrutina de interrupcin de igual o mayor prioridad, la subrutina de interrupcin asociada con el mdulo de E/S especial en el nmero de ranura ms bajo es explorada primero. Por ejemplo, si la ranura 2 (ISR 20) y la ranura 3 (ISR 11) solicitan servicio de interrupcin a la vez, el procesador primero explora ISR 20 completamente y luego ISR 11 completamente.

Los datos en las siguientes palabras se salvan al introducir la subrutina de interrupcin de E/S y se reescriben al salir de la subrutina de interrupcin de E/S. S:0 indicadores aritmticos S:13 y S:14 registro matemtico S:24 registro de ndice
194
Parmetros de interrupcin de E/S
Los parmetros de interrupcin de E/S que se indican a continuacin tienen direcciones de archivo de estado. Estos se describen aqu y tambin en el captulo 1 de este manual. S:11 y S:12 habilitacin de ranura de E/S Lectura/escritura. Estas palabras tienen representacin de bit en las 30 ranuras de E/S. Los bits S:11/1 a S:12/14 se refieren a las ranuras 1 a 30. Los bits S:11/0 y S:12/15 estn reservados. El bit de habilitacin asociado con una ranura de interrupcin debe establecerse cuando ocurre una interrupcin. De lo contrario ocurrir un fallo mayor. Los cambios hechos en estos bits usando la funcin de control de datos se hacen efectivos en el siguiente fin de exploracin.
S:25 y S:26 bits de interrupcin de E/S pendiente Slo lectura. Estas

palabras tienen representacin de bit en las 30 ranuras de E/S. Los bits S:25/1 a S:26/14 se refieren a las ranuras 1 a 30. Los bits S:25/0 y S:26/15 estn reservados. El bit pendiente asociado con una ranura de interrupcin se establece cuando el bit de habilitacin de interrupcin de ranura de E/S correspondiente es reseteado al momento de una peticin de interrupcin. Este se resetea cuando se establece el bit de habilitacin de interrupcin de suceso de E/S correspondiente, o cuando se ejecuta una instruccin RPI asociada. El bit pendiente para una subrutina de interrupcin de E/S en ejecucin permanece reseteado cuando la ISR es interrumpida por una DII, STI, o rutina de fallo. Especficamente para 5/02 De la misma forma, el bit pendiente permanece reseteado si un servicio de interrupcin es solicitado en el momento en que se est ejecutando una interrupcin de igual o mayor prioridad (rutina de fallo, STI, u otra ISR). Especficamente para 5/03 Este bit se establece si se pidi servicio de interrupcin en el momento en que se est ejecutando una interrupcin de igual o mayor prioridad (rutina de fallo, DII, STI u otra ISR).
S:27 y S:28 habilitacin de interrupcin de E/S Lectura/escritura.

Estas palabras tienen representacin de bit en las 30 ranuras de E/S. Los bits S:27/1 a S:28/14 se refieren a las ranuras 1 a 30. Los bits S:27/0 y S:28/15 estn reservados. El bit de habilitacin asociado con una ranura de interrupcin debe establecerse cuando ocurre la interrupcin para permitir que se ejecute la ISR correspondiente. De lo contrario, no se ejecutar la ISR y se establecer el bit pendiente de interrupcin de ranura de E/S asociado. Especficamente para 5/02 Los cambios hechos en estos bits usando la funcin de control de datos o la instruccin de escalera se hacen efectivos en el siguiente fin de exploracin. Especficamente para 5/03 Los cambios hechos en estos bits usando la funcin de control de datos o la instruccin de escalera se hacen efectivos inmediatamente.
S:32 palabra de ejecucin de interrupcin de E/S Slo lectura. Esta

palabra contiene el nmero de ranuras del mdulo de E/S especial que gener la ISR que se est ejecutando actualmente. Este valor se resetea con la finalizacin de la ISR, con la introduccin del modo de marcha, o con la activacin. Usted puede interrogar esta palabra dentro de su subrutina STI o DII o rutina de fallo si desea saber si estas interrupciones de mayor prioridad han interrumpido una ISR en ejecucin. Tambin puede usar este valor para discernir la identificacin de ranuras de interrupcin cuando multiplexa dos o ms interrupciones de mdulo de E/S especial en la misma ISR.
195
Usted puede introducir y controlar parmetros en las pantallas del archivo de estado del software APS. Remtase a la pgina 195 para obtener las descripciones de los parmetros.
1 0 0 0 1 3 NO 0 0 0 1 0 0 0
Fiche$$$
196
Pantallas adicionales del archivo de estado 5/03

Fiche$$$
CANAL 0 10 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
20 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
30 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000
Fiche$$$
197
Interrup E/S desactivada (IID) e Interrup E/S activa (IIE)

IID
INTERRUP E/S DESACTIVADA Slots: 1,2,7
Use las instrucciones de inhabilitacin de interrupcin de E/S (IID) y habilitacin de interrupcin de E/S (IIE) para crear zonas en las cuales no pueden ocurrir interrupciones de E/S.
Interrup E/S desactivada IID

Use esta instruccin junto con la instruccin IIE para crear una zona en su archivo de programa de escalera principal o archivo de subrutina en donde no pueden ocurrir interrupciones de E/S. La instruccin IID se hace efectiva inmediatamente con la ejecucin. Especficamente para 5/02 El establecimiento/reseteo de los bits de habilitacin de interrupcin de E/S (S:27 y S:28) con un dispositivo de programacin o con una instruccin estndar tal como la MVM se hace efectivo al FINAL de la exploracin solamente. Especficamente para 5/03 El establecimiento/reseteo de los bits de habilitacin de interrupcin de E/S (S:27 y S:28) con un dispositivo de programacin o con una instruccin estndar tal como la MVM se hace efectivo inmediatamente. Cuando es verdadera, esta instruccin resetea los bits de habilitacin de interrupcin de E/S (S:27/1 a S:28/14) correspondientes a los parmetros de ranura de la instruccin (ranuras 1, 2, 7 en el ejemplo anterior). Las subrutinas de interrupcin de las ranuras afectadas no podrn ejecutarse cuando se hace una peticin de interrupcin. En cambio, se establecern los bits de E/S pendiente correspondientes (S:25/1 a S:26/14). La ISR no se ejecutar hasta que se ejecute una instruccin IIE con el mismo parmetro de ranura, o hasta el fin de la exploracin, durante la cual usted usa un dispositivo de programacin para establecer el bit del archivo de estado correspondiente.
IIE
INTERRUP E/S ACTIVA Slots: 1,2,7
Interrup E/S activa IIE

Use esta instruccin junto con la instruccin IID para crear una zona en su archivo de programa de escalera principal o archivo de subrutina en donde no pueden ocurrir interrupciones de E/S. La instruccin IIE se hace efectiva inmediatamente con la ejecucin. Especficamente para 5/03 El establecimiento/reseteo de los bits de habilitacin de interrupcin de E/S (S:27 y S:28) con un dispositivo de programacin o con una instruccin estndar tal como la MVM se hace efectivo inmediatamente. Cuando es verdadera, esta instruccin establece los bits de habilitacin de interrupcin de E/S (S:27/1 a S:28/14) correspondientes a los parmetros de ranura de la instruccin (ranuras 1, 2, 7 en el ejemplo anterior). Las subrutinas de interrupcin de las ranuras afectadas recobrarn la capacidad de ejecutar cuando se haga una peticin de interrupcin. Si una interrupcin estaba pendiente (S:25/1 a S:26/14) y la ranura pendiente corresponde a los parmetros de ranura IIE, la ISR asociada con esa ranura se ejecutar inmediatamente.
198
Ejemplo de zona IID/IIE En el siguiente programa, las ranuras 1, 2 y 7 son capaces de generar interrupciones de E/S. Las instrucciones IID y IIE en los renglones 6 y 12 se incluyen para evitar que las ISR de interrupcin de E/S se ejecuten como resultado de peticiones de interrupcin desde las ranuras 1, 2 7. Esto permite que los renglones 7 al 11 se ejecuten sin interrupcin.
El bit de primera pasada S:1/15 y la instruccin IIE en el rengln 0 se incluyen para asegurar que la funcin de interrupcin de E/S sea inicializada despus de una desconexin y conexin de potencia. Usted debe incluir un rengln como este cada vez que su programa contenga una zona IID/IIE o una instruccin IID. La instruccin IID en el rengln 6 resetea los bits de habilitacin de interrupcin de E/S asociados con las ranuras 1, 2 y 7 (S:27/1, S:27/2 y S:27/7). La instruccin IIE en el rengln 12 establece estos mismos bits. Si el procesador detecta una interrupcin de E/S mientras el procesador est ejecutando los renglones 7-11, la interrupcin ser marcada como pendiente. (Se establecern S:25/1, S:25/2 y/o S:25/7). Todas las interrupciones marcadas como pendientes recibirn servicio despus la ejecucin del rengln 12. La ranura con el nmero ms bajo recibe servicio primero cuando estn establecidos bits pendientes mltiples. No ocurrir la ejecucin de ISR entre las instrucciones IID e IIE. Archivo de programa 2 IIE
S:1 ] [ 15
1 2 3 4 5
] [
] [
( )
IID
6 INTERRUP E/S DESACTIVADA Slots: 1,2,7
7 8 9 10 11
] [
] [
( )
] [
] [ IIE
( )
12
13 14 15 16 17
] [
] [
( )
END
199
Reinic interrup pendiente (RPI)

RPI
REINIC INTERRUP PENDIENTE Slots: 130
Use la instruccin RPI (interrupcin de restablecimiento pendiente) para purgar peticiones de interrupcin de E/S no deseadas. Esta instruccin no se requiere para configurar una aplicacin de interrupcin de E/S bsica. Cuando es verdadera, esta instruccin resetea los bits de E/S pendientes (S:25/1 a S:26/14) correspondientes a los parmetros de ranuras de la instruccin. Adems, el procesador notifica a los mdulos de E/S especial en esas ranuras que su peticin de interrupcin fue cancelada. Despus de este aviso, es posible que la ranura vuelva a solicitar servicio de interrupcin. Esta instruccin no afecta los bits de habilitacin de interrupcin de ranura de E/S (S:27/1 a S:28/14).
Subrutina interrupcin
INT
SUBRUTINA INTERRUPCION
Use la instruccin INT (subrutina de interrupcin) en subrutinas de interrupcin accionadas por suceso de E/S (ISR) y STI para propsitos de identificacin. El uso de esta instruccin es opcional. Esta instruccin no tiene bits de control y siempre es evaluada como verdadera. Cuando se usa, la INT debe programarse como la primera instruccin del primer rengln de la ISR.
1910
Apndice
AB
Sistemas de numeracin
Este apndice: describe los diferentes sistemas de numeracin que usted necesita conocer para usar el software APS y los controladores de la familia SLC 500 abarca numeros binarios y hexadecimales explica el uso de una mscara hexadecimal para filtrar datos en ciertas instrucciones de programacin
Bases usadas en APS
El procesador SLC 500 realiza casi todos los clculos en valores enteros con signo. La mayora de operandos usados para realizar estos clculos estn regulados en 16 bits. Un entero de 16 bits con signo abarca el rango de 32,768 a 32,767. Estos valores de 16 bits pueden mostrarse o introducirse en varias bases. Las bases que se pueden mostrar en pantalla, usando el software de programacin APS son: Entero Binario ASCII Hexadecimal Cuando se introducen valores en una instruccin APS o elemento de la tabla de datos, usted puede especificar la base de su introduccin usando el operador especial &. Las bases que pueden usarse para introducir datos en una instruccin APS o elemento de la tabla de datos son: Entero (&N) Binario (&B) ASCII (&A) Hexadecimal (&H) BCD (&D) Octal (&O) El tipo de datos que usted selecciona cuando programa una instruccin APS determina la base de la visualizacin. Por ejemplo, si un valor de 16 bits contiene el valor 48 decimal: un elemento tipo N: se muestra como 48 un elemento tipo B: se muestra como 0000000000110000 una base Hexadecimal se muestra como 0030 una base ASCII se muestra como 100 0
A1
Apndice A Sistemas de numeracin
Usted puede introducir o mostrar un valor en varias bases, sin embargo, el procesador siempre operar en los datos en el formato descrito para la instruccin particular. Usando el ejemplo anterior, una instruccin ADD siempre aadira 48 decimal, independientemente de la base usada para introducir o mostrar este valor. De igual manera, el parmetro de mscara de una instruccin MVM usara el valor 0030. Ejemplo Se le solicita que introduzca el segundo parmetro de una instruccin EQU y usted desea introducir una constante. Las constantes se muestran en la base de entero. Usando el valor 48, este valor puede introducirse usando cualquiera de los siguientes mtodos: &H0030 (&H especifica la base hexadecimal) &B0000000000110000 (&B especifica la base binaria) &O60 (&O especifica la base octal) &A0 (&A especifica la base ASCII) &D0048 (&D especifica la base BCD) &N48 (&N especifica la base de entero) En este caso no se requiere &N puesto que el entero es la base por defecto para las constantes. Usted introducira 48.
Nmeros binarios
La memoria del procesador almacena nmeros binarios de 16 bits. Tal como se indica en la siguiente figura, cada posicin en el nmero tiene un valor decimal, empezando a la derecha con 20 y terminando a la izquierda con 215. Cada posicin puede ser 0 1 en la memoria del procesador. Un 0 indica un valor de 0; un 1 indica el valor decimal de la posicin. El valor decimal equivalente del nmero binario es la suma de los valores de posicin.
Valores decimales positivos

La posicin del extremo izquierdo siempre ser 0 para valores positivos. Tal como se indica en la figura, esto limita el valor decimal positivo mximo a 32767. Todas las posiciones son 1 excepto la posicin del extremo izquierdo. Otros ejemplos: 0000 1001 0000 1110 = 211+28+23+22+21 = 2048+256+8+4+2 = 2318 = 213+29+28+25+23 = 8192+512+256+32+8 = 9000
0010 0011 0010 1000
A2
16384 1x214 = 16384 1x213 = 8192 8192 1x212 = 4096 4096 1x211 = 2048 2048 1024 1x210 = 1024 1x29 = 512 512 256 1x28 = 256 128 1x27 = 128 64 1x26 = 64 32 1x25 = 32 16 1x24 = 16 8 1x23 = 8 4 1x22 = 4 2 1x21 = 2 1 1x20 = 1 32767 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0x215 = 0 Esta posicin siempre es cero para nmeros positivos.
Valores decimales negativos

Se usa la notacin de complemento a 2. La posicin del extremo izquierdo siempre ser 1 para valores negativos. El valor decimal equivalente del nmero binario se obtiene restando el valor de la posicin del extremo izquierdo, 32768, de la suma de los valores de las otras posiciones. En la siguiente figura el valor es 32767 32768 = 1. Todas las posiciones son 1. Otro ejemplo: 1111 1000 0010 0011 = (214+213+212+211+25+21+20) 215 = (16384+8192+4096+2048+32+2+1) 32768 = 30755 32768 = 2013. Una manera generalmente fcil de calcular un valor es ubicar el ltimo 1 en la cadena de unos, empezando en la izquierda, y restar su valor del valor total de posiciones a la derecha de esa posicin. Por ejemplo, 1111 1111 0001 1010 = (24+23+21) 28 = (16+8+2) 256 = 230.
A3
1x214 = 16384 16384 1x213 = 8192 8192 4096 1x212 = 4096 1x211 = 2048 2048 1024 1x210 = 1024 1x29 = 512 512 256 1x28 = 256 1x27 = 128 128 64 1x26 = 64 32 1x25 = 32 16 1x24 = 16 8 1x23 = 8 4 1x22 = 4 2 1x21 = 2 1x20 = 1 1 32767 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1x215 = 32768 Esta posicin siempre es 1 para nmeros negativos.
A4
Nmeros hexadecimales
Los nmeros hexadecimales usan caracteres simples con valores decimales equivalentes que fluctan entre 0 y 15:
HEX Decimal 0 1 2 3 4 5 6 7 8 9 A B C D E F
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Los valores de posicin de nmeros hexadecimales son exponentes de 16, empezando con 160 a la derecha:
163 162 161 160
Ejemplo: El nmero hexadecimal 218A tiene un valor decimal equivalente de 8586:

2x163 = 8192 1x162 = 256 8x161 = 128 10x160 = 10 2 1 8 A 8192 256 128 10 8586
Los nmeros hexadecimales y binarios tienen la siguiente equivalencia:

Hexadecimal 2 1 8 A = 8586
Binario
0 0 1 0 8192 1x213
0 0 0 1 256 1x28
1 0 0 0 128 1x27
1 0 1 0 10 1x23+1x21
= 8586
Ejemplo: Nmero decimal 8586 en formatos binario y hexadecimal equivalentes:

Binario 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 0 = 8586
Hexadecimal
D E 7 6
= 56950 (nmero negativo, 8586)
Nmero hex. DE76 = 13x163+14x162+7x161+6x160 = 56950. Sabemos que este es un nmero negativo porque excede el valor positivo mximo de 32767. Para calcular su valor, reste 164 (el siguiente exponente superior de 16) de 56950: 56950 65536 = 8586.
A5
Mscara hexadecimal
Este es un cdigo de 4 caracteres, introducido como un parmetro en las instrucciones SQO, SQC, y otras instrucciones para excluir los bits seleccionados de una palabra de ser operados por la instruccin. Los valores hexadecimales se usan en sus formatos binarios equivalentes, tal como se indica en la siguiente figura. La figura tambin muestra un ejemplo de un cdigo hexadecimal y la palabra de mscara correspondiente.
Valor hex 0 1 2 3 4 5 6 7 8 9 A B C D E F Valor binario 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
Cdigo hexadecimal 0 0 F F
0 0 0 0
0 0 0 0
1 1 1 1
1 1 1 1
Palabra de mscara
Los bits de la palabra de mscara que estn establecidos (1) pasarn datos desde una fuente a un destino. Los bits restablecidos (0) no. En el siguiente ejemplo, los datos en los bits 0-7 de la palabra fuente son pasados a la palabra destino. Los datos en los bits 8-15 de la palabra fuente no son pasados a la palabra destino.
Palabra fuente Palabra de mscara Palabra destino (todos los bits 0 inicialmente) 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 0 1 0
A6
Apndice
AB
Mensajes de error APS

Este apndice contiene mensajes de error APS, los cuales pueden ocurrir durante la operacin.
Informacin general
Generalmente los errores APS son causados por configuracin incorrecta de su ordenador principal. Verifique que su sistema est configurado como sigue: El archivo CONFIG.SYS debe ser establecido como: FILES=30;
BUFFERS=30.
El administrador de memoria extendida/expandida debe ser LIM 3.2 o

ms alto. APS funciona con la mayora de programas Termina y permanece en memoria (TSR). Sin embargo, algunos programas TSR hacen que APS funcione errticamente. Por lo tanto recomendamos que no se ejecuten programas TSR mientras APS est funcionando. Si usted decide proceder con esta recomendacin y experimenta dificultades, edite y marque sus programas TSR uno por uno hasta que encuentre el TSR que causa el problema. Esto tambin se aplica a dispositivos controladores (excepto los administradores de memoria extendida/expandida).
Mensaje en pantalla DIRECCION FUERA DE RANGO Descripcin El dispositivo especificado con el cual usted trata de comunicarse est fuera de memoria. Mientras se programaba una instrucccin, se omiti un(os) operando(s). Durante una restauracin, o mientras se trataba de cambiar de edicin fuera de lnea a control en lnea, el programa fuera de lnea no fue transferido hacia el ordenador porque el procesador no estaba en el modo de programacin. El texto introducido para una cadena de remplazo no tiene la sintaxis correcta. El texto introducido para una cadena de bsqueda no tiene la sintaxis correcta. Los operandos de la fuente A y de la fuente B son constantes. Mientras estaba en lnea con un DF1 Full Duplex a travs de un KF3 (con o sin mdem), ocurri una desconexin o parada imprevista. Accin recomendada Revise el dispositivo y su comando; repita la funcin Introduzca todos los operandos y repita la funcin.
NO HAN SIDO ENTRADOS TODOS LOS OPERANDOS REQUERIDOS
INTENTANDO RESTAURAR FICHERO A PROCES., PROCES. DEBE ESTAR EN MODO PROGRAMA
Coloque el procesador en el modo de programacin y repita la funcin.
MALA CADENA REEMPLAZO
Revise la sintaxis y corrjala si fuera necesario. Repita la funcin. Revise la sintaxis y corrjala si fuera necesario. Repita la funcin. Cambie uno de los operandos a una direccin. Repita la funcin.
MALA SECUENCIA DE BUSQUEDA
AMBOS OPERANDOS FUENTE NO PUEDEN SER CONSTANTES
DISPOSITIVO DE PUENTE HA DEJADO DE RESPONDER
Repita la funcin.
B1
Apndice B Mensajes de error APS
Mensaje en pantalla DISPOSITIVO DE PUENTE INACTIVO
Descripcin Incapacidad de conectar a un KF3 mientras va en lnea con DF1 Full Duplex. Se trat de insertar, aadir o reinsertar un rengln entre un rengln marcado insertado seguido de un rengln marcado reemplazado. La modificacin de tamaos de tablas de datos o creacin de nuevas tablas de datos no puede ocurrir mientras est en una sesin de edicin en lnea. Se intent cambiar el propietario de un nodo, la direccin mx., la direccin de nodo o la velocidad en baudios de un 5/03 mientras se estaba comunicando con APS por el canal 0. Durante una sesin de edicin en lnea, se trat de modificar tablas de datos que estaban constantemente protegidas. 1) la tecla de funcin de prueba de ediciones se puls y existen ediciones en el programa de escalera; o 2) se trat de borrar una instruccin.
Accin recomendada Repita la funcin. Lleve el cursor antes o despus del par IR y trate de insertar, aadir o reinsertar el siguiente rengln. Vaya fuera de lnea para cambiar los tamaos de la tabla de datos y repita la funcin.
NO SE PUEDE INTRODUCIR UN RENGLON ENTRE UN PAR IR
NO SE PUEDE MODIFICAR EL TAMAO DE TABLA DE DATOS DURANTE EDICION EN LINEA
NO SE PUEDE MODIFICAR PARAMETRO VIA CANAL 0 DEL PROCESADOR 5/03
No permitido.
NO SE PUEDE MODIFICAR FICHERO DE DATOS PROTEGIDO DURANTE EDICION EN LINEA
No permitido. Vaya fuera de lnea para cambiar la proteccin del archivo de datos y repita la funcin, o edite el programa fuera de lnea. Tenga en cuenta que pueden resultar cambios en los estados de las salidas cuando las nuevas ediciones ensambladas se hacen activas o cuando se realiza una restauracin mediante ediciones rpidas. Tenga en cuenta que pueden resultar cambios en los estados de las salidas cuando las nuevas ediciones ensambladas se hacen activas o cuando se realiza una restauracin mediante ediciones rpidas. Revise su configuracin en lnea y repita la funcin. Verifique que un procesador 5/03 est seleccionado. Repita la funcin. Mensaje informativo. No se requiere ninguna accin. Verifique que la configuracin en lnea seleccionada sea compatible con un 5/03. Repita la funcin. Determine por qu otro nodo tiene acceso explcito.
PRECAUCION: AL RETIRAR REFERENCIAS DE SALIDA, SALIDAS QUEDAN EN ESTADO ANTERIOR
PRECAUCION: VERIFICAR EL ESTADO DE LAS SALIDAS CON EL MONITOR DE DATOS
Usted orden que APS ensamblara todas las ediciones en lnea existentes o un programa de edicin rpida. Corresponde slo si usted est en lnea. Existe una incompatibilidad entre 5/03 y la configuracin en lnea actual (APS). Se ha seleccionado un procesador que no es un 5/03. Se puls la tecla [ESC] o [ALT-U] despus de haberse seleccionado un cambio. En lnea solamente Existe una incompatibilidad entre el 5/03 y la configuracin en lnea actual (APS). Este mensaje podra significar 1) usted no es el propietario del programa; o 2) el archivo est en uso por otro dispositivo.
CONFIGURACION DE CANAL PUEDE OCASIONAR PERDIDA DE COMUNICACIONES CONFIGURACION DE CANAL NO ESTA DISPONIBLE PARA EL PROCESADOR SELECCIONADO CONFITGURACION DE CANAL MODIFICADA, ACEPTAR O CANCELAR CAMBIOS CONFIGURACION DE CANAL PUEDE OCASIONAR PERDIDA DE COMUNICACIONES
COMANDO NO PUEDE SER EJECUTADO
B2
Mensaje en pantalla PERDIDO DATO DE COMENTARIO
Descripcin Se ha excedido la capacidad de almacenamiento de un comentario de rengln, direccin o instruccin. Este mensaje indica 1) no existe mdulo de memoria; 2) el procesador est en un modo de fallo; o 3) no hay forzados instalados. Un fichero de archivo fue convertido correctamente en un archivo hexadecimal. Mientras se trataba de crear la base de datos de referencias cruzadas durante la creacin de informes, una llamada de la base de datos gener un error. Ocurri un intento de modificar la proteccin del programa para un procesador que no era 5/03. Ocurri un error de lectura de un archivo DOS, o un archivo de documentacin del programa fue alterado.
Accin recomendada Instale un mdulo de memoria, cambie de modo o instale forzados.
NO SE PUEDE GENERAR CONDICION
Mensaje informativo. No se requiere ninguna accin.
CONVERSION CORRECTA-BYTES CONVERTIDOS
Enve el archivo hexadecimal a un programador de prom.
CREACION DE XRED DB FALLADO
Comunquese con su representante de A-B.
FICHEROS DE DATOS SOLO PUEDEN PROTEGERSE EN PROCESADORES TIPO 5/03
Cambie el procesador a un 5/03 y repita la funcin. Revise su archivo CONFIG.SYS para determinar si est correctamente constituido (FILES=30 y BUFFERS=30). Verifique que ningn programa TSR est interfiriendo con APS. Si se hacen cambios, debe recargar el ordenador. Revise su archivo CONFIG.SYS para determinar si est correctamente constituido (FILES=30 y BUFFERS=30). Verifique que ningn programa TSR est interfiriendo con APS. Si se hacen cambios, debe recargar el ordenador. Comunquese con su representante de A-B. Cambie uno de los directorios y repita la funcin. Especifique el directorio de destino y repita la funcin.
ERROR LECTURA BASE DE DATOS
ERROR ESCRITURA BASE DE DATOS
Ocurri un error de escritura del archivo DOS.
MATRIZ MALA DESCOMPILADOR ERROR CRC DESCOMPILADOR DIRECTORIO DE DESTINO NO PUEDE SER EL MISMO QUE DIRECTORIO DE ORIGEN DEBE ESPECIFICARSE DIRECTORIO DE DESTINO
Ocurri un error del descompilador. El mensaje siempre empieza con DECOMPILER. La copia a/desde directorios son las mismas. Durante la copia a, el directorio de destino no fue especificado. Durante ediciones rpidas, cuando se trataba de cambiar de edicin fuera de lnea a control en lnea, se puls Ctrl-C durante la fase de transferencia hacia el ordenador. Dos o ms dispositivos en la red tienen la misma direccin.
DESCARGA ABORTADA
Se muestra el editor de escalera fuera de lnea.
DIRECCION DE NODO DUPLICADA
Cambie la direccin terminal en la configuracin en lnea. Repita esta funcin.
B3
Mensaje en pantalla REINTENTOS ENQ AGOTADOS
Descripcin DF1 Full Duplex no est obteniendo respuesta de KF3. Mientras se trataba de crear la base de datos de referencias cruzadas durante la creacin de informes, una llamada de la base de datos gener un error. Ocurri un intento de modificar la proteccin del programa para un procesador que no era 5/03.
Accin recomendada Revise si hay problemas de ruido elctrico en el cableado de la red y repita la funcin.
CREACION DE XRED DB FALLADO
FICHEROS DE DATOS SOLO PUEDEN PROTEGERSE EN PROCESADORES TIPO 5/03
Cambie el procesador a un 5/03 y repita la funcin. Revise su archivo CONFIG.SYS para determinar si est correctamente constituido (FILES=30 y BUFFERS=30). Verifique que ningn programa TSR est interfiriendo con APS. Si se hacen cambios, debe recargar el ordenador. Revise su archivo CONFIG.SYS para determinar si est correctamente constituido (FILES=30 y BUFFERS=30). Verifique que ningn programa TSR est interfiriendo con APS. Si se hacen cambios, debe recargar el ordenador. Comunquese con su representante de A-B. Cambie uno de los directorios y repita la funcin. Especifique el directorio de destino y repita la funcin.
ERROR LECTURA BASE DE DATOS
Ocurri un error de lectura de un archivo DOS, o un archivo de documentacin del programa fue alterado.
ERROR ESCRITURA BASE DE DATOS
Ocurri un error de escritura del archivo DOS.
MATRIZ MALA DESCOMPILADOR ERROR CRC DESCOMPILADOR DIRECTORIO DE DESTINO NO PUEDE SER EL MISMO QUE DIRECTORIO DE ORIGEN DEBE ESPECIFICARSE DIRECTORIO DE DESTINO
Ocurri un error del descompilador. El mensaje siempre empieza con DECOMPILER. Las copia a/desde directorios son las mismas. Durante la copia a, el directorio de destino no fue especificado. Durante ediciones rpidas, cuando se trataba de cambiar de edicin fuera de lnea a control en lnea, se puls Ctrl-C durante la fase de transferencia hacia el ordenador. Dos o ms dispositivos en la red tienen la misma direccin. DF1 Full Duplex no est obteniendo respuesta de KF3. Fall el intento de leer el archivo de configuracin automtica de E/S del procesador 5/03 especificado.
DESCARGA ABORTADA
Se muestra el editor de escalera fuera de lnea.
DIRECCION DE NODO DUPLICADA
Cambie la direccin terminal en la configuracin en lnea. Repita esta funcin. Revise si hay problemas de ruido elctrico en el cableado de la red y repita la funcin.
REINTENTOS ENQ AGOTADOS
ERROR DE ACCESO AL FICHERO DE CONFIGURACION DE E/S DEL PROCESADOR
Repita la funcin.
B4
Mensaje en pantalla
Descripcin Para convertir la imagen del procesador a un archivo hexadecimal, el software solicita espacio del sistema. El espacio insuficiente gener un error. Ocurri un error mientras se trataba de cerrar un fichero de archivo. Ocurri un error mientras se trataba de cerrar un archivo hexadecimal. Fall la transferencia de un rengln aceptado al 5/03 porque no hay espacio de programa suficiente para el tamao de rengln seleccionado en el procesador. Ocurri un error mientras se trataba de abrir un fichero de archivo. Ocurri un error mientras se trataba de abrir un archivo hexadecimal. Ocurri un error mientras se lea el encabezamiento en el fichero de archivo. Ocurri un error mientras se lea la imagen del procesador en el fichero de archivo. Ocurri un error mientras se lea la imagen del procesador en el fichero de archivo. Ocurri un error mientras se lea la imagen del procesador en el fichero de archivo. Ocurri un error mientras se lea la imagen del procesador en el fichero de archivo. Durante la creacin del listado del programa, cuando se especificaba el rango del archivo/rengln, el archivo de escalera especificado no estaba presente.
Accin recomendada En la lnea de comando DOS verifique que exista por lo menos 580K de memoria. Retire cualquier TSR que pueda estar usando espacio de memoria. Repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin.
ERROR COLOCANDO ESPACIO
ERROR CERRANDO ARCHIVO
ERROR CERRANDO FICHERO HEX
ERROR NO HAY SUFICIENTE MEMORIA PARA ACEPTAR RENGLON ACTUAL
Reduzca u optimice su programa del usuario o realice edicin fuera de lnea.
ERROR ABRIENDO ARCHIVO
Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin.
ERROR ABRIENDO FICHERO HEX
ERROR LEYENDO CABECERA DE ARCHIVO
ERROR LEYENDO ESTRUCTURA DEL FICHERO IMAGEN
ERROR LEYENDO IMAGEN DEL PROCESADOR DESDE EL ARCHIVO
ERROR LEYENDO ESTRUCTURA ESTATICA DEL PROCESADOR
ERROR DEPURANDO IMAGEN PROCESADOR
ERROR FICHERO ESCALONADO ESPECIFICADO NO EXISTE
Especifique un nmero de archivo diferente o cree un archivo y repita la funcin.
B5
Mensaje en pantalla ERROR RENGLON ESPECIFICADO NO EXISTE EN FICHERO ESPECIFICADO ERROR POCOS FICHEROS DE DATOS EN ESTE ARCHIVO ERROR IMPOSIBLE CALCULAR TAMAO DE PROM ERROR IMPOSIBLE ENCONTRAR IMAGEN DEL PROCESADOR
Descripcin Durante la creacin del listado del programa, el nmero de rengln especificado no estaba presente. Occuri un error mientras se tena acceso a archivos de datos. La imagen del procesador es invlida. Ocurri un error mientras se lea la imagen del procesador en el fichero de archivo. El software no puede escribir en el archivo hexadecimal actual.
Accin recomendada Especifique un nmero de rengln diferente o cree un rengln y repita la funcin. Comunquese con su representante de A-B. Vuelva a salvar el archivo y repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Verifique que exista el camino (ipds\lis\slc500) y que el archivo no tenga proteccin contra escritura. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Salve las pulsaciones de teclas y programa que crearon este error. Comunquese con su representante de A-B.
ERROR ESCRIBIENDO REGISTRO DE DATOS
ERROR ESCRIBIENDO FINAL DEL FICHERO
El software no puede escribir en el archivo hexadecimal actual.
ERROR ESCRIBIENDO REGISTRO LRC
El software no puede escribir en el archivo hexadecimal actual. Durante la creacin de informes fall un intento de cerrar un listado de informes. Fall la rutina llamada para copiar archivos.
ERROR CERRANDO LISTADO DE INFORME
ERROR COPIANDO FICHEROS
ERROR CREANDO NUEVO ARCHIVO FICHERO
Ocurri un error mientras se almacenaba el contenido del archivo en el disco.
ERROR BORRANDO FICHEROS
Fall la rutina llamada para borrar archivos.
ERROR CARGANDO DIRECTORIO DE LISTADOS
Ocurri un error cuando APS estaba recuperando la lista de directorio de archivos. El controlador de comunicacin especificado por la configuracin en lnea actual no pudo cargarse o inicializarse.
ERROR INICIALIZANDO DRIVER COMUNICACIONES
B6
Mensaje en pantalla
Descripcin Durante la creacin de informes ocurri un error mientras se trataba de representar comentarios de rengln o direccin/instruccin en los renglones, direcciones o instrucciones correspondientes. Ocurri un error de lectura de disco o el archivo controlador no existe en el directorio especificado. Durante la creacin de informes, fall un intento de cerrar un listado de informes. Durante la creacin de informes, fall un intento de establecer un puntero de archivo en un archivo ejecutable de escalera en el fichero de archivo. Durante la creacin de informes, ocurri un error mientras se trataba de leer un comentario de direccin/instruccin desde la base de datos de comentarios. Ocurri un error mientras se trataba de arrancar el controlador de comunicaciones. Durante la creacin de informes, fall un intento de leer un rengln desde la base de datos. Durante la creacin de informes, ocurri un error mientras se trataba de leer un comentario de rengln desde la base de datos de comentarios de rengln. Fall la rutina llamada para cambiar nombres de archivos. Durante la creacin de informes, fall un intento de cambiar de nombre a un listado de informes. El archivo de configuracin no fue salvado correctamente en el archivo de preferencia del usuario. Durante la creacin de informes, fall un intento de escribir en un listado de informes.
Accin recomendada
ERROR CREANDO MAPA DE RENGLONES DEL LADDER
ERROR ABRIENDO EL FICHERO DE PROTOCOLO DE COMUNICACIONES ERROR ABRIENDO LISTADO DE INFORME
Verifique que el archivo controlador exista y ejecute CHKDSK desde la lnea de comando DOS. Repita la funcin. Verifique que el camino DOS contenga (ipds\lis\slc500) y que el archivo no tenga proteccin contra escritura. Comunquese con su representante de A-B.
ERROR POSICIONANDO PUNTERO DEL FICHERO
ERROR LEYENDO DIRECCION/COMENTARIO DE INSTRUCCION DE BASE DE DATOS
Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Verifique que el archivo del controlador exista y ejecute CHKDSK desde la lnea de comando DOS. Repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Verifique que el camino DOS contenga (ipds\lis\slc500) y que el archivo no tenga proteccin contra escritura. Revise el archivo de configuracin y salve el archivo. Verifique que el camino DOS (ipds\lis\slc500) existe y que el archivo no tenga proteccin contra escritura.
ERROR LEYENDO EL FICHERO DE PROTOCOLO DE COMUNICACIONES
ERROR LEYENDO RENGLON DEL FICHERO LADDER
ERROR LEYENDO COMENTARIO DEL RENGLON DE LA BASE DE DATOS
ERROR RENOMBRANDO FICHEROS
ERROR RENOMBRANDO LISTADO INFORME
ERROR ESCRIBIENDO FICHERO DE CONFIGURACION
ERROR ESCRIBIENDO LISTADO DEL FICHERO
B7
Mensaje en pantalla ERROR. NOMBRE FICHERO RESERVADO ERROR STS EXT
Descripcin Se hizo un intento de introducir un nombre de archivo reservado (PRN, LPT, CON, o AUX). Respuesta de error no reconocida o no conocida por el procesador. Ocurri un error relacionado con documentacin del programa o generacin de referencias cruzadas. Se est tratando de usar un puerto de comunicacin que no est disponible. Ocurri un fallo mientras se trataba de cargar la base de datos desde el disco o mientras se trataba de salvar la base de datos en el disco. Durante la creacin de informes se detect un rengln que tena ms de 75 niveles en una bifurcacin. Ocurri un error desconocido cuando APS intent leer datos de un archivo.
Accin recomendada Vuelva a introducir un nombre de archivo diferente. Comunquese con su representante de A-B. Comunquese con su representante de A-B. Vaya a configuracin en lnea y cambie la seleccin de puerto. Repita la funcin. 1) Repita la funcin, 2) vuelva a arrancar APS desde la lnea de comando DOS; luego 3) verifique la validez de su disco, ejecutando CHKDSK. Comunquese con su representante de A-B si las acciones anteriores no solucionan el problema. Cambie el rengln para que no tenga ms de 75 niveles. Repita la funcin. Una de las siguientes: 1) Repita la funcin; 2) vuelva a arrancar el software; 3) vuelva a cargar el ordenador personal (PC); o 4) ejecute CHKDSK desde la lnea de comando DOS. 1) Repita la funcin, 2) vuelva a arrancar APS desde la lnea de comando DOS; luego 3) verifique la validez de su disco, ejecutando CHKDSK. Comunquese con su representante de A-B si las acciones anteriores no solucionan el problema. Una de las siguientes: 1) Repita la funcin; 2) vuelva a arrancar el software; 3) vuelva a cargar el ordenador personal (PC); o 4) ejecute CHKDSK desde la lnea de comando DOS. Una de las siguientes: 1) Repita la funcin; 2) vuelva a arrancar el software; 3) vuelva a cargar el ordenador personal (PC); o 4) ejecute CHKDSK desde la lnea de comando DOS. 1) Repita la funcin, 2) vuelva a arrancar APS desde la lnea de comando DOS; luego 3) verifique la validez de su disco, ejecutando CHKDSK. Comunquese con su representante de A-B si las acciones anteriores no solucionan el problema.
ERROR FATAL INTERNO Ctree
ERROR FATAL EN HARDWARE COMUNICACION
ERROR FATAL EN DISCO
ERROR FATAL BIFURCACION DE RENGLON CONTIENE MAS DE 75 NIVELES
ERROR FATAL CERRANDO FICHERO
ERROR FATAL AL INICIALIZAR FICHEROS DOCUMENTACION
Ocurri un error durante una inicializacin de la base de datos actual despus que usted solicit cambiar de nombre al archivo actual.
ERROR FATAL ABRIENDO FICHERO
Ocurri un error desconocido cuando APS intent leer datos de un archivo.
ERROR FATAL LEYENDO DE FICHERO
Ocurri un error desconocido cuando APS intent leer datos de un archivo.
ERROR FATAL AL SALVAR FICHEROS DOCUMENTACION
Ocurri un error durante un almacenamiento de la base de datos actual despus que usted solicit cambiar de nombre al archivo actual.
B8
Mensaje en pantalla ERROR FATAL ESCRIBIENDO AL FICHERO
Descripcin Ocurri un error desconocido cuando APS intent escribir datos de un archivo. Uno de los siguientes: 1) APS no pudo asignar memoria desde DOS mientras usted estaba revisando/editando comentarios o smbolos; o 2) APS estaba inicializando y no pudo asignar memoria DOS para almacenamiento de datos internos. Ocurri un error grave en la funcin MF.
Accin recomendada Una de las siguientes: 1) Repita la funcin; 2) vuelva a arrancar el software; 3) vuelva a cargar el ordenador personal (PC); o 4) ejecute CHKDSK desde la lnea de comando DOS. Verifique la validez de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Recomendamos 525 Kbytes disponibles para APS 3.01 y 550 Kbytes disponibles para APS 4.0. Una de las siguientes: 1) Repita la funcin; 2) vuelva a arrancar el software; 3) vuelva a cargar el ordenador personal (PC); o 4) ejecute CHKDSK desde la lnea de comando DOS. Una de las siguientes: 1) Repita la funcin; 2) vuelva a arrancar el software; 3) vuelva a cargar el ordenador personal (PC); o 4) ejecute CHKDSK desde la lnea de comando DOS.
ERROR GRAVE INTERNO
ERROR FATAL INTERNO MANIPULACION DE FICHEROS
ERROR FATAL EN MEMORIA
Ocurri un error mientras se solicitaba espacio del sistema. Para tipos de instruccin que contienen direcciones de archivo y una longitud correspondiente, debe existir espacio adecuado en la tabla de datos para la direccin de archivo ms una serie de direcciones ms all de esa direccin. Durante un almacenamiento del programa o ediciones de prueba se detect una instruccin que no cumple con esta regla. Durante un almacenamiento del programa o prueba de ediciones, se ha detectado una direccin de entrada o salida en un rengln, pero la direccin no est configurada para el procesador dado. Durante un almacenamiento del programa o ediciones de prueba, se ha detectado una direccin M0/M1 en un rengln, pero la direccin no est configurada para el procesador dado. Los renglones que contienen end MCR no pueden contener ninguna otra instruccin en ese rengln. Durante un almacenamiento de programa o ediciones de prueba se detect que un rengln no cumple con esta regla.
FICH, RENG, INSTRUCCION, ERROR SOBREESCRIT EN FICHERO
Cambie la direccin del archivo o longitud y repita la funcin.
FICH, RENG, INSTRUCCION, E/S DIRECCION INDEFINIDA
Cambie la direccin o configuracin de E/S y repita la funcin.
FICH, RENG, INSTRUCCION, M0/M1 DIRECCION NO CONFIGURADA
Cambie la direccin o configuracin de E/S y repita la funcin.
FICH, RENG, FIN MCR ES LA UNICA INSTRUCC PERMITIDA EN RENG
Configure la direccin para el procesador dado y vuelva a salvar el programa.
B9
Mensaje en pantalla
Descripcin Durante el almacenamiento del programa o prueba de ediciones, se detect una entrada indexada, o direccin de archivo de estado donde estos archivos no estn permitidos. Durante el almacenamiento del programa o prueba de ediciones, se detect un rengln que contena cdigos de instruciones invlidas o estructura de rengln invlida. No se ha especificado un nombre de archivo. Se intent forzar archivos de entrada/salida protegidos. Este mensaje podra significar 1) usted no es el propietario del programa; 2) el archivo no est abierto para lectura/escritura; o 3) el directorio est actualmente abierto. El programa del usuario contiene referencias a direcciones de E/S no configuradas. Los archivos de configuracin de E/S no pueden ser modificados mientras est en la sesin de edicin en lnea. El valor de entrada no es vlido. Durante la configuracin de opciones de informes para el informe de referencias cruzadas, se introdujo un tipo de archivo inicial o final invlido. Se introdujo una contrasea invlida para un archivo protegido con contrasea. Ocurri un error Ext STS durante las comunicaciones, que indica un paquete de comunicacin con tamao invlido. Durante la configuracin de opciones de informes para el informe de referencias cruzadas, se introdujo un smbolo inicial o final invlido.
Accin recomendada
FICH, RENG, DIRECC. INDEXADAS DE O, I, & S ILEGALES AHORA
Cambie las direcciones indexadas O, I, S.
FICH, RENG, ERROR SINTAXIS
DEBE SER ESPECIFICADO NOMBRE DE FICHERO NO SE PUEDE MODIFICAR ESTADO FORZADO POR PROTECC DE FICHERO CONTRA FORZADOS
Especifique un nombre de archivo. Vaya fuera de lnea, elimine la seleccin de proteccin de forzados, luego restaure el programa.
FUNCION NO PERMITIDA
Repita la funcin.
CONFIGURACION E/S NO COMPATIBLE CON PROGRAMA FICHEROS DE CONFIGURACION DE E/S NO PUEDEN MODIFICARSE DURANTE EDICION EN LINEA
Cambie las direcciones o reconffigure las E/S.
Vaya fuera de lnea y edite; luego restaure el programa. 1) Revise el nmero de archivo, el tipo de archivo, el conteo y la direccin que se est usando; 2) use la funcin WHO para verificar que la direccin de nodo mxima del procesador sea 31. Introduzca un tipo de archivo vlido y repita la funcin.
DATO O VALOR DE PARAMETRO ILEGAL
TIPO DE FICHERO ILEGAL
INTENTO DE ACCESO ILEGAL AL PROGRAMA
Introduzca una contrasea vlida para el archivo especificado.
TAMAO ILEGAL
Verifique que el dispositivo puente est correctamente configurado.
SIMBOLO ILEGAL
Introduzca un smbolo vlido y repita la funcin.
B10
Mensaje en pantalla ELEMENTO INCOMPATIBLE ENTRADA INVALIDA, FAVOR VOLVER A ENTRAR FICHEROS DE ENTRADAS, SALIDAS Y ESTADO NO PUEDE PROTEGERSE CONTRA CONSTANTES INSTRUCCION NO TIENE OPERANDO ESTA INSTRUCCION NO TIENE OPERANDO PARA RELACIONARLO CON SIMBOLOS
Descripcin La versin del software no puede comunicarse con el dispositivo solicitado. Se introdujo sintaxis incorrecta. Se intent proteger contra constantes estos tipos de archivos. Se seleccion Modify symbol, pero la instruccin no tiene ningn operando. La instruccin tiene operandos, pero ninguno de los operandos tiene capacidad para nombre de smbolo. El tiempo de ejecucin CRC no es equivalente con el tiempo de instalacin CRC. APS hace una cancelacin debido a que ha habido intrusin en el nmero de serie. Se introdujo una direccin de tarjeta invlida. Se intent establecer el tamao del archivo G en un valor mayor de 256 palabras. Se intent establecer un nmero ISR en los archivos de programa de escalera principales o reservados. Se intent introducir un valor numrico que puede almacenarse como el tamao del archivo M0. Se intent introducir un valor numrico que puede almacenarse como el tamao del archivo M1. Se introdujo un carcter invlido en un nombre de archivo. Se puls una tecla que APS no estaba esperando. Ocurri un error mientras se trataba de arrancar el controlador de comunicacin. Durante el almacenamiento del programa o prueba de ediciones ocurri un error mientras se trataba de copiar una tabla de datos desde la base de datos en la imagen del procesador.
Accin recomendada Comunquese con su representante de A-B. Repita la funcin. Aplique slo proteccin contra esttica en estos tipos de archivos. Mensaje informativo. No se requiere ninguna accin. Vuelva a introducir la direccin de instruccin del usuario.
CHEQUEO INTEGRO DE NUMEROS SERIE HA FALLADO, REINSTALE EL SOFTWARE
Vuelva a instalar el software.
DIRECCION DE TARJETA INVALIDA TAMAO FICHERO G INVALIDO
Introduzca una direccin de tarjeta vlida y repita la funcin. Establezca el archivo G en no ms de 256 palabras. Verifique el destino del nmero ISR. Los nmeros ISR vlidos son 0, 4-255.
NUMERO FICHERO ISR INVALIDO
TAMAO FICHERO MO INVALIDO
Repita la funcin.
TAMAO FICHERO MI INVALIDO
Repita la funcin. Verifique que los caracteres introducidos sean vlidos. Los caracteres vlidos son: A-Z, a-z, 0-9, OR _. Repita la funcin. Repita la funcin. Verifique que el archivo controlador exista y ejecute CHKDSK desde la lnea de comando DOS. Repita la funcin.
CARACTER INVALIDO
COMANDO INVALIDO INVALIDO FORMATO FICHERO DRIVER COMUNICACION
NUMERO INVALIDO DE FICHERO
Repita la funcin. Si todava tiene problemas, comunquese con su representante de A-B.
B11
Mensaje en pantalla
Descripcin La instruccin no permite el uso del tipo de archivo introducido o el nmero del archivo ya est definido como un tipo diferente de archivo. Se intent establecer el tamao de entrada o salida en ms de 32 palabras para un mdulo invidual. El operando introdujo la sintaxis incorrecta. El 1770-KF3 y el procesador estn en la misma direccin de nodo. Problema no reconocido o desconocido con el controlador de comunicaciones. Ocurri una desconexin o parada imprevista mientras estaba en lnea con DF1 Full Duplex a travs de un 1770-KF3 y un mdem. Mientras estaba en lnea con DF1 Full Duplex a travs de un 1770-KF3, el mdem dej de funcionar. Se intent controlar un archivo M0/M1 usando un procesador que no era un 5/03. El control de direccin M0/M1 est inhabilitado en la configuracin APS. No se puede modificar direcciones M0/M1 desde el control de la tabla de datos M0/M1. El controlador de capas de enlace es muy grande para que entre en la memoria disponible. El software detect un dispositivo en un nodo superior que la actual direccin de nodo mxima.
Accin recomendada Especifique un tipo de archivo vlido y repita la funcin. Establezca el tamao de entrada o salida en no ms de 32 palabras para un mdulo individual. Introduzca un operando vlido y repita la funcin. Cambie sus direcciones de nodo para que sean nicas. Repita la funcin. Si todava tiene problemas, comunquese con su representante de A-B.
TIPO DE FICHERO NO VALIDO
TAMAO INVALIDO DE ENT/SAL MODULO
OPERANDO NO VALIDO DIRECCION KF3 NO PUEDE SER IGUAL DIRECCION PROCESADOR ERROR ENLACE
PERDIDA DEL PORTADOR DE MODEM
Repita la funcin.
PERDIDA DEL ESTADO DSR DEL MODEM
Revise la conexin y repita la funcin. Cambie el procesador a un 5/03; y pngase en lnea con APS; repita el control de la direccin M0/M1. Habilite el control de direccin M0/M1 y repita la funcin. Mensaje informativo. Usted no puede modificar los archivos M0 y M1 desde el control de la tabla de datos. Verifique el tamao, datos y tiempo para el archivo de capas de enlace. Adems ejecute CHKDSK desde la lnea de comando DOS. Cambie la direccin de nodo mx. en la pantalla de configuracin en lnea.
MONITOREO DE DIRECCION M0/M1 SOLO SE ACEPTA EN LINEA MONITOREO DE DIRECCION M0/M1 ACTUALMENTE DESACTIVADO DIRECCIONES M0/M1 NO PUEDEN MODIFICARSE
EXCEDIDO TAMAO MAXIMO DRIVER COMUNICACION
DETECTADA VIOLACION MAXIMA DIRECCION DE NODO
B12
Mensaje en pantalla
Descripcin Uno de los siguientes: 1) el dispositivo especificado est actualmente ocupado; 2) el dispositivo solicitado no est en la direccin especificada; 3) el dispositivo solicitado no est en la velocidad especificada en baudios; 4) es posible que el ordenador personal (PC) no pueda comunicarse a travs del puerto solicitado en la velocidad seleccionada en baudios; o 5) existe ruido elctrico en el cableado de la red. La tecla de funcin Especial E/S estaba pulsada mientras la ranura destacada estaba vaca. La instruccin requerida debe ser la primera instruccin en el archivo de escalera. Los datos DF1 Full Duplex no estn siendo recibidos por el KF3. El dispositivo no est en el modo de programacin. La tecla de funcin Test Edits estaba pulsada y no existen ediciones en el programa de escalera. Mientras se documentaba un programa la tecla de funcin next address estaba pulsada y no existen comentarios de direccin. Mientras se documentaba un programa la tecla de funcin next symbol estaba pulsada y no existen smbolos.
Accin recomendada 1) Verifique todas las direcciones y velocidades en baudios; 2) verifique que el SLC tenga alimentacin y que sta sea suficiente para poner en marcha el procesador; 3) revise el puente de la fuente de alimentacin en el procesador, verifique el posicionamiento para la alimentacin de entrada actual; 4) use la funcin Who para determinar la configuracin de la red; o 5) corrija el problema del ruido.
MENSAJE FUERA DE TIEMPO PERDIDA DE COMUNICACION
MODULO DEBE ESPECIFICARSE ANTES CONFIG ESPECIAL DEBE SER PRIMERA INSTRUCCION EN EL FICHERO REINTENTOS NAK AGOTADOS NO HAY ACCESO O SE VIOLAN PRIVILEGIOS NO HAY EDICIONES EN EL PROCESADOR
Especifique el mdulo y repita la funcin. Cambie la ubicacin de la instruccin para que sea la primera instruccin en el archivo de escalera. Revise si hay ruido y repita la funcin. Cambie el modo a modo de programacin y repita la funcin. Repita la funcin.
NO SE HAN ENTRADO DIRECCIONES EN LA BASE DE DATOS
NO SE HAN ENTRADO SIMBOLOS EN LA BASE DE DATOS
Mensaje informativo. No se requiere ninguna accin. 1) Revise todos los archivos en la unidad de disco duro y retire todos los archivos innecesarios; 2) retire cualquier TSR que pueda estar utilizando espacio de memoria; 3) verifique la validez de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Recomendamos 525 Kbytes disponibles para APS 3.01 y 550 Kbytes disponibles para APS 4.0. Revise el dispositivo para determinar si hay problemas y repita la funcin. Si esto no resuelve el problema, comunquese con su representante de A-B.
NO MEMORIA LIBRE
Uno de los siguientes: 1) no hay espacio disponible en el disco duro para realizar la operacin actual; o 2) no hay suficiente memoria RAM del ordenador.
NO HAY SITIO EN EL BUFFER
Uno de los siguientes: 1) el software intent enviar un mensaje demasiado largo para transmitir; o 2) otro dispositivo est tratando de enviar un mensaje al software.
B13
Mensaje en pantalla NO HAY ESPACIO PARA TABULADOR AQUI NO HAY SIMBOLO PARA QUITAR
Descripcin Se ha excedido el amacenamiento de texto para un comentario de rengln, direccin o instruccin. Se introdujo un nombre de smbolo invlido. Se intent saltar a un archivo de escalera, pero el nmero de archivo especificado no es un archivo de escalera. El paquete de software trat de cargar archivos que excedieron 128 KBytes. No est permitida la edicin en lnea cuando el interruptor de llave 5/03 est en la posicin de marcha (Run). La memoria del procesador actualmente es invlida. El operando para la instruccin actual no est indexado. Mientras estaba en lnea con DF1 Full Duplex a travs de un 1770-KF3 y un mdem, se puls la tecla [ESC]. Durante el almacenamiento del programa o prueba de ediciones, ocurri un error mientras se trataba de copiar una tabla de datos desde la base de datos en la imagen del procesador. Uno de los siguientes: 1) durante el almacenamiento del programa o prueba de ediciones, el programa us toda la memoria disponible en la imagen del procesador; o 2) el programa es demasiado grande para el procesador. Durante el almacenamiento del programa o prueba de ediciones, se us toda la memoria disponible en el dispositivo de programacin. La introduccin en lnea fue un nmero de rengln o archivo invlido. Estos errores indican problemas con el paquete del software. Durante las ediciones rpidas, se transfirieron las tablas de datos fuera de lnea cuando se cambi de control fuera de lnea a control en lnea.
Accin recomendada Mensaje informativo. No se requiere ninguna accin. Introduzca un nombre de smbolo vlido. Verifique la operacin y especifique un archivo de escalera vlido. Repita la funcin, y si es necesario salga y vuelva a arancar el software. Si el error contina, valide el disco, ejecutando CHKDSK desde la lnea de comando DOS. Cambie el interruptor de llave a la posicin Remote o Program. Repita la funcin. Limpie la memoria del procesador y repita la funcin. Indexe el operando y repita la funcin. Repita la funcin.
NO ES UN FICHERO LADDER
NO HAY SUFICIENTE MEMORIA PARA EL DRIVER DE COMUNICACION EDICION EN LINEA NO DISPONIBLE POR POSICION DE INTERRUPTOR LLAVE INVALIDA MEMORIA PROCESADOR ALTERADA OPERANDO DEBE SER INDEXADO CONEXION TELEF. ABORTADA POR OPERADOR
FUERA DE LA TABLA DE MEMORIA
El programa es muy largo. Reduzca los requisitos de memoria del programa.
FUERA DE MEMORIA EN IMAGEN DEL PROCESADOR
El programa es muy largo. Reduzca los requisitos de memoria del programa.
FUERA DE MEMORIA EN TERMINAL PROGRAMACION
El programa es muy largo. Reduzca los requisitos de memoria del programa. Verifique la introduccin del archivo o rengln y repita la funcin. Intente reinstalar APS y llame a su representante de A-B. Pueden ocurrir cambios en las tablas de datos del procesador si las tablas de datos fuera de lnea no corresponden con las tablas de datos en lnea. Verifique si las tablas de datos son las correctas.
ERROR ANALISIS Errores PLINK
VALORES DE DATOS DEL PROCESADOR PUEDEN HABER CAMBIADO
B14
Mensaje en pantalla
Descripcin Se hizo un intento, estando en lnea, de cambiar el modo del procesador a un estado no disponible mientras el procesador est fallado. El software no puede encontrar un archivo equivalente en el directorio de ficheros de archivo. El bit de bloqueo (S:1/14) est establecido. Se ha seleccionado un modo diferente al modo de programacin remota. Mientras se haca una transferencia hacia el ordenador, el procesador indic que una direccin fue recibida fuera del rango de direccin de su memoria. Un dispositivo de programacin no puede controlar un programa de escalera que otro dispositivo de programacin actualmente ha bloqueado para una sesin de edicin en lnea. El programa del usuario en el procesador es incompatible con esta versin de APS. Un dispositivo de programacin diferente del que est generando este mensaje, ha iniciado una sesin de edicin en lnea. Otro dispositivo de programacin es propietario del procesador. El dispositivo actual no tiene capacidad para transferencias de programa. Se salvaron errores con el programa. Usted no puede hacer transferencias hacia el ordenador ni transferir el programa a un procesador. Fall el borrado de la base de datos existente. El dispositivo en el nodo actual no puede procesar la peticin porque el programa en el dispositivo no fue compilado para la bsqueda y correccin de errores de un solo paso.
Accin recomendada Corrija el fallo tal como fue especificado, limpie el fallo y repita la funcin. Coloque una copia del programa en el procesador en el directorio de ficheros de archivo actual. Sin un archivo equivalente, usted slo puede restaura el archivo, limpiar la memoria del procesador o hacer una transferencia del mdulo de memoria. Cambie al modo de programacin remota (Remote Program) y repita la funcin.
FALLO EN PROCESADOR
PROCESADOR CERRADO Y FICHERO FUENTE NO ENCONTRADO
PROCESADOR NO ESTA EN MODO PROGRAMA; NO SE PERMITE RECONFIGURAR EL CANAL PROCESADOR FUERA DE MEMORIA, COMPROBAR TAMAO DE LA MEMORIA DEL PROCESADOR
Vuelva a salvar el archivo y repita la funcin.
PROGRAMA DE PROPIEDAD DE OTRO DISPOSITIVO DE PROGRAMACION PROGRAMA DEL PROCESADOR INCOMPATIBLE CON EL PROGRAMADOR PROGRAMA PROPIO ACTIVADO POR OTRO DISPOSITIVO DE PROGRAMACION
Determine por qu otro nodo tiene acceso explcito.
Instale la versin correcta de APS y repita el almacenamiento del programa. Mensaje informativo. Repita la funcin posteriormente. Encuentre el dispositivo de programacin en la red y lmpielo de su propietario. Repita la funcin. Seleccione un 1747-PIC (DH-485), un 1784-KR (DH-485), o un KF3/KE (Full-Duplex).
PROGRAMA PROPIO ACTIVO TRANSFERENCIA DE PROGRAMA NO SE ACEPTA EN LA CONFIGURACION ACTUAL EN LINEA EL PROGRAMA SE SALVO CON ERRORES NO SE PUEDE TRANSFERIR FICHERO FALLO EN PURGA EN LA BASE DE DATOS EXISTENTE
Corrija los errores en el programa y vuelva a salvar. Repita la funcin. Verifique que el camino DOS contenga (ipds\lis\slc500) y que el archivo no tenga proteccin contra escritura. Active la bsqueda y correccin de errores de un solo paso y vuelva a salvar la imagen actual.
RECURSO NO PERMITIDO
B15
Mensaje en pantalla ENCONTRADA MISMA DIRECCION, SOLO PARA DIRECCIONES DE BASE DE DATOS
Descripcin Durante la documentacin de un programa, se puls la tecla de funcin next address y slo existe un comentario de direccin. Durante la documentacin de un programa, se puls la tecla de funcin next symbol y slo existe un comentario de smbolo. Se introdujo un valor de E/S explorado que exceda el tamao de imagen de entrada o salida para el mdulo seleccionado. Durante la creacin de informes ocurri un error mientras se trataba de buscar en la base de datos de referencias cruzadas. Durante la creacin de informes ocurri un error mientras se trataba de buscar una introduccin existente en la base de datos de referencias cruzadas. Durante la creacin de informes ocurri un error mientras se trataba de buscar en la base de datos de referencias cruzadas. La configuracin de E/S no est disponible para el procesador en uso. Faltan los datos de personalizacin introducidos durante la instalacin del proceso. La copia hacia/desde los caminos es igual. Durante la configuracin de opciones de informes se ha introducido un simbolo inicial que est alfabticamente despus del tipo de archivo final. Durante la configuracin de opciones de informes se ha introducido un smbolo inicial que est alfabticamente despus del smbolo final. Se est detectando trfico vlido en la red, pero el software no puede recibir el trfico. Respuesta de error no reconocida o desconocida del procesador.
Accin recomendada Mensaje informativo. No se requiere ninguna accin.
ENCONTRADO MISMO SIMBOLO, SOLO POSIBLE EN BASE DE DATOS
E/S EXPLORADA ES MUY GRANDE
Cambie a un tamao vlido y repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Revise el espacio de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Cambie el procesador a un 5/03 y repita la funcin.
BUSQUEDA DE OPERANDO FALLADO
BUSQUEDA DE XREF FALLADO
BUSQUEDA DE DOCUMENTACION DB FALLADO
PROCESADOR SELECCIONADO NO ACEPTA ESTA CARACTERISTICA SOFTWARE NO HA SIDO INSTALADO, POR FAVOR SIGNA EL PROCEDIMIENTO DE INSTALACION DIRECTORIO DE ORIGEN NO PUEDE SER EL MISMO QUE DIRECTORIO DE DESTINO TIPO FICHERO INICIAL DEBE ESTAR ANTES QUE TIPO FICHERO FINAL
Vuelva a instalar el software.
Cambie uno de los caminos y repita la funcin.
Cambie los tipos de archivo y repita la funcin.
EL SIMBOLO DE COMIENZO DEBE ESTAR ANTES DEL SIMBOLO DE FIN
Cambie los smbolos y repita la funcin. Vaya a configuracin en lnea y cambie la direccin terminal a una dieccin ms baja. Repita la funcin.
ESTACION NO SOLICITADA
ERROR LOCAL STS
B16
Mensaje en pantalla ERROR REMOTO STS DIRECCION TERMINAL NO PUEDE SER IGUAL A DIRECCION KA5 SALIDA FORZADA EDITOR TEXTOS; NO EXISTEN MAS DIRECCIONES EN BASE DE DATOS SALIDA FORZADA EDITOR TEXTOS; NO EXISTEN MAS SIMBOLOS EN BASE DE DATOS ESTE CAMPO NO PUEDE CAMBIARSE CUANDO SE SELECCIONA AUTO DEMASIADAS INSTRUCCIONES EN UN RENGLON INCAPAZ DE ACCESAR DIRECTORIO CONFIGURACION USUARIO USANDO DIRECT. IMPLIC. IMPOSIBLE CONVERTIR ARCHIVO IMAGEN CORRUPTA DEL PROCESADOR IMPOSIBLE CONVERTIR ARCHIVO TAMAO DISPOSITIVO DEMASIADO PEQUEO IMPOSIBLE CONVERTIR ARCHIVO INVALIDO PROCESADOR IMAGEN SALVADA IMPOSIBLE CONVERTIR ARCHIVO NO HAY IMAGEN PROCESADOR NO SE PUEDE CREAR/BORRAR FICHERO DE PROGRAMA DURANTE EDICION EN LINEA NO PUEDE LEER CON EXITO FICHERO ARCHIVO
Descripcin Respuesta no reconocida o desconocida del procesador. El 1785-KA5 y el terminal estn en la misma direccin de nodo. Se puls la tecla de funcin next comment mientras se estaba documentando un programa. Se puls la tecla de funcin next comment mientras se estaba documentando un programa. Se est intentando cambiar un valor PID en un campo mientras est en el modo AUTO. Durante el almacenamiento del programa o prueba de ediciones, se detect un rengln que contiene ms de 128 instrucciones. No existe el directorio de configuracin del usuario especificado. La imagen del procesador es invlida. El software no puede traducir el fichero de archivo porque la imagen del procesador no entrar en el PROM solicitado. La imagen del procesador es invlida. La imagen del procesador es invlida. Durante la sesin de edicin en lnea no se permite creacin ni eliminacin de archivo de programa. Ocurri un fallo mientras se lea la imagen del procesador en el fichero de archivo. Se detect una instruccin MCR sin par durante el almacenamiento del programa o prueba de ediciones. El programa actual del usuario es incompatible con el procesador seleccionado. Para una SVC y REF usando un 5/03, ambos canales son programados como inhabilitados. La actual configuracin en lnea no tiene capacidad para Who Active y Who Listen.
Accin recomendada Repita la funcin. Cambie sus direcciones de nodo para que sean nicas. Repita la funcin.
Repita la funcin. Cambie la seleccin de modo a MANUAL pulsando [F8], Data Monitor. Esto puede hacerse fuera de lnea o en lnea. Cambie el rengln para que contenga no ms de 128 instrucciones. Use el directorio por defecto (\ipds\attach\slc500). Vuelva a salvar el archivo y repita la funcin. Seleccione un tamao de prom alternativo y repita la funcin. Vuelva a salvar el archivo y repita la funcin. Vuelva a salvar el archivo y repita la funcin. Vaya a fuera de lnea para crear/borrar archivos de programa. Revise la validez de su disco, ejecutando CHKDSK desde la lnea de comando DOS. Cuando haya terminado correctamente, repita la funcin. Verifique que todas las MCR ocurran en pares. Repita la funcin. Cambie el procesador e intente restaurar el programa del usuario otra vez. Mensaje informativo. No se requiere accin. Mensaje informativo. No se requiere accin.
LOS MCRS DEBEN ESTAR EMPAREJADOS PROGRAMA DEL USUARIO INCOMPATIBLE CON EL PROCESADOR DEL SISTEMA OPERATIVO ADVERTENCIA: INSTRUCCION NO PROVEE FUNCIONES; LOS DOS CANALES ESTAN DESACTIVADOS WHO NO ES ACEPTADO POR CONFIGURACION ACTUALMENTE EN LINEA
B17
Indice
Smbolo
**Vaco**, 526
Bit de error de contrasea de mdulo de memoria (S:5/9), 118 Bit de error de registro de control (S:5/2), 117
A
Add (ADD), 83 instruccin matemtica, 83 Almacenado con bit de habilitacin de prueba de paso nico (S:2/4), 111 And (AND), 94 instruccin lgica, 94 Anulacin de fallo en bit de activacin (S:1/8), 15 Archivo CONFIG.SYS, B1 establecimiento de archivo, B1 Archivo de estado, 11 convenciones usadas en las representaciones visuales, 13
Bit de fallo de proteccin de arranque (S:1/9), 16 Bit de forzado DTR (canal 0) (S:33/15), 136 Bit de forzados habilitados (S:1/5), 15 Bit de forzados instalados (S:1/6), 15 Bit de habilitacin de DII (S:2/12), 113 Bit de interrupcin cronometrada seleccionable habilitada (S:2/1), 111 Bit de interrupcin de desbordamiento (S:5/0), 117 Bit de interrupcin de desbordamiento, S:5/0, 82 Bit de parada de error mayor (S:1/13), 19 Bit de primera pasada (S:1/15), 110 Bit de rango de archivo de direccionamiento de ndice (S:2/3), 111 Bit de reconfiguracin de DII (S:33/10), 135 Bit de respuesta de mensaje DH485 pendiente (S:2/6), 111 Bit de seleccin de desbordamiento matemtico (S:2/14), 113 Bit de seleccin de resolucin STI (S:2/10), 112 Bit de seleccin de servicio de comunicaciones DH485 (S:2/15), 114 Bit de signo (S:0/3), 14 Bit pendiente de interrupcin cronometrada seleccionable (S:2/0), 110 Bit Shift Left (BSL), 112 instruccin de desplazamiento de bit, 112 Bit Shift Right (BSR), 112 instruccin de desplazamiento de bit, 112 Bits de error menor (S:5), 116 Byte de tiempo de exploracin de controlador de secuencia (S:3H), 116
B
Bit cero (S:0/2), 14 Bit de acarreo (S:0/0), 14 Bit de acceso negado (S:1/14), 110 Bit de batera baja (S:5/11), 118 Bit de cambio de exploracin (S:33/9), 135 Bit de carga de mdulo de memoria (S:5/8), 118 Bit de comando de entrada DH485 pendiente (S:2/5), 111 Bit de comando de mensaje de salida DH485 pendiente (S:2/7), 112 Bit de comunicaciones activas (S:1/7), 15 Bit de control de espera de interrupcin (S:33/8), 135 Bit de control DTR (canal 0) (S:33/14), 136 Bit de desbordamiento de capacidad (S:0/1), 14 Bit de desbordamiento de DII (S:5/12), 119 Bit de desbordamiento de interrupcin cronometrada seleccionable (S:5/10), 118 Bit de DII pendiente (S:2/11), 112 Bit de ejecucin de DII (S:2/13), 113 Bit de ejecucin de interrupcin cronometrada seleccionable (S:2/2), 111
C
Clear (CLR), 88 instruccin matemtica, 88 Cdigo de fallo de error mayor (S:6), 120
I1
Indice
Cdigo de suspensin/archivo de suspensin (S:7 y S:8), 125 Comando de entrada pendiente (canal 0) (S:33/0), 133 Comando de mensaje de salida pendiente (canal 0) (S:33/2), 134 Comparacin de programa de mdulo de memoria (S:2/9), 112 Comunicaciones activas (canal 0) (S:33/4), 134 Contador de alta velocidad (HSC), 49 ejemplos de aplicacin, 412 instruccin de contador, 49 Contadores, 46 cmo funcionan los contadores, 47 contador de alta velocidad (HSC), 49 conteo regresivo (CTD), 48 elementos de archivo de datos, 46 Conteo progresivo (CTU), 47 instruccin de contador, 47 Conteo regresivo (CTD), 48 instruccin de contador, 48 Convert from BCD (FRD), 811 instruccin matemtica, 811 Convert to BCD (TOD), 88 instruccin matemtica, 88 Creacin de una rutina de fallo, 162
DII perdida (S:36/8), 137 Direccin de nodo (S:15L), 127 Divide (DIV), 86 instruccin matemtica, 86 Double Divide (DDV), 87 instruccin matemtica, 87
E
Ejecucin de interrupcin de E/S (S:32), 133 Equal (EQU), 71 instruccin de comparacin, 71 Error mayor detectado durante ejecucin de bit de rutina de fallo del usuario (S:5/3), 117 Errores de activacin, 155 Errores de E/S, 1510 Errores de ida a marcha, 156 Errores de instruccin del programa del usuario, 159 Errores de tiempo de ejecucin, 157 Estado de edicin en lnea (S:33/11 y S:33/12), 136 Estado de seleccin (canal 0) (S:33/3), 134 Examine if Closed (XIC), 31 instruccin de bit, 31 Examine if Open (XIO), 32 instruccin de bit, 32 Exclusive Or (XOR), 96 instruccin lgica, 96
D
Decode (DCD), 814 Descripcin general del conjunto de instrucciones, 21 clasificaciones de instrucciones, 21 instruccin PID, 28 instrucciones de bits, 21 instrucciones de comparacin, 24 instrucciones de comunicacin, 23 instrucciones de control, 28 instrucciones de copia de archivo y llenado de archivo, 26 instrucciones de desplazamiento de bit, FIFO y LIFO, 27 instrucciones de E/S y de interrupcin, 23 instrucciones de temporizador y contador, 22 instrucciones de transferencia y lgicas, 26 instrucciones del secuenciador, 27 instrucciones matemticas, 25 localizador de instruccin, 29 I2
F
FIFO Load (FFL), 114 instruccin FIFO, 114 FIFO Unload (FFU), 114 instruccin FIFO, 114 File Copy (COP), 101 instruccin de archivo, 101 File Fill (FLL), 102 instruccin de archivo, 102 FRD (convert from BCD), 811 FRN de sistema operativo (S:59), 140
G
Greater Than (GRT), 72 instruccin de comparacin, 72
Indice
Greater Than or Equal (GEQ), 73 instruccin de comparacin, 73
H
Habilitaciones de ranuras de E/S (S:11 y S:12), 126
Greater Than or Equal (GEQ), 73 Less Than or Equal (LEQ), 72 Less Then (LES), 72 Limit Test (LIM), 73 Masked Comparison for Equal (MEQ), 73 Not Equal (NEQ), 72 Instrucciones de comunicacin, 51 cdigos de error, 531 instruccin de mensaje (5/02 solamente), 51 diagrama de bloques de control, 530 diagrama de temporizacin, 56 ejemplos de aplicacin, 59 esquema de bloques de de control, 58 introduccin de parmetros, 53 opciones de configuracin, 52 escritura/lectura local a un 485 CIF (emulacin PLC2), 5-2 lectura/escritura local a otro procesador SLC 500, 5-2 uso de bits de estado, 55 instruccin de mensaje (5/03 solamente), 513 bits de archivo de estado relacionado, 513 diagrama de bloques de control, 530 diagrama de temporizacin, 527 ilustracin de mensaje remoto, 526 introduccin de parmetros, 514 opciones de configuracin, 514 lectura/escritura local a otro procesador SLC 500, 5-14, 5-16 lectura/escritura local a un 485CIF, 5-14, 5-19 lectura/escritura remota a un 458CIF (emulacin PLC2), 5-24 lectura/escritura remota a un 485CIF, 5-14, 5-21 lectura/escritura remota a un 485CIF (emulacin PLC2), 5-14 uso de bits de estado, 515 Instrucciones de control, 131 Interrupt Subroutine (INT), 136 Jump to Label (JMP), 131 Jump to Subroutine (JSR), 132 anidamiento de archivos de subrutina, 132 Label (LBL), 132 Master Control Reset (MCR), 134 Return from Subroutine (RET), 134 I3
I
I/O Interrupt Disable (IID), 198 instruccin de interrupcin de E/S, 198 I/O Interrupt Enable (IIE), 198 instruccin de interrupcin de E/S, 198 I/O Refresh (REF), 64 instruccin de E/S, 64 Immediate Input with Mask (IIM), 61 instruccin de E/S, 61 Immediate Output with Mask (IOM), 62 instruccin de E/S, 62 Indicadores aritmticos (S:0), 14 Indicadores LED, 154 visualizaciones del 5/03, 154 Indice de funcionalidad del programa (S:64), 140 Instruccin MSG para un 5/02, 51 instruccin de comunicacin, 51 Instruccin MSG para un 5/03, 513 instruccin de comunicacin, 513 Instruccin proporcional integral derivada, 141 Instruccin proporcional integral derivada (PID) ajuste de PID, 1423 el concepto PID, 141 errores de tiempo de ejecucin, 1412 esquema del bloque de control, 1411 indicadores de la instruccin PID, 148 la ecuacin PID, 142 notas de aplicacin, 1416 PID y escalado de E/S analgico, 1413 Instrucciones de bits Examine if Closed (XIC), 31 Examine if Open (XIO), 32 OneShot Rising (OSR), 34 Output Energize (OTE), 32 Output Latch (OTL), 33 Output Unlatch (OTU), 33 Instrucciones de comparacin, 71 Equal (EQU), 71 Greater Than (GRT), 72
Indice
Selectable Timed Interrupt Disable (STD), 136 Selectable Timed Interrupt Enable (STE), 136 Selectable Timed Interrupt Start (STS), 136 Subroutine (SBR), 133 Suspend (SUS), 135 Temporary End (TND), 135 Instrucciones de copia de archivo y llenado de archivo, 101 File Copy (COP), 101 File Fill (FLL), 102 Instrucciones de desplazamiento de bit, 111 Bit Shift Left (BSL), 112 operacin, 113 Bit Shift Right (BSR), 112 operacin, 113 Instrucciones de interrupcin y E/S, 61 I/O Refresh (REF) usando un procesador 5/02, 64 usando un procesador 5/03, 64 Immediate Input with Mask (IIM), 61 Immediate Output with Mask (IOM), 62 Instrucciones de matemtica y lgica, Not (NOT), 96 Instrucciones de matemtica y lgicas, Exclusive Or (XOR), 96 Instrucciones de temporizador y contador, 41 contadores contador de alta velocidad (HSC), 49 conteo progresivo (CTU), 47 conteo regresivo (CTD), 48 restablecimiento (RES), 413 temporizadores temporizador de retardo a la conexin (TON), 43 temporizador de retardo a la desconexin (TOF), 44 temporizador retentivo (RTO), 45 Instrucciones de transferencia y lgicas, 91 Bit de interrupcin de desbordamiento, S:5/0, 92 bits de estado aritmtico, 92 direcciones de palabra indexada, 91 Masked Move (MVM), 93 Move (MOV), 92 parmetros de instruccin, 91 registro matemtico, S:13 y S:14, 92 Instrucciones del secuenciador, 121 introduccin de parmetros para SQL, 127 I4
introduccin de parmetros para SQO y SQC, 122 Sequencer Compare (SQC), 122 operacin, 125 Sequencer Load (SQL), 127 operacin, 128 Sequencer Output (SQO), 122 operacin, 123 Instrucciones matemticas, 81 Add (ADD), 83 bit de interrupcin de desbordamiento, S:5/0, 82 Clear (CLR), 88 Convert from BCD (FRD), 811 Convert to BCD (TOD), 88 Decode (DCD), 814 direcciones de palabra indexada, 82 Divide (DIV), 86 Double Divide (DDV), 87 Multiply (MUL), 86 Negate (NEG), 87 parmetros de instruccin, 81 registro matemtico, S:13 y S:14, 82 Scale Data (SCL), 815 Square Root (SQR), 815 Subtract (SUB), 83 suma y resta de 32 bits, 84 uso de bits de estado aritmtico, 82 Instrucciones matemticas y lgicas And (AND), 94 Or (OR), 95 Interrupcin cronometrada seleccionable, Selectable Timed Enable (STE), 187 Interrupcin cronometrada seleccionable nmero de archivo (S:31), 133 Interrupcin cronometrada seleccionable punto de consigna (S:30), 133 Interrupcin de E/S habilitada (S:27 y S:28), 132 Interrupcin de E/S pendiente (S:25 y S:26), 132 Interrupcin de entrada discreta (DII), 171 caracterstica de reconfiguracin, 175 contenido de subrutina, 173 ejemplo de aplicacin, 1710 espera de interrupcin y ocurrencias de interrupcin, 173 operacin, 172 modo contador, 172 modo de suceso, 173 pantalla del archivo de estado, 177 parmetros, 175
Indice
prioridades de interrupcin, 174 procedimiento bsico de programacin, 171 Interrupcin de entrada discreta acumulador (S:52), 139 Interrupcin de entrada discreta conteo regresivo (S:50), 139 Interrupcin de entrada discreta mscara de bit (S:48), 138 Interrupcin de entrada discreta nmero de archivo (S:46), 138 Interrupcin de entrada discreta nmero de ranura (S:47), 138 Interrupcin de entrada discreta valor de comparacin (S:49), 139 Interrupciones accionadas por sucesos de E/S, 63 I/O Interrupt Disable (IID), 63 I/O Interrupt Enable (IIE), 63 Reset Pending I/O (RPI), 63 Interrupciones cronometradas seleccionables, 181 contenido de subrutina, 182 pantalla del archivo de estado, 186 parmetros, 184 prioridades de interrupcin, 183 procedimiento bsico de programacin, 181 Selectable Timed Disable (STD), 187 Selectable Timed Start (STS), 188 interrupciones cronometradas seleccionables, operacin, 182 Interrupciones de E/S, 191 contenido de subrutina (ISR), 192 espera de interrupcin y ocurrencias de interrupcin, 192 I/O Interrupt Disable (IID), 198 I/O Interrupt Enable (IIE), 198 Interrupt Subroutine (INT), 1910 operacin, 192 pantalla del archivo de estado, 196 parmetros de interrupcin de E/S, 195 prioridades de interrupcin, 193 procedimiento bsico de programacin, 191 Reset Pending Interrupt (RPI), 1910 Interrupt Subroutine (INT), 1910 instruccin de control, 136 instruccin de interrupcin de E/S, 1910
J
Jump to Label (JMP), 131 instruccin de control, 131 Jump to Subroutine (JSR), 132 instruccin de control, 132
L
Label (LBL), 132 instruccin de control, 132 Less Than (LES), 72 instruccin de comparacin, 72 Less Than or Equal (LEQ), 72 instruccin de comparacin, 72 LIFO Load (LFL), 116 instruccin de desplazamiento de bit, 116 LIFO Unload (LFU), 116 instruccin de desplazamiento de bit, 116 Limit Test (LIM), 73 instruccin de comparacin, 73 Localizacin y correccin de fallos, 151 errores de activacin, 155 errores de E/S, 1510 errores de ida a marcha, 156 errores de instruccin del programa del usuario, 159 errores de tiempo de ejecucin, 157 indicadores LED del procesador 5/03, 154 limpieza de fallos, 151 automticamente, 151 manualmente, 151 pantalla de fallo del archivo de estado, 153
M
M0M1 referido en bit de ranura desactivada (S:5/4), 118 Masked Comparison for Equal (MEQ), 73 instruccin de comparacin, 73 Masked Move (MVM), 93 instruccin de transferencia, 93 Master Control Reset (MCR), 134 instruccin de control, 134 Mximo tiempo de exploracin DII observado (S:56), 140
I5
Indice
Mximo tiempo de exploracin observado (S:22), 131 Mensajes de error APS, B1 Mdem de canal 0 perdido (S:5/14), 119 Modo de direccionamiento de archivo de interfaz comn (S:2/8), 112 Modo/estado/control del procesador (S:1/0 to S:1/4), 15 Mdulo de carga de memoria en bit de error de memoria (S:1/10), 16 Mdulo de carga de memoria y bit de marcha (S:1/12), 18 Mdulo de carga de memoria y bit de siempre (S:1/11), 17 Move (MOV), 92 instruccin de transferencia, 92 Multiply (MUL), 86 instruccin matemtica, 86
P
Programas TSR, B1 Promedio de tiempo de exploracin (S:23), 131 Proteccin de sobreescritura de archivo de datos de mdulo de memoria (S:36/10), 137 Prueba de paso nico/inciar paso en (S:16 and S:17), 129 Prueba de paso nico/punto de interrupcin (S:18 y S:19), 129 Pruebafallo/desconexin (S:20 y S:21), 130
R
Registro de ndice (S:24), 131 Registro matemtico (S:13 y S:14), 127 Reloj de funcionamiento libre (S:4), 116 Reloj/ao calendario (S:37), 137 Reloj/da calendario (S:39), 137 Reloj/horas calendarias (S:40), 138 Reloj/mes calendario (S:38), 137 Reloj/minutos calendarios (S:41), 138 Reloj/segundos calendarios (S:42), 138 Reservado (S:0/4 a S:0/15), 14 Reservado (S:34), 136 Reservado (S:36/0 a S:36/7), 137 Reservado (S:36/11 a S:36/15), 137 Reservado (S:43 a S:45), 138 Reservado (S:5/1), 117 Reservado (S:5/15), 119 Reservado (S:5/5 a S:5/7), 118 Reservado (S:53 y S:54), 139 Reset Pending I/O (RPI), interrupcin accionada por suceso de E/S, 63 Reset Pending Interrupt (RPI), 1910 instruccin de interrupcin de E/S, 1910 Respuesta de mensaje pendiente (canal 0) (S:33/1), 134 Restablecimiento (RES), 413 instruccin de contador, 413 Return from Subroutine (RET), 134 instruccin de control, 134 Revisin del procesador (S:62), 140
N
Negate (NEG), 87 instruccin matemtica, 87 Nodos activos (S:9 y S:10), 125 Nodos activos del canal 0 (S:67 to S:83), 140 Not (NOT), 96 instruccin lgica, 96 Not Equal (NEQ), 72 instruccin de comparacin, 72 Nmero de archivo de rutina de fallo del usuario (S:29), 132 Nmero de catlogo de procesador (S:60), 140 Nmero de catlogo de sistema operativo (S:57), 140
O
OneShot Rising (OSR), 34 instruccin de bit, 34 Or (OR), 95 instruccin lgica, 95 Output Energize (OTE), 32 instruccin de bit, 32 Output Latch (OTL), 33 instruccin de bit, 33 Output Unlatch (OTU), 33 instruccin de bit, 33 I6
Indice
Rutinas de fallo (5/02 y 5/03), 161 creacin de una rutina de fallo, 162 ejemplo de aplicacin, 162 recuperables y no recuperables, 161
Square Root (SQR), 815 instruccin matemtica, 815 STI perdida (S:36/9), 137 Subroutine (SBR), 133 instruccin de control, 133 Subtract (SUB), 83 instruccin matemtica, 83 Suspend (SUS), 135 instruccin de control, 135
S
Scale Data (SCL), 815 instruccin matemtica, 815 Seleccin de base de tiempo para tiempo de exploracin (S:33/13), 136 Seleccin de servicio de comunicaciones (canal 0) (S:33/5), 134 Seleccin de servicio de mensajes (canal 0) (S: 33/6), 134 Seleccin de servicio de mensajes (canal 1) (S:33/7), 135 Selectable Timed Disable (STD), 187 instruccin de interrupcin, 187 Selectable Timed Enable (STE), 187 instruccin de interrupcin, 187 Selectable Timed Interrupt Disable (STD), 136 instruccin de control, 136 Selectable Timed Interrupt Enable (STE), 136 instruccin de control, 136 Selectable Timed Interrupt Start (STS), 136 instruccin de control, 136 Selectable Timed Start (STS), 188 instruccin de interrupcin, 188 Sequencer Compare (SQC), 122 instruccin del secuenciador, 122 Sequencer Load (SQL), 127 instruccin del secuenciador, 127 Sequencer Output (SQO), 122 instruccin del secuenciador, 122 Serie de sistema operativo (S:58), 140 Serie del procesador (S:61), 140 Servicio de comunicaciones (SVC), 532 instruccin de comunicacin (5/02 solamente), 532 instruccin de comunicacin (5/03 solamente), 532 Sistemas de numeracin, A1 bases usadas, A1 mscara hexadecimal, A6 nmeros binarios, A2 nmeros hexadecimales, A5
T
Tamao de NVRAM (S:65), 140 Tamao del sistema operativo (S:66), 140 Temporary End (TND), 135 instruccin de control, 135 Temporizador de retardo a la conexin (TON), 43 instruccin de temporizador, 43 Temporizador de retardo a la desconexin (TOF), 44 instruccin de temporizador, 44 Temporizador retentivo (RTO), 45 instruccin de temporizador, 45 Temporizadores, 41 base de tiempo, 42 elementos de archivo de datos, 43 precisin del temporizador, 42 valor acumulado, 41 valor predefinido, 42 Tiempo de exploracin actual/ltimo (S:3L), 115 Tipo de programa (S:63), 140 TOD (convert from BCD), 88
U
Ultimo tiempo de exploracin de 1 ms (S:35), 137 Ultimo tiempo de exploracin DII (S:55), 139
V
Velocidad en baudios (S:15H), 128
X
XIC, Examine if Closed, 31 XIO, Examine if Open, 32 XOR, Exclusive Or, 96 I7
Allen-Bradley ha estado ayudando a sus clientes a mejorar la productividad y la calidad durante 90 aos. Diseamos, fabricamos y brindamos servicio a una amplia variedad de productos de control y automatizacin en todo el mundo. Estos productos incluyen procesadores lgicos, dispositivos de control de movimiento y potencia, interfaces de operador-mquina, detectores y programas. Allen-Bradley es una subsidiaria de Rockwell International, una de las principales empresas de tecnologa del mundo.
Con oficinas en las principales ciudades del mundo.

Alemania Arabia Saudita Argelia Argentina Australia Austria Bahrein Blgica Brasil Bulgaria Canad Chile Chipre Colombia Corea Costa Rica Croacia Dinamarca Ecuador Egipto El Salvador Emiratos Arabes Unidos Eslovenia Espaa Estados Unidos Finlandia Francia Grecia Guatemala Holanda Honduras Hong Kong Hungra India Indonesia Irlanda Islandia Israel Italia Jamaica Japn Jordania Katar Kuwait Las Filipinas Lbano Malasia Mxico Myanmar Noruega Nueva Zelanda Omn Pakistn Per Polonia Portugal Puerto Rico Reino Unido Repblica de Checoslovaquia Repblica de Eslovaquia Repblica de Sudfrica Repblica Popular China Rumania Rusia-CIS Singapur Suiza Taiwan Tahilandia Turqua Uruguay Venezuela Vietnam Yugoslavia Sede mundial: Allen-Bradley, 1201 South Second Street, Milwaukee, WI 53204 EE.UU. Tel: (1) 414 382-2000, Fax: (1) 414 382-4444 Sede Europa: Allen-Bradley, Robert-Bosch-Strae 5, 63303 Dreieich, Alemania. Tel: (49) 6103 379733, Fax: (49) 6103 379731 Sede Espaa: Allen-Bradley (Espaa) S.A., Avda Gran Va 8-10, 08902 LHospitalet de Llobregat, Barcelona. Tel: (34) 3 331 70 04, Fax: (34) 3 331 79 62 Oficinas de Ventas: Madrid: Sector Foresta, 40 - 1, 28760 Tres Cantos, Madrid. Tel: (34) 1 803 89 77, Fax: (34) 1 803 51 99 Valencia: Vives Liern. 3, 1B, 46007 Valencia. Tel: (34) 6 341 91 02, Fax: (34) 6 341 56 44 Bilbao: Villa de Plencia, 4 Antiguo Golf, 48930 Las Arenas-Getxo, Vizcaya. Tel: (34) 4 480 16 81, Fax: (34) 4 480 09 16 Nmero de catlogo 1747-NR001ES Serie AOctubre 1993 40063-176-05 (A)
Copyright 1994 Allen-Bradley Company, Inc.

AB Software de Programacion Avanzada

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

AB Software de Programacion Avanzada

Uploaded by

Copyright:

Available Formats

Software de Programacin Avanzada

(No. de catlogo. 1747-PA2S)

Informacin importante para el usuario

Descripcin general del conjunto de instrucciones

Instrucciones de temporizador y contador

Instrucciones de interrupcin y E/S

Instrucciones de transferencia y lgicas

Instrucciones de copia de archivo y llenado de archivo

Instrucciones de desplazamiento de bit, FIFO y LIFO

Instruccin proporcional integral derivada

Localizacin y correccin de fallos

Descripcin de la rutina de fallo Procesadores 5/02 y 5/03

Descripcin de la interrupcin de entrada discreta Procesador 5/03 solamente

Descripcin de interrupciones cronometradas seleccionables Procesadores 5/02 y

Descripcin de interrupciones de E/S Procesadores 5/02 y 5/03

Mensajes de error APS

Quin debe usar este manual

Propsito de este manual

Contenido de este manual

Descripcin general del conjunto de instrucciones Instrucciones de bits

Getting Started Guide for APS

Automation Group Publication Index

Allen-Bradley Industrial Automation Glossary

Tcnicas comunes usadas en este manual

Soporte local para productos

Ayuda referente a productos tcnicos

Descripcin general del archivo de estado

Captulo 1 El archivo de estado

El archivo de estado S: contiene las siguientes palabras:

Captulo 1 El archivo de estado

Convenciones usadas en las representaciones visuales

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Direccin S:1/0 a S:1/4

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

S:5/5 a S:5/7 S:5/8

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

0022 0023 0024 0025 0026 0027 0028

Captulo 1 El archivo de estado

NUMEROS DE RANURA (xx) EN HEXADECIMAL Ranura xx 00 01 02 03 04 05 06 07 Ranura xx 8 9 10 11 12 13 14 15 08 09 0A 0B 0C 0D 0E 0F Ranura xx 16 17 18 19 20 21 22 23 10 11 12 13 14 15 16 17 Ranura xx 24 25 26 27 28 29 30 * 18 19 1A 1B 1C 1D 1E 1F

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado

Direccin S:7 y S:8

Captulo 1 El archivo de estado

Direccin S:11 y S:12

Captulo 1 El archivo de estado

Direccin S:13 y S:14

Captulo 1 El archivo de estado

Captulo 1 El archivo de estado