UNIVERSIDADE FEDERAL DE SANTA CATARINA ´ INFORMATICA E ESTAT´ ISTICA

Daniel Pereira Volpato

´ GERENCIAMENTO EXPL´ ICITO DE MEMORIA AUXILIAR A PARTIR DE ARQUIVOS-OBJETO PARA ˆ ´ MELHORIA DA EFICIENCIA ENERGETICA DE SISTEMAS EMBARCADOS

Florian´polis o 2010

Daniel Pereira Volpato

´ GERENCIAMENTO EXPL´ ICITO DE MEMORIA AUXILIAR A PARTIR DE ARQUIVOS-OBJETO PARA ˆ ´ MELHORIA DA EFICIENCIA ENERGETICA DE SISTEMAS EMBARCADOS

Disserta¸ao submetida ao Programa c˜ de P´s-Gradua¸ao em Ciˆncia da Como c˜ e puta¸ao para a obten¸ao do Grau de c˜ c˜ Mestre em Ciˆncia da Computa¸ao. e c˜ Orientador: Jos´ Lu´ Almada G¨nte ıs u zel, Dr.

Florian´polis o 2010

142 p. orientador.: il. Programa de PósGraduação em Ciência da Computação. III. II. Inclui referências . . Programa de Pós-Graduação em Ciência da Computação. 1. Luiz Claudio Villar dos.. 4.Florianópolis. Universidade Federal de Santa Catarina. Título. tabs. Sistemas de memória de computadores. Arquitetura de computador. Dissertação (mestrado) . Gerenciamento de memória (Computação).Catalogação na fonte pela Biblioteca Universitária da Universidade Federal de Santa Catarina V931g Volpato. Luís Almada Güntzel. grafs.Universidade Federal de Santa Catarina. Daniel Pereira Gerenciamento explícito de memória auxiliar a partir de arquivos-objeto para melhoria da eficiência energética de sistemas embarcados [dissertação] / Daniel Pereira Volpato . SC.. 2. Ciência da computação. 3. Centro Tecnológico. 2010. I. Santos. CDU 681 .

.

.

.

.

` A minha fam´ ılia. pelo que sou. .

.

pelo o ` custeio parcial da execu¸˜o deste trabalho. tamb´m aos meus e irm˜os (Rafael. Jos´ Lu´ Almada G¨ntzel. pela cooria enta¸˜o deste trabalho. Ao Professor Dr. pela educa¸˜o. processo no 136630/2008-1. e ılio aos colegas e amigos Alexandre K. moral e religiosa. Por toda a beleza. na qual ca podemos enxergar toques de Sua m˜o e a certeza de sua presen¸a. a ca Aos membros da banca. Let´ a ıcia. ca e pelo aux´ ılio-moradia para miss˜o de estudo na UNICAMP. I. ılio ca Ao INE pela infraestrutura concedida. ca ca Ao Professor Dr. e pela valiosa ca c a colabora¸˜o em minha forma¸˜o profissional bem como pessoal. c com os quais colaborei mais diretamente. a c Aos meus pais. e a todos aqueles que acompanharam o desenrolar deste trabalho. a A minha noiva. H´rica. e por tornarem a vivˆncia na universidade ca e muito mais agrad´vel. forma¸˜o e ca ca humana. pelas sugest˜es. por aceitarem o convite para avaliar este trabalho e pelas contribui¸˜es para sua melhoria. pela orienta¸˜o e ıs u ca e amizade ao longo deste mestrado. a a principalmente quando n˜o lhes dediquei o tempo devido. e ao CNPq. co pela aten¸˜o e esfor¸o empregados na revis˜o deste texto. Juntamente com eles. ora¸˜o. Daiane. de Mendon¸a e Rafael Westphal. por bolsa de quota social. no ˆmbito do Programa de Fomento ` P´s-Gradua¸˜o a a o ca (PROF). Sayonara. Aos amigos Luiz. pelo amor que me dedica e dedicou. pela ca a amizade. Professor Dr. pelo aux´ e colabora¸˜o. torcida. no 0326054. A CAPES. cr´ ca o ıticas e reflex˜es que tanto o contribu´ ıram para a melhoria da qualidade deste trabalho. co Aos parceiros de grupo de pesquisa do LAPS e NIME. harmonia e ordem de Sua cria¸˜o que nos rodeia. no ˆmbito do Programa a Nacional de Microeletrˆnica (PNM). Volnei e Maria Jos´. Fernando Gehm Moraes e Professor Dr. Cesar Albenes Zeferino. Mateus e Roberta) e a Iara pelo apoio e compreens˜o. Tame b´m pela paciˆncia e compreens˜o nas diversas etapas deste mestrado. no ˆmbito do ca a Programa Nacional de Coopera¸˜o Acadˆmica (PROCAD). e pela amizade j´ desde os tempos em que cursava a gradua¸˜o. ` A CAPES. Em particular.AGRADECIMENTOS A Deus. pelas importantes contribui¸˜es. Aos Professores. Luiz Cl´udio Villar dos Santos. pela vida e por amar-me de modo incondicional. T´cnicos e Funcion´rios do Departamento de e a Inform´tica e Estat´ a ıstica (INE) da UFSC. e e a especialmente em sua reta final. Aos amigos do Grupo de Ora¸˜o Universit´rio (GOU). a . pela convivˆncia e aux´ para o desenvolvimento deste trabalho.

.

´ E uma doen¸a natural no homem acreditar c que possui a verdade. Blaise Pascal .

.

estes resultados estimulam o uso de m´todos NOB. Este trabalho a ca mostra evidˆncia experimental de que. mesmo para e arquiteturas baseadas em cache contendo SPMs pequenas. por conta da aloca¸˜o em SPM. a economia de energia reportada por todas as t´cnicas.RESUMO Mem´rias de rascunho (Scratchpad Memories — SPM) tornaram-se o populares em sistemas embarcados por conta de sua eficiˆncia energ´tica. Gerencio amento non-overlay. Subsistema de mem´ria. frequentemente exigem hardware dedicado e `s a vezes impossibilitam a aloca¸˜o de dados. quando operam diretamente em bin´rios. Embora t´cnicas overlay-based u ca a e (OVB) operando em n´ de c´digo-fonte possam beneficiar-se de m´ltiıvel o u plos hot spots para uma maior economia de energia. e estas dever˜o ser otimizadas antes da aloca¸˜o para SPM. Scrato chpad memory. exceto a a em algumas poucas aplica¸˜es que combinam elementos frequentemente co acessados e taxas de faltas relativamente altas. e ´ t˜o boa ou melhor do que a economia e e a reportada para abordagens OVB que operam sobre bin´rios. Mem´ria de rascunho. ca Por outro lado. e at´ o momento. as abordagens OVB conduzem a a uma menor economia. para a constru¸˜o de alocadores capazes de considerar elementos ca de bibliotecas e que n˜o dependam de hardware especializado. Palavras-chave: Sistemas embarcados. e e A literatura sobre SPMs parece indicar que a altera¸˜o dinˆmica de seu ca a conte´do suplanta a aloca¸˜o est´tica.CT ] para 85% dos programas avaliados. ´ prefer´ e ıvel utilizar-se a granularidade de procedimentos ` de blocos b´sicos. o tamanho ´timo de SPM reside em e o [CT /2. a Como esta economia (ao contr´rio dos trabalhos correlatos) foi medida a ap´s o ajuste-fino das caches — quando existe menos espa¸o para o c otimiza¸˜o —. . Finalmente. elas n˜o conseguem a explorar elementos de programa oriundos de bibliotecas. quando m´todos non-overlaye e based (NOB) s˜o utilizados para manipula¸˜o de arquivos bin´rios. dada uma capacidade CT de uma e cache pr´-ajustada equivalente. mais ca e simples. mostram-se evidˆncias contra-intuitivas de que. varia o ca entre 15% a 33%. em sistemas que possuem caches. Gerenciamento overlay. a Este trabalho tamb´m mostra que. e m´dia. Entretanto. ignora o fato de que. a a ca a economia de energia em mem´ria.

.

the optimal SPM size lies in [CT /2. even for cache-based architectures containing small SPMs. it shows counter-intuitive evidence that.ABSTRACT Scratchpad memories (SPMs) became popular in embedded systems as energy efficiency boosters. in cachebased systems. .CT ] for 85% of the programs under evaluation. Although overlay-based (OVB) techniques operating at source-level code might benefit from multiple hot spots for higher energy savings. the memory energy savings due to SPM allocation (from 15% to 33% on average) are as good as or better than the ones reported for OVB approaches that are also able to operate on binaries. Non-overlay management. Overlay management. they cannot exploit libraries. when non-overlay based (NOB) methods are used to directly handle binaries. Memory subsystem. procedures should be preferred for allocation instead of basic blocks. This work shows experimental evidence that. all saving reports published so far ignore the fact that. Keywords: Embedded systems. given the capacity CT of the equivalent pretuned cache. Besides. they encourage the use of simpler NOB methods to build library-aware SPM allocators that cannot depend on dedicated hardware. except for a few applications combining frequently accessed elements and relatively high miss rates. often require dedicated hardware. The literature on SPMs seems to indicate that the use of dynamic overlaying supersedes static allocation. caches are likely to be optimized prior to SPM allocation. OVB approaches lead to smaller savings. and sometimes prevent data allocation. Finally. Scratchpad memory. When directly operating on binaries. Since the savings obtained in the present work (as opposed to related works) were measured after cache tuning — when there is less room for optimization. This work also shows that.

.

. . . . . . 113 . . . . . . . . . . 35 Figura 2 Exemplo de mem´ria cache com mapeamento direto . . 2008) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 Figura 8 Casos que podem ocorrer no mapeamento de blocos b´sicos para SPM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 Figura 7 Fluxo de trabalho da t´cnica estendida de aloca¸˜o em e ca SPM . . . . . . . . . . . . . . . . . . . . . . 110 Figura 13 Capacidades de SPM que propiciam maior economia de energia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106 Figura 11 Sensibilidade da economia de energia ao dimensionamento da SPM (usando abordagem PRA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . utilizando BBA e PRA. . . . o HENNESSY. . . . 108 Figura 12 Maior economia de energia. . 2008) . . . 48 Figura 6 Mapa de mem´ria da arquitetura MIPS (PATTERSON. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92 co Figura 10 Economia m´dia de energia e taxa m´dia de ocupa¸˜o e e ca por capacidade de SPM . . . . . . . . . . . . . .. . . . . . . .LISTA DE FIGURAS Figura 1 Distribui¸˜o de energia em um processador embarcado ca (DALLY et al. . . . . . . . . . . . . . . . . . . . . . . . . . . para SPMs grandes (CSPM ∼ CT ) . . . . . . . . . . . . . . . 39 o Figura 4 Arquiteturas-alvo poss´ ıveis para o subsistema de mem´ria 41 o Figura 5 Fluxo de trabalho gen´rico para t´cnicas de aloca¸˜o em e e ca SPM . . . . . . . . . . . . . . . . . . . . . . . . . . . 111 Figura 14 Correla¸˜o entre economia de energia e taxa de faltas ca global dos elementos candidatos. . . . . . . . . para cada programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 a Figura 9 Impacto do ajuste-fino na economia de energia das caches de instru¸˜es e dados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 o Figura 3 Exemplo de mem´ria de rascunho (SPM) . . . . . .

.

. . . . . . . . . . . . . . . 99 o Tabela 7 Capacidade da SPM utilizada para cada configura¸˜o e ca programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104 Tabela 10 Ocupa¸˜o da SPM. . . . . . . . . . . . . . . e ca a arquivo de entrada e arquitetura-alvo . . . . . . . . . . . . . fase. . . . . . . . . . . . . . . . . . . 62 Tabela 2 T´cnicas de aloca¸˜o em SPM quanto aos elementos de e ca programa considerados . . . . . 105 ca Tabela 11 Correla¸˜o entre economia de energia total e de sistema 141 ca . . . . 102 Tabela 9 Energia normalizada para a configura¸˜o de cache pr´ca e ajustada . . . . . . . . . . . . . . . . 97 ca Tabela 6 Percentual de acessos acomod´veis em diferentes capacia dades de uma mem´ria qualquer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 Tabela 3 Espa¸o de projeto considerado para ajuste-fino das mec m´rias cache . . . . . . . . . . . . . . . . . 100 Tabela 8 Propriedades extra´ ıdas para caracteriza¸˜o dos prograca mas-alvo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 o Tabela 4 Resultado do ajuste-fino das mem´rias cache. . . . . . . . . . . . . . . . . . . .LISTA DE TABELAS Tabela 1 T´cnicas de aloca¸˜o em SPM quanto ` abordagem. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 o Tabela 5 Descri¸˜o dos programas de benchmark utilizados . . .

.

. . . . . . . . .LISTA DE ALGORITMOS 1 2 SPCE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 CONTA CONFLITOS . . . . . . . . . . . . 135 . . . . . . . . . . . . . .

.

LISTA DE ABREVIATURAS E SIGLAS BB BBA CAM CBA CT Bloco b´sico a Basic-block allocation (aloca¸˜o de blocos b´sicos) ca a Content-addressable memory (mem´ria endere¸ada por o c conte´do) u Cache-based architectures (arquiteturas baseadas em caches) Compilation time (Tempo de compila¸˜o) ca D-cache Cache de dados DRAM EDA EVA FCA I-cache ILP IP KB MB MMU MP NOB OVB PC PR Dynamic Random Access Memory Eletronic Design Automation (automa¸˜o de projeto ca eletrˆnico) o Memory architecture under evaluation (arquitetura de mem´ria sob avalia¸˜o) o ca Fully-cached architectures (arquiteturas somente com caches) Cache de instru¸˜es co Integer Linear Programming (programa¸˜o linear inteira) ca Intellectual Property Kilo-bytes Mega-bytes Memory Management Unit (unidade de gerenciamento de mem´ria) o Mem´ria principal o non-overlay-based overlay-based Pos-compilation time (Tempo de p´s-compila¸˜o) o ca Procedimento .

PRA RAM REF SoC SPM SRAM Procedure Allocation (aloca¸˜o de procedimentos) ca Random Access Memory Reference memory architecture (arquitetura de mem´ria de o referˆncia) e System-on-Chip (sistema integrado) Scratchpad Memory (mem´ria de rascunho) o Static Random Access Memory T-cache Cache unificada equivalente TCM UNA WCET Tightly Coupled Memory (mem´ria fortemente acoplada) o Uncached architectures (arquiteturas sem cache) Worst-Case Execution Time (tempo de execu¸˜o do pior ca caso) .

o Padr˜o de acessos ` mem´ria (trace). Energia consumida por um acesso ao elemento candidato Di . e o o Capacidade de mem´ria M (expressa em bytes).LISTA DE S´ IMBOLOS M EM λM CM T αi Di σi ai mi Ei pi εi wi σextra W P X xi Uma mem´ria gen´rica. u Taxa de faltas (miss rate) do elemento candidato Di . proc ou data). εiMP Overhead de energia no espa¸o de endere¸amento da MP quando c c aloca-se o candidato Di em SPM. ca a εiSPM ri . Lucro de energia quando aloca-se o candidato Di em SPM. ´ a o Latˆncia da mem´ria M (expressa em ciclos de rel´gio). c a Tamanho total (bytes) das instru¸˜es extras necess´rias quando co a aloca-se o candidato Di em SPM. Matriz de caracteriza¸˜o de espa¸o dos elementos candidatos. Tamanho (bytes) do elemento candidato Di . Espa¸o necess´rio quando aloca-se o candidato Di em SPM. Taxa de invoca¸˜o do bloco b´sico Di . ca c Matriz de caracteriza¸˜o de lucro dos elementos candidatos. Overhead de energia no espa¸o de endere¸amento da SPM c c quando aloca-se o candidato Di em SPM. Overhead de energia quando aloca-se o candidato Di em SPM. N´mero de acessos a um elemento candidato Di . ca Matriz de mapeamento de elementos em SPM. a a o i-´simo endere¸o de acesso ` mem´ria. e c a o Elemento de programa candidato. τ(Di ) Fun¸˜o que mapeia um elemento candidato Di para seu tipo ca (BB. o e Energia consumida em um unico acesso ` mem´ria M. Denota se um candidato Di est´ ou n˜o mapeado para aloca¸˜o a a ca em SPM.

i. ignoram-se os pr´ximos θ . Energia consumida pelo subsistema de mem´ria. c o o mI mD LS mT VDD ¯ m ¯ a σ H |H| h EN EEVA EREF EMem ETotal k Taxa de faltas locais da I-cache. M´dia do n´mero de acessos dos candidatos. a (ι/θ ) Taxa de amostragem do m´todo de ajuste-fino: processa-se ι e endere¸os de mem´ria. a u Conjunto dos elementos candidatos classificados como hot spots. Percentagem do n´mero de instru¸˜es de carga (load ) e escrita u co (store).Ni Si N´mero de invoca¸˜es devidas `s itera¸˜es do la¸o do bloco u co a co c b´sico Di . e u Desvio-padr˜o do n´mero de acessos dos candidatos. o Energia consumida por todo o sistema. ca Energia consumida pelo subsistema de mem´ria da arquitetura o de referˆncia (REF). . n´mero de elementos candidatos u classificados como hot spots.e. Fator de proporcionalidade entre EMem e ETotal . Taxa de faltas locais da D-cache. Cardinalidade de H. Tens˜o de alimenta¸˜o (volts). e Energia consumida pelo subsistema de mem´ria. a ca Taxa de faltas global dos candidatos. e Energia consumida pelo subsistema de mem´ria da arquitetura o sob avalia¸˜o (EVA). normalizada o para a arquitetura de referˆncia (REF). a N´mero de invoca¸˜es do bloco b´sico Di a partir de outro u co a bloco b´sico. Frequˆncia de ocorrˆncia dos elementos candidatos classificados e e como hot spots. Taxa de faltas combinada da I-cache e D-cache.

. . . .. . . . . . . . .. . . 1. . . . . . . . . . . .. . . . . . . . . . . . . . . ... . .. . . .. . ... . . . . 1.. .. . . . .. . . . . . . . ˜ ´ 4 EXTENSAO DE UMA TECNICA NOB PARA IN˜ DE BLOCOS BASICOS NO ESPACO DE ´ CLUSAO ¸ ˜ .. .... . . ... . . . .. . 2. . . . . . . . . .4 PRINCIPAIS CONTRIBUICOES .. .. .. . . .. 2. . . . . . . . . . . . . . . . . . . . . .. . . . . . .. . . . . . . .. .. . .. .. .. . . . . ¸˜ ˜ DESTA DISSERTACAO . . . .. .. .. ... .4 CONSIDERACOES SOBRE AS ABORDAGENS DE ALO¸˜ ˜ EM SPM .. . . . ... .. .. . . . . . . .. . . . . .. . . . 1 INTRODUCAO . ... . . . . .. . . . . . . . . . .... . . . .´ SUMARIO Lista de Abreviaturas e Siglas ..... . . . .. . .. . . . .. .2. . . . . .. . . . . . . . . . . . . .2 CARACTERISTICAS DAS TECNICAS DE ALOCACAO . . . . . . . . . .. . o Arquiteturas somente com caches (FCAs) .. . . . . . . . . . . . . . . . .. . . . . . . . . . . . . .. . Arquiteturas sem cache (UNAs) . . . . . . .. . . . . . . ´ 2 ALOCACAO ¸ ˜ 2. . . .. . .2. . . . . . . .. . . . .. . . . .. . . .1 Tipo dos elementos . . . . . . . . .. . . . . .. . . . . . . . . .. . . .2 Origem dos elementos . . . . . . . . . . . . . . . . . . ... .. .2. . . . . . . .. . . . . . .. . .2. . .. . . .2 Arquiteturas para o subsistema de mem´ria .. . . . . .. . . . . . . . . . . . . . . .. . .. .3 O ESTADO-DA-ARTE EM ALOCACAO A PARTIR DE ´ ARQUIVOS BINARIOS . . .. . . . o 2.. . . . .1. . . . . . . . . . .. . . . .1 Granularidade de c´digo . . .. .1 Elementos de programa . .. . . . . . . . . . . .. .. . . . . . . . . . . . . . .5 ORGANIZACAO ¸ ¸˜ ˜ EM MEMORIAS DE RASCUNHO . . . . . . . .. . .. .. . OTIMIZACAO ¸ 31 31 33 35 36 36 38 40 40 40 40 41 41 44 45 47 47 50 51 51 52 53 53 56 57 58 61 61 67 71 75 . . . . . . . ... .1. . . . . .2.. ¸˜ 2. . . . . . . . . . .. . . . . . . . . . . . .. . . .. .. . . . .. .. o Mem´ria de rascunho (SPM) ... . . . . . . .. . . . . . . . .. . . ¸˜ ´ ´ 2. . . . . . . . . . . . . . . . .1 VISAO GERAL DO PROCESSO DE ALOCACAO .2 Granularidade de dados . ..2. . ´ 1. . . . ..2. . . . .. ... . . . . . . . . . . . 1. . . .. . . . o 1. ¸˜ 1. . . o Mem´ria Principal (MP) . . .. . . . . . . . . . . . . . ... . . .3 Fase de aloca¸˜o . . . . . . .. ..3 ESCOPO DESTE TRABALHO . .. ¸˜ 2. . ca 2. .. . .. . . . . . . . . . . .2 Granularidade dos elementos . CACAO ¸ 3 O PROBLEMA-ALVO . . ... . .. . . . . . . . .. .. .. .2. . . . . . . . . . .. . . ca . . . .. ... .. . . .2. . . .. . . . . .. .. . . . . . . . . . . . . . . . . . . . . . 1. . . . . .. . . .2. .. ... . .. .... . . . . 2. . . .2. . .. . Arquiteturas baseadas em cache (CBAs) .. . 2. . . .2 O SUBSISTEMA DE MEMORIA . . . . . . . .... . . . . . . .4 Abordagem de aloca¸˜o . .. . . ... . . . . . . . . . . . o Mem´ria cache . . . . Lista de S´ ımbolos . . . ..1 SISTEMAS EMBARCADOS . . . . . . . . . . . . . . . . . .1 Principais componentes do subsistema de mem´ria .. . .. . 2. 2.2.

. . .3 IMPLEMENTACAO DO METODO SPCE . . . . . . . . . . . . . . . . . . . . . 112 6.5 IMPACTO DO AJUSTE-FINO NA ECONOMIA DE ENERGIA . . . .1 FLUXO DE TRABALHO . . . .2 Espa¸o necess´rio para alocar um bloco b´sico . . . . . . . . . . .4 CARACTERIZACAO DE LUCRO E ESPACO . . . .6 PATCHING DE BINARIOS . . . . . . . . .2 IMPORTANCIA DO AJUSTE-FINO . . . . . . . . . . . 76 4. 93 6 VALIDACAO EXPERIMENTAL E RESULTADOS . . . . . . . . . . . . .4.4. . . . . . . . . . . . . . . . . . . . . . . . . 82 ´ 4. . . . 80 ¸˜ ¸ 4. . . . . . . . 81 a 4. . . 82 c a a 4. . . . . . . . . . . . . . . . . . .4. . . . . . . . . . . . . . . . . . 114 ca ˜ 7 CONCLUSOES E PERSPECTIVAS . . . . . . . . . . . . . . . . . . . . . . . 103 6. . . . . . . . . . . . . . . . . 80 4. . . . . . .4 ANALISE DOS RESULTADOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4. . . . . . . . . . . . . . .2 CARACTERIZACAO DOS ELEMENTOS . . . . . . . . . . . . . 90 ´ 5. 86 ´ 5. . . . . . . . . .2 GERACAO ¸ 6. . . . . . . . . . . . . . 112 ca o 6. . . . . . . . . . . . . . . . . 76 ¸˜ 4. . . . . . 117 ˆ 7. . 118 . . . . . . . . . . . . . . . . . . . . . . .2 O METODO SPCE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 ˜ DE SA´ 4. . . . . . . . .4. . . . . . . . . . . . . . . . . . .1 Sensibilidade da economia ao dimensionamento da SPM . . . . . . . 88 ´ 5. . .4 Capacidade ´tima da SPM . 117 ˆ 7. . . . . . . . . . . . . . . . . . . . . . . 98 ¸˜ ´ 6. . . . . . . . . 109 6.6 CALCULO DA CACHE UNIFICADA EQUIVALENTE . . . . .4. . . . .3 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica ca e e para um determinado programa . . . . . .4. . . .4. . . . . . . . . . . . . 95 ¸˜ 6.4. . . . . .7 GERACAO ¸ IDA . . . . . . . . . . . 103 6. . 88 ¸˜ ˜ DAS CACHES PRE-AJUSTADAS . . 117 ˆ ´ 7.3 CARACTERIZACAO DOS PROGRAMAS-ALVO . . . . . 96 6. . . . . . . . . . . .6 Ocupa¸˜o das SPMs ´timas . . . . . . . . . 107 6. . . . . . . .7 Determina¸˜o de um escopo para utiliza¸˜o de BBA112 ca ca 6. . . . . 90 ´ 5. . . 84 5 AJUSTE-FINO DE CACHES PARA AVALIACAO DA ¸˜ ˜ EM SPMS . . . . . .2 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica ca e e para uma determinada capacidade de SPM . . . . . . . . . . . . . . .3 PROFILING DO PROGRAMA . . 109 o 6. . .5 Correla¸˜o entre economia de energia e taxa de falca tas para SPMs grandes . . . . . . . . .4 DETERMINACAO ¸ 5. . . . . . . .4. . . . . . . . . . . . . . .3 IMPORTANCIA DA CORRELACAO ENTRE TAMANHO ¸˜ ´ DA CACHE PRE-AJUSTADA EQUIVALENTE E TAMANHO DA SPM . . . . . . . . . . . . . . .1 AS TECNICAS DE AJUSTE-FINO DE CACHES . . 85 ALOCACAO ¸ ´ 5. . . . . . . 95 ¸˜ ˜ DOS EXPERIMENTOS . . . . . . . . . . . . . . . . . . .1 CONFIGURACAO EXPERIMENTAL . . . . . . . . . . . .5 MAPEAMENTO EM SPM . . . . . . .1 Lucro de energia de um bloco b´sico . . . . . .8 Compara¸˜o com trabalhos correlatos . . . . . . . . . . . . . .1 EVIDENCIA EXPERIMENTAL SOLIDA . . . . . .4. . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1 Impacto do dimensionamento . . . . . . . . . .4. . . . . . . .2 Diretrizes para dimensionamento . .7. . . . . . . . . . . . . . 120 ca 7. . . . . . . . . . . .1 Aloca¸˜o de procedimentos (PRA) . . . .O m´todo SPCE . . . . . 119 7. . . . . . .6 REAVALIACAO EXPERIMENTAL DAS TECNICAS NOB ¸˜ ´ A PARTIR DE ARQUIVOS BINARIOS . . . . . . . . . . . . . . . . . . . . . . . . . .5. . . . . . .5 POL´ ITICA DE ALOCACAO (GRANULARIDADE DE CO¸˜ DIGO) . . . . . . . .4. . . .4 DIMENSIONAMENTO DA SPM . . . . 118 7. . . . . . . . . . . . . 120 7. . . . . . . . . . . . 121 7. . . . . . . . . . . 141 . . . . .7 PERSPECTIVAS . . . . . . . . . . . . . . . . . .Correla¸˜o entre economia de energia ca total e de sistema . . . . . . 120 ca a ´ 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118 7. . . . . . .2 Aloca¸˜o de blocos b´sicos (BBA) . . . . . . . . . . . 133 e ˆ APENDICE B -. . . .5. .3 SPMs grandes e as taxas de faltas . . 123 e a ˆ APENDICE A -. . . . . . . . . . . . . . . . . . . . . . . . . 120 ´ 7. . . . . . . . . . . . . . . . . . . . . . .4. . . . . . . . . 122 Referˆncias Bibliogr´ficas . . . . . . . . . . . . . . . . . . . . . . . . . . . .

.

etc. . conversores de TV digital. os computadores. incorporando “computadores port´teis” a a com um poder de processamento muito superior aos mainframes de outrora. Paralelamente. a A miniaturiza¸˜o e a queda no pre¸o dos sistemas embarcados ca c permitiu que eles se disseminassem por todas as ´reas da vida humana. equipamentos m´dicos. pois ca ca o tratam-se de sua principal fonte de alimenta¸˜o. telecomunica¸˜es. aumentam os requisitos de portabilidade: redu¸˜o de tamanho e peso. ca a passaram por sua pr´pria revolu¸˜o. aeronaves (no computador de bordo. a Como exemplos de produtos contendo sistemas embarcados. ca Estes “sistemas de processamento de informa¸˜o que est˜o incorca a porados em um produto maior e que normalmente n˜o est˜o diretamente a a vis´ ıveis ao usu´rio” s˜o chamados de sistemas embarcados e colaa a boram com esta nova tendˆncia. sistema anti-colis˜o.1 SISTEMAS EMBARCADOS Em pouco mais de duas d´cadas. cˆmeras digitais. pode-se citar: telefones celulares. e baterias com dura¸˜o satisfat´ria. tocadores de MP3. transformaram-se em compactos computadores pessoais. de ajuste ao combust´ ıvel nos carros bicombust´ ıveis. GPS. 2006): computa¸˜o acontecendo em todo o lugar (comca puta¸˜o ub´ ca ıqua). do ar-condicionado. por´m invis´ e ıvel. por conta do processo de miniaturiza¸˜o de seus ca circuitos integrados. ca co etc. Estes dispositivos seguem evoluindo rapidamente. e tamb´m em e e produtos militares. que causaram e uma verdadeira revolu¸˜o no modo de vida da sociedade contemporˆnea. cada vez com maior capacidade de processamento. do motor. no sistema para pousos e decolagens a guiadas. De um lado. a eletrˆnica de consumo evoluiu para muito al´m o e das calculadoras program´veis. De outro. o ca Inicialmente na forma de enormes mainframes. de rob´tica e de muitas outras ´reas.31 1 INTRODUCAO ¸˜ 1. embora mantendo sua caracter´ ıstica de corresponderem a um dom´ espec´ ınio ıfico de aplica¸˜o — e.g. carros (no sistema de controle de freio ABS.). fornos de a microondas.). chamada de “disappearing computer ” e (MARWEDEL. casas inteligentes. o a De acordo com Marwedel (2006) e Verma e Marwedel (2007). etc. cresce a demanda por uma maior capacidade de processamento e de armazenamento. sendo realizada em dispositivos com aparˆncia que foge do tradicional “gabinete e monitor” e cuja presen¸a e c n˜o se consegue identificar. entretenimento.

Esta caracter´ a u ıstica tamb´m est´ relacie a onada com confiabilidade e com eficiˆncia. finalmente. a ˆ Interface de usu´rio dedicada. caso sejam confidenciais. contribuindo tamb´m para redu¸˜o do consumo de ca e ca energia. Sistemas embarcados n˜o a utilizam a interface convencional dos computadores pessoais. pois muitos s˜o alimentados por e a baterias. como teclados e mouses. disponibilidade a ca (sistema sempre operando). e seguran¸a dos dados a c (security). realizando suas tarefas sempre com o m´ ca ınimo de recursos e utilizando frequˆncias de rel´gio e tens˜es de alimene o o ta¸˜o baixas.g. o o de execu¸˜o. seguran¸a no funcionamento (safety). c n˜o causando nenhum mal caso falhe.32 pode-se classificar um sistema como embarcado quando este for dotado da maioria das caracter´ ısticas que seguem: ˆ Dedicados a uma certa aplica¸˜o. Frequentemente. e. A maioria dos sistemas ca embarcados realiza um conjunto pr´-determinado e dedicado de e fun¸oes. que permitem controlar o ambiente. por se tratar de um quesito muito desejado pelos consumidores de dispositivos port´teis. conectados ao mundo f´ ısico por meio de sensores que coletam informa¸˜es `s quais o sistema reage. no controle de airbag de um autom´vel a o ou mesmo em usinas nucleares). f´cil a e r´pida manuten¸˜o no caso de eventuais falhas. sistemas embarcados s˜o a reativos. de custo. inclusive por meio co a de atuadores.g. o a ˆ Restri¸˜es de tempo real. de tamanho de c´digo. em transmiss˜es de ´udio ou v´ o a ıdeo) ou danos ao usu´rio (e. Alguns sistemas s˜o de alto-risco e necessitam a ser confi´veis (dependables) quanto a falhas. mas interfaces diferenciadas como telas sens´ ıveis ao toque. ˆ Sistemas reativos. bot˜es de press˜o. que diminuem quando e se permite a execu¸˜o de outros softwares. ˆ Eficiˆncia. pois possuem mem´ria limitada. Por exemplo. o controlador de ABS de um carro nunca c˜ tocar´ um CD de m´sica. A eficiˆncia de um sistema embarcado deve acontecer e e em v´rios n´ a ıveis: energ´tica. . de peso. A confiabilidade a abrange aspectos como: baix´ ıssima taxa de falhas (reliability). a para terem competitividade no mercado. Sistemas de tempo-real s˜o aqueles co a em que a n˜o-realiza¸˜o de uma computa¸˜o em tempo h´bil causa a ca ca a ou perda de qualidade (e. etc. ca ˆ Confiabilidade.

sendo consideradas mais importantes por impactarem diretamente na experiˆncia do usu´e a rio (VERMA. co Durante muito tempo. mas s˜o elevadas a a a a restri¸˜es de projeto (e. m´xima potˆncia ou m´ximo tempo de co a e a execu¸˜o). que neste caso devem ser satisfeitas. WANG. Em sistemas o embarcados podem coexistir espa¸os de endere¸amento disjuntos (dec c terminada faixa de endere¸os corresponde a uma mem´ria X e outra c o faixa a uma mem´ria Y ).2 O SUBSISTEMA DE MEMORIA Por subsistema de mem´ria entende-se o conjunto dos diversos o componentes de mem´ria de um sistema embarcado. 2007). a velocidade dos processadores tem aumentado mais rapidamente do que a velocidade de acesso `s mem´rias. conforme ser´ demonstrado na a pr´xima se¸˜o. S˜o elas: desempenho. picos a ´ . essas caracter´ ısticas n˜o s˜o meros objetivos. com dois ou trˆs o o e n´ ıveis. o fator de crescimento o da velocidade dos processadores j´ atingiu. que podem ser otimizados. que corresponde a uma significativa a o parcela destes sistemas e abrange produtos como celulares. tocadores de v´ ıdeo e ´udio e consoles de videogame. por se tratar do elemento de maior influˆncia e sobre estas caracter´ ısticas. eficiˆncia a e energ´tica e previsibilidade (responsividade em tempo real).33 ˆ Sistemas h´ ıbridos. 2006) (JACOB. Nos sistemas de prop´sito geral. nos ultimos 30 anos. o Mais especificamente no dom´ ınio de sistemas embarcados voltados ` eletrˆnica de consumo. NG. Muitos sistemas embarcados misturam componentes anal´gicos e digitais. e Em muitos projetos de sistemas embarcados. resultando em uma diferen¸a significativa de a o c desempenho. MARWEDEL. arquitetura e projeto do subsistema de e ca mem´rias (WEHMEYER. 2007). No entanto. Desde o surgimento dos circuitos integrados. o 2007) (VERMA. MARWEDEL. tais otimiza¸˜es concentraram-se no proco cessador destes sistemas. os ca projetistas de sistemas embarcados (em particular de sistemas voltados ao consumidor) necessitam otimizar os componentes de hardware e software para garantir que estes objetivos ou restri¸˜es sejam satisfeitos. o ca ´ 1. Por conseguinte. onde cada um destes espa¸os est´ associado o c a ou a uma mem´ria ou a uma hierarquia de mem´rias. MARWEDEL. hoje em dia ´ amplamente e reconhecido que a parte mais importante no projeto de um sistema embarcado ´ a organiza¸˜o. algumas das caracter´ a ısticas comentadas anteriormente destacam-se das demais.g.

Na o pr´tica. Isso acontece porque. Estas hieraro quias s˜o elaboradas utilizando mem´rias menores e mais r´pidas que a o a a mem´ria principal e. devido ao distinto funcionamento e projeto das mem´rias para cada sistema. ca Desse hiato entre a velocidade dos processadores e das mem´rias o decorre que o processador necessita esperar por muitos ciclos — possivelmente at´ centenas deles — para que a mem´ria lhe forne¸a os e o c dados desejados. a De acordo com Verma e Marwedel (2007). enquanto o de um lado h´ a diminui¸˜o do tempo de acesso por MB. est˜o a o a a se tornando mais densas e com mais capacidade. que deveriam ficar menores e mais r´pidas. NG. apesar da evolu¸˜o tecnol´gica ca o ter levado a transistores cada vez menores — o que deveria proporcionar acessos mais r´pidos —. 2007). h´ uma necessidade constante por mais a a capacidade de mem´ria nos sistemas embarcados. quesito de suma importˆncia em sistemas embarcados alimentados por bateria. sabe-se que este comportamento pode ser o estendido tamb´m para sistemas embarcados: o desempenho de um e sistema ´ dominado e limitado pelas lentas mem´rias (JACOB. onde cada n´ armazena temporariamente elementos o ıvel previamente acessados no n´ superior. a solu¸˜o encontrada pelos projetistas de sistemas embarcados tem ca sido compor hierarquias de mem´rias de modo a atenuar a diferen¸a o c de velocidade entre o processador e a mem´ria principal. as mem´rias. acessos mais ıvel custosos em termos de tempo de acesso e energia aos n´ ıveis superiores. mas no subsistema de mem´rias. E a c e dentro do subsistema. Analisando o gasto energ´tico relacionado apenas com um e processador embarcado. o gargalo do desempenho de um sistema n˜o a se encontra no processador. Ou seja. e o WANG. evitando assim. de maior eficiˆncia energ´tica do que o e e estas. Segars (2001) relata que o ARM920T dissipa . observa-se impacto significativo das caches neste consumo. devido ao pre¸o extremamente a o c alto. o Como uma mem´ria principal unica. o subsistema de mem´ria ´ o e respons´vel por 50 a 70% do or¸amento total de potˆncia do sistema. o Embora em sistemas de prop´sito geral a diferen¸a de velocidade o c entre processador e mem´ria tenha sido mais acentuada do que em o sistemas embarcados. r´pida e grande o suficiente ´ o ´ a e invi´vel na atual tecnologia de mem´rias. o uso de hierarquias n˜o se mostrou suficientemente a eficiente para atacar um outro problema: o consumo de energia. Assim. No entanto. Tais hierarquias s˜o posicionadas entre o processador e a mea m´ria principal.5 vezes superior ao das mem´rias (MACHANIK.34 de 2 a 2. de outro. 2002). por isso. o a ca aumento da capacidade das mem´ria eleva o tempo de acesso global. do que resulta uma melhoria do tempo de acesso das mem´rias insuficiente para acompanhar o a evolu¸˜o dos processadores.

mem´ria cache e mem´ria de rascunho. (2008) reportam. dataco intensive. 1. 2008) 43% da sua potˆncia em caches.1 Principais componentes do subsistema de mem´ria o Uma vez esclarecida a importˆncia do projeto energeticamente a consciente de um subsistema de mem´ria. J´ no caso de um sistema embarcado com processador RISC a voltado para aplica¸˜es de processamento de imagem. que 70% do total de energia gasto pelo processador ´ oriundo e do suprimento de instru¸˜es (42%) e de dados (28%). ou seja. e dos controladores das a caches. com contribui¸˜o co ca majorit´ria dos arranjos de dados e de tag. Ming. ´ conveniente que se revisem as o e caracter´ ısticas mais relevantes dos principais componentes de mem´ria: o mem´ria principal.. Yu e Lin (2008) reportam que somente a mem´ria o externa ao circuito integrado (off-chip) consome algo entre 50 a 80% do total de energia.2.35 Aritmética 6% Relógio e lógica de controle 24% Suprimento de instruções 42% Suprimento de dados 28% Caches 70% Figura 1: Distribui¸˜o de energia em um processador embarcado ca (DALLY et al. conforme e a Figura 1. Dally et al. o o o .

sendo constitu´ de uma ou mais palavras de mem´ria. Para tanto. ıdo o As caches foram constru´ ıdas com o prop´sito de serem transpao rentes ao usu´rio e ao compilador. mem´ria o ´ do sistema. necessitando de 6 transistores por bit. e por isso considerada a mais importante. n˜o necessitando de nenhum suporte a a adicional da parte destes para que se tire proveito de seus benef´ ıcios. Seu conte´do ´ gerenciado u e implicitamente (sem interferˆncia do usu´rio) por um hardware dedicado: e a controlador de cache para permitir a transferˆncia de informa¸˜o entre e ca n´ ıveis hier´rquicos distintos e para o gerenciamento do conte´do. motivo a e e pelo qual passou a ser utilizada em sistemas embarcados. esta tecnologia exige uma l´gica de controle mais complexa para restaurar periodicamente o (refreshment) estas cargas. torna-a extremamente r´pida (geralmente. capaz de oferecer uma grande capacidade de armazenamento a baixo custo. Sua c´lula ´ constru´ com tecnologia Static Random Access Memory e e ıda (SRAM). Est´ a u a localizada dentro do circuito integrado do processador (on-chip). Por esta tecnologia apresentar um maior custo por KB se comparada a uma DRAM. a no entanto. comparadores e multiplexadores) que gerenciam implicitamente seu conte´do: verificam se a cache possui ou n˜o uma c´pia v´lida do bloco u a o a que cont´m a palavra de mem´ria requisitada. A unidade m´ ınima de informa¸˜o em uma cache ´ chamada de ca e bloco. E o uma mem´ria de acesso aleat´rio. E ela que armazena todo. ´ do c´digo e dos dados de um programa a ser executado no sistema. ou pelo menos a maior parte. encontrada tanto externa (off-chip) o o quanto interna (on-chip) ao circuito integrado do processador e cujas c´lulas s˜o normalmente fabricadas com tecnologia Dynamic Random e a Access Memory (DRAM). mantendo seu conte´do armazenado. utilizando um conjunto e o . u ´ MEMORIA CACHE Uma mem´ria cache (Figura 2) armazena c´pias de instru¸˜es o o co e/ou dos dados mais recentemente acessados. contam com recursos extras de hardware (o arranjo de tags. uma cache geralmente n˜o possui grande capacidade de armazenamento.36 ´ MEMORIA PRINCIPAL (MP) ´ E a maior. pois demandam um unico transistor e ´ uma capacitˆncia de transistor por bit. Como as cargas armazenadas a neste capacitor se perdem via corrente de fuga. Isso. sua latˆncia pode a e ser acomodada dentro de um ciclo de processador para o caso de uma cache prim´ria) e de maior eficiˆncia energ´tica do que as MPs.

c a e o controlador da cache recupera o bloco ao qual esse endere¸o pertence c e armazena-o juntamente com sua tag. as mem´rias cache s˜o evitadas em a o a sistemas de tempo real sob restri¸˜es r´ co ıgidas (hard real-time constraints) . ela ´ organizada utilizando e um mapeamento n : 1 entre endere¸os de mem´ria e entradas da cache: c o um certo endere¸o de mem´ria estar´ sempre associado ` uma mesma c o a a entrada da cache. Quando n˜o cont´m. embora uma mesma entrada seja compartilhada com n outros endere¸os. significa que a palavra n˜o se encontra na cache e ´ buscada a e do pr´ximo n´ da hierarquia de mem´ria. considere-se uma cache com mapeamento direito. Caso sejam diferentes. Neste caso. o que se chama de acerto na cache (cache hit). a palavra requisitada est´ presente na cache e ´ devolvida para o a e processador. denominado tag. Caso sejam c e iguais. Por conta desse comportamento de dif´ previsibilidade (pois ıcil depende do padr˜o de acesso). Sempre que o processador solicita a leitura de uma c palavra. a tag de seu endere¸o ´ comparada com a tag armazenada na c e entrada da cache para a qual este endere¸o ´ mapeado.37 tag índice palavra Arranjo de tag Arranjo de dados sense sense MUX = acerto palavra Figura 2: Exemplo de mem´ria cache com mapeamento direto o de bits do endere¸o da palavra. o que caracteriza uma falta o ıvel o na cache (cache miss). Para ilustrar o funcionamento de uma cache.

que deve ser personalizado para cada sistema embarcado.g. Al´m disso. ´ vantajoso gerenciar explicitae mente seu conte´do para obter uma redu¸˜o significativa no consumo u ca de energia e no tempo de execu¸˜o. como sua latˆncia ´ fixa (geralmente um ciclo do proe e e cessador). pois permitem o c´lculo exato do WCET (ao contr´rio das caches). pois n˜o h´ u e a a a recursos adicionais de hardware. o A motiva¸˜o para seu uso adv´m do fato que os sistemas embarcaca e dos executam aplicativos espec´ ıficos (ou classes espec´ ıficas de aplica¸˜es). ´ MEMORIA DE RASCUNHO (SPM) Uma mem´ria de rascunho (Scratchpad Memory — SPM) ou o mem´ria fortemente acoplada (Tightly Coupled Memory — TCM) (Fio gura 3) ´ pequena. tem emprego certo em sistemas de tempo real. Devido ` ausˆncia do arranjo de tags. Esta energia e e adicional pode ser evitada com outros tipos de mem´ria de gerencio amento expl´ ıcito de seu conte´do. a a . ao contr´a a rio destas. um controlador o u de SPM ou uma Memory Management Unit (unidade de gerenciamento de mem´ria) (MMU). Contudo. dos comparadores e dos a e multiplexadores presentes nas caches. o hardware extra necess´rio ao gerenciamento ime a pl´ ıcito de conte´do da cache (tag. Todavia. interna ao circuito integrado (on-chip). Al´m disso. o uso de SPM requer o gerenciamento a expl´ ıcito de seu espa¸o de endere¸amento atrav´s de instrumenta¸˜o c c e ca do c´digo. que pode ou n˜o ser combinado com algum suporte ca a para seu gerenciamento e/ou c´pia do conte´do — e. semelhantemente `s caches. u o mostradas abaixo. O projetista do sistema embarcado deve instrumentar o o c´digo atrav´s do uso de um framework de compila¸˜o com suporte ` o e ca a aloca¸˜o em SPM. o que pode influenciar negativamente a eficiˆncia energ´tica do sistema embarcado. e constru´ e ıda com tecnologia SRAM. a SPM ´ mais eficiente em termos e de ´rea e energia.38 ou requerem an´lise cuidadosa com ferramentas sofisticadas para n˜o se a a superestimar o pior caso de tempo de execu¸˜o (worst case execution ca time — WCET ) mas obter limites superiores seguros. possui um espa¸o de endere¸amento pr´prio. comparadores e multiplexadores) u consome uma certa quantia de energia. como as mem´rias de rascunho. disjunto da MP. c c o e seu conte´do ´ gerenciado explicitamente (pelo usu´rio). co Devido a especificidade dos aplicativos. ainda que isto implique em perda de ca generalidade do software.

ca o As t´cnicas de aloca¸˜o em SPM s˜o divididas costumeiramente e ca a em duas classes. Na primeira. de acordo com a abordagem de aloca¸˜o utilizada: nonca overlay-based (NOB) e overlay-based (OVB). pois a e ca depende da aplica¸˜o-alvo e da arquitetura do subsistema de mem´ria. a aloca¸˜o de um trecho pode ocupar o mesmo ca ca espa¸o previamente alocado para outro trecho. os trechos a a e e ca presentes em SPM s˜o alterados em tempo de execu¸˜o. de tempo de execu¸˜o ou de ambos. i. a explora¸˜o de SPMs ´ uma ´rea de pesquisa mais recente. ca e a N˜o se pode afirmar que existe uma t´cnica de aloca¸˜o dominante. A aloca¸˜o de c´digo c ca o e dados em SPM. Na segunda.39 Arranjo de dados SPM Endereço pertence ao espaço da SPM Decodificador de endereços Endereço pertence ao espaço da MP sense palavra MP Figura 3: Exemplo de mem´ria de rascunho (SPM) o A aloca¸˜o de trechos de programa em SPM ´ conduzida de ca e modo a otimizar um determinado objetivo — geralmente a redu¸˜o do ca consumo de energia. Ao contr´rio ca a das caches. .e. durante a a ca execu¸˜o do programa. os trechos de programa s˜o alocados em SPM no in´ da execu¸˜o da aplica¸˜o a ıcio ca ca e s˜o mantidos l´ at´ o t´rmino da execu¸˜o. as abordagens de aloca¸˜o (estas duas classes) e as ca diversas t´cnicas propostas na literatura ser˜o abordadas com mais e a profundidade no Cap´ ıtulo 2.

por´m a cache continua amenizando os acessos c o e a ` MP. um subsistema apenas com cache de instru¸˜es e MP. n˜o possuem SPMs. uma delas pode estar ausente — e. Pode-se pensar nas UNAs c c como arquiteturas onde a SPM substitui a cache. As caches podem ser unificadas (numa mesma cache s˜o colocados a instru¸˜es e dados) ou separadas (uma cache para instru¸˜es e outra co co para dados). ilustradas pela Figura 4(a). mesmo quando parte do c´digo ou dos dados n˜o o a ´ alocado em SPM. Por conta disso. seja pelo menor consumo de ´rea ou pela eficiˆncia energ´tica. possuem cache(s) e SPM trabalhando conjuntamente. Eventualmente. Como nas UNAs. pode-se imaginar c trˆs principais arquiteturas para um subsistema de mem´ria. localizadas em espa¸o de endere¸amento disjunto da MP.g. centro deste trabalho. o sistema se beneficia da presen¸a de cache para a e c redu¸˜o do consumo de energia e tempo de execu¸˜o. co ARQUITETURAS SEM CACHE (UNAS) Arquiteturas sem cache (uncached architectures — UNAs). a e e ARQUITETURAS BASEADAS EM CACHE (CBAS) Arquiteturas baseadas em cache (cache-based architectures — CBAs). sendo compostas a apenas por um ou mais n´ ıveis de caches entre o processador e a MP. sem cache de dados. ARQUITETURAS SOMENTE COM CACHES (FCAS) Arquiteturas somente com caches (fully-cached architectures — FCAs). possuem uma ou mais SPMs. seja por conta de sua melhor previsibilidade em sistemas de tempo-real.40 1. como e o retratadas pelas Figuras 4(a).2 Arquiteturas para o subsistema de mem´ria o Dados os componentes de mem´ria descritos acima e tendo sempre o como base a presen¸a de SPMs. diferentemente ca ca das UNAs. ilustradas pela Figura 4(c). ilustradas pela Figura 4(b). 4(b) e 4(c).2. a SPM ´ localizada num espa¸o de e c endere¸amento pr´prio. .

3 ESCOPO DESTE TRABALHO Nos ultimos 6 anos. mandat´ria em t´cnicas e ca o e de tempo de compila¸˜o. e. pois permite que um determinado trecho de programa seja acessado em SPM somente enquanto promove economia. quando n˜o mais. inviabiliza a aloca¸˜o de trechos contidos em ca ca bibliotecas. Aparentemente. Neste caso. Quando operam em tempo de e compila¸˜o. uma c ca t´cnica qualquer — independente de OVB ou NOB — deve operar em e tempo de p´s-compila¸˜o. manipulando arquivos bin´rios. o ca a . cujo c´digo-fonte dificilmente ´ disponibilizado. Por´m. a e ca a aptid˜o destas t´cnicas em explorar dinamicamente as propriedades a e de programa viabiliza maiores economias.41 CPU Cache (a) FCA MP CPU MP SPM (b) UNA CPU Cache MP SPM (c) CBA Figura 4: Arquiteturas-alvo poss´ ıveis para o subsistema de mem´ria o 1. uma an´lise mais atenta das t´cnicas OVB propostas a e na literatura revela fraquezas que podem ser eventualmente contornadas por t´cnicas non-overlay-based (NOB). a manipula¸˜o de arquivos-fonte. ceda seu lugar para outros a trechos que permitam maiores lucros. o e Para ser capaz de incluir bibliotecas no espa¸o de otimiza¸˜o. Contudo. as t´cnicas OVB mostram-se superiores `s NOBs equivalenca e a tes. a abordagem overlay-based (OVB) tem do´ minado o cen´rio das t´cnicas de aloca¸˜o em SPM.

o presente trabalho argumenta que a configura¸˜o arbica tr´ria ou ad hoc das caches de referˆncia2 conduz a resultados superesa e 1 Tal escolha trata-se somente de limita¸˜o de escopo. para fins de um subsistema de mem´ria mais realista e de uma compara¸˜o mais justa com as t´cnicas o ca e mais recentes. TALLA. principalmente quanto ` presen¸a (CBAs) ou n˜o (UNAs) de caches. desprezando o fato de que o subsistema de a mem´ria ´ extremamente sens´ ` configura¸˜o das mem´rias cache. ca Observou-se que as diversas t´cnicas de aloca¸˜o em SPM propose ca tas na literatura consideram arquiteturas-alvo distintas. Para uma compara¸˜o mais justa da economia obtida pelas ca t´cnicas. No caso das t´cnicas ca e de aloca¸˜o em SPM. contudo. geralmente as arquiteturas de referˆncia n˜o possuem SPMs e ca e a a arquitetura-alvo ´ gerada adicionando-se uma SPM a arquitetura de referˆncia. superestimando seus resultados — por exemplo. este trabalho adota uma CBA como sua arquitetura-alvo1 . 2000. (2004) (CBA) e relata ganhos de 24% em redu¸˜o de energia. Assim. favorecendo ca os ganhos da UNA. Trata-se e a e de uma arquitetura cujo consumo de energia ´ comumente utilizado como referˆncia e e para a compara¸˜o dos resultados obtidos pela arquitetura-alvo.42 as t´cnicas OVB apresentam complicadores: necessitam de hardware e dedicado. quando comparadas com suas correspondentes OVBs. ou se limitam a alocar apenas c´digo. dado que a combina¸˜o de caches com SPMs est´ se tornando cada vez ca a mais comum em sistemas embarcados (MALIK. o e ıvel a ca o Ignorando isto. Logo. desprezando dados. CERMAK. e tratam este a c a como um quesito secund´rio. A an´lise das t´cnicas de aloca¸˜o em SPM mais recentes tamb´m a e ca e evidencia uma preferˆncia por CBAs. uma vez que a t´cnica ca e utilizada neste trabalho pode ser facilmente aplicada sobre UNAs. GOLSTON. e ` e . MOYER. (2006) (UNA) compara com Angiolini et al. 2 Uma cache de referˆncia pertence ` chamada arquitetura de referˆncia. o que n˜o ´ fact´ a e ıvel em certos sistemas. Assim. o aparentemente superiores. o que n˜o ´ justo pois a presen¸a da cache ca a e c em uma CBA diminui o potencial de otimiza¸˜o da SPM. o presente trabalho apresenta uma reavalia¸˜o experica mental da abordagem NOB. Egger et al. o e mostram-se mais naturais para arquivos bin´rios. As t´cnicas NOB. alocando facilmente a c´digo e dados de bibliotecas sem a necessidade de recursos adicionais o de hardware. de modo a verificar qual a efic´cia destas a t´cnicas mais simples na redu¸˜o do consumo de energia do subsistema e ca de mem´rias. identificaram-se dois fatores com consider´vel influˆncia: a e a e arquitetura-alvo e a configura¸˜o das caches. tais t´cnicas `s vezes estabelecem uma compara¸˜o e a ca direta com uma t´cnica proposta para uma arquitetura diferente da e sua. 2007). Esta escolha ´ totalmente plaus´ e e ıvel.

Utilizando uma t´cnica NOB. este a trabalho reporta resultados para caches pr´-ajustadas (i. inferida sobre um conjunto significativo e o de 20 programas de benchmark que totalizam 240 casos avaliados. ´ a que considera o maior espa¸o de otimiza¸˜o: e a e c ca . pretende-se evitar que uma SPM de tamanho fixo e arbitr´rio influencie os resultados. Finalmente. o que permite avaliar a economia ca a e com respeito `s caches pr´-ajustadas. Por meio da t´cnica de ajuste-fino (cache-tuning) proposta por e Viana (2006). 2010). a e Os resultados apresentados mostram que a economia obtida em CBAs pelas t´cnicas NOB que manipulam bin´rios para a inclus˜o de e a a bibliotecas no espa¸o de otimiza¸˜o pode ser t˜o boa quanto a obtida c ca a pela abordagem OVB (a qual. realiza-se a aloca¸˜o de c´digo e e ca o dados para tamanhos distintos de SPM. inclusive. ajustada e previamente ` aloca¸˜o em SPM) para cada programa de benchmark a ca da seguinte maneira: 1. a 3. ca a e Para a aloca¸˜o de trechos dos programas em SPM.. Para superar tal inexatid˜o na literatura. e e 2. ´ mais complexa). Com isso. da mesma forma como a as caches n˜o-ajustadas relatadas na literatura influenciam. Estima-se o tamanho de uma “cache pr´-ajustada equivalente unificada”.43 timados de economia. Trata-se de e evidˆncia experimental s´lida. gerados por meio de varia¸˜o do tamanho da SPM e da granularidade ca para divis˜o do c´digo do programa. dentre as t´cnicas e c e at´ ent˜o propostas.e. e a 4. escolhidos como subm´lu tiplos do tamanho da cache pr´-ajustada equivalente. u Estes resultados tamb´m tra¸am diretrizes para a identifica¸˜o e c ca do tamanho ´timo de SPM (em termos de economia de energia). Tanto o n´mero de programas a o u como de casos avaliados ´ bem superior ` maioria dos relatados pelos e a demais trabalhos publicados em aloca¸˜o de SPM (de todos os trabalhos ca citados na bibliografia somente o de Falk e Kleinsorge (2009) apresenta resultados para um maior n´mero de programas). para comporem a arquitetura de e e referˆncia. que. os valores de energia obtidos s˜o normalizados com rela¸˜o ` arquitetura de referˆncia. o qual servir´ como base para o dimensionamento da a SPM. por o meio da correla¸˜o dos resultados obtidos com SPMs cujo tamanho ´ ca e parametrizado com rela¸˜o ` cache pr´-ajustada equivalente. s˜o identificadas as caches de instru¸˜es e de dados a co de maior eficiˆncia energ´tica. utilizou-se ca a t´cnica NOB de Mendon¸a (2009.

2010).. Sobre esta t´cnica realizou-se uma extens˜o que permite e a o suporte ` aloca¸ao de c´digo na granularidade de blocos b´sicos. foram publicados nos anais do IEEE Computer Society c Annual Symposium on VLSI — ISVLSI 2010 (VOLPATO et al. n˜o a a ´ permitida uma granularidade mista (procedimentos e blocos b´sicos e a simultaneamente). para uma CBA considerando caches pr´-ajustadas. a varia¸˜o a a ca ca da granularidade de c´digo permite que sejam tra¸adas diretrizes para a o c identifica¸˜o da melhor granularidade para um certo tamanho de SPM. incluindo aqueles oriundos de bibliotecas.. 2010) para prover suporte a e c ` granularidade de blocos b´sicos (alternativamente ` granularia a a dade de procedimentos). 1. a ˆ Evidˆncia experimental s´lida (baseada em um n´mero de prograe o u mas e de casos bem superior ` maioria dos trabalhos correlatos) a . a ˆ Extens˜o da t´cnica de Mendon¸a (2009.4 PRINCIPAIS CONTRIBUICOES ¸˜ Como contribui¸˜es t´cnicas deste trabalho. sob uma perspectiva de pr´-ajuste da cache. O presente trabalho tamb´m apresenta as seguintes contribuie ¸˜es cient´ co ıficas: ca e ˆ Reavalia¸˜o experimental. pode-se elencar: co e ˆ Implementa¸ao da t´cnica de ajuste-fino de mem´rias cache de c˜ e o Viana (2006). adaptada ` infraestrutura experimental. que aparentemente estaria suplantada pela abordagem overlay-based (OVB). a julgar por uma an´lise superficial da literatura. Entretanto. ˆ A no¸˜o de cache equivalente unificada para correlacionar as ca capacidades da SPM e das caches determinadas via ajuste-fino. Esta o t´cnica opera em tempo de p´s-compila¸˜o manipulando arquivos-objeto e o ca reloc´veis. Os resultados tratando somente da extens˜o da t´cnica de a e Mendon¸a et al. 2011). De maneira an´loga ` varia¸˜o do tamanho da SPM. foram resumidos em artigo submetido ao Symposium on e Integrated Circuits and Systems Design — SBCCI 2011 (VOLPATO et al. a c˜ o a como alternativa ` granularidade de procedimentos.44 c´digo e dados globais. e considera trechos de c´digo somente na granularidade de a o procedimentos. da abordagem non-overlay-based (NOB). ca Os resultados aqui descritos.

O Cap´ ıtulo 5 aborda a necessidade do ajuste-fino de caches para cada programa.45 de que a abordagem NOB deveria ser adotada na constru¸˜o de ca alocadores para SPM capazes de considerar elementos de biblioteca. Em seguida. Por fim. com o intuito de permitir c a escolha da granularidade de blocos b´sicos como alternativa ` de a a procedimentos. e ca descreve-se o estado-da-arte em aloca¸˜o para SPM. para servir de referˆncia a e ao dimensionamento da SPM. o procedimento utilizado na gera¸˜o dos experimentos. . antes da aloca¸˜o em SPM. bem como o algumas perspectivas para trabalhos futuros. no contexto de sistemas que n˜o podem dispor de hardware a de suporte especializado. ca e O Cap´ ıtulo 7 mostra as conclus˜es deste trabalho. 2010). apresenta os resultados do ajuste-fino ca para um conjunto de programas de benchmark e. ca a O Cap´ ıtulo 2 apresenta em mais detalhes o processo de aloca¸˜o ca de trechos de programa em SPM. Tamb´m descreve o m´todo ca e e de ajuste-fino utilizado como infraestrutura para este trabalho e detalhes de sua implementa¸˜o. No Cap´ ıtulo 3 s˜o revistos conceitos fundamentais para a formua la¸˜o do problema-alvo. e a ca valida¸˜o experimental da t´cnica. seu prop´sito e a imensa variedade de o caracter´ ısticas relacionadas com as t´cnicas de aloca¸˜o. No Cap´ ıtulo 6 s˜o abordados a configura¸˜o experimental utia ca lizada.5 ORGANIZACAO DESTA DISSERTACAO ¸˜ ¸˜ O restante desta disserta¸˜o est´ organizado como segue. o c´lculo de uma cache equivalente (unificada). e fazem-se consideca ra¸˜es sobre os principais trabalhos correlatos e suas caracter´ co ısticas. 1. a partir destes. ca O Cap´ ıtulo 4 descreve a extens˜o proposta por este trabalho a a e ` t´cnica NOB de Mendon¸a (2009.

46 .

seu prop´sito e a descri¸˜o das etapas que usualmente ca o ca comp˜em as t´cnicas de aloca¸˜o em SPM. Apesar de bem variadas em suas caracter´ ısticas (conforme ser´ explicado na Se¸˜o 2. SPMs possuem melhor eficiˆncia energ´tica e ca e e de desempenho do que outros componentes do subsistema de mem´ria. Estes s˜o os objetivos mais usuais. Diversas t´cnicas propostas na literatura s˜o classificadas ca e a quanto a estas caracter´ ısticas. ´ oferecida uma vis˜o geral do processo e a de aloca¸˜o. ou ambos. Os pontos s´lidos indicam o in´ e o fim e o ıcio do fluxo.47 ´ 2 ALOCACAO EM MEMORIAS DE RASCUNHO ¸˜ Este cap´ ıtulo trata em detalhes da aloca¸˜o em mem´rias de rasca o cunho (SPMs). e. e Um fluxo de trabalho gen´rico para t´cnicas de aloca¸˜o em SPM e e ca ´ ilustrado na Figura 2. s˜o feitas considera¸˜es sobre a aloca¸˜o a co ca em SPM. a c qual apresenta menor tempo de acesso e menor consumo de energia por acesso que os demais componentes do subsistema de mem´ria. Primeiramente. pois. Em seguida s˜o definidas o e ca a as diversas caracter´ ısticas que dizem respeito ` aloca¸˜o: os elementos a ca de programa. o que ´ sumarizado na forma de tabee las.2). como a discutido na Se¸˜o 1. ca ˜ 2. sua origem.2. s˜o capazes de considerar c´digo encapo ca a o sulado em bibliotecas. tipo e granularidade. suas entradas e sa´ ıdas est˜o representadas por elipses e os a retˆngulos simbolizam as etapas do processo. Finalmente. Atingir estes objetivos exige que o software seja modificado de modo que parte dos endere¸os a serem acessados recaiam na SPM. Dentre estas t´cnicas. tempo de acesso. ´ poss´ a ca e ıvel identificar etapas comuns ` a grande maioria destas t´cnicas. uma imensa gama de t´cnicas para aloca¸˜o em SPM foram e ca propostas. principalmente do ponto de vista da caracter´ ıstica denominada abordagem de aloca¸˜o.1 VISAO GERAL DO PROCESSO DE ALOCACAO ¸˜ A aloca¸˜o de trechos de programa em SPM tem o objetivo ca de otimizar o sistema embarcado no seu consumo de energia. a As entradas da t´cnica s˜o o conjunto de arquivos do programa e a . Para o tanto.1. o como as caches. enfatizam-se aquelas que s˜o o foco desta e a disserta¸˜o: t´cnicas que manipulam arquivos bin´rios (em tempo de ca e a p´s-compila¸˜o).1. a fase e a abordagem de aloca¸˜o. portanto. O estado-da-arte destas t´cnicas ´ exposto em e e maiores detalhes.

48 Início Profiling Profiling Caracterização das memórias Mapeamento Mapeamento Arquivo(s) com código do programa Patching Patching Arquivo(s) conscientes de SPM Fim Figura 5: Fluxo de trabalho gen´rico para t´cnicas de aloca¸˜o em SPM e e ca .

Por meio desta lista. c A etapa de mapeamento procura sempre identificar o conjunto dos trechos de programa que. pode-se dizer que os ca maiores lucros ser˜o obtidos quando alocados para SPM os trechos de a programa com maior gasto energ´tico e menor tamanho. De modo simplificado. Para o tornar este exemplo mais realista. obtendo-se a lista de todos os endere¸os de instru¸˜es c co e dados acessados. melhor satisfa¸a c o objetivo da otimiza¸˜o. e submete-se o bin´rio execut´vel a um simulador do o a a processador-alvo. e Nestas t´cnicas. Tamb´m ´ e e e preciso salientar que esta sele¸˜o ocorre sempre dentro do espa¸o de ca c otimiza¸˜o da t´cnica. conhecidas como profile-driven. Utilizando as a caracter´ ısticas das mem´rias do sistema-alvo — em particular da SPM — o e as informa¸˜es obtidas pelo profiling. considere-se que o objetivo da otimiza¸˜o desejada consiste na redu¸˜o do consumo de energia. ca ca fazem-se tamb´m necess´rios os valores de energia por acesso para cada e a componente de mem´ria. e que n˜o foi proposta at´ o presente momento ca e a e uma t´cnica que considere todo o c´digo (instru¸˜es e dados) da aplie o co ca¸˜o como candidato ` otimiza¸˜o. deve ser tra¸ado um perfil (profile). o resultado final e deriva muito da representatividade das entradas utilizadas para profiling. ou seja. Isto ca e ocorre na primeira etapa da t´cnica. e . e O meio mais frequente para realiza¸˜o do profiling ´ via simuca e la¸˜o: compilam-se os arquivos de entrada. caso estejam em formato ca de c´digo-fonte. O uso de entradas com um padr˜o de acesso muito diferente das entradas a reais mais frequentes da aplica¸˜o a ser otimizada tende a n˜o trazer ca a ganhos elevados para a maioria dos casos. ca a quantidade de espa¸o de armazenamento da SPM a ser gasto). o qual consiste em determie nar quais trechos do programa ser˜o alocados para SPM. denominada de profiling . denominada trace. calcula-se — analiticamente ou por meio de um simulador do subsistema de mem´ria o — o gasto energ´tico de cada trecho do programa. quando alocado em SPM. o o Este conjunto de caracter´ ısticas geralmente ´ composto pela capacidade.49 (em formato de c´digo-fonte ou bin´rio) e as caracter´ o a ısticas das mem´o rias que comp˜em o subsistema de mem´ria do sistema embarcado alvo. idenca c tificando a contribui¸˜o energ´tica de cada trecho do programa. e pelo tempos de acesso e pela energia por acesso das mem´rias. Por exemplo. o Para otimizar o software de modo a reduzir o consumo de energia induzido por sua execu¸˜o. A segunda etapa ´ o mapeamento. bem como o custo desta aloca¸˜o (neste exemplo. calcula-se o lucro (profit) obtido co da aloca¸˜o de cada trecho de programa para a SPM (a redu¸˜o do ca ca consumo de energia). acessos a trechos ca a ca de pilha podem estar fora do alcance de uma t´cnica (JANAPSATYA.

ou na c´pia ou reloca¸˜o o o o ca de trechos de c´digo. Normalmente. o patching consiste no acr´scimo de instru¸˜es no e co c´digo. ca costuma-se submeter este bin´rio consciente de SPM a um simulador a do processador e do subsistema de mem´ria-alvo. o As principais caracter´ ısticas que influenciam as t´cnicas de alocae ¸ao para SPM s˜o: c˜ a ˆ que elementos de programa s˜o considerados candidatos ` aloca¸˜o. se em ca tempo de compila¸˜o ou de p´s-compila¸˜o. 2006b) e n˜o ser˜o alocados. como a primeira. ˆ a fase em que ocorre a aloca¸˜o dos elementos para SPM. quando se trabalha com c´digo-fonte. a a ca ˆ a origem. descobrir suas limita¸˜es e maneiras de co sobrepˆ-las. a ca aos arquivos de entrada considerados e. tipo e granularidade destes elementos. J´ uma outra t´cnica e a e (AVISSAR. a Para verificar os resultados obtidos pelo processo de aloca¸˜o. 2002) pode conseguir alocar estes trechos.1 e ser´ detalhado no c˜ a Cap´ ıtulo 4. Os a arquivos de entrada. s˜o modificados a para que os elementos mapeados para SPM sejam de fato copiados para o espa¸o de endere¸amento desta mem´ria quando da execu¸˜o do c c o ca programa. de modo a refletir o resultado da etapa de mapeamento. ina a dependentemente de seu consumo energ´tico. BARUA.2 CARACTER´ ISTICAS DAS TECNICAS DE ALOCACAO ¸˜ As t´cnicas de aloca¸˜o para SPMs s˜o influenciadas por uma s´rie e ca a e de caracter´ ısticas relacionadas ` aplica¸˜o. motivo pelo qual se faz necess´rio entendˆ-las para bem ca a e explorar suas potencialidades. pode ainda ser necess´rio executar novamente o compilador ou o a linkeditor. independentemente de seu formato. PARAMESWARAN. Por o a a fim. STEWART. finalmente. ´ 2. ca o ca . O fluxo de trabalho proposto na presente disserta¸˜o ´ uma ca e especializa¸ao do fluxo apresentado na Figura 2.50 ´ IGNJATOVIC. Estas caracter´ ca ısticas tˆm impacto direto nos ganhos obtidos e pela aloca¸˜o. e o Na ultima etapa tem lugar o patching dos arquivos de entrada ´ necess´rios. aos elementos de programa. ao pr´prio processo o de aloca¸˜o. quando as entradas s˜o arquivos bin´rios. mas ´ incapaz de alocar trechos de c´digo. utilizando os mesmos o arquivos de entrada usados no profiling ou variando-os. para gerar o arquivo bin´rio otimizado para SPM.

a partir deste ponto elementos de programa ser˜o referenciados simplesmente como elementos. os elementos de dados costumam ser categorizados. a abordagem de aloca¸ao — se existe reloca¸˜o de c˜ ca elementos durante a execu¸˜o. Cho et al. globais ca . a 2. Elementos de programa podem ser caracterizados de acordo com seu tipo e sua origem. apenas as e e de Kandemir et al. Barua e Stewart (2002). o o ca pode-se considerar como elementos de programa trechos que correspondam a procedimentos. Assim. maior o percentual de c´digo da aplica¸˜o candidato ` aloca¸˜o. ou se os elementos s˜o copiados ca a para a SPM no come¸o da execu¸˜o e ali permanecem at´ seu c ca e t´rmino. em globais escalares. ca Por simplicidade. Elementos de c´digo s˜o suportados pela grande maioria das o a t´cnicas. (2009) n˜o suportam este tipo de elemento. J´ tratando-se dos dados. a ˆ finalmente. e Estas caracter´ ısticas s˜o descritas e exemplificadas nas se¸˜es a co posteriores. e portanto. os elementos podem ser divididos em elementos de c´digo — grupos de instru¸˜es a serem executadas pelo processador o co — e elementos de dados.51 ˆ o tipo de arquivo de entrada utilizado (fonte. para fins de aloca¸˜o em SPM.1 Elementos de programa Uma das principais caracter´ ısticas das t´cnicas de aloca¸˜o para e ca SPMs diz respeito aos elementos de programa considerados como candidatos para aloca¸˜o. a Por outro lado.2.1 Tipo dos elementos Quanto ao tipo. De fato. Por elementos de programa consideram-se trechos ca de um programa — sejam de c´digo ou de dados — que possuem um sigo nificado l´gico. pode-se considerar a como elementos de programa trechos que correspondam a vari´veis e a estruturas de dados. por exemplo. quanto maior a abrangˆncia dos e elementos considerados no que diz respeito ao seu tipo e origem. de todas as t´cnicas apresentadas aqui. 2. Avissar.2. tratando-se do c´digo da aplica¸˜o. objeto ou execut´vel). Neste sentido. o ca a ca maior a possibilidade de maximizar os ganhos decorrentes da aloca¸˜o.1. (2001). (2007) e Deng et al.

(2009). Cho et al. PARAMESWARAN. c Elementos de pilha s˜o manuseados pelas t´cnicas propostas por a e Avissar. e As unicas t´cnicas capazes de tratar elementos de dados provenientes ´ e de bibliotecas s˜o as de Cho et al. uma t´ce nica que considera elementos de bibliotecas pode considerar somente elementos de c´digo ou de dados. Barua e Stewart (2002). PARAMESWARAN. elementos de heap s˜o tratados pelas t´cnicas proa e postas por McIlroy. elementos de pilha e elementos de heap. Quando aos elementos de c´digo. (2002b). (2007). Mendon¸a (2009. Todas as t´cnicas consideram e elementos desta origem. Tipo e origem s˜o caracter´ a ısticas independentes. a o mas somente uma biblioteca contendo arquivos-objeto pr´-compilados. Elementos de dados globais escalares e/ou n˜o-escalares s˜o consia a derados pelas t´cnicas de Kandemir et al. que normalmente n˜o disponibilizam seu c´digo-fonte. Wehmeyer e Marwedel (2004b). 2010) e Deng et al. (2010). Dominguez e Barua (2006). 2010) a c e Deng et al..1. IGNJA´ TOVIC.. Mendon¸a (2009.. ca Elementos de aplica¸˜o s˜o de responsabilidade do desenvolca a vedor do software sistema embarcado. 2002a) (ANGIOLINI et al. (2004) Mendon¸a et al. 2. Finalmente. (2009).2 Origem dos elementos Quanto ` sua origem. o . Lee e Shin (2008) Egger et al. Dickman e Sventek (2008) e Deng et al. Cho et al.2. 2008) (EGGER et al. 2006.e. (2007) e Deng et al. o e o Elementos de biblioteca geralmente s˜o de responsabilidade a de terceiros.52 n˜o-escalares. Udayakumaran. Verma. 2006. ou mesmo ambos. 2004) (JANAPSATYA. Udayakumaran. S˜o poucas as a a t´cnicas que n˜o apresentam nenhum suporte para este tipo de elemento e a (STEINKE et al. os elementos s˜o classificados em elementos a a de aplica¸˜o e elementos de biblioteca. e Avissar. SHIN. Dominguez e Barua (2006). (2007). LEE. IGNJATOVIC. Wehmeyer e Marwedel (2004b). i. Parameswaran e Ignjatovic (2004) Janapsatya. (2009) a e c Janapsatya. Verma. conseguem o trat´-los as t´cnicas de Angiolini et al. (2009). Steinke et al. Barua e Stewart (2002). 2010). 2004) (JANAPSATYA. (2001). (2009). 2006b) (EGGER. pois o m´ ınimo que os desenvolvedores de software disp˜em ´ do c´digo-fonte e/ou arquivos-objeto do programa. Ignjatovi´ e c Parameswaran (2006b) Egger.

Aplicado ` otimiza¸˜o e a ca de software. E mais usual que estas sejam fronteiras naturais do pr´prio tipo do elemento. vetores. como um conjunto de instru¸˜es menor do que um bloco b´sico ou peda¸os de um co a c vetor. para elementos de a c´digo. os quais s˜o maiores em tamanho do que a capacidade ca a da SPM.53 2. este princ´ ıpio indica que o foco das otimiza¸˜es deve ser co os hot spots. A divis˜o dos elementos ´ simples e o a e direta. (2010). Mendon¸a (2009. como procedimentos ou o blocos b´sicos para c´digos.2. a a A granularidade de procedimentos ´ possivelmente a mais e natural para os elementos de c´digos.2. Steinke et al. a o nada impede que sejam utilizadas fronteiras diferentes. (2002a). a Estas duas granularidades podem ser exemplificadas pelas fronteiras de blocos b´sicos e procedimentos. o Princ´ ıpio de Pareto (tamb´m conhecido e como Princ´ ıpio 80-20) indica. e. o 2. resultando num mapeamento de um-para-um entre procedimentos e elementos. 1975). Definida a fronteira. Udayakumaran. no caso de dados. podem ser divio ´ didos de acordo com diferentes fronteiras. Primeiro. sejam eles de c´digo ou de dados. a decomposi¸˜o do programa em elementos ca dar´ origem a elementos de granularidade mais fina ou mais grossa. co para que este aponte para o novo endere¸o no qual o procedimento c residir´ no espa¸o da SPM. (2002b).2. c A motiva¸˜o para aloca¸˜o de granularidades de c´digo mais finas ca ca o adv´m de duas raz˜es. a granularidade n˜o induz nenhum overhead de co a energia ou de espa¸o. respectivamente.1 Granularidade de c´digo o A granularidade dos elementos de c´digo pode ser classificada o em: granularidade de procedimentos. de blocos de a instru¸˜es (ou blocos l´gicos) — um sub-bloco dentro de um bloco co o b´sico — e de traces (um conjunto de blocos b´sicos subsequentes). c Exemplos de t´cnicas que adotam esta granularidade s˜o Steinke e a et al. 2010) e Egger et al. pequenos trechos de c´digo respons´veis pela maioria do o a . Dominguez e Barua (2006). O patching de um elemento sob esta granularidade ´ simples. No entanto. Em segundo lugar. de forma geral. e bastando o ajuste do desvio das instru¸˜es que chamam o procedimento. podem existir procedimentos com alta e o taxa de invoca¸˜o. N˜o se fazendo necess´rio o acr´scimo a c a a e de instru¸˜es extras. que 80% dos efeitos prov´m de 20% das causas (JURAN. de blocos b´sicos.2 Granularidade dos elementos Os elementos.

uma parcela muito pequena do seu c´digo (frequentemente um la¸o) o c pode ser a respons´vel por grande parte dos acessos. O ponto de entrada de uma rotina. uma granularidade de a c´digo mais fina pode aumentar os ganhos decorrentes da aloca¸˜o em o ca SPM. pode-se evitar desperd´ ıcio do limitado espa¸o em SPM com c´digo pouco acessado.54 tempo de execu¸˜o gasto para rodar o programa (JENSEN. Um l´ ıder pode ser: 1. 2. a aloca¸˜o de BBs ca o ca em SPM ser´ tratada em mais detalhes no Cap´ a ıtulo 4. O alvo de um desvio (condicional ou incondicional). denominadas blocos b´sicos. mesmo que um procedimento altamente invocado caiba em SPM. A aloca¸˜o de um BB consiste na c´pia de seu conte´do da ca o u mem´ria principal (MP) para SPM e na modifica¸˜o do seu ponto de o ca entrada na MP (sua primeira instru¸˜o) por uma instru¸˜o de desvio ca ca incondicional. Ou ca seja. Dependendo do tipo de u c c bloco b´sico. a instru¸˜o de retorno o a ca para MP) causam overhead de tempo de execu¸˜o e de consumo de ca . A determina¸˜o dos BBs ´ feita ´ ca e por meio da identifica¸˜o das primeiras instru¸oes que os comp˜em. 3. Desta forma. para retornar o fluxo para a MP. ca c˜ o denominadas l´ ıderes. por´m. A instru¸˜o que segue um desvio ou retorno de fun¸˜o. c o e ´ que as instru¸˜es adicionadas (a instru¸˜o de desvio incondicional que e co ca invoca seu c´digo na SPM e. A granularidade de blocos b´sicos consiste na divis˜o dos a a procedimentos em unidades menores. Sua desvantagem. Um a bloco b´sico (BB) ´ definido por Muchnick (1997) como “a m´xima a e a sequˆncia de instru¸˜es da qual se pode entrar apenas pela primeira e co delas e sair apenas pela ultima delas”. Como o presente trabalho tamb´m investiga o impacto da granularidade dos elementos e na redu¸˜o de energia do subsistema de mem´ria. Nestas duas circunstˆncias. pode ser necess´rio inserir no seu fim uma instru¸˜o de a a ca desvio incondicional. A aloca¸˜o desse a ca procedimento como um todo em SPM pode diluir o ganho que a aloca¸˜o ca desse elemento traz. ca ca O terceiro ponto citado anteriormente indica que um BB ´ dee terminado sempre no escopo de procedimentos. quando necess´rio. de modo que um BB nunca pode ultrapassar a fronteira do procedimento ao qual pertence. que transfira o fluxo de execu¸˜o para o endere¸o do seu ca c conte´do no espa¸o de endere¸amento da SPM. 2008). A vantagem da granularidade de BBs consiste na possibilidade de isolar os pontos mais acessados de um procedimento e aloc´-los a separadamente.

mas com tamanho pequeno o bastante para ser alocado inteiramente na SPM. BENNETT. Wehmeyer e Marwedel (2004b) . Udayakumaran. 4 a 6 instru¸˜es em c´digos de matem´tica e co o a inteira. Ignjatovi´ e Parameswaran (2006b). Por´m. ca ca Como t´cnicas que usam esta granularidade. 1999)). traces comp˜em um bloco de instru¸˜es atˆmico e que pode ser o co o alocado em outras regi˜es da mem´ria sem a necessidade de altera¸˜o de o o ca outros traces. Lee e Shin (2008) utilizam esta granularidade. No cen´rio de um procedimento que a concentra um enorme n´mero de acessos em alguns BBs consecutivos u ou muito pr´ximos e que fazem parte de um mesmo trace. pode-se citar as t´ce e nicas de Angiolini et al. Um trace ´ uma sequˆncia linear a e e de blocos b´sicos situados numa regi˜o cont´ a a ıgua de mem´ria. por´m maior ıvel e do que o espa¸o dispon´ c ıvel em SPM. Devido ` sua caracter´ a ıstica de sempre terminar com uma instru¸˜o de desvio incondicional (TOMIYAMA. A granularidade de traces ´ uma granularidade intermedi´ria e a entre procedimentos e blocos b´sicos. A granularidade de blocos de instru¸˜es (ou blocos l´gico o cos) permite dividir os elementos em por¸˜es ainda menores do que um co bloco b´sico: um bloco composto por. Neste caso. Steine ke et al. (2002). sem instru¸˜es de ponto-flutuante (ROTENBERG. ca a Exemplos de t´cnicas que utilizam esta granularidade s˜o Verma. ca 1996). Dominguez c e Barua (2006) e Egger. a granularica dade de traces pode conseguir uma otimiza¸˜o mais ou menos eficiente ca do que a granularidade de BBs. (2004) e Janapsatya. mesmo que o BB j´ esteja alocado na SPM desde o a in´ da execu¸˜o do programa. uma instru¸˜o. A ca aloca¸˜o de blocos de instru¸˜es ocorre de maneira an´loga ` de BBs. Traces meo lhoram o desempenho do processador aumentando a localidade espacial presente no programa. (2002b). ca co a a Essa granularidade ´ motivada pelo seguinte cen´rio.55 energia sempre. dado que blocos b´sicos j´ s˜o geralmente e a a a muito pequenos (em m´dia. Parameswaran e Ignjatovic (2004). Janapsatya. o que n˜o acontece com procedimentos. Janapsatya. e a Wehmeyer e Marwedel (2004a). a aloca¸˜o de uma ca parcela desse BB tenderia a ser melhor do que a aloca¸˜o de outro BB ca pouco acessado. Steinke et al. co SMITH. Parameswaran e Ignjatovic (2004). no m´ a ınimo. Verma. ıcio ca a As t´cnicas de Banakar et al. a aloca¸˜o o ca com granularidade de trace gerar´ um menor overhead de espa¸o do a c que a aloca¸˜o de cada um destes blocos b´sicos isoladamente. (2002a). Imagine que v´rios e a a elementos j´ foram mapeados para SPM. Dependendo das caracter´ ısticas da aplica¸˜o. YASUURA. restando um espa¸o muito a c ´ pequeno. E poss´ que exista um BB muito acessado. considerar blocos menores pode tornar o overhead de aloca¸˜o proibitivo a ponto de predominar em rela¸˜o ao ganho.

foi proposta a granularidade de blocos (tiles) de dados. Esta ´ a abordagem utilizada e pela maioria das t´cnicas. se um procedimento o ´ alocado. (2009) e Mendon¸a (2009. permitindo a aloca¸˜o de eleca mentos com mais de uma granularidade. e Avissar. a t´cnica deve e certificar-se de que n˜o ocorram casos de aloca¸˜o m´ltipla de um mesmo a ca u trecho de c´digo sob granularidades diferentes (e. que considera a divis˜o de um dado n˜oa a escalar em blocos menores e de igual tamanho (exceto eventualmente nas fronteiras do dado). Verma. implicar´ na impossibilidade de aloca¸˜o de dados a ca maiores do que o tamanho da SPM. (2007). algumas t´cnicas e e trabalham com granularidade mista. ou um dado a ca est´ inteiramente na SPM ou est´ inteiramente em MP. Wehmeyer e Marwedel (2004b). os la¸os aninhados s˜o transformados utilizando uma t´cnica c a e denominada de loop tiling. (2002b). Barua e Stewart (2002). exemplificada da seguinte maneira. 2010). Deng et al. Sua vantagem a a ´ a facilidade de implementa¸˜o. Steinke et al. como. (2002a) e Udayakumaran. As t´ce o e nicas de Steinke et al. pois ´ a fronteira mais natural para e ca e dados.2. aplica¸˜es co baseadas no acesso a arranjos multi-dimensionais presentes no interior de la¸os aninhados s˜o dominantes. limitando consideravelmente os ganhos obtidos pela granularidade plena.e. a arranjos uni ou mesmo multidimensionais) ´ poss´ uma tentativa de e ıvel classifica¸˜o em granularidade plena e granularidade de blocos. Al´m das granularidades apresentadas aqui. com forte apelo comercial. Ao inv´s do convencional acesso iterando e . principalmente em sistemas embarcados no dom´ ınio de processamento de ´udio e v´ a ıdeo. Estes arranjos s˜o frequentemente c a a muito grandes e muito acessados. nenhum dos BBs que o comp˜em deve ser alocado). Steinke et al. ca A granularidade plena considera os dados n˜o-escalares sempre a por completo.2 Granularidade de dados Para dados escalares. quando se tratam de dados n˜o-escalares (e. c Todavia. a 2. Dominguez e Barua (2006). Cho et al. (2005). No entanto.56 e Ravindran et al. Nestes casos.2. n˜o faz sentido falar em granularidade a de dados. Udayakumaran. Considerese uma matriz bidimensional. (2002a). Para permitir que os dados sejam transferidos em blocos. por exemplo. i.. Dominguez e Barua (2006) lidam com elementos de granularidade de procedimentos e de blocos b´sicos ao mesmo tempo. n˜o ocorrendo aloca¸˜o parcial dos dados. No entanto. Para estes tipos de acessos.g.g.

a matriz ´ dividida em blocos e os la¸os s˜o transformados de modo e c a que se itere primeiro sobre os blocos. que trae a balha com referˆncias regulares a arranjos (cujo ´ e ındice ´ computado e diretamente). exige esta o granularidade que os dados sejam copiados para a SPM em tempo de execu¸˜o. e Chen et al. tornando a ca ¸ . (2001). N˜o h´ dependˆncia da a ca a a e linguagem de programa¸˜o ou de compilador. No entanto. Exemplos destas t´cnicas s˜o Kandemir et al. por exemplo. A a a a vantagem deste formato de arquivo sobre aquele ´ permitir que elementos e de dados sejam mais facilmente considerados no espa¸o de candidatos ` c a otimiza¸˜o devido ` simplicidade de identifica¸˜o e patching dos mesmos ca a ca (MENDONCA.57 primeiramente sobre as linhas e depois sobre as colunas (ou vice-versa). (2006). ¸ A rela¸˜o entre o arquivo de entrada e a fase de aloca¸˜o da t´cnica ca ca e tamb´m influencia diretamente os ganhos obtidos com a otimiza¸˜o. Esta granularidade melhora a localidade de dados e permite que dados extremamente grandes sejam alocados mesmo em SPMs muito pequenas.3 Fase de aloca¸˜o ca As t´cnicas tamb´m diferem quanto ` fase na qual o processo e e a de aloca¸˜o para a SPM ´ realizado: em tempo de compila¸˜o ou em ca e ca tempo de p´s-compila¸˜o. mas sim da linguagem de ca m´quina para a qual o bin´rio foi gerado. e As t´cnicas que operam em tempo de compila¸˜o necessitam e ca obrigatoriamente do c´digo-fonte da aplica¸˜o. Estas t´cnicas podem trabalhar a a e sobre arquivos bin´rios(execut´veis ou arquivos-objeto reloc´veis). e ca A n˜o-disponibilidade do c´digo-fonte das bibliotecas de terceiros nas a o t´cnicas de tempo de compila¸˜o reduz consideravelmente o espa¸o e ca c de elementos candidatos ` otimiza¸˜o (MENDONCA. ou no frontend do compilador.2. o que acarreta um certo overhead de energia e tempo de ca acesso. 2010). que lida com referˆncias irregulares a e arranjos (cujo ´ ındice ´ calculado indiretamente. operando ou no pr´prio o ca o c´digo-fonte. A escolha da fase de aloca¸˜o est´ diretamente o ca ca a associada com os arquivos de programa utilizados como entrada para a t´cnica. para depois se iterar sobre linha e coluna. 2. utilizando e o valor de outro arranjo). Por outro lado. 2010). as t´cnicas o e em tempo de p´s-compila¸˜o operam justamente sobre os arquivos o ca bin´rios resultantes do processo de compila¸˜o. por sua pr´pria natureza.

58 imposs´ ıvel a aloca¸˜o de elementos de bibliotecas por estas t´cnicas. que come¸a em 0x10. por meio da u ca c´pia de elementos de c´digo e/ou dados para a SPM. para a qual um poss´ ıvel mapa de mem´ria ´ descrito na Figura 6. seus diversos elementos devem ser carregados ca ca para os segmentos de mem´ria apropriados.2. Sucede imediatamente a este segmento o de dados dinˆmicos a (heap) — a serem alocados durante a execu¸˜o da aplica¸˜o. pois ´ imposs´ ´ a e ıvel prever a quantidade de mem´ria necess´ria para estes dados em tempo o a de execu¸˜o. que come¸a em a a c 0x10000.4 Abordagem de aloca¸˜o ca Existem essencialmente duas abordagens para efetuar o gerenciamento do conte´do da SPM: non-overlay-based (NOB) e overlayu based (OVB). Por ultimo. e os elemenc tos de dados est´ticos (geralmente presentes nas se¸˜es . Tome-se como exemplo o a arquitetura MIPS (PATTERSON.bss) a co s˜o carregados para o segmento de dados est´ticos. 2. ao longo ca a ca a desta disserta¸˜o n˜o ser´ utilizada tal nomenclatura para evitar amca a a biguidade com a aloca¸˜o de dados est´ticos e de dados dinˆmicos na ca a a mem´ria. terminado. uma vez que a e o ca o arquivo bin´rio das bibliotecas est´ dispon´ a a ıvel. ca . dar´ ca o a sequˆncia ao in´ da execu¸˜o —. Estes dois ultimos segmentos n˜o possuem tamanho fixo. que inicia no final do espa¸o de endere¸amento c c do programa (0x3ffffc) e cresce em sentido oposto ao anterior. Os elementos o e de c´digo (geralmente contidos na se¸˜o . o Na abordagem non-overlay-based (NOB) os elementos mapeados para a SPM s˜o copiados para a mesma em tempo de carga a da aplica¸˜o para a mem´ria — processo este que. HENNESSY.text do arquivo bin´rio) s˜o o ca a a carregados para o segmento de texto. enquanto a abordagem ca c˜ OVB modifica o conte´do da SPM ao longo da execu¸˜o. faz-se neca cess´rio compreender como acontece a carga de um programa para a mem´ria. ca Para melhor entender o conceito de aloca¸˜o NOB. e permanecem na SPM durante toda e ıcio ca a execu¸˜o do programa. Antes do in´ da execuo ıcio ¸˜o de uma aplica¸˜o.data e . A abordagem NOB mant´m os mesmos elementos na e SPM ao longo de toda a execu¸˜o da aplica¸ao. Apesar de uma o o nomenclatura bastante difundida denominar estas duas abordagens de “aloca¸˜o est´tica” e “aloca¸˜o dinˆmica”. 2008). ca e Isto n˜o ocorre nas t´cnicas de tempo de p´s-compila¸˜o. respectivamente. a fim de que possa ser executado. ca ca ´ o segmento de pilha.

pois seriam alocados elementos que seriam necess´rios a apenas para uma determinada etapa da execu¸˜o e depois poderiam ca ser removidos da SPM. a efic´cia da t´cnica o a e tende a diminuir. ca (2002). a ser carregada para o ca o segmento de SPM. Steinke et al. .spm). c A aloca¸˜o NOB n˜o gera nenhum overhead em termos de hardca a ware dedicado ou de espa¸o de mem´ria e consumo de energia em c o decorrˆncia da adi¸˜o de instru¸˜es para c´pia de elementos para SPM e ca co o em tempo de execu¸˜o. no caso de programas grandes e ca bem modulares (cujo c´digo possui padr˜es de acesso que se concentram o o em determinadas regi˜es de mem´ria. caracterizando etapas distintas o o e com pouco c´digo compartilhado entre elas). No entanto. pode-se citar: Panda. Este segmento possui tamanho fixo (no m´ximo a igual ` capacidade da SPM. Como exemplos de trabalhos que utilizam a abordagem de aloca¸˜o NOB. Banakar et al. Wehmeyer e Marwedel (2004a). liberando espa¸o para elementos das pr´ximas c o etapas. 2008) No caso de uma aplica¸˜o consciente de SPM com aloca¸˜o ca ca NOB.g.59 0x3ffffc Segmento de pilha 0x10000 0x100 Segmento de dados dinâmicos Segmento de dados estáticos Segmento de texto Reservado Figura 6: Mapa de mem´ria da arquitetura MIPS (PATTERSON. Verma. . Neste exemplo c c do MIPS. os elementos de c´digo e/ou dados mapeados para SPM estar˜o o a contidos em uma se¸˜o pr´pria (e. come¸ando em 0x400000. (2002b). mas eventualmente menor caso a SPM n˜o a a seja inteiramente ocupada na aloca¸˜o) e deve estar mapeado para um ca espa¸o de endere¸amento disjunto (exclusivo) da MP. pode-se imaginar que este segmento encontrar-se-ia ap´s o o segmento de pilha. Dutt e Nicolau (2000). o HENNESSY.

exceto por Deng et al. PARAMESWARAN. J´ a desaloca¸˜o consiste o u a ca na simples sobreposi¸˜o do seu conte´do por outros elementos.. IGNJATOVIC. 2001) (STEINKE et al. . (2004) e Mendon¸a (2009. Neste sentido. ˆ de fun¸˜es de gerenciamento de mem´ria dinˆmica conscientes co o a de SPM. 1988). a aloca¸˜o de um determinado elemento consiste e ca na c´pia de seu conte´do da MP para a SPM. IGNJATOVIC. DOMINGUEZ. u a Esse processo de aloca¸˜o e desaloca¸˜o de elementos para a ca ca SPM repete-se diversas vezes durante a execu¸˜o do programa. 2008). ca A c´pia dos elementos para SPM pode acontecer por meio: o ˆ da inser¸˜o de instru¸˜es convencionais de load/store no c´digo ca co o (KANDEMIR et al. 2002a) (VERMA. 2007) o (JANAPSATYA.. quando ca u se tratam de elementos de c´digo ou de dados constantes (somente para o leitura). 2006b). e removendo-o quando n˜o e a mais. por sua vez. como malloc e free da biblioteca libc. a escolha (mapeamento) dos elementos a serem alocados ´ feita na grande maioria das vezes em tempo de compila¸˜o ou p´se ca o compila¸˜o. MARWEDEL. 2010).. BARUA. dando espa¸o para outros elementos requisitados. aloca os elementos mapeados para SPM em tempo de execu¸˜o do programa. DICKMAN. Quando se tratam de dados modific´veis. SVENTEK. ˆ de hardware extra. Vale ca a pena frisar que. alocando um determinado elemento na SPM apenas ca enquanto ele ´ extremamente requisitado. (2009). 2006. apesar de a aloca¸˜o acontecer durante a execu¸˜o ca ca do programa. UDAYAKUMARAN. padr˜o da Lina guagem C (DOMINGUEZ. 2006) (EGGER et al. c A abordagem overlay-based (OVB). A ca motiva¸˜o para tal ´ proporcionar uma melhor captura dos padr˜es de ca e o acesso da aplica¸˜o. para que o conte´do atualizado do elemento n˜o se perca. c pode-se pensar na SPM como uma “cache controlada por software” (CHERITON et al. 2004b) (RAVINDRAN et al. WEHMEYER. PARAMESWARAN. Nestas t´cnicas. BARUA.. 2010). 2004) (JA´ NAPSATYA. que a realiza em tempo de ca execu¸˜o.. frequentemente controlado por instru¸˜es persoco nalizadas. 2005) (UDAYAKUMARAN.60 Angiolini et al. 2005) (MCILROY.. a sobreposi¸˜o deve a ca ser precedida pela c´pia do conte´do do elemento da SPM de volta para o u a MP. que precisam ser inseridas no c´digo (CHO et al.

ca co J´ a Tabela 2 classifica estas t´cnicas quanto aos elementos de programa a e considerados como candidatos. As siglas I. O gerenciador captura a exce¸˜o. desta vez acessado na SPM. embora e a a suas caracter´ ısticas j´ tenham sido comentadas na Se¸˜o 2. copia a p´gina requisitada a ca a para a SPM e a execu¸˜o recome¸a no endere¸o em que havia sido ca c c interrompida. a o a t´cnica coloca p´ginas de c´digo que ser˜o copiadas para a SPM sob e a o a demanda. A granularidade para a elementos de biblioteca ´ sempre a mesma dos elementos de aplica¸˜o. ca ca tendo como foco t´cnicas OVB e NOB que operam a partir de arquivos e bin´rios (em tempo de p´s-compila¸˜o) — o que permite considerar a o ca elementos de bibliotecas como candidatos — e que consideram arquiteturas baseadas em cache (cache-based architectures — CBAs) como alvo. com rela¸˜o aos tipos e origens (“Apl. Para tanto. dados e unificada. Uma p´gina de SPM possui tamanho fixo. o bloco equivalente ´ buscado da MP. Para os eleca mentos de c´digo tamb´m ´ reportada a granularidade suportada (“PR” o e e para procedimentos e “BB” para blocos b´sicos). Na primeira ca o regi˜o ´ colocado o c´digo a residir no espa¸o de endere¸amento da a e o c c MP.” ca para elementos de aplica¸˜o. Acessos ` regi˜o cacheable a a acontecem naturalmente: se o acesso a um endere¸o na cache resulta em c falta. D e U ao lado das CBAs indicam as caches presentes na configura¸˜o: cache de instru¸˜es. a ca e Egger. e “Bib. Se a p´gina contendo o endere¸o a a c requisitado n˜o se encontra ali. As demais t´cnicas n˜o s˜o discutidas aqui em detalhes.61 As t´cnicas de aloca¸˜o em SPM e suas caracter´ e ca ısticas apresentadas nesta se¸ao encontram-se sumarizadas nas Tabelas 1 e 2.” para de bibliotecas). e ca 2. J´ acessos ` regi˜o pageable e a a a devem acontecer sempre por meio da SPM e s˜o orientados por p´ginas a a de c´digo. arquivo de entrada e arquiteturao ca alvo. faz-se necess´rio hardware ca a extra: um gerenciador de SPM e uma MMU. Lee e Shin (2008) propuseram uma t´cnica OVB de tempo de p´s-compila¸˜o que divide o c´digo (sob granularidade de o ca o BBs) da aplica¸˜o em duas regi˜es: cacheable e pageable.2. a MMU sinaliza uma exce¸˜o de falta a ca de p´gina. em tempo de execu¸˜o. determinado o a pelo tamanho da p´gina da MMU. fase (em tempo de compila¸˜o e a ca — TC — e de p´s-compila¸˜o — PC). Na segunda regi˜o. . A Tabela 1 c˜ classifica as t´cnicas quanto ` abordagem.3 O ESTADO-DA-ARTE EM ALOCACAO A PARTIR DE ARQUI¸˜ ´ VOS BINARIOS Esta se¸˜o apresenta o estado-da-arte em aloca¸˜o para SPM. acessado por meio de uma mem´ria cache. respectivamente.

(2002a) Verma. para fins de compara¸ao deve ser considerada UNA. por´m com foco na parti¸ao de instru¸oes e c˜ c˜ d Mesmo . fonte fonte fonte fonte fonte CBA (I+D ou U)a CBA (I+D) CBA (I+D) CBA (D) UNA UNA UNA UNA execut´vel a execut´vel a objeto execut´vel a execut´vel a objeto UNA UNAb CBA (I+D)c CBA (I+D)d CBA (I+D) UNA e CBA (I) 62 a A cache ´ opcional. e outra na de instru¸oes o ca c˜ caso de c. fase. obj. Wehmeyer e Marwedel (2004b) Udayakumaran. (2010) Abordagem NOB NOB NOB NOB NOB OVB OVB OVB OVB OVB OVB OVB OVB OVB OVB OVB Fase CT CT PC PC PC CT CT CT CT CT PC PC PC PC PC PC Arquivo de entrada fonte fonte Arquitetura de mem´ria alvo o UNA UNA execut´vel a obj. (2009) Egger et al. reloc. Parameswaran e Ignjatovic (2004) Janapsatya. pois a t´cnica n˜o otimiza dados c˜ e a c Mem´ria particionada horizontalmente: uma cache e uma SPM na parti¸˜o de dados (foco do trabalho). Dominguez e Barua (2006) Chen et al. embora a arquitetura assuma apenas cache de instru¸˜es e co b Apesar de possuir uma cache de dados. Ignjatovi´ e Parameswaran (2006b) c Cho et al. Lee e Shin (2008) Deng et al. 2010) c Este trabalho Kandemir et al. arquivo de entrada e arquitetura-alvo e ca a T´cnica e Steinke et al. reloc.Tabela 1: T´cnicas de aloca¸˜o em SPM quanto ` abordagem. (2001) Steinke et al. (2006) Janapsatya. (2002b) Avissar. (2004) Mendon¸a (2009. Barua e Stewart (2002) Angiolini et al. (2007) Egger.

Wehmeyer e Marwedel (2004b) Udayakumaran. Bib. Bib. Bib. por meio de fun¸˜es lineares co co dados n˜o-escalares a c Realiza function outlining em la¸os muito acessados. Apl. (2004) Mendon¸a (2009. 2010) c Este trabalho b a Kandemir et al. - T´cnica e Steinke et al. (2006) - - - - - - - PR e BB Trace PR e BB BB (e menor) BB - - Janapsatya. Lee e Shin (2008) Deng et al. Dominguez e Barua (2006) Chen et al. Global n˜o-escalar a C´digo o Bib. (2002a) Verma. Parameswaran e Ignjatovic (2004) Janapsatya. (2001) Steinke et al. (2009) Egger et al. (2010) - - - BB PRc a Limitado b Apenas para acessos a aplica¸˜es baseadas em arranjos.Tabela 2: T´cnicas de aloca¸˜o em SPM quanto aos elementos de programa considerados e ca Dados Global escalar Pilha Apl. Ignjatovi´ e Parameswaran c (2006b) Cho et al. Apl. (2007) Egger. transformando-os em procedimentos c 63 . Barua e Stewart (2002) Angiolini et al. (2002b) Avissar. Bib. Apl. PR e BB BB (e menor) PR ou PR ou BB Heap Apl.

o a a A mudan¸a de granularidade para procedimentos tamb´m agravou c e . A cada procedimento corresponde uma entrada nessa tabela. n˜o ´ todo sistema embarcado que possui e a e uma MMU e. por sua vez. Al´m disso. tendo como referˆncia uma FCA. sua entrada cont´m a a e uma instru¸˜o de desvio incondicional para l´. uma personaliza¸˜o deve ser feita. O requisito de hardware extra (MMU e gerenciador de SPM) foi substitu´ por um gerenciador implementado ıdo via software. Al´m disso. e o Tamb´m decorre dela um certo overhead para lidar com chamadas de e procedimentos via ponteiros.64 O hardware especial garante que n˜o se fa¸a necess´rio conhecer a c a o tamanho da SPM no momento da gera¸˜o do bin´rio otimizado ca a pela t´cnica. cont´m ca a a a e uma instru¸˜o de interrup¸˜o de software que quando executada ser´ ca ca a capturada pelo gerenciador que. como a e unidade m´ ınima de transferˆncia de c´digo entre MP e SPM pela MMU ´ e o e de uma p´gina. ca introduzindo-se um gerenciador em hardware. para evitar fragmenta¸˜o e o desperd´ de espa¸o na SPM. que desta vez trabalha com granularidade de procedimentos. No entanto. (2010). ´ necess´rio agrupar mais do que um BB sob uma mesma a e a p´gina. como a t´cnica somente agrupa sob o e e uma mesma p´gina BBs oriundos de um mesmo procedimento. o a ca ıcio c que gera um novo problema a ser solucionado pelo m´todo: a divis˜o e a do c´digo na regi˜o pageable na menor quantidade de p´ginas poss´ o a a ıvel e com as p´ginas contendo c´digo com boa localidade espacial. a A tabela de desvios elimina a necessidade de hardware extra. Lee e Shin (2008) foram co e sobrepujadas em Egger et al. Isso claramente afeta a localidade u e espacial do c´digo. iniciar´ a transferˆncia a e do procedimento da MP para a SPM. Se n˜o est´. limita o tipo dos elementos considerados para apenas c´digo. porque deve-se primeiro realizar uma busca bin´ria sobre a tabela com os endere¸os de procedimentos paginados a a c fim de descobrir em qual regi˜o de mem´ria o procedimento se encontra. ocorre a desperd´ de espa¸o. e e Algumas limita¸˜es da t´cnica de Egger. a outra ´ similar a uma tabela de desvios (jump a e table). ıcio c Os autores reportam um ganho m´dio de 14% em redu¸˜o de e ca consumo de energia e 16% de ganho em desempenho quando aplicam a t´cnica em uma CBA. atualizar´ a entrada na tabela e a desviar´ para a SPM. mais do que isso. Se o procedimento j´ est´ carregado na SPM. a o para s´ ent˜o trat´-lo de acordo. Informa¸˜es sobre as p´ginas de c´digo s˜o armazenadas co a o a em estruturas de dados em formato de tabela: uma delas cont´m o e endere¸o de cada procedimento residente na regi˜o pageable e o n´mero c a u de p´ginas que ocupa. por´m. para a o diminuir o n´mero de transferˆncias.

ca e pois usa uma heur´ ıstica global que n˜o trata de maneira adequada la¸os a c com BBs que est˜o muito distantes. Os autores validaram a t´cnica sobre dois sistemas embarcados. que cont´m o e a e c´digo alocado sob NOB. economia m´dia de 24% e em desempenho e redu¸˜o de energia para uma CBA. Um grande diferencial desta t´cnica com rela¸˜o `s demais ´ que. comparada a uma ca FCA. de tempo de p´s-compila¸˜o e que trabalha o ca com granularidade de blocos l´gicos. a Redu¸˜o de consumo de energia de 51% e melhoria de desempenho ca de 53% s˜o relatados. Por meio de an´lise de la¸o no grafo. pela co o ´ e primeira vez o problema de particionamento de c´digo entre SPM e MP o foi modelado como um grafo. o Foi a primeira t´cnica a propor modifica¸˜o de hardware de e ca modo a tornar a c´pia de elementos para SPM em tempo de execu¸˜o o ca mais eficiente. seu algoritmo ´ ineficiente.g. a t´cnica apresenta resultados e e sub-´timos porque assume conservadoramente que os procedimentos o paginados sempre necessitam ser alocados na SPM. Outra t´cnica OVB que inclui elementos de c´digo oriundos de e o bibliotecas no espa¸o de otimiza¸˜o ´ a de Janapsatya. tendo como alvo uma UNA e como a e . O c´digo ´ dividido em uma nova regi˜o (pinned ). em m´dia. evitando estas transferˆncias e a e extras. Parameswac ca e ran e Ignjatovic (2004). e Para o primeiro. carregado para a SPM quando a aplica¸˜o ´ o ca e carregada e permanecendo l´ at´ o final da execu¸˜o. Steinke et al. hardware real. Para amenizar este problema. simulado. enquanto que podem ter sido carregados previamente. Al´m disso. Para o segundo. Uma instru¸˜o especialmente criada permite ativar o ca controlador da SPM e copiar um elemento inteiro de uma s´ vez.65 o problema de fragmenta¸˜o e desperd´ de espa¸o na SPM. a t´cnica realiza a extra¸˜o a e ca de procedimentos a partir de la¸os (denominado function abstracting c ou function outlining). obtiveram uma economia m´dia de 19% em e redu¸˜o de energia e 12% em desempenho para uma UNA (comparado ca a uma FCA). ao o contr´rio de outras t´cnicas (e. porque a ca ıcio c t´cnica n˜o realiza agrupamento de procedimentos sobre uma mesma e a p´gina. No entanto. e ca a e pela primeira vez. os a c melhores blocos para SPM s˜o selecionados e os pontos de inser¸˜o da a ca instru¸˜o especial identificados. (2002a) necessita de a e duas instru¸˜es para a c´pia de uma unica palavra). Elementos s˜o a e ca a alocados desta forma quando existe uma certa vantagem em execut´a los da SPM mas o overhead que adv´m da constante reposi¸˜o dos e ca elementos para a SPM ´ consider´vel. Al´m disso. tem-se uma t´cnica h´ e ıbrida. simultaneamente OVB e NOB.

As reloca¸˜es s˜o compostas o ca co a pelo endere¸o da instru¸˜o a ser ajustada.66 referˆncia uma FCA. Esta t´cnica. visando uma sele¸˜o mais e e ca eficiente (mapeamento) dos BBs para SPM. quanto ao tipo e origem dos elementos. realocando os elementos a e de c´digo (sob granularidade de procedimentos) e dados selecionados o para uma se¸˜o pr´pria (. particularmente de dados. aquelas consideram somente elementos de c´digo. que e a n˜o podem ser desprezados (MENDONCA. ca o O patching desta t´cnica. de chamada de procedimentos co e de acesso a dados n˜o ´ um endere¸o absoluto — isso ser´ feito a e c a pelo linkeditor. modificando a dependˆncia simb´lica para que e o aponte para o elemento em SPM. Esta m´trica. Al´m disso. Ignjatovi´ e Parameswaran (2006b) relaxac ram a necessidade de hardware especial de sua t´cnica anterior. e Janapsatya. 2010).spm). 2010) ´ uma t´cnica e c e e de tempo de p´s-compila¸˜o que trabalha com arquivos-objeto (bin´rios) o ca a reloc´veis. e e o s˜o armazenadas em tabela pr´pria. mede a correla¸˜o temporal entre dois BBs. O patching consiste unicamente a o em ajustar as entradas desta tabela que dizem respeito aos elementos mapeados para SPM. o e Eles tamb´m propuseram uma nova m´trica. a ca esta t´cnica n˜o produz um arquivo bin´rio execut´vel. sujeita a erros. pela a¸˜o de reloca¸˜o (que c ca ca ca dita o modo pelo qual o s´ ımbolo ´ convertido para codifica¸˜o bin´ria) e ca a e pela dependˆncia simb´lica (o nome do procedimento ou dado). que pode ser e a a a validado em um simulador. ´ muito e e eficiente gra¸as ` presen¸a da tabela de reloca¸˜es nos arquivos-objeto. denominada e concomitˆncia. ao passo o que esta considera tamb´m dados globais escalares e n˜o-escalares. o alvo de instru¸˜es de desvio. trata-se a ¸ da t´cnica NOB com maior abrangˆncia de elementos at´ o presente e e e momento. abrange um espa¸o de otimiza¸˜o maior do que as descritas c ca anteriormente. a alocar dados e e ´ . de modo e que a c´pia de elementos poderia ser feita via software — muito embora o continuaram a utilizar a c´pia via hardware por motivo de eficiˆncia. De fato. ainda que purae mente NOB. mas ca a a simb´lico. dentre NOBs e OVBs. No entanto. a t´cnica e aloca somente elementos de c´digo — quando comparada a uma FCA. A t´cnica modifica estes arquivos. ´ a unica. o A t´cnica proposta por Mendon¸a (2009. no momento da gera¸˜o do bin´rio execut´vel —. portanto. marcado por uma reloca¸˜o. A economia esperada ´ computada analitie camente e. A redu¸˜o m´dia de consumo de ca e energia relatada ´ de 41% para uma arquitetura-alvo que deve ser vista e como uma UNA — pois muito embora possua cache de dados. Embora todas as t´cnicas discutidas na presente se¸˜o sejam capazes de alocar elementos e ca de biblioteca. c a c co Nestes. estendida pelo presente trabalho.

a Todas estas caracter´ ısticas de Mendon¸a (2009.67 de bibliotecas sem recursos extras de hardware. 2009). BARUA.4 CONSIDERACOES SOBRE AS ABORDAGENS DE ALOCACAO ¸˜ ¸˜ EM SPM Muitas aplica¸˜es foram relatadas para as quais a maioria dos co acessos ` mem´ria se concentram em um espa¸o de endere¸amento a o c c suficientemente pequeno para caber na SPM (MENICHELLI. Contudo. Quando m´ltiplos hot spots n˜o cabem ao mesmo u a tempo na SPM. 2002) (STEINKE et al. Al´m disso. as t´cnicas OVB n˜o se mostram t˜o adequadas ca e a a para manusear bin´rios. uma abordagem OVB de tempo de compila¸˜o conca duzir´ a uma maior economia por meio da explora¸˜o dinˆmica de a ca a propriedades de programa observ´veis no n´ de c´digo-fonte (as quais a ıvel o foram capturadas estaticamente em tempo de compila¸˜o).. 2006). 2001) (STEINKE et al. que n˜o seriam de qualquer forma explor´veis no n´ de c´digo-fonte. a adi¸˜o a e ca de suporte ` granularidade de blocos b´sicos (detalhado no Cap´ a a ıtulo 4) permite buscar maiores economias de energia em sistemas com SPM pequena. quando as aplica¸˜es exibem alta localidade. MARWEDEL.. DOMINGUEZ. 2004b) (UDAYAKUMARAN. dentre as NOBs. WEHMEYER. (2009) conseguem e isto utilizando hardware extra. tornando a complexidade extra da aloca¸˜o OVB desnecess´ria. 2002b) s˜o incapazes de mapear a elementos de bibliotecas ou de software protegido de IPs de terceiros para a SPM. OLIVIERI. BARUA. N˜o obstante sua reconhecida superioridade quando aplicadas em a tempo de compila¸˜o. A aloca¸˜o para SPM em tempo de compila¸˜o funciona mais ca ca naturalmente quando utilizada em conjunto com a abordagem OVB (KANDEMIR et al. nenhuma possui esta aptid˜o. ca a A aloca¸˜o NOB ´ especialmente adequada para tais aplica¸˜es com hot ca e co spots. A potencial ca economia extra em se alocar elementos encapsulados em bibliotecas. 2010) continuam c valendo para a extens˜o proposta neste trabalho. Vale lembrar que as t´cnicas OVB de Cho et al. (2007) e de Deng et al.. 2002a) (VERMA. a a ıvel o acaba sendo encoberta pela economia extra proveniente da aloca¸˜o ca OVB. 2007) (DENG a .. enquanto que. co 2. o e ca STEWART. salvo se hardware dedicado ´ utilizado para a e suportar o gerenciamento dinˆmico da SPM (CHO et al. a abordagem NOB ´ sub-explorada quando aplicada e em c´digo-fonte: t´cnicas de tempo de compila¸˜o (AVISSAR.

tais alocadores de SPM que n˜o consideram e a a mem´ria cache superestimam o lucro. Por a ca este motivo. 2004). De fato.68 et al. 2009) (EGGER. a abordagem OVB leva a uma redu¸˜o significativa ca do total de energia quando aplicada em tempo de compila¸˜o: em ca m´dia. quando comparado com FCAs). Dominguez e Barua (2006). quando comparada com abordagens NOB. . a economia de energia total reportada ´ marginal (em e m´dia. Egger et al. Efetivamente. ca Zhang e Vahid (2003) reportam ganhos de 40% por meio do simples ajuste de parˆmetros da cache para a aplica¸˜o (sem uma SPM). LEE. deve-se esperar e ganhos muito menores que aqueles reportados em Steinke et al. (2010). Por exemplo. 34%.. Dominguez e Barua (2006). em e Udayakumaran. uma vez que a pr´pria cache atua como alocador o dinˆmico. Isto parece ser uma evidˆncia que.. os m´todos a a e NOB podem ser quase t˜o eficazes quanto os m´todos OVB. em Verma. LEE. 2006) (EGGER. 8% para dados em Cho et al. Wehmeyer e Marwedel (2004b). quando voltados para CBAs e lidando com bin´rios.. PARAMESWARAN. quando comparada com FCAs. (2010) reporta essencialmente os mesmos ganhos para mais de metade dos programas avaliados. IGNJATOVIC. SHIN. que n˜o depende a de hardware dedicado. Wehmeyer e Marwedel (2004b) e Udayakumaran. um m´todo consciente de bibliotecas ca e deve preferencialmente adotar uma abordagem NOB. Lee e Shin (2008) e Egger et al. Verma. o que ´ agravado em sistemas o e onde a cache ´ reconfigur´vel ou pr´-ajustada para uma determinada e a e aplica¸˜o (VIANA et al. Esta redu¸˜o ´ menor quando trabalha no n´ de arquivos ca e ıvel bin´rios (em m´dia. SHIN. desde que n˜o negligencie a aloca¸˜o de dados a ca na SPM. 2006) (ZHANG. Por esta a o raz˜o. em sistemas com caches pr´-otimizadas. quando m´todos OVB tˆm como alvo arquiteturas e e com caches. em Steinke et al. Por consequˆncia. ca e o 2010) (JANAPSATYA. visto que arquivos-objeto limitam a manipula¸˜o das proprieca dades de programa necess´rias para o gerenciamento da sobreposi¸˜o a ca de elementos. 21% em Egger et al. Para UNAs. (2002a). Al´m disso. 2003). o impacto de m´todos OVB ´ realmente menor do que o e e reportado para UNAs. 2008) ou se a aloca¸˜o em SPM ´ limitada a c´digo apenas (EGGER et al. evitando muitos acessos para a mem´ria externa. VAHID. na presen¸a e c de caches. e 31%. respectivamente. (2007) e 14% e 24% para c´digo em e o Egger. a e quando compara diretamente um m´todo NOB com um m´todo OVB e e sob exatamente o mesmo ambiente experimental. (2002a). para viabilizar sua maior aplica¸˜o e uma e ca pol´ ıtica de aloca¸˜o mais inclusiva. (2010) quando comparado com a e FCAs). 30%.

(2004). VAHID.69 Infelizmente. ser˜o a emprestadas no¸˜es de Angiolini et al. MOYER. descrita no ca Cap´ ıtulo 3. (2010) para a formula¸˜o do problema-alvo. Embora tal configura¸˜o e ca experimental com um tamanho fixo de cache emule um caso pr´tico (a a otimiza¸˜o de c´digo para mem´rias embarcadas preconcebidas). Mendon¸a (2010) e co c Volpato et al. GOLSTON. at´ onde se tem not´ e ıcia. . 2008). 2003) (VIANA et al. isto ca o o n˜o provˆ uma base para o dimensionamento de mem´rias customizaa e o das ou configur´veis (TALLA. 2007) (MALIK. a CERMAK. Como o objetivo deste trabalho n˜o ´ propor uma nova t´cnica a e e mas reavaliar quantitativamente a bem-conhecida abordagem NOB utilizando a perspectiva da pesquisa recente no ajuste-fino das caches (cache tuning) (ZHANG. 2000). por´m e e a e definido por alguma outra m´trica qualquer. todos os trabalhos em aloca¸˜o de SPM negligenciam o pr´-ajuste de cache: eles reportam ca e resultados normalizados para uma cache de referˆncia cujo tamanho e ou ´ fixo para todos os programas do benchmark ou ´ vari´vel..

70 .

e o o uma mem´ria cache de instru¸˜es ou de dados (I-cache e D-cache. expressado em ciclos de rel´gio.2. co a ´ ca etc. sua faixa de posi¸˜es varia co entre um endere¸o-limite inferior αi at´ um endere¸o-limite superior c e c αi + σi − 1. etc.) ou um contˆiner a e de instru¸˜es (um procedimento. usaremos M para denominar um componente gen´rico de mem´ria. e c acessados no subsistema de mem´ria (UHLIG. Dado o tamanho σi de um elemento Di . . αn ) que representa uma sequˆncia de endere¸os sucessivos. ´ definida como o tempo gasto e o e para acessar uma de suas posi¸˜es. αi . uma estrutura de dados. Taxa de faltas de um elemento candidato.. co A partir deste ponto. co o A capacidade de uma mem´ria.. o qual pode ser a mem´ria principal (MP). ca A latˆncia de uma mem´ria...4. Um trace T ´ uma tupla (α1 . Trace de mem´ria. um bloco b´sico. ´ seu tamanho. uma vari´vel. ca o e α2 . onde αi o denota o i-´simo endere¸o. uma cache de o instru¸˜es. ´ um contˆiner de dados (uma e e constante.. λM . Dado ca um trace T e um elemento candidato Di . e uma SPM.). Defini¸˜o 3. CM . onde: δα = 1 0 se αi ≤ α < αi + σi caso contr´rio a Defini¸˜o 3. EM . Defini¸˜o 3. o co respectivamente) ou uma SPM. sua taxa de faltas ´ o n´mero e u de vezes em que ele n˜o ´ encontrado na cache para todas as referˆncias a e e . especificado o e em bytes. e c Defini¸˜o 3. ´ ca e definida como a energia m´dia gasta na leitura ou na escrita daquela e posi¸˜o. Elemento candidato ` aloca¸˜o. denominado por Di . uma unica instru¸˜o.3.71 3 O PROBLEMA-ALVO Considere-se uma arquitetura baseada em cache (cache-based architecture — CBA) contendo uma mem´ria principal. A energia consumida para acessar uma posi¸˜o de M. Um elemento de ca a ca programa candidato. 1997).1. . uma cache de dados. MUDGE. N´ mero de acessos de um elemento candidato. o n´mero de acessos ` u a mem´ria em T que recaem na faixa de posi¸˜es de Di ´: o co e ai = ∀α|α∈T ∑ δα . ca u Dado um trace T e um elemento candidato Di .

.. ca e pois n˜o se fazem necess´rias instru¸˜es extras (ANGIOLINI et al.: ∀α|α∈T ∑ φα . Quando Di ´ um bloco b´sico. 2010). Di . onde Ecache = EI-cache quando Di ´ um contˆiner de c´digo e Ecache = e e o ED-cache .2.72 a ele em T . O c´lculo de σextra ser´ detalhado na a a a Se¸˜o 4.8. 2010).. caso contr´rio. Quando Di ´ um procedimento ou um dado. uma vez que nee nhuma instru¸˜o extra se faz necess´ria (ANGIOLINI et al. ¸ e a decorre εi > 0. Espa¸o necess´rio para um elemento candidato.e.7. A energia consumida por um acesso a um candidato Di no espa¸o de endere¸amento da MP ´: c c e Ei = Ecache + mi × (EMP + Ecache ).. a Defini¸˜o 3. a ser detalhado na Se¸˜o 4. O ca lucro de energia de um elemento candidato Di quando mapeado para a SPM ´ calculado por: e pi = ai × (Ei − ESPM ) − εi . a a co MENDONCA. . onde σextra ´ o tamanho total das instru¸˜es extras necess´rias para e co a direcionar o fluxo de controle para aquele elemento quando Di ´ um e bloco b´sico alocado em SPM.. 2004. Dn os elementos candidatos acessados por . Lucro (profit) de energia de um candidato. ca Defini¸˜o 3. ca c a O espa¸o wi .4. ¸ Defini¸˜o 3.4.. Sejam D1 . c c Quando Di ´ um procedimento ou um dado. em bytes. onde: φα = 1 0 se Di n˜o se encontra na cache a caso contr´rio a mi = ai Defini¸˜o 3.. necess´rio para alocar um elemento Di em SPM c a ´ e wi = σi + σextra . 2004. tem-se εi = 0. para que o conte´do do elemento seja u acessado no espa¸o de endere¸amento da SPM.. tem-se wi = σi . Energia consumida em um acesso a um eleca mento candidato. ca depois. onde εi ´ o overhead de energia associado com as instru¸˜es extras que e co desviam incondicionalmente o fluxo de execu¸˜o da MP para a SPM e.1.5. Caracteriza¸˜o de espa¸o dos elementos candica ca c datos. de volta para a primeira. . i.6. ca a MENDONCA.

Dn os elementos candidatos acessados por um c´digo embarcado. Defini¸˜o 3. Di . Um ca mapeamento para a uma SPM ´ representado por uma matriz-coluna X = e [x1 .. ... xn ]−1 . Al´m disso. wn ]. c c O problema geral de otimiza¸˜o consiste em determinar quais eleca mentos de programa ser˜o mapeados para a SPM.. O problema-alvo pode ser reformulado como um problema cl´ssico a de otimiza¸˜o combinat´ria chamado Problema Bin´rio da Mochila (0–1 ca o a Knapsack Problem) (KARP. 1981). caracterizados por W e P.. onde wi significa o espa¸o necess´rio c a para alocar o elemento Di em SPM. pi .. Embora muitos m´todos utilizem Programa¸˜o Linear Inteira (ILP).9. . a otimiza¸˜o ser´ feita ca a capturando um padr˜o t´ a ıpico de acessos. caracterizado por um trace de mem´ria T . e um padr˜o de acesso capa turado por um trace T . . ca Como o n´mero de acessos aos elementos depende da computa¸˜o u ca dos algoritmos utilizados no software embarcado.. expresso em bytes... . . Mapeamento de elementos para a SPM.. o problema tamb´m e ca e pode ser resolvido idealmente por meio de Programa¸˜o Dinˆmica... pn ]..10. wi . Sua caracteriza¸˜o de espa¸o ´ dada por uma o ca c e matriz-linha W = [w1 . .... O Problema-alvo ´ solucionado utilizando o algoritmo MINKNAP e ... por tratar-se de um problema NP-completo.. xi . de modo a minimizar a uma fun¸˜o custo.73 um c´digo embarcado. Essa possibilidade levar´ a diferentes instˆncias do a a problema de otimiza¸˜o. ca ca O objetivo pode ser minimizar o tempo de acesso total ` mem´ria ou o a o consumo de energia. maximizar uma fun¸˜o lucro. encontre a aloca¸ao X que maximize a fun¸˜o c˜ ca lucro p(X) = P × X tal que W × X ≤ CSPM A solu¸˜o do Problema-alvo de Otimiza¸˜o por meio de t´cnicas ca ca e exatas pode resultar em tempos de execu¸˜o proibitivos para casos de ca uso reais. ou equivalentemente. os elementos de programa candidatos devem o e ser caracterizados em termos de seus tamanhos. onde pi ´ o lucro pela aloca¸˜o do e ca elemento Di em SPM. .. 1972). onde xi = 1 significa que um elemento Di ´ mapeado e para o espa¸o de endere¸amento da SPM e xi = 0 significa que Di ´ c c e mapeado para o espa¸o de endere¸amento (disjunto) da MP.... Defini¸˜o 3. . conforme formalizado abaixo. Sejam D1 . Problema-alvo de Otimiza¸˜o: Dados um conjunto de elementos ca candidatos Di . em ca a tempo pseudo-polinomial (PAPADIMITRIOU. Caracteriza¸˜o de lucro dos elementos candidaca ca tos. Sua caracteriza¸˜o de lucro ´ denotada por uma o ca e matriz-linha P = [p1 ..

que garante solu¸˜o ´tima e eficiente para o Proca o blema Bin´rio da Mochila. da mesma forma que a t´cnica de Mena e don¸a (2009. 1997).74 (PISINGER. 2010). que foi estendida por este trabalho. c .

75 ˜ ´ 4 EXTENSAO DE UMA TECNICA NOB PARA ˜ DE BLOCOS BASICOS NO ESPACO DE ´ INCLUSAO ¸ ˜ OTIMIZACAO ¸ A t´cnica proposta por Mendon¸a (2009. caso sim. ca u taxa de faltas e o custo energ´tico para o acesso aos candidatos e BBs. a a e c 2010). manipula arquivos-objeto reloc´veis em tempo de a p´s-compila¸˜o. ca ˆ identifica¸˜o do caso de cada bloco b´sico. de modo a habilitar a aloca¸˜o de blocos b´sicos (basic-block ca a allocation — BBA). optou-se por avaliar tamb´m o impacto da varia¸ao da e c˜ granularidade dos elementos de c´digo na abordagem NOB. por utilizar ca a granularidade de procedimentos para definir as fronteiras entre os elementos de c´digo. Aproveitando a desta facilidade. ca ˆ modifica¸˜o do mecanismo de patching para que os BBs mapeados em SPM sejam alocados nesta quando do in´ da execu¸˜o do ıcio ca programa. a A extens˜o implementada para que o c´digo possa ser dividido na a o granularidade de blocos b´sicos (BBs) contemplou os seguintes aspectos: a ˆ identifica¸˜o das instru¸˜es de desvio condicional no c´digo bin´rio. e se o e bloco constitui um la¸o. o Para permitir a explora¸˜o da granularidade de elementos de c´ca o digo. Entretanto. foi necess´rio realizar uma extens˜o na t´cnica de Mendon¸a (2009. O caso ´ determinado ca a e verificando algumas caracter´ ısticas: se possui ou n˜o instru¸˜o de a ca desvio. . Para a tornar isto poss´ ıvel. o O ajuste-fino das caches — fundamento da reavalia¸˜o das t´cca e nicas NOBs proposta por este trabalho —. c ˆ adapta¸˜o do profiler para que este compute o n´mero de acessos. permite uma an´lise mais realista da economia obtida. impea dindo que fatores secund´rios influenciem nesta economia. 2010) considera como e c candidatos elementos de c´digo e dados globais est´ticos (escalares e o a n˜o-escalares). ca co o a para a demarca¸˜o dos blocos. quando precede a aloca¸˜o ca em SPM. a t´cnica de Mendon¸a somente realiza o ca e c aloca¸˜o de procedimentos (procedure allocation — PRA). como alternativa ` PRA. se o desvio ´ condicional ou incondicional. ˆ adapta¸˜o da caracteriza¸˜o de espa¸o e de lucro dos candidatos ca ca c para levar em conta os candidatos BBs. particularmente aqueles originados de bibliotecas.

a e quando BBs s˜o escolhidos como elementos de c´digo. A t´cnica estendida permite manipular dados est´ticos (escalares e a e vetores) e c´digo (ou procedimentos ou BBs). O processo ´ uma especializa¸˜o da t´cnica co e ca e ilustrativa explicada na Se¸˜o 2. 8(b). co a O lado esquerdo das Figuras 8(a). tanto para habilitar este mapeamento como para refletia a lo no c´digo execut´vel consciente de SPM.2 CARACTERIZACAO DOS ELEMENTOS ¸˜ O ponto de entrada do fluxo de trabalho ´ um conjunto de e arquivos-objeto reloc´veis. ap´s o mapeamento daquele BB para SPM. o objetivo ultimo da extens˜o realizada o e ´ a permanece o mesmo da t´cnica original: produzir um arquivo execut´vel e a relocado. c o As instru¸˜es de desvio condicional e incondicional est˜o negritadas. Entretanto. c˜ o conjunto de elementos de programa candidatos (Di ) e seus tamanhos (σi ). algumas poucas propriedades de programa s˜o a a extra´ ıdas destes arquivos para permitir a otimiza¸ao pretendida. Neste passo. A Figura 7 mostra o fluxo o a de trabalho da t´cnica estendida. 8(c) e 8(d). Alguns passos c c s˜o necess´rios. A tarefa mais elaborada desse passo consiste na identifica¸˜o dos ca elementos de programa. o 4. O lado esquerdo de cada figura (` esquerda da seta) mostra a fronteira a de um BB (em borda destacada) e as instru¸˜es que o sucedem no espa¸o co c de endere¸amento da mem´ria principal (MP) antes do mapeamento. a saber.76 ´ E importante esclarecer que na vers˜o estendida da t´cnica. ca 4. um nodo tecnol´gico e um subsistema ca o de mem´ria pr´-especificado. c o O lado direito de cada figura (` direita da seta) ilustra os espa¸os de a c endere¸amento disjuntos. As etapas deste fluxo s˜o detalhadas e a nas se¸˜es subsequentes. A identifica¸˜o de o ca elementos de dados est´ticos e procedimentos ´ direta. os quais podem compreender bibliotecas a est´ticas. 8(c) e 8(d) ilustram as caracter´ ısticas que permitem distinguir os BBs segundo quatro casos: . de maneira que o melhor conjunto de elementos de programa seja mapeado para o espa¸o de endere¸amento da SPM. como retratado pelas Figuras 8(a). 8(b). ´ considerada por vez e como fronteira para os elementos de c´digo. como descrito a seguir. BBs ou procedimentos.1 FLUXO DE TRABALHO Dados uma aplica¸˜o. quatro diferentes a o casos podem ocorrer.1. apea e nas uma granularidade.

a ˆ Caso II (Figura 8(b)).e. O BB termina termina com um desvio condicional cujo alvo ´ o pr´prio BB. Isto ´ frequentemente induzido por estruturas de repeti¸˜o c e ca p´s-testada (do-while) sem estruturas condicionais aninhadas. (originais) Relocação e linkedição Caracterização dos elementos Arquivo executável (original) Caracterização dos componentes de memória Ccache CSPM CSPM {Di} {σ } i {Di} {Di} CMM Estimativa de latência e energia Ecache ESPM EMM λcache λSPM λMM T Profiling {mi} {ai} {Si} {ri} Caracterização de custo e lucro P W Mapeamento Xótimo Patching Arquivosobjeto reloc. O BB n˜o cont´m nenhuma instru¸˜o de a e ca desvio.77 Arquivosobjeto reloc. ele forma uma estrutura e o de la¸o. O BB termina com um desvio incondicional. u co ˆ Caso III (Figura 8(c)). Este caso ocorre geralmente com c´digo que inicializa o vari´veis ou armazena/recupera contextos. Isto ´ tipicamente induzido por estruturas de sele¸˜o de e ca m´ltipla escolha (case/switch) e estruturas de sele¸˜o se-sen~o u ca a (if-else) com m´ltiplas condi¸˜es. (patched) Relocação e linkedição Arquivo executável (relocado) Figura 7: Fluxo de trabalho da t´cnica estendida de aloca¸˜o em SPM e ca ˆ Caso I (Figura 8(a)). i. o .

.....78 Antes do mapeamento MP i Depois do mapeamento MP i Instrução 0 Instrução 1 ..... i js nop .. i s SPM Instrução 0 Instrução 1 . beq $0. $1.. j (i+n+k) Instrução 0 Instrução 1 .. Instrução n+k i+n­1 Instrução n-1 ... $1.. $1. Instrução n+k s+n­1 Instrução n-1 i+n+k i+n+k Acréscimo de espaço em SPM: 0 palavras (b) Caso II Antes do mapeamento MP i Depois do mapeamento MP i Instrução 0 Instrução 1 . Instrução n-2 s SPM Instrução 0 Instrução 1 .... Acréscimo de espaço em SPM: 2 palavras (a) Caso I Antes do mapeamento MP i Depois do mapeamento MP i SPM s Instrução 0 Instrução 1 ... Instrução n-3 beq $0... Acréscimo de espaço em SPM: 2 palavras (c) Caso III Antes do mapeamento MP i Depois do mapeamento MP i Instrução 0 Instrução 1 . Instrução n+k s+n­1 i+n­1 Instrução n-1 ... j (i+n+k) i+n­1 Instrução n-1 ..... Instrução n-2 js nop . i+n+k Instrução n-1 ... Instrução n-3 s SPM Instrução 0 Instrução 1 .. j (i+n+k) js nop . beq $0. Instrução n-3 j (i+n-2) i+n­2 i+n­1 beq $0.. i+n+k js nop ... s i+n­1 i+n Instrução n-1 Instrução n i+n­1 i+n Instrução n-1 Instrução n s+n­1 s+n s+n+1 Instrução n-1 j (i+n) nop . $1.... $1.. . .. Instrução n+k nop i+n+k i+n+k Acréscimo de espaço em SPM: 0 palavras (d) Caso IV Figura 8: Casos que podem ocorrer no mapeamento de blocos b´sicos a para SPM CASE IV: Branch (out) .. beq $0. Instrução n-2 i+n­1 i+n Instrução n-1 Instrução n i+n­1 i+n Instrução n-1 Instrução n s+n­1 s+n s+n+1 Instrução n-1 j (i+n) nop .

os delay slots devem ser considerados sempre que um desvio incondicional ´ adicionado.g. 8(c) e 8(d). Isso ocorre comumente quando os la¸os se e c estendem por mais de um BB (por exemplo. O BB termina com um desvio condicional cujo alvo ´ outro BB. co No espa¸o de endere¸amento da SPM. Estes ajustes est˜o explicados em a maiores detalhes a seguir. delay slots s˜o preenchidos com instru¸˜es de n˜oa co a opera¸˜o (nop). ` direita da seta c˜ a a nas Figuras 8(a). As c c posi¸oes que necessitam de ajuste est˜o hachurados. como muitas c arquiteturas possuem desvios adiados (delayed branches). os BBs que c recaem nos Casos III e IV aparentam ser candidatos mais promissores para mapeamento em SPM quando comparados `queles que recaem nos a Casos I e II. a ca Quando um BB ´ mapeado para SPM. isso depender´ da taxa de invoca¸˜o. somente a r´plica de c c e seu conte´do n˜o ´ suficiente para que o BB possa ser acessado a u a e partir da SPM.79 ˆ Caso IV (Figura 8(d)). Evidentemente. por conseguinte. 8(b). Ajustes fazem-se necess´rios em suas posi¸˜es no espa¸o a co c de endere¸amento da MP e. ˆ Casos I e III: requerem a inser¸˜o de desvio incondicional (jump) ca no final do BB. seu c´digo ´ replicado e o e no espa¸o de endere¸amento da SPM.e. instru¸˜es de um BB precedente). c a ˆ Caso IV: o desvio condicional final ´ transformado em um desvio e incondicional cujo alvo ´ a posi¸˜o daquele desvio no espa¸o de e ca c . o ponto de entrada de um BB c c (i. em estruturas de repeti¸˜o para com estruturas condicionais se-sen~o aninhadas). e Por simplicidade. o que aumenta levemente seu tamanho e. s) do c´digo do BB no espa¸o de ca o c ´ endere¸amento da SPM. Estes ajustes tem os c c seguintes impactos: ˆ Caso II: n˜o necessita de mudan¸as pois o c´digo original j´ a c o a termina com um desvio incondicional (e seus alvos n˜o necessitam a de ajuste nos deslocamentos porque s˜o codificados como endere¸os a c absolutos). E importante perceber que. No espa¸o de endere¸amento da MP. o espa¸o necess´rio. embora as mudan¸as c c c necess´rias dependam do caso do BB. embora pudessem ser preenchidos com instru¸˜es uteis ca co ´ (e. Contudo. ca a Como la¸os tendem a ser executados diversas vezes. sua primeira instru¸˜o) ´ substitu´ por um desvio incondicional ca e ıdo (jump) para a posi¸˜o (digamos. estas consistem basicamente a em possuir um desvio incondicional que salta de volta para a posi¸˜o ca adequada no espa¸o de endere¸amento da MP. eventualmente. no espa¸o da SPM.

4 CARACTERIZACAO DE LUCRO E ESPACO ¸˜ ¸ Para um dado nodo tecnol´gico. Dada a energia m´dia e a latˆncia m´dia de cada componente e e e (EMP . o profiler calcula seu n´mero de acessos ai e sua taxa de faltas mi . tal que: τ : D → {BB. λSPM ). do que resulta um arquivo execut´vel ca ca e a utilizado para fins de profiling. Por meio da execu¸˜o deste execut´vel.4. ESPM . Se c a ca decid´ ıssemos pela execu¸˜o do desvio condicional no espa¸o de enca c dere¸amento da SPM. embora ocasione aumento na energia gasta no espa¸o de enc dere¸amento da MP pelo acesso ` instru¸˜o de desvio condicional. c o A solu¸˜o adotada no Caso IV tem como intuito reduzir o overhead ca de espa¸o na SPM.80 endere¸amento da mem´ria principal. a caracteriza¸ao do lucro e o c˜ igualmente leva em conta a configura¸˜o do subsistema de mem´ria. data} . Ecache . como tamb´m a adi¸˜o de dois desvios incondie ca cionais (um para o alvo do desvio condicional e outro para a primeira instru¸˜o ap´s a sa´ do BB). co 4. conforme as Defini¸˜es 3. Al´m disso. a caracteriza¸˜o de lucro e a de ca espa¸o consistem em encontrar um lucro (pi ) e um espa¸o (wi ) para cada c c elemento candidato (Di ) mapeado para SPM. λMP . Ccache . respectivamente. Dado o trace T . etc.9 co e 3. a caracteriza¸˜o de lucro requer o ca a estimativa de energia consumida (ou do atraso) por acesso para cada componente do subsistema de mem´ria. para cada elemento de programa candidato Di . a ca u tamanho de bloco. λcache . u conforme as Defini¸˜es 3.3 e 3. j´ que a o e a energia m´dia depende dos padr˜es de acesso.3 PROFILING DO PROGRAMA Submetem-se os arquivos-objeto reloc´veis ao ligador para realizar a a reloca¸˜o e edi¸˜o de referˆncias. ca o tal como as capacidades dos componentes (CMP . ca a determina-se o trace T . CSPM ) e outros parˆmetros de configura¸˜o (n´mero de portas. permitindo assim que mais elementos sejam mac peados. proc. associatividade da cache. seria necess´rio n˜o apenas uma mudan¸a no c a a c deslocamento do desvio. ca o ıda 4.8.). Seja τ uma fun¸˜o que mapeia cada elemento de programa Di ca para um tipo de elemento.

o n´mero de vezes que seu ponto de entrada ca u ´ acessado). a 4. seu c´lculo leva em considera¸˜o a energia a ca gasta acessando as instru¸˜es de desvio incondicional (e seus respectivos co delay slots) adicionadas: um desvio da MP para a SPM e outro no caminho oposto. Quando τ(Di ) = {proc. data}. sua taxa de e c invoca¸ao pode ser escrita como ri = Ni + Si . proc e data significam um bloco b´sico.6. tal e c que k = i. e . um procedimento ou a um dado est´tico. digamos Dk .e.81 onde BB. c Seja s o n´mero de delay slots na arquitetura alvo e ri a taxa de u invoca¸˜o do BB Di (i.1) εiSPM = se τ(Di ) = BB sob os Casos I e III caso contr´rio a (4.2. respectivamente.1 Lucro de energia de um bloco b´sico a Da Defini¸˜o 3. Quando τ(Di ) = BB sob o Caso III (la¸o). Considerando os casos de BBs apresentados na Se¸˜o 4. e Para facilitar a visualiza¸˜o do quanto cada espa¸o de endeca c re¸amento (MP e SPM) contribui para o overhead εi . este pode ser c subdividido nas seguintes componentes: εi = εiMP + εiSPM . onde Ni denota o n´mero c˜ u de invoca¸˜es devido `s itera¸˜es do la¸o e Si representa o n´mero de co a co c u vezes que o BB ´ alcan¸ado partindo de um outro BB. respectivamente. onde εiMP e εiSPM representam os overheads de energia nos espa¸os de c endere¸amento da MP e da SPM. o overhead ´ sempre nulo. tem-se que o lucro de energia obtido em mapear ca um elemento para a SPM ´ dado por pi = ai × (Ei − ESPM ) − εi . os ca overheads podem ser escritos como:   (1 + s) ∗ ri ∗ Ei (1 + s) ∗ Si ∗ Ei εiMP =  2 ∗ (1 + s) ∗ ri ∗ Ei (1 + s) ∗ ri ∗ ESPM 0 se τ(Di ) = BB sob os Casos I e II se τ(Di ) = BB sob o Caso III se τ(Di ) = BB sob o Caso IV (4.2) Quando τ(Di ) = BB.4.

c ´ 4. um mapeamento ´timo de elementos para SPM (Xotimo ) ´ encontrado.7. temos que o espa¸o ocupado em SPM quando ca c da aloca¸˜o de Di ´: wi = σi + σextra . ca e Da mesma forma que para o lucro. devido `s instru¸˜es extras que c a co direcionam o fluxo de controle do espa¸o de endere¸amento da SPM c c para o da MP.6 PATCHING DE BINARIOS Dado o mapeamento ´timo. fica claro que apenas ca dois casos de BBs necessitam de espa¸o extra na SPM. 1997). os arquivos reloc´veis originais s˜o o a a alterados (patching) de modo a refletir o mapeamento consciente de SPM.4. 2010). pois as pr´prias posi¸˜es do BB na a e co o co MP s˜o utilizadas. em bytes. ca para o qual existem muitos algoritmos propostos na literatura.82 4. adota-se um eficiente algoritmo de programa¸˜o dinˆmica ca a conhecido como MINKNAP (PISINGER. o espa¸o extra necess´rio para sua aloca¸˜o c a ca em SPM ´ dado por: e σextra = σ jmp + s × σnop 0 se τ(Di ) = BB sob os Casos I e III caso contr´rio a (4. e a 4.3) onde σ jmp e σnop s˜o. expressos em bytes. o e ´ A etapa de mapeamento procede da mesma forma que na t´cnica e de Mendon¸a (2009. Para os outros c dois casos.2 Espa¸o necess´rio para alocar um bloco b´sico c a a Da Defini¸˜o 3. pode-se compreender σextra como um overhead de espa¸o. Para o direcionamento do espa¸o da MP para o da SPM c n˜o se tem acr´scimo de instru¸˜es.5 MAPEAMENTO EM SPM Este passo consiste em resolver o Problema de Otimiza¸˜o Alvo. . Comparando esta equa¸˜o com a Figura 8. bem como para procedimentos e dados. os tamanhos de uma instru¸˜o a ca de desvio incondicional (jump) e de uma instru¸˜o de n˜o-opera¸˜o ca a ca (nop). nenhuma instru¸˜o ca adicional ´ necess´ria. a Para um candidato Di . Neste trabalho. Como resultado. respectivamente.

conforme ilustrado na Figura 8).83 O esfor¸o para realizar o patching aumenta quando elementos de c c´digo s˜o divididos de procedimentos em BBs. Embora um a e BB possua um unico ponto de entrada. Durante reloca¸˜o e co ca linkedi¸˜o. e em c c ca editar a tabela de s´ ımbolos de cada arquivo-objeto. Sempre que um BB ´ copiado.bb0) criada no ca arquivo. . evita-se visitar os desvios condicionais que requerem ajuste de deslocamento. na ordem de MBs). que posteriormente ser´ realocado o ca a para o espa¸o de endere¸amento da SPM. o Por esta raz˜o. entradas de reloca¸˜es que c e co originalmente apontavam para ele s˜o redirecionadas para apontarem a para sua nova se¸˜o de SPM. uma vez que ele poderia ser ´ atingido por BBs distintos e n˜o necessariamente pelo situado em uma a faixa de posi¸˜es vizinhas. Por outro lado. pois est´ atrelado ao tamanho e a da SPM (tipicamente.spm. de acordo com os casos c ilustrados na Figura 8. o patching de um BB n˜o ´ simples. o c´digo do BB ´ ajustado tanto no espa¸o o o o e c de endere¸amento da MP como no da SPM. que ´ muito menor do que o da MP e (tipicamente. mantendo a seu c´digo na MP (apenas sobreescrevendo a posi¸˜o inicial por uma inso ca tru¸˜o de desvio incondicional e as posi¸˜es seguintes que correspondem ca co aos delay slots por n˜o-opera¸˜es. todas as referˆncias nesta tabela s˜o substitu´ ca e a ıdas por endere¸os efetivos. Cada referˆncia simb´lica resultante corresponde a ca e o uma entrada na tabela de reloca¸˜es do arquivo. ca O patching de elementos de dados e de procedimentos ´ realizado e . o patching o a em arquivos-objeto reloc´veis tende a ser mais eficiente do que em a arquivos execut´veis. No entanto. 2010). ¸ O patching de um procedimento consiste basicamente em mover seu c´digo para uma se¸˜o de SPM. alguns KB). Uma vez que o endere¸o final de cada se¸˜o c ca (no arquivo execut´vel) ´ desconhecido antes do tempo de liga¸˜o. o a e ca alvo dos desvios incondicionais que redirecionam para e do espa¸o de c endere¸amento da SPM n˜o podem ser codificados como endere¸os c a c absolutos. Ap´s a c´pia. Cada BB mapeado para SPM tem seu c´digo o copiado para uma se¸˜o de SPM exclusiva (e. em tempo de liga¸˜o. O patching ´ realizado no n´ de arquivos-objeto reloc´veis e e ıvel a cada arquivo contendo um elemento de programa mapeado para SPM necessita de ajustes. necessitaria potencialmente do patching de co muitos deslocamentos de desvios condicionais no c´digo. Ao a co fazer isso. atribui-se uma referˆncia simb´lica para a e e o posi¸˜o desejada. Note que o desperd´ de espa¸o de mem´ria total ıcio c o ocupado pelos BBs originais ´ marginal.g. devido `s facilidades providas pelas reloca¸˜es a a co (MENDONCA. decidiu-se por copiar o BB para a SPM. Ao inv´s disso.

spm.7 GERACAO DE SA´ ¸˜ IDA Depois que todos os arquivos-objeto s˜o submetidos ao patching.84 conforme descrito por Mendon¸a (2010).*) e o co e as realoca para o espa¸o de endere¸amento de SPM. c 4. a . ciente de SPM) corrige cada referˆncia simb´lica. dando origem ao c c arquivo execut´vel otimizado. mescla todas as se¸˜es de SPM (. a o ligador (instrumentado com um script modificado.

pode-se deduzir que a economia resultante da aloca¸˜o em SPM ´ superestimada. Tal sensibilidade ıvel a ca o acarreta grande impacto no total de energia consumida pelo subsistema. (2002a) reportam uma economia m´dia e e de energia de 30%. elas e a a a ca consomem mais energia. No entanto. por isso. a a ca Considerando primeiramente t´cnicas OVB tendo arquiteturas e sem cache (UNAs) como arquitetura-alvo. Steinke et al. induzem maior consumo de energia na cache e na MP). elevando assim o consumo de energia da arquitetura de referˆncia utilizada para normaliza¸˜o dos resultados. Vahid e Najjar (2005) obtiveram diferen¸as de energia de quase 60% pela simples varia¸˜o do tamanho c ca de bloco de uma cache de dados. e FCAs como arquitetura de referˆncia. ´ de se esperar que este ajuste acabe a a e aumentando o total de energia consumida no subsistema de mem´ria. Quando e ca a t´cnica de aloca¸˜o em SPM ´ aplicada sobre a arquitetura-alvo. pois espera-se que sejam alocados em SPM justamente os elementos de programa com maior taxa de faltas na cache (que. Como as caches de referˆncia n˜o foram pr´-ajustadas. Zhang. mas ao mesmo tempo.e. Imagine um subsistema de mem´ria composto por o I-cache e MP. a economia obtida ´ superestimada. o n´mero a o u de acessos ` MP j´ era pequeno. aumentar a energia consumida por acesso. o a que n˜o aconteceria se a cache tivesse sido ajustada ` aplica¸˜o. Essa varia¸˜o no consumo de energia pode ser explicada pelo ca seguinte exemplo. Se as o e caches da arquitetura de referˆncia n˜o est˜o ajustadas ` aplica¸˜o. Verma e Marwedel (2007) de 20% e Egger et al. a resultando em redu¸˜o da energia total consumida no subsistema de ca mem´ria. e a e . i.85 5 AJUSTE-FINO DE CACHES PARA AVALIACAO DA ¸˜ ˜ EM SPMS ALOCACAO ¸ O subsistema de mem´rias de uma arquitetura somente com o caches (FCA) ou de uma arquitetura baseada em cache (CBA) ´ muito e sens´ ` configura¸˜o das caches que o comp˜em. Um a ca aumento na capacidade da cache pode. Para certos programas. Zhang e Vahid (2003) reportam uma economia de 40% pelo simples ajuste de parˆmetros em uma cache configur´vel para a aplica¸˜oa a ca alvo. a e ca e SPM acaba por absorver boa parte da energia consumida pelas caches. pois ca e absorveu parte do consumo de energia de uma cache n˜o-ajustada. Disto. o Quando a aloca¸˜o em SPM despreza o impacto da(s) cache(s) ca no subsistema de mem´ria. (2010) de 21%. diminuir os acessos ` MP. o qual est´ sendo ajustado para uma dada aplica¸˜o. supondo que a taxa de faltas na cache antes do o aumento de capacidade j´ era muito pr´xima de zero. por exemplo.

A captura c˜ a do padr˜o de acesso da aplica¸˜o ´ feita pelo processamento do seu trace a ca e de execu¸˜o. Egger. ca As principais t´cnicas de ajuste-fino de mem´rias cache s˜o enue o a meradas em Viana (2006). para cada programa. verdadeiramente significativos. Quando as arquiteturas-alvo s˜o CBAs. (2007) relatam a economia m´dia de energia de 8% para dados. ´ 5. respectivamente. o Os ganhos s˜o menores mas — pode-se supor — superestimados. favorecendo os ganhos da UNA. algumas t´cnicas ignoram as diferen¸as entre as e e c arquiteturas-alvo e estabelecem uma compara¸˜o direta com uma t´cnica ca e proposta para uma arquitetura diferente da sua. (2006) (UNA) relatam uma economia de energia de 24% sobre Angiolini et al. faz-se necess´ria a escolha apropriada da configua ra¸˜o das caches da arquitetura-alvo. (2004) (CBA). c co obtidas pela varia¸ao de um ou mais parˆmetros da cache. e a Al´m disso. Desta forma ´ e poss´ avaliar adequadamente o impacto da granularidade de c´digo ıvel o e do tamanho da SPM no consumo de energia. Por exemplo. Tal otimiza¸˜o dos ca parˆmetros da cache pode ser feita por meio de t´cnicas de ajuste-fino a e de caches (cache-tuning). deve-se esperar ganhos muito menores que aqueles e reportados. c e ca optou-se por estimar. este ca e espa¸o de projeto pode corresponder a uma ou a diversas configura¸˜es. 14% e 24% para c´digo. de modo que os resultados obtidos ca n˜o sejam mascarados por conta de uma determinada configura¸˜o. pois a as caches tamb´m n˜o foram otimizadas. as principais t´cnicas de ajuste-fino e . ca Por conta disso. as caches de instru¸˜es e co de dados que resultam no menor consumo de energia. Lee e Shin (2008) e e Egger et al. o que n˜o ´ justo. superestimando os resultados. Cho et al. Dependendo da t´cnica. (2010) relatam. A seguir. evidenciando o real impacto da t´cnica sobre o programa otimizado.1 AS TECNICAS DE AJUSTE-FINO DE CACHES As t´cnicas de ajuste-fino das mem´rias cache (cache-tuning) e o procuram estimar o comportamento de um determinado espa¸o de c projeto de caches para uma aplica¸˜o. a ca mas. Em sistemas com ca a caches pr´-otimizadas.86 o ganho da aloca¸˜o em SPM est´ superestimado. pois a presen¸a de cache em uma CBA diminui o potencial a e c de otimiza¸˜o da SPM. sim. e Para evitar que a escolha arbitr´ria dos parˆmetros das caches a a de uma CBA favore¸a os ganhos obtidos atrav´s da aloca¸˜o em SPM. Egger et al.

Por´m. a tamanho de bloco e associatividade. sendo os principais: capacidade da cache. GORDON-ROSS et al. ABRAHAM. 2008). a partir de uma sequˆncia de acessos. denominadas de t´cnicas de e e passagem unica (MATTSON. IGNJA´ TOVIC. GORDON-ROSS et al. Estes dois grupos de t´cnicas. realizada por um a ca simulador de conjunto de instru¸˜es. 2007. 2008).. O conjunto de configura¸˜es de caches a ser simulado ´ c co e determinado pela restri¸˜o quanto aos valores m´ximos e m´ ca a ınimos de alguns parˆmetros da cache. permitem a avalia¸˜o de uma unica configura¸˜o de cache por e ca ´ ca vez e s˜o demasiadamente lentas. 2003). PADUA. nesta ordem (ZHANG. mas apenas adaptar uma das a e existentes. co Na tentativa de solucionar este problema. 1995) (CONTE. HIRSCH. As t´cnicas mais simples s˜o aquelas dirigidas pelo trace de e a endere¸os. a grande maioria das t´cnicas n˜o permite a varia¸˜o e e a ca simultˆnea destes trˆs parˆmetros. por meio da simula¸˜o ca ca da cache simultaneamente ` execu¸˜o do programa. utilizando tamb´m o trace ´ e de endere¸os. caso em a e a que possivelmente se far´ necess´ria mais de uma simula¸˜o para a a a ca cobertura de todo o espa¸o de projeto considerado.. co e por´m. uma vez que neste trabalho a n˜o se pretende propor nova t´cnica.87 de caches s˜o descritas muito brevemente. VIANA et al. 2003) (JANAPSATYA.. o comc e portamento de acertos e faltas para uma dada configura¸˜o. 2007. 1989) (SUGUMAR. 2006a) (VIANA. o que torna seu uso proibitivo para a a explora¸˜o de um espa¸o de projeto contendo centenas ou at´ mesmo ca c e milhares de configura¸˜es de caches diferentes. 1998) (CASCAVAL. TRAIGER. optou-se por implementar e utilizar o m´todo ca e SPCE (VIANA. ´ . VAHID. HWU. GECSEI. c Para o ajuste-fino das mem´rias cache a serem utilizadas na o configura¸˜o experimental. pois permitem a simula¸˜o e a ca de um conjunto de caches de uma unica vez. sendo um ou mais fixos. 2006. VIANA et al. diversos autores propuseram um terceiro grupo de t´cnicas. ao contexto da infraestrutura experimental. PARAMESWARAN. que simulam. por este levar em considera¸˜o os trˆs parˆmetros enumerados ca e a anteriormente em uma passagem unica. Estas t´cnicas s˜o mais interessantes. 1970) (HILL.. 2006. ca Outro grupo de t´cnicas simula n˜o apenas o comportamento e a da cache mas sua intera¸˜o com o processador. ´ SMITH.

o algoritmo mostrado em Gordon-Ross et al. o modelo do CACTI permite a estimativa de uma s´rie de atributos e temporais. c a O trace de endere¸os ´ obtido via simulador (modelo execut´vel) para o c e a processador-alvo MIPS (descrito na Se¸˜o 6.31 (THOZIYOOR et al. energ´ticos e de ´rea desta mem´ria. o m´todo SPCE idene tifica. valores de energia s˜o computadas para cada configura¸˜o de cache. e e ´ 5. Finalmente.. Em sua tese de ca doutorado (VIANA. 2006) (GORDONıvel ROSS et al. ca Para esta implementa¸˜o do m´todo de Viana. Por exemplo.3 IMPLEMENTACAO DO METODO SPCE ¸˜ Com base na literatura dispon´ (VIANA. Viana n˜o apresenta nenhum algoritmo e os a poucos exemplos demonstram-se insuficientes para preencher as lacunas deixadas pelo algoritmo descrito em seus outros trabalhos. enumerados anteriormente. e fornecido ` ferramenta ca a por comunica¸˜o entre processos. 2007) (VIANA et al. e u ca e uma pilha armazenando os endere¸os j´ processados auxilia no c´lculo c a a do n´mero de conflitos. 2008). (2008) n˜o apresenta ina sumos suficientes para viabilizar sua implementa¸˜o.2 O METODO SPCE Dados um trace de mem´ria e restri¸˜es de espa¸o de projeto o co c (tamanho m´ ınimo e m´ximo de cache. usando a ca estimativas de energia obtidas do pacote CACTI 5. SPM e DRAM. foi feita uma implementa¸˜o ca do m´todo SPCE como um programa standalone C++. diversas dificulca e dades tiveram que ser vencidas. e a o . o que ´ usado para a determina¸˜o de acerto u e ca ou falta para o acesso... a configura¸˜o de melhor eficiˆncia energ´tica ´ ca e e e selecionada. tamanho m´ a ınimo e m´ximo de a bloco e maior grau de associatividade permitido). As restri¸˜es de e co espa¸o de projeto s˜o passadas como argumentos via linha de comando.1). Mais detalhes sobre o m´todo SPCE encontram-se no Apˆndice A. Utilizando um o conjunto de mais de 30 parˆmetros de entrada para a caracteriza¸˜o da mem´ria a ca o desejada. Uma estrutura de tabela em m´ltiplas camadas armazena u o n´mero de acertos computados ao longo da execu¸˜o da t´cnica. Uma vez que o trace todo foi analisado. todas as configura¸˜es poss´ c co ıveis dentro do espa¸o de projeto para as quais o acesso ao endere¸o resulta c c em acerto. 2006). 2008) combinado com o n´mero de acertos e faltas derivados da u tabela. (2007) e Viana et al. para cada endere¸o αi do trace.88 ´ 5. Estas lacunas somente foram preenchidas por meio de 1 CACTI ´ um modelo f´ e ısico de mem´rias cache.

a Para contornar estas limita¸˜es. Exemplos ca destes tempos s˜o apresentados no final desta se¸˜o. aliado ao baixo tempo de execu¸˜o m´dio (120s). o que pode ca e c tomar um tempo consider´vel. Uma an´lise mais detalhada. 1998).89 dedu¸˜o e compara¸˜o com os exemplos apresentados. por´m. Para alguns e programas de benchmark relatados.e.. 2008) em rela¸˜o ` ferramenta Dinero2 (HILL et al. mas todos a o e os m´todos de ajuste-fino de caches. que s˜o programas extremamente pequenos e r´pidos. Para a explora¸˜o de ca ca espa¸o de projeto contendo m´ltiplas caches. Isso tudo. a e Para a segunda sugest˜o. ´ a velocidade de execu¸˜o. ca ca Um problema que atinge n˜o s´ o m´todo SPCE. Uma a opera¸˜o de busca ´ realizada para cada endere¸o acessado. VAHID. i.. s˜o c a processados ι endere¸os sequenciais. Os e e ca autores relatam em Viana et al. NAJJAR. O m´todo ´ experimentado sobre um conjunto de e e 9 programas do benchmark Powerstone (SCOTT et al. Viana (2006) prop˜e duas alco o ternativas: uma amostragem (ι/θ ) do trace de endere¸os. uma enorme gama de endere¸os distintos c s˜o processados e necessitam ser armazenados em uma pilha. 2005). a ca A explica¸˜o para tal aumento no tempo de execu¸˜o ´ porque. Dentre estas taxas. Gordon-Ross et al. (2008) uma acelera¸˜o de quase 15 vezes ca (VIANA et al. u . ι = 16/θ = 512 e ι = 64/θ = 2048) conduz a resultados m´dios que diferem por apenas 4% do valor ´timo. e c a assim sucessivamente. Para a primeira sugest˜o. Para n˜o comprometer de nenhuma maneira a estimativa do m´a e 2 Dinero ´ uma conhecida ferramenta dirigida por trace para o c´lculo das taxas e a de acertos e faltas de uma determinada configura¸˜o de cache. contudo. o uso de amostragem levou a erros consider´veis. passa a falsa sensa¸˜o de que a ca e ca t´cnica ´ extremamente r´pida. Viana (2006) n˜o apresenta valores a a fact´ ıveis nem o erro causado por esta restri¸˜o. ca A op¸˜o adotada pelo presente trabalho n˜o foi nem uma nem ca a outra. dependendo do tamanho da pilha. (2007) relatam que a a amostragem de apenas 3% do total de endere¸os (usando as taxas c ι = 4/θ = 128. ca a 1993) e uma acelera¸˜o de quase 2 vezes com rela¸˜o ` uma heur´ ca ca a ıstica de ajuste-fino (ZHANG. e e a a e revela que a explica¸˜o para tal rapidez encontra-se nos programasca alvo escolhidos.. A aplica¸˜o sobre a a ca programas mais realistas (como os relatados na Se¸˜o 6. pode ser enquadrada como t´cnica de c u e ajuste-fino de passagens m´ltiplas (uma para cada cache a ser avaliada). e o ι = 64/θ = 2048 ´ a que apresenta o melhor resultado. ca ca e para programas muito grandes. A causa a n˜o foi identificada pelos autores at´ o presente momento.1 do presente ca trabalho) demanda um tempo de execu¸˜o muito maior. os θ seguintes s˜o ignorados. ou o limite do tamanho da pilha. independentemente da taxa considerada.

Para o programa fft. E. co respectivamente. a u ca ´ 5. e e menor e maior consumo de energia — para cada programa. respectivamente. Estes tempos foram medidos em uma m´quina com quatro-n´cleos.5 IMPACTO DO AJUSTE-FINO NA ECONOMIA DE ENERGIA O algoritmo de ajuste-fino permite a estimativa do consumo de energia de cada uma das caches do espa¸o de projeto considerado. O tamanho de bloco variou entre 8B e 32B. 3 dias e 15 horas. descrita em maiores detalhes na Se¸˜o 6.90 todo. considerou-se desde o mapeamento direto (1) at´ 8-vias. e o da D-cache levou 12 horas. a economia de energia obtida pelo ajuste-fino foi de e 88% para a I-cache e de 80% para a D-cache. Por exemplo. co a associatividade. para o programa basicmath. o ajuste-fino de certos programas levou muito tempo. com todos os valores permitidos para cada e um dos trˆs parˆmetros considerados pela t´cnica SPCE. ca ca 5. Mais sobre os programas-alvo e a a configura¸˜o experimental utilizada encontra-se na Se¸˜o 6. ´ poss´ e ıvel normalizar o consumo das primeiras sobre o das ultimas e estimar o ´ impacto do ajuste-fino de caches na economia de energia para o espa¸o c de projeto considerado. As menores o redu¸˜es foram obtidas para a D-cache de FFT e IFFT : 38% e 37%. o ajuste-fino da I-cache e da D-cache demoraram. Estes resultados corroboram a necessidade do ajuste- . c Determinando-se as caches de melhor e pior eficiˆncia energ´tica — i.e..1. onde os tamanhos de cache e de bloco s˜o expressados em bytes. 2001) para o nodo tecnol´gico (technology node) CMOS de 90nm.1. Em m´dia. As o configura¸˜es s˜o representadas por uma tupla (capacidade da cache. tamanho de bloco). optou-se por paralelizar o algoritmo utilizando diretivas OpenMP.4 DETERMINACAO DAS CACHES PRE-AJUSTADAS ¸˜ O espa¸o de projeto considerado para o pr´-ajuste das mem´rias c e o cache ´ ilustrado na Tabela 3. apresentado na Figura 9. expressa em bytes (B). A capacidade e a e da SPM. variou entre 1K e 8K. Mesmo assim. e A Tabela 4 apresenta os parˆmetros de configura¸˜o obtidos a ca do ajuste-fino das caches de instru¸˜es (I-cache) e dados (D-cache) co para cada programa-alvo do benchmark MiBench (GUTHAUS et al. A maior redu¸˜o foi obtida ca para a I-cache do programa basicmath (pr´ximo de 100%). e quase 19 horas. o ajuste da I-cache levou 2 dias e 15 horas. para a associatividade.

a Capacidade (B) Tamanho de bloco (B) Associatividade 1K 8 1 2 2K 16 4 4K 8K 32 8 Tabela 4: Resultado do ajuste-fino das mem´rias cache o Configura¸˜o ca Programa basicmath bitcount qsort susan edges susan smoothing cjpeg stringsearch dijkstra blowfish enc blowfish dec rijndael enc rijndael dec sha crc32 fft ifft adpcm code adpcm decode gsm toast gsm untoast I-cache (4K.1w) CT 32K 2K 16K 16K 4K 16K 32K 16K 16K 16K 16K 32K 2K 8K 32K 32K 8K 8K 8K 16K .2w) (1K.1w) (2K.2w) (1K. 8 . 8 .1w) (8K.1w) (1K. 8 .1w) (4K. 8 .16.16. 8 .2w) (8K. 8 .16.2w) (4K.16.2w) (4K.2w) (8K.2w) (8K.1w) (2K. 8 . 8 .1w) (2K.1w) (4K.4w) (1K.2w) (1K.1w) (1K. 8 .1w) (4K. 8 .1w) (8K. 8 . 8 .2w) (4K. 8 . 8 .1w) (1K.1w) (8K.2w) (2K.1w) (2K. 8 .1w) (4K.91 Tabela 3: Espa¸o de projeto considerado para ajuste-fino das mem´rias c o cache Min. M´x.16.1w) (1K.2w) (8K. 8 .2w) (1K. 8 . 8 .2w) (2K. 8 . 8 . 8 .1w) (4K.16.2w) (8K.1w) (4K.2w) (8K. 8 . 8 .1w) D-cache (1K. 8 .1w) (4K. 8 .1w) (1K.16.1w) (1K.1w) (8K.2w) (4K. 8 . 8 . 8 . 8 . 8 . 8 . 8 .16.

I-cache Maior economia .D-cache 92 Figura 9: Impacto do ajuste-fino na economia de energia das caches de instru¸˜es e dados co .Maior economia de energia (normalizada para a configuração de pior eficiência energética) 90% 80% 70% 60% 50% 40% 30% 20% 10% 0% 100% Maior economia .

Em sistemas sem o pr´-ajuste a ca e das caches.6 CALCULO DA CACHE UNIFICADA EQUIVALENTE Para correlacionar as capacidades da SPM e das caches pr´e ajustadas. Ent˜o. s˜o certamente ca o a menores do que aquelas avaliadas em sistemas com caches n˜o-ajustadas.4. co a a taxa de faltas combinada ´ o n´mero total de faltas.4. Tal capacidade. respectivamente. Como a T-cache u deve transferir a mesma quantia de bytes que I-cache e D-cache juntas. c ca ca ´ 5. como ser´ mostrado na Se¸˜o 6. ocasionado mais acessos aos n´ ıveis superiores da hierarquia de mem´ria. ´ preciso ter sempre em mente que as economias e apresentadas na Se¸˜o 6. equivalente em termos de taxa de faltas `quelas a previamente ajustadas. kD e kT podem ser interpretadas como a m´dia e do n´mero de bytes transferidos de ou para a MP. o pr´-ajuste a ca e diminui o espa¸o de otimiza¸˜o a ser explorado pela aloca¸˜o em SPM. ıda a ca Assim sendo. ´ conveniente definir a capacidade de uma cache unificada e equivalente (T-cache). Seja LS a fra¸˜o do n´mero de instru¸˜es executadas ca u co que representam instru¸˜es de carga (load ) e escrita (store). considera-se que a taxa de faltas e a capacidade de uma cache s˜o inversamente proporcionais. o que leva a: CT = CI × mI +CD × mD mT (5. = mD ×CD . = mT ×CT As constantes kI . Sejam mI and mD as taxas de faltas locais da I-cache e D-cache.93 fino previamente ` aloca¸˜o em SPM. dividido pelo e u n´mero total de acessos para ler instru¸˜es ou ler/escrever dados: u co mI + LS × mD (5. o Para alguns casos.e. ´ calculada e como segue.1) 1 + LS Por simplicidade. a que acabam por consumir mais energia por acesso e sofrem mais faltas. uma quantia consider´vel dessa economia — sen˜o toda ela a a — teria sido atribu´ intuitiva e indevidamente ` aloca¸˜o em SPM. a mT = kI kD kT = mI ×CI . i.2) . denotada por CT .2. tem-se kT = kI + kD . medidas ap´s o ajuste-fino.

94 A ultima coluna da Tabela 4 descreve as capacidades das caches ´ equivalentes unificadas.1 e 5. .2 para co cada programa. obtidas a partir das Equa¸˜es 5.

utilizou-se o linkeditor a a ld dispon´ no pacote GNU Binutils (BINUTILS. uma escolha apropriada para o sistema embarcados com capacidade limitada de mem´ria. opcionalmente. a qual ´ a mesma de outros trabae lhos. assumiu-se o uso de uma mem´ria off-chip Micron o MT48H8M16LF low-power SDRAM. utilizou-se a biblioteca soft-float para co emular estas instru¸˜es por outras de matem´tica inteira. como Deng et al. uma SPM. ıvel O ambiente de simula¸˜o utilizado consistiu de um modelo execa cut´vel do processador e um modelo do subsistema de mem´ria. a o a 1 Ferramenta implementada por Rafael Westphal. 2004)) gera o trace de co endere¸os acessados. 2010).1 CONFIGURACAO EXPERIMENTAL ¸˜ Para a avalia¸˜o do impacto do pr´-ajuste das mem´rias cache.1) combinado com a a biblioteca newlib (RedHat Inc. Os principais parˆmetros desta mem´ria s˜o: CMM = 128MB.. 2007). Para gerar o os arquivos execut´veis a partir dos reloc´veis. Lee e Shin (2006) e Egger et al. o qual serviu de entrada para os seguintes artefac tos computacionais: o algoritmo de ajuste-fino.95 6 VALIDACAO EXPERIMENTAL E RESULTADOS ¸˜ 6. utilizou-se da seguinte infraeso trutura. a Como MP. utilizando os seguintes componentes: uma mem´ria principal o o (MP) externa (off-chip). com exce¸˜o de barramentos de o ca interconex˜o. O a o modelo execut´vel do processador MIPS (um simulador do conjunto de a instru¸˜es gerado pela ADL ArchC (RIGO et al. do suba sistema de mem´ria como um todo. Alexandre Keunecke I. de Mendon¸a e Daniel Pereira Volpato. (2009). caches de instru¸˜o e de dados (n´ ca ıvel 1) e. Este modelo (pr´-validado) a o e permitiu a composi¸˜o de distintas arquiteturas (do subsistema de meca m´ria). uma implementa¸˜o reduzida da ca biblioteca padr˜o da linguagem C. o profiler e o modelo parametriz´vel do subsistema de mem´ria1 . Os arquivos-objeto reloc´veis foram produzidos utilizando o coma pilador cruzado (cross-compiler ) gcc (vers˜o 4. Tamb´m permitiu a estimativa do consumo e de energia dinˆmica de cada componente — por conseguinte. c .4. ca e o bem como da granularidade de c´digo. que previne otimiza¸˜es que rea ca co sultem em aumento do tamanho de c´digo. Egger. a o Como o modelo execut´vel do processador (descrito abaixo) n˜o suporta a a instru¸˜es de ponto-flutuante. A compila¸˜o co a ca utilizou o parˆmetro de otimiza¸˜o -Os. (2006). pr´pria para sistemas embarcados.

do mesmo benchmark. o Os experimentos foram realizados em uma m´quina com procesa sador Intel Xeon E5430 (quad-core) 2. A rela¸˜o dos programas bem como uma ca breve descri¸˜o de sua fun¸˜o s˜o apresentados na Tabela 5. e barramento da mem´ria operando a 100MHz. 32-bit). 2001).e. o Considera-se que a MP ´ organizada como uma mem´ria larga — e o i. 2008). Esta organiza¸˜o permite que um bloco seja ca transferido das caches sempre de uma unica vez. 6.3 (THOZIYOOR o et al. ´ apresentado na segunda coluna da Tabela 6..6.. para um nodo tecnol´gico de 90nm. (2010) para uma mem´ria diferente. a infraestrutura de compilador cruzado (cross-compiler ) e simulador de conjunto de instru¸oes utilizada impediu o profiling de alguns dos c˜ programas do benchmark Mibench (GUTHAUS et al.. a Para as mem´rias cache e SPM. sem a necessidade de ´ acessos extras ` MP. Kannan et al. O tamaca ca a nho do arquivo execut´vel de cada programa (inclu´ a ıdas as bibliotecas est´ticas). Ao cono e tr´rio dos trabalhos anteriores. a No caso de a I-cache e a D-cache possu´ ırem tamanhos de bloco diferentes. Lee e Shin (2008) e Egger et al. denominados large. empregouo ca se uma FCA (com I-cache. D-cache e MP externa) como arquitetura de mem´ria de referˆncia (reference memory architecture . . a largura de banda da MP e a largura do barramento de interconex˜o a da MP com o processador s˜o do mesmo tamanho do bloco das caches. Egger. rodando o sistema operacional Ubuntu GNU/Linux (kernel 2. os parˆmetros dependentes de o a tecnologia (consumo de energia por acesso e tempo de acesso) foram obtidos atrav´s do modelo f´ e ısico de mem´rias CACTI 5. avaliou-se a energia consumida por duas arquiteturas de mem´ria distintas. considera-se o maior deles. Os valores o de energia e latˆncia modelados foram os mesmos relatados naqueles e trabalhos — os quais. 8V. Para fins de normaliza¸˜o.. quando compilado na infraestrutura mencionada anteriora mente. Para cada programa.2 GERACAO DOS EXPERIMENTOS ¸˜ O conjunto de programas-alvo consistiu-se de 20 programas pertences a todas as seis classes de aplica¸˜es do benchmark Mibench co (GUTHAUS et al.66GHz com 4GB de mem´ria o principal. (2007). (2009).REF). 2001)2 . adotou-se uma referˆncia particular para a e 2 Apesar de a t´cnica utilizada ser capaz de realizar a aloca¸˜o em SPM para todos e ca os benchmarks propostos. s˜o tamb´m os mesmos adoa e tados por Cho et al.31. Os parˆmetros e a de entrada aplicados em cada programa foram retirados dos casos de teste correspondentes. coincidentemente.96 VDD =1.

exceto que utiliza o modo de suaviza¸ao. Usa o cifrador rijndael para descriptografar blocos. a Aplica a Inversa da Transformada R´pida de Fourier sobre um arranjo de dados. a Codifica uma amostra de voz usando a Modula¸ao Diferencial Adaptativa por C´digo de Pulsos c˜ o (ADPCM). a Realiza uma Verifica¸ao de Redundˆncia C´ c˜ a ıclica (Cyclic Redundancy Check ) sobre um arquivo. c˜ c˜ Usa o algoritmo quick sort para ordenar um grande arranjo de strings. Aplica o algoritmo de dispers˜o (hashing) SHA (Secure Hash Algorithm). c˜ Compacta¸ao de imagens usando o algoritmo JPEG de compress˜o com perda de dados. O mesmo que o anterior. sem suporte usual de hardware em sistemas embarcados. a Aplica o algoritmo de Dijkstra para caminho de custo m´ ınimo sobre um grafo grande. Usa o cifrador blowfish para criptografar blocos. O mesmo que o anterior. Pacote para reconhecimento de bordas e cantos em imagens de ressonˆncia magn´tica do c´rebro. exceto que trata-se da descodifica¸ao. e a a Testa as opera¸oes de manipula¸ao de bits do processador. a e e Usa o modo para bordas. sem sensibilidade ` caixa (case insensitive). Usa o cifrador blowfish para descriptografar blocos.Tabela 5: Descri¸˜o dos programas de benchmark utilizados ca Programa Descri¸˜o ca basicmath bitcount qsort susan (edges) susan (smoothing) jpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rjindael (dec) sha crc32 FFT IFFT ADPCM (enc) ADPCM (dec) GSM (toast) GSM (untoast) S´rie de c´lculos matem´ticos simples. c˜ Codifica uma amostra de voz usando o padr˜o GSM (Global Standard for Mobile). c˜ a Procura por certas palavras em frases. a O mesmo que o anterior. exceto que trata-se da descodifica¸ao. Usa o cifrador rijndael para criptografar blocos. c˜ 97 . Aplica a Transformada R´pida de Fourier sobre um arranjo de dados.

98 cada programa de benchmark. os mapeamentos ´timos foram procurados o sob dois cen´rios distintos — aloca¸˜o de procedimentos (procedure a ca allocation . uma vez que os resultados poderiam a ser influenciados pela escolha desse conjunto. submeteram-se todos os programas selecionados ao profiler para os dados de entrada mencionados na Se¸˜o 6. com parˆmetros de cache pr´-ajustados a e conforme a Tabela 4. CT e 2CT . deve-se correlatar a economia ca obtida da aloca¸˜o em SPM com propriedades do programa. 1 CT .e.EVA). de modo ca a fornecer informa¸ao util aos arquitetos de projeto e desenvolvedores c˜ ´ de ferramentas de automa¸˜o de projeto eletrˆnico (Eletronic design ca o automation — EDA). Como arquitetura de mem´ria sob avalia¸˜o o ca (memory architecture under evaluation . 1 CT . independentemente de sua origem (da aplica¸˜o ou de a ca bibliotecas). 6.PRA) ou aloca¸˜o de blocos b´sicos (basic blocks allocation ca a BBA) — e para as 6 diferentes capacidades de SPM. e que n˜o necessita de hardware dedicado. 1 CT . empregou-se a abordagem NOB descrita nos Cap´ ıtulos 3 e 4. a qual considera como candidatos tanto elementos de c´digo como o dados est´ticos. utilizou-se uma CBA que consiste na adi¸˜o de uma SPM ` REF. ´ Os valores claramente indicam que os programas apresentam hot . ca A primeira propriedade extra´ a partir de profiling foi o percenıda tual de acessos que s˜o acomod´veis em uma determinada capacidade.2. Para cada programa. e Para cada programa. a SPM coexiste com ca a as caches pr´-ajustadas e a MP externa. O 8 4 2 valor de CSPM para cada programa ´ apresentado na Tabela 7. 1997). i. determinadas pelo dimensionamento da co capacidade da SPM (CSPM ) como m´ltiplo da capacidade (CT ) da cache u 1 equivalente unificada (T-cache): 16 CT . a simples avalia¸˜o da economia m´dia para um conjunto de programas qualquer ca e seria muito limitada e question´vel. a a como mostram as ultimas cinco colunas da Tabela 6. Para uma avalia¸˜o apropriada. Para encontrar tais mapeamentos. foram e avaliadas 6 varia¸˜es da CBA.3 CARACTERIZACAO DOS PROGRAMAS-ALVO ¸˜ Como o impacto da aloca¸˜o em SPM na redu¸˜o de energia ´ ca ca e fortemente dependente das propriedades dos programas-alvo. a A solu¸˜o ´tima do Problema Alvo de Otimiza¸˜o (formalizado ca o ca no Cap´ ıtulo 3) foi encontrada pelo algoritmo MinKnap (PISINGER. Para extrair estas propriedades de programa.

0% 34.5% 96.3% 97.4% 93.3% 99.0% 96.3% 94.0% 97.5% 98.0% 57.9% 31.9% 97.7% 53.8% 100.5% 88.5 1 2 4 8 basicmath bitcount qsort susan (edges) susan (smoothing) cjpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rijndael (dec) sha crc32 fft ifft adpcm (enc) adpcm (dec) gsm (toast) gsm (untoast) M´dia e .0% 84.6% 34.4% 76.8% 90.3% 97.0% 100.3% 100.0% 98.5% 29.2% 98.5% 95.4% 76.1% 96.0% 98.9% 95.6% 91.9% 99.7% 29.9% 78.5% 98.2% 97.0% 94.4% 94.5% 99.3% 72.5% 93.5% 64.2% 93.5% 99.7% 100.7% 52.8% 95.5% 66.4% 98.3% 100.0% 93.6% 44.6% 93.8% 88.0% 46.1% 75.0% 90.0% 96.5% 72.6% 91.4% 88.8% 97.0% 100.2% 88.0% 94.2% 68.0% 100.2% 67.4% 95.8% 85.1% 68.5% 100.5% 94.9% 57.2% 92.3% 65.0% 95.6% 85.5% 54.8% 99.7% 86.4% 65.0% 88.4% 75.4% 98.9% 72.0% 99.0% 70.7% 100.3% 99.2% 94.8% 54.4% 96.9% 58.9% 44.9% 94.4% 100.Tabela 6: Percentual de acessos acomod´veis em diferentes capacidades de uma mem´ria qualquer a o Capacidade da mem´ria (KB) o Tamanho 138KB 114KB 170KB 193KB 193KB 241KB 128KB 176KB 38KB 38KB 143KB 143KB 116KB 112KB 147KB 147KB 112KB 112KB 177KB 177KB 172KB 66.9% 82.0% 99.0% 98.2% 88.9% 91.1% 40.9% 78.3% 99 Programa 0.

100 Tabela 7: Capacidade da SPM utilizada para cada configura¸˜o e ca programa CSPM (B) Programa basicmath bitcount qsort susan (edges) susan (smoothing) jpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rjindael (dec) sha crc32 FFT IFFT ADPCM (enc) ADPCM (dec) GSM (toast) GSM (untoast) CT 16 2K 128 1K 1K 256 1K 2K 1K 1K 1K 1K 2K 128 512 2K 2K 512 512 512 1K CT 8 4K 256 2K 2K 512 2K 4K 2K 2K 2K 2K 4K 256 1K 4K 4K 1K 1K 1K 2K CT 4 8K 512 4K 4K 1K 4K 8K 4K 4K 4K 4K 8K 512 2K 8K 8K 2K 2K 2K 4K CT 2 16K 1K 8K 8K 2K 8K 16K 8K 8K 8K 8K 16K 1K 4K 16K 16K 4K 4K 4K 8K CT 32K 2K 16K 16K 4K 16K 32K 16K 16K 16K 16K 32K 2K 8K 32K 32K 8K 8K 8K 16K 2CT 64K 4K 32K 32K 8K 32K 64K 32K 32K 32K 32K 64K 4K 16K 64K 64K 16K 16K 16K 32K .

estes ca resultados indicam que programas contendo hot spots n˜o apenas s˜o a a bastante comuns. Estas evidˆncias a e s˜o confirmados por tabela similar exibida em Menichelli e Olivieri a (2009).1) Para capturar as propriedades dependentes das granularidades de c´digo. ca a Tabela 6 apresenta evidˆncias de que a aloca¸˜o NOB ´ provavelmente e ca e uma abordagem pragm´tica para muitos programas.2. Para identica a ficar os elementos considerados hot spots de um programa. pelo o menos 90% dos acessos poderiam acontecer no espa¸o de endere¸amento c c de uma SPM de 4KB. como estes trechos frequentemente acessados podem ser alocados em SPMs de capacidade relativamente pequena.e. e a u H = {Di | ai > a + 3σ } ¯ n (6. respectivamente.3%. Outra propriedade extra´ foi a taxa de faltas global dos canıda didatos (m) para cada programa. a ca ¯ a m´dia e o desvio padr˜o do n´mero de acessos. para outra implementa¸˜o da biblioteca libc (que n˜o a newlib) ca a e para um menor conjunto de programas. Como a taxa m´dia de faltas dos BBs e que formam um procedimento deve ser equivalente ` taxa de faltas do a pr´prio procedimento. s˜o relatados e a a i∈H i=1 nas demais colunas da Tabela 8. o que corresponde a 2. m ´ independente da granularidade de c´digo o ¯ e o selecionada. pois concentram a maior parte dos acessos em uma capacidade muito pequena de mem´ria. outro assumindo blocos b´sicos (BBA). dada pela Equa¸˜o 6. avaliaram-se os elementos cujo n´mero de acessos ´ muito superior ao n´mero m´dio u e u e de acessos. Diante da variedade de programas e dom´ ınios de aplica¸˜o. realizou-se profiling adicional para dois cen´rios distintos: o a um assumindo procedimentos (PRA) como elementos candidatos para aloca¸˜o em SPM. Em outras palavras. conforme a Equa¸˜o 6.101 spots. do tamanho e do programa. m= ¯ (∑n ai × mi ) i=1 (∑n ai ) i=1 (6. por exemplo. que o programa crc32 exibe a maior frequˆncia de hot spots combinado com uma das menores taxas de e . para cada um dos cen´rios. i. onde a e σ s˜o. Para 16 dos 20 programas analisados. h = ( ∑ ai )/( ∑ ai ).2) O n´mero absoluto de hot spots (|H|) e sua frequˆncia de ocoru e rˆncia. em m´dia. Pode ser observado. sem a necessidade de alterar dinamicamente sua aloca¸˜o.1 e reportada ¯ ca na segunda coluna da Tabela 8.

7% 89.8% 93.5% 67.45% 0.0% 42.6% 46.3% 24.03% 2.8% 62.4% 61.8% 64. .84% 1.28% 5.10% 0.7% 84.88% 2.00% 1.09% 2.6% 62.40% 0.3% 57.5% 65.5% 37.7% 65.0% 98.6% |H| 4 2 4 2 1 4 1 1 2 2 1 1 1 1 4 4 1 1 2 1 h 62.1% 95.5% 31.22% 0.102 Tabela 8: Propriedades extra´ ıdas para caracteriza¸˜o dos programasca alvo BBA PRA Programa basicmath bitcount qsort susan (edges) susan (smoothing) cjpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rijndael (dec) sha crc32 fft ifft adpcm (enc) adpcm (dec) gsm (toast) gsm (untoast) onde: m: ¯ |H|: h: m ¯ 5.09% 2.8% 93.7% 85.54% 0.5% 65. N´mero de elementos candidatos classificados como hot u spots.6% Taxa de faltas global dos candidatos.1% 60.10% 5.9% 92. Frequˆncia de ocorrˆncia dos elementos candidatos clase e sificados como hot spots.42% 0.9% 57.7% 46.6% 79.5% 71.50% 2.0% 56.75% 8.59% 2.6% 61.2% 95.0% 66.00% |H| 11 8 8 12 1 14 2 5 2 2 4 3 7 4 11 11 7 6 3 11 h 47.2% 69.3% 63.7% 72.32% 0.5% 38.7% 76.9% 84.1% 45.98% 2.

4. o normalizada para a arquitetura de mem´ria de referˆncia. etc. — s˜o analisados nas se¸˜es subsequentes. a co 6. ´ dada por o e e EN = EEVA /EREF . a Diversos aspectos destes resultados — relacionados ao dimensionamento da SPM. que apresenta a menor e a maior economia. respectivamente. ocupa¸˜o = wN × 100. Entretanto. o a Tamb´m o espa¸o ocupado em SPM. ´ 6. e apresentada na Tabela 9. ca Os valores m´dios de economia de energia e taxa de ocupa¸˜o para e ca cada capacidade de SPM s˜o apresentados graficamente na Figura 10. ´ apresentado na Tabela 10 para estes e mesmos casos.4 ANALISE DOS RESULTADOS A energia consumida pelo subsistema de mem´ria em cada caso.e. seus distintos n´ a ca ıveis de localidade conduzem a padr˜es de economia muito diferentes. A (taxa de) ocupa¸˜o da SPM pode ser determinada a ca partir dos valores normalizados. ´. O aumento de economia proporcionado pelo dimensionamento da SPM para estes programas. Os valores m´ ınimo e m´ximo de economia m´dia observada a e foram de 15% a 33% para PRA. foram avaliados 240 casos (20 programas × 6 capacidades de SPM × 2 cen´rios de a aloca¸˜o. usando abordagem PRA. pol´ ıtica de aloca¸˜o. taxa de faltas. contudo. susan (smoothing) e adpcm (dec). 39 e 94 pontos percentuais. para os programas stringsearch. a economia variou bastante com o tamanho da SPM. normalizado para sua cae c pacidade (wN = wEVA /CSPM ). Apesar de mostrar uma frequˆncia igualmente alta de hot spots. e o programa sha apresenta. 39. conforme varia-se o o tamanho da SPM. sha. Esses e os demais valores s˜o a ilustrados na Figura 11. i. uma das maiores taxas de faltas.4. conforme pode ser observado na Figura 10. a economia n˜o varia tanto de acordo com o tamanho a da SPM.103 faltas. e de 25. . e de 17% a 30% para BBA. A economia corresponde a uma redu¸˜o de energia. Ao todo. a qual ca ca pode ser determinada a partir dos valores normalizados (economia = (1 − EN ) × 100). Todos os valores de energia reportados referem-se apenas ao subsistema de mem´ria (e n˜o a valores totais do sistema). taxa de ocupa¸˜o ca ca da SPM. Como ser´ mostrado na Se¸˜o 6.1 Sensibilidade da economia ao dimensionamento da SPM Olhando-se simplesmente para a m´dia calculada para o conjunto e de programas.

88 0.00 0.92 1.91 0.92 0.73 0.79 0.83 0.86 0.83 0.84 0.92 0.30 0.78 0.98 1.79 0.72 0.85 0.00 0.78 0.67 .99 0.81 0.96 0.70 basicmath bitcount qsort susan (edges) susan (smoothing) cjpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rijndael (dec) sha crc32 fft ifft adpcm (enc) adpcm (dec) gsm (toast) gsm (untoast) CT 16 0.92 0.23 0.72 0.84 0.78 0.49 0.75 2CT 0.86 0.10 0.85 0.83 0.79 0.04 0.55 0.Tabela 9: Energia normalizada para a configura¸˜o de cache pr´-ajustada ca e EN (BBA) Programa CT 0.11 0.98 0.47 0.10 0.40 0.90 0.86 1.83 0.44 0.87 0.91 0.99 0.78 0.83 0.95 0.93 0.86 0.45 0.88 0.79 0.90 0.78 0.91 0.72 0.95 0.99 0.69 0.93 0.73 0.80 0.88 0.56 0.78 0.91 0.91 0.80 EN (PRA) 104 CT 4 0.28 0.88 0.11 0.69 0.79 0.68 0.84 0.84 0.95 0.76 0.95 0.99 0.97 0.27 0.44 0.69 CT 2CT 0.80 0.99 0.97 0.49 0.05 0.91 0.97 0.66 0.04 0.79 0.40 0.87 CT 4 0.99 0.91 0.72 0.58 0.90 0.81 0.23 0.52 0.93 0.80 0.92 0.11 0.64 0.10 1.87 0.92 0.71 CT 16 0.28 0.89 0.99 0.71 0.89 0.75 CT 2 0.94 0.45 1.67 0.72 0.06 0.79 0.87 0.04 0.78 0.84 0.85 0.95 0.71 0.99 0.99 0.99 0.93 0.70 0.84 0.96 0.72 0.10 0.29 0.33 0.10 0.05 0.93 0.95 0.81 0.92 0.92 0.30 0.74 0.92 0.90 0.73 0.87 0.22 0.40 0.92 0.69 CT 2 0.91 0.91 0.72 0.94 0.91 0.97 0.21 0.99 0.96 0.40 0.92 0.91 0.89 0.75 1.95 0.45 0.48 0.86 0.99 0.99 0.66 0.91 0.99 0.78 0.99 0.69 0.84 0.91 0.78 0.73 0.63 0.78 0.73 0.76 M´dia e 0.83 0.00 0.49 0.97 0.00 0.99 0.99 0.05 0.85 CT 8 0.73 0.20 0.87 1.04 0.79 0.00 0.70 0.83 0.99 0.22 0.01 0.70 0.86 0.92 0.04 0.92 0.39 0.95 0.93 CT 8 0.87 1.87 0.84 0.96 0.09 0.28 0.68 0.49 0.99 0.40 0.83 0.99 0.71 0.75 0.79 0.95 0.06 0.96 0.08 0.92 0.69 0.92 0.78 0.

Tabela 10: Ocupa¸˜o da SPM ca wN (PRA) CT 0,81 1,00 0,45 0,80 1,00 1,00 0,13 0,63 0,57 0,64 0,97 0,56 1,00 0,72 0,71 0,68 0,69 0,70 1,00 1,00 0,95 0,75 0,52 1,00 1,00 0,98 0,99 0,40 1,00 0,91 0,32 1,00 0,68 0,07 0,31 0,28 0,31 0,47 0,27 1,00 0,30 0,36 0,34 0,34 0,35 1,00 0,62 2CT CT 1,00 1,00 1,00 1,00 1,00 1,00 0,39 1,00 0,90 0,90 1,00 0,70 1,00 1,00 1,00 1,00 0,77 0,77 1,00 1,00 0,92 2CT 0,75 1,00 0,99 0,69 1,00 1,00 0,19 0,84 0,43 0,45 0,55 0,35 1,00 0,49 0,65 0,64 0,39 0,39 1,00 0,83 0,68

Programa

basicmath bitcount qsort susan (edges) susan (smoothing) jpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rjindael (dec) sha crc32 FFT IFFT ADPCM (enc) ADPCM (dec) GSM (toast) GSM (untoast) 1,00 0,98

CT 16 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 8 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 4 1,00 1,00 1,00 1,00 1,00 1,00 0,61 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 2 1,00 1,00 1,00 1,00 1,00 1,00 0,27 1,00 1,00 0,78 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 16 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 8 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 4 1,00 1,00 1,00 1,00 1,00 1,00 0,79 1,00 1,00 1,00 0,88 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 2 1,00 1,00 1,00 1,00 1,00 1,00 0,79 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00

105

M´dia e

1,00

Economia de energia sobre a referência Ocupação normalizada para capacidade da SPM 90% 80% 70% 60% 50% 40% 30% 20% 10% 0%

100%

Ct/16

Ct/8 Ocupação (PRA)

Ct/4

Ct/2 Capacidade da SPM Economia de energia (PRA)

Ct

2Ct

Ocupação (BBA)

Economia de energia (BBA)

106

Figura 10: Economia m´dia de energia e taxa m´dia de ocupa¸˜o por capacidade de SPM e e ca

107

usando abordagem PRA, obtidas pelo dimensionamento da SPM, bem como a diferen¸a m´dia, cujo valor ´ de aproximadamente 18%. c e e Atrai muita aten¸˜o o resultado da aloca¸˜o para o programa ca ca adpcm (dec), cujas economias m´ ınima e m´xima observadas sob PRA a s˜o de 2% e 96%. Isto pode ser explicado pelo seguinte: adpcm (dec) a cont´m uma estrutura de dados (sbuf) frequentemente acessada na e MP por conta de sua alta taxa de faltas (msbu f = 0.999) e seu grande n´mero de acessos (asbu f = 13305600), sendo respons´vel por 95% da u a energia consumida pelo sistema de mem´ria da REF. Uma vez que o o tamanho de sbuf ´ maior do que a capacidade das menores SPMs e (CT /16 < CT /8 < σsbu f = 2000B), a economia resultante ´ marginal. T˜o e a logo essa estrutura possa ser alocada nas SPMs maiores, a economia torna-se extremamente alta. Estes resultados mostram o qu˜o sens´ a ıvel ao dimensionamento da SPM alguns programas podem ser. 6.4.2 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica para ca e e uma determinada capacidade de SPM Para um determinado tamanho de SPM, PRA e BBA conduzem essencialmente ` mesma economia m´dia. Todavia, dentre todos os a e casos avaliados, PRA conduz ` maior economia na maioria (61%) a deles, BBA em 20%, e ambas empatam nos 19% restantes. Alguns casos particulares merecem coment´rios. a De um lado, para o programa sha, as economias de BBA prevalecem para todos os tamanhos de SPM. Isto pode ser explicado da seguinte maneira. Sob PRA, ´ imposs´ alocar os dois procedimene ıvel tos mais acessados (sha update e sha transform) nas SPMs menores (CT /16 < CT /8 < σsha update < σsha trans f orm ). Entretanto, sob BBA, os BBs mais acessados destes procedimentos cabem nestas SPMs pequenas, permitindo maiores economias. Para as SPMs maiores, uma estrutura de dados muito acessada (W) participa da aloca¸˜o: como ambas as ca pol´ ıticas podem aloc´-la, ambas conseguem economias maiores. Embora a PRA possa agora mapear sha update e sha transform para as SPMs maiores, BBA ainda consegue melhores resultados porque uma pequena fra¸˜o do c´digo destes procedimentos reside em hot spots: sob BBA os ca o BBs que correspondem ao c´digo pouco acessado s˜o substitu´ o a ıdos por outros BBs com maior lucro. Por outro lado, para o programa crc32 praticamente n˜o ocorre a economia, independentemente de capacidade da SPM e de pol´ ıtica de

100% 80% 60% 40% 20% Diferença média 0% -20% -40% Menor economia (PRA) Maior economia (PRA) 108 Figura 11: Sensibilidade da economia de energia ao dimensionamento da SPM (usando abordagem PRA) .

Alguns poucos programas obtiveram maior redu¸˜o de consumo ca . sha. as duas pol´ ıticas resultaram no mesmo valor de economia de energia. ıda a ca 6. A raz˜o ´ que. o programa crc32 experimentou uma economia ca de energia de 94% para a I-cache e de 88% para a D-cache pelo ajutefino das caches.3 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica para ca e e um determinado programa A Figura 12 mostra a maior economia de energia obtida para cada um dos programas de benchmark considerados. mI = 0. CT ]. 6. O primeiro programa apresentado. uma parcela dessa economia teria sido a e atribu´ indevidamente ` aloca¸˜o em SPM. Se as caches ca n˜o tivessem sido pr´-ajustadas. a taxa de faltas dos a a candidatos continua pequena (m = 0. a capacidade de SPM que levou ao menor consumo de energia reside no intervalo [CT /2. conforme mostrado pela Figura 13. 2CT ]). O ajuste-fino diminuiu a taxa de faltas das caches. e dentro de todo o intervalo consideca rado ([CT /16. PRA resultou em menor consumo de energia para 70% de todos os programas. Mesmo descartando-se o efeito devido aos elementos n˜o-aloc´veis (de pilha e de heap).4.05%. em 2 destes (susan (smoothing) e gsm (toast)) a capacidade que permitiu uma maior redu¸˜o do consumo de energia foi ca de 2CT . e no outro programa (adpcm (enc)) foi de CT /4. Conforme ca apresentado na Se¸˜o 5. devido ao ajuste-fino das ca a e caches. ou seja. ´ o unico e ´ programa para o qual BBA resultou em maior economia do que PRA (cujo comportamento foi explicado anteriormente). o qual pode ser usado como “regra de ouro” para o dimensionamento da SPM em CBAs. Dos 3 programas restantes. os 14 programas apresentados a seguir.5. utilizando as duas pol´ ıticas de aloca¸˜o suportadas.09%).109 aloca¸˜o (BBA ou PRA). ¯ O efeito do pr´-ajuste das caches aqui ´ interessant´ e e ıssimo: a otimiza¸˜o induzida pelo ajuste-fino deixa pouqu´ ca ıssimo espa¸o c para uma economia adicional via aloca¸˜o em SPM.4.09%). Para os 5 programas seguintes. a configura¸˜o REF exibe uma taxa de faltas extremamente ca baixa (mD = 0. o que impossibilita maiores ganhos via aloca¸˜o em SPM.4 Capacidade ´tima da SPM o Em 85% dos programas (17/20).

utilizando BBA e PRA.Maior economia de energia (normalizada) 100% 90% 80% 70% 60% 50% 40% 30% 20% 10% 0% BBA PRA Figura 12: Maior economia de energia. para cada programa 110 .

Da capacidade de SPM de CT /4 para o intervalo da capacidade ´tima. para sistemas que executem mais de um programa. percebe-se que quando a capacidade da SPM passa e de CT /8 para CT /4 ocorre o maior aumento m´dio de economia de e energia. e Al´m disso. o . estas capacidades pequenas podem ser descartadas do espa¸o de c projeto da SPM. Entre ca estas capacidades ocorre aumento significativo de economia de energia para os programas sha e adpcm (decode). para ambas as pol´ ıticas de aloca¸˜o. pois todos estes programas apresentaram consumo equivalente para SPMs de capacidades maiores.CT /8]). al´m disso. a economia de energia varia o pouco (2% para BBA e 5% para PRA). Como. em m´dia. 2Ct] Capacidade da SPM Figura 13: Capacidades de SPM que propiciam maior economia de energia de energia tamb´m para SPMs de capacidade pequena ([CT /16. e Entretanto. Esta capacidade pode ser usada como regra para sistemas embarcados com restri¸˜o de ´rea.111 20 18 Quantidade de programas ntidade 16 14 12 10 8 6 4 2 0 [Ct/16. a economia e de energia destes programas n˜o varia muito com o dimensionamento da a SPM. esta maior redu¸˜o de energia n˜o foi exclusividade destas ca a capacidades. Ct/4] [Ct/4. Ct] [Ct. em torno de 8%. Isto permite que maiores economias de energia sejam obtidas. Ct/2] [Ct/2. levando ca a ainda assim a uma economia satisfat´ria.

menor a utiliza¸˜o da SPM sob BBA. Para esta capacidade de SPM. 96% da SPM ´ ocupada sob PRA e 85% sob BBA.112 6. conforme indicado pelas e Defini¸˜es 3. especialmente para programas com taxa de faltas relativamente alta. exceto para elementos faltando frequentemente nas caches (para os quais mi × EMP ´ maior. Sob BBA e SPMs grandes.CT ]).5 e 3. enquanto BBA resulta em SPMs menos povoadas: a em m´dia. PRA utiliza as capacidades quase ao m´ximo. co Em suma. ca Para os 10 programas com menor m.6). A explica¸˜o ¯ e e ca para este comportamento ´ que.4. porque o overhead ca de um candidato (εi ) pode ser visto como um limiar de lucro (pi > 0 ⇒ ai × (Ei − ESPM ) > εi na Defini¸˜o 3. apresentada na Figura 14.6. ao contr´rio de PRA.4. a economia m´dia ´ de 23%. quando a SPM e a cache equivalente e tem tamanhos compar´veis.7 Determina¸˜o de um escopo para utiliza¸˜o de BBA ca ca Tal subpovoamento em SPMs grandes indica que BBA pode valer a pena em arquiteturas com SPMs pequenas. para SPMs grandes. e e A chave para este fenˆmeno ´ a localidade.6 Ocupa¸˜o das SPMs ´timas ca o Dentro do intervalo contendo a maioria das capacidades ´timas de o SPM para cada programa ([CT /2. cujo limiar nulo (εi = 0) frequentemente a permite aloca¸˜o completa (apesar do lucro marginal de muitos dos ca procedimentos alocados). Esta . como ESPM ∼ Ecache . digamos CSPM ∼ CT . Quanto menor a o e taxa de faltas. os lucros tornam-se marginais (CSPM ∼ a CT ⇒ Ecache − ESPM ∼ 0). a m´dia ´ de 43%. 6. 6. ¯ e e enquanto nos 10 programas com maior m. ca este limiar s´ pode ser atingido por alguns BBs com alta taxa de o faltas. Novamente. ´ poss´ observar e ıvel uma correla¸˜o entre a economia de energia e a taxa de faltas global ca dos candidatos.5 Correla¸˜o entre economia de energia e taxa de faltas ca para SPMs grandes Considere-se o comportamento de programas para SPMs grandes. e de modo que uma maior taxa de faltas permite maior economia.4. a aloca¸˜o ca em SPM ´ dominada por elementos frequentemente acessados na MP. a economia de energia foi medida usando a pol´ ıtica de aloca¸˜o PRA.

para SPMs ca grandes (CSPM ∼ CT ) Taxa de faltas global dos candidatos 20% 113 .100% 9% 8% 7% 6% 5% 4% 3% 2% 1% 0% 10% 90% 80% 70% 60% 50% 40% 30% Economia de energia normalizada 10% 0% Economia de energia Taxa de faltas global (m) _ Figura 14: Correla¸˜o entre economia de energia e taxa de faltas global dos elementos candidatos.

Outras destas vari´veis n˜o puderam ser equiparadas devido ca a a ao pouco detalhamento na descri¸˜o da configura¸˜o experimental da ca ca grande maioria dos trabalhos correlatos. tipo de MP (on-chip ou off-chip).8 Compara¸˜o com trabalhos correlatos ca Estabelecer uma compara¸˜o direta com outros trabalhos exige ca uma configura¸˜o experimental equivalente. quando CSPM ´ limitada para [CT /16.1). o que raramente ´ vi´vel em ca e a trabalhos que envolvem muitas vari´veis como: conjunto de instru¸˜es a co (ISA) do processador. etc. a percentagem de casos com energia m´ ınima por configura¸˜o cresce de 20% para 28%. uso ou n˜o de a emula¸˜o de ponto-flutuante. ca 6. como implementa¸˜o da libc para sistemas embarcados. e c Dentro do intervalo [CT /16. BBA resulta na melhor economia de energia somente para um programa. foram tomadas algumas medidas para c amenizar o problema de uma compara¸˜o direta.4. A infraestrutura experimental utilizada ca n˜o permite que se estime a energia total consumida pelo sistema. Logo. e o Para contornar esta limita¸˜o e permitir que os resultados de ca energia do subsistema de mem´ria (EMem ) deste trabalho sejam compao rados aos resultados de energia total do sistema (ETotal ) apresentados na literatura. BBA consegue melhor economia para e 3 programas (sha. ca Apesar destas diferen¸as. Para tais vari´veis.1).114 evidˆncia pode ser refor¸ada a partir de outra perspectiva. 2CT ]. Contudo.CT /4]. por este ser amplamente ca difundido. susan (smoothing). buscou-se a uma configura¸˜o usual e realista. Contudo. como a utiliza¸˜o de ca ca uma MP tamb´m utilizada nos trabalhos correlatos (como descrito na e Se¸˜o 6.3) . escolheu-se o ca pacote newlib (conforme descrito na Se¸˜o 6. Por exemplo. algumas destas diferen¸as n˜o puderam ser amenizadas c a pela configura¸˜o experimental. Al´m disso. implementa¸˜o ca para sistemas embarcados da biblioteca libc utilizada. considerou-se um fator de proporcionalidade k dado por: k= EMem ETotal (6. a infraestrutura experimental permite que seja mensurado apenas o consumo energ´tico do subsistema de mem´ria. pois a ela n˜o disponibiliza um modelo com precis˜o de ciclos (cycle-accurate) a a do processador. do e primeiro para o segundo intervalo. como segue. sempre que poss´ ca ıvel. gsm (toast)).

. Estes resultados s˜o a melhores do que a economia total relatada pelas t´cnicas OVB de Cho e et al. os a resultados de economia de mem´ria relatados por este trabalho s˜o o a medidos em um subsistema de mem´ria cujas caches foram ajustadas o previamente ` aloca¸˜o em SPM. 01. Dominguez e Barua (2006) mostram-se inferiores. 98 ≤ k ≤ 1. CHO et al. 2007. SHIN. respectivamente.115 A an´lise de diversos trabalhos correlatos (ANGIOLINI et al. EGGER. a 2004. (2007). E. a o ı Assim sendo. ca Uma compara¸˜o com t´cnicas OVB para CBAs. Wehmeyer e Marwedel (2004b) e Udayakumaran. Deve-se ressaltar que.. conforme j´ foi mostrado. a aloca¸ao em SPM induz economia e c˜ semelhante no consumo de energia do subsistema de mem´ria e do o processador. o que permite a compara¸˜o direta entre EMem e ETotal sem ca preju´ ızos quanto `s conclus˜es da´ derivadas. estabeleceu-se uma compara¸˜o com t´cnicas tamca e b´m propostas para CBAs e que tamb´m operam em arquivos bin´rios. (2010). o pr´a ca a e ajuste das caches diminui o impacto da aloca¸˜o em SPM. por e a e exemplo. quando comparados com as t´cnicas OVB propostas para arquiteturas sem cache (UNAs) de e Verma. 2010) permitiu estimar 0. Finalmente. e . ao contr´rio dos trabalhos correlatos. 2008. Ou seja. que s˜o de a 8%. 14% e 24%. relatam uma economia total de 30%. revela que a economia de mem´ria m´dia deste trabalho o o e ´ t˜o boa quanto a economia destas t´cnicas. mas que operam ca e em c´digo-fonte. EGGER et al. Isto ´ explicado porque economias e estimadas para UNAs tornam-se superestimativas para CBAs devido ` a interferˆncia das caches. e e a A economia m´dia de mem´ria obtida por este trabalho varia entre e o 15% a 33% para 6 capacidades distintas de SPM. LEE. Lee e Shin (2008) e Egger et al. (2002a). conforme apresentado em mais detalhes no Apˆndice B. os resultados deste trabalho. Steinke et al. Egger..

116 .

O cap´ co ıtulo encerra-se com perspectivas para trabalhos futuros.7. Outro indicativo desta necessidade ´ a consider´vel varia¸˜o nos e a ca parˆmetros das configura¸˜es de caches pr´-ajustadas pelo algoritmo a co e de ajuste-fino. Todas estas conclus˜es s˜o detalhadas nas a ca o a Se¸˜es 7. realizada por esta disserta¸˜o. u ˆ 7. e apenas o trabalho de Falk e Kleinsorge (2009) apresenta resultados para um maior n´mero de programas. O conjunto de 20 programas e o de benchmark utilizados para experimenta¸˜o.2 IMPORTANCIA DO AJUSTE-FINO A economia marginal obtida por alguns programas mostra que a SPM ´ in´cua em alguns casos espec´ e o ıficos. ca Dentre todos os trabalhos reportados na literatura at´ o momento. bem como dos 240 casos ca avaliados.117 ˜ 7 CONCLUSOES E PERSPECTIVAS Este cap´ ıtulo apresenta conclus˜es globais sobre a reavalia¸˜o o ca experimental das t´cnicas NOB. apresentadas conclus˜es sobre o a o ajuste-fino das mem´rias cache e o impacto de sua utiliza¸˜o como etapa o ca anterior ` aloca¸˜o em SPM.1 EVIDENCIA EXPERIMENTAL SOLIDA O grande n´mero de casos avaliados permite derivar conclus˜es a u o partir de evidˆncias experimentais s´lidas. O resultado das configura¸˜es pr´-ajustadas atesta a co e afirma¸˜o feita por Zhang e Vahid (2003) de que os parˆmetros mais ca a . Tal fato. e que t˜o somente uma cache a bem ajustada seria suficiente para prover uma economia de energia bastante satisfat´ria.1 a 7. Tais e ca conclus˜es s˜o v´lidas apenas para arquiteturas com SPM baseadas em o a a cache (CBAs). de acordo ca a com os resultados obtidos. constituem n´mero bem superior ` maioria dos relatados u a pelos demais trabalhos de aloca¸˜o em SPM encontrados na literatura. n˜o podendo ser aplicadas para arquiteturas sem caches a (UNAs) antes de maiores estudos. ainda. por si. Tamb´m faz considera¸˜es sobre o e co dimensionamento da SPM (para as 6 capacidades de SPM consideradas) e a pol´ ıtica de aloca¸˜o (procedimentos ou blocos b´sicos). ca ˆ ´ 7. S˜o. apresentadas na Se¸˜o 7. comprova a necessidade do ajusteo fino das caches no processo de melhoria da eficiˆncia energ´tica de um e e sistema embarcado.6.

Isto evita que uma sele¸˜o particular de programas ou de tamanhos ca de SPM possa influenciar a generalidade da an´lise dos resultados a experimentais. ˆ 7. 7. A associatividade das caches teve varia¸˜o um pouco maior do ca que o tamanho de bloco. a taxa de faltas.118 importantes s˜o o tamanho da cache. pela associatividade.1 Impacto do dimensionamento Neste trabalho. de 4 vias. 8 CT . embora algumas caches tenham sido ajustadas como associativas de 2 duas e. 2 CT . a maior economia m´dia foi a e . seguido pelo tamanho de bloco e. 4 CT . a capacidade da SPM (CSPM ) foi dimensionada como um m´ltiplo da capacidade da cache pr´-ajustada equivalente u e (CT ). sem o predom´ ınio de nenhum valor. No caso de BBA. Houve predom´ ınio das configura¸˜es com co mapeamento direto.4 DIMENSIONAMENTO DA SPM 7. A capacidade de ambas as caches (I-cache e D-cache) variou bastante. a finalmente. Isto permitiu que as e co conclus˜es pudessem ser feitas sobre capacidades da SPM diretamente o relacionadas com uma propriedade dos programas-alvo. O tamanho de bloco variou pouco: 16 dos 20 programas (tanto para instru¸˜es como para dados) tiveram suas caches ajustadas para um co tamanho de bloco de 8 bytes. Os programas restantes foram ajustados para 16 bytes e nenhum dos programas para 32 bytes. seis tamanhos distintos de SPM foram considerados: 1 1 1 1 16 CT . algumas poucas. CT e 2CT O c´lculo da economia m´dia de energia para cada um destes 6 a e tamanhos de SPM (considerando os programas do benchmark MiBench) mostrou que a diferen¸a entre a maior e a menor economia m´dia de c e energia foi consider´vel. Ao todo.4. englobando todos os valores de tamanho poss´ ıveis no espa¸o c de projeto.3 IMPORTANCIA DA CORRELACAO ENTRE TAMANHO DA ¸˜ ´ CACHE PRE-AJUSTADA EQUIVALENTE E TAMANHO DA SPM Teve fundamental importˆncia a fixa¸˜o das capacidades de SPM a ca como m´ltiplos da capacidade da cache equivalente unificada (sobre u as caches pr´-ajustadas de dados e instru¸˜es).

Contudo. Assim. sem c preju´ ` eficiˆncia energ´tica do sistema.CT /8] pode ser descartado do espa¸o de projeto de CBAs. sha. onde SPMs maiores levam a um maior consumo de energia. .4. Quando o sistema embarcado tiver restri¸˜o severa de ´rea. o dimensionamento proporcionou uma melhora ainda mais significativa na redu¸˜o de consumo de energia. Para alguns programas. ca 7. Para CBAs. o paradoxo n˜o se configura. para o qual houve redu¸˜o de energia de apenas 2% no pior caso. ele a o pode ser utilizado como ponto de partida para explora¸˜o de redu¸˜o ca ca de consumo de energia pelo dimensionamento da SPM. o intervalo ca a o [CT /16. para uma e determina¸˜o mais r´pida da capacidade ´tima da SPM. Ou seja. ele pode ser utilizado como diretriz para o dimensionamento de SPMs visando a maior redu¸˜o de energia poss´ ca ıvel. ca Sob pol´ ıtica PRA. os resultados observados sustentam que. enquanto no melhor caso ca a redu¸˜o foi de 96%. uma ca a SPM com capacidade de CT /4 pode ser adotada como diretriz. notadamente. a maior economia foi de 33% (CSPM = CT ). contudo. as SPMs conseguem acomodar os elementos de baixa localidade que a cache n˜o conseguiria a acomodar. o programa adpcm (dec). a economia praticamente dobrou com o aumento da capacidade da SPM1 . ao passo que a menor foi de 15% (CSPM = CT /16). para permitir um compromisso satisfat´rio entre ´rea no circuito integrado e o a economia de energia. nos casos em que a capacidade ´tima de SPM n˜o se encontra neste o a intervalo.CT ]. ızo a e e 1 A priori esta conclus˜o pode parecer paradoxal quando confrontada com a a literatura. Neste intervalo obteve-se a maior redu¸˜o de conca sumo de energia para 17 dos 20 programas-alvo. e portanto. ela certamente encontrar-se-´ pr´xima dele. Conforme observado nos resultados. visto que a maioria dos trabalhos a correlatos tratam de arquiteturas-alvo somente com SPM (UNAs). Para PRA. susan (smoothing) e.2 Diretrizes para dimensionamento O pr´-ajuste das mem´rias cache permitiu a identifica¸˜o do e o ca intervalo de capacidades de SPM que levam `s maiores redu¸˜es de a co energia: [CT /2.119 de 30% (CSPM = CT ). ao passo que a menor foi de 17% (CSPM = CT /16). Al´m disso. destacam-se os programas stringsearch.

5. Averiguou-se que a economia de energia ´ proporcional ` taxa de faltas. permite a ca c aloca¸˜o de v´rios elementos com lucros muit´ ca a ıssimo pequenos.4. Entretanto. encontraram-se evidˆncias de que e isto geralmente n˜o ocorre: em m´dia. Adicionalmente.5. PRA obteve maior redu¸ao de energia que BBA para 70% dos programas. ´ 7.. em m´dia.CT /4]).2 Aloca¸˜o de blocos b´sicos (BBA) ca a A pol´ ıtica BBA apresentou. percebe-se que BBA apresentou maior economia de energia somente para o programa sha. conduzem a uma maior economia de energia. em m´dia.3 SPMs grandes e as taxas de faltas A correla¸˜o entre economia de energia e taxa de faltas foi inca vestigada para SPMs grandes (i. que consomem a a a grande quantidade de energia. ainda que marginal. considerando-se cada programa com SPM no intervalo [CT /16. a aloca¸˜o de candidatos e ca com grande taxa de faltas evitar´ v´rios acessos ` MP. Por outro lado. o limiar de lucro (overhead ) nulo de PRA. [CT /16. Analisando-se os resultados de energia para o intervalo de SPM [CT /16. resultados equivalentes e a PRA. os programas e a com maior taxa de faltas apresentaram maior economia de energia. restringindo o .120 7. desta forma. Para estes casos. Em termos de eficiˆncia energ´tica. CSPM ∼ CT ). quando somados.e. 2CT ]. Estes lucros. as duas pol´ a e ıticas mostraram-se equivalentes.1 Aloca¸˜o de procedimentos (PRA) ca Os resultados comprovam que a pol´ ıtica de aloca¸˜o de maior ca eficiˆncia energ´tica ´ PRA. Surpreendeu a eficiˆncia de PRA sobre SPMs pequenas (digae mos. PRA mostrou-se superior a e e BBA para uma determinada capacidade de SPM. ao mesmo tempo que leva a uma ocupa¸˜o muito maior do espa¸o em SPM. 2CT ].e. Este comportamento ´ esperado pois.5 POL´ ITICA DE ALOCACAO (GRANULARIDADE DE CODIGO) ¸˜ 7. De modo e geral. permitindo maior economia em 61% dos casos e empatando em 19% deles. os resultados de econoe e e e mia m´dia sejam apenas levemente superiores aos de BBA. embora. c˜ 7. i. a intui¸˜o diria que BBA deca veria suplantar PRA.

pode-se verificar que a abordagem NOB n˜o est´ ultrapassada. . resultando em uma menor ocupa¸˜o da SPM. mostrando que possuem uma aplica¸˜o efetiva para viabilizar um maior espa¸o ca c de otimiza¸˜o (incluindo elementos de bibliotecas) para a redu¸˜o de ca ca energia em sistemas que n˜o fazem uso de hardware dedicado para a gerenciamento de SPM. ca resultando em maior economia. mesmo para e SPMs grandes. ca ´ ¸˜ 7. susan (smoothing) e gsm (toast). 2CT ]. e neste intervalo BBA apresenta maior economia para 3 programas — sha. Neste caso.121 intervalo para [CT /16.6). e e apresentando maior economia m´dia para CSPM = CT /16. para CBAs. Os resultados obtidos ap´s o ajuste-fino das a a o caches reabilitam a abordagem NOB diante das OVBs. o lucro da aloca¸˜o destes elementos ulca trapassa o limiar de lucro da pol´ ıtica BBA (apresentado na Se¸˜o 6. Os resultados permitiram identificar o escopo de maior eficiˆne cia energ´tica para BBA como sendo a uni˜o de SPMs pequenas com e a programas-alvo que apresentam o seguinte comportamento: elementos candidatos frequentemente acessados que exibem taxas de faltas relativamente altas. ca Diante de tudo isso. de 15% a 33% para SPMs com capacidade entre e [CT /16. Em especial.4.CT /4] (o que equivale a SPMs pequenas). Esta economia ´ melhor ou t˜o boa quanto aquelas repore a tadas por abordagens OVB que manipulam bin´rios. O limiar de lucro de BBA impede que candidatos de lucro muito pequeno sejam alocados. fazem da e abordagem NOB uma escolha pragm´tica para a aloca¸˜o de SPMs a a ca partir de bin´rios. a combinada com sua independˆncia de hardware dedicado. Al´m disso. em m´dia. Sua simplicidade.6 REAVALIACAO EXPERIMENTAL DAS TECNICAS NOB A PAR´ TIR DE ARQUIVOS BINARIOS A economia obtida sob uma abordagem NOB que considera bibliotecas foi. pode-se afirmar que as economias obtidas resultam unica e ´ exclusivamente da aloca¸˜o em SPM. a Como as caches foram dimensionadas previamente ` aloca¸˜o a ca em SPM. observase que BBA teve uma eficiˆncia energ´tica levemente superior a PRA. BBA possui uma vantagem sobre PRA.

conforme proposto por Mena don¸a (2009. estes e a dados dever˜o ser tratados em n´ de c´digo-fonte. 2006) (EGGER et al. o menor c ca povoamento da SPM (resultante do limiar de aloca¸˜o de BBA) ´ muito ca e conveniente. ca o ca o BBA geralmente parece n˜o valer a pena frente a PRA. e no tempo de p´s-compila¸˜o a o ca (arquivos-objeto reloc´veis). foram identia ca ficadas duas t´cnicas que fazem extra¸˜o de procedimentos (function e ca outlining) a partir de la¸os (UDAYAKUMARAN. outra possibilidade seria a e incluir o suporte a dados dinˆmicos. . 2010) (ainda n˜o implementado). a Esta t´cnica mista parece ainda mais promissora quando combie nada com a aloca¸˜o de c´digo sob BBA. continuariam sendo manipulados c´digo e a o dados est´ticos. Isto permite que BBs frequentemente acessados (cujo limiar de lucro ´ maior do que zero) sejam transformados e em procedimentos frequentemente acessados (com limiar de lucro igual a zero).122 7.7 PERSPECTIVAS Na an´lise da literatura sobre aloca¸˜o em SPMs. o que deve proporcionar uma maior economia de energia. 2010). Deste modo. DOMINGUEZ. Para a aloca¸˜o de c´digo. Para que possa ser manc a tida a caracter´ ıstica da t´cnica de n˜o-uso de hardware dedicado.. teriaa ıvel o se uma t´cnica de tempo misto: em tempo de compila¸˜o (arquivos-fonte) e ca seriam manipulados os dados dinˆmicos. a quando dados dinˆmicos s˜o inclu´ a a ıdos no espa¸o de otimiza¸˜o. Entretanto. Como um dos trabalhos futuros. BAc RUA. vislumbra-se a avalia¸˜o ca do uso de extra¸˜o de procedimentos a partir de la¸os no contexto da ca c t´cnica NOB desta disserta¸˜o. e ca Para aumentar a efic´cia da t´cnica. assim concedendo a PRA as vantagens de BBA sobre SPMs pequenas. permitindo que mais dados dinˆmicos sejam alocados em a SPM.

[S. In: Proc. p.. W. 2004. <http://www. CHO.: s. Scratchpad memory: design alternative for cache on-chip memory in embedded systems. NY. USA: ACM. of the International Conference on Compilers.: s. 2003.n. and Synthesis for Embedded Systems (CASES). Combining trace sampling with single pass methods for efficient cache simulation. [S. et al. In: Proc. USA: ACM. O.n. G. F. ACM. D. STEWART. The GNU Binutils Website. et al.gnu. 195–206. Estimating cache misses and locality using stack distances. ACM Transactions on Embedded Computing Systems (TECS). refinements and performance evaluation.. In: Proceedings of the 15th Annual International Symposium on Computer Architecture.: s. 1. p. p. BINUTILS. Compilers. W. New York. BANAKAR. n. D. PADUA. n. AVISSAR. CHERITON. p. 73–78. H.: s. 2006. 1. An Optimal Memory Allocation Scheme for Scratch-Pad-Based Embedded Systems. T. 2002. CHEN. . D. A. of the Conference on Design.l. R. In: Proc. New York. HWU. 259–267. R.-M. et al. 714–720.]. 6–26. C. Dynamic scratch-pad memory management for irregular array access patterns.. NY. 931–936.n. New York.l. 1998.org/software/binutils>. [S. 2007. and Tools for Embedded Systems (LCTES).n. v. 47. A. [S.l. 150–159. CONTE. et al. et al. p. 410–421. p. 1988. CASCAVAL. In: CODES ’02: Proceedings of the tenth international symposium on Hardware/software codesign.]. G. Dynamic Data Scratchpad Memory Management for a Memory Subsystem with an MMU. M.]. In: Proceedings of the 17th annual international conference on Supercomputing. NY. IEEE Transactions on Computers..123 ˆ ´ REFERENCIAS BIBLIOGRAFICAS ANGIOLINI. Automation and Test in Europe. ISSN 0018-9340. A Post-Compiler Approach to Scratchpad Mapping of Code. M. 2007. BARUA. HIRSCH.. p. USA.]. 2002. The vmp multiprocessor: initial experience. 6.l. Architecture. of the ACM SIGPLAN/SIGBED Conference on Languages. v. p.

124

DALLY, W. et al. Efficient Embedded Computing. IEEE Computer, v. 41, n. 7, p. 27–32, July 2008. ISSN 0018-9162. DENG, N. et al. A Novel Adaptive Scratchpad Memory Management Strategy. In: Proc. of the IEEE International Conference on Embedded and Real-Time Computing Systems and Applications. [S.l.: s.n.], 2009. p. 236–241. DOMINGUEZ, A.; UDAYAKUMARAN, S.; BARUA, R. Heap Data Allocation for Scratch-Pad Memory in Embedded Memories. Journal of Embedded Computing, IOS Press, Amsterdam, The Netherlands, v. 1, n. 4, p. 521–540, 2005. EGGER, B. Dynamic Scratchpad Memory Management based on Post-Pass Optimization. Tese (Doutorado) — Seoul National University, Feb 2008. EGGER, B. et al. A dynamic code placement technique for scratchpad memory using postpass optimization. In: Proc. of the International conference on Compilers, architecture and synthesis for embedded systems. [S.l.: s.n.], 2006. p. 223–233. EGGER, B.; LEE, J.; SHIN, H. Scratchpad Memory Management for Portable Systems with a Memory Management Unit. In: Proc. of the ACM & IEEE International Conference on Embedded Software. [S.l.: s.n.], 2006. p. 321–330. EGGER, B.; LEE, J.; SHIN, H. Dynamic Scratchpad Memory Management for Code in Portable Systems with an MMU. ACM Transactions Embedded Computer Systems, ACM, New York, NY, USA, v. 7, n. 2, p. 1–38, 2008. EGGER, B. et al. Scratchpad Memory Management Techniques for Code in Embedded Systems without an MMU. IEEE Transactions on Computers, v. 59, n. 8, p. 1047–1062, 2010. FALK, H.; KLEINSORGE, J. C. Optimal Static WCET-aware Scratchpad Allocation of Program Code. In: Proc. of the Design Automation Conference. [S.l.: s.n.], 2009. p. 732–737. GORDON-ROSS, A. et al. A one-shot configurable-cache tuner for improved energy and performance. In: Proceedings of the conference on Design, Automation and Test in Europe. San Jose, CA, USA: EDA Consortium, 2007. p. 755–760.

125

GUTHAUS, M. et al. MiBench: A Free, Commercially Representative Embedded Benchmark Suite. In: Proc. of the IEEE International Workshop on Workload Characterization. Washington, DC, USA: IEEE Computer Society, 2001. p. 3–14. HILL, M. D. et al. Wisconsin architectural research tool set. SIGARCH Comput. Archit. News, ACM, New York, NY, USA, v. 21, p. 8–10, September 1993. HILL, M. D.; SMITH, A. J. Evaluating associativity in cpu caches. IEEE Transactions on Computers, IEEE Computer Society, Washington, DC, USA, v. 38, n. 12, p. 1612–1630, 1989. JACOB, B.; NG, S.; WANG, D. Memory Systems: Cache, DRAM, Disk. Morgan Kaufmann Publishers Inc. San Francisco, CA, USA, 2007. ´ JANAPSATYA, A.; IGNJATOVIC, A.; PARAMESWARAN, S. Finding optimal l1 cache configuration for embedded systems. In: Proceedings of the 2006 Asia and South Pacific Design Automation Conference. Piscataway, NJ, USA: IEEE Press, 2006. p. 796–801. ´ JANAPSATYA, A.; IGNJATOVIC, A.; PARAMESWARAN, S. A novel instruction scratchpad memory optimization method based on concomitance metric. In: ASP-DAC ’06: Proceedings of the 2006 conference on Asia South Pacific design automation. Piscataway, NJ, USA: IEEE Press, 2006. p. 612–617. JANAPSATYA, A.; PARAMESWARAN, S.; IGNJATOVIC, A. Hardware/software Managed Scratchpad Memory for Embedded System. In: Proc. of the IEEE/ACM International conference on Computer-aided design. [S.l.: s.n.], 2004. p. 370–377. JENSEN, D. Developing System-on-Chips with Moore, Amdahl, Pareto and Ohm. In: IEEE International Conference on Electro/Information Technology. [S.l.: s.n.], 2008. p. 13–18. JURAN, J. The non-pareto principle; mea culpa. Quality Progress, v. 8, n. 5, p. 8–9, 1975. KANDEMIR, M. et al. Dynamic management of scratch-pad memory space. Design Automation Conference, 2001. Proceedings, p. 690–695, 2001. ISSN 0738-100X.

126

KANNAN, A. et al. A Software Solution for Dynamic Stack Management on Scratch pad Memory. In: Proc. of the Asia and South Pacific Design Automation Conference. [S.l.: s.n.], 2009. p. 612–617. KARP, K. M. Reducibility among Combinatorial Problems. In: Complexity of Computer Computations. [S.l.]: Plenum Press, 1972. MACHANIK, P. Approaches to addressing the memory wall. Brisbane, Nov. 2002. MALIK, A.; MOYER, B.; CERMAK, D. The M-CORE(TM) M340 Unified Cache Architecture. In: Proc. of the IEEE International Conference on Computer Design. [S.l.: s.n.], 2000. p. 577. MARWEDEL, P. Embedded System Design. [S.l.]: Springer Verlag, 2006. MATTSON, R. L.; GECSEI, D. R. S. J.; TRAIGER, I. L. Evaluation techniques for storage hierarchies. IBM Systems Journal, v. 9, n. 2, p. 78–117, 1970. MCILROY, R.; DICKMAN, P.; SVENTEK, J. Efficient Dynamic Heap Allocation of Scratch-Pad Memory. In: Proc. of the 7th ACM International Symposium on Memory Management. [S.l.: s.n.], 2008. p. 31–40. MENDONCA, A. K. I. Aloca¸˜o de dados e de c´digo em mem´rias ¸ ca o o embarcadas: uma abordagem p´s-compila¸˜o. Disserta¸˜o (Mestrado o ca ca em Ciˆncia da Computa¸˜o) — Programa de P´s-Gradua¸˜o em e ca o ca Ciˆncia da Computa¸˜o, Universidade Federal de Santa Catarina, e ca Florian´polis, 2010. o MENDONCA, A. K. I. et al. Mapping data and code into scratchpads ¸ from relocatable binaries. In: Proceedings of the 2009 IEEE Computer Society Annual Symposium on VLSI. Washington, DC, USA: IEEE Computer Society, 2009. p. 157–162. MENICHELLI, F.; OLIVIERI, M. Static Minimization of Total Energy Consumption in Memory Subsystem for Scratchpad-Based Systems-on-Chips. IEEE Transactions on VLSI, v. 17, n. 2, p. 161–171, February 2009. ISSN 1063-8210. MING, L.; YU, Z.; LIN, S. An alternative choice of scratch-pad memory for energy optimization in embedded system. In: IEEE International Conference on Networking, Sensing and Control. [S.l.: s.n.], 2008. p. 1641–1647.

http://sources. IEEE Power Driven Microarchitecture Workshop. HENNESSY. IEEE Computer Society. IEEE Transactions on Computers. ArchC: A SystemC-Based Architecture Description Language.l. 2000. 1981. Operations Research.. p.]. RedHat Inc. SMITH. NY. D. J. p. PISINGER.. Electron. In: CGO ’05: Proceedings of the international symposium on Code generation and optimization. v. Feb. R. 48. 4. USA. ed.. p. S. p. et al. 145–150. On the complexity of integer programming. off-chip memory: the data partitioning problem in embedded processor-based systems. et al. CA. et al. DC.. Designing the low-power m*core architecture.]. ROTENBERG. 758–767. A Minimal Algorithm for the 0-1 Knapsack Problem. Des. A. New York. USA. Syst. L. 111–120. n. S. C. v.. A trace cache microarchitecture and evaluation. RAVINDRAN. p. 2008.redhat. ACM. 4. Compiler managed dynamic instruction placement in a low-power code cache. [S. n. USA: Morgan Kaufmann Publishers Inc. 2001.. 66–73. D. n. J. R. p. 179–190. NY. NICOLAU. ACM Trans. H.. S. 2. S.: s. USA: Morgan Kaufmann Publishers Inc. San Francisco. of the International . N. CA. In: Proc. A. 28. New York. 1997. In: Proc. PATTERSON.: s. BENNETT.l. Tutorial 4: Low-Power Design Techniques for Microprocessors. DUTT. J. PAPADIMITRIOU.127 MUCHNICK. Reducing energy consumption by dynamic copying of instructions onto onchip memory. Feb 1999. p. RIGO. D. 1997. 2005. Washington.com/newlib/. San Francisco. 45. 2004. 1998. A. Computer Organization and Design: The Hardware/Software Interface. PANDA. E. SCOTT. of the 16th Symposium on Computer Architecture and High Performance Computing (SBAC-PAD). Washington. Advanced compiler design and implementation. v. S. International Solid-State Circuits Conference. On-chip vs. STEINKE. [S. 682–704.. In: Proc. et al. P. v. E. Autom. S. DC. USA. 3. Newlib. ACM. J. ACM. 765–768. 5. USA: IEEE Computer Society.n.n. 2010. SEGARS.

MARWEDEL. DOMINGUEZ. 0.. USA: IEEE Computer Society. Incorporated. In: CODES+ISSS ’04: Proceedings of the 2nd IEEE/ACM/IFIP international conference on Hardware/software codesign and system synthesis. DC. N. New York. Computer. A. p. R. P. Trace-Driven Memory Simulation: a Survey. G. European Design and Test Conference. UDAYAKUMARAN. p. L. 21264. 128–170. A. v. TALLA.. [S. P. Los Alamitos. 1. MUDGE.. ACM. 2. ABRAHAM. ACM. In: DATE ’04: Proceedings of the conference on Design. R. MARWEDEL. USA: ACM. UHLIG. et al. Automation and Test in Europe. S. L. IEEE Computer Society. v. 2004. H. SUGUMAR. H. Advanced Memory Optimization Techniques for Low-Power Embedded Processors. 2. D. S. VERMA. p. Cache-aware scratchpad allocation algorithm.128 Symposium on System Synthesis. In: Proceedings of the Conference on Design. 213–218. New York.1. New York. 96. NY. v. p.. YASUURA.l. Dynamic allocation for scratch-pad memory using compile-time decisions. 2004. 104–109. 40. 2002. GOLSTON. ACM Computing Surveys. WEHMEYER. n. THOZIYOOR. 29. CACTI 5. MARWEDEL. p.. 1st. p. USA: IEEE Computer Society. New York. Dynamic overlay of scratchpad memory for energy minimization.]: Springer Publishing Company. 472–511. T. Optimal code placement of embedded software for instruction caches. VERMA. 1997. [S. STEINKE. automation and test in Europe. S. A.. M. NY. DC. Set-associative cache simulation using generalized binomial trees. p. M. USA. 53–61. NY. USA. P... USA.. abr. 2007. Washington. 1995. NY. 1996. ACM Transactions on Embedded Computing Systems (TECS). WEHMEYER. et al. M. VERMA. Using DaVinci Technology for Digital Video Devices. BARUA. TOMIYAMA. 32–56. USA.. 2002. 5. p. p.]. . n. ACM.. v. USA: ACM. 13. J. 2008. ACM Transactions on Computer Systems. 2007. 2006. S. ed. Washington. Assigning program and data objects to scratchpad for energy reduction. R. New York. NY.l. CA. v. n. 409.

F. USA: IEEE Computer Society. C. In: Proceedings of the Design Automation Conference. F. 3. P. USA. ZHANG. 71–76. p.. VAHID. [S.. New York.n.]: Springer. 363–387. P. MARWEDEL.acm. 2011.129 VIANA.]. C. . p. DC. 4. [S. ZHANG. p. VIANA. F. A table-based method for single-pass cache optimization. p. NY. 2003. P. et al. In: Proceedings of the 2010 IEEE Computer Society Annual Symposium on VLSI.. Fast. WEHMEYER.: s. ZHANG. submetido. C. Tese (Doutorado) — Universidade Federal de Pernambuco. et al. VIANA. 127–132.].1145/993396. A post-compiling approach that exploits code granularity in scratchpads to improve energy efficiency. Washington. 164–170. 2010.l. D.l. 2008. P. September 2006. ACM. In: Proc. In: Proceedings of the 18th ACM Great Lakes Symposium on VLSI. 695–700.n. ACM.: s. L. et al. A self-tuning cache architecture for embedded systems. R. Cache Configuration Exploration on Prototyping Platforms. LYSECKY. VAHID. W.]: ACM.l. efficient and predictable memory accesses: optimization algorithms for memory architecture aware compilation. 2006. v. Configurable cache subsetting for fast cache tuning. 24th Symposium on Integrated Circuits and Systems Design (SBCCI’11). NAJJAR.l. A Methodology to Explore Memory Hierarchy Architectures for Embedded Systems. p. ACM Transactions on Embedded Computer Systems. P. May 2005. May 2004. NY. ACM Transactions on Embedded Computing Systems. A highly configurable cache for low energy embedded systems. p. New York. et al. 407–425. VOLPATO. Cache-tuning-aware allocation from binaries: a fresh perspective on scratchpad usage.. VAHID. [S. P.. [S. D. v. of the IEEE International Workshop on Rapid Systems Prototyping. ISSN 1074-6005. <http://doi.org/10. 2006. USA.993405>.. VOLPATO.

130 .

O m´todo SPCE e .ˆ APENDICE A -.

.

133

O m´todo SPCE realiza o ajuste-fino, a partir dos endere¸os do e c programa, para um conjunto de caches e em uma unica passada. As ´ entradas do m´todo s˜o um trace T , um conjunto de parˆmetros que e a a delimitam o espa¸o de projeto de caches, o deslocamento (offset) de c palavra w da arquitetura do processador, e algumas estruturas de dados. O trace T cont´m a sequˆncia de endere¸os acessados no subsise e c tema de mem´ria para um programa qualquer, conforme a Defini¸˜o 3.1. o ca O tipo de endere¸o (instru¸˜es, dados ou ambos) contido no trace dec co terminar´ qual a cache sendo ajustada (cache de instru¸˜es, de dados a co ou unificada). O espa¸o de projeto (design space) de caches ´ delimitado c e pelos parˆmetros smin , smax , bmin , bmax , amax , que representam, respectivaa ¯ mente, o n´mero m´ u ınimo e m´ximo de conjuntos que uma cache pode a possuir, o tamanho m´ ınimo e m´ximo de um bloco de cache (em bytes) a e o maior grau de associatividade permitido. O menor grau de associatividade considerado pelo m´todo ´ sempre amin = 1, o que configura e e ¯ uma cache com mapeamento direto. Al´m destas entradas, o m´todo utiliza duas estruturas de dados: e e uma estrutura de matriz tridimensional, denominada Tabela de Conflitos, e uma pilha de endere¸os, apresentados pelas defini¸˜es que seguem. c co Defini¸˜o A.1. Pilha de endere¸os. Uma pilha de endere¸os P ca c c ´ uma tupla (p1 , p2 , ..., pi , ... pn ) que armazena uma sequˆncia de e e endere¸os de bloco processados (derivados dos endere¸os de T ) durante c c a execu¸˜o do m´todo SPCE, onde pi denota o i-´simo endere¸o de ca e e c bloco armazenado num dado momento. Seu topo ´ indicado por pn , e e sua base por p1 . As caracter´ ısticas do m´todo SPCE s˜o tais que cada e a endere¸o armazenado ´ unico. c e´ Uma pilha P ´ uma extens˜o da pilha LIFO (last in, first out) e a convencional. A opera¸˜o de inser¸˜o ´ realizada da maneira tradicional, ca ca e i.e. um elemento novo ´ empilhado (no topo da pilha). Todavia, a e opera¸˜o de remo¸˜o permite que um elemento seja retirado de qualquer ca ca posi¸˜o da pilha, ao inv´s de somente do topo. ca e Defini¸˜o A.2. Configura¸˜o de cache. Uma configura¸˜o de cache, ca ca ca denotada por (ai , si , bi ), representa uma cache com grau de associatividade ai , si conjuntos e tamanho de bloco bi (em bytes), tal que sua capacidade ´ dada por C = si × bi × ai , expressa em bytes. e Defini¸˜o A.3. Tabela de Conflitos. Uma Tabela de Conflitos K ca ´ uma matriz tridimensional Kamax ×smax ×bmax , onde amax matrizes bidie ¯ ¯ mensionais s˜o formadas de smax linhas e bmax colunas. Cada c´lula a e da tabela, denotada por Kai ,si ,bi , est´ relacionada a uma configura¸˜o a ca ¯

134

(ai , si , bi ), de modo a proporcionar o cˆmputo do n´mero de acertos o u desta configura¸˜o. ca O funcionamento do m´todo SPCE consiste em descobrir, para e cada configura¸˜o de cache (ai , bi , si ) do espa¸o de projeto, quantos ca c acertos ocorreram para a sequˆncia de endere¸os acessados informada e c por T . Isto consiste, em ultima instˆncia, em determinar se cada acesso ´ a a um dado endere¸o αi induz um acerto ou uma falta na cache. c Para tanto, quando processa αi , o m´todo procura calcular o n´e u mero de conflitos (κ) no conjunto da cache para o qual αi est´ mapeado, a ocorridos desde o ultimo acesso a este mesmo endere¸o, digamos αh , ´ c onde αh = αi | h ∈ N, 1 < h < i. Obtido κ, calcula-se o menor grau de associatividade da cache necess´rio para que o acesso ao endere¸o αi resulte em acerto, denotado a c por a . Se, desde o ultimo acesso ` αi , n˜o houve nenhum conflito ¯ ´ a a em sua entrada na cache (κ = 0), ent˜o um acerto ocorrer´ para uma a a cache com mapeamento direto ou qualquer grau de associatividade (a = 1 ∴ ai ≥ 1). Se, no entanto, houve um conflito (κ = 1), isto significa ¯ ¯ que αi n˜o estar´ mais presente se a cache em quest˜o operar sob a a a mapeamento direto. Contudo, caso a cache seja associativa de pelo menos duas vias (a = 2 ∴ ai ≥ 2), o endere¸o que conflitaria com αi ¯ ¯ c pode ser acomodado juntamente com ele no mesmo conjunto da cache, de modo que o acesso resultaria em um acerto. De forma an´loga, para a dois conflitos (κ = 1), uma cache associativa de quatro ou mais vias (a = 4 ∴ ai ≥ 4) seria necess´ria para garantir um acerto. Em outras ¯ ¯ a palavras, uma cache de grau de associatividade ai consegue suportar ¯ at´ κ − 1 conflitos por conjunto sem que haja uma falta. e O c´lculo de κ e a ´ feito para todas as configura¸˜es de caches a ¯ e co formadas a partir de varia¸˜es no tamanho de bloco b e no n´mero co u de conjuntos s. Ap´s a determina¸˜o da associatividade a para uma o ca ¯ configura¸˜o com parˆmetros bi e si , sabe-se que toda cache (ai , bi , si ) | ca a ai ≥ a resultar´ em acerto. ¯ ¯ a Finalmente, calcula-se o n´mero de faltas como sendo o compleu mento do n´mero de acertos com rela¸˜o ao total de endere¸os acessados, u ca c e, a partir do n´mero de faltas, pode ser estimado o consumo de energia u de cada configura¸˜o (ai , bi , si ). ca A.1 PROCESSAMENTO DOS ENDERECOS DO TRACE T ¸ O Algoritmo 1 apresenta o procedimento principal do m´todo e SPCE. O m´todo funciona processando cada endere¸o αi de T (linha 1) e c

135

Algoritmo 1 SPCE Entrada(s): T , smin , smax , bmin , bmax , amax , w, P, K ¯ 1: para todo αi ∈ T fa¸a c 2: end ⇐ shift right(αi , w) 3: para bi = bmax at´ bmin fa¸a e c 4: endbloco ⇐ shift right(end, log2 (bi )) 5: se endbloco ∈ P ent˜o a 6: para si = smin at´ smax , onde si ∈ {n2 | n ∈ N, smin ≤ n ≤ smax } e fa¸a c 7: κ ⇐ CONTA CONFLITOS(P, si , endbloco ) 8: se κ ≤ amax ent˜o ¯ a 9: a ⇐ m´ltiplo de 2 que sucede κ ¯ u 10: Ka ,si ,bi ⇐ Ka ,si ,bi + 1 ¯ ¯ 11: fim se 12: fim para 13: Mova endbloco para o topo de P 14: sen˜o { endbloco ∈ P } a / 15: Empilhe endbloco em P 16: fim se 17: fim para 18: fim para

Algoritmo 2 CONTA CONFLITOS Entrada(s): P, si , endbloco Sa´ ıda(s): κ 1: κ ⇐ 0 2: c ⇐ endbloco mod si 3: para pi = pn at´ p1 fa¸a e c 4: se pi = endbloco ent˜o a 5: retorne κ 6: fim se 7: c ⇐ pi mod si 8: se c = c ent˜o a 9: κ ⇐ κ +1 10: fim se 11: fim para 12: retorne κ

ocorridos deste o ultimo acesso a endbloco . e Finalmente. c dando origem ao endere¸o de bloco (endbloco ). e parte-se para o pr´ximo endere¸o. Ent˜o. O Algoritmo 2 apresenta o c´lculo a do n´mero de conflitos de maneira detalhada. e onde a mod b representa o resto da divis˜o a inteira de a por b. denotado por κ. para cada tamanho de e a bloco bi (linha 3). e a ¯ e o e c´lula correspondente na Tabela de Conflitos ´ incrementada de um e e (linhas 9 e 10).2 CONTABILIZACAO DO NUMERO DE CONFLITOS EM UM ¸˜ CONJUNTO O Algoritmo 2 detalha o procedimento de contagem do n´mero de u conflitos em um conjunto. A sa´ do algoritmo ´ o n´mero de conflitos ıda e u ocorridos. Inicialmente. nenhuma c´lula da Tabela e e de Conflitos ´ incrementada. κ ´ arredondado para a pr´xima potˆncia de dois. para um endere¸o de bloco endbloco (derivado c de αi ). elimina-se o deslocamento (offset) de palavra w do endere¸o αi : αi deslocado bit-a-bit w vezes para a c direita ´ armazenado em end (linha 2). onde a c ∈ N | 1 ≤ c ≤ si (linha 2). c Se o endere¸o de bloco n˜o est´ na pilha P de endere¸os j´ c a a c a processados.136 da seguinte maneira. denotado por c. αi ´ movido de sua atual posi¸˜o em P para o topo e ca (linha 13). ele ´ simplesmente empilhado em P (linhas 14 e 15) e e parte-se para o pr´ximo endere¸o (αi+1 ). u Para obter o menor grau de associatividade que garante um acerto na cache (a ). Contudo. ´ calculada a quantidade de a e conflitos (κ) ocorridos desde o ultimo acesso ao endere¸o αi . pode ser que o maior grau de associatividade (amax ) ¯ considerado no espa¸o de projeto n˜o seja grande o suficiente para c a acomodar os κ conflitos e garantir que o acesso ` αi resulte em acerto a (o que ´ verificado na linha 8). o c ´ A. Al´m do endere¸o de ´ e c bloco. na respectiva ´ c entrada de αi na cache (linhas 6 e 7). se o endere¸o de bloco encontra-se na pilha P (linha 5). a c e . αi+1 . e Elimina-se o deslocamento de bloco de cache do endere¸o (linha 4). Determina-se o e conjunto da cache para o qual αi est´ mapeado. o valor de retorno ´ inicializado. o c Entretanto. ´ realizado o o seguinte processamento. Ent˜o. c ent˜o. para cada tamanho de conjunto si . cada endere¸o pi contido na pilha P ´ processado (linha 3). este procedimento recebe como entradas a pilha P e o n´mero de u conjuntos da cache (si ). Neste caso. Primeiramente.

2) f altasai .si .bi (A. a o ca c quantidade de acertos e de faltas de cada configura¸˜o pode ser calculada ca a partir da Tabela de Conflitos K e do n´mero de endere¸os processados u c (dado pela cardinalidade de T ).Caso pi e endbloco (e. e a 2. Neste trabalho. utilizamos uma adapta¸˜o do esquema apreo ca sentado por Zhang.Ent˜o. um conflito a ´ contabilizado (linhas 8 e 9). e o n´mero de u conflitos ´ retornado (linhas 4 e 5).si . determina-se o conjunto c da cache para o qual o endere¸o pi est´ mapeado (linha 7). ´ ´ A.si .bi = |T | − acertosai .Caso contr´rio. αi ) correspondam a um mesmo bloco de cache.bi × Ecache ) com ¯ o consumo decorrente das faltas ( f altasai .1) (A. foi utilizado o CACTI (THOZIYOOR et al.bi ¯ ¯ A estimativa de energia ´ feita a partir do n´mero de acertos e fale u tas. o n´mero de conflitos ´ retornado pelo algoritmo u e (linha 12). Vahid e Lysecky (2004). o 2008).137 partindo do topo (pn ) para a base (p1 ).si .bi × (Ecache + EMP )).2: ai ¯ acertosai . conforme mostram as Equa¸˜es A.1 co e A. e Finalmente. como segue: 1. c a 3.si .3 CALCULO DO NUMERO DE ACERTOS E ESTIMATIVA DE ENERGIA Ap´s a execu¸˜o do Algoritmo 1 para cada endere¸o αi de T .si . fazendo-se uso de um modelo f´ ısico de mem´rias para estimar o cono sumo de energia por acesso para os diversos componentes do subsistema de mem´ria. . este algoritmo chegou ao fim. Como ¯ modelo f´ ısico de mem´rias.bi = ¯ j=amin =1 ¯ ∑ K j. caso este conjunto seja o mesmo para pi e αi . que consistiu na totaliza¸˜o ca do consumo de energia decorrente dos acertos (acertosai . portanto..

138 .

Correla¸˜o entre economia de energia total ca e de sistema .ˆ APENDICE B -.

.

966 1. conforme a Equa¸˜o 6. a partir dos resultados apresentados por trabalhos anteriores da literatura de SPM.980 0. (2004) (2007) (2008) (2010) ARMv7 ARM9E-S ARM926EJ-S ARM1136JF-S on-chip off-chip off-chip off-chip 0.3. e. Para cada trabalho correlato (primeira coluna).010 0. s˜o a apresentados o processador (segunda coluna). finalmente. ´ dado por: ca e k= EMem ETotal A Tabela 11 apresenta os valores de k calculados. Cho et al. Frente aos valores apreu sentados. o Tabela 11: Correla¸˜o entre economia de energia total e de sistema ca Mem´ria o Referˆncia Processador Principal e k Angiolini et al. Egger Egger et al. o valor de k (´ltima coluna).997 0.141 A correla¸˜o entre a economia de energia total (ETotal ) e a energia ca do subsistema de mem´ria (EMem ) pode ser capturada por um fator de o proporcionalidade k que. neste trabalho. cabe relembrar que este trabalho utiliza um processador da arquitetura MIPS e uma mem´ria principal off-chip.988 M´dia e . a localiza¸ao da mem´ria c˜ o principal quanto ao circuito integrado do processador (terceira coluna).

142 .