UNIVERSIDADE FEDERAL DE SANTA CATARINA ´ INFORMATICA E ESTAT´ ISTICA

Daniel Pereira Volpato

´ GERENCIAMENTO EXPL´ ICITO DE MEMORIA AUXILIAR A PARTIR DE ARQUIVOS-OBJETO PARA ˆ ´ MELHORIA DA EFICIENCIA ENERGETICA DE SISTEMAS EMBARCADOS

Florian´polis o 2010

Daniel Pereira Volpato

´ GERENCIAMENTO EXPL´ ICITO DE MEMORIA AUXILIAR A PARTIR DE ARQUIVOS-OBJETO PARA ˆ ´ MELHORIA DA EFICIENCIA ENERGETICA DE SISTEMAS EMBARCADOS

Disserta¸ao submetida ao Programa c˜ de P´s-Gradua¸ao em Ciˆncia da Como c˜ e puta¸ao para a obten¸ao do Grau de c˜ c˜ Mestre em Ciˆncia da Computa¸ao. e c˜ Orientador: Jos´ Lu´ Almada G¨nte ıs u zel, Dr.

Florian´polis o 2010

1. 2010. Inclui referências . Gerenciamento de memória (Computação). Programa de PósGraduação em Ciência da Computação. orientador. Universidade Federal de Santa Catarina. 3. Luís Almada Güntzel. Centro Tecnológico. CDU 681 .Universidade Federal de Santa Catarina. Arquitetura de computador.Florianópolis.: il. I. grafs. Santos.. 4. Programa de Pós-Graduação em Ciência da Computação. Luiz Claudio Villar dos. SC. III. 142 p. tabs. Título. Dissertação (mestrado) . . Sistemas de memória de computadores.. Daniel Pereira Gerenciamento explícito de memória auxiliar a partir de arquivos-objeto para melhoria da eficiência energética de sistemas embarcados [dissertação] / Daniel Pereira Volpato . II. 2.Catalogação na fonte pela Biblioteca Universitária da Universidade Federal de Santa Catarina V931g Volpato. Ciência da computação.

.

.

.

.

. pelo que sou.` A minha fam´ ılia.

.

e e a especialmente em sua reta final. e pela amizade j´ desde os tempos em que cursava a gradua¸˜o. ca e pelo aux´ ılio-moradia para miss˜o de estudo na UNICAMP. pelo amor que me dedica e dedicou. Ao Professor Dr. no ˆmbito do Programa a Nacional de Microeletrˆnica (PNM). a A minha noiva. processo no 136630/2008-1. e por tornarem a vivˆncia na universidade ca e muito mais agrad´vel. pela ca a amizade. Professor Dr. no 0326054. na qual ca podemos enxergar toques de Sua m˜o e a certeza de sua presen¸a. forma¸˜o e ca ca humana. e pela valiosa ca c a colabora¸˜o em minha forma¸˜o profissional bem como pessoal. Sayonara. pela cooria enta¸˜o deste trabalho. pela educa¸˜o. moral e religiosa. A CAPES. Em particular. por bolsa de quota social. tamb´m aos meus e irm˜os (Rafael. ora¸˜o. Daiane. e a todos aqueles que acompanharam o desenrolar deste trabalho. ` A CAPES. Tame b´m pela paciˆncia e compreens˜o nas diversas etapas deste mestrado. Volnei e Maria Jos´. pelas importantes contribui¸˜es. e ao CNPq. Juntamente com eles. cr´ ca o ıticas e reflex˜es que tanto o contribu´ ıram para a melhoria da qualidade deste trabalho. no ˆmbito do Programa de Fomento ` P´s-Gradua¸˜o a a o ca (PROF). T´cnicos e Funcion´rios do Departamento de e a Inform´tica e Estat´ a ıstica (INE) da UFSC. pelas sugest˜es. Let´ a ıcia. Fernando Gehm Moraes e Professor Dr. I. ca ca Ao Professor Dr. pela convivˆncia e aux´ para o desenvolvimento deste trabalho. H´rica. a c Aos meus pais. a . pela vida e por amar-me de modo incondicional. Por toda a beleza. co Aos parceiros de grupo de pesquisa do LAPS e NIME. por aceitarem o convite para avaliar este trabalho e pelas contribui¸˜es para sua melhoria. harmonia e ordem de Sua cria¸˜o que nos rodeia. ılio ca Ao INE pela infraestrutura concedida. torcida. Aos amigos do Grupo de Ora¸˜o Universit´rio (GOU). Aos amigos Luiz. Luiz Cl´udio Villar dos Santos. a a principalmente quando n˜o lhes dediquei o tempo devido. no ˆmbito do ca a Programa Nacional de Coopera¸˜o Acadˆmica (PROCAD). Cesar Albenes Zeferino. de Mendon¸a e Rafael Westphal. co pela aten¸˜o e esfor¸o empregados na revis˜o deste texto. pelo aux´ e colabora¸˜o. pelo o ` custeio parcial da execu¸˜o deste trabalho.AGRADECIMENTOS A Deus. c com os quais colaborei mais diretamente. e ılio aos colegas e amigos Alexandre K. Mateus e Roberta) e a Iara pelo apoio e compreens˜o. Aos Professores. pela orienta¸˜o e ıs u ca e amizade ao longo deste mestrado. Jos´ Lu´ Almada G¨ntzel. a ca Aos membros da banca.

.

Blaise Pascal .´ E uma doen¸a natural no homem acreditar c que possui a verdade.

.

as abordagens OVB conduzem a a uma menor economia. Palavras-chave: Sistemas embarcados. frequentemente exigem hardware dedicado e `s a vezes impossibilitam a aloca¸˜o de dados. e e A literatura sobre SPMs parece indicar que a altera¸˜o dinˆmica de seu ca a conte´do suplanta a aloca¸˜o est´tica.CT ] para 85% dos programas avaliados. a Este trabalho tamb´m mostra que. exceto a a em algumas poucas aplica¸˜es que combinam elementos frequentemente co acessados e taxas de faltas relativamente altas. ignora o fato de que. ca Por outro lado. a a ca a economia de energia em mem´ria. Embora t´cnicas overlay-based u ca a e (OVB) operando em n´ de c´digo-fonte possam beneficiar-se de m´ltiıvel o u plos hot spots para uma maior economia de energia. Este trabalho a ca mostra evidˆncia experimental de que. e estas dever˜o ser otimizadas antes da aloca¸˜o para SPM. mais ca e simples. e ´ t˜o boa ou melhor do que a economia e e a reportada para abordagens OVB que operam sobre bin´rios. Gerenciamento overlay. mesmo para e arquiteturas baseadas em cache contendo SPMs pequenas. . e at´ o momento. dada uma capacidade CT de uma e cache pr´-ajustada equivalente. a economia de energia reportada por todas as t´cnicas. a Como esta economia (ao contr´rio dos trabalhos correlatos) foi medida a ap´s o ajuste-fino das caches — quando existe menos espa¸o para o c otimiza¸˜o —. Scrato chpad memory. para a constru¸˜o de alocadores capazes de considerar elementos ca de bibliotecas e que n˜o dependam de hardware especializado.RESUMO Mem´rias de rascunho (Scratchpad Memories — SPM) tornaram-se o populares em sistemas embarcados por conta de sua eficiˆncia energ´tica. e m´dia. em sistemas que possuem caches. Mem´ria de rascunho. Gerencio amento non-overlay. quando operam diretamente em bin´rios. elas n˜o conseguem a explorar elementos de programa oriundos de bibliotecas. mostram-se evidˆncias contra-intuitivas de que. quando m´todos non-overlaye e based (NOB) s˜o utilizados para manipula¸˜o de arquivos bin´rios. Subsistema de mem´ria. Entretanto. estes resultados estimulam o uso de m´todos NOB. por conta da aloca¸˜o em SPM. varia o ca entre 15% a 33%. Finalmente. o tamanho ´timo de SPM reside em e o [CT /2. ´ prefer´ e ıvel utilizar-se a granularidade de procedimentos ` de blocos b´sicos.

.

they encourage the use of simpler NOB methods to build library-aware SPM allocators that cannot depend on dedicated hardware. the optimal SPM size lies in [CT /2. Scratchpad memory. This work also shows that. Besides. Non-overlay management. it shows counter-intuitive evidence that. the memory energy savings due to SPM allocation (from 15% to 33% on average) are as good as or better than the ones reported for OVB approaches that are also able to operate on binaries. even for cache-based architectures containing small SPMs.CT ] for 85% of the programs under evaluation. Although overlay-based (OVB) techniques operating at source-level code might benefit from multiple hot spots for higher energy savings. when non-overlay based (NOB) methods are used to directly handle binaries. except for a few applications combining frequently accessed elements and relatively high miss rates. in cachebased systems. caches are likely to be optimized prior to SPM allocation. Overlay management.ABSTRACT Scratchpad memories (SPMs) became popular in embedded systems as energy efficiency boosters. Keywords: Embedded systems. all saving reports published so far ignore the fact that. they cannot exploit libraries. OVB approaches lead to smaller savings. and sometimes prevent data allocation. often require dedicated hardware. When directly operating on binaries. The literature on SPMs seems to indicate that the use of dynamic overlaying supersedes static allocation. Finally. Since the savings obtained in the present work (as opposed to related works) were measured after cache tuning — when there is less room for optimization. given the capacity CT of the equivalent pretuned cache. . procedures should be preferred for allocation instead of basic blocks. This work shows experimental evidence that. Memory subsystem.

.

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111 Figura 14 Correla¸˜o entre economia de energia e taxa de faltas ca global dos elementos candidatos. . o HENNESSY. . . . . . . . . . . . . . . . . . . . utilizando BBA e PRA. . . . . . . . . . . . . . . . . . . . 77 Figura 8 Casos que podem ocorrer no mapeamento de blocos b´sicos para SPM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 o Figura 4 Arquiteturas-alvo poss´ ıveis para o subsistema de mem´ria 41 o Figura 5 Fluxo de trabalho gen´rico para t´cnicas de aloca¸˜o em e e ca SPM . . . . . .LISTA DE FIGURAS Figura 1 Distribui¸˜o de energia em um processador embarcado ca (DALLY et al. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 Figura 2 Exemplo de mem´ria cache com mapeamento direto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 Figura 7 Fluxo de trabalho da t´cnica estendida de aloca¸˜o em e ca SPM . . 2008) . . . . . . . . . 106 Figura 11 Sensibilidade da economia de energia ao dimensionamento da SPM (usando abordagem PRA) . . . . . . . . . . . . . . . 48 Figura 6 Mapa de mem´ria da arquitetura MIPS (PATTERSON. . . . . 113 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2008) . . . 92 co Figura 10 Economia m´dia de energia e taxa m´dia de ocupa¸˜o e e ca por capacidade de SPM . . . para SPMs grandes (CSPM ∼ CT ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 a Figura 9 Impacto do ajuste-fino na economia de energia das caches de instru¸˜es e dados . . .. . . . . . . . . 37 o Figura 3 Exemplo de mem´ria de rascunho (SPM) . . . . . 110 Figura 13 Capacidades de SPM que propiciam maior economia de energia . para cada programa . . . . . . . . . . . . . . . . . . . . . . . . . . . 108 Figura 12 Maior economia de energia. . . . . . . . . . . . . . . . . . . . . . . . .

.

. . . . . . . . . . . . 104 Tabela 10 Ocupa¸˜o da SPM. . . . . . . . . . . . . . . . . . . . . . . e ca a arquivo de entrada e arquitetura-alvo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . fase. . 97 ca Tabela 6 Percentual de acessos acomod´veis em diferentes capacia dades de uma mem´ria qualquer. . . . . 62 Tabela 2 T´cnicas de aloca¸˜o em SPM quanto aos elementos de e ca programa considerados . . . . . . .LISTA DE TABELAS Tabela 1 T´cnicas de aloca¸˜o em SPM quanto ` abordagem. . . . . . . . 63 Tabela 3 Espa¸o de projeto considerado para ajuste-fino das mec m´rias cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 Tabela 8 Propriedades extra´ ıdas para caracteriza¸˜o dos prograca mas-alvo . . . . . . . . . . . . . . . . . . . . . . . . . . 99 o Tabela 7 Capacidade da SPM utilizada para cada configura¸˜o e ca programa . . . . . . . . . . . . . . . 102 Tabela 9 Energia normalizada para a configura¸˜o de cache pr´ca e ajustada . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 o Tabela 4 Resultado do ajuste-fino das mem´rias cache. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 ca Tabela 11 Correla¸˜o entre economia de energia total e de sistema 141 ca . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 o Tabela 5 Descri¸˜o dos programas de benchmark utilizados . . . . . . . . . . . . .

.

. . . . . . . . . . . . . . . . . . . 135 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .LISTA DE ALGORITMOS 1 2 SPCE . . . . . . . . . . . . . . . . . . . . . . 135 CONTA CONFLITOS .

.

LISTA DE ABREVIATURAS E SIGLAS BB BBA CAM CBA CT Bloco b´sico a Basic-block allocation (aloca¸˜o de blocos b´sicos) ca a Content-addressable memory (mem´ria endere¸ada por o c conte´do) u Cache-based architectures (arquiteturas baseadas em caches) Compilation time (Tempo de compila¸˜o) ca D-cache Cache de dados DRAM EDA EVA FCA I-cache ILP IP KB MB MMU MP NOB OVB PC PR Dynamic Random Access Memory Eletronic Design Automation (automa¸˜o de projeto ca eletrˆnico) o Memory architecture under evaluation (arquitetura de mem´ria sob avalia¸˜o) o ca Fully-cached architectures (arquiteturas somente com caches) Cache de instru¸˜es co Integer Linear Programming (programa¸˜o linear inteira) ca Intellectual Property Kilo-bytes Mega-bytes Memory Management Unit (unidade de gerenciamento de mem´ria) o Mem´ria principal o non-overlay-based overlay-based Pos-compilation time (Tempo de p´s-compila¸˜o) o ca Procedimento .

PRA RAM REF SoC SPM SRAM Procedure Allocation (aloca¸˜o de procedimentos) ca Random Access Memory Reference memory architecture (arquitetura de mem´ria de o referˆncia) e System-on-Chip (sistema integrado) Scratchpad Memory (mem´ria de rascunho) o Static Random Access Memory T-cache Cache unificada equivalente TCM UNA WCET Tightly Coupled Memory (mem´ria fortemente acoplada) o Uncached architectures (arquiteturas sem cache) Worst-Case Execution Time (tempo de execu¸˜o do pior ca caso) .

Denota se um candidato Di est´ ou n˜o mapeado para aloca¸˜o a a ca em SPM. o Padr˜o de acessos ` mem´ria (trace). e c a o Elemento de programa candidato. Taxa de invoca¸˜o do bloco b´sico Di . e o o Capacidade de mem´ria M (expressa em bytes). Tamanho (bytes) do elemento candidato Di .LISTA DE S´ IMBOLOS M EM λM CM T αi Di σi ai mi Ei pi εi wi σextra W P X xi Uma mem´ria gen´rica. εiMP Overhead de energia no espa¸o de endere¸amento da MP quando c c aloca-se o candidato Di em SPM. o e Energia consumida em um unico acesso ` mem´ria M. ca a εiSPM ri . Energia consumida por um acesso ao elemento candidato Di . ca c Matriz de caracteriza¸˜o de lucro dos elementos candidatos. proc ou data). Overhead de energia no espa¸o de endere¸amento da SPM c c quando aloca-se o candidato Di em SPM. ´ a o Latˆncia da mem´ria M (expressa em ciclos de rel´gio). c a Tamanho total (bytes) das instru¸˜es extras necess´rias quando co a aloca-se o candidato Di em SPM. Matriz de caracteriza¸˜o de espa¸o dos elementos candidatos. Overhead de energia quando aloca-se o candidato Di em SPM. ca Matriz de mapeamento de elementos em SPM. Lucro de energia quando aloca-se o candidato Di em SPM. N´mero de acessos a um elemento candidato Di . a a o i-´simo endere¸o de acesso ` mem´ria. u Taxa de faltas (miss rate) do elemento candidato Di . τ(Di ) Fun¸˜o que mapeia um elemento candidato Di para seu tipo ca (BB. Espa¸o necess´rio quando aloca-se o candidato Di em SPM.

a ca Taxa de faltas global dos candidatos.e. e Energia consumida pelo subsistema de mem´ria da arquitetura o sob avalia¸˜o (EVA). Cardinalidade de H. e Energia consumida pelo subsistema de mem´ria. Tens˜o de alimenta¸˜o (volts). Fator de proporcionalidade entre EMem e ETotal . normalizada o para a arquitetura de referˆncia (REF). . n´mero de elementos candidatos u classificados como hot spots. e u Desvio-padr˜o do n´mero de acessos dos candidatos. Energia consumida pelo subsistema de mem´ria. c o o mI mD LS mT VDD ¯ m ¯ a σ H |H| h EN EEVA EREF EMem ETotal k Taxa de faltas locais da I-cache. o Energia consumida por todo o sistema. M´dia do n´mero de acessos dos candidatos. a (ι/θ ) Taxa de amostragem do m´todo de ajuste-fino: processa-se ι e endere¸os de mem´ria. Percentagem do n´mero de instru¸˜es de carga (load ) e escrita u co (store). ignoram-se os pr´ximos θ . ca Energia consumida pelo subsistema de mem´ria da arquitetura o de referˆncia (REF).Ni Si N´mero de invoca¸˜es devidas `s itera¸˜es do la¸o do bloco u co a co c b´sico Di . a N´mero de invoca¸˜es do bloco b´sico Di a partir de outro u co a bloco b´sico. Frequˆncia de ocorrˆncia dos elementos candidatos classificados e e como hot spots. Taxa de faltas combinada da I-cache e D-cache. Taxa de faltas locais da D-cache. a u Conjunto dos elementos candidatos classificados como hot spots. i.

. . .. . . . ¸˜ 2.. . . . . . . . .. . . . . . ..3 ESCOPO DESTE TRABALHO . . . .. . . . . . . . . . . . . . . .. . .. . .1 Granularidade de c´digo . .. . . . . . . . .... . . . . . . . . . . . . . .. . . . . . . ... . .. . .. . . . . . . . . . . . . . . . o 1. . . . .. .. . . . . . . . . . . . . . . .´ SUMARIO Lista de Abreviaturas e Siglas . . .. . . . . . . . . . .3 O ESTADO-DA-ARTE EM ALOCACAO A PARTIR DE ´ ARQUIVOS BINARIOS . . . . . . . . .. . . . .5 ORGANIZACAO ¸ ¸˜ ˜ EM MEMORIAS DE RASCUNHO . . .. . . .. . .. . . .. . .. . . . . . . . . . .2.. .2. .. . . . . . . . . . . . . . . . o Mem´ria cache .. . . . . . .. . . .. . .. . . . . . . .. . . .. . . . . . . . . . .. . . . . .. .. . . .. . . .. . . . .. . .1. . . . .. . ca 2. . . .1 SISTEMAS EMBARCADOS . . . 1 INTRODUCAO . . . . . . . . . .. . . . . .. . . . . . .. . . . .2. . . . .. ..1 Principais componentes do subsistema de mem´ria . . . .. . .. . . . . . . .. . . . . . . .. 1. .. . . .. . . . . . . . . . . . . .. . . . .2. . . . . . . . 2. . .. .1. .. .. . . 2. . ¸˜ ˜ DESTA DISSERTACAO . Arquiteturas baseadas em cache (CBAs) . . . . . Arquiteturas sem cache (UNAs) . . .. ... . . . . . . .. . 1. . . . . .. . . . . . . .2 CARACTERISTICAS DAS TECNICAS DE ALOCACAO .2.. . . .. . . . . . ..2... .. . . . . . . . ... . ... . . .. . 2. . . . . .. .. . .. . . .1 Elementos de programa . . . . . . . . . . . . ...3 Fase de aloca¸˜o .. . .. .. .. . . . .. . . o 2.. . ..4 Abordagem de aloca¸˜o . . .2 Origem dos elementos . . .. . .. . . . . . ¸˜ 1. . . . ... . . . 2. . . . . . .. . . . . . . . . . . . . . .4 CONSIDERACOES SOBRE AS ABORDAGENS DE ALO¸˜ ˜ EM SPM . . . . . . .. . . ... . . . . . ... . . .1 VISAO GERAL DO PROCESSO DE ALOCACAO .. . .. . . .. . . . . 2. . . . . . . .... . . . . . . . . . . . . . . . . .2 Granularidade de dados . . . . . . . . .. . Lista de S´ ımbolos . ... . ¸˜ ´ ´ 2. .. . . ´ 2 ALOCACAO ¸ ˜ 2. .2 O SUBSISTEMA DE MEMORIA . .2 Arquiteturas para o subsistema de mem´ria . . ´ 1. .2.2. ˜ ´ 4 EXTENSAO DE UMA TECNICA NOB PARA IN˜ DE BLOCOS BASICOS NO ESPACO DE ´ CLUSAO ¸ ˜ . .1 Tipo dos elementos . . . . .. . o Mem´ria Principal (MP) . . . . . OTIMIZACAO ¸ 31 31 33 35 36 36 38 40 40 40 40 41 41 44 45 47 47 50 51 51 52 53 53 56 57 58 61 61 67 71 75 . .... . .. . . .. . .. . .2. . .. . . . . . CACAO ¸ 3 O PROBLEMA-ALVO . . . .. . . . . .. . . . . . ..2 Granularidade dos elementos . . . . .. .. . . . . .2. . . .. . . . . ... .. . . . . . .. . . . .. . . . . ... . . . . . ... . . . .. ... . .. .. 1. . . .4 PRINCIPAIS CONTRIBUICOES . . . . . .2. . . . . . . . . . . . 1. .. . . . . .. . .. .. . . . . 2. . . . . . . . . . . . . . . . . .. . o Arquiteturas somente com caches (FCAs) . . . . . . .. . . . . . . .. . ... . . . . . . . .2. . .. . . . . . . . . . . ... . . . . . . . . . . . ¸˜ 2. . . . . . . . . . .. . . .. .. . . . . . . ca . . . . . .. . o Mem´ria de rascunho (SPM) . . . .. .. . .

. . . . . . . . . . .1 Lucro de energia de um bloco b´sico . . . . . . . . . . . . .5 Correla¸˜o entre economia de energia e taxa de falca tas para SPMs grandes . . . 80 4. . . . . . . .4 CARACTERIZACAO DE LUCRO E ESPACO . . . . . . . . 84 5 AJUSTE-FINO DE CACHES PARA AVALIACAO DA ¸˜ ˜ EM SPMS . . . . .6 Ocupa¸˜o das SPMs ´timas . . . . . . . . . . .5 MAPEAMENTO EM SPM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 ˜ DE SA´ 4.4. . . . . . . . . . . . . 114 ca ˜ 7 CONCLUSOES E PERSPECTIVAS . . . . . . . . .5 IMPACTO DO AJUSTE-FINO NA ECONOMIA DE ENERGIA . . . . . . . . . . . . . . . . . . . . . . . . . 88 ¸˜ ˜ DAS CACHES PRE-AJUSTADAS . 95 ¸˜ 6. . . . .2 GERACAO ¸ 6. . . . 88 ´ 5. 85 ALOCACAO ¸ ´ 5. . . . . . . . . . . . . . . . . . . . . . . . .3 CARACTERIZACAO DOS PROGRAMAS-ALVO . . 117 ˆ ´ 7. . . . . . . . . . . . . . . . .4. . . . . . .4. . . . .2 Espa¸o necess´rio para alocar um bloco b´sico . . . 76 4. . 95 ¸˜ ˜ DOS EXPERIMENTOS . . . . . . . . . . . . . .4. . . . . .2 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica ca e e para uma determinada capacidade de SPM . . . . 112 6. . . . . . . . . . . . .1 AS TECNICAS DE AJUSTE-FINO DE CACHES . . . . . .4. . . . . . . . . . . . . . . . . . . . . . . . . . . .7 Determina¸˜o de um escopo para utiliza¸˜o de BBA112 ca ca 6. . 90 ´ 5. .3 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica ca e e para um determinado programa . . . . . . 103 6. .7 GERACAO ¸ IDA . . . . . . . . . . . . . . 98 ¸˜ ´ 6. . . . . . . . . . . . . . . . . . . . . . . . .4 ANALISE DOS RESULTADOS . . . . . . . . . . . .8 Compara¸˜o com trabalhos correlatos . . . . 81 a 4. . . .4 Capacidade ´tima da SPM . . . . .4 DETERMINACAO ¸ 5. . . . . . . . . . . . . . . . . . . . . .2 CARACTERIZACAO DOS ELEMENTOS . . . . . . . . . . . . . 86 ´ 5. . . . . .3 PROFILING DO PROGRAMA . . . . . . . . . . . . . . . . 117 ˆ 7. .2 O METODO SPCE .4. . . . . . . . . . . . . . . . . . 82 ´ 4. . . . . . . . . . . . . . . . . . . . . .4. . . . .1 Sensibilidade da economia ao dimensionamento da SPM . 82 c a a 4. . . . . . . . . . . . . . . . . . . . . 80 ¸˜ ¸ 4. . . . . . . . . . . .3 IMPORTANCIA DA CORRELACAO ENTRE TAMANHO ¸˜ ´ DA CACHE PRE-AJUSTADA EQUIVALENTE E TAMANHO DA SPM . . . 107 6. . . . .6 CALCULO DA CACHE UNIFICADA EQUIVALENTE . . .1 CONFIGURACAO EXPERIMENTAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103 6. . . . . . . . . . . . . . . . . . . . . . . . . . 96 6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 ´ 5. . . . . . .4. . . . 117 ˆ 7. . . . . . . . . . . . . 76 ¸˜ 4. . 109 o 6. . . . . . . . . . . . . . . . . . . . . .4. . . . . . .4. . .4. .1 FLUXO DE TRABALHO . . . . . . . . . . . .1 EVIDENCIA EXPERIMENTAL SOLIDA .2 IMPORTANCIA DO AJUSTE-FINO . .3 IMPLEMENTACAO DO METODO SPCE . . . . . . 109 6. . . . . . . . . . . . . . 118 . 112 ca o 6. . . . . . .6 PATCHING DE BINARIOS . . . . 93 6 VALIDACAO EXPERIMENTAL E RESULTADOS . .

. . .2 Aloca¸˜o de blocos b´sicos (BBA) . . . . . . . .5 POL´ ITICA DE ALOCACAO (GRANULARIDADE DE CO¸˜ DIGO) . . . . . . . .6 REAVALIACAO EXPERIMENTAL DAS TECNICAS NOB ¸˜ ´ A PARTIR DE ARQUIVOS BINARIOS . . . . . . . . . . . . . . . . . . . . 123 e a ˆ APENDICE A -. . . .5. . . . 120 ca 7. . . . . . . . . . . . . . .O m´todo SPCE . . . .1 Impacto do dimensionamento . . . . . 119 7. . 120 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3 SPMs grandes e as taxas de faltas . . .2 Diretrizes para dimensionamento . . .1 Aloca¸˜o de procedimentos (PRA) . . . . . . . . . . . . . . . . . . . . . . .4. . . . . . . . .7. . . . . 121 7. . . . 122 Referˆncias Bibliogr´ficas . . . . 120 ´ 7. . 118 7. . . . . . . . . . . . . . . . . . .7 PERSPECTIVAS . . . . . . . . . . . . . . . . . . . . . . . . .4 DIMENSIONAMENTO DA SPM . . . . .5. . . . . . . . . . . . . . . . . . . . . . . . 118 7.Correla¸˜o entre economia de energia ca total e de sistema . . . . 141 . . . . . . . . . . . 120 ca a ´ 7. . . . . . . . . . . .4. . . . . . . . . . . .4. . . . . . . . . . . . . . . . 133 e ˆ APENDICE B -. . . . . . . . . . . . .

.

). pois ca ca o tratam-se de sua principal fonte de alimenta¸˜o. tocadores de MP3. equipamentos m´dicos. o ca Inicialmente na forma de enormes mainframes. a A miniaturiza¸˜o e a queda no pre¸o dos sistemas embarcados ca c permitiu que eles se disseminassem por todas as ´reas da vida humana. aumentam os requisitos de portabilidade: redu¸˜o de tamanho e peso. de ajuste ao combust´ ıvel nos carros bicombust´ ıveis. fornos de a microondas. . no sistema para pousos e decolagens a guiadas. por conta do processo de miniaturiza¸˜o de seus ca circuitos integrados. o a De acordo com Marwedel (2006) e Verma e Marwedel (2007). de rob´tica e de muitas outras ´reas.31 1 INTRODUCAO ¸˜ 1. cada vez com maior capacidade de processamento.). que causaram e uma verdadeira revolu¸˜o no modo de vida da sociedade contemporˆnea.1 SISTEMAS EMBARCADOS Em pouco mais de duas d´cadas. Estes dispositivos seguem evoluindo rapidamente. cˆmeras digitais. a eletrˆnica de consumo evoluiu para muito al´m o e das calculadoras program´veis. a Como exemplos de produtos contendo sistemas embarcados. De outro. ca a passaram por sua pr´pria revolu¸˜o. do ar-condicionado. do motor.g. sistema anti-colis˜o. Paralelamente. GPS. sendo realizada em dispositivos com aparˆncia que foge do tradicional “gabinete e monitor” e cuja presen¸a e c n˜o se consegue identificar. entretenimento. conversores de TV digital. chamada de “disappearing computer ” e (MARWEDEL. embora mantendo sua caracter´ ıstica de corresponderem a um dom´ espec´ ınio ıfico de aplica¸˜o — e. aeronaves (no computador de bordo. De um lado. e tamb´m em e e produtos militares. por´m invis´ e ıvel. etc. casas inteligentes. ca co etc. e baterias com dura¸˜o satisfat´ria. carros (no sistema de controle de freio ABS. etc. os computadores. cresce a demanda por uma maior capacidade de processamento e de armazenamento. transformaram-se em compactos computadores pessoais. telecomunica¸˜es. pode-se citar: telefones celulares. 2006): computa¸˜o acontecendo em todo o lugar (comca puta¸˜o ub´ ca ıqua). ca Estes “sistemas de processamento de informa¸˜o que est˜o incorca a porados em um produto maior e que normalmente n˜o est˜o diretamente a a vis´ ıveis ao usu´rio” s˜o chamados de sistemas embarcados e colaa a boram com esta nova tendˆncia. incorporando “computadores port´teis” a a com um poder de processamento muito superior aos mainframes de outrora.

ca ˆ Confiabilidade. bot˜es de press˜o. no controle de airbag de um autom´vel a o ou mesmo em usinas nucleares). como teclados e mouses. f´cil a e r´pida manuten¸˜o no caso de eventuais falhas. realizando suas tarefas sempre com o m´ ca ınimo de recursos e utilizando frequˆncias de rel´gio e tens˜es de alimene o o ta¸˜o baixas. o controlador de ABS de um carro nunca c˜ tocar´ um CD de m´sica. que permitem controlar o ambiente. e seguran¸a dos dados a c (security). ˆ Sistemas reativos. Sistemas embarcados n˜o a utilizam a interface convencional dos computadores pessoais. A confiabilidade a abrange aspectos como: baix´ ıssima taxa de falhas (reliability). finalmente. Sistemas de tempo-real s˜o aqueles co a em que a n˜o-realiza¸˜o de uma computa¸˜o em tempo h´bil causa a ca ca a ou perda de qualidade (e. de custo. sistemas embarcados s˜o a reativos. pois muitos s˜o alimentados por e a baterias. em transmiss˜es de ´udio ou v´ o a ıdeo) ou danos ao usu´rio (e.g. a para terem competitividade no mercado. Por exemplo. Esta caracter´ a u ıstica tamb´m est´ relacie a onada com confiabilidade e com eficiˆncia. disponibilidade a ca (sistema sempre operando). caso sejam confidenciais. etc. conectados ao mundo f´ ısico por meio de sensores que coletam informa¸˜es `s quais o sistema reage. c n˜o causando nenhum mal caso falhe.g. o o de execu¸˜o. inclusive por meio co a de atuadores. . A eficiˆncia de um sistema embarcado deve acontecer e e em v´rios n´ a ıveis: energ´tica. mas interfaces diferenciadas como telas sens´ ıveis ao toque. ˆ Eficiˆncia. de tamanho de c´digo. a ˆ Interface de usu´rio dedicada. por se tratar de um quesito muito desejado pelos consumidores de dispositivos port´teis. contribuindo tamb´m para redu¸˜o do consumo de ca e ca energia.32 pode-se classificar um sistema como embarcado quando este for dotado da maioria das caracter´ ısticas que seguem: ˆ Dedicados a uma certa aplica¸˜o. A maioria dos sistemas ca embarcados realiza um conjunto pr´-determinado e dedicado de e fun¸oes. seguran¸a no funcionamento (safety). e. Alguns sistemas s˜o de alto-risco e necessitam a ser confi´veis (dependables) quanto a falhas. o a ˆ Restri¸˜es de tempo real. que diminuem quando e se permite a execu¸˜o de outros softwares. Frequentemente. pois possuem mem´ria limitada. de peso.

o Mais especificamente no dom´ ınio de sistemas embarcados voltados ` eletrˆnica de consumo. WANG. nos ultimos 30 anos. m´xima potˆncia ou m´ximo tempo de co a e a execu¸˜o). MARWEDEL. essas caracter´ ısticas n˜o s˜o meros objetivos. No entanto. tocadores de v´ ıdeo e ´udio e consoles de videogame. 2007). Muitos sistemas embarcados misturam componentes anal´gicos e digitais.2 O SUBSISTEMA DE MEMORIA Por subsistema de mem´ria entende-se o conjunto dos diversos o componentes de mem´ria de um sistema embarcado. MARWEDEL. NG. Em sistemas o embarcados podem coexistir espa¸os de endere¸amento disjuntos (dec c terminada faixa de endere¸os corresponde a uma mem´ria X e outra c o faixa a uma mem´ria Y ). conforme ser´ demonstrado na a pr´xima se¸˜o. a velocidade dos processadores tem aumentado mais rapidamente do que a velocidade de acesso `s mem´rias. onde cada um destes espa¸os est´ associado o c a ou a uma mem´ria ou a uma hierarquia de mem´rias. 2007). tais otimiza¸˜es concentraram-se no proco cessador destes sistemas.g. o 2007) (VERMA. Nos sistemas de prop´sito geral. algumas das caracter´ a ısticas comentadas anteriormente destacam-se das demais. 2006) (JACOB. co Durante muito tempo. os ca projetistas de sistemas embarcados (em particular de sistemas voltados ao consumidor) necessitam otimizar os componentes de hardware e software para garantir que estes objetivos ou restri¸˜es sejam satisfeitos. e Em muitos projetos de sistemas embarcados. eficiˆncia a e energ´tica e previsibilidade (responsividade em tempo real).33 ˆ Sistemas h´ ıbridos. que neste caso devem ser satisfeitas. com dois ou trˆs o o e n´ ıveis. sendo consideradas mais importantes por impactarem diretamente na experiˆncia do usu´e a rio (VERMA. Por conseguinte. o fator de crescimento o da velocidade dos processadores j´ atingiu. o ca ´ 1. mas s˜o elevadas a a a a restri¸˜es de projeto (e. resultando em uma diferen¸a significativa de a o c desempenho. picos a ´ . S˜o elas: desempenho. MARWEDEL. que corresponde a uma significativa a o parcela destes sistemas e abrange produtos como celulares. por se tratar do elemento de maior influˆncia e sobre estas caracter´ ısticas. arquitetura e projeto do subsistema de e ca mem´rias (WEHMEYER. que podem ser otimizados. hoje em dia ´ amplamente e reconhecido que a parte mais importante no projeto de um sistema embarcado ´ a organiza¸˜o. Desde o surgimento dos circuitos integrados.

o subsistema de mem´ria ´ o e respons´vel por 50 a 70% do or¸amento total de potˆncia do sistema. 2002). Estas hieraro quias s˜o elaboradas utilizando mem´rias menores e mais r´pidas que a o a a mem´ria principal e. h´ uma necessidade constante por mais a a capacidade de mem´ria nos sistemas embarcados. por isso. do que resulta uma melhoria do tempo de acesso das mem´rias insuficiente para acompanhar o a evolu¸˜o dos processadores. o Como uma mem´ria principal unica. o gargalo do desempenho de um sistema n˜o a se encontra no processador. de maior eficiˆncia energ´tica do que o e e estas. e o WANG. que deveriam ficar menores e mais r´pidas. mas no subsistema de mem´rias. ca Desse hiato entre a velocidade dos processadores e das mem´rias o decorre que o processador necessita esperar por muitos ciclos — possivelmente at´ centenas deles — para que a mem´ria lhe forne¸a os e o c dados desejados.34 de 2 a 2. enquanto o de um lado h´ a diminui¸˜o do tempo de acesso por MB. Assim. acessos mais ıvel custosos em termos de tempo de acesso e energia aos n´ ıveis superiores. observa-se impacto significativo das caches neste consumo. o uso de hierarquias n˜o se mostrou suficientemente a eficiente para atacar um outro problema: o consumo de energia. Segars (2001) relata que o ARM920T dissipa . a solu¸˜o encontrada pelos projetistas de sistemas embarcados tem ca sido compor hierarquias de mem´rias de modo a atenuar a diferen¸a o c de velocidade entre o processador e a mem´ria principal. est˜o a o a a se tornando mais densas e com mais capacidade. o Embora em sistemas de prop´sito geral a diferen¸a de velocidade o c entre processador e mem´ria tenha sido mais acentuada do que em o sistemas embarcados. as mem´rias. devido ao distinto funcionamento e projeto das mem´rias para cada sistema. evitando assim. a De acordo com Verma e Marwedel (2007). quesito de suma importˆncia em sistemas embarcados alimentados por bateria. NG. Analisando o gasto energ´tico relacionado apenas com um e processador embarcado. Isso acontece porque. sabe-se que este comportamento pode ser o estendido tamb´m para sistemas embarcados: o desempenho de um e sistema ´ dominado e limitado pelas lentas mem´rias (JACOB. 2007). o a ca aumento da capacidade das mem´ria eleva o tempo de acesso global. apesar da evolu¸˜o tecnol´gica ca o ter levado a transistores cada vez menores — o que deveria proporcionar acessos mais r´pidos —. r´pida e grande o suficiente ´ o ´ a e invi´vel na atual tecnologia de mem´rias. Na o pr´tica. de outro. Ou seja. devido ao pre¸o extremamente a o c alto. onde cada n´ armazena temporariamente elementos o ıvel previamente acessados no n´ superior. E a c e dentro do subsistema.5 vezes superior ao das mem´rias (MACHANIK. Tais hierarquias s˜o posicionadas entre o processador e a mea m´ria principal. No entanto.

e dos controladores das a caches. ou seja. com contribui¸˜o co ca majorit´ria dos arranjos de dados e de tag. ´ conveniente que se revisem as o e caracter´ ısticas mais relevantes dos principais componentes de mem´ria: o mem´ria principal. Dally et al. (2008) reportam. 2008) 43% da sua potˆncia em caches. mem´ria cache e mem´ria de rascunho..1 Principais componentes do subsistema de mem´ria o Uma vez esclarecida a importˆncia do projeto energeticamente a consciente de um subsistema de mem´ria.35 Aritmética 6% Relógio e lógica de controle 24% Suprimento de instruções 42% Suprimento de dados 28% Caches 70% Figura 1: Distribui¸˜o de energia em um processador embarcado ca (DALLY et al. Ming. Yu e Lin (2008) reportam que somente a mem´ria o externa ao circuito integrado (off-chip) consome algo entre 50 a 80% do total de energia. 1.2. o o o . dataco intensive. J´ no caso de um sistema embarcado com processador RISC a voltado para aplica¸˜es de processamento de imagem. conforme e a Figura 1. que 70% do total de energia gasto pelo processador ´ oriundo e do suprimento de instru¸˜es (42%) e de dados (28%).

Seu conte´do ´ gerenciado u e implicitamente (sem interferˆncia do usu´rio) por um hardware dedicado: e a controlador de cache para permitir a transferˆncia de informa¸˜o entre e ca n´ ıveis hier´rquicos distintos e para o gerenciamento do conte´do. a no entanto. esta tecnologia exige uma l´gica de controle mais complexa para restaurar periodicamente o (refreshment) estas cargas. Isso. ou pelo menos a maior parte.36 ´ MEMORIA PRINCIPAL (MP) ´ E a maior. n˜o necessitando de nenhum suporte a a adicional da parte destes para que se tire proveito de seus benef´ ıcios. sendo constitu´ de uma ou mais palavras de mem´ria. contam com recursos extras de hardware (o arranjo de tags. Como as cargas armazenadas a neste capacitor se perdem via corrente de fuga. encontrada tanto externa (off-chip) o o quanto interna (on-chip) ao circuito integrado do processador e cujas c´lulas s˜o normalmente fabricadas com tecnologia Dynamic Random e a Access Memory (DRAM). motivo a e e pelo qual passou a ser utilizada em sistemas embarcados. Sua c´lula ´ constru´ com tecnologia Static Random Access Memory e e ıda (SRAM). capaz de oferecer uma grande capacidade de armazenamento a baixo custo. ıdo o As caches foram constru´ ıdas com o prop´sito de serem transpao rentes ao usu´rio e ao compilador. mantendo seu conte´do armazenado. E ela que armazena todo. uma cache geralmente n˜o possui grande capacidade de armazenamento. ´ do c´digo e dos dados de um programa a ser executado no sistema. torna-a extremamente r´pida (geralmente. utilizando um conjunto e o . u ´ MEMORIA CACHE Uma mem´ria cache (Figura 2) armazena c´pias de instru¸˜es o o co e/ou dos dados mais recentemente acessados. E o uma mem´ria de acesso aleat´rio. Est´ a u a localizada dentro do circuito integrado do processador (on-chip). necessitando de 6 transistores por bit. e por isso considerada a mais importante. sua latˆncia pode a e ser acomodada dentro de um ciclo de processador para o caso de uma cache prim´ria) e de maior eficiˆncia energ´tica do que as MPs. comparadores e multiplexadores) que gerenciam implicitamente seu conte´do: verificam se a cache possui ou n˜o uma c´pia v´lida do bloco u a o a que cont´m a palavra de mem´ria requisitada. A unidade m´ ınima de informa¸˜o em uma cache ´ chamada de ca e bloco. mem´ria o ´ do sistema. Para tanto. Por esta tecnologia apresentar um maior custo por KB se comparada a uma DRAM. pois demandam um unico transistor e ´ uma capacitˆncia de transistor por bit.

c a e o controlador da cache recupera o bloco ao qual esse endere¸o pertence c e armazena-o juntamente com sua tag. Para ilustrar o funcionamento de uma cache. significa que a palavra n˜o se encontra na cache e ´ buscada a e do pr´ximo n´ da hierarquia de mem´ria. embora uma mesma entrada seja compartilhada com n outros endere¸os.37 tag índice palavra Arranjo de tag Arranjo de dados sense sense MUX = acerto palavra Figura 2: Exemplo de mem´ria cache com mapeamento direto o de bits do endere¸o da palavra. Caso sejam c e iguais. considere-se uma cache com mapeamento direito. Neste caso. ela ´ organizada utilizando e um mapeamento n : 1 entre endere¸os de mem´ria e entradas da cache: c o um certo endere¸o de mem´ria estar´ sempre associado ` uma mesma c o a a entrada da cache. Sempre que o processador solicita a leitura de uma c palavra. Caso sejam diferentes. denominado tag. o que caracteriza uma falta o ıvel o na cache (cache miss). a palavra requisitada est´ presente na cache e ´ devolvida para o a e processador. Por conta desse comportamento de dif´ previsibilidade (pois ıcil depende do padr˜o de acesso). as mem´rias cache s˜o evitadas em a o a sistemas de tempo real sob restri¸˜es r´ co ıgidas (hard real-time constraints) . o que se chama de acerto na cache (cache hit). Quando n˜o cont´m. a tag de seu endere¸o ´ comparada com a tag armazenada na c e entrada da cache para a qual este endere¸o ´ mapeado.

como sua latˆncia ´ fixa (geralmente um ciclo do proe e e cessador). Esta energia e e adicional pode ser evitada com outros tipos de mem´ria de gerencio amento expl´ ıcito de seu conte´do. a SPM ´ mais eficiente em termos e de ´rea e energia. ´ vantajoso gerenciar explicitae mente seu conte´do para obter uma redu¸˜o significativa no consumo u ca de energia e no tempo de execu¸˜o. e constru´ e ıda com tecnologia SRAM. O projetista do sistema embarcado deve instrumentar o o c´digo atrav´s do uso de um framework de compila¸˜o com suporte ` o e ca a aloca¸˜o em SPM. como as mem´rias de rascunho. Devido ` ausˆncia do arranjo de tags. dos comparadores e dos a e multiplexadores presentes nas caches. disjunto da MP. pois n˜o h´ u e a a a recursos adicionais de hardware. que deve ser personalizado para cada sistema embarcado. u o mostradas abaixo. c c o e seu conte´do ´ gerenciado explicitamente (pelo usu´rio). Al´m disso. pois permitem o c´lculo exato do WCET (ao contr´rio das caches). ainda que isto implique em perda de ca generalidade do software. ao contr´a a rio destas. o uso de SPM requer o gerenciamento a expl´ ıcito de seu espa¸o de endere¸amento atrav´s de instrumenta¸˜o c c e ca do c´digo. semelhantemente `s caches. possui um espa¸o de endere¸amento pr´prio. o hardware extra necess´rio ao gerenciamento ime a pl´ ıcito de conte´do da cache (tag. comparadores e multiplexadores) u consome uma certa quantia de energia. Todavia. tem emprego certo em sistemas de tempo real. a a . Al´m disso. interna ao circuito integrado (on-chip). que pode ou n˜o ser combinado com algum suporte ca a para seu gerenciamento e/ou c´pia do conte´do — e. um controlador o u de SPM ou uma Memory Management Unit (unidade de gerenciamento de mem´ria) (MMU). ´ MEMORIA DE RASCUNHO (SPM) Uma mem´ria de rascunho (Scratchpad Memory — SPM) ou o mem´ria fortemente acoplada (Tightly Coupled Memory — TCM) (Fio gura 3) ´ pequena. Contudo. o que pode influenciar negativamente a eficiˆncia energ´tica do sistema embarcado. o A motiva¸˜o para seu uso adv´m do fato que os sistemas embarcaca e dos executam aplicativos espec´ ıficos (ou classes espec´ ıficas de aplica¸˜es). co Devido a especificidade dos aplicativos.g.38 ou requerem an´lise cuidadosa com ferramentas sofisticadas para n˜o se a a superestimar o pior caso de tempo de execu¸˜o (worst case execution ca time — WCET ) mas obter limites superiores seguros.

Na segunda. de acordo com a abordagem de aloca¸˜o utilizada: nonca overlay-based (NOB) e overlay-based (OVB). as abordagens de aloca¸˜o (estas duas classes) e as ca diversas t´cnicas propostas na literatura ser˜o abordadas com mais e a profundidade no Cap´ ıtulo 2. . os trechos de programa s˜o alocados em SPM no in´ da execu¸˜o da aplica¸˜o a ıcio ca ca e s˜o mantidos l´ at´ o t´rmino da execu¸˜o. Ao contr´rio ca a das caches. ca e a N˜o se pode afirmar que existe uma t´cnica de aloca¸˜o dominante. os trechos a a e e ca presentes em SPM s˜o alterados em tempo de execu¸˜o. de tempo de execu¸˜o ou de ambos. a aloca¸˜o de um trecho pode ocupar o mesmo ca ca espa¸o previamente alocado para outro trecho.39 Arranjo de dados SPM Endereço pertence ao espaço da SPM Decodificador de endereços Endereço pertence ao espaço da MP sense palavra MP Figura 3: Exemplo de mem´ria de rascunho (SPM) o A aloca¸˜o de trechos de programa em SPM ´ conduzida de ca e modo a otimizar um determinado objetivo — geralmente a redu¸˜o do ca consumo de energia.e. Na primeira. durante a a ca execu¸˜o do programa. ca o As t´cnicas de aloca¸˜o em SPM s˜o divididas costumeiramente e ca a em duas classes. pois a e ca depende da aplica¸˜o-alvo e da arquitetura do subsistema de mem´ria. A aloca¸˜o de c´digo c ca o e dados em SPM. i. a explora¸˜o de SPMs ´ uma ´rea de pesquisa mais recente.

4(b) e 4(c). uma delas pode estar ausente — e.2 Arquiteturas para o subsistema de mem´ria o Dados os componentes de mem´ria descritos acima e tendo sempre o como base a presen¸a de SPMs. Por conta disso. ilustradas pela Figura 4(b). possuem uma ou mais SPMs. possuem cache(s) e SPM trabalhando conjuntamente. o sistema se beneficia da presen¸a de cache para a e c redu¸˜o do consumo de energia e tempo de execu¸˜o.g. como e o retratadas pelas Figuras 4(a). As caches podem ser unificadas (numa mesma cache s˜o colocados a instru¸˜es e dados) ou separadas (uma cache para instru¸˜es e outra co co para dados). seja por conta de sua melhor previsibilidade em sistemas de tempo-real. seja pelo menor consumo de ´rea ou pela eficiˆncia energ´tica. Como nas UNAs. ilustradas pela Figura 4(a). centro deste trabalho. co ARQUITETURAS SEM CACHE (UNAS) Arquiteturas sem cache (uncached architectures — UNAs). pode-se imaginar c trˆs principais arquiteturas para um subsistema de mem´ria. Eventualmente. . um subsistema apenas com cache de instru¸˜es e MP.2. diferentemente ca ca das UNAs. por´m a cache continua amenizando os acessos c o e a ` MP. ilustradas pela Figura 4(c). Pode-se pensar nas UNAs c c como arquiteturas onde a SPM substitui a cache. localizadas em espa¸o de endere¸amento disjunto da MP. sem cache de dados. a SPM ´ localizada num espa¸o de e c endere¸amento pr´prio. n˜o possuem SPMs.40 1. sendo compostas a apenas por um ou mais n´ ıveis de caches entre o processador e a MP. ARQUITETURAS SOMENTE COM CACHES (FCAS) Arquiteturas somente com caches (fully-cached architectures — FCAs). a e e ARQUITETURAS BASEADAS EM CACHE (CBAS) Arquiteturas baseadas em cache (cache-based architectures — CBAs). mesmo quando parte do c´digo ou dos dados n˜o o a ´ alocado em SPM.

a manipula¸˜o de arquivos-fonte.41 CPU Cache (a) FCA MP CPU MP SPM (b) UNA CPU Cache MP SPM (c) CBA Figura 4: Arquiteturas-alvo poss´ ıveis para o subsistema de mem´ria o 1. pois permite que um determinado trecho de programa seja acessado em SPM somente enquanto promove economia. o e Para ser capaz de incluir bibliotecas no espa¸o de otimiza¸˜o.3 ESCOPO DESTE TRABALHO Nos ultimos 6 anos. ceda seu lugar para outros a trechos que permitam maiores lucros. Por´m. e. o ca a . Neste caso. as t´cnicas OVB mostram-se superiores `s NOBs equivalenca e a tes. inviabiliza a aloca¸˜o de trechos contidos em ca ca bibliotecas. a e ca a aptid˜o destas t´cnicas em explorar dinamicamente as propriedades a e de programa viabiliza maiores economias. Aparentemente. uma c ca t´cnica qualquer — independente de OVB ou NOB — deve operar em e tempo de p´s-compila¸˜o. a abordagem overlay-based (OVB) tem do´ minado o cen´rio das t´cnicas de aloca¸˜o em SPM. quando n˜o mais. cujo c´digo-fonte dificilmente ´ disponibilizado. uma an´lise mais atenta das t´cnicas OVB propostas a e na literatura revela fraquezas que podem ser eventualmente contornadas por t´cnicas non-overlay-based (NOB). mandat´ria em t´cnicas e ca o e de tempo de compila¸˜o. Contudo. manipulando arquivos bin´rios. Quando operam em tempo de e compila¸˜o.

e ` e . para fins de um subsistema de mem´ria mais realista e de uma compara¸˜o mais justa com as t´cnicas o ca e mais recentes. Assim. o e mostram-se mais naturais para arquivos bin´rios. ca Observou-se que as diversas t´cnicas de aloca¸˜o em SPM propose ca tas na literatura consideram arquiteturas-alvo distintas. geralmente as arquiteturas de referˆncia n˜o possuem SPMs e ca e a a arquitetura-alvo ´ gerada adicionando-se uma SPM a arquitetura de referˆncia. Egger et al. este trabalho adota uma CBA como sua arquitetura-alvo1 . identificaram-se dois fatores com consider´vel influˆncia: a e a e arquitetura-alvo e a configura¸˜o das caches. principalmente quanto ` presen¸a (CBAs) ou n˜o (UNAs) de caches. No caso das t´cnicas ca e de aloca¸˜o em SPM. 2000. (2006) (UNA) compara com Angiolini et al. Trata-se e a e de uma arquitetura cujo consumo de energia ´ comumente utilizado como referˆncia e e para a compara¸˜o dos resultados obtidos pela arquitetura-alvo. e tratam este a c a como um quesito secund´rio. Esta escolha ´ totalmente plaus´ e e ıvel. Logo. o aparentemente superiores. de modo a verificar qual a efic´cia destas a t´cnicas mais simples na redu¸˜o do consumo de energia do subsistema e ca de mem´rias. tais t´cnicas `s vezes estabelecem uma compara¸˜o e a ca direta com uma t´cnica proposta para uma arquitetura diferente da e sua. CERMAK. o que n˜o ´ fact´ a e ıvel em certos sistemas. desprezando dados. alocando facilmente a c´digo e dados de bibliotecas sem a necessidade de recursos adicionais o de hardware. Para uma compara¸˜o mais justa da economia obtida pelas ca t´cnicas. 2 Uma cache de referˆncia pertence ` chamada arquitetura de referˆncia. TALLA. uma vez que a t´cnica ca e utilizada neste trabalho pode ser facilmente aplicada sobre UNAs. As t´cnicas NOB. o presente trabalho argumenta que a configura¸˜o arbica tr´ria ou ad hoc das caches de referˆncia2 conduz a resultados superesa e 1 Tal escolha trata-se somente de limita¸˜o de escopo. 2007).42 as t´cnicas OVB apresentam complicadores: necessitam de hardware e dedicado. dado que a combina¸˜o de caches com SPMs est´ se tornando cada vez ca a mais comum em sistemas embarcados (MALIK. quando comparadas com suas correspondentes OVBs. superestimando seus resultados — por exemplo. (2004) (CBA) e relata ganhos de 24% em redu¸˜o de energia. contudo. desprezando o fato de que o subsistema de a mem´ria ´ extremamente sens´ ` configura¸˜o das mem´rias cache. o presente trabalho apresenta uma reavalia¸˜o experica mental da abordagem NOB. favorecendo ca os ganhos da UNA. GOLSTON. o que n˜o ´ justo pois a presen¸a da cache ca a e c em uma CBA diminui o potencial de otimiza¸˜o da SPM. ou se limitam a alocar apenas c´digo. o e ıvel a ca o Ignorando isto. A an´lise das t´cnicas de aloca¸˜o em SPM mais recentes tamb´m a e ca e evidencia uma preferˆncia por CBAs. MOYER. Assim.

43 timados de economia. a 3. u Estes resultados tamb´m tra¸am diretrizes para a identifica¸˜o e c ca do tamanho ´timo de SPM (em termos de economia de energia). utilizou-se ca a t´cnica NOB de Mendon¸a (2009. Por meio da t´cnica de ajuste-fino (cache-tuning) proposta por e Viana (2006). e a 4. que. ca a e Para a aloca¸˜o de trechos dos programas em SPM. s˜o identificadas as caches de instru¸˜es e de dados a co de maior eficiˆncia energ´tica. ajustada e previamente ` aloca¸˜o em SPM) para cada programa de benchmark a ca da seguinte maneira: 1. dentre as t´cnicas e c e at´ ent˜o propostas. ´ a que considera o maior espa¸o de otimiza¸˜o: e a e c ca . Utilizando uma t´cnica NOB. o que permite avaliar a economia ca a e com respeito `s caches pr´-ajustadas. pretende-se evitar que uma SPM de tamanho fixo e arbitr´rio influencie os resultados. os valores de energia obtidos s˜o normalizados com rela¸˜o ` arquitetura de referˆncia. Para superar tal inexatid˜o na literatura. Finalmente.. para comporem a arquitetura de e e referˆncia. escolhidos como subm´lu tiplos do tamanho da cache pr´-ajustada equivalente. Com isso. a e Os resultados apresentados mostram que a economia obtida em CBAs pelas t´cnicas NOB que manipulam bin´rios para a inclus˜o de e a a bibliotecas no espa¸o de otimiza¸˜o pode ser t˜o boa quanto a obtida c ca a pela abordagem OVB (a qual. o qual servir´ como base para o dimensionamento da a SPM. inferida sobre um conjunto significativo e o de 20 programas de benchmark que totalizam 240 casos avaliados. e e 2. ´ mais complexa). Estima-se o tamanho de uma “cache pr´-ajustada equivalente unificada”. realiza-se a aloca¸˜o de c´digo e e ca o dados para tamanhos distintos de SPM. este a trabalho reporta resultados para caches pr´-ajustadas (i. gerados por meio de varia¸˜o do tamanho da SPM e da granularidade ca para divis˜o do c´digo do programa.e. da mesma forma como a as caches n˜o-ajustadas relatadas na literatura influenciam. por o meio da correla¸˜o dos resultados obtidos com SPMs cujo tamanho ´ ca e parametrizado com rela¸˜o ` cache pr´-ajustada equivalente. inclusive. Tanto o n´mero de programas a o u como de casos avaliados ´ bem superior ` maioria dos relatados pelos e a demais trabalhos publicados em aloca¸˜o de SPM (de todos os trabalhos ca citados na bibliografia somente o de Falk e Kleinsorge (2009) apresenta resultados para um maior n´mero de programas). 2010). Trata-se de e evidˆncia experimental s´lida.

De maneira an´loga ` varia¸˜o do tamanho da SPM. O presente trabalho tamb´m apresenta as seguintes contribuie ¸˜es cient´ co ıficas: ca e ˆ Reavalia¸˜o experimental.. da abordagem non-overlay-based (NOB). Esta o t´cnica opera em tempo de p´s-compila¸˜o manipulando arquivos-objeto e o ca reloc´veis. que aparentemente estaria suplantada pela abordagem overlay-based (OVB). foram resumidos em artigo submetido ao Symposium on e Integrated Circuits and Systems Design — SBCCI 2011 (VOLPATO et al. foram publicados nos anais do IEEE Computer Society c Annual Symposium on VLSI — ISVLSI 2010 (VOLPATO et al. adaptada ` infraestrutura experimental. 2011). 2010). Entretanto. 1. 2010) para prover suporte a e c ` granularidade de blocos b´sicos (alternativamente ` granularia a a dade de procedimentos). n˜o a a ´ permitida uma granularidade mista (procedimentos e blocos b´sicos e a simultaneamente). sob uma perspectiva de pr´-ajuste da cache. ˆ A no¸˜o de cache equivalente unificada para correlacionar as ca capacidades da SPM e das caches determinadas via ajuste-fino. pode-se elencar: co e ˆ Implementa¸ao da t´cnica de ajuste-fino de mem´rias cache de c˜ e o Viana (2006). incluindo aqueles oriundos de bibliotecas. a julgar por uma an´lise superficial da literatura. a c˜ o a como alternativa ` granularidade de procedimentos. ca Os resultados aqui descritos. a ˆ Evidˆncia experimental s´lida (baseada em um n´mero de prograe o u mas e de casos bem superior ` maioria dos trabalhos correlatos) a .44 c´digo e dados globais. a varia¸˜o a a ca ca da granularidade de c´digo permite que sejam tra¸adas diretrizes para a o c identifica¸˜o da melhor granularidade para um certo tamanho de SPM. para uma CBA considerando caches pr´-ajustadas.. a ˆ Extens˜o da t´cnica de Mendon¸a (2009. Os resultados tratando somente da extens˜o da t´cnica de a e Mendon¸a et al.4 PRINCIPAIS CONTRIBUICOES ¸˜ Como contribui¸˜es t´cnicas deste trabalho. Sobre esta t´cnica realizou-se uma extens˜o que permite e a o suporte ` aloca¸ao de c´digo na granularidade de blocos b´sicos. e considera trechos de c´digo somente na granularidade de a o procedimentos.

No Cap´ ıtulo 6 s˜o abordados a configura¸˜o experimental utia ca lizada. 2010). ca e O Cap´ ıtulo 7 mostra as conclus˜es deste trabalho. 1. apresenta os resultados do ajuste-fino ca para um conjunto de programas de benchmark e. e a ca valida¸˜o experimental da t´cnica. ca a O Cap´ ıtulo 2 apresenta em mais detalhes o processo de aloca¸˜o ca de trechos de programa em SPM. e ca descreve-se o estado-da-arte em aloca¸˜o para SPM. Em seguida. . Tamb´m descreve o m´todo ca e e de ajuste-fino utilizado como infraestrutura para este trabalho e detalhes de sua implementa¸˜o. no contexto de sistemas que n˜o podem dispor de hardware a de suporte especializado. e fazem-se consideca ra¸˜es sobre os principais trabalhos correlatos e suas caracter´ co ısticas. com o intuito de permitir c a escolha da granularidade de blocos b´sicos como alternativa ` de a a procedimentos. o procedimento utilizado na gera¸˜o dos experimentos. ca O Cap´ ıtulo 4 descreve a extens˜o proposta por este trabalho a a e ` t´cnica NOB de Mendon¸a (2009. Por fim. seu prop´sito e a imensa variedade de o caracter´ ısticas relacionadas com as t´cnicas de aloca¸˜o. o c´lculo de uma cache equivalente (unificada). antes da aloca¸˜o em SPM. bem como o algumas perspectivas para trabalhos futuros. O Cap´ ıtulo 5 aborda a necessidade do ajuste-fino de caches para cada programa. a partir destes. para servir de referˆncia a e ao dimensionamento da SPM.5 ORGANIZACAO DESTA DISSERTACAO ¸˜ ¸˜ O restante desta disserta¸˜o est´ organizado como segue.45 de que a abordagem NOB deveria ser adotada na constru¸˜o de ca alocadores para SPM capazes de considerar elementos de biblioteca. No Cap´ ıtulo 3 s˜o revistos conceitos fundamentais para a formua la¸˜o do problema-alvo.

46 .

sua origem. Atingir estes objetivos exige que o software seja modificado de modo que parte dos endere¸os a serem acessados recaiam na SPM. ´ poss´ a ca e ıvel identificar etapas comuns ` a grande maioria destas t´cnicas. uma imensa gama de t´cnicas para aloca¸˜o em SPM foram e ca propostas. seu prop´sito e a descri¸˜o das etapas que usualmente ca o ca comp˜em as t´cnicas de aloca¸˜o em SPM. Dentre estas t´cnicas. s˜o feitas considera¸˜es sobre a aloca¸˜o a co ca em SPM. principalmente do ponto de vista da caracter´ ıstica denominada abordagem de aloca¸˜o.1. tempo de acesso. Diversas t´cnicas propostas na literatura s˜o classificadas ca e a quanto a estas caracter´ ısticas. Apesar de bem variadas em suas caracter´ ısticas (conforme ser´ explicado na Se¸˜o 2. a c qual apresenta menor tempo de acesso e menor consumo de energia por acesso que os demais componentes do subsistema de mem´ria. como a discutido na Se¸˜o 1. o como as caches.1. a As entradas da t´cnica s˜o o conjunto de arquivos do programa e a . a fase e a abordagem de aloca¸˜o. e Um fluxo de trabalho gen´rico para t´cnicas de aloca¸˜o em SPM e e ca ´ ilustrado na Figura 2. Em seguida s˜o definidas o e ca a as diversas caracter´ ısticas que dizem respeito ` aloca¸˜o: os elementos a ca de programa. Os pontos s´lidos indicam o in´ e o fim e o ıcio do fluxo.2).47 ´ 2 ALOCACAO EM MEMORIAS DE RASCUNHO ¸˜ Este cap´ ıtulo trata em detalhes da aloca¸˜o em mem´rias de rasca o cunho (SPMs). pois. Primeiramente. Para o tanto. SPMs possuem melhor eficiˆncia energ´tica e ca e e de desempenho do que outros componentes do subsistema de mem´ria. enfatizam-se aquelas que s˜o o foco desta e a disserta¸˜o: t´cnicas que manipulam arquivos bin´rios (em tempo de ca e a p´s-compila¸˜o). e. O estado-da-arte destas t´cnicas ´ exposto em e e maiores detalhes. portanto.1 VISAO GERAL DO PROCESSO DE ALOCACAO ¸˜ A aloca¸˜o de trechos de programa em SPM tem o objetivo ca de otimizar o sistema embarcado no seu consumo de energia. o que ´ sumarizado na forma de tabee las.2. tipo e granularidade. ´ oferecida uma vis˜o geral do processo e a de aloca¸˜o. s˜o capazes de considerar c´digo encapo ca a o sulado em bibliotecas. Finalmente. ou ambos. suas entradas e sa´ ıdas est˜o representadas por elipses e os a retˆngulos simbolizam as etapas do processo. Estes s˜o os objetivos mais usuais. ca ˜ 2.

48 Início Profiling Profiling Caracterização das memórias Mapeamento Mapeamento Arquivo(s) com código do programa Patching Patching Arquivo(s) conscientes de SPM Fim Figura 5: Fluxo de trabalho gen´rico para t´cnicas de aloca¸˜o em SPM e e ca .

ou seja. e . e submete-se o bin´rio execut´vel a um simulador do o a a processador-alvo. Utilizando as a caracter´ ısticas das mem´rias do sistema-alvo — em particular da SPM — o e as informa¸˜es obtidas pelo profiling. obtendo-se a lista de todos os endere¸os de instru¸˜es c co e dados acessados. e O meio mais frequente para realiza¸˜o do profiling ´ via simuca e la¸˜o: compilam-se os arquivos de entrada. caso estejam em formato ca de c´digo-fonte. considere-se que o objetivo da otimiza¸˜o desejada consiste na redu¸˜o do consumo de energia. calcula-se — analiticamente ou por meio de um simulador do subsistema de mem´ria o — o gasto energ´tico de cada trecho do programa. o o Este conjunto de caracter´ ısticas geralmente ´ composto pela capacidade. De modo simplificado. e pelo tempos de acesso e pela energia por acesso das mem´rias. o Para otimizar o software de modo a reduzir o consumo de energia induzido por sua execu¸˜o. acessos a trechos ca a ca de pilha podem estar fora do alcance de uma t´cnica (JANAPSATYA. c A etapa de mapeamento procura sempre identificar o conjunto dos trechos de programa que. quando alocado em SPM. Isto ca e ocorre na primeira etapa da t´cnica. Por exemplo. pode-se dizer que os ca maiores lucros ser˜o obtidos quando alocados para SPM os trechos de a programa com maior gasto energ´tico e menor tamanho.49 (em formato de c´digo-fonte ou bin´rio) e as caracter´ o a ısticas das mem´o rias que comp˜em o subsistema de mem´ria do sistema embarcado alvo. Para o tornar este exemplo mais realista. ca ca fazem-se tamb´m necess´rios os valores de energia por acesso para cada e a componente de mem´ria. denominada de profiling . conhecidas como profile-driven. ca a quantidade de espa¸o de armazenamento da SPM a ser gasto). o resultado final e deriva muito da representatividade das entradas utilizadas para profiling. e que n˜o foi proposta at´ o presente momento ca e a e uma t´cnica que considere todo o c´digo (instru¸˜es e dados) da aplie o co ca¸˜o como candidato ` otimiza¸˜o. Por meio desta lista. o qual consiste em determie nar quais trechos do programa ser˜o alocados para SPM. A segunda etapa ´ o mapeamento. Tamb´m ´ e e e preciso salientar que esta sele¸˜o ocorre sempre dentro do espa¸o de ca c otimiza¸˜o da t´cnica. denominada trace. calcula-se o lucro (profit) obtido co da aloca¸˜o de cada trecho de programa para a SPM (a redu¸˜o do ca ca consumo de energia). deve ser tra¸ado um perfil (profile). e Nestas t´cnicas. O uso de entradas com um padr˜o de acesso muito diferente das entradas a reais mais frequentes da aplica¸˜o a ser otimizada tende a n˜o trazer ca a ganhos elevados para a maioria dos casos. bem como o custo desta aloca¸˜o (neste exemplo. idenca c tificando a contribui¸˜o energ´tica de cada trecho do programa. melhor satisfa¸a c o objetivo da otimiza¸˜o.

PARAMESWARAN. e o Na ultima etapa tem lugar o patching dos arquivos de entrada ´ necess´rios. como a primeira. ou na c´pia ou reloca¸˜o o o o ca de trechos de c´digo. Estas caracter´ ca ısticas tˆm impacto direto nos ganhos obtidos e pela aloca¸˜o. independentemente de seu formato. a a ca ˆ a origem. ca o ca . O fluxo de trabalho proposto na presente disserta¸˜o ´ uma ca e especializa¸ao do fluxo apresentado na Figura 2. a ca aos arquivos de entrada considerados e. o patching consiste no acr´scimo de instru¸˜es no e co c´digo.1 e ser´ detalhado no c˜ a Cap´ ıtulo 4. 2002) pode conseguir alocar estes trechos. de modo a refletir o resultado da etapa de mapeamento.2 CARACTER´ ISTICAS DAS TECNICAS DE ALOCACAO ¸˜ As t´cnicas de aloca¸˜o para SPMs s˜o influenciadas por uma s´rie e ca a e de caracter´ ısticas relacionadas ` aplica¸˜o.50 ´ IGNJATOVIC. mas ´ incapaz de alocar trechos de c´digo. motivo pelo qual se faz necess´rio entendˆ-las para bem ca a e explorar suas potencialidades. STEWART. pode ainda ser necess´rio executar novamente o compilador ou o a linkeditor. Normalmente. aos elementos de programa. s˜o modificados a para que os elementos mapeados para SPM sejam de fato copiados para o espa¸o de endere¸amento desta mem´ria quando da execu¸˜o do c c o ca programa. tipo e granularidade destes elementos. a Para verificar os resultados obtidos pelo processo de aloca¸˜o. ´ 2. quando se trabalha com c´digo-fonte. descobrir suas limita¸˜es e maneiras de co sobrepˆ-las. J´ uma outra t´cnica e a e (AVISSAR. para gerar o arquivo bin´rio otimizado para SPM. o As principais caracter´ ısticas que influenciam as t´cnicas de alocae ¸ao para SPM s˜o: c˜ a ˆ que elementos de programa s˜o considerados candidatos ` aloca¸˜o. utilizando os mesmos o arquivos de entrada usados no profiling ou variando-os. se em ca tempo de compila¸˜o ou de p´s-compila¸˜o. Os a arquivos de entrada. ca costuma-se submeter este bin´rio consciente de SPM a um simulador a do processador e do subsistema de mem´ria-alvo. ˆ a fase em que ocorre a aloca¸˜o dos elementos para SPM. ao pr´prio processo o de aloca¸˜o. Por o a a fim. BARUA. finalmente. 2006b) e n˜o ser˜o alocados. ina a dependentemente de seu consumo energ´tico. quando as entradas s˜o arquivos bin´rios.

J´ tratando-se dos dados. por exemplo. (2007) e Deng et al.1 Elementos de programa Uma das principais caracter´ ısticas das t´cnicas de aloca¸˜o para e ca SPMs diz respeito aos elementos de programa considerados como candidatos para aloca¸˜o. Neste sentido. os elementos podem ser divididos em elementos de c´digo — grupos de instru¸˜es a serem executadas pelo processador o co — e elementos de dados. Por elementos de programa consideram-se trechos ca de um programa — sejam de c´digo ou de dados — que possuem um sigo nificado l´gico. ou se os elementos s˜o copiados ca a para a SPM no come¸o da execu¸˜o e ali permanecem at´ seu c ca e t´rmino. de todas as t´cnicas apresentadas aqui. a abordagem de aloca¸ao — se existe reloca¸˜o de c˜ ca elementos durante a execu¸˜o. De fato. apenas as e e de Kandemir et al. em globais escalares. (2001). tratando-se do c´digo da aplica¸˜o.1. o o ca pode-se considerar como elementos de programa trechos que correspondam a procedimentos.1 Tipo dos elementos Quanto ao tipo. a ˆ finalmente. a 2. 2.2. a partir deste ponto elementos de programa ser˜o referenciados simplesmente como elementos. os elementos de dados costumam ser categorizados.51 ˆ o tipo de arquivo de entrada utilizado (fonte.2. e portanto. objeto ou execut´vel). o ca a ca maior a possibilidade de maximizar os ganhos decorrentes da aloca¸˜o. Cho et al. a Por outro lado. (2009) n˜o suportam este tipo de elemento. e Estas caracter´ ısticas s˜o descritas e exemplificadas nas se¸˜es a co posteriores. Elementos de c´digo s˜o suportados pela grande maioria das o a t´cnicas. pode-se considerar a como elementos de programa trechos que correspondam a vari´veis e a estruturas de dados. quanto maior a abrangˆncia dos e elementos considerados no que diz respeito ao seu tipo e origem. Avissar. globais ca . para fins de aloca¸˜o em SPM. Elementos de programa podem ser caracterizados de acordo com seu tipo e sua origem. Barua e Stewart (2002). ca Por simplicidade. Assim. maior o percentual de c´digo da aplica¸˜o candidato ` aloca¸˜o.

Elementos de dados globais escalares e/ou n˜o-escalares s˜o consia a derados pelas t´cnicas de Kandemir et al. Parameswaran e Ignjatovic (2004) Janapsatya. Dominguez e Barua (2006). os elementos s˜o classificados em elementos a a de aplica¸˜o e elementos de biblioteca.e. Verma. (2002b). (2009). Finalmente. uma t´ce nica que considera elementos de bibliotecas pode considerar somente elementos de c´digo ou de dados. conseguem o trat´-los as t´cnicas de Angiolini et al. 2010). elementos de pilha e elementos de heap. Barua e Stewart (2002). (2009). 2010) a c e Deng et al. 2006. SHIN. Cho et al. 2. ca Elementos de aplica¸˜o s˜o de responsabilidade do desenvolca a vedor do software sistema embarcado. (2010). elementos de heap s˜o tratados pelas t´cnicas proa e postas por McIlroy. (2007).2. i. ou mesmo ambos. Udayakumaran. Ignjatovi´ e c Parameswaran (2006b) Egger.1. Dominguez e Barua (2006). Barua e Stewart (2002). (2009). PARAMESWARAN. (2004) Mendon¸a et al. (2001). 2004) (JANAPSATYA. S˜o poucas as a a t´cnicas que n˜o apresentam nenhum suporte para este tipo de elemento e a (STEINKE et al. a o mas somente uma biblioteca contendo arquivos-objeto pr´-compilados. 2008) (EGGER et al. (2007).. Todas as t´cnicas consideram e elementos desta origem. IGNJATOVIC. o . Cho et al. Mendon¸a (2009. c Elementos de pilha s˜o manuseados pelas t´cnicas propostas por a e Avissar. Steinke et al. Tipo e origem s˜o caracter´ a ısticas independentes. Udayakumaran. pois o m´ ınimo que os desenvolvedores de software disp˜em ´ do c´digo-fonte e/ou arquivos-objeto do programa. 2010) e Deng et al. Lee e Shin (2008) Egger et al. LEE. 2002a) (ANGIOLINI et al. Dickman e Sventek (2008) e Deng et al.. o e o Elementos de biblioteca geralmente s˜o de responsabilidade a de terceiros.52 n˜o-escalares. 2004) (JANAPSATYA. 2006b) (EGGER. Quando aos elementos de c´digo. e As unicas t´cnicas capazes de tratar elementos de dados provenientes ´ e de bibliotecas s˜o as de Cho et al.. Wehmeyer e Marwedel (2004b). (2009) a e c Janapsatya. (2007) e Deng et al. PARAMESWARAN. Mendon¸a (2009. 2006. IGNJA´ TOVIC. Wehmeyer e Marwedel (2004b). que normalmente n˜o disponibilizam seu c´digo-fonte. e Avissar. (2009). Verma.2 Origem dos elementos Quanto ` sua origem.

2 Granularidade dos elementos Os elementos. Em segundo lugar. Udayakumaran. 2010) e Egger et al. como um conjunto de instru¸˜es menor do que um bloco b´sico ou peda¸os de um co a c vetor. vetores. de blocos de a instru¸˜es (ou blocos l´gicos) — um sub-bloco dentro de um bloco co o b´sico — e de traces (um conjunto de blocos b´sicos subsequentes). a decomposi¸˜o do programa em elementos ca dar´ origem a elementos de granularidade mais fina ou mais grossa. o Princ´ ıpio de Pareto (tamb´m conhecido e como Princ´ ıpio 80-20) indica. no caso de dados. e bastando o ajuste do desvio das instru¸˜es que chamam o procedimento. co para que este aponte para o novo endere¸o no qual o procedimento c residir´ no espa¸o da SPM. resultando num mapeamento de um-para-um entre procedimentos e elementos. Aplicado ` otimiza¸˜o e a ca de software. o 2. podem ser divio ´ didos de acordo com diferentes fronteiras. A divis˜o dos elementos ´ simples e o a e direta. podem existir procedimentos com alta e o taxa de invoca¸˜o.2. os quais s˜o maiores em tamanho do que a capacidade ca a da SPM. a o nada impede que sejam utilizadas fronteiras diferentes. de forma geral. Steinke et al. Primeiro. No entanto. pequenos trechos de c´digo respons´veis pela maioria do o a . N˜o se fazendo necess´rio o acr´scimo a c a a e de instru¸˜es extras. para elementos de a c´digo. 1975). E mais usual que estas sejam fronteiras naturais do pr´prio tipo do elemento.2. (2010). de blocos b´sicos. c A motiva¸˜o para aloca¸˜o de granularidades de c´digo mais finas ca ca o adv´m de duas raz˜es.1 Granularidade de c´digo o A granularidade dos elementos de c´digo pode ser classificada o em: granularidade de procedimentos. a a A granularidade de procedimentos ´ possivelmente a mais e natural para os elementos de c´digos.2. a granularidade n˜o induz nenhum overhead de co a energia ou de espa¸o. respectivamente. Mendon¸a (2009.53 2. (2002a). e. Dominguez e Barua (2006). Definida a fronteira. O patching de um elemento sob esta granularidade ´ simples. como procedimentos ou o blocos b´sicos para c´digos. c Exemplos de t´cnicas que adotam esta granularidade s˜o Steinke e a et al. este princ´ ıpio indica que o foco das otimiza¸˜es deve ser co os hot spots. que 80% dos efeitos prov´m de 20% das causas (JURAN. a Estas duas granularidades podem ser exemplificadas pelas fronteiras de blocos b´sicos e procedimentos. sejam eles de c´digo ou de dados. (2002b).

A aloca¸˜o desse a ca procedimento como um todo em SPM pode diluir o ganho que a aloca¸˜o ca desse elemento traz. que transfira o fluxo de execu¸˜o para o endere¸o do seu ca c conte´do no espa¸o de endere¸amento da SPM. c o e ´ que as instru¸˜es adicionadas (a instru¸˜o de desvio incondicional que e co ca invoca seu c´digo na SPM e. 2008). ca c˜ o denominadas l´ ıderes. Ou ca seja. a instru¸˜o de retorno o a ca para MP) causam overhead de tempo de execu¸˜o e de consumo de ca . 3. quando necess´rio. uma granularidade de a c´digo mais fina pode aumentar os ganhos decorrentes da aloca¸˜o em o ca SPM. mesmo que um procedimento altamente invocado caiba em SPM. Um a bloco b´sico (BB) ´ definido por Muchnick (1997) como “a m´xima a e a sequˆncia de instru¸˜es da qual se pode entrar apenas pela primeira e co delas e sair apenas pela ultima delas”. A determina¸˜o dos BBs ´ feita ´ ca e por meio da identifica¸˜o das primeiras instru¸oes que os comp˜em. A aloca¸˜o de um BB consiste na c´pia de seu conte´do da ca o u mem´ria principal (MP) para SPM e na modifica¸˜o do seu ponto de o ca entrada na MP (sua primeira instru¸˜o) por uma instru¸˜o de desvio ca ca incondicional. por´m. A granularidade de blocos b´sicos consiste na divis˜o dos a a procedimentos em unidades menores. uma parcela muito pequena do seu c´digo (frequentemente um la¸o) o c pode ser a respons´vel por grande parte dos acessos. ca ca O terceiro ponto citado anteriormente indica que um BB ´ dee terminado sempre no escopo de procedimentos. denominadas blocos b´sicos. Nestas duas circunstˆncias. Dependendo do tipo de u c c bloco b´sico. Um l´ ıder pode ser: 1. pode-se evitar desperd´ ıcio do limitado espa¸o em SPM com c´digo pouco acessado. de modo que um BB nunca pode ultrapassar a fronteira do procedimento ao qual pertence. Sua desvantagem. A vantagem da granularidade de BBs consiste na possibilidade de isolar os pontos mais acessados de um procedimento e aloc´-los a separadamente. O ponto de entrada de uma rotina. Como o presente trabalho tamb´m investiga o impacto da granularidade dos elementos e na redu¸˜o de energia do subsistema de mem´ria. Desta forma. A instru¸˜o que segue um desvio ou retorno de fun¸˜o. pode ser necess´rio inserir no seu fim uma instru¸˜o de a a ca desvio incondicional. para retornar o fluxo para a MP. O alvo de um desvio (condicional ou incondicional). a aloca¸˜o de BBs ca o ca em SPM ser´ tratada em mais detalhes no Cap´ a ıtulo 4. 2.54 tempo de execu¸˜o gasto para rodar o programa (JENSEN.

ıcio ca a As t´cnicas de Banakar et al. o que n˜o acontece com procedimentos. ca ca Como t´cnicas que usam esta granularidade. E poss´ que exista um BB muito acessado. Dependendo das caracter´ ısticas da aplica¸˜o. Janapsatya. (2004) e Janapsatya. dado que blocos b´sicos j´ s˜o geralmente e a a a muito pequenos (em m´dia. Wehmeyer e Marwedel (2004b) . ca a Exemplos de t´cnicas que utilizam esta granularidade s˜o Verma. por´m maior ıvel e do que o espa¸o dispon´ c ıvel em SPM. A ca aloca¸˜o de blocos de instru¸˜es ocorre de maneira an´loga ` de BBs. 4 a 6 instru¸˜es em c´digos de matem´tica e co o a inteira. mas com tamanho pequeno o bastante para ser alocado inteiramente na SPM. (2002b). (2002a). Neste caso. co SMITH.55 energia sempre. Udayakumaran. YASUURA. pode-se citar as t´ce e nicas de Angiolini et al. Um trace ´ uma sequˆncia linear a e e de blocos b´sicos situados numa regi˜o cont´ a a ıgua de mem´ria. uma instru¸˜o. A granularidade de blocos de instru¸˜es (ou blocos l´gico o cos) permite dividir os elementos em por¸˜es ainda menores do que um co bloco b´sico: um bloco composto por. considerar blocos menores pode tornar o overhead de aloca¸˜o proibitivo a ponto de predominar em rela¸˜o ao ganho. Lee e Shin (2008) utilizam esta granularidade. no m´ a ınimo. restando um espa¸o muito a c ´ pequeno. Imagine que v´rios e a a elementos j´ foram mapeados para SPM. sem instru¸˜es de ponto-flutuante (ROTENBERG. ca 1996). A granularidade de traces ´ uma granularidade intermedi´ria e a entre procedimentos e blocos b´sicos. 1999)). traces comp˜em um bloco de instru¸˜es atˆmico e que pode ser o co o alocado em outras regi˜es da mem´ria sem a necessidade de altera¸˜o de o o ca outros traces. a aloca¸˜o o ca com granularidade de trace gerar´ um menor overhead de espa¸o do a c que a aloca¸˜o de cada um destes blocos b´sicos isoladamente. Janapsatya. Ignjatovi´ e Parameswaran (2006b). BENNETT. a aloca¸˜o de uma ca parcela desse BB tenderia a ser melhor do que a aloca¸˜o de outro BB ca pouco acessado. Parameswaran e Ignjatovic (2004). Por´m. ca co a a Essa granularidade ´ motivada pelo seguinte cen´rio. Traces meo lhoram o desempenho do processador aumentando a localidade espacial presente no programa. Parameswaran e Ignjatovic (2004). Verma. e a Wehmeyer e Marwedel (2004a). mesmo que o BB j´ esteja alocado na SPM desde o a in´ da execu¸˜o do programa. No cen´rio de um procedimento que a concentra um enorme n´mero de acessos em alguns BBs consecutivos u ou muito pr´ximos e que fazem parte de um mesmo trace. a granularica dade de traces pode conseguir uma otimiza¸˜o mais ou menos eficiente ca do que a granularidade de BBs. Steine ke et al. Steinke et al. (2002). Dominguez c e Barua (2006) e Egger. Devido ` sua caracter´ a ıstica de sempre terminar com uma instru¸˜o de desvio incondicional (TOMIYAMA.

a 2. Dominguez e Barua (2006). (2009) e Mendon¸a (2009. Dominguez e Barua (2006) lidam com elementos de granularidade de procedimentos e de blocos b´sicos ao mesmo tempo. exemplificada da seguinte maneira. algumas t´cnicas e e trabalham com granularidade mista. n˜o ocorrendo aloca¸˜o parcial dos dados.g. que considera a divis˜o de um dado n˜oa a escalar em blocos menores e de igual tamanho (exceto eventualmente nas fronteiras do dado). 2010).56 e Ravindran et al. (2002a) e Udayakumaran. Al´m das granularidades apresentadas aqui. No entanto.2.e. foi proposta a granularidade de blocos (tiles) de dados. Para permitir que os dados sejam transferidos em blocos.2.g. principalmente em sistemas embarcados no dom´ ınio de processamento de ´udio e v´ a ıdeo. n˜o faz sentido falar em granularidade a de dados. Deng et al. se um procedimento o ´ alocado. Considerese uma matriz bidimensional. ca A granularidade plena considera os dados n˜o-escalares sempre a por completo. Verma. Ao inv´s do convencional acesso iterando e . como. a arranjos uni ou mesmo multidimensionais) ´ poss´ uma tentativa de e ıvel classifica¸˜o em granularidade plena e granularidade de blocos. Udayakumaran. Steinke et al. (2002a). aplica¸˜es co baseadas no acesso a arranjos multi-dimensionais presentes no interior de la¸os aninhados s˜o dominantes. ou um dado a ca est´ inteiramente na SPM ou est´ inteiramente em MP. por exemplo. Barua e Stewart (2002). os la¸os aninhados s˜o transformados utilizando uma t´cnica c a e denominada de loop tiling. Esta ´ a abordagem utilizada e pela maioria das t´cnicas. Cho et al. c Todavia. i. quando se tratam de dados n˜o-escalares (e. com forte apelo comercial. (2005). Estes arranjos s˜o frequentemente c a a muito grandes e muito acessados. limitando consideravelmente os ganhos obtidos pela granularidade plena. No entanto. (2002b). Nestes casos. a t´cnica deve e certificar-se de que n˜o ocorram casos de aloca¸˜o m´ltipla de um mesmo a ca u trecho de c´digo sob granularidades diferentes (e. Sua vantagem a a ´ a facilidade de implementa¸˜o.. e Avissar.2 Granularidade de dados Para dados escalares. nenhum dos BBs que o comp˜em deve ser alocado). Para estes tipos de acessos. pois ´ a fronteira mais natural para e ca e dados. (2007). permitindo a aloca¸˜o de eleca mentos com mais de uma granularidade. Wehmeyer e Marwedel (2004b). As t´ce o e nicas de Steinke et al. Steinke et al. implicar´ na impossibilidade de aloca¸˜o de dados a ca maiores do que o tamanho da SPM.

Esta granularidade melhora a localidade de dados e permite que dados extremamente grandes sejam alocados mesmo em SPMs muito pequenas. Por outro lado.57 primeiramente sobre as linhas e depois sobre as colunas (ou vice-versa). e ca A n˜o-disponibilidade do c´digo-fonte das bibliotecas de terceiros nas a o t´cnicas de tempo de compila¸˜o reduz consideravelmente o espa¸o e ca c de elementos candidatos ` otimiza¸˜o (MENDONCA. 2010). Estas t´cnicas podem trabalhar a a e sobre arquivos bin´rios(execut´veis ou arquivos-objeto reloc´veis). 2010). (2001).2. A escolha da fase de aloca¸˜o est´ diretamente o ca ca a associada com os arquivos de programa utilizados como entrada para a t´cnica. ou no frontend do compilador. e Chen et al. A a a a vantagem deste formato de arquivo sobre aquele ´ permitir que elementos e de dados sejam mais facilmente considerados no espa¸o de candidatos ` c a otimiza¸˜o devido ` simplicidade de identifica¸˜o e patching dos mesmos ca a ca (MENDONCA.3 Fase de aloca¸˜o ca As t´cnicas tamb´m diferem quanto ` fase na qual o processo e e a de aloca¸˜o para a SPM ´ realizado: em tempo de compila¸˜o ou em ca e ca tempo de p´s-compila¸˜o. por sua pr´pria natureza. (2006). por exemplo. tornando a ca ¸ . utilizando e o valor de outro arranjo). mas sim da linguagem de ca m´quina para a qual o bin´rio foi gerado. que lida com referˆncias irregulares a e arranjos (cujo ´ ındice ´ calculado indiretamente. exige esta o granularidade que os dados sejam copiados para a SPM em tempo de execu¸˜o. o que acarreta um certo overhead de energia e tempo de ca acesso. ¸ A rela¸˜o entre o arquivo de entrada e a fase de aloca¸˜o da t´cnica ca ca e tamb´m influencia diretamente os ganhos obtidos com a otimiza¸˜o. Exemplos destas t´cnicas s˜o Kandemir et al. N˜o h´ dependˆncia da a ca a a e linguagem de programa¸˜o ou de compilador. operando ou no pr´prio o ca o c´digo-fonte. as t´cnicas o e em tempo de p´s-compila¸˜o operam justamente sobre os arquivos o ca bin´rios resultantes do processo de compila¸˜o. que trae a balha com referˆncias regulares a arranjos (cujo ´ e ındice ´ computado e diretamente). 2. e As t´cnicas que operam em tempo de compila¸˜o necessitam e ca obrigatoriamente do c´digo-fonte da aplica¸˜o. a matriz ´ dividida em blocos e os la¸os s˜o transformados de modo e c a que se itere primeiro sobre os blocos. para depois se iterar sobre linha e coluna. No entanto.

4 Abordagem de aloca¸˜o ca Existem essencialmente duas abordagens para efetuar o gerenciamento do conte´do da SPM: non-overlay-based (NOB) e overlayu based (OVB). Apesar de uma o o nomenclatura bastante difundida denominar estas duas abordagens de “aloca¸˜o est´tica” e “aloca¸˜o dinˆmica”. Tome-se como exemplo o a arquitetura MIPS (PATTERSON. Estes dois ultimos segmentos n˜o possuem tamanho fixo. terminado. enquanto a abordagem ca c˜ OVB modifica o conte´do da SPM ao longo da execu¸˜o. dar´ ca o a sequˆncia ao in´ da execu¸˜o —.58 imposs´ ıvel a aloca¸˜o de elementos de bibliotecas por estas t´cnicas. ca e Isto n˜o ocorre nas t´cnicas de tempo de p´s-compila¸˜o.bss) a co s˜o carregados para o segmento de dados est´ticos. A abordagem NOB mant´m os mesmos elementos na e SPM ao longo de toda a execu¸˜o da aplica¸ao. que inicia no final do espa¸o de endere¸amento c c do programa (0x3ffffc) e cresce em sentido oposto ao anterior. respectivamente. que come¸a em a a c 0x10000. Antes do in´ da execuo ıcio ¸˜o de uma aplica¸˜o.data e . a fim de que possa ser executado. Os elementos o e de c´digo (geralmente contidos na se¸˜o . seus diversos elementos devem ser carregados ca ca para os segmentos de mem´ria apropriados. 2. ao longo ca a ca a desta disserta¸˜o n˜o ser´ utilizada tal nomenclatura para evitar amca a a biguidade com a aloca¸˜o de dados est´ticos e de dados dinˆmicos na ca a a mem´ria. HENNESSY. ca Para melhor entender o conceito de aloca¸˜o NOB.text do arquivo bin´rio) s˜o o ca a a carregados para o segmento de texto. ca ca ´ o segmento de pilha. Sucede imediatamente a este segmento o de dados dinˆmicos a (heap) — a serem alocados durante a execu¸˜o da aplica¸˜o. o Na abordagem non-overlay-based (NOB) os elementos mapeados para a SPM s˜o copiados para a mesma em tempo de carga a da aplica¸˜o para a mem´ria — processo este que. que come¸a em 0x10. ca . por meio da u ca c´pia de elementos de c´digo e/ou dados para a SPM. pois ´ imposs´ ´ a e ıvel prever a quantidade de mem´ria necess´ria para estes dados em tempo o a de execu¸˜o. e permanecem na SPM durante toda e ıcio ca a execu¸˜o do programa. Por ultimo. 2008). faz-se neca cess´rio compreender como acontece a carga de um programa para a mem´ria.2. e os elemenc tos de dados est´ticos (geralmente presentes nas se¸˜es . uma vez que a e o ca o arquivo bin´rio das bibliotecas est´ dispon´ a a ıvel. para a qual um poss´ ıvel mapa de mem´ria ´ descrito na Figura 6.

Como exemplos de trabalhos que utilizam a abordagem de aloca¸˜o NOB. (2002b). pois seriam alocados elementos que seriam necess´rios a apenas para uma determinada etapa da execu¸˜o e depois poderiam ca ser removidos da SPM. ca (2002). Steinke et al. Banakar et al. No entanto. come¸ando em 0x400000.g. pode-se imaginar que este segmento encontrar-se-ia ap´s o o segmento de pilha. os elementos de c´digo e/ou dados mapeados para SPM estar˜o o a contidos em uma se¸˜o pr´pria (e. Este segmento possui tamanho fixo (no m´ximo a igual ` capacidade da SPM. no caso de programas grandes e ca bem modulares (cujo c´digo possui padr˜es de acesso que se concentram o o em determinadas regi˜es de mem´ria. pode-se citar: Panda. c A aloca¸˜o NOB n˜o gera nenhum overhead em termos de hardca a ware dedicado ou de espa¸o de mem´ria e consumo de energia em c o decorrˆncia da adi¸˜o de instru¸˜es para c´pia de elementos para SPM e ca co o em tempo de execu¸˜o. caracterizando etapas distintas o o e com pouco c´digo compartilhado entre elas).spm). Dutt e Nicolau (2000). a efic´cia da t´cnica o a e tende a diminuir. Wehmeyer e Marwedel (2004a). Neste exemplo c c do MIPS. o HENNESSY. . . mas eventualmente menor caso a SPM n˜o a a seja inteiramente ocupada na aloca¸˜o) e deve estar mapeado para um ca espa¸o de endere¸amento disjunto (exclusivo) da MP. a ser carregada para o ca o segmento de SPM. Verma. liberando espa¸o para elementos das pr´ximas c o etapas.59 0x3ffffc Segmento de pilha 0x10000 0x100 Segmento de dados dinâmicos Segmento de dados estáticos Segmento de texto Reservado Figura 6: Mapa de mem´ria da arquitetura MIPS (PATTERSON. 2008) No caso de uma aplica¸˜o consciente de SPM com aloca¸˜o ca ca NOB.

. aloca os elementos mapeados para SPM em tempo de execu¸˜o do programa.. u a Esse processo de aloca¸˜o e desaloca¸˜o de elementos para a ca ca SPM repete-se diversas vezes durante a execu¸˜o do programa. quando ca u se tratam de elementos de c´digo ou de dados constantes (somente para o leitura). e removendo-o quando n˜o e a mais. Neste sentido. 2006) (EGGER et al.. MARWEDEL. 2004) (JA´ NAPSATYA. SVENTEK.. DOMINGUEZ. 2002a) (VERMA.. apesar de a aloca¸˜o acontecer durante a execu¸˜o ca ca do programa.. exceto por Deng et al. 2010). ˆ de hardware extra. dando espa¸o para outros elementos requisitados. alocando um determinado elemento na SPM apenas ca enquanto ele ´ extremamente requisitado. 2010). Quando se tratam de dados modific´veis. 2007) o (JANAPSATYA.. para que o conte´do atualizado do elemento n˜o se perca. 2005) (UDAYAKUMARAN. 2006b). (2004) e Mendon¸a (2009. que precisam ser inseridas no c´digo (CHO et al. a sobreposi¸˜o deve a ca ser precedida pela c´pia do conte´do do elemento da SPM de volta para o u a MP. WEHMEYER. padr˜o da Lina guagem C (DOMINGUEZ. ˆ de fun¸˜es de gerenciamento de mem´ria dinˆmica conscientes co o a de SPM. IGNJATOVIC. BARUA. IGNJATOVIC. 2004b) (RAVINDRAN et al. 2008). a aloca¸˜o de um determinado elemento consiste e ca na c´pia de seu conte´do da MP para a SPM. c pode-se pensar na SPM como uma “cache controlada por software” (CHERITON et al. (2009). BARUA. a escolha (mapeamento) dos elementos a serem alocados ´ feita na grande maioria das vezes em tempo de compila¸˜o ou p´se ca o compila¸˜o. 2005) (MCILROY. Vale ca a pena frisar que. A ca motiva¸˜o para tal ´ proporcionar uma melhor captura dos padr˜es de ca e o acesso da aplica¸˜o. frequentemente controlado por instru¸˜es persoco nalizadas. como malloc e free da biblioteca libc. por sua vez. c A abordagem overlay-based (OVB). PARAMESWARAN.60 Angiolini et al. DICKMAN. Nestas t´cnicas. 2001) (STEINKE et al. 1988). ca A c´pia dos elementos para SPM pode acontecer por meio: o ˆ da inser¸˜o de instru¸˜es convencionais de load/store no c´digo ca co o (KANDEMIR et al. 2006. J´ a desaloca¸˜o consiste o u a ca na simples sobreposi¸˜o do seu conte´do por outros elementos. PARAMESWARAN. UDAYAKUMARAN. que a realiza em tempo de ca execu¸˜o.

ca co J´ a Tabela 2 classifica estas t´cnicas quanto aos elementos de programa a e considerados como candidatos.2. Na primeira ca o regi˜o ´ colocado o c´digo a residir no espa¸o de endere¸amento da a e o c c MP. A Tabela 1 c˜ classifica as t´cnicas quanto ` abordagem. D e U ao lado das CBAs indicam as caches presentes na configura¸˜o: cache de instru¸˜es. copia a p´gina requisitada a ca a para a SPM e a execu¸˜o recome¸a no endere¸o em que havia sido ca c c interrompida. e ca 2. ca ca tendo como foco t´cnicas OVB e NOB que operam a partir de arquivos e bin´rios (em tempo de p´s-compila¸˜o) — o que permite considerar a o ca elementos de bibliotecas como candidatos — e que consideram arquiteturas baseadas em cache (cache-based architectures — CBAs) como alvo. com rela¸˜o aos tipos e origens (“Apl. A granularidade para a elementos de biblioteca ´ sempre a mesma dos elementos de aplica¸˜o. Para os eleca mentos de c´digo tamb´m ´ reportada a granularidade suportada (“PR” o e e para procedimentos e “BB” para blocos b´sicos). acessado por meio de uma mem´ria cache. As demais t´cnicas n˜o s˜o discutidas aqui em detalhes. a o a t´cnica coloca p´ginas de c´digo que ser˜o copiadas para a SPM sob e a o a demanda. e “Bib. . Acessos ` regi˜o cacheable a a acontecem naturalmente: se o acesso a um endere¸o na cache resulta em c falta.” para de bibliotecas). faz-se necess´rio hardware ca a extra: um gerenciador de SPM e uma MMU. fase (em tempo de compila¸˜o e a ca — TC — e de p´s-compila¸˜o — PC). a MMU sinaliza uma exce¸˜o de falta a ca de p´gina. respectivamente. Se a p´gina contendo o endere¸o a a c requisitado n˜o se encontra ali. arquivo de entrada e arquiteturao ca alvo.61 As t´cnicas de aloca¸˜o em SPM e suas caracter´ e ca ısticas apresentadas nesta se¸ao encontram-se sumarizadas nas Tabelas 1 e 2. Na segunda regi˜o. dados e unificada. a ca e Egger. As siglas I. J´ acessos ` regi˜o pageable e a a a devem acontecer sempre por meio da SPM e s˜o orientados por p´ginas a a de c´digo. desta vez acessado na SPM. determinado o a pelo tamanho da p´gina da MMU.3 O ESTADO-DA-ARTE EM ALOCACAO A PARTIR DE ARQUI¸˜ ´ VOS BINARIOS Esta se¸˜o apresenta o estado-da-arte em aloca¸˜o para SPM. O gerenciador captura a exce¸˜o. Para tanto. Lee e Shin (2008) propuseram uma t´cnica OVB de tempo de p´s-compila¸˜o que divide o c´digo (sob granularidade de o ca o BBs) da aplica¸˜o em duas regi˜es: cacheable e pageable. embora e a a suas caracter´ ısticas j´ tenham sido comentadas na Se¸˜o 2. o bloco equivalente ´ buscado da MP. Uma p´gina de SPM possui tamanho fixo. em tempo de execu¸˜o.” ca para elementos de aplica¸˜o.

reloc. (2001) Steinke et al. (2007) Egger. embora a arquitetura assuma apenas cache de instru¸˜es e co b Apesar de possuir uma cache de dados. para fins de compara¸ao deve ser considerada UNA. (2006) Janapsatya. fase. (2002a) Verma. (2004) Mendon¸a (2009. Dominguez e Barua (2006) Chen et al. pois a t´cnica n˜o otimiza dados c˜ e a c Mem´ria particionada horizontalmente: uma cache e uma SPM na parti¸˜o de dados (foco do trabalho). por´m com foco na parti¸ao de instru¸oes e c˜ c˜ d Mesmo . reloc. Ignjatovi´ e Parameswaran (2006b) c Cho et al. (2009) Egger et al. obj. e outra na de instru¸oes o ca c˜ caso de c. (2010) Abordagem NOB NOB NOB NOB NOB OVB OVB OVB OVB OVB OVB OVB OVB OVB OVB OVB Fase CT CT PC PC PC CT CT CT CT CT PC PC PC PC PC PC Arquivo de entrada fonte fonte Arquitetura de mem´ria alvo o UNA UNA execut´vel a obj. Lee e Shin (2008) Deng et al. Barua e Stewart (2002) Angiolini et al. Wehmeyer e Marwedel (2004b) Udayakumaran. arquivo de entrada e arquitetura-alvo e ca a T´cnica e Steinke et al. Parameswaran e Ignjatovic (2004) Janapsatya. (2002b) Avissar. fonte fonte fonte fonte fonte CBA (I+D ou U)a CBA (I+D) CBA (I+D) CBA (D) UNA UNA UNA UNA execut´vel a execut´vel a objeto execut´vel a execut´vel a objeto UNA UNAb CBA (I+D)c CBA (I+D)d CBA (I+D) UNA e CBA (I) 62 a A cache ´ opcional.Tabela 1: T´cnicas de aloca¸˜o em SPM quanto ` abordagem. 2010) c Este trabalho Kandemir et al.

Global n˜o-escalar a C´digo o Bib. (2004) Mendon¸a (2009. (2006) - - - - - - - PR e BB Trace PR e BB BB (e menor) BB - - Janapsatya. Wehmeyer e Marwedel (2004b) Udayakumaran. Apl. Barua e Stewart (2002) Angiolini et al. PR e BB BB (e menor) PR ou PR ou BB Heap Apl. Apl. Bib. Bib. por meio de fun¸˜es lineares co co dados n˜o-escalares a c Realiza function outlining em la¸os muito acessados. Dominguez e Barua (2006) Chen et al. 2010) c Este trabalho b a Kandemir et al. Lee e Shin (2008) Deng et al. (2010) - - - BB PRc a Limitado b Apenas para acessos a aplica¸˜es baseadas em arranjos.Tabela 2: T´cnicas de aloca¸˜o em SPM quanto aos elementos de programa considerados e ca Dados Global escalar Pilha Apl. transformando-os em procedimentos c 63 . - T´cnica e Steinke et al. Parameswaran e Ignjatovic (2004) Janapsatya. (2007) Egger. (2009) Egger et al. Bib. (2002a) Verma. Bib. (2001) Steinke et al. (2002b) Avissar. Apl. Ignjatovi´ e Parameswaran c (2006b) Cho et al.

limita o tipo dos elementos considerados para apenas c´digo. como a t´cnica somente agrupa sob o e e uma mesma p´gina BBs oriundos de um mesmo procedimento. n˜o ´ todo sistema embarcado que possui e a e uma MMU e. por´m.64 O hardware especial garante que n˜o se fa¸a necess´rio conhecer a c a o tamanho da SPM no momento da gera¸˜o do bin´rio otimizado ca a pela t´cnica. (2010). No entanto. ıcio c Os autores reportam um ganho m´dio de 14% em redu¸˜o de e ca consumo de energia e 16% de ganho em desempenho quando aplicam a t´cnica em uma CBA. o a a A mudan¸a de granularidade para procedimentos tamb´m agravou c e . e o Tamb´m decorre dela um certo overhead para lidar com chamadas de e procedimentos via ponteiros. ca introduzindo-se um gerenciador em hardware. para a o diminuir o n´mero de transferˆncias. Se o procedimento j´ est´ carregado na SPM. porque deve-se primeiro realizar uma busca bin´ria sobre a tabela com os endere¸os de procedimentos paginados a a c fim de descobrir em qual regi˜o de mem´ria o procedimento se encontra. atualizar´ a entrada na tabela e a desviar´ para a SPM. Lee e Shin (2008) foram co e sobrepujadas em Egger et al. como a e unidade m´ ınima de transferˆncia de c´digo entre MP e SPM pela MMU ´ e o e de uma p´gina. sua entrada cont´m a a e uma instru¸˜o de desvio incondicional para l´. A cada procedimento corresponde uma entrada nessa tabela. ocorre a desperd´ de espa¸o. Al´m disso. Informa¸˜es sobre as p´ginas de c´digo s˜o armazenadas co a o a em estruturas de dados em formato de tabela: uma delas cont´m o e endere¸o de cada procedimento residente na regi˜o pageable e o n´mero c a u de p´ginas que ocupa. mais do que isso. cont´m ca a a a e uma instru¸˜o de interrup¸˜o de software que quando executada ser´ ca ca a capturada pelo gerenciador que. o a ca ıcio c que gera um novo problema a ser solucionado pelo m´todo: a divis˜o e a do c´digo na regi˜o pageable na menor quantidade de p´ginas poss´ o a a ıvel e com as p´ginas contendo c´digo com boa localidade espacial. e e Algumas limita¸˜es da t´cnica de Egger. que desta vez trabalha com granularidade de procedimentos. Se n˜o est´. O requisito de hardware extra (MMU e gerenciador de SPM) foi substitu´ por um gerenciador implementado ıdo via software. tendo como referˆncia uma FCA. ´ necess´rio agrupar mais do que um BB sob uma mesma a e a p´gina. uma personaliza¸˜o deve ser feita. para evitar fragmenta¸˜o e o desperd´ de espa¸o na SPM. a A tabela de desvios elimina a necessidade de hardware extra. Al´m disso. por sua vez. Isso claramente afeta a localidade u e espacial do c´digo. a outra ´ similar a uma tabela de desvios (jump a e table). a o para s´ ent˜o trat´-lo de acordo. iniciar´ a transferˆncia a e do procedimento da MP para a SPM.

evitando estas transferˆncias e a e extras.65 o problema de fragmenta¸˜o e desperd´ de espa¸o na SPM. em m´dia. economia m´dia de 24% e em desempenho e redu¸˜o de energia para uma CBA. Para o segundo. ca e pois usa uma heur´ ıstica global que n˜o trata de maneira adequada la¸os a c com BBs que est˜o muito distantes. Steinke et al. tem-se uma t´cnica h´ e ıbrida. a Redu¸˜o de consumo de energia de 51% e melhoria de desempenho ca de 53% s˜o relatados. a t´cnica apresenta resultados e e sub-´timos porque assume conservadoramente que os procedimentos o paginados sempre necessitam ser alocados na SPM. a t´cnica realiza a extra¸˜o a e ca de procedimentos a partir de la¸os (denominado function abstracting c ou function outlining). O c´digo ´ dividido em uma nova regi˜o (pinned ). No entanto. Os autores validaram a t´cnica sobre dois sistemas embarcados. carregado para a SPM quando a aplica¸˜o ´ o ca e carregada e permanecendo l´ at´ o final da execu¸˜o.g. obtiveram uma economia m´dia de 19% em e redu¸˜o de energia e 12% em desempenho para uma UNA (comparado ca a uma FCA). tendo como alvo uma UNA e como a e . o Foi a primeira t´cnica a propor modifica¸˜o de hardware de e ca modo a tornar a c´pia de elementos para SPM em tempo de execu¸˜o o ca mais eficiente. de tempo de p´s-compila¸˜o e que trabalha o ca com granularidade de blocos l´gicos. enquanto que podem ter sido carregados previamente. pela co o ´ e primeira vez o problema de particionamento de c´digo entre SPM e MP o foi modelado como um grafo. ao o contr´rio de outras t´cnicas (e. Por meio de an´lise de la¸o no grafo. Um grande diferencial desta t´cnica com rela¸˜o `s demais ´ que. (2002a) necessita de a e duas instru¸˜es para a c´pia de uma unica palavra). que cont´m o e a e c´digo alocado sob NOB. Outra t´cnica OVB que inclui elementos de c´digo oriundos de e o bibliotecas no espa¸o de otimiza¸˜o ´ a de Janapsatya. e ca a e pela primeira vez. simulado. Para amenizar este problema. Uma instru¸˜o especialmente criada permite ativar o ca controlador da SPM e copiar um elemento inteiro de uma s´ vez. os a c melhores blocos para SPM s˜o selecionados e os pontos de inser¸˜o da a ca instru¸˜o especial identificados. Elementos s˜o a e ca a alocados desta forma quando existe uma certa vantagem em execut´a los da SPM mas o overhead que adv´m da constante reposi¸˜o dos e ca elementos para a SPM ´ consider´vel. Al´m disso. comparada a uma ca FCA. Parameswac ca e ran e Ignjatovic (2004). Al´m disso. hardware real. seu algoritmo ´ ineficiente. porque a ca ıcio c t´cnica n˜o realiza agrupamento de procedimentos sobre uma mesma e a p´gina. e Para o primeiro. simultaneamente OVB e NOB.

abrange um espa¸o de otimiza¸˜o maior do que as descritas c ca anteriormente. A redu¸˜o m´dia de consumo de ca e energia relatada ´ de 41% para uma arquitetura-alvo que deve ser vista e como uma UNA — pois muito embora possua cache de dados. A economia esperada ´ computada analitie camente e. O patching consiste unicamente a o em ajustar as entradas desta tabela que dizem respeito aos elementos mapeados para SPM. marcado por uma reloca¸˜o. o e Eles tamb´m propuseram uma nova m´trica. modificando a dependˆncia simb´lica para que e o aponte para o elemento em SPM. e Janapsatya. e e o s˜o armazenadas em tabela pr´pria. que pode ser e a a a validado em um simulador. ainda que purae mente NOB. o A t´cnica proposta por Mendon¸a (2009. Al´m disso.66 referˆncia uma FCA. no momento da gera¸˜o do bin´rio execut´vel —. De fato. quanto ao tipo e origem dos elementos. 2010). ao passo o que esta considera tamb´m dados globais escalares e n˜o-escalares. No entanto. visando uma sele¸˜o mais e e ca eficiente (mapeamento) dos BBs para SPM. que e a n˜o podem ser desprezados (MENDONCA. dentre NOBs e OVBs. sujeita a erros. denominada e concomitˆncia. Esta m´trica. a t´cnica e aloca somente elementos de c´digo — quando comparada a uma FCA. a alocar dados e e ´ . aquelas consideram somente elementos de c´digo. portanto. 2010) ´ uma t´cnica e c e e de tempo de p´s-compila¸˜o que trabalha com arquivos-objeto (bin´rios) o ca a reloc´veis. mede a correla¸˜o temporal entre dois BBs. de modo e que a c´pia de elementos poderia ser feita via software — muito embora o continuaram a utilizar a c´pia via hardware por motivo de eficiˆncia. estendida pelo presente trabalho. trata-se a ¸ da t´cnica NOB com maior abrangˆncia de elementos at´ o presente e e e momento.spm). Ignjatovi´ e Parameswaran (2006b) relaxac ram a necessidade de hardware especial de sua t´cnica anterior. Esta t´cnica. pela a¸˜o de reloca¸˜o (que c ca ca ca dita o modo pelo qual o s´ ımbolo ´ convertido para codifica¸˜o bin´ria) e ca a e pela dependˆncia simb´lica (o nome do procedimento ou dado). o alvo de instru¸˜es de desvio. realocando os elementos a e de c´digo (sob granularidade de procedimentos) e dados selecionados o para uma se¸˜o pr´pria (. de chamada de procedimentos co e de acesso a dados n˜o ´ um endere¸o absoluto — isso ser´ feito a e c a pelo linkeditor. particularmente de dados. ´ muito e e eficiente gra¸as ` presen¸a da tabela de reloca¸˜es nos arquivos-objeto. ´ a unica. ca o O patching desta t´cnica. A t´cnica modifica estes arquivos. mas ca a a simb´lico. a ca esta t´cnica n˜o produz um arquivo bin´rio execut´vel. Embora todas as t´cnicas discutidas na presente se¸˜o sejam capazes de alocar elementos e ca de biblioteca. c a c co Nestes. As reloca¸˜es s˜o compostas o ca co a pelo endere¸o da instru¸˜o a ser ajustada.

enquanto que. 2007) (DENG a . salvo se hardware dedicado ´ utilizado para a e suportar o gerenciamento dinˆmico da SPM (CHO et al. uma abordagem OVB de tempo de compila¸˜o conca duzir´ a uma maior economia por meio da explora¸˜o dinˆmica de a ca a propriedades de programa observ´veis no n´ de c´digo-fonte (as quais a ıvel o foram capturadas estaticamente em tempo de compila¸˜o).. a adi¸˜o a e ca de suporte ` granularidade de blocos b´sicos (detalhado no Cap´ a a ıtulo 4) permite buscar maiores economias de energia em sistemas com SPM pequena.. A potencial ca economia extra em se alocar elementos encapsulados em bibliotecas. (2007) e de Deng et al. A aloca¸˜o para SPM em tempo de compila¸˜o funciona mais ca ca naturalmente quando utilizada em conjunto com a abordagem OVB (KANDEMIR et al. 2009). 2002b) s˜o incapazes de mapear a elementos de bibliotecas ou de software protegido de IPs de terceiros para a SPM. 2001) (STEINKE et al. OLIVIERI.4 CONSIDERACOES SOBRE AS ABORDAGENS DE ALOCACAO ¸˜ ¸˜ EM SPM Muitas aplica¸˜es foram relatadas para as quais a maioria dos co acessos ` mem´ria se concentram em um espa¸o de endere¸amento a o c c suficientemente pequeno para caber na SPM (MENICHELLI. 2006). Al´m disso. BARUA. que n˜o seriam de qualquer forma explor´veis no n´ de c´digo-fonte. WEHMEYER. a a ıvel o acaba sendo encoberta pela economia extra proveniente da aloca¸˜o ca OVB.67 de bibliotecas sem recursos extras de hardware. 2002) (STEINKE et al. 2004b) (UDAYAKUMARAN. o e ca STEWART. 2010) continuam c valendo para a extens˜o proposta neste trabalho.. nenhuma possui esta aptid˜o. ca a A aloca¸˜o NOB ´ especialmente adequada para tais aplica¸˜es com hot ca e co spots. tornando a complexidade extra da aloca¸˜o OVB desnecess´ria. DOMINGUEZ. BARUA. a abordagem NOB ´ sub-explorada quando aplicada e em c´digo-fonte: t´cnicas de tempo de compila¸˜o (AVISSAR. quando as aplica¸˜es exibem alta localidade. Quando m´ltiplos hot spots n˜o cabem ao mesmo u a tempo na SPM. 2002a) (VERMA.. as t´cnicas OVB n˜o se mostram t˜o adequadas ca e a a para manusear bin´rios. co 2. dentre as NOBs. Contudo. N˜o obstante sua reconhecida superioridade quando aplicadas em a tempo de compila¸˜o. (2009) conseguem e isto utilizando hardware extra. MARWEDEL. Vale lembrar que as t´cnicas OVB de Cho et al. a Todas estas caracter´ ısticas de Mendon¸a (2009.

em Steinke et al. Para UNAs. a e quando compara diretamente um m´todo NOB com um m´todo OVB e e sob exatamente o mesmo ambiente experimental. desde que n˜o negligencie a aloca¸˜o de dados a ca na SPM. uma vez que a pr´pria cache atua como alocador o dinˆmico. (2007) e 14% e 24% para c´digo em e o Egger. Por exemplo. quando comparada com abordagens NOB. LEE. em sistemas com caches pr´-otimizadas. 30%. (2010) quando comparado com a e FCAs). VAHID. ca e o 2010) (JANAPSATYA. 2006) (EGGER. 2009) (EGGER. a abordagem OVB leva a uma redu¸˜o significativa ca do total de energia quando aplicada em tempo de compila¸˜o: em ca m´dia. respectivamente. na presen¸a e c de caches. quando m´todos OVB tˆm como alvo arquiteturas e e com caches. o impacto de m´todos OVB ´ realmente menor do que o e e reportado para UNAs. SHIN. LEE. Efetivamente. (2002a). quando comparada com FCAs. Dominguez e Barua (2006). Por a ca este motivo. Wehmeyer e Marwedel (2004b). ca Zhang e Vahid (2003) reportam ganhos de 40% por meio do simples ajuste de parˆmetros da cache para a aplica¸˜o (sem uma SPM). SHIN. . (2002a). em Verma. Egger et al. Al´m disso. 8% para dados em Cho et al. 2004)... a economia de energia total reportada ´ marginal (em e m´dia. Por consequˆncia. os m´todos a a e NOB podem ser quase t˜o eficazes quanto os m´todos OVB. Lee e Shin (2008) e Egger et al. Verma. (2010). Esta redu¸˜o ´ menor quando trabalha no n´ de arquivos ca e ıvel bin´rios (em m´dia. quando voltados para CBAs e lidando com bin´rios. para viabilizar sua maior aplica¸˜o e uma e ca pol´ ıtica de aloca¸˜o mais inclusiva. Isto parece ser uma evidˆncia que. quando comparado com FCAs). 21% em Egger et al. visto que arquivos-objeto limitam a manipula¸˜o das proprieca dades de programa necess´rias para o gerenciamento da sobreposi¸˜o a ca de elementos. 2003). um m´todo consciente de bibliotecas ca e deve preferencialmente adotar uma abordagem NOB. o que ´ agravado em sistemas o e onde a cache ´ reconfigur´vel ou pr´-ajustada para uma determinada e a e aplica¸˜o (VIANA et al. Wehmeyer e Marwedel (2004b) e Udayakumaran. Dominguez e Barua (2006). deve-se esperar e ganhos muito menores que aqueles reportados em Steinke et al.68 et al. PARAMESWARAN. De fato. IGNJATOVIC. tais alocadores de SPM que n˜o consideram e a a mem´ria cache superestimam o lucro. em e Udayakumaran. Por esta a o raz˜o.. (2010) reporta essencialmente os mesmos ganhos para mais de metade dos programas avaliados. 2006) (ZHANG. e 31%. evitando muitos acessos para a mem´ria externa. que n˜o depende a de hardware dedicado. 34%. 2008) ou se a aloca¸˜o em SPM ´ limitada a c´digo apenas (EGGER et al.

VAHID.69 Infelizmente. Embora tal configura¸˜o e ca experimental com um tamanho fixo de cache emule um caso pr´tico (a a otimiza¸˜o de c´digo para mem´rias embarcadas preconcebidas). (2004). todos os trabalhos em aloca¸˜o de SPM negligenciam o pr´-ajuste de cache: eles reportam ca e resultados normalizados para uma cache de referˆncia cujo tamanho e ou ´ fixo para todos os programas do benchmark ou ´ vari´vel. at´ onde se tem not´ e ıcia. por´m e e a e definido por alguma outra m´trica qualquer. a CERMAK. . (2010) para a formula¸˜o do problema-alvo.. 2008). descrita no ca Cap´ ıtulo 3. GOLSTON. Mendon¸a (2010) e co c Volpato et al. 2007) (MALIK. Como o objetivo deste trabalho n˜o ´ propor uma nova t´cnica a e e mas reavaliar quantitativamente a bem-conhecida abordagem NOB utilizando a perspectiva da pesquisa recente no ajuste-fino das caches (cache tuning) (ZHANG. isto ca o o n˜o provˆ uma base para o dimensionamento de mem´rias customizaa e o das ou configur´veis (TALLA. 2003) (VIANA et al. MOYER. 2000). ser˜o a emprestadas no¸˜es de Angiolini et al.

70 .

.71 3 O PROBLEMA-ALVO Considere-se uma arquitetura baseada em cache (cache-based architecture — CBA) contendo uma mem´ria principal. 1997). Defini¸˜o 3. especificado o e em bytes. Taxa de faltas de um elemento candidato. e o o uma mem´ria cache de instru¸˜es ou de dados (I-cache e D-cache. e c Defini¸˜o 3. MUDGE. ´ um contˆiner de dados (uma e e constante. λM . Elemento candidato ` aloca¸˜o.3. A energia consumida para acessar uma posi¸˜o de M. denominado por Di . αn ) que representa uma sequˆncia de endere¸os sucessivos. Trace de mem´ria. e c acessados no subsistema de mem´ria (UHLIG. . usaremos M para denominar um componente gen´rico de mem´ria. Dado ca um trace T e um elemento candidato Di .2. onde αi o denota o i-´simo endere¸o. co A partir deste ponto. sua taxa de faltas ´ o n´mero e u de vezes em que ele n˜o ´ encontrado na cache para todas as referˆncias a e e . co o A capacidade de uma mem´ria. onde: δα = 1 0 se αi ≤ α < αi + σi caso contr´rio a Defini¸˜o 3. o n´mero de acessos ` u a mem´ria em T que recaem na faixa de posi¸˜es de Di ´: o co e ai = ∀α|α∈T ∑ δα . Um elemento de ca a ca programa candidato. αi . ´ seu tamanho. ca A latˆncia de uma mem´ria. EM . ´ definida como o tempo gasto e o e para acessar uma de suas posi¸˜es.1.. um bloco b´sico..) ou um contˆiner a e de instru¸˜es (um procedimento. ´ ca e definida como a energia m´dia gasta na leitura ou na escrita daquela e posi¸˜o. Dado o tamanho σi de um elemento Di . ca u Dado um trace T e um elemento candidato Di . ca o e α2 . CM . e uma SPM. etc. .4. uma estrutura de dados. Defini¸˜o 3. N´ mero de acessos de um elemento candidato. o qual pode ser a mem´ria principal (MP).. expressado em ciclos de rel´gio.. uma cache de dados. sua faixa de posi¸˜es varia co entre um endere¸o-limite inferior αi at´ um endere¸o-limite superior c e c αi + σi − 1. uma unica instru¸˜o. uma vari´vel. o co respectivamente) ou uma SPM. co a ´ ca etc. uma cache de o instru¸˜es.). Um trace T ´ uma tupla (α1 .

a Defini¸˜o 3. tem-se εi = 0.e. ca e pois n˜o se fazem necess´rias instru¸˜es extras (ANGIOLINI et al. necess´rio para alocar um elemento Di em SPM c a ´ e wi = σi + σextra .. a a co MENDONCA. ¸ Defini¸˜o 3. Sejam D1 .. 2004. Quando Di ´ um bloco b´sico.: ∀α|α∈T ∑ φα . ca depois.5.6.4.. 2010).8.. .1. onde εi ´ o overhead de energia associado com as instru¸˜es extras que e co desviam incondicionalmente o fluxo de execu¸˜o da MP para a SPM e.. em bytes. onde Ecache = EI-cache quando Di ´ um contˆiner de c´digo e Ecache = e e o ED-cache . i. tem-se wi = σi . para que o conte´do do elemento seja u acessado no espa¸o de endere¸amento da SPM. Energia consumida em um acesso a um eleca mento candidato. a ser detalhado na Se¸˜o 4. uma vez que nee nhuma instru¸˜o extra se faz necess´ria (ANGIOLINI et al. ca a MENDONCA.. A energia consumida por um acesso a um candidato Di no espa¸o de endere¸amento da MP ´: c c e Ei = Ecache + mi × (EMP + Ecache ). O ca lucro de energia de um elemento candidato Di quando mapeado para a SPM ´ calculado por: e pi = ai × (Ei − ESPM ) − εi . Quando Di ´ um procedimento ou um dado. Di . Lucro (profit) de energia de um candidato. onde σextra ´ o tamanho total das instru¸˜es extras necess´rias para e co a direcionar o fluxo de controle para aquele elemento quando Di ´ um e bloco b´sico alocado em SPM. ¸ e a decorre εi > 0.4. . c c Quando Di ´ um procedimento ou um dado. O c´lculo de σextra ser´ detalhado na a a a Se¸˜o 4.. 2010). Caracteriza¸˜o de espa¸o dos elementos candica ca c datos.. ca Defini¸˜o 3. Dn os elementos candidatos acessados por . 2004. de volta para a primeira. ca c a O espa¸o wi .72 a ele em T .7. Espa¸o necess´rio para um elemento candidato. caso contr´rio.2. onde: φα = 1 0 se Di n˜o se encontra na cache a caso contr´rio a mi = ai Defini¸˜o 3.

por tratar-se de um problema NP-completo. os elementos de programa candidatos devem o e ser caracterizados em termos de seus tamanhos.73 um c´digo embarcado. em ca a tempo pseudo-polinomial (PAPADIMITRIOU. Embora muitos m´todos utilizem Programa¸˜o Linear Inteira (ILP). onde wi significa o espa¸o necess´rio c a para alocar o elemento Di em SPM. ca ca O objetivo pode ser minimizar o tempo de acesso total ` mem´ria ou o a o consumo de energia. encontre a aloca¸ao X que maximize a fun¸˜o c˜ ca lucro p(X) = P × X tal que W × X ≤ CSPM A solu¸˜o do Problema-alvo de Otimiza¸˜o por meio de t´cnicas ca ca e exatas pode resultar em tempos de execu¸˜o proibitivos para casos de ca uso reais. ca Como o n´mero de acessos aos elementos depende da computa¸˜o u ca dos algoritmos utilizados no software embarcado. o problema tamb´m e ca e pode ser resolvido idealmente por meio de Programa¸˜o Dinˆmica. Caracteriza¸˜o de lucro dos elementos candidaca ca tos. onde pi ´ o lucro pela aloca¸˜o do e ca elemento Di em SPM. de modo a minimizar a uma fun¸˜o custo. 1972). .. caracterizado por um trace de mem´ria T . pn ]. pi .. Dn os elementos candidatos acessados por um c´digo embarcado.. Essa possibilidade levar´ a diferentes instˆncias do a a problema de otimiza¸˜o. wi . Di .9. e um padr˜o de acesso capa turado por um trace T .... O problema-alvo pode ser reformulado como um problema cl´ssico a de otimiza¸˜o combinat´ria chamado Problema Bin´rio da Mochila (0–1 ca o a Knapsack Problem) (KARP. 1981). Defini¸˜o 3. Um ca mapeamento para a uma SPM ´ representado por uma matriz-coluna X = e [x1 ....10. Al´m disso. xi .. Mapeamento de elementos para a SPM. Problema-alvo de Otimiza¸˜o: Dados um conjunto de elementos ca candidatos Di .. . ou equivalentemente. c c O problema geral de otimiza¸˜o consiste em determinar quais eleca mentos de programa ser˜o mapeados para a SPM. xn ]−1 . Defini¸˜o 3. . O Problema-alvo ´ solucionado utilizando o algoritmo MINKNAP e . wn ]... Sejam D1 .. Sua caracteriza¸˜o de espa¸o ´ dada por uma o ca c e matriz-linha W = [w1 . . maximizar uma fun¸˜o lucro...... Sua caracteriza¸˜o de lucro ´ denotada por uma o ca e matriz-linha P = [p1 . onde xi = 1 significa que um elemento Di ´ mapeado e para o espa¸o de endere¸amento da SPM e xi = 0 significa que Di ´ c c e mapeado para o espa¸o de endere¸amento (disjunto) da MP.. a otimiza¸˜o ser´ feita ca a capturando um padr˜o t´ a ıpico de acessos... caracterizados por W e P. conforme formalizado abaixo. ... . expresso em bytes. . .

da mesma forma que a t´cnica de Mena e don¸a (2009.74 (PISINGER. que foi estendida por este trabalho. c . 1997). que garante solu¸˜o ´tima e eficiente para o Proca o blema Bin´rio da Mochila. 2010).

ˆ adapta¸˜o da caracteriza¸˜o de espa¸o e de lucro dos candidatos ca ca c para levar em conta os candidatos BBs.75 ˜ ´ 4 EXTENSAO DE UMA TECNICA NOB PARA ˜ DE BLOCOS BASICOS NO ESPACO DE ´ INCLUSAO ¸ ˜ OTIMIZACAO ¸ A t´cnica proposta por Mendon¸a (2009. permite uma an´lise mais realista da economia obtida. o O ajuste-fino das caches — fundamento da reavalia¸˜o das t´cca e nicas NOBs proposta por este trabalho —. O caso ´ determinado ca a e verificando algumas caracter´ ısticas: se possui ou n˜o instru¸˜o de a ca desvio. c ˆ adapta¸˜o do profiler para que este compute o n´mero de acessos. 2010) considera como e c candidatos elementos de c´digo e dados globais est´ticos (escalares e o a n˜o-escalares). quando precede a aloca¸˜o ca em SPM. foi necess´rio realizar uma extens˜o na t´cnica de Mendon¸a (2009. a A extens˜o implementada para que o c´digo possa ser dividido na a o granularidade de blocos b´sicos (BBs) contemplou os seguintes aspectos: a ˆ identifica¸˜o das instru¸˜es de desvio condicional no c´digo bin´rio. o Para permitir a explora¸˜o da granularidade de elementos de c´ca o digo. Entretanto. ca co o a para a demarca¸˜o dos blocos. caso sim. optou-se por avaliar tamb´m o impacto da varia¸ao da e c˜ granularidade dos elementos de c´digo na abordagem NOB. ca ˆ identifica¸˜o do caso de cada bloco b´sico. a a e c 2010). impea dindo que fatores secund´rios influenciem nesta economia. a t´cnica de Mendon¸a somente realiza o ca e c aloca¸˜o de procedimentos (procedure allocation — PRA). particularmente aqueles originados de bibliotecas. Aproveitando a desta facilidade. de modo a habilitar a aloca¸˜o de blocos b´sicos (basic-block ca a allocation — BBA). . se o desvio ´ condicional ou incondicional. ca u taxa de faltas e o custo energ´tico para o acesso aos candidatos e BBs. Para a tornar isto poss´ ıvel. ca ˆ modifica¸˜o do mecanismo de patching para que os BBs mapeados em SPM sejam alocados nesta quando do in´ da execu¸˜o do ıcio ca programa. e se o e bloco constitui um la¸o. por utilizar ca a granularidade de procedimentos para definir as fronteiras entre os elementos de c´digo. manipula arquivos-objeto reloc´veis em tempo de a p´s-compila¸˜o. como alternativa ` PRA.

As etapas deste fluxo s˜o detalhadas e a nas se¸˜es subsequentes. Neste passo. algumas poucas propriedades de programa s˜o a a extra´ ıdas destes arquivos para permitir a otimiza¸ao pretendida. 8(c) e 8(d). c˜ o conjunto de elementos de programa candidatos (Di ) e seus tamanhos (σi ). como retratado pelas Figuras 8(a). co a O lado esquerdo das Figuras 8(a). ´ considerada por vez e como fronteira para os elementos de c´digo.76 ´ E importante esclarecer que na vers˜o estendida da t´cnica. ca 4. os quais podem compreender bibliotecas a est´ticas. como descrito a seguir. A Figura 7 mostra o fluxo o a de trabalho da t´cnica estendida. a e quando BBs s˜o escolhidos como elementos de c´digo. o 4. Entretanto. apea e nas uma granularidade. a saber. um nodo tecnol´gico e um subsistema ca o de mem´ria pr´-especificado. de maneira que o melhor conjunto de elementos de programa seja mapeado para o espa¸o de endere¸amento da SPM. 8(b). O lado esquerdo de cada figura (` esquerda da seta) mostra a fronteira a de um BB (em borda destacada) e as instru¸˜es que o sucedem no espa¸o co c de endere¸amento da mem´ria principal (MP) antes do mapeamento. 8(c) e 8(d) ilustram as caracter´ ısticas que permitem distinguir os BBs segundo quatro casos: . Alguns passos c c s˜o necess´rios. A t´cnica estendida permite manipular dados est´ticos (escalares e a e vetores) e c´digo (ou procedimentos ou BBs). ap´s o mapeamento daquele BB para SPM. quatro diferentes a o casos podem ocorrer. tanto para habilitar este mapeamento como para refletia a lo no c´digo execut´vel consciente de SPM. A tarefa mais elaborada desse passo consiste na identifica¸˜o dos ca elementos de programa. O processo ´ uma especializa¸˜o da t´cnica co e ca e ilustrativa explicada na Se¸˜o 2. 8(b).2 CARACTERIZACAO DOS ELEMENTOS ¸˜ O ponto de entrada do fluxo de trabalho ´ um conjunto de e arquivos-objeto reloc´veis. BBs ou procedimentos.1 FLUXO DE TRABALHO Dados uma aplica¸˜o. c o As instru¸˜es de desvio condicional e incondicional est˜o negritadas. c o O lado direito de cada figura (` direita da seta) ilustra os espa¸os de a c endere¸amento disjuntos. o objetivo ultimo da extens˜o realizada o e ´ a permanece o mesmo da t´cnica original: produzir um arquivo execut´vel e a relocado.1. A identifica¸˜o de o ca elementos de dados est´ticos e procedimentos ´ direta.

Este caso ocorre geralmente com c´digo que inicializa o vari´veis ou armazena/recupera contextos. Isto ´ frequentemente induzido por estruturas de repeti¸˜o c e ca p´s-testada (do-while) sem estruturas condicionais aninhadas.77 Arquivosobjeto reloc. a ˆ Caso II (Figura 8(b)). Isto ´ tipicamente induzido por estruturas de sele¸˜o de e ca m´ltipla escolha (case/switch) e estruturas de sele¸˜o se-sen~o u ca a (if-else) com m´ltiplas condi¸˜es. O BB n˜o cont´m nenhuma instru¸˜o de a e ca desvio. O BB termina termina com um desvio condicional cujo alvo ´ o pr´prio BB. i. (patched) Relocação e linkedição Arquivo executável (relocado) Figura 7: Fluxo de trabalho da t´cnica estendida de aloca¸˜o em SPM e ca ˆ Caso I (Figura 8(a)). o .e. ele forma uma estrutura e o de la¸o. O BB termina com um desvio incondicional. u co ˆ Caso III (Figura 8(c)). (originais) Relocação e linkedição Caracterização dos elementos Arquivo executável (original) Caracterização dos componentes de memória Ccache CSPM CSPM {Di} {σ } i {Di} {Di} CMM Estimativa de latência e energia Ecache ESPM EMM λcache λSPM λMM T Profiling {mi} {ai} {Si} {ri} Caracterização de custo e lucro P W Mapeamento Xótimo Patching Arquivosobjeto reloc.

.. j (i+n+k) Instrução 0 Instrução 1 .. $1.. Instrução n-3 s SPM Instrução 0 Instrução 1 .. Acréscimo de espaço em SPM: 2 palavras (a) Caso I Antes do mapeamento MP i Depois do mapeamento MP i SPM s Instrução 0 Instrução 1 .. .. beq $0... Instrução n+k s+n­1 Instrução n-1 i+n+k i+n+k Acréscimo de espaço em SPM: 0 palavras (b) Caso II Antes do mapeamento MP i Depois do mapeamento MP i Instrução 0 Instrução 1 .... beq $0... Instrução n-3 j (i+n-2) i+n­2 i+n­1 beq $0... i js nop .. j (i+n+k) i+n­1 Instrução n-1 . beq $0. Acréscimo de espaço em SPM: 2 palavras (c) Caso III Antes do mapeamento MP i Depois do mapeamento MP i Instrução 0 Instrução 1 .. $1. s i+n­1 i+n Instrução n-1 Instrução n i+n­1 i+n Instrução n-1 Instrução n s+n­1 s+n s+n+1 Instrução n-1 j (i+n) nop .. Instrução n+k nop i+n+k i+n+k Acréscimo de espaço em SPM: 0 palavras (d) Caso IV Figura 8: Casos que podem ocorrer no mapeamento de blocos b´sicos a para SPM CASE IV: Branch (out) . Instrução n-3 beq $0.. Instrução n-2 s SPM Instrução 0 Instrução 1 .. Instrução n+k s+n­1 i+n­1 Instrução n-1 .. i s SPM Instrução 0 Instrução 1 ..78 Antes do mapeamento MP i Depois do mapeamento MP i Instrução 0 Instrução 1 ........... . $1. Instrução n-2 js nop . i+n+k js nop .... j (i+n+k) js nop . $1.. Instrução n+k i+n­1 Instrução n-1 . i+n+k Instrução n-1 . Instrução n-2 i+n­1 i+n Instrução n-1 Instrução n i+n­1 i+n Instrução n-1 Instrução n s+n­1 s+n s+n+1 Instrução n-1 j (i+n) nop .. $1...

sua primeira instru¸˜o) ´ substitu´ por um desvio incondicional ca e ıdo (jump) para a posi¸˜o (digamos. embora as mudan¸as c c c necess´rias dependam do caso do BB. isso depender´ da taxa de invoca¸˜o. No espa¸o de endere¸amento da MP. Ajustes fazem-se necess´rios em suas posi¸˜es no espa¸o a co c de endere¸amento da MP e. 8(c) e 8(d). Contudo. E importante perceber que.e. Estes ajustes tem os c c seguintes impactos: ˆ Caso II: n˜o necessita de mudan¸as pois o c´digo original j´ a c o a termina com um desvio incondicional (e seus alvos n˜o necessitam a de ajuste nos deslocamentos porque s˜o codificados como endere¸os a c absolutos). os BBs que c recaem nos Casos III e IV aparentam ser candidatos mais promissores para mapeamento em SPM quando comparados `queles que recaem nos a Casos I e II. eventualmente. 8(b). As c c posi¸oes que necessitam de ajuste est˜o hachurados. como muitas c arquiteturas possuem desvios adiados (delayed branches). co No espa¸o de endere¸amento da SPM. instru¸˜es de um BB precedente). o espa¸o necess´rio. por conseguinte. ` direita da seta c˜ a a nas Figuras 8(a). c a ˆ Caso IV: o desvio condicional final ´ transformado em um desvio e incondicional cujo alvo ´ a posi¸˜o daquele desvio no espa¸o de e ca c . os delay slots devem ser considerados sempre que um desvio incondicional ´ adicionado. ca a Como la¸os tendem a ser executados diversas vezes. no espa¸o da SPM. seu c´digo ´ replicado e o e no espa¸o de endere¸amento da SPM. e Por simplicidade.g. delay slots s˜o preenchidos com instru¸˜es de n˜oa co a opera¸˜o (nop). s) do c´digo do BB no espa¸o de ca o c ´ endere¸amento da SPM. em estruturas de repeti¸˜o para com estruturas condicionais se-sen~o aninhadas). Evidentemente. Estes ajustes est˜o explicados em a maiores detalhes a seguir. o ponto de entrada de um BB c c (i. ˆ Casos I e III: requerem a inser¸˜o de desvio incondicional (jump) ca no final do BB. somente a r´plica de c c e seu conte´do n˜o ´ suficiente para que o BB possa ser acessado a u a e partir da SPM. embora pudessem ser preenchidos com instru¸˜es uteis ca co ´ (e. estas consistem basicamente a em possuir um desvio incondicional que salta de volta para a posi¸˜o ca adequada no espa¸o de endere¸amento da MP. O BB termina com um desvio condicional cujo alvo ´ outro BB.79 ˆ Caso IV (Figura 8(d)). Isso ocorre comumente quando os la¸os se e c estendem por mais de um BB (por exemplo. o que aumenta levemente seu tamanho e. a ca Quando um BB ´ mapeado para SPM.

data} . seria necess´rio n˜o apenas uma mudan¸a no c a a c deslocamento do desvio. para cada elemento de programa candidato Di .3 e 3.). a ca u tamanho de bloco. associatividade da cache. ca a determina-se o trace T . respectivamente.80 endere¸amento da mem´ria principal. permitindo assim que mais elementos sejam mac peados.3 PROFILING DO PROGRAMA Submetem-se os arquivos-objeto reloc´veis ao ligador para realizar a a reloca¸˜o e edi¸˜o de referˆncias. Se c a ca decid´ ıssemos pela execu¸˜o do desvio condicional no espa¸o de enca c dere¸amento da SPM. Dado o trace T . como tamb´m a adi¸˜o de dois desvios incondie ca cionais (um para o alvo do desvio condicional e outro para a primeira instru¸˜o ap´s a sa´ do BB). etc. do que resulta um arquivo execut´vel ca ca e a utilizado para fins de profiling. Ccache . ESPM . tal que: τ : D → {BB. a caracteriza¸ao do lucro e o c˜ igualmente leva em conta a configura¸˜o do subsistema de mem´ria. u conforme as Defini¸˜es 3. Ecache . c o A solu¸˜o adotada no Caso IV tem como intuito reduzir o overhead ca de espa¸o na SPM. j´ que a o e a energia m´dia depende dos padr˜es de acesso. Dada a energia m´dia e a latˆncia m´dia de cada componente e e e (EMP . ca o tal como as capacidades dos componentes (CMP . Al´m disso. λMP . proc. CSPM ) e outros parˆmetros de configura¸˜o (n´mero de portas. ca o ıda 4. o profiler calcula seu n´mero de acessos ai e sua taxa de faltas mi . λSPM ).9 co e 3. a caracteriza¸˜o de lucro requer o ca a estimativa de energia consumida (ou do atraso) por acesso para cada componente do subsistema de mem´ria.4 CARACTERIZACAO DE LUCRO E ESPACO ¸˜ ¸ Para um dado nodo tecnol´gico. Seja τ uma fun¸˜o que mapeia cada elemento de programa Di ca para um tipo de elemento. embora ocasione aumento na energia gasta no espa¸o de enc dere¸amento da MP pelo acesso ` instru¸˜o de desvio condicional. λcache . Por meio da execu¸˜o deste execut´vel. conforme as Defini¸˜es 3.4.8. a caracteriza¸˜o de lucro e a de ca espa¸o consistem em encontrar um lucro (pi ) e um espa¸o (wi ) para cada c c elemento candidato (Di ) mapeado para SPM. co 4.

1 Lucro de energia de um bloco b´sico a Da Defini¸˜o 3. respectivamente. Considerando os casos de BBs apresentados na Se¸˜o 4. c Seja s o n´mero de delay slots na arquitetura alvo e ri a taxa de u invoca¸˜o do BB Di (i. seu c´lculo leva em considera¸˜o a energia a ca gasta acessando as instru¸˜es de desvio incondicional (e seus respectivos co delay slots) adicionadas: um desvio da MP para a SPM e outro no caminho oposto. Quando τ(Di ) = BB sob o Caso III (la¸o). este pode ser c subdividido nas seguintes componentes: εi = εiMP + εiSPM .4. onde Ni denota o n´mero c˜ u de invoca¸˜es devido `s itera¸˜es do la¸o e Si representa o n´mero de co a co c u vezes que o BB ´ alcan¸ado partindo de um outro BB.2. o overhead ´ sempre nulo.6.e. tal e c que k = i. onde εiMP e εiSPM representam os overheads de energia nos espa¸os de c endere¸amento da MP e da SPM. a 4. e . sua taxa de e c invoca¸ao pode ser escrita como ri = Ni + Si . e Para facilitar a visualiza¸˜o do quanto cada espa¸o de endeca c re¸amento (MP e SPM) contribui para o overhead εi . os ca overheads podem ser escritos como:   (1 + s) ∗ ri ∗ Ei (1 + s) ∗ Si ∗ Ei εiMP =  2 ∗ (1 + s) ∗ ri ∗ Ei (1 + s) ∗ ri ∗ ESPM 0 se τ(Di ) = BB sob os Casos I e II se τ(Di ) = BB sob o Caso III se τ(Di ) = BB sob o Caso IV (4. data}. tem-se que o lucro de energia obtido em mapear ca um elemento para a SPM ´ dado por pi = ai × (Ei − ESPM ) − εi .2) Quando τ(Di ) = BB.1) εiSPM = se τ(Di ) = BB sob os Casos I e III caso contr´rio a (4.81 onde BB. proc e data significam um bloco b´sico. um procedimento ou a um dado est´tico. digamos Dk . o n´mero de vezes que seu ponto de entrada ca u ´ acessado). respectivamente. Quando τ(Di ) = {proc.

ca e Da mesma forma que para o lucro. pois as pr´prias posi¸˜es do BB na a e co o co MP s˜o utilizadas. 2010). temos que o espa¸o ocupado em SPM quando ca c da aloca¸˜o de Di ´: wi = σi + σextra . a Para um candidato Di . Como resultado. Neste trabalho. Para o direcionamento do espa¸o da MP para o da SPM c n˜o se tem acr´scimo de instru¸˜es.5 MAPEAMENTO EM SPM Este passo consiste em resolver o Problema de Otimiza¸˜o Alvo. os arquivos reloc´veis originais s˜o o a a alterados (patching) de modo a refletir o mapeamento consciente de SPM. Comparando esta equa¸˜o com a Figura 8. pode-se compreender σextra como um overhead de espa¸o.6 PATCHING DE BINARIOS Dado o mapeamento ´timo. bem como para procedimentos e dados.82 4. fica claro que apenas ca dois casos de BBs necessitam de espa¸o extra na SPM. ca para o qual existem muitos algoritmos propostos na literatura. um mapeamento ´timo de elementos para SPM (Xotimo ) ´ encontrado. Para os outros c dois casos. os tamanhos de uma instru¸˜o a ca de desvio incondicional (jump) e de uma instru¸˜o de n˜o-opera¸˜o ca a ca (nop). devido `s instru¸˜es extras que c a co direcionam o fluxo de controle do espa¸o de endere¸amento da SPM c c para o da MP.4. respectivamente.3) onde σ jmp e σnop s˜o.7. o espa¸o extra necess´rio para sua aloca¸˜o c a ca em SPM ´ dado por: e σextra = σ jmp + s × σnop 0 se τ(Di ) = BB sob os Casos I e III caso contr´rio a (4. 1997). . adota-se um eficiente algoritmo de programa¸˜o dinˆmica ca a conhecido como MINKNAP (PISINGER. nenhuma instru¸˜o ca adicional ´ necess´ria. o e ´ A etapa de mapeamento procede da mesma forma que na t´cnica e de Mendon¸a (2009. em bytes. c ´ 4. expressos em bytes. e a 4.2 Espa¸o necess´rio para alocar um bloco b´sico c a a Da Defini¸˜o 3.

entradas de reloca¸˜es que c e co originalmente apontavam para ele s˜o redirecionadas para apontarem a para sua nova se¸˜o de SPM. que posteriormente ser´ realocado o ca a para o espa¸o de endere¸amento da SPM. Ao a co fazer isso. o patching de um BB n˜o ´ simples. . Ao inv´s disso. Durante reloca¸˜o e co ca linkedi¸˜o. Por outro lado. o a e ca alvo dos desvios incondicionais que redirecionam para e do espa¸o de c endere¸amento da SPM n˜o podem ser codificados como endere¸os c a c absolutos. Cada referˆncia simb´lica resultante corresponde a ca e o uma entrada na tabela de reloca¸˜es do arquivo. Sempre que um BB ´ copiado.83 O esfor¸o para realizar o patching aumenta quando elementos de c c´digo s˜o divididos de procedimentos em BBs. e em c c ca editar a tabela de s´ ımbolos de cada arquivo-objeto. devido `s facilidades providas pelas reloca¸˜es a a co (MENDONCA. Uma vez que o endere¸o final de cada se¸˜o c ca (no arquivo execut´vel) ´ desconhecido antes do tempo de liga¸˜o. Note que o desperd´ de espa¸o de mem´ria total ıcio c o ocupado pelos BBs originais ´ marginal. o Por esta raz˜o. na ordem de MBs). o patching o a em arquivos-objeto reloc´veis tende a ser mais eficiente do que em a arquivos execut´veis. uma vez que ele poderia ser ´ atingido por BBs distintos e n˜o necessariamente pelo situado em uma a faixa de posi¸˜es vizinhas. pois est´ atrelado ao tamanho e a da SPM (tipicamente. que ´ muito menor do que o da MP e (tipicamente. conforme ilustrado na Figura 8). todas as referˆncias nesta tabela s˜o substitu´ ca e a ıdas por endere¸os efetivos. o c´digo do BB ´ ajustado tanto no espa¸o o o o e c de endere¸amento da MP como no da SPM. decidiu-se por copiar o BB para a SPM.g.spm. mantendo a seu c´digo na MP (apenas sobreescrevendo a posi¸˜o inicial por uma inso ca tru¸˜o de desvio incondicional e as posi¸˜es seguintes que correspondem ca co aos delay slots por n˜o-opera¸˜es. O patching ´ realizado no n´ de arquivos-objeto reloc´veis e e ıvel a cada arquivo contendo um elemento de programa mapeado para SPM necessita de ajustes. evita-se visitar os desvios condicionais que requerem ajuste de deslocamento. Cada BB mapeado para SPM tem seu c´digo o copiado para uma se¸˜o de SPM exclusiva (e. alguns KB). Ap´s a c´pia. No entanto. ca O patching de elementos de dados e de procedimentos ´ realizado e . em tempo de liga¸˜o.bb0) criada no ca arquivo. ¸ O patching de um procedimento consiste basicamente em mover seu c´digo para uma se¸˜o de SPM. 2010). Embora um a e BB possua um unico ponto de entrada. atribui-se uma referˆncia simb´lica para a e e o posi¸˜o desejada. necessitaria potencialmente do patching de co muitos deslocamentos de desvios condicionais no c´digo. de acordo com os casos c ilustrados na Figura 8.

a .7 GERACAO DE SA´ ¸˜ IDA Depois que todos os arquivos-objeto s˜o submetidos ao patching. c 4. a o ligador (instrumentado com um script modificado.84 conforme descrito por Mendon¸a (2010). mescla todas as se¸˜es de SPM (.*) e o co e as realoca para o espa¸o de endere¸amento de SPM. dando origem ao c c arquivo execut´vel otimizado. ciente de SPM) corrige cada referˆncia simb´lica.spm.

e. ´ de se esperar que este ajuste acabe a a e aumentando o total de energia consumida no subsistema de mem´ria. i. por exemplo. Quando e ca a t´cnica de aloca¸˜o em SPM ´ aplicada sobre a arquitetura-alvo. Um a ca aumento na capacidade da cache pode. e FCAs como arquitetura de referˆncia. Imagine um subsistema de mem´ria composto por o I-cache e MP. a e ca e SPM acaba por absorver boa parte da energia consumida pelas caches. mas ao mesmo tempo. a a ca Considerando primeiramente t´cnicas OVB tendo arquiteturas e sem cache (UNAs) como arquitetura-alvo. Steinke et al. Se as o e caches da arquitetura de referˆncia n˜o est˜o ajustadas ` aplica¸˜o. Para certos programas. supondo que a taxa de faltas na cache antes do o aumento de capacidade j´ era muito pr´xima de zero. Verma e Marwedel (2007) de 20% e Egger et al. o n´mero a o u de acessos ` MP j´ era pequeno. a economia obtida ´ superestimada. Essa varia¸˜o no consumo de energia pode ser explicada pelo ca seguinte exemplo. Como as caches de referˆncia n˜o foram pr´-ajustadas. diminuir os acessos ` MP. pode-se deduzir que a economia resultante da aloca¸˜o em SPM ´ superestimada. o a que n˜o aconteceria se a cache tivesse sido ajustada ` aplica¸˜o. Zhang. (2002a) reportam uma economia m´dia e e de energia de 30%. induzem maior consumo de energia na cache e na MP). Tal sensibilidade ıvel a ca o acarreta grande impacto no total de energia consumida pelo subsistema. a resultando em redu¸˜o da energia total consumida no subsistema de ca mem´ria. pois espera-se que sejam alocados em SPM justamente os elementos de programa com maior taxa de faltas na cache (que. elevando assim o consumo de energia da arquitetura de referˆncia utilizada para normaliza¸˜o dos resultados. o Quando a aloca¸˜o em SPM despreza o impacto da(s) cache(s) ca no subsistema de mem´ria.85 5 AJUSTE-FINO DE CACHES PARA AVALIACAO DA ¸˜ ˜ EM SPMS ALOCACAO ¸ O subsistema de mem´rias de uma arquitetura somente com o caches (FCA) ou de uma arquitetura baseada em cache (CBA) ´ muito e sens´ ` configura¸˜o das caches que o comp˜em. (2010) de 21%. Disto. pois ca e absorveu parte do consumo de energia de uma cache n˜o-ajustada. aumentar a energia consumida por acesso. Vahid e Najjar (2005) obtiveram diferen¸as de energia de quase 60% pela simples varia¸˜o do tamanho c ca de bloco de uma cache de dados. Zhang e Vahid (2003) reportam uma economia de 40% pelo simples ajuste de parˆmetros em uma cache configur´vel para a aplica¸˜oa a ca alvo. por isso. o qual est´ sendo ajustado para uma dada aplica¸˜o. No entanto. elas e a a a ca consomem mais energia. e a e .

sim. verdadeiramente significativos. c co obtidas pela varia¸ao de um ou mais parˆmetros da cache. ca Por conta disso. evidenciando o real impacto da t´cnica sobre o programa otimizado. A captura c˜ a do padr˜o de acesso da aplica¸˜o ´ feita pelo processamento do seu trace a ca e de execu¸˜o. Egger. pois a presen¸a de cache em uma CBA diminui o potencial a e c de otimiza¸˜o da SPM. Dependendo da t´cnica. o que n˜o ´ justo. Cho et al. de modo que os resultados obtidos ca n˜o sejam mascarados por conta de uma determinada configura¸˜o. Por exemplo. e Para evitar que a escolha arbitr´ria dos parˆmetros das caches a a de uma CBA favore¸a os ganhos obtidos atrav´s da aloca¸˜o em SPM. e a Al´m disso. (2010) relatam. respectivamente. Lee e Shin (2008) e e Egger et al. (2007) relatam a economia m´dia de energia de 8% para dados. deve-se esperar ganhos muito menores que aqueles e reportados. Quando as arquiteturas-alvo s˜o CBAs. (2004) (CBA). para cada programa. este ca e espa¸o de projeto pode corresponder a uma ou a diversas configura¸˜es. as caches de instru¸˜es e co de dados que resultam no menor consumo de energia. faz-se necess´ria a escolha apropriada da configua ra¸˜o das caches da arquitetura-alvo. (2006) (UNA) relatam uma economia de energia de 24% sobre Angiolini et al. ca As principais t´cnicas de ajuste-fino de mem´rias cache s˜o enue o a meradas em Viana (2006). ´ 5.1 AS TECNICAS DE AJUSTE-FINO DE CACHES As t´cnicas de ajuste-fino das mem´rias cache (cache-tuning) e o procuram estimar o comportamento de um determinado espa¸o de c projeto de caches para uma aplica¸˜o. favorecendo os ganhos da UNA. Em sistemas com ca a caches pr´-otimizadas. pois a as caches tamb´m n˜o foram otimizadas.86 o ganho da aloca¸˜o em SPM est´ superestimado. o Os ganhos s˜o menores mas — pode-se supor — superestimados. A seguir. Tal otimiza¸˜o dos ca parˆmetros da cache pode ser feita por meio de t´cnicas de ajuste-fino a e de caches (cache-tuning). as principais t´cnicas de ajuste-fino e . Desta forma ´ e poss´ avaliar adequadamente o impacto da granularidade de c´digo ıvel o e do tamanho da SPM no consumo de energia. Egger et al. algumas t´cnicas ignoram as diferen¸as entre as e e c arquiteturas-alvo e estabelecem uma compara¸˜o direta com uma t´cnica ca e proposta para uma arquitetura diferente da sua. a ca mas. c e ca optou-se por estimar. 14% e 24% para c´digo. superestimando os resultados.

VIANA et al. a grande maioria das t´cnicas n˜o permite a varia¸˜o e e a ca simultˆnea destes trˆs parˆmetros. PARAMESWARAN. que simulam. o que torna seu uso proibitivo para a a explora¸˜o de um espa¸o de projeto contendo centenas ou at´ mesmo ca c e milhares de configura¸˜es de caches diferentes. 2003). a partir de uma sequˆncia de acessos. Estas t´cnicas s˜o mais interessantes. Estes dois grupos de t´cnicas. GORDON-ROSS et al. ABRAHAM. por meio da simula¸˜o ca ca da cache simultaneamente ` execu¸˜o do programa. caso em a e a que possivelmente se far´ necess´ria mais de uma simula¸˜o para a a a ca cobertura de todo o espa¸o de projeto considerado. HIRSCH. As t´cnicas mais simples s˜o aquelas dirigidas pelo trace de e a endere¸os. uma vez que neste trabalho a n˜o se pretende propor nova t´cnica. co e por´m. Por´m. 1998) (CASCAVAL. ´ SMITH. realizada por um a ca simulador de conjunto de instru¸˜es. 1995) (CONTE. GECSEI. IGNJA´ TOVIC.87 de caches s˜o descritas muito brevemente. GORDON-ROSS et al. 2008). co Na tentativa de solucionar este problema. 2007. sendo os principais: capacidade da cache. VIANA et al. nesta ordem (ZHANG. ´ . o comc e portamento de acertos e faltas para uma dada configura¸˜o. pois permitem a simula¸˜o e a ca de um conjunto de caches de uma unica vez. 2003) (JANAPSATYA. 1989) (SUGUMAR. 1970) (HILL. 2007. sendo um ou mais fixos.. utilizando tamb´m o trace ´ e de endere¸os. TRAIGER. diversos autores propuseram um terceiro grupo de t´cnicas.. a tamanho de bloco e associatividade.. HWU.. ao contexto da infraestrutura experimental. c Para o ajuste-fino das mem´rias cache a serem utilizadas na o configura¸˜o experimental. optou-se por implementar e utilizar o m´todo ca e SPCE (VIANA. por este levar em considera¸˜o os trˆs parˆmetros enumerados ca e a anteriormente em uma passagem unica. denominadas de t´cnicas de e e passagem unica (MATTSON. 2008). mas apenas adaptar uma das a e existentes. O conjunto de configura¸˜es de caches a ser simulado ´ c co e determinado pela restri¸˜o quanto aos valores m´ximos e m´ ca a ınimos de alguns parˆmetros da cache. 2006. ca Outro grupo de t´cnicas simula n˜o apenas o comportamento e a da cache mas sua intera¸˜o com o processador. permitem a avalia¸˜o de uma unica configura¸˜o de cache por e ca ´ ca vez e s˜o demasiadamente lentas. VAHID. PADUA. 2006. 2006a) (VIANA.

Utilizando um o conjunto de mais de 30 parˆmetros de entrada para a caracteriza¸˜o da mem´ria a ca o desejada. o que ´ usado para a determina¸˜o de acerto u e ca ou falta para o acesso. c a O trace de endere¸os ´ obtido via simulador (modelo execut´vel) para o c e a processador-alvo MIPS (descrito na Se¸˜o 6.31 (THOZIYOOR et al..88 ´ 5. 2007) (VIANA et al. energ´ticos e de ´rea desta mem´ria. o modelo do CACTI permite a estimativa de uma s´rie de atributos e temporais. ca Para esta implementa¸˜o do m´todo de Viana. enumerados anteriormente. As restri¸˜es de e co espa¸o de projeto s˜o passadas como argumentos via linha de comando. a configura¸˜o de melhor eficiˆncia energ´tica ´ ca e e e selecionada.. Viana n˜o apresenta nenhum algoritmo e os a poucos exemplos demonstram-se insuficientes para preencher as lacunas deixadas pelo algoritmo descrito em seus outros trabalhos. Por exemplo. para cada endere¸o αi do trace. 2006) (GORDONıvel ROSS et al. diversas dificulca e dades tiveram que ser vencidas. e fornecido ` ferramenta ca a por comunica¸˜o entre processos.. 2008). SPM e DRAM. Em sua tese de ca doutorado (VIANA. valores de energia s˜o computadas para cada configura¸˜o de cache. e a o . e u ca e uma pilha armazenando os endere¸os j´ processados auxilia no c´lculo c a a do n´mero de conflitos. 2006).3 IMPLEMENTACAO DO METODO SPCE ¸˜ Com base na literatura dispon´ (VIANA. foi feita uma implementa¸˜o ca do m´todo SPCE como um programa standalone C++. (2007) e Viana et al. (2008) n˜o apresenta ina sumos suficientes para viabilizar sua implementa¸˜o. todas as configura¸˜es poss´ c co ıveis dentro do espa¸o de projeto para as quais o acesso ao endere¸o resulta c c em acerto.2 O METODO SPCE Dados um trace de mem´ria e restri¸˜es de espa¸o de projeto o co c (tamanho m´ ınimo e m´ximo de cache. tamanho m´ a ınimo e m´ximo de a bloco e maior grau de associatividade permitido). Uma estrutura de tabela em m´ltiplas camadas armazena u o n´mero de acertos computados ao longo da execu¸˜o da t´cnica. usando a ca estimativas de energia obtidas do pacote CACTI 5. Estas lacunas somente foram preenchidas por meio de 1 CACTI ´ um modelo f´ e ısico de mem´rias cache. o m´todo SPCE idene tifica. Mais detalhes sobre o m´todo SPCE encontram-se no Apˆndice A. Uma vez que o trace todo foi analisado. Finalmente. e e ´ 5. 2008) combinado com o n´mero de acertos e faltas derivados da u tabela.1). o algoritmo mostrado em Gordon-Ross et al.

pode ser enquadrada como t´cnica de c u e ajuste-fino de passagens m´ltiplas (uma para cada cache a ser avaliada). Para a explora¸˜o de ca ca espa¸o de projeto contendo m´ltiplas caches. os θ seguintes s˜o ignorados. que s˜o programas extremamente pequenos e r´pidos. ou o limite do tamanho da pilha. aliado ao baixo tempo de execu¸˜o m´dio (120s). e o ι = 64/θ = 2048 ´ a que apresenta o melhor resultado. 2008) em rela¸˜o ` ferramenta Dinero2 (HILL et al. ´ a velocidade de execu¸˜o. 2005). o que pode ca e c tomar um tempo consider´vel. ι = 16/θ = 512 e ι = 64/θ = 2048) conduz a resultados m´dios que diferem por apenas 4% do valor ´timo. Isso tudo. e c a assim sucessivamente.1 do presente ca trabalho) demanda um tempo de execu¸˜o muito maior. passa a falsa sensa¸˜o de que a ca e ca t´cnica ´ extremamente r´pida. Os e e ca autores relatam em Viana et al. o uso de amostragem levou a erros consider´veis. uma enorme gama de endere¸os distintos c s˜o processados e necessitam ser armazenados em uma pilha.. Exemplos ca destes tempos s˜o apresentados no final desta se¸˜o. (2007) relatam que a a amostragem de apenas 3% do total de endere¸os (usando as taxas c ι = 4/θ = 128. NAJJAR. Para alguns e programas de benchmark relatados. i. Uma a opera¸˜o de busca ´ realizada para cada endere¸o acessado. Viana (2006) n˜o apresenta valores a a fact´ ıveis nem o erro causado por esta restri¸˜o. s˜o c a processados ι endere¸os sequenciais.e.. dependendo do tamanho da pilha. ca ca Um problema que atinge n˜o s´ o m´todo SPCE. u . 1998). A causa a n˜o foi identificada pelos autores at´ o presente momento. ca ca e para programas muito grandes. Gordon-Ross et al. Dentre estas taxas. a ca A explica¸˜o para tal aumento no tempo de execu¸˜o ´ porque. O m´todo ´ experimentado sobre um conjunto de e e 9 programas do benchmark Powerstone (SCOTT et al. independentemente da taxa considerada.. VAHID. A aplica¸˜o sobre a a ca programas mais realistas (como os relatados na Se¸˜o 6. por´m. ca A op¸˜o adotada pelo presente trabalho n˜o foi nem uma nem ca a outra. e e a a e revela que a explica¸˜o para tal rapidez encontra-se nos programasca alvo escolhidos. mas todos a o e os m´todos de ajuste-fino de caches. a Para contornar estas limita¸˜es. ca a 1993) e uma acelera¸˜o de quase 2 vezes com rela¸˜o ` uma heur´ ca ca a ıstica de ajuste-fino (ZHANG. Viana (2006) prop˜e duas alco o ternativas: uma amostragem (ι/θ ) do trace de endere¸os. a e Para a segunda sugest˜o.89 dedu¸˜o e compara¸˜o com os exemplos apresentados. contudo. Uma an´lise mais detalhada. Para n˜o comprometer de nenhuma maneira a estimativa do m´a e 2 Dinero ´ uma conhecida ferramenta dirigida por trace para o c´lculo das taxas e a de acertos e faltas de uma determinada configura¸˜o de cache. Para a primeira sugest˜o. (2008) uma acelera¸˜o de quase 15 vezes ca (VIANA et al.

Estes resultados corroboram a necessidade do ajuste- . apresentado na Figura 9. 2001) para o nodo tecnol´gico (technology node) CMOS de 90nm. e o da D-cache levou 12 horas. optou-se por paralelizar o algoritmo utilizando diretivas OpenMP. e A Tabela 4 apresenta os parˆmetros de configura¸˜o obtidos a ca do ajuste-fino das caches de instru¸˜es (I-cache) e dados (D-cache) co para cada programa-alvo do benchmark MiBench (GUTHAUS et al. Mesmo assim. Estes tempos foram medidos em uma m´quina com quatro-n´cleos. ´ poss´ e ıvel normalizar o consumo das primeiras sobre o das ultimas e estimar o ´ impacto do ajuste-fino de caches na economia de energia para o espa¸o c de projeto considerado. A maior redu¸˜o foi obtida ca para a I-cache do programa basicmath (pr´ximo de 100%). variou entre 1K e 8K.1. o ajuste-fino da I-cache e da D-cache demoraram. a u ca ´ 5. Para o programa fft. co a associatividade. onde os tamanhos de cache e de bloco s˜o expressados em bytes. descrita em maiores detalhes na Se¸˜o 6. para o programa basicmath. para a associatividade. o ajuste da I-cache levou 2 dias e 15 horas. Mais sobre os programas-alvo e a a configura¸˜o experimental utilizada encontra-se na Se¸˜o 6. Em m´dia.90 todo. respectivamente.e. co respectivamente.5 IMPACTO DO AJUSTE-FINO NA ECONOMIA DE ENERGIA O algoritmo de ajuste-fino permite a estimativa do consumo de energia de cada uma das caches do espa¸o de projeto considerado. considerou-se desde o mapeamento direto (1) at´ 8-vias. As o configura¸˜es s˜o representadas por uma tupla (capacidade da cache. e quase 19 horas. A capacidade e a e da SPM. O tamanho de bloco variou entre 8B e 32B. expressa em bytes (B). c Determinando-se as caches de melhor e pior eficiˆncia energ´tica — i.4 DETERMINACAO DAS CACHES PRE-AJUSTADAS ¸˜ O espa¸o de projeto considerado para o pr´-ajuste das mem´rias c e o cache ´ ilustrado na Tabela 3. 3 dias e 15 horas. o ajuste-fino de certos programas levou muito tempo. com todos os valores permitidos para cada e um dos trˆs parˆmetros considerados pela t´cnica SPCE. e e menor e maior consumo de energia — para cada programa. tamanho de bloco). As menores o redu¸˜es foram obtidas para a D-cache de FFT e IFFT : 38% e 37%.. a economia de energia obtida pelo ajuste-fino foi de e 88% para a I-cache e de 80% para a D-cache. E. ca ca 5. Por exemplo.1.

8 . 8 .1w) (1K.91 Tabela 3: Espa¸o de projeto considerado para ajuste-fino das mem´rias c o cache Min.2w) (1K.2w) (1K. 8 .4w) (1K.2w) (8K.2w) (8K.1w) (4K. 8 .1w) CT 32K 2K 16K 16K 4K 16K 32K 16K 16K 16K 16K 32K 2K 8K 32K 32K 8K 8K 8K 16K . 8 . 8 .1w) (8K.2w) (2K. 8 .1w) (1K. 8 .1w) (4K. 8 .16.1w) (2K. 8 .1w) (2K.1w) (2K.1w) (4K.2w) (8K. 8 . 8 .1w) (1K. 8 . 8 . 8 .16.2w) (4K. 8 .1w) (1K.2w) (1K.16.2w) (4K. 8 .2w) (8K.1w) (1K.16.16.1w) (8K. 8 . 8 .1w) (8K. 8 . a Capacidade (B) Tamanho de bloco (B) Associatividade 1K 8 1 2 2K 16 4 4K 8K 32 8 Tabela 4: Resultado do ajuste-fino das mem´rias cache o Configura¸˜o ca Programa basicmath bitcount qsort susan edges susan smoothing cjpeg stringsearch dijkstra blowfish enc blowfish dec rijndael enc rijndael dec sha crc32 fft ifft adpcm code adpcm decode gsm toast gsm untoast I-cache (4K. 8 .1w) (4K. 8 .1w) (4K. 8 .2w) (8K. 8 . 8 . 8 .16. 8 . M´x.2w) (2K.1w) (4K.2w) (8K.1w) D-cache (1K.16. 8 . 8 .2w) (4K.1w) (1K.1w) (8K.2w) (1K. 8 .1w) (2K.16.2w) (4K. 8 .1w) (4K. 8 .

I-cache Maior economia .D-cache 92 Figura 9: Impacto do ajuste-fino na economia de energia das caches de instru¸˜es e dados co .Maior economia de energia (normalizada para a configuração de pior eficiência energética) 90% 80% 70% 60% 50% 40% 30% 20% 10% 0% 100% Maior economia .

Como a T-cache u deve transferir a mesma quantia de bytes que I-cache e D-cache juntas. medidas ap´s o ajuste-fino.2. Em sistemas sem o pr´-ajuste a ca e das caches. co a a taxa de faltas combinada ´ o n´mero total de faltas. o Para alguns casos. Sejam mI and mD as taxas de faltas locais da I-cache e D-cache. s˜o certamente ca o a menores do que aquelas avaliadas em sistemas com caches n˜o-ajustadas.2) . Tal capacidade.6 CALCULO DA CACHE UNIFICADA EQUIVALENTE Para correlacionar as capacidades da SPM e das caches pr´e ajustadas. = mD ×CD . dividido pelo e u n´mero total de acessos para ler instru¸˜es ou ler/escrever dados: u co mI + LS × mD (5. = mT ×CT As constantes kI .4. ıda a ca Assim sendo. Seja LS a fra¸˜o do n´mero de instru¸˜es executadas ca u co que representam instru¸˜es de carga (load ) e escrita (store). kD e kT podem ser interpretadas como a m´dia e do n´mero de bytes transferidos de ou para a MP. como ser´ mostrado na Se¸˜o 6. ´ conveniente definir a capacidade de uma cache unificada e equivalente (T-cache). i.4. ´ preciso ter sempre em mente que as economias e apresentadas na Se¸˜o 6. equivalente em termos de taxa de faltas `quelas a previamente ajustadas. c ca ca ´ 5. considera-se que a taxa de faltas e a capacidade de uma cache s˜o inversamente proporcionais. a mT = kI kD kT = mI ×CI .1) 1 + LS Por simplicidade.93 fino previamente ` aloca¸˜o em SPM. a que acabam por consumir mais energia por acesso e sofrem mais faltas. tem-se kT = kI + kD .e. ocasionado mais acessos aos n´ ıveis superiores da hierarquia de mem´ria. uma quantia consider´vel dessa economia — sen˜o toda ela a a — teria sido atribu´ intuitiva e indevidamente ` aloca¸˜o em SPM. ´ calculada e como segue. respectivamente. Ent˜o. o que leva a: CT = CI × mI +CD × mD mT (5. o pr´-ajuste a ca e diminui o espa¸o de otimiza¸˜o a ser explorado pela aloca¸˜o em SPM. denotada por CT .

94 A ultima coluna da Tabela 4 descreve as capacidades das caches ´ equivalentes unificadas. .2 para co cada programa. obtidas a partir das Equa¸˜es 5.1 e 5.

utilizou-se da seguinte infraeso trutura. uma implementa¸˜o reduzida da ca biblioteca padr˜o da linguagem C. a o Como o modelo execut´vel do processador (descrito abaixo) n˜o suporta a a instru¸˜es de ponto-flutuante. (2006). Os principais parˆmetros desta mem´ria s˜o: CMM = 128MB. 2004)) gera o trace de co endere¸os acessados. Para gerar o os arquivos execut´veis a partir dos reloc´veis. de Mendon¸a e Daniel Pereira Volpato. como Deng et al. o qual serviu de entrada para os seguintes artefac tos computacionais: o algoritmo de ajuste-fino. com exce¸˜o de barramentos de o ca interconex˜o. a qual ´ a mesma de outros trabae lhos. A compila¸˜o co a ca utilizou o parˆmetro de otimiza¸˜o -Os. Lee e Shin (2006) e Egger et al. opcionalmente.1 CONFIGURACAO EXPERIMENTAL ¸˜ Para a avalia¸˜o do impacto do pr´-ajuste das mem´rias cache. do suba sistema de mem´ria como um todo. Alexandre Keunecke I.1) combinado com a a biblioteca newlib (RedHat Inc. o profiler e o modelo parametriz´vel do subsistema de mem´ria1 . uma escolha apropriada para o sistema embarcados com capacidade limitada de mem´ria. ıvel O ambiente de simula¸˜o utilizado consistiu de um modelo execa cut´vel do processador e um modelo do subsistema de mem´ria. ca e o bem como da granularidade de c´digo. a Como MP. utilizou-se a biblioteca soft-float para co emular estas instru¸˜es por outras de matem´tica inteira. Este modelo (pr´-validado) a o e permitiu a composi¸˜o de distintas arquiteturas (do subsistema de meca m´ria). a o a 1 Ferramenta implementada por Rafael Westphal..95 6 VALIDACAO EXPERIMENTAL E RESULTADOS ¸˜ 6. Egger. (2009). c . utilizando os seguintes componentes: uma mem´ria principal o o (MP) externa (off-chip). assumiu-se o uso de uma mem´ria off-chip Micron o MT48H8M16LF low-power SDRAM. Tamb´m permitiu a estimativa do consumo e de energia dinˆmica de cada componente — por conseguinte. O a o modelo execut´vel do processador MIPS (um simulador do conjunto de a instru¸˜es gerado pela ADL ArchC (RIGO et al. utilizou-se o linkeditor a a ld dispon´ no pacote GNU Binutils (BINUTILS. caches de instru¸˜o e de dados (n´ ca ıvel 1) e. 2007). que previne otimiza¸˜es que rea ca co sultem em aumento do tamanho de c´digo. 2010). pr´pria para sistemas embarcados. Os arquivos-objeto reloc´veis foram produzidos utilizando o coma pilador cruzado (cross-compiler ) gcc (vers˜o 4. uma SPM.4.

denominados large. considera-se o maior deles.REF). o Os experimentos foram realizados em uma m´quina com procesa sador Intel Xeon E5430 (quad-core) 2. Kannan et al.. para um nodo tecnol´gico de 90nm.. A rela¸˜o dos programas bem como uma ca breve descri¸˜o de sua fun¸˜o s˜o apresentados na Tabela 5.66GHz com 4GB de mem´ria o principal.31.96 VDD =1. s˜o tamb´m os mesmos adoa e tados por Cho et al. rodando o sistema operacional Ubuntu GNU/Linux (kernel 2... 2001)2 .2 GERACAO DOS EXPERIMENTOS ¸˜ O conjunto de programas-alvo consistiu-se de 20 programas pertences a todas as seis classes de aplica¸˜es do benchmark Mibench co (GUTHAUS et al. avaliou-se a energia consumida por duas arquiteturas de mem´ria distintas. quando compilado na infraestrutura mencionada anteriora mente. a infraestrutura de compilador cruzado (cross-compiler ) e simulador de conjunto de instru¸oes utilizada impediu o profiling de alguns dos c˜ programas do benchmark Mibench (GUTHAUS et al. (2010) para uma mem´ria diferente. Esta organiza¸˜o permite que um bloco seja ca transferido das caches sempre de uma unica vez. 32-bit). a Para as mem´rias cache e SPM. . Os parˆmetros e a de entrada aplicados em cada programa foram retirados dos casos de teste correspondentes. a No caso de a I-cache e a D-cache possu´ ırem tamanhos de bloco diferentes. Ao cono e tr´rio dos trabalhos anteriores. coincidentemente. D-cache e MP externa) como arquitetura de mem´ria de referˆncia (reference memory architecture . ´ apresentado na segunda coluna da Tabela 6. a largura de banda da MP e a largura do barramento de interconex˜o a da MP com o processador s˜o do mesmo tamanho do bloco das caches.3 (THOZIYOOR o et al. Para cada programa. Lee e Shin (2008) e Egger et al. O tamaca ca a nho do arquivo execut´vel de cada programa (inclu´ a ıdas as bibliotecas est´ticas). Os valores o de energia e latˆncia modelados foram os mesmos relatados naqueles e trabalhos — os quais. empregouo ca se uma FCA (com I-cache. (2009). Egger. do mesmo benchmark. o Considera-se que a MP ´ organizada como uma mem´ria larga — e o i. 2008). e barramento da mem´ria operando a 100MHz. adotou-se uma referˆncia particular para a e 2 Apesar de a t´cnica utilizada ser capaz de realizar a aloca¸˜o em SPM para todos e ca os benchmarks propostos. 6. sem a necessidade de ´ acessos extras ` MP. 8V. (2007).6.e. 2001). Para fins de normaliza¸˜o. os parˆmetros dependentes de o a tecnologia (consumo de energia por acesso e tempo de acesso) foram obtidos atrav´s do modelo f´ e ısico de mem´rias CACTI 5.

Usa o cifrador rijndael para descriptografar blocos. Usa o cifrador rijndael para criptografar blocos. sem sensibilidade ` caixa (case insensitive). exceto que trata-se da descodifica¸ao.Tabela 5: Descri¸˜o dos programas de benchmark utilizados ca Programa Descri¸˜o ca basicmath bitcount qsort susan (edges) susan (smoothing) jpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rjindael (dec) sha crc32 FFT IFFT ADPCM (enc) ADPCM (dec) GSM (toast) GSM (untoast) S´rie de c´lculos matem´ticos simples. Pacote para reconhecimento de bordas e cantos em imagens de ressonˆncia magn´tica do c´rebro. a Codifica uma amostra de voz usando a Modula¸ao Diferencial Adaptativa por C´digo de Pulsos c˜ o (ADPCM). c˜ a Procura por certas palavras em frases. O mesmo que o anterior. a O mesmo que o anterior. Aplica o algoritmo de dispers˜o (hashing) SHA (Secure Hash Algorithm). e a a Testa as opera¸oes de manipula¸ao de bits do processador. c˜ 97 . Usa o cifrador blowfish para descriptografar blocos. a Realiza uma Verifica¸ao de Redundˆncia C´ c˜ a ıclica (Cyclic Redundancy Check ) sobre um arquivo. c˜ Compacta¸ao de imagens usando o algoritmo JPEG de compress˜o com perda de dados. exceto que utiliza o modo de suaviza¸ao. Usa o cifrador blowfish para criptografar blocos. sem suporte usual de hardware em sistemas embarcados. a e e Usa o modo para bordas. exceto que trata-se da descodifica¸ao. a Aplica a Inversa da Transformada R´pida de Fourier sobre um arranjo de dados. a Aplica o algoritmo de Dijkstra para caminho de custo m´ ınimo sobre um grafo grande. c˜ Codifica uma amostra de voz usando o padr˜o GSM (Global Standard for Mobile). Aplica a Transformada R´pida de Fourier sobre um arranjo de dados. c˜ c˜ Usa o algoritmo quick sort para ordenar um grande arranjo de strings. O mesmo que o anterior.

EVA). Para encontrar tais mapeamentos. os mapeamentos ´timos foram procurados o sob dois cen´rios distintos — aloca¸˜o de procedimentos (procedure a ca allocation . Para uma avalia¸˜o apropriada. e que n˜o necessita de hardware dedicado. com parˆmetros de cache pr´-ajustados a e conforme a Tabela 4. ´ Os valores claramente indicam que os programas apresentam hot . a qual considera como candidatos tanto elementos de c´digo como o dados est´ticos. a A solu¸˜o ´tima do Problema Alvo de Otimiza¸˜o (formalizado ca o ca no Cap´ ıtulo 3) foi encontrada pelo algoritmo MinKnap (PISINGER. uma vez que os resultados poderiam a ser influenciados pela escolha desse conjunto. 1 CT . i. ca A primeira propriedade extra´ a partir de profiling foi o percenıda tual de acessos que s˜o acomod´veis em uma determinada capacidade. submeteram-se todos os programas selecionados ao profiler para os dados de entrada mencionados na Se¸˜o 6. O 8 4 2 valor de CSPM para cada programa ´ apresentado na Tabela 7. deve-se correlatar a economia ca obtida da aloca¸˜o em SPM com propriedades do programa. 1 CT .e. de modo ca a fornecer informa¸ao util aos arquitetos de projeto e desenvolvedores c˜ ´ de ferramentas de automa¸˜o de projeto eletrˆnico (Eletronic design ca o automation — EDA).98 cada programa de benchmark.2. CT e 2CT . determinadas pelo dimensionamento da co capacidade da SPM (CSPM ) como m´ltiplo da capacidade (CT ) da cache u 1 equivalente unificada (T-cache): 16 CT . 6. Como arquitetura de mem´ria sob avalia¸˜o o ca (memory architecture under evaluation . a SPM coexiste com ca a as caches pr´-ajustadas e a MP externa. a a como mostram as ultimas cinco colunas da Tabela 6. e Para cada programa. Para cada programa. a simples avalia¸˜o da economia m´dia para um conjunto de programas qualquer ca e seria muito limitada e question´vel. independentemente de sua origem (da aplica¸˜o ou de a ca bibliotecas). empregou-se a abordagem NOB descrita nos Cap´ ıtulos 3 e 4. foram e avaliadas 6 varia¸˜es da CBA. utilizou-se uma CBA que consiste na adi¸˜o de uma SPM ` REF. 1997).PRA) ou aloca¸˜o de blocos b´sicos (basic blocks allocation ca a BBA) — e para as 6 diferentes capacidades de SPM. Para extrair estas propriedades de programa.3 CARACTERIZACAO DOS PROGRAMAS-ALVO ¸˜ Como o impacto da aloca¸˜o em SPM na redu¸˜o de energia ´ ca ca e fortemente dependente das propriedades dos programas-alvo. 1 CT .

3% 72.6% 85.5% 100.5% 64.3% 97.9% 99.0% 96.3% 100.4% 76.9% 78.3% 99.9% 95.2% 97.2% 94.0% 90.0% 95.0% 100.9% 72.2% 92.5% 99.0% 34.7% 100.3% 99.1% 40.9% 97.9% 82.8% 88.8% 99.9% 91.0% 84.2% 68.3% 100.7% 100.7% 29.0% 70.1% 68.0% 96.1% 75.9% 57.2% 98.0% 98.6% 93.5% 93.9% 78.5% 54.5 1 2 4 8 basicmath bitcount qsort susan (edges) susan (smoothing) cjpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rijndael (dec) sha crc32 fft ifft adpcm (enc) adpcm (dec) gsm (toast) gsm (untoast) M´dia e .3% 99 Programa 0.8% 90.4% 95.0% 94.0% 46.4% 65.8% 95.3% 97.2% 88.4% 98.6% 34.8% 85.0% 98.5% 98.5% 98.4% 75.5% 96.5% 99.3% 65.7% 52.8% 100.3% 94.0% 94.0% 97.5% 72.0% 99.8% 97.0% 57.0% 99.4% 93.5% 95.7% 53.8% 54.4% 88.0% 93.6% 91.4% 98.4% 96.7% 86.5% 66.9% 31.5% 94.0% 98.4% 76.6% 91.9% 44.5% 88.1% 96.Tabela 6: Percentual de acessos acomod´veis em diferentes capacidades de uma mem´ria qualquer a o Capacidade da mem´ria (KB) o Tamanho 138KB 114KB 170KB 193KB 193KB 241KB 128KB 176KB 38KB 38KB 143KB 143KB 116KB 112KB 147KB 147KB 112KB 112KB 177KB 177KB 172KB 66.5% 29.9% 58.2% 67.9% 94.0% 100.4% 94.0% 88.6% 44.4% 100.2% 88.2% 93.0% 100.

100 Tabela 7: Capacidade da SPM utilizada para cada configura¸˜o e ca programa CSPM (B) Programa basicmath bitcount qsort susan (edges) susan (smoothing) jpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rjindael (dec) sha crc32 FFT IFFT ADPCM (enc) ADPCM (dec) GSM (toast) GSM (untoast) CT 16 2K 128 1K 1K 256 1K 2K 1K 1K 1K 1K 2K 128 512 2K 2K 512 512 512 1K CT 8 4K 256 2K 2K 512 2K 4K 2K 2K 2K 2K 4K 256 1K 4K 4K 1K 1K 1K 2K CT 4 8K 512 4K 4K 1K 4K 8K 4K 4K 4K 4K 8K 512 2K 8K 8K 2K 2K 2K 4K CT 2 16K 1K 8K 8K 2K 8K 16K 8K 8K 8K 8K 16K 1K 4K 16K 16K 4K 4K 4K 8K CT 32K 2K 16K 16K 4K 16K 32K 16K 16K 16K 16K 32K 2K 8K 32K 32K 8K 8K 8K 16K 2CT 64K 4K 32K 32K 8K 32K 64K 32K 32K 32K 32K 64K 4K 16K 64K 64K 16K 16K 16K 32K .

por exemplo. ca a Tabela 6 apresenta evidˆncias de que a aloca¸˜o NOB ´ provavelmente e ca e uma abordagem pragm´tica para muitos programas. para cada um dos cen´rios. que o programa crc32 exibe a maior frequˆncia de hot spots combinado com uma das menores taxas de e .1) Para capturar as propriedades dependentes das granularidades de c´digo. dada pela Equa¸˜o 6. para outra implementa¸˜o da biblioteca libc (que n˜o a newlib) ca a e para um menor conjunto de programas.1 e reportada ¯ ca na segunda coluna da Tabela 8. Outra propriedade extra´ foi a taxa de faltas global dos canıda didatos (m) para cada programa. Para identica a ficar os elementos considerados hot spots de um programa. avaliaram-se os elementos cujo n´mero de acessos ´ muito superior ao n´mero m´dio u e u e de acessos. m= ¯ (∑n ai × mi ) i=1 (∑n ai ) i=1 (6.e. o que corresponde a 2. pois concentram a maior parte dos acessos em uma capacidade muito pequena de mem´ria.2) O n´mero absoluto de hot spots (|H|) e sua frequˆncia de ocoru e rˆncia. Pode ser observado. Estas evidˆncias a e s˜o confirmados por tabela similar exibida em Menichelli e Olivieri a (2009). outro assumindo blocos b´sicos (BBA).2. sem a necessidade de alterar dinamicamente sua aloca¸˜o. Em outras palavras. onde a e σ s˜o.3%. m ´ independente da granularidade de c´digo o ¯ e o selecionada. em m´dia. como estes trechos frequentemente acessados podem ser alocados em SPMs de capacidade relativamente pequena. realizou-se profiling adicional para dois cen´rios distintos: o a um assumindo procedimentos (PRA) como elementos candidatos para aloca¸˜o em SPM. respectivamente. a ca ¯ a m´dia e o desvio padr˜o do n´mero de acessos. Para 16 dos 20 programas analisados. s˜o relatados e a a i∈H i=1 nas demais colunas da Tabela 8. pelo o menos 90% dos acessos poderiam acontecer no espa¸o de endere¸amento c c de uma SPM de 4KB. e a u H = {Di | ai > a + 3σ } ¯ n (6. Como a taxa m´dia de faltas dos BBs e que formam um procedimento deve ser equivalente ` taxa de faltas do a pr´prio procedimento. do tamanho e do programa. Diante da variedade de programas e dom´ ınios de aplica¸˜o. conforme a Equa¸˜o 6. h = ( ∑ ai )/( ∑ ai ). estes ca resultados indicam que programas contendo hot spots n˜o apenas s˜o a a bastante comuns.101 spots. i.

10% 5. Frequˆncia de ocorrˆncia dos elementos candidatos clase e sificados como hot spots.5% 37.7% 76.6% |H| 4 2 4 2 1 4 1 1 2 2 1 1 1 1 4 4 1 1 2 1 h 62.3% 63.09% 2.6% 61. .5% 71.5% 65.5% 65.28% 5.8% 93.9% 84.1% 45.7% 72.9% 57.8% 62.10% 0.2% 69.00% 1.03% 2.5% 38.0% 56.40% 0.8% 93.98% 2.3% 24.59% 2.7% 65.8% 64.54% 0.5% 31.45% 0.6% 46.50% 2.7% 84. N´mero de elementos candidatos classificados como hot u spots.102 Tabela 8: Propriedades extra´ ıdas para caracteriza¸˜o dos programasca alvo BBA PRA Programa basicmath bitcount qsort susan (edges) susan (smoothing) cjpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rijndael (dec) sha crc32 fft ifft adpcm (enc) adpcm (dec) gsm (toast) gsm (untoast) onde: m: ¯ |H|: h: m ¯ 5.1% 95.0% 66.3% 57.6% 62.88% 2.2% 95.6% 79.7% 85.00% |H| 11 8 8 12 1 14 2 5 2 2 4 3 7 4 11 11 7 6 3 11 h 47.9% 92.32% 0.84% 1.4% 61.09% 2.0% 98.22% 0.1% 60.42% 0.6% Taxa de faltas global dos candidatos.7% 89.7% 46.0% 42.5% 67.75% 8.

´.e. — s˜o analisados nas se¸˜es subsequentes. a qual ca ca pode ser determinada a partir dos valores normalizados (economia = (1 − EN ) × 100). uma das maiores taxas de faltas. ocupa¸˜o = wN × 100. A (taxa de) ocupa¸˜o da SPM pode ser determinada a ca partir dos valores normalizados. Os valores m´ ınimo e m´ximo de economia m´dia observada a e foram de 15% a 33% para PRA. e apresentada na Tabela 9. . Apesar de mostrar uma frequˆncia igualmente alta de hot spots. taxa de ocupa¸˜o ca ca da SPM. a economia n˜o varia tanto de acordo com o tamanho a da SPM. contudo. 39 e 94 pontos percentuais. ´ 6. susan (smoothing) e adpcm (dec). pol´ ıtica de aloca¸˜o. o a Tamb´m o espa¸o ocupado em SPM. Ao todo. seus distintos n´ a ca ıveis de localidade conduzem a padr˜es de economia muito diferentes. o normalizada para a arquitetura de mem´ria de referˆncia. A economia corresponde a uma redu¸˜o de energia. taxa de faltas. foram avaliados 240 casos (20 programas × 6 capacidades de SPM × 2 cen´rios de a aloca¸˜o.4.4 ANALISE DOS RESULTADOS A energia consumida pelo subsistema de mem´ria em cada caso. Entretanto. e o programa sha apresenta. a economia variou bastante com o tamanho da SPM. ´ apresentado na Tabela 10 para estes e mesmos casos.4. conforme varia-se o o tamanho da SPM. sha. Todos os valores de energia reportados referem-se apenas ao subsistema de mem´ria (e n˜o a valores totais do sistema). a co 6.103 faltas. usando abordagem PRA. etc. conforme pode ser observado na Figura 10. O aumento de economia proporcionado pelo dimensionamento da SPM para estes programas. normalizado para sua cae c pacidade (wN = wEVA /CSPM ). ca Os valores m´dios de economia de energia e taxa de ocupa¸˜o para e ca cada capacidade de SPM s˜o apresentados graficamente na Figura 10. ´ dada por o e e EN = EEVA /EREF . 39. Como ser´ mostrado na Se¸˜o 6. e de 17% a 30% para BBA.1 Sensibilidade da economia ao dimensionamento da SPM Olhando-se simplesmente para a m´dia calculada para o conjunto e de programas. i. que apresenta a menor e a maior economia. respectivamente. para os programas stringsearch. a Diversos aspectos destes resultados — relacionados ao dimensionamento da SPM. e de 25. Esses e os demais valores s˜o a ilustrados na Figura 11.

78 0.79 0.69 0.91 0.83 0.69 CT 2 0.99 0.90 0.78 0.99 0.73 0.85 0.55 0.47 0.74 0.96 0.22 0.99 0.87 0.75 1.91 0.23 0.44 0.Tabela 9: Energia normalizada para a configura¸˜o de cache pr´-ajustada ca e EN (BBA) Programa CT 0.91 0.06 0.97 0.87 0.92 0.20 0.97 0.52 0.92 0.78 0.89 0.49 0.40 0.30 0.95 0.78 0.85 0.92 0.79 0.95 0.92 0.73 0.30 0.79 0.72 0.79 0.80 0.71 0.75 2CT 0.85 CT 8 0.90 0.83 0.75 0.76 M´dia e 0.86 0.28 0.00 0.71 0.99 0.73 0.96 0.11 0.66 0.86 0.95 0.40 0.97 0.91 0.99 0.10 0.89 0.91 0.79 0.80 EN (PRA) 104 CT 4 0.92 0.79 0.70 0.92 0.95 0.92 0.39 0.86 0.84 0.99 0.94 0.93 CT 8 0.27 0.73 0.96 0.93 0.86 0.92 0.87 CT 4 0.92 1.69 0.83 0.84 0.44 0.04 0.95 0.70 0.98 0.70 0.95 0.48 0.04 0.88 0.28 0.88 0.71 CT 16 0.45 0.78 0.72 0.99 0.91 0.99 0.99 0.99 0.72 0.99 0.71 0.94 0.97 0.72 0.79 0.83 0.05 0.93 0.58 0.78 0.49 0.67 0.56 0.87 0.87 1.86 1.76 0.83 0.88 0.72 0.93 0.81 0.92 0.68 0.93 0.78 0.21 0.11 0.83 0.99 0.80 0.75 CT 2 0.40 0.95 0.84 0.72 0.98 1.04 0.08 0.67 .05 0.78 0.81 0.89 0.10 1.95 0.69 0.96 0.70 basicmath bitcount qsort susan (edges) susan (smoothing) cjpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rijndael (dec) sha crc32 fft ifft adpcm (enc) adpcm (dec) gsm (toast) gsm (untoast) CT 16 0.79 0.06 0.49 0.69 0.84 0.99 0.00 0.92 0.10 0.84 0.78 0.09 0.99 0.99 0.84 0.79 0.99 0.91 0.99 0.92 0.33 0.84 0.00 0.92 0.80 0.81 0.99 0.87 0.90 0.85 0.40 0.40 0.87 0.10 0.91 0.91 0.91 0.63 0.68 0.92 0.00 0.86 0.10 0.05 0.90 0.88 0.45 1.93 0.64 0.78 0.04 0.92 0.11 0.91 0.49 0.28 0.83 0.91 0.29 0.66 0.97 0.01 0.78 0.95 0.73 0.96 0.22 0.72 0.00 0.83 0.91 0.23 0.99 0.87 1.73 0.04 0.99 0.45 0.69 CT 2CT 0.84 0.

Tabela 10: Ocupa¸˜o da SPM ca wN (PRA) CT 0,81 1,00 0,45 0,80 1,00 1,00 0,13 0,63 0,57 0,64 0,97 0,56 1,00 0,72 0,71 0,68 0,69 0,70 1,00 1,00 0,95 0,75 0,52 1,00 1,00 0,98 0,99 0,40 1,00 0,91 0,32 1,00 0,68 0,07 0,31 0,28 0,31 0,47 0,27 1,00 0,30 0,36 0,34 0,34 0,35 1,00 0,62 2CT CT 1,00 1,00 1,00 1,00 1,00 1,00 0,39 1,00 0,90 0,90 1,00 0,70 1,00 1,00 1,00 1,00 0,77 0,77 1,00 1,00 0,92 2CT 0,75 1,00 0,99 0,69 1,00 1,00 0,19 0,84 0,43 0,45 0,55 0,35 1,00 0,49 0,65 0,64 0,39 0,39 1,00 0,83 0,68

Programa

basicmath bitcount qsort susan (edges) susan (smoothing) jpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rjindael (dec) sha crc32 FFT IFFT ADPCM (enc) ADPCM (dec) GSM (toast) GSM (untoast) 1,00 0,98

CT 16 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 8 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 4 1,00 1,00 1,00 1,00 1,00 1,00 0,61 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 2 1,00 1,00 1,00 1,00 1,00 1,00 0,27 1,00 1,00 0,78 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 16 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 8 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 4 1,00 1,00 1,00 1,00 1,00 1,00 0,79 1,00 1,00 1,00 0,88 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 2 1,00 1,00 1,00 1,00 1,00 1,00 0,79 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00

105

M´dia e

1,00

Economia de energia sobre a referência Ocupação normalizada para capacidade da SPM 90% 80% 70% 60% 50% 40% 30% 20% 10% 0%

100%

Ct/16

Ct/8 Ocupação (PRA)

Ct/4

Ct/2 Capacidade da SPM Economia de energia (PRA)

Ct

2Ct

Ocupação (BBA)

Economia de energia (BBA)

106

Figura 10: Economia m´dia de energia e taxa m´dia de ocupa¸˜o por capacidade de SPM e e ca

107

usando abordagem PRA, obtidas pelo dimensionamento da SPM, bem como a diferen¸a m´dia, cujo valor ´ de aproximadamente 18%. c e e Atrai muita aten¸˜o o resultado da aloca¸˜o para o programa ca ca adpcm (dec), cujas economias m´ ınima e m´xima observadas sob PRA a s˜o de 2% e 96%. Isto pode ser explicado pelo seguinte: adpcm (dec) a cont´m uma estrutura de dados (sbuf) frequentemente acessada na e MP por conta de sua alta taxa de faltas (msbu f = 0.999) e seu grande n´mero de acessos (asbu f = 13305600), sendo respons´vel por 95% da u a energia consumida pelo sistema de mem´ria da REF. Uma vez que o o tamanho de sbuf ´ maior do que a capacidade das menores SPMs e (CT /16 < CT /8 < σsbu f = 2000B), a economia resultante ´ marginal. T˜o e a logo essa estrutura possa ser alocada nas SPMs maiores, a economia torna-se extremamente alta. Estes resultados mostram o qu˜o sens´ a ıvel ao dimensionamento da SPM alguns programas podem ser. 6.4.2 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica para ca e e uma determinada capacidade de SPM Para um determinado tamanho de SPM, PRA e BBA conduzem essencialmente ` mesma economia m´dia. Todavia, dentre todos os a e casos avaliados, PRA conduz ` maior economia na maioria (61%) a deles, BBA em 20%, e ambas empatam nos 19% restantes. Alguns casos particulares merecem coment´rios. a De um lado, para o programa sha, as economias de BBA prevalecem para todos os tamanhos de SPM. Isto pode ser explicado da seguinte maneira. Sob PRA, ´ imposs´ alocar os dois procedimene ıvel tos mais acessados (sha update e sha transform) nas SPMs menores (CT /16 < CT /8 < σsha update < σsha trans f orm ). Entretanto, sob BBA, os BBs mais acessados destes procedimentos cabem nestas SPMs pequenas, permitindo maiores economias. Para as SPMs maiores, uma estrutura de dados muito acessada (W) participa da aloca¸˜o: como ambas as ca pol´ ıticas podem aloc´-la, ambas conseguem economias maiores. Embora a PRA possa agora mapear sha update e sha transform para as SPMs maiores, BBA ainda consegue melhores resultados porque uma pequena fra¸˜o do c´digo destes procedimentos reside em hot spots: sob BBA os ca o BBs que correspondem ao c´digo pouco acessado s˜o substitu´ o a ıdos por outros BBs com maior lucro. Por outro lado, para o programa crc32 praticamente n˜o ocorre a economia, independentemente de capacidade da SPM e de pol´ ıtica de

100% 80% 60% 40% 20% Diferença média 0% -20% -40% Menor economia (PRA) Maior economia (PRA) 108 Figura 11: Sensibilidade da economia de energia ao dimensionamento da SPM (usando abordagem PRA) .

6. as duas pol´ ıticas resultaram no mesmo valor de economia de energia. Dos 3 programas restantes. O primeiro programa apresentado. O ajuste-fino diminuiu a taxa de faltas das caches. A raz˜o ´ que. Alguns poucos programas obtiveram maior redu¸˜o de consumo ca .05%. mI = 0. ´ o unico e ´ programa para o qual BBA resultou em maior economia do que PRA (cujo comportamento foi explicado anteriormente).5.4. a taxa de faltas dos a a candidatos continua pequena (m = 0. ou seja. o programa crc32 experimentou uma economia ca de energia de 94% para a I-cache e de 88% para a D-cache pelo ajutefino das caches. sha. CT ]. e no outro programa (adpcm (enc)) foi de CT /4. e dentro de todo o intervalo consideca rado ([CT /16. conforme mostrado pela Figura 13.09%).3 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica para ca e e um determinado programa A Figura 12 mostra a maior economia de energia obtida para cada um dos programas de benchmark considerados.09%). devido ao ajuste-fino das ca a e caches. utilizando as duas pol´ ıticas de aloca¸˜o suportadas. Se as caches ca n˜o tivessem sido pr´-ajustadas.4 Capacidade ´tima da SPM o Em 85% dos programas (17/20). PRA resultou em menor consumo de energia para 70% de todos os programas. em 2 destes (susan (smoothing) e gsm (toast)) a capacidade que permitiu uma maior redu¸˜o do consumo de energia foi ca de 2CT . o qual pode ser usado como “regra de ouro” para o dimensionamento da SPM em CBAs. Para os 5 programas seguintes. a capacidade de SPM que levou ao menor consumo de energia reside no intervalo [CT /2.4. ¯ O efeito do pr´-ajuste das caches aqui ´ interessant´ e e ıssimo: a otimiza¸˜o induzida pelo ajuste-fino deixa pouqu´ ca ıssimo espa¸o c para uma economia adicional via aloca¸˜o em SPM. Conforme ca apresentado na Se¸˜o 5. a configura¸˜o REF exibe uma taxa de faltas extremamente ca baixa (mD = 0.109 aloca¸˜o (BBA ou PRA). ıda a ca 6. os 14 programas apresentados a seguir. Mesmo descartando-se o efeito devido aos elementos n˜o-aloc´veis (de pilha e de heap). uma parcela dessa economia teria sido a e atribu´ indevidamente ` aloca¸˜o em SPM. o que impossibilita maiores ganhos via aloca¸˜o em SPM. 2CT ]).

para cada programa 110 . utilizando BBA e PRA.Maior economia de energia (normalizada) 100% 90% 80% 70% 60% 50% 40% 30% 20% 10% 0% BBA PRA Figura 12: Maior economia de energia.

levando ca a ainda assim a uma economia satisfat´ria. al´m disso. e Entretanto. em m´dia. para sistemas que executem mais de um programa. e Al´m disso. Ct] [Ct. percebe-se que quando a capacidade da SPM passa e de CT /8 para CT /4 ocorre o maior aumento m´dio de economia de e energia. Como. 2Ct] Capacidade da SPM Figura 13: Capacidades de SPM que propiciam maior economia de energia de energia tamb´m para SPMs de capacidade pequena ([CT /16. a economia de energia varia o pouco (2% para BBA e 5% para PRA). o . para ambas as pol´ ıticas de aloca¸˜o. Da capacidade de SPM de CT /4 para o intervalo da capacidade ´tima. Entre ca estas capacidades ocorre aumento significativo de economia de energia para os programas sha e adpcm (decode). esta maior redu¸˜o de energia n˜o foi exclusividade destas ca a capacidades. Isto permite que maiores economias de energia sejam obtidas. a economia e de energia destes programas n˜o varia muito com o dimensionamento da a SPM. pois todos estes programas apresentaram consumo equivalente para SPMs de capacidades maiores.CT /8]). estas capacidades pequenas podem ser descartadas do espa¸o de c projeto da SPM. em torno de 8%. Esta capacidade pode ser usada como regra para sistemas embarcados com restri¸˜o de ´rea.111 20 18 Quantidade de programas ntidade 16 14 12 10 8 6 4 2 0 [Ct/16. Ct/4] [Ct/4. Ct/2] [Ct/2.

4.112 6. apresentada na Figura 14.5 Correla¸˜o entre economia de energia e taxa de faltas ca para SPMs grandes Considere-se o comportamento de programas para SPMs grandes. co Em suma. Para esta capacidade de SPM. digamos CSPM ∼ CT . a economia de energia foi medida usando a pol´ ıtica de aloca¸˜o PRA. porque o overhead ca de um candidato (εi ) pode ser visto como um limiar de lucro (pi > 0 ⇒ ai × (Ei − ESPM ) > εi na Defini¸˜o 3. cujo limiar nulo (εi = 0) frequentemente a permite aloca¸˜o completa (apesar do lucro marginal de muitos dos ca procedimentos alocados).CT ]).7 Determina¸˜o de um escopo para utiliza¸˜o de BBA ca ca Tal subpovoamento em SPMs grandes indica que BBA pode valer a pena em arquiteturas com SPMs pequenas. ca este limiar s´ pode ser atingido por alguns BBs com alta taxa de o faltas. ¯ e e enquanto nos 10 programas com maior m. a aloca¸˜o ca em SPM ´ dominada por elementos frequentemente acessados na MP. a m´dia ´ de 43%. ao contr´rio de PRA.4. PRA utiliza as capacidades quase ao m´ximo. enquanto BBA resulta em SPMs menos povoadas: a em m´dia. para SPMs grandes. como ESPM ∼ Ecache . especialmente para programas com taxa de faltas relativamente alta. quando a SPM e a cache equivalente e tem tamanhos compar´veis. Quanto menor a o e taxa de faltas.5 e 3. exceto para elementos faltando frequentemente nas caches (para os quais mi × EMP ´ maior. e e A chave para este fenˆmeno ´ a localidade. Sob BBA e SPMs grandes. menor a utiliza¸˜o da SPM sob BBA. os lucros tornam-se marginais (CSPM ∼ a CT ⇒ Ecache − ESPM ∼ 0). A explica¸˜o ¯ e e ca para este comportamento ´ que.6 Ocupa¸˜o das SPMs ´timas ca o Dentro do intervalo contendo a maioria das capacidades ´timas de o SPM para cada programa ([CT /2. Novamente. e de modo que uma maior taxa de faltas permite maior economia.6. ca Para os 10 programas com menor m.4. 6. 6.6). conforme indicado pelas e Defini¸˜es 3. Esta . a economia m´dia ´ de 23%. 96% da SPM ´ ocupada sob PRA e 85% sob BBA. ´ poss´ observar e ıvel uma correla¸˜o entre a economia de energia e a taxa de faltas global ca dos candidatos.

100% 9% 8% 7% 6% 5% 4% 3% 2% 1% 0% 10% 90% 80% 70% 60% 50% 40% 30% Economia de energia normalizada 10% 0% Economia de energia Taxa de faltas global (m) _ Figura 14: Correla¸˜o entre economia de energia e taxa de faltas global dos elementos candidatos. para SPMs ca grandes (CSPM ∼ CT ) Taxa de faltas global dos candidatos 20% 113 .

pois a ela n˜o disponibiliza um modelo com precis˜o de ciclos (cycle-accurate) a a do processador. 2CT ]. BBA consegue melhor economia para e 3 programas (sha. Logo. o que raramente ´ vi´vel em ca e a trabalhos que envolvem muitas vari´veis como: conjunto de instru¸˜es a co (ISA) do processador. Por exemplo. por este ser amplamente ca difundido. quando CSPM ´ limitada para [CT /16. ca 6. tipo de MP (on-chip ou off-chip). como segue. a infraestrutura experimental permite que seja mensurado apenas o consumo energ´tico do subsistema de mem´ria. etc. BBA resulta na melhor economia de energia somente para um programa. Outras destas vari´veis n˜o puderam ser equiparadas devido ca a a ao pouco detalhamento na descri¸˜o da configura¸˜o experimental da ca ca grande maioria dos trabalhos correlatos. sempre que poss´ ca ıvel.114 evidˆncia pode ser refor¸ada a partir de outra perspectiva.CT /4]. foram tomadas algumas medidas para c amenizar o problema de uma compara¸˜o direta. considerou-se um fator de proporcionalidade k dado por: k= EMem ETotal (6.3) . gsm (toast)). Contudo. A infraestrutura experimental utilizada ca n˜o permite que se estime a energia total consumida pelo sistema. a percentagem de casos com energia m´ ınima por configura¸˜o cresce de 20% para 28%. escolheu-se o ca pacote newlib (conforme descrito na Se¸˜o 6.1). implementa¸˜o ca para sistemas embarcados da biblioteca libc utilizada. susan (smoothing). buscou-se a uma configura¸˜o usual e realista. ca Apesar destas diferen¸as. Para tais vari´veis. do e primeiro para o segundo intervalo. uso ou n˜o de a emula¸˜o de ponto-flutuante. Contudo. como a utiliza¸˜o de ca ca uma MP tamb´m utilizada nos trabalhos correlatos (como descrito na e Se¸˜o 6.1). algumas destas diferen¸as n˜o puderam ser amenizadas c a pela configura¸˜o experimental. como implementa¸˜o da libc para sistemas embarcados. Al´m disso.4.8 Compara¸˜o com trabalhos correlatos ca Estabelecer uma compara¸˜o direta com outros trabalhos exige ca uma configura¸˜o experimental equivalente. e o Para contornar esta limita¸˜o e permitir que os resultados de ca energia do subsistema de mem´ria (EMem ) deste trabalho sejam compao rados aos resultados de energia total do sistema (ETotal ) apresentados na literatura. e c Dentro do intervalo [CT /16.

estabeleceu-se uma compara¸˜o com t´cnicas tamca e b´m propostas para CBAs e que tamb´m operam em arquivos bin´rios. Steinke et al. EGGER et al. (2010). ca Uma compara¸˜o com t´cnicas OVB para CBAs. 2010) permitiu estimar 0. Deve-se ressaltar que. EGGER. SHIN. 01. e e a A economia m´dia de mem´ria obtida por este trabalho varia entre e o 15% a 33% para 6 capacidades distintas de SPM.. (2002a). conforme apresentado em mais detalhes no Apˆndice B.115 A an´lise de diversos trabalhos correlatos (ANGIOLINI et al. o que permite a compara¸˜o direta entre EMem e ETotal sem ca preju´ ızos quanto `s conclus˜es da´ derivadas. Wehmeyer e Marwedel (2004b) e Udayakumaran.. CHO et al. relatam uma economia total de 30%. a aloca¸ao em SPM induz economia e c˜ semelhante no consumo de energia do subsistema de mem´ria e do o processador. conforme j´ foi mostrado. Dominguez e Barua (2006) mostram-se inferiores. E. mas que operam ca e em c´digo-fonte. revela que a economia de mem´ria m´dia deste trabalho o o e ´ t˜o boa quanto a economia destas t´cnicas. Isto ´ explicado porque economias e estimadas para UNAs tornam-se superestimativas para CBAs devido ` a interferˆncia das caches. os resultados deste trabalho. quando comparados com as t´cnicas OVB propostas para arquiteturas sem cache (UNAs) de e Verma. por e a e exemplo. Lee e Shin (2008) e Egger et al. a o ı Assim sendo. Ou seja. o pr´a ca a e ajuste das caches diminui o impacto da aloca¸˜o em SPM. LEE. 98 ≤ k ≤ 1. 2008. a 2004. 2007.. os a resultados de economia de mem´ria relatados por este trabalho s˜o o a medidos em um subsistema de mem´ria cujas caches foram ajustadas o previamente ` aloca¸˜o em SPM. Estes resultados s˜o a melhores do que a economia total relatada pelas t´cnicas OVB de Cho e et al. ao contr´rio dos trabalhos correlatos. Egger. respectivamente. que s˜o de a 8%. (2007). Finalmente. e . 14% e 24%.

116 .

O resultado das configura¸˜es pr´-ajustadas atesta a co e afirma¸˜o feita por Zhang e Vahid (2003) de que os parˆmetros mais ca a . Todas estas conclus˜es s˜o detalhadas nas a ca o a Se¸˜es 7. e que t˜o somente uma cache a bem ajustada seria suficiente para prover uma economia de energia bastante satisfat´ria. Outro indicativo desta necessidade ´ a consider´vel varia¸˜o nos e a ca parˆmetros das configura¸˜es de caches pr´-ajustadas pelo algoritmo a co e de ajuste-fino. bem como dos 240 casos ca avaliados. Tais e ca conclus˜es s˜o v´lidas apenas para arquiteturas com SPM baseadas em o a a cache (CBAs).7. ca Dentre todos os trabalhos reportados na literatura at´ o momento.1 EVIDENCIA EXPERIMENTAL SOLIDA O grande n´mero de casos avaliados permite derivar conclus˜es a u o partir de evidˆncias experimentais s´lidas. comprova a necessidade do ajusteo fino das caches no processo de melhoria da eficiˆncia energ´tica de um e e sistema embarcado. por si. apresentadas conclus˜es sobre o a o ajuste-fino das mem´rias cache e o impacto de sua utiliza¸˜o como etapa o ca anterior ` aloca¸˜o em SPM.2 IMPORTANCIA DO AJUSTE-FINO A economia marginal obtida por alguns programas mostra que a SPM ´ in´cua em alguns casos espec´ e o ıficos.6. e apenas o trabalho de Falk e Kleinsorge (2009) apresenta resultados para um maior n´mero de programas. S˜o. de acordo ca a com os resultados obtidos. n˜o podendo ser aplicadas para arquiteturas sem caches a (UNAs) antes de maiores estudos. realizada por esta disserta¸˜o. ca ˆ ´ 7.117 ˜ 7 CONCLUSOES E PERSPECTIVAS Este cap´ ıtulo apresenta conclus˜es globais sobre a reavalia¸˜o o ca experimental das t´cnicas NOB. u ˆ 7.1 a 7. O cap´ co ıtulo encerra-se com perspectivas para trabalhos futuros. O conjunto de 20 programas e o de benchmark utilizados para experimenta¸˜o. constituem n´mero bem superior ` maioria dos relatados u a pelos demais trabalhos de aloca¸˜o em SPM encontrados na literatura. Tal fato. apresentadas na Se¸˜o 7. ainda. Tamb´m faz considera¸˜es sobre o e co dimensionamento da SPM (para as 6 capacidades de SPM consideradas) e a pol´ ıtica de aloca¸˜o (procedimentos ou blocos b´sicos).

4 CT . de 4 vias. seis tamanhos distintos de SPM foram considerados: 1 1 1 1 16 CT . a taxa de faltas. Isto evita que uma sele¸˜o particular de programas ou de tamanhos ca de SPM possa influenciar a generalidade da an´lise dos resultados a experimentais. a capacidade da SPM (CSPM ) foi dimensionada como um m´ltiplo da capacidade da cache pr´-ajustada equivalente u e (CT ). algumas poucas. O tamanho de bloco variou pouco: 16 dos 20 programas (tanto para instru¸˜es como para dados) tiveram suas caches ajustadas para um co tamanho de bloco de 8 bytes.3 IMPORTANCIA DA CORRELACAO ENTRE TAMANHO DA ¸˜ ´ CACHE PRE-AJUSTADA EQUIVALENTE E TAMANHO DA SPM Teve fundamental importˆncia a fixa¸˜o das capacidades de SPM a ca como m´ltiplos da capacidade da cache equivalente unificada (sobre u as caches pr´-ajustadas de dados e instru¸˜es). pela associatividade. seguido pelo tamanho de bloco e. a finalmente. Os programas restantes foram ajustados para 16 bytes e nenhum dos programas para 32 bytes. 2 CT . A associatividade das caches teve varia¸˜o um pouco maior do ca que o tamanho de bloco.1 Impacto do dimensionamento Neste trabalho. embora algumas caches tenham sido ajustadas como associativas de 2 duas e.4 DIMENSIONAMENTO DA SPM 7. englobando todos os valores de tamanho poss´ ıveis no espa¸o c de projeto.4. 8 CT . Isto permitiu que as e co conclus˜es pudessem ser feitas sobre capacidades da SPM diretamente o relacionadas com uma propriedade dos programas-alvo.118 importantes s˜o o tamanho da cache. ˆ 7. a maior economia m´dia foi a e . Ao todo. A capacidade de ambas as caches (I-cache e D-cache) variou bastante. No caso de BBA. sem o predom´ ınio de nenhum valor. Houve predom´ ınio das configura¸˜es com co mapeamento direto. 7. CT e 2CT O c´lculo da economia m´dia de energia para cada um destes 6 a e tamanhos de SPM (considerando os programas do benchmark MiBench) mostrou que a diferen¸a entre a maior e a menor economia m´dia de c e energia foi consider´vel.

Al´m disso.2 Diretrizes para dimensionamento O pr´-ajuste das mem´rias cache permitiu a identifica¸˜o do e o ca intervalo de capacidades de SPM que levam `s maiores redu¸˜es de a co energia: [CT /2. Para alguns programas. enquanto no melhor caso ca a redu¸˜o foi de 96%. . as SPMs conseguem acomodar os elementos de baixa localidade que a cache n˜o conseguiria a acomodar.119 de 30% (CSPM = CT ). o paradoxo n˜o se configura. a maior economia foi de 33% (CSPM = CT ). visto que a maioria dos trabalhos a correlatos tratam de arquiteturas-alvo somente com SPM (UNAs). ao passo que a menor foi de 17% (CSPM = CT /16). Quando o sistema embarcado tiver restri¸˜o severa de ´rea. e portanto. ela certamente encontrar-se-´ pr´xima dele. Assim. a economia praticamente dobrou com o aumento da capacidade da SPM1 . Para CBAs.CT /8] pode ser descartado do espa¸o de projeto de CBAs. notadamente. para permitir um compromisso satisfat´rio entre ´rea no circuito integrado e o a economia de energia. Conforme observado nos resultados. para uma e determina¸˜o mais r´pida da capacidade ´tima da SPM. Para PRA. Neste intervalo obteve-se a maior redu¸˜o de conca sumo de energia para 17 dos 20 programas-alvo. destacam-se os programas stringsearch.4. para o qual houve redu¸˜o de energia de apenas 2% no pior caso. ızo a e e 1 A priori esta conclus˜o pode parecer paradoxal quando confrontada com a a literatura. o dimensionamento proporcionou uma melhora ainda mais significativa na redu¸˜o de consumo de energia. uma ca a SPM com capacidade de CT /4 pode ser adotada como diretriz. ele pode ser utilizado como diretriz para o dimensionamento de SPMs visando a maior redu¸˜o de energia poss´ ca ıvel. ao passo que a menor foi de 15% (CSPM = CT /16). o intervalo ca a o [CT /16. nos casos em que a capacidade ´tima de SPM n˜o se encontra neste o a intervalo. susan (smoothing) e. os resultados observados sustentam que. Ou seja. contudo. o programa adpcm (dec). sha. Contudo. ca Sob pol´ ıtica PRA. onde SPMs maiores levam a um maior consumo de energia. sem c preju´ ` eficiˆncia energ´tica do sistema. ele a o pode ser utilizado como ponto de partida para explora¸˜o de redu¸˜o ca ca de consumo de energia pelo dimensionamento da SPM.CT ]. ca 7.

PRA obteve maior redu¸ao de energia que BBA para 70% dos programas.e. considerando-se cada programa com SPM no intervalo [CT /16. resultados equivalentes e a PRA. em m´dia. desta forma.4. permitindo maior economia em 61% dos casos e empatando em 19% deles. percebe-se que BBA apresentou maior economia de energia somente para o programa sha.120 7. i. conduzem a uma maior economia de energia.1 Aloca¸˜o de procedimentos (PRA) ca Os resultados comprovam que a pol´ ıtica de aloca¸˜o de maior ca eficiˆncia energ´tica ´ PRA. 2CT ]. restringindo o . os programas e a com maior taxa de faltas apresentaram maior economia de energia. Adicionalmente. embora.. Este comportamento ´ esperado pois. PRA mostrou-se superior a e e BBA para uma determinada capacidade de SPM. De modo e geral. [CT /16. ´ 7.5. permite a ca c aloca¸˜o de v´rios elementos com lucros muit´ ca a ıssimo pequenos. que consomem a a a grande quantidade de energia. a intui¸˜o diria que BBA deca veria suplantar PRA. encontraram-se evidˆncias de que e isto geralmente n˜o ocorre: em m´dia. 2CT ]. c˜ 7. a aloca¸˜o de candidatos e ca com grande taxa de faltas evitar´ v´rios acessos ` MP. Em termos de eficiˆncia energ´tica.5. CSPM ∼ CT ). as duas pol´ a e ıticas mostraram-se equivalentes. quando somados. Por outro lado. em m´dia. o limiar de lucro (overhead ) nulo de PRA.2 Aloca¸˜o de blocos b´sicos (BBA) ca a A pol´ ıtica BBA apresentou. Analisando-se os resultados de energia para o intervalo de SPM [CT /16. ainda que marginal. os resultados de econoe e e e mia m´dia sejam apenas levemente superiores aos de BBA. Surpreendeu a eficiˆncia de PRA sobre SPMs pequenas (digae mos.3 SPMs grandes e as taxas de faltas A correla¸˜o entre economia de energia e taxa de faltas foi inca vestigada para SPMs grandes (i. Para estes casos.CT /4]).5 POL´ ITICA DE ALOCACAO (GRANULARIDADE DE CODIGO) ¸˜ 7. Averiguou-se que a economia de energia ´ proporcional ` taxa de faltas. Estes lucros.e. Entretanto. ao mesmo tempo que leva a uma ocupa¸˜o muito maior do espa¸o em SPM.

o lucro da aloca¸˜o destes elementos ulca trapassa o limiar de lucro da pol´ ıtica BBA (apresentado na Se¸˜o 6. para CBAs. Esta economia ´ melhor ou t˜o boa quanto aquelas repore a tadas por abordagens OVB que manipulam bin´rios. resultando em uma menor ocupa¸˜o da SPM. 2CT ].6 REAVALIACAO EXPERIMENTAL DAS TECNICAS NOB A PAR´ TIR DE ARQUIVOS BINARIOS A economia obtida sob uma abordagem NOB que considera bibliotecas foi.CT /4] (o que equivale a SPMs pequenas). e neste intervalo BBA apresenta maior economia para 3 programas — sha. O limiar de lucro de BBA impede que candidatos de lucro muito pequeno sejam alocados. mesmo para e SPMs grandes. ca resultando em maior economia. em m´dia. susan (smoothing) e gsm (toast). Em especial. Neste caso. pode-se verificar que a abordagem NOB n˜o est´ ultrapassada.4. .121 intervalo para [CT /16. ca ´ ¸˜ 7. de 15% a 33% para SPMs com capacidade entre e [CT /16. ca Diante de tudo isso. Os resultados permitiram identificar o escopo de maior eficiˆne cia energ´tica para BBA como sendo a uni˜o de SPMs pequenas com e a programas-alvo que apresentam o seguinte comportamento: elementos candidatos frequentemente acessados que exibem taxas de faltas relativamente altas. mostrando que possuem uma aplica¸˜o efetiva para viabilizar um maior espa¸o ca c de otimiza¸˜o (incluindo elementos de bibliotecas) para a redu¸˜o de ca ca energia em sistemas que n˜o fazem uso de hardware dedicado para a gerenciamento de SPM. Sua simplicidade. Al´m disso. BBA possui uma vantagem sobre PRA. a combinada com sua independˆncia de hardware dedicado. a Como as caches foram dimensionadas previamente ` aloca¸˜o a ca em SPM. e e apresentando maior economia m´dia para CSPM = CT /16. Os resultados obtidos ap´s o ajuste-fino das a a o caches reabilitam a abordagem NOB diante das OVBs. observase que BBA teve uma eficiˆncia energ´tica levemente superior a PRA. fazem da e abordagem NOB uma escolha pragm´tica para a aloca¸˜o de SPMs a a ca partir de bin´rios. pode-se afirmar que as economias obtidas resultam unica e ´ exclusivamente da aloca¸˜o em SPM.6).

Entretanto. e no tempo de p´s-compila¸˜o a o ca (arquivos-objeto reloc´veis).. Para que possa ser manc a tida a caracter´ ıstica da t´cnica de n˜o-uso de hardware dedicado. 2010). permitindo que mais dados dinˆmicos sejam alocados em a SPM.122 7. o que deve proporcionar uma maior economia de energia. estes e a dados dever˜o ser tratados em n´ de c´digo-fonte. outra possibilidade seria a e incluir o suporte a dados dinˆmicos. Como um dos trabalhos futuros. a Esta t´cnica mista parece ainda mais promissora quando combie nada com a aloca¸˜o de c´digo sob BBA. ca o ca o BBA geralmente parece n˜o valer a pena frente a PRA. foram identia ca ficadas duas t´cnicas que fazem extra¸˜o de procedimentos (function e ca outlining) a partir de la¸os (UDAYAKUMARAN. a quando dados dinˆmicos s˜o inclu´ a a ıdos no espa¸o de otimiza¸˜o. conforme proposto por Mena don¸a (2009. 2010) (ainda n˜o implementado). BAc RUA. Para a aloca¸˜o de c´digo. continuariam sendo manipulados c´digo e a o dados est´ticos. . teriaa ıvel o se uma t´cnica de tempo misto: em tempo de compila¸˜o (arquivos-fonte) e ca seriam manipulados os dados dinˆmicos.7 PERSPECTIVAS Na an´lise da literatura sobre aloca¸˜o em SPMs. 2006) (EGGER et al. e ca Para aumentar a efic´cia da t´cnica. vislumbra-se a avalia¸˜o ca do uso de extra¸˜o de procedimentos a partir de la¸os no contexto da ca c t´cnica NOB desta disserta¸˜o. o menor c ca povoamento da SPM (resultante do limiar de aloca¸˜o de BBA) ´ muito ca e conveniente. assim concedendo a PRA as vantagens de BBA sobre SPMs pequenas. Isto permite que BBs frequentemente acessados (cujo limiar de lucro ´ maior do que zero) sejam transformados e em procedimentos frequentemente acessados (com limiar de lucro igual a zero). DOMINGUEZ. Deste modo.

. 2002.l. The GNU Binutils Website. In: Proceedings of the 17th annual international conference on Supercomputing. In: Proc. et al. p. et al. 2007. W.: s. 2006. [S. USA: ACM. M. F. refinements and performance evaluation. W.n. of the ACM SIGPLAN/SIGBED Conference on Languages.]. Dynamic scratch-pad memory management for irregular array access patterns. CASCAVAL. Dynamic Data Scratchpad Memory Management for a Memory Subsystem with an MMU. p. 2002. NY. 259–267. v. et al. USA: ACM.. USA. BARUA. p.]. ACM. v.l. H. 410–421. 47. R. In: Proc. G.l.]. G. and Tools for Embedded Systems (LCTES). A. 2007.]. Scratchpad memory: design alternative for cache on-chip memory in embedded systems.-M. M. 1988. et al. NY. Architecture. D. 931–936.: s. T.: s.n. R. n. New York. 6–26. CHEN. A Post-Compiler Approach to Scratchpad Mapping of Code. 150–159. Automation and Test in Europe. PADUA. [S. 73–78. . et al. C. n. CONTE. and Synthesis for Embedded Systems (CASES). CHO. <http://www. 2004. [S.l. HIRSCH. ACM Transactions on Embedded Computing Systems (TECS). Estimating cache misses and locality using stack distances. An Optimal Memory Allocation Scheme for Scratch-Pad-Based Embedded Systems. IEEE Transactions on Computers.org/software/binutils>.123 ˆ ´ REFERENCIAS BIBLIOGRAFICAS ANGIOLINI. In: Proceedings of the 15th Annual International Symposium on Computer Architecture. In: Proc. AVISSAR.. ISSN 0018-9340.n. BINUTILS. In: CODES ’02: Proceedings of the tenth international symposium on Hardware/software codesign. [S.gnu.: s. 1. Combining trace sampling with single pass methods for efficient cache simulation. D. CHERITON. p. of the Conference on Design. p. 1. STEWART. Compilers.. 6. 195–206. p. of the International Conference on Compilers. 2003. O. New York. A. D. HWU. NY.n. p. The vmp multiprocessor: initial experience. BANAKAR.. p. 714–720. 1998. New York.

124

DALLY, W. et al. Efficient Embedded Computing. IEEE Computer, v. 41, n. 7, p. 27–32, July 2008. ISSN 0018-9162. DENG, N. et al. A Novel Adaptive Scratchpad Memory Management Strategy. In: Proc. of the IEEE International Conference on Embedded and Real-Time Computing Systems and Applications. [S.l.: s.n.], 2009. p. 236–241. DOMINGUEZ, A.; UDAYAKUMARAN, S.; BARUA, R. Heap Data Allocation for Scratch-Pad Memory in Embedded Memories. Journal of Embedded Computing, IOS Press, Amsterdam, The Netherlands, v. 1, n. 4, p. 521–540, 2005. EGGER, B. Dynamic Scratchpad Memory Management based on Post-Pass Optimization. Tese (Doutorado) — Seoul National University, Feb 2008. EGGER, B. et al. A dynamic code placement technique for scratchpad memory using postpass optimization. In: Proc. of the International conference on Compilers, architecture and synthesis for embedded systems. [S.l.: s.n.], 2006. p. 223–233. EGGER, B.; LEE, J.; SHIN, H. Scratchpad Memory Management for Portable Systems with a Memory Management Unit. In: Proc. of the ACM & IEEE International Conference on Embedded Software. [S.l.: s.n.], 2006. p. 321–330. EGGER, B.; LEE, J.; SHIN, H. Dynamic Scratchpad Memory Management for Code in Portable Systems with an MMU. ACM Transactions Embedded Computer Systems, ACM, New York, NY, USA, v. 7, n. 2, p. 1–38, 2008. EGGER, B. et al. Scratchpad Memory Management Techniques for Code in Embedded Systems without an MMU. IEEE Transactions on Computers, v. 59, n. 8, p. 1047–1062, 2010. FALK, H.; KLEINSORGE, J. C. Optimal Static WCET-aware Scratchpad Allocation of Program Code. In: Proc. of the Design Automation Conference. [S.l.: s.n.], 2009. p. 732–737. GORDON-ROSS, A. et al. A one-shot configurable-cache tuner for improved energy and performance. In: Proceedings of the conference on Design, Automation and Test in Europe. San Jose, CA, USA: EDA Consortium, 2007. p. 755–760.

125

GUTHAUS, M. et al. MiBench: A Free, Commercially Representative Embedded Benchmark Suite. In: Proc. of the IEEE International Workshop on Workload Characterization. Washington, DC, USA: IEEE Computer Society, 2001. p. 3–14. HILL, M. D. et al. Wisconsin architectural research tool set. SIGARCH Comput. Archit. News, ACM, New York, NY, USA, v. 21, p. 8–10, September 1993. HILL, M. D.; SMITH, A. J. Evaluating associativity in cpu caches. IEEE Transactions on Computers, IEEE Computer Society, Washington, DC, USA, v. 38, n. 12, p. 1612–1630, 1989. JACOB, B.; NG, S.; WANG, D. Memory Systems: Cache, DRAM, Disk. Morgan Kaufmann Publishers Inc. San Francisco, CA, USA, 2007. ´ JANAPSATYA, A.; IGNJATOVIC, A.; PARAMESWARAN, S. Finding optimal l1 cache configuration for embedded systems. In: Proceedings of the 2006 Asia and South Pacific Design Automation Conference. Piscataway, NJ, USA: IEEE Press, 2006. p. 796–801. ´ JANAPSATYA, A.; IGNJATOVIC, A.; PARAMESWARAN, S. A novel instruction scratchpad memory optimization method based on concomitance metric. In: ASP-DAC ’06: Proceedings of the 2006 conference on Asia South Pacific design automation. Piscataway, NJ, USA: IEEE Press, 2006. p. 612–617. JANAPSATYA, A.; PARAMESWARAN, S.; IGNJATOVIC, A. Hardware/software Managed Scratchpad Memory for Embedded System. In: Proc. of the IEEE/ACM International conference on Computer-aided design. [S.l.: s.n.], 2004. p. 370–377. JENSEN, D. Developing System-on-Chips with Moore, Amdahl, Pareto and Ohm. In: IEEE International Conference on Electro/Information Technology. [S.l.: s.n.], 2008. p. 13–18. JURAN, J. The non-pareto principle; mea culpa. Quality Progress, v. 8, n. 5, p. 8–9, 1975. KANDEMIR, M. et al. Dynamic management of scratch-pad memory space. Design Automation Conference, 2001. Proceedings, p. 690–695, 2001. ISSN 0738-100X.

126

KANNAN, A. et al. A Software Solution for Dynamic Stack Management on Scratch pad Memory. In: Proc. of the Asia and South Pacific Design Automation Conference. [S.l.: s.n.], 2009. p. 612–617. KARP, K. M. Reducibility among Combinatorial Problems. In: Complexity of Computer Computations. [S.l.]: Plenum Press, 1972. MACHANIK, P. Approaches to addressing the memory wall. Brisbane, Nov. 2002. MALIK, A.; MOYER, B.; CERMAK, D. The M-CORE(TM) M340 Unified Cache Architecture. In: Proc. of the IEEE International Conference on Computer Design. [S.l.: s.n.], 2000. p. 577. MARWEDEL, P. Embedded System Design. [S.l.]: Springer Verlag, 2006. MATTSON, R. L.; GECSEI, D. R. S. J.; TRAIGER, I. L. Evaluation techniques for storage hierarchies. IBM Systems Journal, v. 9, n. 2, p. 78–117, 1970. MCILROY, R.; DICKMAN, P.; SVENTEK, J. Efficient Dynamic Heap Allocation of Scratch-Pad Memory. In: Proc. of the 7th ACM International Symposium on Memory Management. [S.l.: s.n.], 2008. p. 31–40. MENDONCA, A. K. I. Aloca¸˜o de dados e de c´digo em mem´rias ¸ ca o o embarcadas: uma abordagem p´s-compila¸˜o. Disserta¸˜o (Mestrado o ca ca em Ciˆncia da Computa¸˜o) — Programa de P´s-Gradua¸˜o em e ca o ca Ciˆncia da Computa¸˜o, Universidade Federal de Santa Catarina, e ca Florian´polis, 2010. o MENDONCA, A. K. I. et al. Mapping data and code into scratchpads ¸ from relocatable binaries. In: Proceedings of the 2009 IEEE Computer Society Annual Symposium on VLSI. Washington, DC, USA: IEEE Computer Society, 2009. p. 157–162. MENICHELLI, F.; OLIVIERI, M. Static Minimization of Total Energy Consumption in Memory Subsystem for Scratchpad-Based Systems-on-Chips. IEEE Transactions on VLSI, v. 17, n. 2, p. 161–171, February 2009. ISSN 1063-8210. MING, L.; YU, Z.; LIN, S. An alternative choice of scratch-pad memory for energy optimization in embedded system. In: IEEE International Conference on Networking, Sensing and Control. [S.l.: s.n.], 2008. p. 1641–1647.

In: CGO ’05: Proceedings of the international symposium on Code generation and optimization. C. L. USA. p.. S. of the 16th Symposium on Computer Architecture and High Performance Computing (SBAC-PAD). 2005. New York. p. et al.. 4. S. In: Proc. 28. A Minimal Algorithm for the 0-1 Knapsack Problem. NY. USA: Morgan Kaufmann Publishers Inc. http://sources. 5. IEEE Power Driven Microarchitecture Workshop. 1998. ArchC: A SystemC-Based Architecture Description Language. S. A. of the International . p. NICOLAU.. Syst. ed. 1981. p. 2. v. Feb.: s. P. San Francisco. Reducing energy consumption by dynamic copying of instructions onto onchip memory. 2010. Washington. Compiler managed dynamic instruction placement in a low-power code cache. 2004.. DUTT. PAPADIMITRIOU. In: Proc. Electron. ROTENBERG. D. p. IEEE Computer Society. DC.n. 682–704. In: Proc. J. R. H. Newlib. ACM. CA. DC. n. n. D. New York. San Francisco. S. 179–190. Feb 1999.redhat. 758–767. CA. 1997. D. On the complexity of integer programming.n. Autom. STEINKE. USA. [S.. HENNESSY. Computer Organization and Design: The Hardware/Software Interface. 66–73. A trace cache microarchitecture and evaluation. RedHat Inc. ACM Trans.com/newlib/. 4.: s. IEEE Transactions on Computers. 2001. Designing the low-power m*core architecture. PATTERSON. [S. N. 1997. PISINGER. 111–120. et al. USA: IEEE Computer Society. J. 2000. International Solid-State Circuits Conference. ACM. S. USA. v. 145–150. ACM. E. Washington.]. R.127 MUCHNICK. et al. NY.. v. 2008. p. 3. RAVINDRAN. E.. 48. RIGO. USA: Morgan Kaufmann Publishers Inc. SMITH. Tutorial 4: Low-Power Design Techniques for Microprocessors. J. BENNETT..l. off-chip memory: the data partitioning problem in embedded processor-based systems.]. S. v. 765–768. n. et al. p. 45. SCOTT. Des. SEGARS. A. Advanced compiler design and implementation. Operations Research. On-chip vs. A. PANDA.l. J.

. p. D. DC. Optimal code placement of embedded software for instruction caches.. abr. 2. A. VERMA. DOMINGUEZ. 409. 2002. ACM. WEHMEYER. ACM Transactions on Computer Systems.. MUDGE. v.. VERMA. S. ACM Computing Surveys. n. 32–56. THOZIYOOR. 0. P.. UHLIG. In: Proceedings of the Conference on Design. New York. 40. 1st.. 104–109. p. J. Advanced Memory Optimization Techniques for Low-Power Embedded Processors. p. [S. M. IEEE Computer Society. Trace-Driven Memory Simulation: a Survey. et al. MARWEDEL. USA: IEEE Computer Society. 5. ed. S. automation and test in Europe. L. S. ABRAHAM. USA: ACM.. USA. New York. New York. SUGUMAR. 128–170.]. T. v. Los Alamitos. NY. 213–218. Computer.]: Springer Publishing Company. 472–511.l. USA. CA. 1. 21264. DC. S. Set-associative cache simulation using generalized binomial trees. n. 53–61. 2008. 96. M.l. L. p. v. USA. USA: ACM.. In: CODES+ISSS ’04: Proceedings of the 2nd IEEE/ACM/IFIP international conference on Hardware/software codesign and system synthesis. n. 29. P. 2. European Design and Test Conference. 1995. Cache-aware scratchpad allocation algorithm. 2004. MARWEDEL. p. MARWEDEL. Dynamic allocation for scratch-pad memory using compile-time decisions. UDAYAKUMARAN. TALLA. et al. Washington.. 1997. Incorporated. 2006. STEINKE. New York. 2007. p. 1996.. NY. NY.1. BARUA.128 Symposium on System Synthesis. N. TOMIYAMA. p. ACM. Dynamic overlay of scratchpad memory for energy minimization. 2004. GOLSTON. New York. v. 2007. In: DATE ’04: Proceedings of the conference on Design. NY. [S. USA. R. P. G. WEHMEYER. A. ACM Transactions on Embedded Computing Systems (TECS). CACTI 5. H. A. NY. VERMA. v.. H. R. Washington. Using DaVinci Technology for Digital Video Devices. Automation and Test in Europe. ACM. 13. p. YASUURA. R. Assigning program and data objects to scratchpad for energy reduction. USA: IEEE Computer Society.. p. 2002. M.

VIANA. 407–425. ACM. P. submetido. W. [S. Cache Configuration Exploration on Prototyping Platforms. VOLPATO. D... 71–76. R. p.. ZHANG. NY.l. VIANA. New York. [S. 2006. A Methodology to Explore Memory Hierarchy Architectures for Embedded Systems.993405>. of the IEEE International Workshop on Rapid Systems Prototyping. USA. C. A highly configurable cache for low energy embedded systems. [S. et al. 2011. NAJJAR. F.]: Springer.org/10.]: ACM. ACM. ACM Transactions on Embedded Computing Systems. p. Configurable cache subsetting for fast cache tuning. p. ZHANG. 695–700. p. ACM Transactions on Embedded Computer Systems. May 2004. <http://doi..]. D. VAHID. C. A table-based method for single-pass cache optimization. 4. v. September 2006. VOLPATO. P. Washington. P. May 2005. P. efficient and predictable memory accesses: optimization algorithms for memory architecture aware compilation. 127–132.]. Tese (Doutorado) — Universidade Federal de Pernambuco. New York.l. 24th Symposium on Integrated Circuits and Systems Design (SBCCI’11). et al. F.. Cache-tuning-aware allocation from binaries: a fresh perspective on scratchpad usage. A post-compiling approach that exploits code granularity in scratchpads to improve energy efficiency. 2010. 164–170. In: Proceedings of the Design Automation Conference. ZHANG.n.acm. LYSECKY. p.1145/993396. P. USA. 2006. WEHMEYER.l. USA: IEEE Computer Society.: s. A self-tuning cache architecture for embedded systems.n. VAHID. DC.. In: Proc. NY. 3. et al. P. [S. L. In: Proceedings of the 2010 IEEE Computer Society Annual Symposium on VLSI. ISSN 1074-6005. 363–387. 2003.129 VIANA. VAHID.: s. . 2008. Fast. In: Proceedings of the 18th ACM Great Lakes Symposium on VLSI. MARWEDEL. v. C. et al. p. F.l.

130 .

ˆ APENDICE A -.O m´todo SPCE e .

.

133

O m´todo SPCE realiza o ajuste-fino, a partir dos endere¸os do e c programa, para um conjunto de caches e em uma unica passada. As ´ entradas do m´todo s˜o um trace T , um conjunto de parˆmetros que e a a delimitam o espa¸o de projeto de caches, o deslocamento (offset) de c palavra w da arquitetura do processador, e algumas estruturas de dados. O trace T cont´m a sequˆncia de endere¸os acessados no subsise e c tema de mem´ria para um programa qualquer, conforme a Defini¸˜o 3.1. o ca O tipo de endere¸o (instru¸˜es, dados ou ambos) contido no trace dec co terminar´ qual a cache sendo ajustada (cache de instru¸˜es, de dados a co ou unificada). O espa¸o de projeto (design space) de caches ´ delimitado c e pelos parˆmetros smin , smax , bmin , bmax , amax , que representam, respectivaa ¯ mente, o n´mero m´ u ınimo e m´ximo de conjuntos que uma cache pode a possuir, o tamanho m´ ınimo e m´ximo de um bloco de cache (em bytes) a e o maior grau de associatividade permitido. O menor grau de associatividade considerado pelo m´todo ´ sempre amin = 1, o que configura e e ¯ uma cache com mapeamento direto. Al´m destas entradas, o m´todo utiliza duas estruturas de dados: e e uma estrutura de matriz tridimensional, denominada Tabela de Conflitos, e uma pilha de endere¸os, apresentados pelas defini¸˜es que seguem. c co Defini¸˜o A.1. Pilha de endere¸os. Uma pilha de endere¸os P ca c c ´ uma tupla (p1 , p2 , ..., pi , ... pn ) que armazena uma sequˆncia de e e endere¸os de bloco processados (derivados dos endere¸os de T ) durante c c a execu¸˜o do m´todo SPCE, onde pi denota o i-´simo endere¸o de ca e e c bloco armazenado num dado momento. Seu topo ´ indicado por pn , e e sua base por p1 . As caracter´ ısticas do m´todo SPCE s˜o tais que cada e a endere¸o armazenado ´ unico. c e´ Uma pilha P ´ uma extens˜o da pilha LIFO (last in, first out) e a convencional. A opera¸˜o de inser¸˜o ´ realizada da maneira tradicional, ca ca e i.e. um elemento novo ´ empilhado (no topo da pilha). Todavia, a e opera¸˜o de remo¸˜o permite que um elemento seja retirado de qualquer ca ca posi¸˜o da pilha, ao inv´s de somente do topo. ca e Defini¸˜o A.2. Configura¸˜o de cache. Uma configura¸˜o de cache, ca ca ca denotada por (ai , si , bi ), representa uma cache com grau de associatividade ai , si conjuntos e tamanho de bloco bi (em bytes), tal que sua capacidade ´ dada por C = si × bi × ai , expressa em bytes. e Defini¸˜o A.3. Tabela de Conflitos. Uma Tabela de Conflitos K ca ´ uma matriz tridimensional Kamax ×smax ×bmax , onde amax matrizes bidie ¯ ¯ mensionais s˜o formadas de smax linhas e bmax colunas. Cada c´lula a e da tabela, denotada por Kai ,si ,bi , est´ relacionada a uma configura¸˜o a ca ¯

134

(ai , si , bi ), de modo a proporcionar o cˆmputo do n´mero de acertos o u desta configura¸˜o. ca O funcionamento do m´todo SPCE consiste em descobrir, para e cada configura¸˜o de cache (ai , bi , si ) do espa¸o de projeto, quantos ca c acertos ocorreram para a sequˆncia de endere¸os acessados informada e c por T . Isto consiste, em ultima instˆncia, em determinar se cada acesso ´ a a um dado endere¸o αi induz um acerto ou uma falta na cache. c Para tanto, quando processa αi , o m´todo procura calcular o n´e u mero de conflitos (κ) no conjunto da cache para o qual αi est´ mapeado, a ocorridos desde o ultimo acesso a este mesmo endere¸o, digamos αh , ´ c onde αh = αi | h ∈ N, 1 < h < i. Obtido κ, calcula-se o menor grau de associatividade da cache necess´rio para que o acesso ao endere¸o αi resulte em acerto, denotado a c por a . Se, desde o ultimo acesso ` αi , n˜o houve nenhum conflito ¯ ´ a a em sua entrada na cache (κ = 0), ent˜o um acerto ocorrer´ para uma a a cache com mapeamento direto ou qualquer grau de associatividade (a = 1 ∴ ai ≥ 1). Se, no entanto, houve um conflito (κ = 1), isto significa ¯ ¯ que αi n˜o estar´ mais presente se a cache em quest˜o operar sob a a a mapeamento direto. Contudo, caso a cache seja associativa de pelo menos duas vias (a = 2 ∴ ai ≥ 2), o endere¸o que conflitaria com αi ¯ ¯ c pode ser acomodado juntamente com ele no mesmo conjunto da cache, de modo que o acesso resultaria em um acerto. De forma an´loga, para a dois conflitos (κ = 1), uma cache associativa de quatro ou mais vias (a = 4 ∴ ai ≥ 4) seria necess´ria para garantir um acerto. Em outras ¯ ¯ a palavras, uma cache de grau de associatividade ai consegue suportar ¯ at´ κ − 1 conflitos por conjunto sem que haja uma falta. e O c´lculo de κ e a ´ feito para todas as configura¸˜es de caches a ¯ e co formadas a partir de varia¸˜es no tamanho de bloco b e no n´mero co u de conjuntos s. Ap´s a determina¸˜o da associatividade a para uma o ca ¯ configura¸˜o com parˆmetros bi e si , sabe-se que toda cache (ai , bi , si ) | ca a ai ≥ a resultar´ em acerto. ¯ ¯ a Finalmente, calcula-se o n´mero de faltas como sendo o compleu mento do n´mero de acertos com rela¸˜o ao total de endere¸os acessados, u ca c e, a partir do n´mero de faltas, pode ser estimado o consumo de energia u de cada configura¸˜o (ai , bi , si ). ca A.1 PROCESSAMENTO DOS ENDERECOS DO TRACE T ¸ O Algoritmo 1 apresenta o procedimento principal do m´todo e SPCE. O m´todo funciona processando cada endere¸o αi de T (linha 1) e c

135

Algoritmo 1 SPCE Entrada(s): T , smin , smax , bmin , bmax , amax , w, P, K ¯ 1: para todo αi ∈ T fa¸a c 2: end ⇐ shift right(αi , w) 3: para bi = bmax at´ bmin fa¸a e c 4: endbloco ⇐ shift right(end, log2 (bi )) 5: se endbloco ∈ P ent˜o a 6: para si = smin at´ smax , onde si ∈ {n2 | n ∈ N, smin ≤ n ≤ smax } e fa¸a c 7: κ ⇐ CONTA CONFLITOS(P, si , endbloco ) 8: se κ ≤ amax ent˜o ¯ a 9: a ⇐ m´ltiplo de 2 que sucede κ ¯ u 10: Ka ,si ,bi ⇐ Ka ,si ,bi + 1 ¯ ¯ 11: fim se 12: fim para 13: Mova endbloco para o topo de P 14: sen˜o { endbloco ∈ P } a / 15: Empilhe endbloco em P 16: fim se 17: fim para 18: fim para

Algoritmo 2 CONTA CONFLITOS Entrada(s): P, si , endbloco Sa´ ıda(s): κ 1: κ ⇐ 0 2: c ⇐ endbloco mod si 3: para pi = pn at´ p1 fa¸a e c 4: se pi = endbloco ent˜o a 5: retorne κ 6: fim se 7: c ⇐ pi mod si 8: se c = c ent˜o a 9: κ ⇐ κ +1 10: fim se 11: fim para 12: retorne κ

a c e . cada endere¸o pi contido na pilha P ´ processado (linha 3). o valor de retorno ´ inicializado. se o endere¸o de bloco encontra-se na pilha P (linha 5). A sa´ do algoritmo ´ o n´mero de conflitos ıda e u ocorridos. na respectiva ´ c entrada de αi na cache (linhas 6 e 7). Primeiramente. αi+1 . αi ´ movido de sua atual posi¸˜o em P para o topo e ca (linha 13). ocorridos deste o ultimo acesso a endbloco . ´ calculada a quantidade de a e conflitos (κ) ocorridos desde o ultimo acesso ao endere¸o αi . c ent˜o. pode ser que o maior grau de associatividade (amax ) ¯ considerado no espa¸o de projeto n˜o seja grande o suficiente para c a acomodar os κ conflitos e garantir que o acesso ` αi resulte em acerto a (o que ´ verificado na linha 8). e Elimina-se o deslocamento de bloco de cache do endere¸o (linha 4). este procedimento recebe como entradas a pilha P e o n´mero de u conjuntos da cache (si ). ele ´ simplesmente empilhado em P (linhas 14 e 15) e e parte-se para o pr´ximo endere¸o (αi+1 ). para cada tamanho de conjunto si . Neste caso. nenhuma c´lula da Tabela e e de Conflitos ´ incrementada. para um endere¸o de bloco endbloco (derivado c de αi ). para cada tamanho de e a bloco bi (linha 3). e onde a mod b representa o resto da divis˜o a inteira de a por b. u Para obter o menor grau de associatividade que garante um acerto na cache (a ). e parte-se para o pr´ximo endere¸o. Inicialmente. Ent˜o. o c Entretanto. Contudo.2 CONTABILIZACAO DO NUMERO DE CONFLITOS EM UM ¸˜ CONJUNTO O Algoritmo 2 detalha o procedimento de contagem do n´mero de u conflitos em um conjunto. Al´m do endere¸o de ´ e c bloco. e a ¯ e o e c´lula correspondente na Tabela de Conflitos ´ incrementada de um e e (linhas 9 e 10). Determina-se o e conjunto da cache para o qual αi est´ mapeado. O Algoritmo 2 apresenta o c´lculo a do n´mero de conflitos de maneira detalhada. Ent˜o. e Finalmente. κ ´ arredondado para a pr´xima potˆncia de dois. elimina-se o deslocamento (offset) de palavra w do endere¸o αi : αi deslocado bit-a-bit w vezes para a c direita ´ armazenado em end (linha 2). c dando origem ao endere¸o de bloco (endbloco ). c Se o endere¸o de bloco n˜o est´ na pilha P de endere¸os j´ c a a c a processados. denotado por κ. o c ´ A. ´ realizado o o seguinte processamento.136 da seguinte maneira. onde a c ∈ N | 1 ≤ c ≤ si (linha 2). denotado por c.

este algoritmo chegou ao fim. que consistiu na totaliza¸˜o ca do consumo de energia decorrente dos acertos (acertosai .1) (A. conforme mostram as Equa¸˜es A. um conflito a ´ contabilizado (linhas 8 e 9).1 co e A. . e o n´mero de u conflitos ´ retornado (linhas 4 e 5). c a 3. utilizamos uma adapta¸˜o do esquema apreo ca sentado por Zhang.Ent˜o.si . determina-se o conjunto c da cache para o qual o endere¸o pi est´ mapeado (linha 7). fazendo-se uso de um modelo f´ ısico de mem´rias para estimar o cono sumo de energia por acesso para os diversos componentes do subsistema de mem´ria. Como ¯ modelo f´ ısico de mem´rias. o n´mero de conflitos ´ retornado pelo algoritmo u e (linha 12).bi = ¯ j=amin =1 ¯ ∑ K j.bi × (Ecache + EMP )).si .si .si .Caso contr´rio. a o ca c quantidade de acertos e de faltas de cada configura¸˜o pode ser calculada ca a partir da Tabela de Conflitos K e do n´mero de endere¸os processados u c (dado pela cardinalidade de T ). o 2008). αi ) correspondam a um mesmo bloco de cache. e a 2.bi = |T | − acertosai .bi (A. ´ ´ A.2: ai ¯ acertosai .si . caso este conjunto seja o mesmo para pi e αi . e Finalmente.2) f altasai . como segue: 1.si .3 CALCULO DO NUMERO DE ACERTOS E ESTIMATIVA DE ENERGIA Ap´s a execu¸˜o do Algoritmo 1 para cada endere¸o αi de T .bi ¯ ¯ A estimativa de energia ´ feita a partir do n´mero de acertos e fale u tas.Caso pi e endbloco (e. Vahid e Lysecky (2004).bi × Ecache ) com ¯ o consumo decorrente das faltas ( f altasai . portanto. Neste trabalho.. foi utilizado o CACTI (THOZIYOOR et al.137 partindo do topo (pn ) para a base (p1 ).

138 .

Correla¸˜o entre economia de energia total ca e de sistema .ˆ APENDICE B -.

.

980 0. o Tabela 11: Correla¸˜o entre economia de energia total e de sistema ca Mem´ria o Referˆncia Processador Principal e k Angiolini et al. Cho et al.966 1.997 0. o valor de k (´ltima coluna). Egger Egger et al. Para cada trabalho correlato (primeira coluna).010 0.141 A correla¸˜o entre a economia de energia total (ETotal ) e a energia ca do subsistema de mem´ria (EMem ) pode ser capturada por um fator de o proporcionalidade k que. a localiza¸ao da mem´ria c˜ o principal quanto ao circuito integrado do processador (terceira coluna).988 M´dia e . finalmente. cabe relembrar que este trabalho utiliza um processador da arquitetura MIPS e uma mem´ria principal off-chip. a partir dos resultados apresentados por trabalhos anteriores da literatura de SPM. Frente aos valores apreu sentados. ´ dado por: ca e k= EMem ETotal A Tabela 11 apresenta os valores de k calculados.3. (2004) (2007) (2008) (2010) ARMv7 ARM9E-S ARM926EJ-S ARM1136JF-S on-chip off-chip off-chip off-chip 0. e. conforme a Equa¸˜o 6. neste trabalho. s˜o a apresentados o processador (segunda coluna).

142 .

Sign up to vote on this title
UsefulNot useful