UNIVERSIDADE FEDERAL DE SANTA CATARINA ´ INFORMATICA E ESTAT´ ISTICA

Daniel Pereira Volpato

´ GERENCIAMENTO EXPL´ ICITO DE MEMORIA AUXILIAR A PARTIR DE ARQUIVOS-OBJETO PARA ˆ ´ MELHORIA DA EFICIENCIA ENERGETICA DE SISTEMAS EMBARCADOS

Florian´polis o 2010

Daniel Pereira Volpato

´ GERENCIAMENTO EXPL´ ICITO DE MEMORIA AUXILIAR A PARTIR DE ARQUIVOS-OBJETO PARA ˆ ´ MELHORIA DA EFICIENCIA ENERGETICA DE SISTEMAS EMBARCADOS

Disserta¸ao submetida ao Programa c˜ de P´s-Gradua¸ao em Ciˆncia da Como c˜ e puta¸ao para a obten¸ao do Grau de c˜ c˜ Mestre em Ciˆncia da Computa¸ao. e c˜ Orientador: Jos´ Lu´ Almada G¨nte ıs u zel, Dr.

Florian´polis o 2010

II. Dissertação (mestrado) . SC. Daniel Pereira Gerenciamento explícito de memória auxiliar a partir de arquivos-objeto para melhoria da eficiência energética de sistemas embarcados [dissertação] / Daniel Pereira Volpato . tabs. grafs. Arquitetura de computador. 1. Universidade Federal de Santa Catarina. Programa de Pós-Graduação em Ciência da Computação. 3. III. Sistemas de memória de computadores. Título. Centro Tecnológico. Luís Almada Güntzel. . Inclui referências . Santos. 2. Luiz Claudio Villar dos. CDU 681 . orientador..Florianópolis. 4. I. Programa de PósGraduação em Ciência da Computação. Ciência da computação. 142 p.: il. Gerenciamento de memória (Computação).Catalogação na fonte pela Biblioteca Universitária da Universidade Federal de Santa Catarina V931g Volpato.Universidade Federal de Santa Catarina.. 2010.

.

.

.

.

` A minha fam´ ılia. . pelo que sou.

.

pelas importantes contribui¸˜es. por bolsa de quota social. tamb´m aos meus e irm˜os (Rafael. Mateus e Roberta) e a Iara pelo apoio e compreens˜o. torcida.AGRADECIMENTOS A Deus. Luiz Cl´udio Villar dos Santos. e ao CNPq. ` A CAPES. Aos amigos Luiz. Por toda a beleza. Professor Dr. Jos´ Lu´ Almada G¨ntzel. forma¸˜o e ca ca humana. processo no 136630/2008-1. Let´ a ıcia. pelo amor que me dedica e dedicou. pela ca a amizade. A CAPES. moral e religiosa. pelo o ` custeio parcial da execu¸˜o deste trabalho. pela orienta¸˜o e ıs u ca e amizade ao longo deste mestrado. Ao Professor Dr. no ˆmbito do ca a Programa Nacional de Coopera¸˜o Acadˆmica (PROCAD). Sayonara. a c Aos meus pais. por aceitarem o convite para avaliar este trabalho e pelas contribui¸˜es para sua melhoria. ca ca Ao Professor Dr. a a principalmente quando n˜o lhes dediquei o tempo devido. e e a especialmente em sua reta final. e pela valiosa ca c a colabora¸˜o em minha forma¸˜o profissional bem como pessoal. Aos amigos do Grupo de Ora¸˜o Universit´rio (GOU). co Aos parceiros de grupo de pesquisa do LAPS e NIME. H´rica. no ˆmbito do Programa a Nacional de Microeletrˆnica (PNM). c com os quais colaborei mais diretamente. a ca Aos membros da banca. Em particular. ora¸˜o. e pela amizade j´ desde os tempos em que cursava a gradua¸˜o. T´cnicos e Funcion´rios do Departamento de e a Inform´tica e Estat´ a ıstica (INE) da UFSC. a A minha noiva. Volnei e Maria Jos´. pela vida e por amar-me de modo incondicional. Tame b´m pela paciˆncia e compreens˜o nas diversas etapas deste mestrado. de Mendon¸a e Rafael Westphal. ılio ca Ao INE pela infraestrutura concedida. pela educa¸˜o. no ˆmbito do Programa de Fomento ` P´s-Gradua¸˜o a a o ca (PROF). a . cr´ ca o ıticas e reflex˜es que tanto o contribu´ ıram para a melhoria da qualidade deste trabalho. ca e pelo aux´ ılio-moradia para miss˜o de estudo na UNICAMP. pela convivˆncia e aux´ para o desenvolvimento deste trabalho. Fernando Gehm Moraes e Professor Dr. co pela aten¸˜o e esfor¸o empregados na revis˜o deste texto. I. e ılio aos colegas e amigos Alexandre K. harmonia e ordem de Sua cria¸˜o que nos rodeia. e por tornarem a vivˆncia na universidade ca e muito mais agrad´vel. e a todos aqueles que acompanharam o desenrolar deste trabalho. pelas sugest˜es. Juntamente com eles. Daiane. Aos Professores. pela cooria enta¸˜o deste trabalho. na qual ca podemos enxergar toques de Sua m˜o e a certeza de sua presen¸a. no 0326054. pelo aux´ e colabora¸˜o. Cesar Albenes Zeferino.

.

´ E uma doen¸a natural no homem acreditar c que possui a verdade. Blaise Pascal .

.

elas n˜o conseguem a explorar elementos de programa oriundos de bibliotecas. Gerencio amento non-overlay. Finalmente. e at´ o momento.RESUMO Mem´rias de rascunho (Scratchpad Memories — SPM) tornaram-se o populares em sistemas embarcados por conta de sua eficiˆncia energ´tica. a Como esta economia (ao contr´rio dos trabalhos correlatos) foi medida a ap´s o ajuste-fino das caches — quando existe menos espa¸o para o c otimiza¸˜o —. Subsistema de mem´ria. Scrato chpad memory. a a ca a economia de energia em mem´ria. mais ca e simples. estes resultados estimulam o uso de m´todos NOB. em sistemas que possuem caches. quando m´todos non-overlaye e based (NOB) s˜o utilizados para manipula¸˜o de arquivos bin´rios. o tamanho ´timo de SPM reside em e o [CT /2. e e A literatura sobre SPMs parece indicar que a altera¸˜o dinˆmica de seu ca a conte´do suplanta a aloca¸˜o est´tica. ca Por outro lado. e ´ t˜o boa ou melhor do que a economia e e a reportada para abordagens OVB que operam sobre bin´rios. . e estas dever˜o ser otimizadas antes da aloca¸˜o para SPM. mesmo para e arquiteturas baseadas em cache contendo SPMs pequenas. para a constru¸˜o de alocadores capazes de considerar elementos ca de bibliotecas e que n˜o dependam de hardware especializado. ´ prefer´ e ıvel utilizar-se a granularidade de procedimentos ` de blocos b´sicos. frequentemente exigem hardware dedicado e `s a vezes impossibilitam a aloca¸˜o de dados. Entretanto. Embora t´cnicas overlay-based u ca a e (OVB) operando em n´ de c´digo-fonte possam beneficiar-se de m´ltiıvel o u plos hot spots para uma maior economia de energia. quando operam diretamente em bin´rios. as abordagens OVB conduzem a a uma menor economia. Palavras-chave: Sistemas embarcados. Este trabalho a ca mostra evidˆncia experimental de que. por conta da aloca¸˜o em SPM. ignora o fato de que. Mem´ria de rascunho. Gerenciamento overlay. a economia de energia reportada por todas as t´cnicas.CT ] para 85% dos programas avaliados. dada uma capacidade CT de uma e cache pr´-ajustada equivalente. exceto a a em algumas poucas aplica¸˜es que combinam elementos frequentemente co acessados e taxas de faltas relativamente altas. e m´dia. a Este trabalho tamb´m mostra que. mostram-se evidˆncias contra-intuitivas de que. varia o ca entre 15% a 33%.

.

often require dedicated hardware. This work also shows that. even for cache-based architectures containing small SPMs. Since the savings obtained in the present work (as opposed to related works) were measured after cache tuning — when there is less room for optimization. This work shows experimental evidence that. caches are likely to be optimized prior to SPM allocation. Although overlay-based (OVB) techniques operating at source-level code might benefit from multiple hot spots for higher energy savings. and sometimes prevent data allocation. Memory subsystem. all saving reports published so far ignore the fact that.ABSTRACT Scratchpad memories (SPMs) became popular in embedded systems as energy efficiency boosters. Besides. Keywords: Embedded systems. in cachebased systems. they cannot exploit libraries. except for a few applications combining frequently accessed elements and relatively high miss rates. Non-overlay management. the optimal SPM size lies in [CT /2. it shows counter-intuitive evidence that. the memory energy savings due to SPM allocation (from 15% to 33% on average) are as good as or better than the ones reported for OVB approaches that are also able to operate on binaries. procedures should be preferred for allocation instead of basic blocks. When directly operating on binaries. given the capacity CT of the equivalent pretuned cache.CT ] for 85% of the programs under evaluation. . Finally. OVB approaches lead to smaller savings. Overlay management. they encourage the use of simpler NOB methods to build library-aware SPM allocators that cannot depend on dedicated hardware. Scratchpad memory. when non-overlay based (NOB) methods are used to directly handle binaries. The literature on SPMs seems to indicate that the use of dynamic overlaying supersedes static allocation.

.

. . . . . . . . . . . . . . . . . . . .LISTA DE FIGURAS Figura 1 Distribui¸˜o de energia em um processador embarcado ca (DALLY et al. . . . utilizando BBA e PRA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . para SPMs grandes (CSPM ∼ CT ) . . . . . . . . . . . . . . . . . . . . . 113 . . . . . . . 2008) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 Figura 6 Mapa de mem´ria da arquitetura MIPS (PATTERSON. 106 Figura 11 Sensibilidade da economia de energia ao dimensionamento da SPM (usando abordagem PRA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 o Figura 4 Arquiteturas-alvo poss´ ıveis para o subsistema de mem´ria 41 o Figura 5 Fluxo de trabalho gen´rico para t´cnicas de aloca¸˜o em e e ca SPM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 Figura 8 Casos que podem ocorrer no mapeamento de blocos b´sicos para SPM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2008) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 Figura 7 Fluxo de trabalho da t´cnica estendida de aloca¸˜o em e ca SPM . . . . . . . . . 110 Figura 13 Capacidades de SPM que propiciam maior economia de energia . . . . . . . . . . . . . . . . . . . . . . . . . . . para cada programa . . . . . . . . . . 78 a Figura 9 Impacto do ajuste-fino na economia de energia das caches de instru¸˜es e dados . . . . . . . . . . 111 Figura 14 Correla¸˜o entre economia de energia e taxa de faltas ca global dos elementos candidatos. . . . . . . . . . . . . 92 co Figura 10 Economia m´dia de energia e taxa m´dia de ocupa¸˜o e e ca por capacidade de SPM . 37 o Figura 3 Exemplo de mem´ria de rascunho (SPM) . . . . . . . . . . . . . o HENNESSY. 108 Figura 12 Maior economia de energia. . . . . . . . 35 Figura 2 Exemplo de mem´ria cache com mapeamento direto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . .

.

. . 63 Tabela 3 Espa¸o de projeto considerado para ajuste-fino das mec m´rias cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 Tabela 8 Propriedades extra´ ıdas para caracteriza¸˜o dos prograca mas-alvo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102 Tabela 9 Energia normalizada para a configura¸˜o de cache pr´ca e ajustada . . . . . . . . . . . . . . . . . . . . . . . . . 104 Tabela 10 Ocupa¸˜o da SPM. . . . . . . fase. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97 ca Tabela 6 Percentual de acessos acomod´veis em diferentes capacia dades de uma mem´ria qualquer. . . . . . . . . . . . . . . . . . . . . . . 99 o Tabela 7 Capacidade da SPM utilizada para cada configura¸˜o e ca programa . . . . . . . . . . . . . . . . . . . 91 o Tabela 5 Descri¸˜o dos programas de benchmark utilizados . . . . . . .LISTA DE TABELAS Tabela 1 T´cnicas de aloca¸˜o em SPM quanto ` abordagem. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . e ca a arquivo de entrada e arquitetura-alvo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 o Tabela 4 Resultado do ajuste-fino das mem´rias cache. . . . . . . . . . . . . . . . . . . . . 105 ca Tabela 11 Correla¸˜o entre economia de energia total e de sistema 141 ca . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 Tabela 2 T´cnicas de aloca¸˜o em SPM quanto aos elementos de e ca programa considerados . . . . . . . . . . . . . . . . . . . . . . . . . .

.

. . . .LISTA DE ALGORITMOS 1 2 SPCE . . . . . . . 135 . . . . . . . . . . . . . . . . . . 135 CONTA CONFLITOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

.

LISTA DE ABREVIATURAS E SIGLAS BB BBA CAM CBA CT Bloco b´sico a Basic-block allocation (aloca¸˜o de blocos b´sicos) ca a Content-addressable memory (mem´ria endere¸ada por o c conte´do) u Cache-based architectures (arquiteturas baseadas em caches) Compilation time (Tempo de compila¸˜o) ca D-cache Cache de dados DRAM EDA EVA FCA I-cache ILP IP KB MB MMU MP NOB OVB PC PR Dynamic Random Access Memory Eletronic Design Automation (automa¸˜o de projeto ca eletrˆnico) o Memory architecture under evaluation (arquitetura de mem´ria sob avalia¸˜o) o ca Fully-cached architectures (arquiteturas somente com caches) Cache de instru¸˜es co Integer Linear Programming (programa¸˜o linear inteira) ca Intellectual Property Kilo-bytes Mega-bytes Memory Management Unit (unidade de gerenciamento de mem´ria) o Mem´ria principal o non-overlay-based overlay-based Pos-compilation time (Tempo de p´s-compila¸˜o) o ca Procedimento .

PRA RAM REF SoC SPM SRAM Procedure Allocation (aloca¸˜o de procedimentos) ca Random Access Memory Reference memory architecture (arquitetura de mem´ria de o referˆncia) e System-on-Chip (sistema integrado) Scratchpad Memory (mem´ria de rascunho) o Static Random Access Memory T-cache Cache unificada equivalente TCM UNA WCET Tightly Coupled Memory (mem´ria fortemente acoplada) o Uncached architectures (arquiteturas sem cache) Worst-Case Execution Time (tempo de execu¸˜o do pior ca caso) .

ca a εiSPM ri . Overhead de energia quando aloca-se o candidato Di em SPM. proc ou data). o e Energia consumida em um unico acesso ` mem´ria M. Taxa de invoca¸˜o do bloco b´sico Di . u Taxa de faltas (miss rate) do elemento candidato Di . Energia consumida por um acesso ao elemento candidato Di . N´mero de acessos a um elemento candidato Di . Espa¸o necess´rio quando aloca-se o candidato Di em SPM. εiMP Overhead de energia no espa¸o de endere¸amento da MP quando c c aloca-se o candidato Di em SPM. a a o i-´simo endere¸o de acesso ` mem´ria. e c a o Elemento de programa candidato. τ(Di ) Fun¸˜o que mapeia um elemento candidato Di para seu tipo ca (BB. e o o Capacidade de mem´ria M (expressa em bytes).LISTA DE S´ IMBOLOS M EM λM CM T αi Di σi ai mi Ei pi εi wi σextra W P X xi Uma mem´ria gen´rica. ca Matriz de mapeamento de elementos em SPM. Overhead de energia no espa¸o de endere¸amento da SPM c c quando aloca-se o candidato Di em SPM. Tamanho (bytes) do elemento candidato Di . Matriz de caracteriza¸˜o de espa¸o dos elementos candidatos. o Padr˜o de acessos ` mem´ria (trace). c a Tamanho total (bytes) das instru¸˜es extras necess´rias quando co a aloca-se o candidato Di em SPM. ca c Matriz de caracteriza¸˜o de lucro dos elementos candidatos. Lucro de energia quando aloca-se o candidato Di em SPM. Denota se um candidato Di est´ ou n˜o mapeado para aloca¸˜o a a ca em SPM. ´ a o Latˆncia da mem´ria M (expressa em ciclos de rel´gio).

e. Fator de proporcionalidade entre EMem e ETotal . o Energia consumida por todo o sistema. Cardinalidade de H. Taxa de faltas locais da D-cache. n´mero de elementos candidatos u classificados como hot spots. ca Energia consumida pelo subsistema de mem´ria da arquitetura o de referˆncia (REF).Ni Si N´mero de invoca¸˜es devidas `s itera¸˜es do la¸o do bloco u co a co c b´sico Di . a ca Taxa de faltas global dos candidatos. a u Conjunto dos elementos candidatos classificados como hot spots. e Energia consumida pelo subsistema de mem´ria da arquitetura o sob avalia¸˜o (EVA). Taxa de faltas combinada da I-cache e D-cache. . a N´mero de invoca¸˜es do bloco b´sico Di a partir de outro u co a bloco b´sico. Percentagem do n´mero de instru¸˜es de carga (load ) e escrita u co (store). normalizada o para a arquitetura de referˆncia (REF). c o o mI mD LS mT VDD ¯ m ¯ a σ H |H| h EN EEVA EREF EMem ETotal k Taxa de faltas locais da I-cache. Energia consumida pelo subsistema de mem´ria. Tens˜o de alimenta¸˜o (volts). Frequˆncia de ocorrˆncia dos elementos candidatos classificados e e como hot spots. e Energia consumida pelo subsistema de mem´ria. M´dia do n´mero de acessos dos candidatos. i. a (ι/θ ) Taxa de amostragem do m´todo de ajuste-fino: processa-se ι e endere¸os de mem´ria. e u Desvio-padr˜o do n´mero de acessos dos candidatos. ignoram-se os pr´ximos θ .

. . . ´ 1. . .. . . . . .2. . .. .... .2. . . .. . . . . . . .2 Arquiteturas para o subsistema de mem´ria . .. . .. . . 2. .. .. . . . . .. . . . .. ... . .2 Granularidade de dados . ... . . . .. .. . . . .. . o Mem´ria de rascunho (SPM) . . . . . . . . . . .. . . . . . . . .. .. . . .. .. . . . OTIMIZACAO ¸ 31 31 33 35 36 36 38 40 40 40 40 41 41 44 45 47 47 50 51 51 52 53 53 56 57 58 61 61 67 71 75 . . ... . . . ca . . . . .. .. . . . . . . . . . . .4 CONSIDERACOES SOBRE AS ABORDAGENS DE ALO¸˜ ˜ EM SPM . . . . .. . .. . . . . . .. . . . . . . ¸˜ 1. . . . . . . . . .. . .. . . . . . ca 2. . .1 Principais componentes do subsistema de mem´ria . . . .. .. . . . ... .. ¸˜ 2. .. .. . . . . . o Mem´ria cache . .. . . . . . . .. ..2. . . . . . . . . o Mem´ria Principal (MP) . . . .. .. .. . . . . . . . .. . . . . .. . . . . . . . . . . . . . . . . ... . . .. . o Arquiteturas somente com caches (FCAs) . . . . . . . . .. . . .. . . . . . . . . . . .. .. . . . . . . . .. . .. . . . . . . . .. . .. 2. . . . .. 1..2.. . . . . . . . . . . . .. . . . . . . . .. . . . . . .´ SUMARIO Lista de Abreviaturas e Siglas . o 2.. ... ..3 ESCOPO DESTE TRABALHO . . . . 1 INTRODUCAO .. . . . . . . . . . .. .... . . . . . . .3 Fase de aloca¸˜o . . . . ... . . . ..2.2 Origem dos elementos .. . . . . . . . . .2 CARACTERISTICAS DAS TECNICAS DE ALOCACAO . . .. .. .. . . . . . .. . . . . . . .. . .... . . .. . . .. . . .. . ..1 Elementos de programa . . . . . . . .. .. . . . . . . . . . . . . . . 2. . . . . . . .. ... . . . . . . .. . . . .2 O SUBSISTEMA DE MEMORIA . ... . . . . . . . . . . ... . . . . . . o 1. . . . ˜ ´ 4 EXTENSAO DE UMA TECNICA NOB PARA IN˜ DE BLOCOS BASICOS NO ESPACO DE ´ CLUSAO ¸ ˜ . .. . . . .2 Granularidade dos elementos . . . . .. . .. . .. . . .. . . . . .. . . .2.1 Tipo dos elementos . . . Arquiteturas sem cache (UNAs) . . . .4 Abordagem de aloca¸˜o . . .. . . . . .3 O ESTADO-DA-ARTE EM ALOCACAO A PARTIR DE ´ ARQUIVOS BINARIOS . . ... ... .. . . . . . .. . . . . CACAO ¸ 3 O PROBLEMA-ALVO . . . . . . 2. .. . . . Arquiteturas baseadas em cache (CBAs) . . .. . . . .2. . .. . . . . . . . . . . .1 VISAO GERAL DO PROCESSO DE ALOCACAO . . .. .2. .. . . . . . . . . . . . . . . .. .2. . 2. . . . . .. .. .. . . . .. .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1. ¸˜ ˜ DESTA DISSERTACAO . . . . . . . . . . . . . . . . . . . . . . . . . . . .2. . . . . .. . . . . . . . . . . . . . . .1 SISTEMAS EMBARCADOS .2. . . ... .. .. .2. . . . . . . . . . . Lista de S´ ımbolos .. . . . . . . . . . ¸˜ ´ ´ 2. . . . . . .1.. . . 1.. . . . . . 2. . . . . .. .. . . . .. . .. . . . . . . . . . .. . .. . . . . . . . . . . . . .. . 1. .. . . . . . . . . . ... ¸˜ 2. ..1 Granularidade de c´digo . . . . . . . .4 PRINCIPAIS CONTRIBUICOES . . . . ..1..5 ORGANIZACAO ¸ ¸˜ ˜ EM MEMORIAS DE RASCUNHO . . .. . . . . . . . . . . . .. . . . . . . .. . . . . .. .. . ´ 2 ALOCACAO ¸ ˜ 2.

. . . . . . 81 a 4. . . . . . . . . . . . . . .4.1 AS TECNICAS DE AJUSTE-FINO DE CACHES . . . . . . . .8 Compara¸˜o com trabalhos correlatos . . . . . 85 ALOCACAO ¸ ´ 5. . . . . .6 PATCHING DE BINARIOS . . .4 ANALISE DOS RESULTADOS . . . . . . . . . . . . . . . . 96 6. . . . . . . . . . . . . . . . . . .3 CARACTERIZACAO DOS PROGRAMAS-ALVO .4. . . . . . . . . . . . . . . . . . . . . . . . 86 ´ 5. . . . . 90 ´ 5. . . . 82 ˜ DE SA´ 4. . . . . . . . . . . 95 ¸˜ ˜ DOS EXPERIMENTOS . . . . . . . . . . . . . . . . . . . 76 4. 82 c a a 4. . . . . . . . . . . . . . . . .1 Sensibilidade da economia ao dimensionamento da SPM . . . . . . . . . .6 Ocupa¸˜o das SPMs ´timas . . . . . . . . . . . . . . . . . . . . .2 Espa¸o necess´rio para alocar um bloco b´sico . . . . . . . . .1 FLUXO DE TRABALHO . . . . . 80 4. . . . . . . . 117 ˆ 7. . . .4. . . . .4. 112 6. .1 EVIDENCIA EXPERIMENTAL SOLIDA .4 CARACTERIZACAO DE LUCRO E ESPACO . 95 ¸˜ 6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5 IMPACTO DO AJUSTE-FINO NA ECONOMIA DE ENERGIA . . . . . . . 117 ˆ ´ 7. . .4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 6. . . . . . . . . . . . . . . . . . . . . 90 ´ 5.7 Determina¸˜o de um escopo para utiliza¸˜o de BBA112 ca ca 6. . . . . . . . . . . .2 IMPORTANCIA DO AJUSTE-FINO . 117 ˆ 7. .4. . . . . . . . . . . . . . . . .2 O METODO SPCE . . . . . . . . . 103 6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 5 AJUSTE-FINO DE CACHES PARA AVALIACAO DA ¸˜ ˜ EM SPMS . . . . . . . . . . . . . . . . . . 76 ¸˜ 4. . . . . . . . . 93 6 VALIDACAO EXPERIMENTAL E RESULTADOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4. . . . . . . . . . . . . . . . . . . . . . .2 GERACAO ¸ 6. . . . . . . . . . . . .5 Correla¸˜o entre economia de energia e taxa de falca tas para SPMs grandes . .3 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica ca e e para um determinado programa . . . . 109 6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3 IMPORTANCIA DA CORRELACAO ENTRE TAMANHO ¸˜ ´ DA CACHE PRE-AJUSTADA EQUIVALENTE E TAMANHO DA SPM . . . . . . . . . . . . . . . . . . . . . . . . .2 CARACTERIZACAO DOS ELEMENTOS . . . . . . . . . . 88 ´ 5. 114 ca ˜ 7 CONCLUSOES E PERSPECTIVAS .7 GERACAO ¸ IDA . . . . .4. . . . . 88 ¸˜ ˜ DAS CACHES PRE-AJUSTADAS .2 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica ca e e para uma determinada capacidade de SPM . .1 CONFIGURACAO EXPERIMENTAL . . . . . . . . . . . . . 80 ¸˜ ¸ 4. . . . . . . . . . . . . . . . . . . . .3 IMPLEMENTACAO DO METODO SPCE . . . . . . . . .4 Capacidade ´tima da SPM . . . . . .5 MAPEAMENTO EM SPM . . . 118 . . . . . . 112 ca o 6. . . . . . . . . . . . . . . . . . . . . .4. . . . . . .4 DETERMINACAO ¸ 5. . . . 82 ´ 4. . . . .4. . . . . . . . . . . . .4. . . . . . . .6 CALCULO DA CACHE UNIFICADA EQUIVALENTE .1 Lucro de energia de um bloco b´sico . . . . . . . . . 98 ¸˜ ´ 6. 103 6. . . . 109 o 6. . . . . . . . .3 PROFILING DO PROGRAMA . . . .

. . 120 ca 7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120 7. . . . . . . . . . . . . . . . . . 122 Referˆncias Bibliogr´ficas . . . . . . . . .7. . . . . . . . . . . . . . . . . . . . . . . .7 PERSPECTIVAS . . . . . . . . . . . . . . . . . . . . . .4 DIMENSIONAMENTO DA SPM .2 Diretrizes para dimensionamento . . 141 . . . . . . . . . . . . . . .Correla¸˜o entre economia de energia ca total e de sistema . . . 133 e ˆ APENDICE B -. . . . .5. . . . . . . . . . . . . . . . .1 Aloca¸˜o de procedimentos (PRA) . . . . . . . .4. . . . . . . . . . . 119 7. . . . . . . .5 POL´ ITICA DE ALOCACAO (GRANULARIDADE DE CO¸˜ DIGO) . . .5. . . . . . 120 ´ 7. 120 ca a ´ 7. . . .4. .2 Aloca¸˜o de blocos b´sicos (BBA) . . . . . . 123 e a ˆ APENDICE A -. . . . . . .O m´todo SPCE . .6 REAVALIACAO EXPERIMENTAL DAS TECNICAS NOB ¸˜ ´ A PARTIR DE ARQUIVOS BINARIOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 7. . . . . . . . . . . . . . . . . 118 7. . . . . . . . . . . . . 118 7.3 SPMs grandes e as taxas de faltas . . . . . .1 Impacto do dimensionamento . . . . . . . . .

.

o a De acordo com Marwedel (2006) e Verma e Marwedel (2007). a A miniaturiza¸˜o e a queda no pre¸o dos sistemas embarcados ca c permitiu que eles se disseminassem por todas as ´reas da vida humana. carros (no sistema de controle de freio ABS.31 1 INTRODUCAO ¸˜ 1. tocadores de MP3. e baterias com dura¸˜o satisfat´ria.1 SISTEMAS EMBARCADOS Em pouco mais de duas d´cadas. a Como exemplos de produtos contendo sistemas embarcados. cˆmeras digitais. Paralelamente. . pode-se citar: telefones celulares. o ca Inicialmente na forma de enormes mainframes. conversores de TV digital. a eletrˆnica de consumo evoluiu para muito al´m o e das calculadoras program´veis. aumentam os requisitos de portabilidade: redu¸˜o de tamanho e peso. casas inteligentes. os computadores. transformaram-se em compactos computadores pessoais. do ar-condicionado. por conta do processo de miniaturiza¸˜o de seus ca circuitos integrados. incorporando “computadores port´teis” a a com um poder de processamento muito superior aos mainframes de outrora. sistema anti-colis˜o. equipamentos m´dicos. cada vez com maior capacidade de processamento. chamada de “disappearing computer ” e (MARWEDEL. 2006): computa¸˜o acontecendo em todo o lugar (comca puta¸˜o ub´ ca ıqua). do motor.). de ajuste ao combust´ ıvel nos carros bicombust´ ıveis. telecomunica¸˜es. fornos de a microondas. ca Estes “sistemas de processamento de informa¸˜o que est˜o incorca a porados em um produto maior e que normalmente n˜o est˜o diretamente a a vis´ ıveis ao usu´rio” s˜o chamados de sistemas embarcados e colaa a boram com esta nova tendˆncia. Estes dispositivos seguem evoluindo rapidamente. sendo realizada em dispositivos com aparˆncia que foge do tradicional “gabinete e monitor” e cuja presen¸a e c n˜o se consegue identificar. De um lado. GPS. cresce a demanda por uma maior capacidade de processamento e de armazenamento. De outro. no sistema para pousos e decolagens a guiadas.g. e tamb´m em e e produtos militares. ca co etc. aeronaves (no computador de bordo. etc. por´m invis´ e ıvel. pois ca ca o tratam-se de sua principal fonte de alimenta¸˜o.). ca a passaram por sua pr´pria revolu¸˜o. entretenimento. embora mantendo sua caracter´ ıstica de corresponderem a um dom´ espec´ ınio ıfico de aplica¸˜o — e. de rob´tica e de muitas outras ´reas. que causaram e uma verdadeira revolu¸˜o no modo de vida da sociedade contemporˆnea. etc.

A eficiˆncia de um sistema embarcado deve acontecer e e em v´rios n´ a ıveis: energ´tica. por se tratar de um quesito muito desejado pelos consumidores de dispositivos port´teis. conectados ao mundo f´ ısico por meio de sensores que coletam informa¸˜es `s quais o sistema reage. e seguran¸a dos dados a c (security).g. f´cil a e r´pida manuten¸˜o no caso de eventuais falhas. de tamanho de c´digo. o a ˆ Restri¸˜es de tempo real. o controlador de ABS de um carro nunca c˜ tocar´ um CD de m´sica. inclusive por meio co a de atuadores. em transmiss˜es de ´udio ou v´ o a ıdeo) ou danos ao usu´rio (e. etc. que diminuem quando e se permite a execu¸˜o de outros softwares. caso sejam confidenciais. ca ˆ Confiabilidade. . ˆ Sistemas reativos. disponibilidade a ca (sistema sempre operando). ˆ Eficiˆncia. realizando suas tarefas sempre com o m´ ca ınimo de recursos e utilizando frequˆncias de rel´gio e tens˜es de alimene o o ta¸˜o baixas. sistemas embarcados s˜o a reativos. finalmente. Sistemas de tempo-real s˜o aqueles co a em que a n˜o-realiza¸˜o de uma computa¸˜o em tempo h´bil causa a ca ca a ou perda de qualidade (e.g. como teclados e mouses. pois muitos s˜o alimentados por e a baterias. Por exemplo. Esta caracter´ a u ıstica tamb´m est´ relacie a onada com confiabilidade e com eficiˆncia. seguran¸a no funcionamento (safety). de peso. Sistemas embarcados n˜o a utilizam a interface convencional dos computadores pessoais. A maioria dos sistemas ca embarcados realiza um conjunto pr´-determinado e dedicado de e fun¸oes. bot˜es de press˜o. no controle de airbag de um autom´vel a o ou mesmo em usinas nucleares). que permitem controlar o ambiente. contribuindo tamb´m para redu¸˜o do consumo de ca e ca energia. c n˜o causando nenhum mal caso falhe. e. a para terem competitividade no mercado. a ˆ Interface de usu´rio dedicada. Alguns sistemas s˜o de alto-risco e necessitam a ser confi´veis (dependables) quanto a falhas. A confiabilidade a abrange aspectos como: baix´ ıssima taxa de falhas (reliability). Frequentemente. mas interfaces diferenciadas como telas sens´ ıveis ao toque.32 pode-se classificar um sistema como embarcado quando este for dotado da maioria das caracter´ ısticas que seguem: ˆ Dedicados a uma certa aplica¸˜o. o o de execu¸˜o. de custo. pois possuem mem´ria limitada.

conforme ser´ demonstrado na a pr´xima se¸˜o. o 2007) (VERMA. tocadores de v´ ıdeo e ´udio e consoles de videogame. o fator de crescimento o da velocidade dos processadores j´ atingiu. S˜o elas: desempenho. a velocidade dos processadores tem aumentado mais rapidamente do que a velocidade de acesso `s mem´rias. resultando em uma diferen¸a significativa de a o c desempenho. onde cada um destes espa¸os est´ associado o c a ou a uma mem´ria ou a uma hierarquia de mem´rias. 2007). sendo consideradas mais importantes por impactarem diretamente na experiˆncia do usu´e a rio (VERMA.33 ˆ Sistemas h´ ıbridos. que corresponde a uma significativa a o parcela destes sistemas e abrange produtos como celulares. com dois ou trˆs o o e n´ ıveis. por se tratar do elemento de maior influˆncia e sobre estas caracter´ ısticas. Nos sistemas de prop´sito geral. NG. o ca ´ 1. Muitos sistemas embarcados misturam componentes anal´gicos e digitais. Desde o surgimento dos circuitos integrados. e Em muitos projetos de sistemas embarcados. mas s˜o elevadas a a a a restri¸˜es de projeto (e. que neste caso devem ser satisfeitas. m´xima potˆncia ou m´ximo tempo de co a e a execu¸˜o). tais otimiza¸˜es concentraram-se no proco cessador destes sistemas. arquitetura e projeto do subsistema de e ca mem´rias (WEHMEYER. Em sistemas o embarcados podem coexistir espa¸os de endere¸amento disjuntos (dec c terminada faixa de endere¸os corresponde a uma mem´ria X e outra c o faixa a uma mem´ria Y ). os ca projetistas de sistemas embarcados (em particular de sistemas voltados ao consumidor) necessitam otimizar os componentes de hardware e software para garantir que estes objetivos ou restri¸˜es sejam satisfeitos. picos a ´ .g. hoje em dia ´ amplamente e reconhecido que a parte mais importante no projeto de um sistema embarcado ´ a organiza¸˜o. 2006) (JACOB. essas caracter´ ısticas n˜o s˜o meros objetivos. nos ultimos 30 anos. 2007). Por conseguinte. WANG. eficiˆncia a e energ´tica e previsibilidade (responsividade em tempo real). No entanto. MARWEDEL. MARWEDEL. o Mais especificamente no dom´ ınio de sistemas embarcados voltados ` eletrˆnica de consumo. co Durante muito tempo.2 O SUBSISTEMA DE MEMORIA Por subsistema de mem´ria entende-se o conjunto dos diversos o componentes de mem´ria de um sistema embarcado. que podem ser otimizados. algumas das caracter´ a ısticas comentadas anteriormente destacam-se das demais. MARWEDEL.

34 de 2 a 2. 2007). as mem´rias. devido ao pre¸o extremamente a o c alto. devido ao distinto funcionamento e projeto das mem´rias para cada sistema. mas no subsistema de mem´rias. Na o pr´tica. est˜o a o a a se tornando mais densas e com mais capacidade. por isso. evitando assim. Assim. de outro. o uso de hierarquias n˜o se mostrou suficientemente a eficiente para atacar um outro problema: o consumo de energia. Segars (2001) relata que o ARM920T dissipa . enquanto o de um lado h´ a diminui¸˜o do tempo de acesso por MB. Ou seja. o gargalo do desempenho de um sistema n˜o a se encontra no processador. sabe-se que este comportamento pode ser o estendido tamb´m para sistemas embarcados: o desempenho de um e sistema ´ dominado e limitado pelas lentas mem´rias (JACOB. 2002). NG. quesito de suma importˆncia em sistemas embarcados alimentados por bateria. o Embora em sistemas de prop´sito geral a diferen¸a de velocidade o c entre processador e mem´ria tenha sido mais acentuada do que em o sistemas embarcados. o a ca aumento da capacidade das mem´ria eleva o tempo de acesso global.5 vezes superior ao das mem´rias (MACHANIK. No entanto. h´ uma necessidade constante por mais a a capacidade de mem´ria nos sistemas embarcados. o subsistema de mem´ria ´ o e respons´vel por 50 a 70% do or¸amento total de potˆncia do sistema. Estas hieraro quias s˜o elaboradas utilizando mem´rias menores e mais r´pidas que a o a a mem´ria principal e. acessos mais ıvel custosos em termos de tempo de acesso e energia aos n´ ıveis superiores. onde cada n´ armazena temporariamente elementos o ıvel previamente acessados no n´ superior. a De acordo com Verma e Marwedel (2007). apesar da evolu¸˜o tecnol´gica ca o ter levado a transistores cada vez menores — o que deveria proporcionar acessos mais r´pidos —. que deveriam ficar menores e mais r´pidas. observa-se impacto significativo das caches neste consumo. Isso acontece porque. Tais hierarquias s˜o posicionadas entre o processador e a mea m´ria principal. E a c e dentro do subsistema. r´pida e grande o suficiente ´ o ´ a e invi´vel na atual tecnologia de mem´rias. Analisando o gasto energ´tico relacionado apenas com um e processador embarcado. de maior eficiˆncia energ´tica do que o e e estas. a solu¸˜o encontrada pelos projetistas de sistemas embarcados tem ca sido compor hierarquias de mem´rias de modo a atenuar a diferen¸a o c de velocidade entre o processador e a mem´ria principal. ca Desse hiato entre a velocidade dos processadores e das mem´rias o decorre que o processador necessita esperar por muitos ciclos — possivelmente at´ centenas deles — para que a mem´ria lhe forne¸a os e o c dados desejados. e o WANG. o Como uma mem´ria principal unica. do que resulta uma melhoria do tempo de acesso das mem´rias insuficiente para acompanhar o a evolu¸˜o dos processadores.

J´ no caso de um sistema embarcado com processador RISC a voltado para aplica¸˜es de processamento de imagem. 2008) 43% da sua potˆncia em caches. ´ conveniente que se revisem as o e caracter´ ısticas mais relevantes dos principais componentes de mem´ria: o mem´ria principal. (2008) reportam. Ming. com contribui¸˜o co ca majorit´ria dos arranjos de dados e de tag.. Yu e Lin (2008) reportam que somente a mem´ria o externa ao circuito integrado (off-chip) consome algo entre 50 a 80% do total de energia. 1.1 Principais componentes do subsistema de mem´ria o Uma vez esclarecida a importˆncia do projeto energeticamente a consciente de um subsistema de mem´ria. que 70% do total de energia gasto pelo processador ´ oriundo e do suprimento de instru¸˜es (42%) e de dados (28%).2. Dally et al. dataco intensive. e dos controladores das a caches. o o o . ou seja. conforme e a Figura 1.35 Aritmética 6% Relógio e lógica de controle 24% Suprimento de instruções 42% Suprimento de dados 28% Caches 70% Figura 1: Distribui¸˜o de energia em um processador embarcado ca (DALLY et al. mem´ria cache e mem´ria de rascunho.

necessitando de 6 transistores por bit. ıdo o As caches foram constru´ ıdas com o prop´sito de serem transpao rentes ao usu´rio e ao compilador. Como as cargas armazenadas a neste capacitor se perdem via corrente de fuga. sendo constitu´ de uma ou mais palavras de mem´ria. motivo a e e pelo qual passou a ser utilizada em sistemas embarcados. comparadores e multiplexadores) que gerenciam implicitamente seu conte´do: verificam se a cache possui ou n˜o uma c´pia v´lida do bloco u a o a que cont´m a palavra de mem´ria requisitada. mem´ria o ´ do sistema. A unidade m´ ınima de informa¸˜o em uma cache ´ chamada de ca e bloco. uma cache geralmente n˜o possui grande capacidade de armazenamento. u ´ MEMORIA CACHE Uma mem´ria cache (Figura 2) armazena c´pias de instru¸˜es o o co e/ou dos dados mais recentemente acessados. Sua c´lula ´ constru´ com tecnologia Static Random Access Memory e e ıda (SRAM). Est´ a u a localizada dentro do circuito integrado do processador (on-chip). sua latˆncia pode a e ser acomodada dentro de um ciclo de processador para o caso de uma cache prim´ria) e de maior eficiˆncia energ´tica do que as MPs. capaz de oferecer uma grande capacidade de armazenamento a baixo custo. mantendo seu conte´do armazenado. a no entanto. E o uma mem´ria de acesso aleat´rio. e por isso considerada a mais importante. E ela que armazena todo. n˜o necessitando de nenhum suporte a a adicional da parte destes para que se tire proveito de seus benef´ ıcios. Por esta tecnologia apresentar um maior custo por KB se comparada a uma DRAM. Para tanto. Seu conte´do ´ gerenciado u e implicitamente (sem interferˆncia do usu´rio) por um hardware dedicado: e a controlador de cache para permitir a transferˆncia de informa¸˜o entre e ca n´ ıveis hier´rquicos distintos e para o gerenciamento do conte´do. ou pelo menos a maior parte. esta tecnologia exige uma l´gica de controle mais complexa para restaurar periodicamente o (refreshment) estas cargas. encontrada tanto externa (off-chip) o o quanto interna (on-chip) ao circuito integrado do processador e cujas c´lulas s˜o normalmente fabricadas com tecnologia Dynamic Random e a Access Memory (DRAM). pois demandam um unico transistor e ´ uma capacitˆncia de transistor por bit.36 ´ MEMORIA PRINCIPAL (MP) ´ E a maior. contam com recursos extras de hardware (o arranjo de tags. torna-a extremamente r´pida (geralmente. Isso. utilizando um conjunto e o . ´ do c´digo e dos dados de um programa a ser executado no sistema.

as mem´rias cache s˜o evitadas em a o a sistemas de tempo real sob restri¸˜es r´ co ıgidas (hard real-time constraints) . Para ilustrar o funcionamento de uma cache. a palavra requisitada est´ presente na cache e ´ devolvida para o a e processador.37 tag índice palavra Arranjo de tag Arranjo de dados sense sense MUX = acerto palavra Figura 2: Exemplo de mem´ria cache com mapeamento direto o de bits do endere¸o da palavra. denominado tag. a tag de seu endere¸o ´ comparada com a tag armazenada na c e entrada da cache para a qual este endere¸o ´ mapeado. o que se chama de acerto na cache (cache hit). Caso sejam diferentes. considere-se uma cache com mapeamento direito. ela ´ organizada utilizando e um mapeamento n : 1 entre endere¸os de mem´ria e entradas da cache: c o um certo endere¸o de mem´ria estar´ sempre associado ` uma mesma c o a a entrada da cache. Quando n˜o cont´m. Caso sejam c e iguais. Sempre que o processador solicita a leitura de uma c palavra. Por conta desse comportamento de dif´ previsibilidade (pois ıcil depende do padr˜o de acesso). o que caracteriza uma falta o ıvel o na cache (cache miss). Neste caso. significa que a palavra n˜o se encontra na cache e ´ buscada a e do pr´ximo n´ da hierarquia de mem´ria. c a e o controlador da cache recupera o bloco ao qual esse endere¸o pertence c e armazena-o juntamente com sua tag. embora uma mesma entrada seja compartilhada com n outros endere¸os.

pois permitem o c´lculo exato do WCET (ao contr´rio das caches). como sua latˆncia ´ fixa (geralmente um ciclo do proe e e cessador). comparadores e multiplexadores) u consome uma certa quantia de energia. possui um espa¸o de endere¸amento pr´prio. co Devido a especificidade dos aplicativos. O projetista do sistema embarcado deve instrumentar o o c´digo atrav´s do uso de um framework de compila¸˜o com suporte ` o e ca a aloca¸˜o em SPM. que deve ser personalizado para cada sistema embarcado. Todavia. dos comparadores e dos a e multiplexadores presentes nas caches. o uso de SPM requer o gerenciamento a expl´ ıcito de seu espa¸o de endere¸amento atrav´s de instrumenta¸˜o c c e ca do c´digo. a a . o hardware extra necess´rio ao gerenciamento ime a pl´ ıcito de conte´do da cache (tag.g. tem emprego certo em sistemas de tempo real. Al´m disso. pois n˜o h´ u e a a a recursos adicionais de hardware. disjunto da MP.38 ou requerem an´lise cuidadosa com ferramentas sofisticadas para n˜o se a a superestimar o pior caso de tempo de execu¸˜o (worst case execution ca time — WCET ) mas obter limites superiores seguros. Devido ` ausˆncia do arranjo de tags. ´ vantajoso gerenciar explicitae mente seu conte´do para obter uma redu¸˜o significativa no consumo u ca de energia e no tempo de execu¸˜o. c c o e seu conte´do ´ gerenciado explicitamente (pelo usu´rio). interna ao circuito integrado (on-chip). Al´m disso. o que pode influenciar negativamente a eficiˆncia energ´tica do sistema embarcado. um controlador o u de SPM ou uma Memory Management Unit (unidade de gerenciamento de mem´ria) (MMU). Esta energia e e adicional pode ser evitada com outros tipos de mem´ria de gerencio amento expl´ ıcito de seu conte´do. a SPM ´ mais eficiente em termos e de ´rea e energia. Contudo. semelhantemente `s caches. u o mostradas abaixo. ´ MEMORIA DE RASCUNHO (SPM) Uma mem´ria de rascunho (Scratchpad Memory — SPM) ou o mem´ria fortemente acoplada (Tightly Coupled Memory — TCM) (Fio gura 3) ´ pequena. o A motiva¸˜o para seu uso adv´m do fato que os sistemas embarcaca e dos executam aplicativos espec´ ıficos (ou classes espec´ ıficas de aplica¸˜es). ao contr´a a rio destas. ainda que isto implique em perda de ca generalidade do software. e constru´ e ıda com tecnologia SRAM. que pode ou n˜o ser combinado com algum suporte ca a para seu gerenciamento e/ou c´pia do conte´do — e. como as mem´rias de rascunho.

Na primeira. i. a explora¸˜o de SPMs ´ uma ´rea de pesquisa mais recente. as abordagens de aloca¸˜o (estas duas classes) e as ca diversas t´cnicas propostas na literatura ser˜o abordadas com mais e a profundidade no Cap´ ıtulo 2. pois a e ca depende da aplica¸˜o-alvo e da arquitetura do subsistema de mem´ria. a aloca¸˜o de um trecho pode ocupar o mesmo ca ca espa¸o previamente alocado para outro trecho. os trechos a a e e ca presentes em SPM s˜o alterados em tempo de execu¸˜o.39 Arranjo de dados SPM Endereço pertence ao espaço da SPM Decodificador de endereços Endereço pertence ao espaço da MP sense palavra MP Figura 3: Exemplo de mem´ria de rascunho (SPM) o A aloca¸˜o de trechos de programa em SPM ´ conduzida de ca e modo a otimizar um determinado objetivo — geralmente a redu¸˜o do ca consumo de energia. A aloca¸˜o de c´digo c ca o e dados em SPM. Ao contr´rio ca a das caches. . de acordo com a abordagem de aloca¸˜o utilizada: nonca overlay-based (NOB) e overlay-based (OVB).e. Na segunda. de tempo de execu¸˜o ou de ambos. os trechos de programa s˜o alocados em SPM no in´ da execu¸˜o da aplica¸˜o a ıcio ca ca e s˜o mantidos l´ at´ o t´rmino da execu¸˜o. ca o As t´cnicas de aloca¸˜o em SPM s˜o divididas costumeiramente e ca a em duas classes. durante a a ca execu¸˜o do programa. ca e a N˜o se pode afirmar que existe uma t´cnica de aloca¸˜o dominante.

possuem uma ou mais SPMs. a e e ARQUITETURAS BASEADAS EM CACHE (CBAS) Arquiteturas baseadas em cache (cache-based architectures — CBAs).2. diferentemente ca ca das UNAs. mesmo quando parte do c´digo ou dos dados n˜o o a ´ alocado em SPM. como e o retratadas pelas Figuras 4(a). 4(b) e 4(c). ilustradas pela Figura 4(c). localizadas em espa¸o de endere¸amento disjunto da MP. seja por conta de sua melhor previsibilidade em sistemas de tempo-real.2 Arquiteturas para o subsistema de mem´ria o Dados os componentes de mem´ria descritos acima e tendo sempre o como base a presen¸a de SPMs. a SPM ´ localizada num espa¸o de e c endere¸amento pr´prio. co ARQUITETURAS SEM CACHE (UNAS) Arquiteturas sem cache (uncached architectures — UNAs). Por conta disso. . As caches podem ser unificadas (numa mesma cache s˜o colocados a instru¸˜es e dados) ou separadas (uma cache para instru¸˜es e outra co co para dados). ilustradas pela Figura 4(a). ilustradas pela Figura 4(b). Eventualmente. um subsistema apenas com cache de instru¸˜es e MP. n˜o possuem SPMs. Pode-se pensar nas UNAs c c como arquiteturas onde a SPM substitui a cache. sem cache de dados. por´m a cache continua amenizando os acessos c o e a ` MP. ARQUITETURAS SOMENTE COM CACHES (FCAS) Arquiteturas somente com caches (fully-cached architectures — FCAs). seja pelo menor consumo de ´rea ou pela eficiˆncia energ´tica. sendo compostas a apenas por um ou mais n´ ıveis de caches entre o processador e a MP. possuem cache(s) e SPM trabalhando conjuntamente.g. centro deste trabalho. pode-se imaginar c trˆs principais arquiteturas para um subsistema de mem´ria. o sistema se beneficia da presen¸a de cache para a e c redu¸˜o do consumo de energia e tempo de execu¸˜o. uma delas pode estar ausente — e.40 1. Como nas UNAs.

manipulando arquivos bin´rios. Quando operam em tempo de e compila¸˜o. as t´cnicas OVB mostram-se superiores `s NOBs equivalenca e a tes. Neste caso. pois permite que um determinado trecho de programa seja acessado em SPM somente enquanto promove economia. Aparentemente. mandat´ria em t´cnicas e ca o e de tempo de compila¸˜o. e. Por´m. a abordagem overlay-based (OVB) tem do´ minado o cen´rio das t´cnicas de aloca¸˜o em SPM. a manipula¸˜o de arquivos-fonte. ceda seu lugar para outros a trechos que permitam maiores lucros. quando n˜o mais. o e Para ser capaz de incluir bibliotecas no espa¸o de otimiza¸˜o.41 CPU Cache (a) FCA MP CPU MP SPM (b) UNA CPU Cache MP SPM (c) CBA Figura 4: Arquiteturas-alvo poss´ ıveis para o subsistema de mem´ria o 1.3 ESCOPO DESTE TRABALHO Nos ultimos 6 anos. cujo c´digo-fonte dificilmente ´ disponibilizado. a e ca a aptid˜o destas t´cnicas em explorar dinamicamente as propriedades a e de programa viabiliza maiores economias. uma c ca t´cnica qualquer — independente de OVB ou NOB — deve operar em e tempo de p´s-compila¸˜o. uma an´lise mais atenta das t´cnicas OVB propostas a e na literatura revela fraquezas que podem ser eventualmente contornadas por t´cnicas non-overlay-based (NOB). o ca a . Contudo. inviabiliza a aloca¸˜o de trechos contidos em ca ca bibliotecas.

Para uma compara¸˜o mais justa da economia obtida pelas ca t´cnicas. o que n˜o ´ justo pois a presen¸a da cache ca a e c em uma CBA diminui o potencial de otimiza¸˜o da SPM. Esta escolha ´ totalmente plaus´ e e ıvel. CERMAK. o presente trabalho apresenta uma reavalia¸˜o experica mental da abordagem NOB. Logo. alocando facilmente a c´digo e dados de bibliotecas sem a necessidade de recursos adicionais o de hardware. dado que a combina¸˜o de caches com SPMs est´ se tornando cada vez ca a mais comum em sistemas embarcados (MALIK. Assim. Trata-se e a e de uma arquitetura cujo consumo de energia ´ comumente utilizado como referˆncia e e para a compara¸˜o dos resultados obtidos pela arquitetura-alvo. (2004) (CBA) e relata ganhos de 24% em redu¸˜o de energia. o que n˜o ´ fact´ a e ıvel em certos sistemas. A an´lise das t´cnicas de aloca¸˜o em SPM mais recentes tamb´m a e ca e evidencia uma preferˆncia por CBAs. Egger et al. e tratam este a c a como um quesito secund´rio. uma vez que a t´cnica ca e utilizada neste trabalho pode ser facilmente aplicada sobre UNAs. 2000. (2006) (UNA) compara com Angiolini et al. o e ıvel a ca o Ignorando isto. 2007). o presente trabalho argumenta que a configura¸˜o arbica tr´ria ou ad hoc das caches de referˆncia2 conduz a resultados superesa e 1 Tal escolha trata-se somente de limita¸˜o de escopo. GOLSTON. TALLA. As t´cnicas NOB. tais t´cnicas `s vezes estabelecem uma compara¸˜o e a ca direta com uma t´cnica proposta para uma arquitetura diferente da e sua. superestimando seus resultados — por exemplo. favorecendo ca os ganhos da UNA. de modo a verificar qual a efic´cia destas a t´cnicas mais simples na redu¸˜o do consumo de energia do subsistema e ca de mem´rias. ca Observou-se que as diversas t´cnicas de aloca¸˜o em SPM propose ca tas na literatura consideram arquiteturas-alvo distintas. desprezando dados. quando comparadas com suas correspondentes OVBs. o e mostram-se mais naturais para arquivos bin´rios. geralmente as arquiteturas de referˆncia n˜o possuem SPMs e ca e a a arquitetura-alvo ´ gerada adicionando-se uma SPM a arquitetura de referˆncia. principalmente quanto ` presen¸a (CBAs) ou n˜o (UNAs) de caches. para fins de um subsistema de mem´ria mais realista e de uma compara¸˜o mais justa com as t´cnicas o ca e mais recentes. 2 Uma cache de referˆncia pertence ` chamada arquitetura de referˆncia. e ` e . No caso das t´cnicas ca e de aloca¸˜o em SPM. identificaram-se dois fatores com consider´vel influˆncia: a e a e arquitetura-alvo e a configura¸˜o das caches. desprezando o fato de que o subsistema de a mem´ria ´ extremamente sens´ ` configura¸˜o das mem´rias cache. MOYER. Assim. contudo.42 as t´cnicas OVB apresentam complicadores: necessitam de hardware e dedicado. o aparentemente superiores. este trabalho adota uma CBA como sua arquitetura-alvo1 . ou se limitam a alocar apenas c´digo.

43 timados de economia. Utilizando uma t´cnica NOB. Com isso. Trata-se de e evidˆncia experimental s´lida. ajustada e previamente ` aloca¸˜o em SPM) para cada programa de benchmark a ca da seguinte maneira: 1.. a 3. realiza-se a aloca¸˜o de c´digo e e ca o dados para tamanhos distintos de SPM. o qual servir´ como base para o dimensionamento da a SPM. u Estes resultados tamb´m tra¸am diretrizes para a identifica¸˜o e c ca do tamanho ´timo de SPM (em termos de economia de energia). Para superar tal inexatid˜o na literatura. escolhidos como subm´lu tiplos do tamanho da cache pr´-ajustada equivalente. este a trabalho reporta resultados para caches pr´-ajustadas (i. gerados por meio de varia¸˜o do tamanho da SPM e da granularidade ca para divis˜o do c´digo do programa. por o meio da correla¸˜o dos resultados obtidos com SPMs cujo tamanho ´ ca e parametrizado com rela¸˜o ` cache pr´-ajustada equivalente. e a 4. inclusive. que. ´ mais complexa). para comporem a arquitetura de e e referˆncia. Tanto o n´mero de programas a o u como de casos avaliados ´ bem superior ` maioria dos relatados pelos e a demais trabalhos publicados em aloca¸˜o de SPM (de todos os trabalhos ca citados na bibliografia somente o de Falk e Kleinsorge (2009) apresenta resultados para um maior n´mero de programas). Finalmente. 2010). os valores de energia obtidos s˜o normalizados com rela¸˜o ` arquitetura de referˆncia. ca a e Para a aloca¸˜o de trechos dos programas em SPM. Estima-se o tamanho de uma “cache pr´-ajustada equivalente unificada”. Por meio da t´cnica de ajuste-fino (cache-tuning) proposta por e Viana (2006). ´ a que considera o maior espa¸o de otimiza¸˜o: e a e c ca . o que permite avaliar a economia ca a e com respeito `s caches pr´-ajustadas.e. s˜o identificadas as caches de instru¸˜es e de dados a co de maior eficiˆncia energ´tica. a e Os resultados apresentados mostram que a economia obtida em CBAs pelas t´cnicas NOB que manipulam bin´rios para a inclus˜o de e a a bibliotecas no espa¸o de otimiza¸˜o pode ser t˜o boa quanto a obtida c ca a pela abordagem OVB (a qual. dentre as t´cnicas e c e at´ ent˜o propostas. da mesma forma como a as caches n˜o-ajustadas relatadas na literatura influenciam. inferida sobre um conjunto significativo e o de 20 programas de benchmark que totalizam 240 casos avaliados. pretende-se evitar que uma SPM de tamanho fixo e arbitr´rio influencie os resultados. e e 2. utilizou-se ca a t´cnica NOB de Mendon¸a (2009.

da abordagem non-overlay-based (NOB). ca Os resultados aqui descritos. pode-se elencar: co e ˆ Implementa¸ao da t´cnica de ajuste-fino de mem´rias cache de c˜ e o Viana (2006). a varia¸˜o a a ca ca da granularidade de c´digo permite que sejam tra¸adas diretrizes para a o c identifica¸˜o da melhor granularidade para um certo tamanho de SPM. a ˆ Evidˆncia experimental s´lida (baseada em um n´mero de prograe o u mas e de casos bem superior ` maioria dos trabalhos correlatos) a . adaptada ` infraestrutura experimental. ˆ A no¸˜o de cache equivalente unificada para correlacionar as ca capacidades da SPM e das caches determinadas via ajuste-fino. sob uma perspectiva de pr´-ajuste da cache. foram publicados nos anais do IEEE Computer Society c Annual Symposium on VLSI — ISVLSI 2010 (VOLPATO et al. 2010) para prover suporte a e c ` granularidade de blocos b´sicos (alternativamente ` granularia a a dade de procedimentos). Entretanto. foram resumidos em artigo submetido ao Symposium on e Integrated Circuits and Systems Design — SBCCI 2011 (VOLPATO et al. De maneira an´loga ` varia¸˜o do tamanho da SPM. a c˜ o a como alternativa ` granularidade de procedimentos. O presente trabalho tamb´m apresenta as seguintes contribuie ¸˜es cient´ co ıficas: ca e ˆ Reavalia¸˜o experimental.. n˜o a a ´ permitida uma granularidade mista (procedimentos e blocos b´sicos e a simultaneamente). incluindo aqueles oriundos de bibliotecas. Sobre esta t´cnica realizou-se uma extens˜o que permite e a o suporte ` aloca¸ao de c´digo na granularidade de blocos b´sicos. Os resultados tratando somente da extens˜o da t´cnica de a e Mendon¸a et al. que aparentemente estaria suplantada pela abordagem overlay-based (OVB). 2010). e considera trechos de c´digo somente na granularidade de a o procedimentos. a ˆ Extens˜o da t´cnica de Mendon¸a (2009. 1.4 PRINCIPAIS CONTRIBUICOES ¸˜ Como contribui¸˜es t´cnicas deste trabalho. para uma CBA considerando caches pr´-ajustadas. a julgar por uma an´lise superficial da literatura. Esta o t´cnica opera em tempo de p´s-compila¸˜o manipulando arquivos-objeto e o ca reloc´veis.. 2011).44 c´digo e dados globais.

seu prop´sito e a imensa variedade de o caracter´ ısticas relacionadas com as t´cnicas de aloca¸˜o. e ca descreve-se o estado-da-arte em aloca¸˜o para SPM. . No Cap´ ıtulo 6 s˜o abordados a configura¸˜o experimental utia ca lizada. no contexto de sistemas que n˜o podem dispor de hardware a de suporte especializado. apresenta os resultados do ajuste-fino ca para um conjunto de programas de benchmark e. o c´lculo de uma cache equivalente (unificada). antes da aloca¸˜o em SPM. para servir de referˆncia a e ao dimensionamento da SPM. ca e O Cap´ ıtulo 7 mostra as conclus˜es deste trabalho. 2010). O Cap´ ıtulo 5 aborda a necessidade do ajuste-fino de caches para cada programa. e a ca valida¸˜o experimental da t´cnica.45 de que a abordagem NOB deveria ser adotada na constru¸˜o de ca alocadores para SPM capazes de considerar elementos de biblioteca. Tamb´m descreve o m´todo ca e e de ajuste-fino utilizado como infraestrutura para este trabalho e detalhes de sua implementa¸˜o. ca O Cap´ ıtulo 4 descreve a extens˜o proposta por este trabalho a a e ` t´cnica NOB de Mendon¸a (2009. ca a O Cap´ ıtulo 2 apresenta em mais detalhes o processo de aloca¸˜o ca de trechos de programa em SPM. No Cap´ ıtulo 3 s˜o revistos conceitos fundamentais para a formua la¸˜o do problema-alvo. com o intuito de permitir c a escolha da granularidade de blocos b´sicos como alternativa ` de a a procedimentos.5 ORGANIZACAO DESTA DISSERTACAO ¸˜ ¸˜ O restante desta disserta¸˜o est´ organizado como segue. e fazem-se consideca ra¸˜es sobre os principais trabalhos correlatos e suas caracter´ co ısticas. a partir destes. bem como o algumas perspectivas para trabalhos futuros. 1. Em seguida. Por fim. o procedimento utilizado na gera¸˜o dos experimentos.

46 .

principalmente do ponto de vista da caracter´ ıstica denominada abordagem de aloca¸˜o. o como as caches. Apesar de bem variadas em suas caracter´ ısticas (conforme ser´ explicado na Se¸˜o 2. o que ´ sumarizado na forma de tabee las. Dentre estas t´cnicas. Os pontos s´lidos indicam o in´ e o fim e o ıcio do fluxo. enfatizam-se aquelas que s˜o o foco desta e a disserta¸˜o: t´cnicas que manipulam arquivos bin´rios (em tempo de ca e a p´s-compila¸˜o). tempo de acesso. Estes s˜o os objetivos mais usuais. pois. s˜o capazes de considerar c´digo encapo ca a o sulado em bibliotecas.1 VISAO GERAL DO PROCESSO DE ALOCACAO ¸˜ A aloca¸˜o de trechos de programa em SPM tem o objetivo ca de otimizar o sistema embarcado no seu consumo de energia. ´ poss´ a ca e ıvel identificar etapas comuns ` a grande maioria destas t´cnicas. e. a c qual apresenta menor tempo de acesso e menor consumo de energia por acesso que os demais componentes do subsistema de mem´ria. suas entradas e sa´ ıdas est˜o representadas por elipses e os a retˆngulos simbolizam as etapas do processo. uma imensa gama de t´cnicas para aloca¸˜o em SPM foram e ca propostas. sua origem. SPMs possuem melhor eficiˆncia energ´tica e ca e e de desempenho do que outros componentes do subsistema de mem´ria. Em seguida s˜o definidas o e ca a as diversas caracter´ ısticas que dizem respeito ` aloca¸˜o: os elementos a ca de programa. a As entradas da t´cnica s˜o o conjunto de arquivos do programa e a . Para o tanto. portanto. s˜o feitas considera¸˜es sobre a aloca¸˜o a co ca em SPM. ´ oferecida uma vis˜o geral do processo e a de aloca¸˜o. seu prop´sito e a descri¸˜o das etapas que usualmente ca o ca comp˜em as t´cnicas de aloca¸˜o em SPM.1.47 ´ 2 ALOCACAO EM MEMORIAS DE RASCUNHO ¸˜ Este cap´ ıtulo trata em detalhes da aloca¸˜o em mem´rias de rasca o cunho (SPMs). e Um fluxo de trabalho gen´rico para t´cnicas de aloca¸˜o em SPM e e ca ´ ilustrado na Figura 2. Atingir estes objetivos exige que o software seja modificado de modo que parte dos endere¸os a serem acessados recaiam na SPM. tipo e granularidade. Diversas t´cnicas propostas na literatura s˜o classificadas ca e a quanto a estas caracter´ ısticas. a fase e a abordagem de aloca¸˜o.2.1. ca ˜ 2.2). O estado-da-arte destas t´cnicas ´ exposto em e e maiores detalhes. como a discutido na Se¸˜o 1. Finalmente. Primeiramente. ou ambos.

48 Início Profiling Profiling Caracterização das memórias Mapeamento Mapeamento Arquivo(s) com código do programa Patching Patching Arquivo(s) conscientes de SPM Fim Figura 5: Fluxo de trabalho gen´rico para t´cnicas de aloca¸˜o em SPM e e ca .

acessos a trechos ca a ca de pilha podem estar fora do alcance de uma t´cnica (JANAPSATYA. obtendo-se a lista de todos os endere¸os de instru¸˜es c co e dados acessados. c A etapa de mapeamento procura sempre identificar o conjunto dos trechos de programa que. melhor satisfa¸a c o objetivo da otimiza¸˜o. ca a quantidade de espa¸o de armazenamento da SPM a ser gasto). e . e pelo tempos de acesso e pela energia por acesso das mem´rias. calcula-se o lucro (profit) obtido co da aloca¸˜o de cada trecho de programa para a SPM (a redu¸˜o do ca ca consumo de energia). e Nestas t´cnicas. bem como o custo desta aloca¸˜o (neste exemplo. Por meio desta lista. e O meio mais frequente para realiza¸˜o do profiling ´ via simuca e la¸˜o: compilam-se os arquivos de entrada. quando alocado em SPM. Utilizando as a caracter´ ısticas das mem´rias do sistema-alvo — em particular da SPM — o e as informa¸˜es obtidas pelo profiling. caso estejam em formato ca de c´digo-fonte. ca ca fazem-se tamb´m necess´rios os valores de energia por acesso para cada e a componente de mem´ria. pode-se dizer que os ca maiores lucros ser˜o obtidos quando alocados para SPM os trechos de a programa com maior gasto energ´tico e menor tamanho. De modo simplificado. O uso de entradas com um padr˜o de acesso muito diferente das entradas a reais mais frequentes da aplica¸˜o a ser otimizada tende a n˜o trazer ca a ganhos elevados para a maioria dos casos. idenca c tificando a contribui¸˜o energ´tica de cada trecho do programa. e submete-se o bin´rio execut´vel a um simulador do o a a processador-alvo. deve ser tra¸ado um perfil (profile).49 (em formato de c´digo-fonte ou bin´rio) e as caracter´ o a ısticas das mem´o rias que comp˜em o subsistema de mem´ria do sistema embarcado alvo. o qual consiste em determie nar quais trechos do programa ser˜o alocados para SPM. conhecidas como profile-driven. o resultado final e deriva muito da representatividade das entradas utilizadas para profiling. o o Este conjunto de caracter´ ısticas geralmente ´ composto pela capacidade. considere-se que o objetivo da otimiza¸˜o desejada consiste na redu¸˜o do consumo de energia. Para o tornar este exemplo mais realista. Por exemplo. calcula-se — analiticamente ou por meio de um simulador do subsistema de mem´ria o — o gasto energ´tico de cada trecho do programa. denominada de profiling . Isto ca e ocorre na primeira etapa da t´cnica. denominada trace. Tamb´m ´ e e e preciso salientar que esta sele¸˜o ocorre sempre dentro do espa¸o de ca c otimiza¸˜o da t´cnica. e que n˜o foi proposta at´ o presente momento ca e a e uma t´cnica que considere todo o c´digo (instru¸˜es e dados) da aplie o co ca¸˜o como candidato ` otimiza¸˜o. A segunda etapa ´ o mapeamento. o Para otimizar o software de modo a reduzir o consumo de energia induzido por sua execu¸˜o. ou seja.

utilizando os mesmos o arquivos de entrada usados no profiling ou variando-os. independentemente de seu formato. Estas caracter´ ca ısticas tˆm impacto direto nos ganhos obtidos e pela aloca¸˜o. O fluxo de trabalho proposto na presente disserta¸˜o ´ uma ca e especializa¸ao do fluxo apresentado na Figura 2. tipo e granularidade destes elementos. descobrir suas limita¸˜es e maneiras de co sobrepˆ-las. 2002) pode conseguir alocar estes trechos. ao pr´prio processo o de aloca¸˜o. ˆ a fase em que ocorre a aloca¸˜o dos elementos para SPM. BARUA. o patching consiste no acr´scimo de instru¸˜es no e co c´digo. Normalmente. mas ´ incapaz de alocar trechos de c´digo. e o Na ultima etapa tem lugar o patching dos arquivos de entrada ´ necess´rios. o As principais caracter´ ısticas que influenciam as t´cnicas de alocae ¸ao para SPM s˜o: c˜ a ˆ que elementos de programa s˜o considerados candidatos ` aloca¸˜o. finalmente. quando se trabalha com c´digo-fonte. a ca aos arquivos de entrada considerados e.2 CARACTER´ ISTICAS DAS TECNICAS DE ALOCACAO ¸˜ As t´cnicas de aloca¸˜o para SPMs s˜o influenciadas por uma s´rie e ca a e de caracter´ ısticas relacionadas ` aplica¸˜o. STEWART. ina a dependentemente de seu consumo energ´tico.1 e ser´ detalhado no c˜ a Cap´ ıtulo 4. motivo pelo qual se faz necess´rio entendˆ-las para bem ca a e explorar suas potencialidades. ca o ca . 2006b) e n˜o ser˜o alocados. ´ 2. como a primeira.50 ´ IGNJATOVIC. de modo a refletir o resultado da etapa de mapeamento. se em ca tempo de compila¸˜o ou de p´s-compila¸˜o. a Para verificar os resultados obtidos pelo processo de aloca¸˜o. a a ca ˆ a origem. ca costuma-se submeter este bin´rio consciente de SPM a um simulador a do processador e do subsistema de mem´ria-alvo. aos elementos de programa. quando as entradas s˜o arquivos bin´rios. para gerar o arquivo bin´rio otimizado para SPM. pode ainda ser necess´rio executar novamente o compilador ou o a linkeditor. Por o a a fim. ou na c´pia ou reloca¸˜o o o o ca de trechos de c´digo. PARAMESWARAN. Os a arquivos de entrada. J´ uma outra t´cnica e a e (AVISSAR. s˜o modificados a para que os elementos mapeados para SPM sejam de fato copiados para o espa¸o de endere¸amento desta mem´ria quando da execu¸˜o do c c o ca programa.

o ca a ca maior a possibilidade de maximizar os ganhos decorrentes da aloca¸˜o. Elementos de c´digo s˜o suportados pela grande maioria das o a t´cnicas. em globais escalares. o o ca pode-se considerar como elementos de programa trechos que correspondam a procedimentos. tratando-se do c´digo da aplica¸˜o. J´ tratando-se dos dados.51 ˆ o tipo de arquivo de entrada utilizado (fonte. Barua e Stewart (2002). Elementos de programa podem ser caracterizados de acordo com seu tipo e sua origem. (2007) e Deng et al. (2001). e Estas caracter´ ısticas s˜o descritas e exemplificadas nas se¸˜es a co posteriores. maior o percentual de c´digo da aplica¸˜o candidato ` aloca¸˜o. Neste sentido. (2009) n˜o suportam este tipo de elemento. de todas as t´cnicas apresentadas aqui. quanto maior a abrangˆncia dos e elementos considerados no que diz respeito ao seu tipo e origem. 2. Cho et al. a abordagem de aloca¸ao — se existe reloca¸˜o de c˜ ca elementos durante a execu¸˜o. para fins de aloca¸˜o em SPM.2. pode-se considerar a como elementos de programa trechos que correspondam a vari´veis e a estruturas de dados. a 2. apenas as e e de Kandemir et al. por exemplo.1 Tipo dos elementos Quanto ao tipo.1 Elementos de programa Uma das principais caracter´ ısticas das t´cnicas de aloca¸˜o para e ca SPMs diz respeito aos elementos de programa considerados como candidatos para aloca¸˜o. Avissar. globais ca . objeto ou execut´vel).1.2. e portanto. Por elementos de programa consideram-se trechos ca de um programa — sejam de c´digo ou de dados — que possuem um sigo nificado l´gico. os elementos podem ser divididos em elementos de c´digo — grupos de instru¸˜es a serem executadas pelo processador o co — e elementos de dados. De fato. os elementos de dados costumam ser categorizados. a partir deste ponto elementos de programa ser˜o referenciados simplesmente como elementos. Assim. ou se os elementos s˜o copiados ca a para a SPM no come¸o da execu¸˜o e ali permanecem at´ seu c ca e t´rmino. a Por outro lado. ca Por simplicidade. a ˆ finalmente.

Dominguez e Barua (2006). o . 2004) (JANAPSATYA. pois o m´ ınimo que os desenvolvedores de software disp˜em ´ do c´digo-fonte e/ou arquivos-objeto do programa. 2008) (EGGER et al. Steinke et al. Dickman e Sventek (2008) e Deng et al. 2006. PARAMESWARAN. (2009). Quando aos elementos de c´digo. Udayakumaran. Parameswaran e Ignjatovic (2004) Janapsatya. e As unicas t´cnicas capazes de tratar elementos de dados provenientes ´ e de bibliotecas s˜o as de Cho et al. Barua e Stewart (2002). e Avissar. uma t´ce nica que considera elementos de bibliotecas pode considerar somente elementos de c´digo ou de dados. (2009). Tipo e origem s˜o caracter´ a ısticas independentes. ca Elementos de aplica¸˜o s˜o de responsabilidade do desenvolca a vedor do software sistema embarcado. 2010) e Deng et al. conseguem o trat´-los as t´cnicas de Angiolini et al. Cho et al. S˜o poucas as a a t´cnicas que n˜o apresentam nenhum suporte para este tipo de elemento e a (STEINKE et al. LEE. Udayakumaran.2. (2004) Mendon¸a et al. o e o Elementos de biblioteca geralmente s˜o de responsabilidade a de terceiros.e. (2007).52 n˜o-escalares. elementos de pilha e elementos de heap. 2.2 Origem dos elementos Quanto ` sua origem. 2006. Mendon¸a (2009. Todas as t´cnicas consideram e elementos desta origem. ou mesmo ambos. (2001). que normalmente n˜o disponibilizam seu c´digo-fonte. Cho et al. (2002b). elementos de heap s˜o tratados pelas t´cnicas proa e postas por McIlroy. IGNJATOVIC. (2009). Ignjatovi´ e c Parameswaran (2006b) Egger. IGNJA´ TOVIC. 2004) (JANAPSATYA. c Elementos de pilha s˜o manuseados pelas t´cnicas propostas por a e Avissar. (2007) e Deng et al. 2010) a c e Deng et al. 2002a) (ANGIOLINI et al. (2010). SHIN... a o mas somente uma biblioteca contendo arquivos-objeto pr´-compilados. (2009) a e c Janapsatya. 2010). Lee e Shin (2008) Egger et al. i. Mendon¸a (2009. Wehmeyer e Marwedel (2004b). Verma. Dominguez e Barua (2006).. PARAMESWARAN. Barua e Stewart (2002).1. Finalmente. Verma. (2009). Elementos de dados globais escalares e/ou n˜o-escalares s˜o consia a derados pelas t´cnicas de Kandemir et al. os elementos s˜o classificados em elementos a a de aplica¸˜o e elementos de biblioteca. Wehmeyer e Marwedel (2004b). 2006b) (EGGER. (2007).

53 2. No entanto. que 80% dos efeitos prov´m de 20% das causas (JURAN. podem ser divio ´ didos de acordo com diferentes fronteiras. como um conjunto de instru¸˜es menor do que um bloco b´sico ou peda¸os de um co a c vetor. co para que este aponte para o novo endere¸o no qual o procedimento c residir´ no espa¸o da SPM. Primeiro. pequenos trechos de c´digo respons´veis pela maioria do o a . e bastando o ajuste do desvio das instru¸˜es que chamam o procedimento. (2002b). como procedimentos ou o blocos b´sicos para c´digos. respectivamente. Em segundo lugar. (2010). e. A divis˜o dos elementos ´ simples e o a e direta. para elementos de a c´digo. Dominguez e Barua (2006). a o nada impede que sejam utilizadas fronteiras diferentes. no caso de dados. c Exemplos de t´cnicas que adotam esta granularidade s˜o Steinke e a et al. O patching de um elemento sob esta granularidade ´ simples. de forma geral. os quais s˜o maiores em tamanho do que a capacidade ca a da SPM. podem existir procedimentos com alta e o taxa de invoca¸˜o. N˜o se fazendo necess´rio o acr´scimo a c a a e de instru¸˜es extras.2. Definida a fronteira. o 2. (2002a). Aplicado ` otimiza¸˜o e a ca de software. Mendon¸a (2009. sejam eles de c´digo ou de dados. este princ´ ıpio indica que o foco das otimiza¸˜es deve ser co os hot spots.2. a Estas duas granularidades podem ser exemplificadas pelas fronteiras de blocos b´sicos e procedimentos.1 Granularidade de c´digo o A granularidade dos elementos de c´digo pode ser classificada o em: granularidade de procedimentos. 1975). a granularidade n˜o induz nenhum overhead de co a energia ou de espa¸o. de blocos b´sicos. 2010) e Egger et al. resultando num mapeamento de um-para-um entre procedimentos e elementos. vetores. o Princ´ ıpio de Pareto (tamb´m conhecido e como Princ´ ıpio 80-20) indica. E mais usual que estas sejam fronteiras naturais do pr´prio tipo do elemento. a decomposi¸˜o do programa em elementos ca dar´ origem a elementos de granularidade mais fina ou mais grossa.2. Steinke et al. c A motiva¸˜o para aloca¸˜o de granularidades de c´digo mais finas ca ca o adv´m de duas raz˜es. Udayakumaran.2 Granularidade dos elementos Os elementos. de blocos de a instru¸˜es (ou blocos l´gicos) — um sub-bloco dentro de um bloco co o b´sico — e de traces (um conjunto de blocos b´sicos subsequentes). a a A granularidade de procedimentos ´ possivelmente a mais e natural para os elementos de c´digos.

O ponto de entrada de uma rotina. a instru¸˜o de retorno o a ca para MP) causam overhead de tempo de execu¸˜o e de consumo de ca . Um l´ ıder pode ser: 1. por´m. denominadas blocos b´sicos. A granularidade de blocos b´sicos consiste na divis˜o dos a a procedimentos em unidades menores. pode-se evitar desperd´ ıcio do limitado espa¸o em SPM com c´digo pouco acessado. que transfira o fluxo de execu¸˜o para o endere¸o do seu ca c conte´do no espa¸o de endere¸amento da SPM. uma parcela muito pequena do seu c´digo (frequentemente um la¸o) o c pode ser a respons´vel por grande parte dos acessos. Desta forma. para retornar o fluxo para a MP. A aloca¸˜o desse a ca procedimento como um todo em SPM pode diluir o ganho que a aloca¸˜o ca desse elemento traz. Dependendo do tipo de u c c bloco b´sico. uma granularidade de a c´digo mais fina pode aumentar os ganhos decorrentes da aloca¸˜o em o ca SPM. A instru¸˜o que segue um desvio ou retorno de fun¸˜o.54 tempo de execu¸˜o gasto para rodar o programa (JENSEN. Ou ca seja. quando necess´rio. mesmo que um procedimento altamente invocado caiba em SPM. ca c˜ o denominadas l´ ıderes. 2. a aloca¸˜o de BBs ca o ca em SPM ser´ tratada em mais detalhes no Cap´ a ıtulo 4. ca ca O terceiro ponto citado anteriormente indica que um BB ´ dee terminado sempre no escopo de procedimentos. 2008). A determina¸˜o dos BBs ´ feita ´ ca e por meio da identifica¸˜o das primeiras instru¸oes que os comp˜em. A aloca¸˜o de um BB consiste na c´pia de seu conte´do da ca o u mem´ria principal (MP) para SPM e na modifica¸˜o do seu ponto de o ca entrada na MP (sua primeira instru¸˜o) por uma instru¸˜o de desvio ca ca incondicional. 3. Um a bloco b´sico (BB) ´ definido por Muchnick (1997) como “a m´xima a e a sequˆncia de instru¸˜es da qual se pode entrar apenas pela primeira e co delas e sair apenas pela ultima delas”. pode ser necess´rio inserir no seu fim uma instru¸˜o de a a ca desvio incondicional. de modo que um BB nunca pode ultrapassar a fronteira do procedimento ao qual pertence. O alvo de um desvio (condicional ou incondicional). Como o presente trabalho tamb´m investiga o impacto da granularidade dos elementos e na redu¸˜o de energia do subsistema de mem´ria. Sua desvantagem. Nestas duas circunstˆncias. A vantagem da granularidade de BBs consiste na possibilidade de isolar os pontos mais acessados de um procedimento e aloc´-los a separadamente. c o e ´ que as instru¸˜es adicionadas (a instru¸˜o de desvio incondicional que e co ca invoca seu c´digo na SPM e.

sem instru¸˜es de ponto-flutuante (ROTENBERG. ıcio ca a As t´cnicas de Banakar et al. a aloca¸˜o de uma ca parcela desse BB tenderia a ser melhor do que a aloca¸˜o de outro BB ca pouco acessado. 1999)). (2004) e Janapsatya.55 energia sempre. Um trace ´ uma sequˆncia linear a e e de blocos b´sicos situados numa regi˜o cont´ a a ıgua de mem´ria. traces comp˜em um bloco de instru¸˜es atˆmico e que pode ser o co o alocado em outras regi˜es da mem´ria sem a necessidade de altera¸˜o de o o ca outros traces. Udayakumaran. E poss´ que exista um BB muito acessado. Traces meo lhoram o desempenho do processador aumentando a localidade espacial presente no programa. pode-se citar as t´ce e nicas de Angiolini et al. Steine ke et al. 4 a 6 instru¸˜es em c´digos de matem´tica e co o a inteira. restando um espa¸o muito a c ´ pequeno. mas com tamanho pequeno o bastante para ser alocado inteiramente na SPM. ca a Exemplos de t´cnicas que utilizam esta granularidade s˜o Verma. uma instru¸˜o. Wehmeyer e Marwedel (2004b) . ca co a a Essa granularidade ´ motivada pelo seguinte cen´rio. Dominguez c e Barua (2006) e Egger. o que n˜o acontece com procedimentos. Por´m. co SMITH. BENNETT. ca 1996). Janapsatya. No cen´rio de um procedimento que a concentra um enorme n´mero de acessos em alguns BBs consecutivos u ou muito pr´ximos e que fazem parte de um mesmo trace. a granularica dade de traces pode conseguir uma otimiza¸˜o mais ou menos eficiente ca do que a granularidade de BBs. A granularidade de traces ´ uma granularidade intermedi´ria e a entre procedimentos e blocos b´sicos. Parameswaran e Ignjatovic (2004). (2002b). YASUURA. Parameswaran e Ignjatovic (2004). Janapsatya. (2002a). Imagine que v´rios e a a elementos j´ foram mapeados para SPM. Verma. considerar blocos menores pode tornar o overhead de aloca¸˜o proibitivo a ponto de predominar em rela¸˜o ao ganho. Dependendo das caracter´ ısticas da aplica¸˜o. mesmo que o BB j´ esteja alocado na SPM desde o a in´ da execu¸˜o do programa. Neste caso. Devido ` sua caracter´ a ıstica de sempre terminar com uma instru¸˜o de desvio incondicional (TOMIYAMA. no m´ a ınimo. A granularidade de blocos de instru¸˜es (ou blocos l´gico o cos) permite dividir os elementos em por¸˜es ainda menores do que um co bloco b´sico: um bloco composto por. ca ca Como t´cnicas que usam esta granularidade. Lee e Shin (2008) utilizam esta granularidade. A ca aloca¸˜o de blocos de instru¸˜es ocorre de maneira an´loga ` de BBs. dado que blocos b´sicos j´ s˜o geralmente e a a a muito pequenos (em m´dia. a aloca¸˜o o ca com granularidade de trace gerar´ um menor overhead de espa¸o do a c que a aloca¸˜o de cada um destes blocos b´sicos isoladamente. (2002). e a Wehmeyer e Marwedel (2004a). por´m maior ıvel e do que o espa¸o dispon´ c ıvel em SPM. Ignjatovi´ e Parameswaran (2006b). Steinke et al.

com forte apelo comercial. No entanto.e. Cho et al. nenhum dos BBs que o comp˜em deve ser alocado).2 Granularidade de dados Para dados escalares. permitindo a aloca¸˜o de eleca mentos com mais de uma granularidade. Para estes tipos de acessos. a arranjos uni ou mesmo multidimensionais) ´ poss´ uma tentativa de e ıvel classifica¸˜o em granularidade plena e granularidade de blocos. Para permitir que os dados sejam transferidos em blocos. (2009) e Mendon¸a (2009. os la¸os aninhados s˜o transformados utilizando uma t´cnica c a e denominada de loop tiling. (2005). Wehmeyer e Marwedel (2004b).2. (2002a) e Udayakumaran. Dominguez e Barua (2006) lidam com elementos de granularidade de procedimentos e de blocos b´sicos ao mesmo tempo. aplica¸˜es co baseadas no acesso a arranjos multi-dimensionais presentes no interior de la¸os aninhados s˜o dominantes. Esta ´ a abordagem utilizada e pela maioria das t´cnicas. ou um dado a ca est´ inteiramente na SPM ou est´ inteiramente em MP. 2010).g. foi proposta a granularidade de blocos (tiles) de dados. Barua e Stewart (2002). implicar´ na impossibilidade de aloca¸˜o de dados a ca maiores do que o tamanho da SPM. Al´m das granularidades apresentadas aqui. Dominguez e Barua (2006).56 e Ravindran et al.2. quando se tratam de dados n˜o-escalares (e. a t´cnica deve e certificar-se de que n˜o ocorram casos de aloca¸˜o m´ltipla de um mesmo a ca u trecho de c´digo sob granularidades diferentes (e. Nestes casos. No entanto. ca A granularidade plena considera os dados n˜o-escalares sempre a por completo. a 2. Steinke et al.g. Ao inv´s do convencional acesso iterando e . pois ´ a fronteira mais natural para e ca e dados. principalmente em sistemas embarcados no dom´ ınio de processamento de ´udio e v´ a ıdeo. (2007). n˜o faz sentido falar em granularidade a de dados. c Todavia. Sua vantagem a a ´ a facilidade de implementa¸˜o.. que considera a divis˜o de um dado n˜oa a escalar em blocos menores e de igual tamanho (exceto eventualmente nas fronteiras do dado). se um procedimento o ´ alocado. (2002a). Deng et al. e Avissar. exemplificada da seguinte maneira. As t´ce o e nicas de Steinke et al. n˜o ocorrendo aloca¸˜o parcial dos dados. como. Udayakumaran. (2002b). Considerese uma matriz bidimensional. Estes arranjos s˜o frequentemente c a a muito grandes e muito acessados. Steinke et al. por exemplo. limitando consideravelmente os ganhos obtidos pela granularidade plena. Verma. i. algumas t´cnicas e e trabalham com granularidade mista.

N˜o h´ dependˆncia da a ca a a e linguagem de programa¸˜o ou de compilador. 2010). exige esta o granularidade que os dados sejam copiados para a SPM em tempo de execu¸˜o.2. No entanto. operando ou no pr´prio o ca o c´digo-fonte. 2. Esta granularidade melhora a localidade de dados e permite que dados extremamente grandes sejam alocados mesmo em SPMs muito pequenas. mas sim da linguagem de ca m´quina para a qual o bin´rio foi gerado.3 Fase de aloca¸˜o ca As t´cnicas tamb´m diferem quanto ` fase na qual o processo e e a de aloca¸˜o para a SPM ´ realizado: em tempo de compila¸˜o ou em ca e ca tempo de p´s-compila¸˜o. e Chen et al. para depois se iterar sobre linha e coluna. e ca A n˜o-disponibilidade do c´digo-fonte das bibliotecas de terceiros nas a o t´cnicas de tempo de compila¸˜o reduz consideravelmente o espa¸o e ca c de elementos candidatos ` otimiza¸˜o (MENDONCA. A escolha da fase de aloca¸˜o est´ diretamente o ca ca a associada com os arquivos de programa utilizados como entrada para a t´cnica. a matriz ´ dividida em blocos e os la¸os s˜o transformados de modo e c a que se itere primeiro sobre os blocos. por exemplo. ou no frontend do compilador.57 primeiramente sobre as linhas e depois sobre as colunas (ou vice-versa). A a a a vantagem deste formato de arquivo sobre aquele ´ permitir que elementos e de dados sejam mais facilmente considerados no espa¸o de candidatos ` c a otimiza¸˜o devido ` simplicidade de identifica¸˜o e patching dos mesmos ca a ca (MENDONCA. tornando a ca ¸ . por sua pr´pria natureza. (2001). que trae a balha com referˆncias regulares a arranjos (cujo ´ e ındice ´ computado e diretamente). que lida com referˆncias irregulares a e arranjos (cujo ´ ındice ´ calculado indiretamente. ¸ A rela¸˜o entre o arquivo de entrada e a fase de aloca¸˜o da t´cnica ca ca e tamb´m influencia diretamente os ganhos obtidos com a otimiza¸˜o. Exemplos destas t´cnicas s˜o Kandemir et al. (2006). o que acarreta um certo overhead de energia e tempo de ca acesso. as t´cnicas o e em tempo de p´s-compila¸˜o operam justamente sobre os arquivos o ca bin´rios resultantes do processo de compila¸˜o. utilizando e o valor de outro arranjo). Estas t´cnicas podem trabalhar a a e sobre arquivos bin´rios(execut´veis ou arquivos-objeto reloc´veis). 2010). Por outro lado. e As t´cnicas que operam em tempo de compila¸˜o necessitam e ca obrigatoriamente do c´digo-fonte da aplica¸˜o.

Por ultimo. dar´ ca o a sequˆncia ao in´ da execu¸˜o —.text do arquivo bin´rio) s˜o o ca a a carregados para o segmento de texto. ao longo ca a ca a desta disserta¸˜o n˜o ser´ utilizada tal nomenclatura para evitar amca a a biguidade com a aloca¸˜o de dados est´ticos e de dados dinˆmicos na ca a a mem´ria.58 imposs´ ıvel a aloca¸˜o de elementos de bibliotecas por estas t´cnicas. Tome-se como exemplo o a arquitetura MIPS (PATTERSON. uma vez que a e o ca o arquivo bin´rio das bibliotecas est´ dispon´ a a ıvel. ca e Isto n˜o ocorre nas t´cnicas de tempo de p´s-compila¸˜o. e permanecem na SPM durante toda e ıcio ca a execu¸˜o do programa. pois ´ imposs´ ´ a e ıvel prever a quantidade de mem´ria necess´ria para estes dados em tempo o a de execu¸˜o. enquanto a abordagem ca c˜ OVB modifica o conte´do da SPM ao longo da execu¸˜o. 2. ca ca ´ o segmento de pilha. HENNESSY. 2008). por meio da u ca c´pia de elementos de c´digo e/ou dados para a SPM. ca Para melhor entender o conceito de aloca¸˜o NOB.data e . que inicia no final do espa¸o de endere¸amento c c do programa (0x3ffffc) e cresce em sentido oposto ao anterior. e os elemenc tos de dados est´ticos (geralmente presentes nas se¸˜es . para a qual um poss´ ıvel mapa de mem´ria ´ descrito na Figura 6. Sucede imediatamente a este segmento o de dados dinˆmicos a (heap) — a serem alocados durante a execu¸˜o da aplica¸˜o. respectivamente. A abordagem NOB mant´m os mesmos elementos na e SPM ao longo de toda a execu¸˜o da aplica¸ao. que come¸a em 0x10.bss) a co s˜o carregados para o segmento de dados est´ticos. Os elementos o e de c´digo (geralmente contidos na se¸˜o . seus diversos elementos devem ser carregados ca ca para os segmentos de mem´ria apropriados.4 Abordagem de aloca¸˜o ca Existem essencialmente duas abordagens para efetuar o gerenciamento do conte´do da SPM: non-overlay-based (NOB) e overlayu based (OVB). Apesar de uma o o nomenclatura bastante difundida denominar estas duas abordagens de “aloca¸˜o est´tica” e “aloca¸˜o dinˆmica”. Antes do in´ da execuo ıcio ¸˜o de uma aplica¸˜o. que come¸a em a a c 0x10000. a fim de que possa ser executado.2. ca . faz-se neca cess´rio compreender como acontece a carga de um programa para a mem´ria. Estes dois ultimos segmentos n˜o possuem tamanho fixo. o Na abordagem non-overlay-based (NOB) os elementos mapeados para a SPM s˜o copiados para a mesma em tempo de carga a da aplica¸˜o para a mem´ria — processo este que. terminado.

Wehmeyer e Marwedel (2004a). o HENNESSY. . liberando espa¸o para elementos das pr´ximas c o etapas. pode-se citar: Panda. No entanto. Como exemplos de trabalhos que utilizam a abordagem de aloca¸˜o NOB. Dutt e Nicolau (2000). Banakar et al. Este segmento possui tamanho fixo (no m´ximo a igual ` capacidade da SPM. caracterizando etapas distintas o o e com pouco c´digo compartilhado entre elas). Steinke et al. pois seriam alocados elementos que seriam necess´rios a apenas para uma determinada etapa da execu¸˜o e depois poderiam ca ser removidos da SPM. pode-se imaginar que este segmento encontrar-se-ia ap´s o o segmento de pilha. 2008) No caso de uma aplica¸˜o consciente de SPM com aloca¸˜o ca ca NOB.59 0x3ffffc Segmento de pilha 0x10000 0x100 Segmento de dados dinâmicos Segmento de dados estáticos Segmento de texto Reservado Figura 6: Mapa de mem´ria da arquitetura MIPS (PATTERSON. (2002b). a efic´cia da t´cnica o a e tende a diminuir. c A aloca¸˜o NOB n˜o gera nenhum overhead em termos de hardca a ware dedicado ou de espa¸o de mem´ria e consumo de energia em c o decorrˆncia da adi¸˜o de instru¸˜es para c´pia de elementos para SPM e ca co o em tempo de execu¸˜o. come¸ando em 0x400000. mas eventualmente menor caso a SPM n˜o a a seja inteiramente ocupada na aloca¸˜o) e deve estar mapeado para um ca espa¸o de endere¸amento disjunto (exclusivo) da MP. Neste exemplo c c do MIPS. Verma. a ser carregada para o ca o segmento de SPM.g. no caso de programas grandes e ca bem modulares (cujo c´digo possui padr˜es de acesso que se concentram o o em determinadas regi˜es de mem´ria.spm). os elementos de c´digo e/ou dados mapeados para SPM estar˜o o a contidos em uma se¸˜o pr´pria (e. . ca (2002).

2008). ca A c´pia dos elementos para SPM pode acontecer por meio: o ˆ da inser¸˜o de instru¸˜es convencionais de load/store no c´digo ca co o (KANDEMIR et al. Nestas t´cnicas. IGNJATOVIC. a escolha (mapeamento) dos elementos a serem alocados ´ feita na grande maioria das vezes em tempo de compila¸˜o ou p´se ca o compila¸˜o. como malloc e free da biblioteca libc. exceto por Deng et al... BARUA.. 2001) (STEINKE et al. MARWEDEL. que a realiza em tempo de ca execu¸˜o. PARAMESWARAN. a aloca¸˜o de um determinado elemento consiste e ca na c´pia de seu conte´do da MP para a SPM. Vale ca a pena frisar que. que precisam ser inseridas no c´digo (CHO et al. 2004b) (RAVINDRAN et al. para que o conte´do atualizado do elemento n˜o se perca. 2007) o (JANAPSATYA. dando espa¸o para outros elementos requisitados. PARAMESWARAN. UDAYAKUMARAN.. 2005) (UDAYAKUMARAN. c A abordagem overlay-based (OVB). DICKMAN.60 Angiolini et al. 2006b). BARUA.. ˆ de fun¸˜es de gerenciamento de mem´ria dinˆmica conscientes co o a de SPM. A ca motiva¸˜o para tal ´ proporcionar uma melhor captura dos padr˜es de ca e o acesso da aplica¸˜o. u a Esse processo de aloca¸˜o e desaloca¸˜o de elementos para a ca ca SPM repete-se diversas vezes durante a execu¸˜o do programa. J´ a desaloca¸˜o consiste o u a ca na simples sobreposi¸˜o do seu conte´do por outros elementos. IGNJATOVIC. 2002a) (VERMA. e removendo-o quando n˜o e a mais. WEHMEYER. frequentemente controlado por instru¸˜es persoco nalizadas. 2006) (EGGER et al. (2009). 2006. quando ca u se tratam de elementos de c´digo ou de dados constantes (somente para o leitura). a sobreposi¸˜o deve a ca ser precedida pela c´pia do conte´do do elemento da SPM de volta para o u a MP. 2004) (JA´ NAPSATYA. . Neste sentido. 2010). 2005) (MCILROY. por sua vez. 1988). c pode-se pensar na SPM como uma “cache controlada por software” (CHERITON et al. Quando se tratam de dados modific´veis. (2004) e Mendon¸a (2009. DOMINGUEZ.. ˆ de hardware extra. padr˜o da Lina guagem C (DOMINGUEZ. aloca os elementos mapeados para SPM em tempo de execu¸˜o do programa. apesar de a aloca¸˜o acontecer durante a execu¸˜o ca ca do programa. 2010). SVENTEK. alocando um determinado elemento na SPM apenas ca enquanto ele ´ extremamente requisitado.

a ca e Egger. ca ca tendo como foco t´cnicas OVB e NOB que operam a partir de arquivos e bin´rios (em tempo de p´s-compila¸˜o) — o que permite considerar a o ca elementos de bibliotecas como candidatos — e que consideram arquiteturas baseadas em cache (cache-based architectures — CBAs) como alvo. . Se a p´gina contendo o endere¸o a a c requisitado n˜o se encontra ali. desta vez acessado na SPM. determinado o a pelo tamanho da p´gina da MMU.” para de bibliotecas). com rela¸˜o aos tipos e origens (“Apl. dados e unificada.2. Na segunda regi˜o. A granularidade para a elementos de biblioteca ´ sempre a mesma dos elementos de aplica¸˜o. As demais t´cnicas n˜o s˜o discutidas aqui em detalhes. Uma p´gina de SPM possui tamanho fixo. Para tanto.61 As t´cnicas de aloca¸˜o em SPM e suas caracter´ e ca ısticas apresentadas nesta se¸ao encontram-se sumarizadas nas Tabelas 1 e 2. J´ acessos ` regi˜o pageable e a a a devem acontecer sempre por meio da SPM e s˜o orientados por p´ginas a a de c´digo. A Tabela 1 c˜ classifica as t´cnicas quanto ` abordagem. respectivamente. faz-se necess´rio hardware ca a extra: um gerenciador de SPM e uma MMU. em tempo de execu¸˜o. ca co J´ a Tabela 2 classifica estas t´cnicas quanto aos elementos de programa a e considerados como candidatos.3 O ESTADO-DA-ARTE EM ALOCACAO A PARTIR DE ARQUI¸˜ ´ VOS BINARIOS Esta se¸˜o apresenta o estado-da-arte em aloca¸˜o para SPM. fase (em tempo de compila¸˜o e a ca — TC — e de p´s-compila¸˜o — PC). D e U ao lado das CBAs indicam as caches presentes na configura¸˜o: cache de instru¸˜es.” ca para elementos de aplica¸˜o. acessado por meio de uma mem´ria cache. Na primeira ca o regi˜o ´ colocado o c´digo a residir no espa¸o de endere¸amento da a e o c c MP. a MMU sinaliza uma exce¸˜o de falta a ca de p´gina. o bloco equivalente ´ buscado da MP. O gerenciador captura a exce¸˜o. arquivo de entrada e arquiteturao ca alvo. As siglas I. e ca 2. copia a p´gina requisitada a ca a para a SPM e a execu¸˜o recome¸a no endere¸o em que havia sido ca c c interrompida. e “Bib. a o a t´cnica coloca p´ginas de c´digo que ser˜o copiadas para a SPM sob e a o a demanda. Acessos ` regi˜o cacheable a a acontecem naturalmente: se o acesso a um endere¸o na cache resulta em c falta. Para os eleca mentos de c´digo tamb´m ´ reportada a granularidade suportada (“PR” o e e para procedimentos e “BB” para blocos b´sicos). embora e a a suas caracter´ ısticas j´ tenham sido comentadas na Se¸˜o 2. Lee e Shin (2008) propuseram uma t´cnica OVB de tempo de p´s-compila¸˜o que divide o c´digo (sob granularidade de o ca o BBs) da aplica¸˜o em duas regi˜es: cacheable e pageable.

obj. Lee e Shin (2008) Deng et al. (2007) Egger. (2002a) Verma. fonte fonte fonte fonte fonte CBA (I+D ou U)a CBA (I+D) CBA (I+D) CBA (D) UNA UNA UNA UNA execut´vel a execut´vel a objeto execut´vel a execut´vel a objeto UNA UNAb CBA (I+D)c CBA (I+D)d CBA (I+D) UNA e CBA (I) 62 a A cache ´ opcional. embora a arquitetura assuma apenas cache de instru¸˜es e co b Apesar de possuir uma cache de dados. reloc. arquivo de entrada e arquitetura-alvo e ca a T´cnica e Steinke et al. para fins de compara¸ao deve ser considerada UNA. Dominguez e Barua (2006) Chen et al. Wehmeyer e Marwedel (2004b) Udayakumaran. (2010) Abordagem NOB NOB NOB NOB NOB OVB OVB OVB OVB OVB OVB OVB OVB OVB OVB OVB Fase CT CT PC PC PC CT CT CT CT CT PC PC PC PC PC PC Arquivo de entrada fonte fonte Arquitetura de mem´ria alvo o UNA UNA execut´vel a obj. (2006) Janapsatya. reloc. (2002b) Avissar. (2009) Egger et al. (2001) Steinke et al. fase. 2010) c Este trabalho Kandemir et al. e outra na de instru¸oes o ca c˜ caso de c. Ignjatovi´ e Parameswaran (2006b) c Cho et al. pois a t´cnica n˜o otimiza dados c˜ e a c Mem´ria particionada horizontalmente: uma cache e uma SPM na parti¸˜o de dados (foco do trabalho). por´m com foco na parti¸ao de instru¸oes e c˜ c˜ d Mesmo . Barua e Stewart (2002) Angiolini et al.Tabela 1: T´cnicas de aloca¸˜o em SPM quanto ` abordagem. Parameswaran e Ignjatovic (2004) Janapsatya. (2004) Mendon¸a (2009.

Bib. Barua e Stewart (2002) Angiolini et al. PR e BB BB (e menor) PR ou PR ou BB Heap Apl. 2010) c Este trabalho b a Kandemir et al. - T´cnica e Steinke et al. Parameswaran e Ignjatovic (2004) Janapsatya. Bib. Dominguez e Barua (2006) Chen et al. Global n˜o-escalar a C´digo o Bib. (2002b) Avissar. Bib. Wehmeyer e Marwedel (2004b) Udayakumaran. Apl. Bib. (2009) Egger et al. Ignjatovi´ e Parameswaran c (2006b) Cho et al. (2006) - - - - - - - PR e BB Trace PR e BB BB (e menor) BB - - Janapsatya. Apl. (2010) - - - BB PRc a Limitado b Apenas para acessos a aplica¸˜es baseadas em arranjos. Apl.Tabela 2: T´cnicas de aloca¸˜o em SPM quanto aos elementos de programa considerados e ca Dados Global escalar Pilha Apl. (2007) Egger. (2001) Steinke et al. transformando-os em procedimentos c 63 . (2002a) Verma. Lee e Shin (2008) Deng et al. (2004) Mendon¸a (2009. por meio de fun¸˜es lineares co co dados n˜o-escalares a c Realiza function outlining em la¸os muito acessados.

como a t´cnica somente agrupa sob o e e uma mesma p´gina BBs oriundos de um mesmo procedimento.64 O hardware especial garante que n˜o se fa¸a necess´rio conhecer a c a o tamanho da SPM no momento da gera¸˜o do bin´rio otimizado ca a pela t´cnica. O requisito de hardware extra (MMU e gerenciador de SPM) foi substitu´ por um gerenciador implementado ıdo via software. que desta vez trabalha com granularidade de procedimentos. a o para s´ ent˜o trat´-lo de acordo. a A tabela de desvios elimina a necessidade de hardware extra. Se o procedimento j´ est´ carregado na SPM. n˜o ´ todo sistema embarcado que possui e a e uma MMU e. sua entrada cont´m a a e uma instru¸˜o de desvio incondicional para l´. ıcio c Os autores reportam um ganho m´dio de 14% em redu¸˜o de e ca consumo de energia e 16% de ganho em desempenho quando aplicam a t´cnica em uma CBA. por sua vez. Informa¸˜es sobre as p´ginas de c´digo s˜o armazenadas co a o a em estruturas de dados em formato de tabela: uma delas cont´m o e endere¸o de cada procedimento residente na regi˜o pageable e o n´mero c a u de p´ginas que ocupa. a outra ´ similar a uma tabela de desvios (jump a e table). o a ca ıcio c que gera um novo problema a ser solucionado pelo m´todo: a divis˜o e a do c´digo na regi˜o pageable na menor quantidade de p´ginas poss´ o a a ıvel e com as p´ginas contendo c´digo com boa localidade espacial. Al´m disso. Isso claramente afeta a localidade u e espacial do c´digo. limita o tipo dos elementos considerados para apenas c´digo. (2010). No entanto. para a o diminuir o n´mero de transferˆncias. iniciar´ a transferˆncia a e do procedimento da MP para a SPM. mais do que isso. porque deve-se primeiro realizar uma busca bin´ria sobre a tabela com os endere¸os de procedimentos paginados a a c fim de descobrir em qual regi˜o de mem´ria o procedimento se encontra. como a e unidade m´ ınima de transferˆncia de c´digo entre MP e SPM pela MMU ´ e o e de uma p´gina. Lee e Shin (2008) foram co e sobrepujadas em Egger et al. uma personaliza¸˜o deve ser feita. por´m. e o Tamb´m decorre dela um certo overhead para lidar com chamadas de e procedimentos via ponteiros. ocorre a desperd´ de espa¸o. Al´m disso. atualizar´ a entrada na tabela e a desviar´ para a SPM. Se n˜o est´. ´ necess´rio agrupar mais do que um BB sob uma mesma a e a p´gina. A cada procedimento corresponde uma entrada nessa tabela. para evitar fragmenta¸˜o e o desperd´ de espa¸o na SPM. e e Algumas limita¸˜es da t´cnica de Egger. ca introduzindo-se um gerenciador em hardware. cont´m ca a a a e uma instru¸˜o de interrup¸˜o de software que quando executada ser´ ca ca a capturada pelo gerenciador que. o a a A mudan¸a de granularidade para procedimentos tamb´m agravou c e . tendo como referˆncia uma FCA.

e ca a e pela primeira vez. simultaneamente OVB e NOB. Um grande diferencial desta t´cnica com rela¸˜o `s demais ´ que.65 o problema de fragmenta¸˜o e desperd´ de espa¸o na SPM. evitando estas transferˆncias e a e extras. Outra t´cnica OVB que inclui elementos de c´digo oriundos de e o bibliotecas no espa¸o de otimiza¸˜o ´ a de Janapsatya.g. tendo como alvo uma UNA e como a e . a t´cnica apresenta resultados e e sub-´timos porque assume conservadoramente que os procedimentos o paginados sempre necessitam ser alocados na SPM. comparada a uma ca FCA. ca e pois usa uma heur´ ıstica global que n˜o trata de maneira adequada la¸os a c com BBs que est˜o muito distantes. Parameswac ca e ran e Ignjatovic (2004). carregado para a SPM quando a aplica¸˜o ´ o ca e carregada e permanecendo l´ at´ o final da execu¸˜o. Steinke et al. Elementos s˜o a e ca a alocados desta forma quando existe uma certa vantagem em execut´a los da SPM mas o overhead que adv´m da constante reposi¸˜o dos e ca elementos para a SPM ´ consider´vel. obtiveram uma economia m´dia de 19% em e redu¸˜o de energia e 12% em desempenho para uma UNA (comparado ca a uma FCA). seu algoritmo ´ ineficiente. ao o contr´rio de outras t´cnicas (e. Al´m disso. hardware real. tem-se uma t´cnica h´ e ıbrida. Al´m disso. Por meio de an´lise de la¸o no grafo. Para o segundo. e Para o primeiro. que cont´m o e a e c´digo alocado sob NOB. porque a ca ıcio c t´cnica n˜o realiza agrupamento de procedimentos sobre uma mesma e a p´gina. pela co o ´ e primeira vez o problema de particionamento de c´digo entre SPM e MP o foi modelado como um grafo. simulado. Uma instru¸˜o especialmente criada permite ativar o ca controlador da SPM e copiar um elemento inteiro de uma s´ vez. (2002a) necessita de a e duas instru¸˜es para a c´pia de uma unica palavra). No entanto. os a c melhores blocos para SPM s˜o selecionados e os pontos de inser¸˜o da a ca instru¸˜o especial identificados. economia m´dia de 24% e em desempenho e redu¸˜o de energia para uma CBA. enquanto que podem ter sido carregados previamente. Para amenizar este problema. em m´dia. Os autores validaram a t´cnica sobre dois sistemas embarcados. a Redu¸˜o de consumo de energia de 51% e melhoria de desempenho ca de 53% s˜o relatados. O c´digo ´ dividido em uma nova regi˜o (pinned ). o Foi a primeira t´cnica a propor modifica¸˜o de hardware de e ca modo a tornar a c´pia de elementos para SPM em tempo de execu¸˜o o ca mais eficiente. a t´cnica realiza a extra¸˜o a e ca de procedimentos a partir de la¸os (denominado function abstracting c ou function outlining). de tempo de p´s-compila¸˜o e que trabalha o ca com granularidade de blocos l´gicos.

o alvo de instru¸˜es de desvio. de modo e que a c´pia de elementos poderia ser feita via software — muito embora o continuaram a utilizar a c´pia via hardware por motivo de eficiˆncia. 2010). e e o s˜o armazenadas em tabela pr´pria. portanto. A redu¸˜o m´dia de consumo de ca e energia relatada ´ de 41% para uma arquitetura-alvo que deve ser vista e como uma UNA — pois muito embora possua cache de dados. marcado por uma reloca¸˜o. o e Eles tamb´m propuseram uma nova m´trica. De fato. ainda que purae mente NOB. trata-se a ¸ da t´cnica NOB com maior abrangˆncia de elementos at´ o presente e e e momento. A t´cnica modifica estes arquivos. sujeita a erros. Al´m disso. que pode ser e a a a validado em um simulador.66 referˆncia uma FCA. Ignjatovi´ e Parameswaran (2006b) relaxac ram a necessidade de hardware especial de sua t´cnica anterior. mede a correla¸˜o temporal entre dois BBs. abrange um espa¸o de otimiza¸˜o maior do que as descritas c ca anteriormente. A economia esperada ´ computada analitie camente e. no momento da gera¸˜o do bin´rio execut´vel —. estendida pelo presente trabalho. realocando os elementos a e de c´digo (sob granularidade de procedimentos) e dados selecionados o para uma se¸˜o pr´pria (. Esta m´trica. No entanto. mas ca a a simb´lico. particularmente de dados. a alocar dados e e ´ . dentre NOBs e OVBs. pela a¸˜o de reloca¸˜o (que c ca ca ca dita o modo pelo qual o s´ ımbolo ´ convertido para codifica¸˜o bin´ria) e ca a e pela dependˆncia simb´lica (o nome do procedimento ou dado). denominada e concomitˆncia.spm). O patching consiste unicamente a o em ajustar as entradas desta tabela que dizem respeito aos elementos mapeados para SPM. quanto ao tipo e origem dos elementos. visando uma sele¸˜o mais e e ca eficiente (mapeamento) dos BBs para SPM. ao passo o que esta considera tamb´m dados globais escalares e n˜o-escalares. Esta t´cnica. que e a n˜o podem ser desprezados (MENDONCA. c a c co Nestes. ca o O patching desta t´cnica. e Janapsatya. o A t´cnica proposta por Mendon¸a (2009. a t´cnica e aloca somente elementos de c´digo — quando comparada a uma FCA. a ca esta t´cnica n˜o produz um arquivo bin´rio execut´vel. As reloca¸˜es s˜o compostas o ca co a pelo endere¸o da instru¸˜o a ser ajustada. ´ muito e e eficiente gra¸as ` presen¸a da tabela de reloca¸˜es nos arquivos-objeto. 2010) ´ uma t´cnica e c e e de tempo de p´s-compila¸˜o que trabalha com arquivos-objeto (bin´rios) o ca a reloc´veis. aquelas consideram somente elementos de c´digo. ´ a unica. modificando a dependˆncia simb´lica para que e o aponte para o elemento em SPM. Embora todas as t´cnicas discutidas na presente se¸˜o sejam capazes de alocar elementos e ca de biblioteca. de chamada de procedimentos co e de acesso a dados n˜o ´ um endere¸o absoluto — isso ser´ feito a e c a pelo linkeditor.

Vale lembrar que as t´cnicas OVB de Cho et al. Al´m disso. OLIVIERI. BARUA. a abordagem NOB ´ sub-explorada quando aplicada e em c´digo-fonte: t´cnicas de tempo de compila¸˜o (AVISSAR. que n˜o seriam de qualquer forma explor´veis no n´ de c´digo-fonte. nenhuma possui esta aptid˜o. (2007) e de Deng et al. as t´cnicas OVB n˜o se mostram t˜o adequadas ca e a a para manusear bin´rios. A potencial ca economia extra em se alocar elementos encapsulados em bibliotecas. uma abordagem OVB de tempo de compila¸˜o conca duzir´ a uma maior economia por meio da explora¸˜o dinˆmica de a ca a propriedades de programa observ´veis no n´ de c´digo-fonte (as quais a ıvel o foram capturadas estaticamente em tempo de compila¸˜o). WEHMEYER. MARWEDEL. Contudo. enquanto que. a a ıvel o acaba sendo encoberta pela economia extra proveniente da aloca¸˜o ca OVB. a adi¸˜o a e ca de suporte ` granularidade de blocos b´sicos (detalhado no Cap´ a a ıtulo 4) permite buscar maiores economias de energia em sistemas com SPM pequena. A aloca¸˜o para SPM em tempo de compila¸˜o funciona mais ca ca naturalmente quando utilizada em conjunto com a abordagem OVB (KANDEMIR et al.. DOMINGUEZ.. quando as aplica¸˜es exibem alta localidade. tornando a complexidade extra da aloca¸˜o OVB desnecess´ria. 2002b) s˜o incapazes de mapear a elementos de bibliotecas ou de software protegido de IPs de terceiros para a SPM. 2002a) (VERMA.. co 2. ca a A aloca¸˜o NOB ´ especialmente adequada para tais aplica¸˜es com hot ca e co spots. 2006). Quando m´ltiplos hot spots n˜o cabem ao mesmo u a tempo na SPM. o e ca STEWART. a Todas estas caracter´ ısticas de Mendon¸a (2009. BARUA..4 CONSIDERACOES SOBRE AS ABORDAGENS DE ALOCACAO ¸˜ ¸˜ EM SPM Muitas aplica¸˜es foram relatadas para as quais a maioria dos co acessos ` mem´ria se concentram em um espa¸o de endere¸amento a o c c suficientemente pequeno para caber na SPM (MENICHELLI. 2004b) (UDAYAKUMARAN. 2002) (STEINKE et al. N˜o obstante sua reconhecida superioridade quando aplicadas em a tempo de compila¸˜o. 2007) (DENG a . salvo se hardware dedicado ´ utilizado para a e suportar o gerenciamento dinˆmico da SPM (CHO et al.67 de bibliotecas sem recursos extras de hardware. 2009). 2001) (STEINKE et al. (2009) conseguem e isto utilizando hardware extra. 2010) continuam c valendo para a extens˜o proposta neste trabalho. dentre as NOBs.

VAHID. um m´todo consciente de bibliotecas ca e deve preferencialmente adotar uma abordagem NOB. e 31%. quando comparado com FCAs). SHIN. na presen¸a e c de caches.. ca Zhang e Vahid (2003) reportam ganhos de 40% por meio do simples ajuste de parˆmetros da cache para a aplica¸˜o (sem uma SPM). em Verma. os m´todos a a e NOB podem ser quase t˜o eficazes quanto os m´todos OVB. 2009) (EGGER. quando comparada com abordagens NOB. Dominguez e Barua (2006). IGNJATOVIC. em sistemas com caches pr´-otimizadas. 2003). 2006) (ZHANG. a abordagem OVB leva a uma redu¸˜o significativa ca do total de energia quando aplicada em tempo de compila¸˜o: em ca m´dia. Dominguez e Barua (2006). LEE. Egger et al. Por exemplo. tais alocadores de SPM que n˜o consideram e a a mem´ria cache superestimam o lucro. PARAMESWARAN. quando m´todos OVB tˆm como alvo arquiteturas e e com caches. Para UNAs. a economia de energia total reportada ´ marginal (em e m´dia. (2010). 2004). 2006) (EGGER.68 et al. quando voltados para CBAs e lidando com bin´rios. 2008) ou se a aloca¸˜o em SPM ´ limitada a c´digo apenas (EGGER et al. Wehmeyer e Marwedel (2004b). . 8% para dados em Cho et al. deve-se esperar e ganhos muito menores que aqueles reportados em Steinke et al. Verma. (2010) reporta essencialmente os mesmos ganhos para mais de metade dos programas avaliados. Por consequˆncia. respectivamente. (2002a). Wehmeyer e Marwedel (2004b) e Udayakumaran. para viabilizar sua maior aplica¸˜o e uma e ca pol´ ıtica de aloca¸˜o mais inclusiva. a e quando compara diretamente um m´todo NOB com um m´todo OVB e e sob exatamente o mesmo ambiente experimental. (2010) quando comparado com a e FCAs). Por esta a o raz˜o. LEE.. em e Udayakumaran. 21% em Egger et al. 34%.. quando comparada com FCAs. evitando muitos acessos para a mem´ria externa. Isto parece ser uma evidˆncia que. desde que n˜o negligencie a aloca¸˜o de dados a ca na SPM. 30%. SHIN. (2007) e 14% e 24% para c´digo em e o Egger. De fato. Lee e Shin (2008) e Egger et al. ca e o 2010) (JANAPSATYA. Al´m disso. o que ´ agravado em sistemas o e onde a cache ´ reconfigur´vel ou pr´-ajustada para uma determinada e a e aplica¸˜o (VIANA et al. Efetivamente. visto que arquivos-objeto limitam a manipula¸˜o das proprieca dades de programa necess´rias para o gerenciamento da sobreposi¸˜o a ca de elementos. o impacto de m´todos OVB ´ realmente menor do que o e e reportado para UNAs. (2002a). uma vez que a pr´pria cache atua como alocador o dinˆmico. que n˜o depende a de hardware dedicado. Por a ca este motivo. em Steinke et al. Esta redu¸˜o ´ menor quando trabalha no n´ de arquivos ca e ıvel bin´rios (em m´dia.

. 2000). ser˜o a emprestadas no¸˜es de Angiolini et al. MOYER. . descrita no ca Cap´ ıtulo 3. por´m e e a e definido por alguma outra m´trica qualquer. VAHID. (2010) para a formula¸˜o do problema-alvo.69 Infelizmente. GOLSTON. at´ onde se tem not´ e ıcia. 2003) (VIANA et al. a CERMAK. Embora tal configura¸˜o e ca experimental com um tamanho fixo de cache emule um caso pr´tico (a a otimiza¸˜o de c´digo para mem´rias embarcadas preconcebidas). Mendon¸a (2010) e co c Volpato et al. todos os trabalhos em aloca¸˜o de SPM negligenciam o pr´-ajuste de cache: eles reportam ca e resultados normalizados para uma cache de referˆncia cujo tamanho e ou ´ fixo para todos os programas do benchmark ou ´ vari´vel. isto ca o o n˜o provˆ uma base para o dimensionamento de mem´rias customizaa e o das ou configur´veis (TALLA. Como o objetivo deste trabalho n˜o ´ propor uma nova t´cnica a e e mas reavaliar quantitativamente a bem-conhecida abordagem NOB utilizando a perspectiva da pesquisa recente no ajuste-fino das caches (cache tuning) (ZHANG. (2004). 2008). 2007) (MALIK.

70 .

.71 3 O PROBLEMA-ALVO Considere-se uma arquitetura baseada em cache (cache-based architecture — CBA) contendo uma mem´ria principal. e c Defini¸˜o 3. Dado o tamanho σi de um elemento Di . EM . ca u Dado um trace T e um elemento candidato Di . co a ´ ca etc. Trace de mem´ria. uma cache de o instru¸˜es. usaremos M para denominar um componente gen´rico de mem´ria. αn ) que representa uma sequˆncia de endere¸os sucessivos. especificado o e em bytes. onde αi o denota o i-´simo endere¸o. ca o e α2 .). Defini¸˜o 3. sua faixa de posi¸˜es varia co entre um endere¸o-limite inferior αi at´ um endere¸o-limite superior c e c αi + σi − 1.. αi . e c acessados no subsistema de mem´ria (UHLIG.2.. Elemento candidato ` aloca¸˜o. co A partir deste ponto. CM . ´ definida como o tempo gasto e o e para acessar uma de suas posi¸˜es.) ou um contˆiner a e de instru¸˜es (um procedimento.. ´ seu tamanho. Dado ca um trace T e um elemento candidato Di . o qual pode ser a mem´ria principal (MP). MUDGE. uma cache de dados. expressado em ciclos de rel´gio. Taxa de faltas de um elemento candidato.1. sua taxa de faltas ´ o n´mero e u de vezes em que ele n˜o ´ encontrado na cache para todas as referˆncias a e e . uma vari´vel. λM . um bloco b´sico. ´ ca e definida como a energia m´dia gasta na leitura ou na escrita daquela e posi¸˜o. o n´mero de acessos ` u a mem´ria em T que recaem na faixa de posi¸˜es de Di ´: o co e ai = ∀α|α∈T ∑ δα . Um trace T ´ uma tupla (α1 ... ca A latˆncia de uma mem´ria. 1997). Defini¸˜o 3. uma estrutura de dados.4. o co respectivamente) ou uma SPM. denominado por Di . onde: δα = 1 0 se αi ≤ α < αi + σi caso contr´rio a Defini¸˜o 3. A energia consumida para acessar uma posi¸˜o de M. etc. N´ mero de acessos de um elemento candidato. . Um elemento de ca a ca programa candidato. ´ um contˆiner de dados (uma e e constante. uma unica instru¸˜o.3. e uma SPM. co o A capacidade de uma mem´ria. e o o uma mem´ria cache de instru¸˜es ou de dados (I-cache e D-cache.

..5.. 2004. ca c a O espa¸o wi . . A energia consumida por um acesso a um candidato Di no espa¸o de endere¸amento da MP ´: c c e Ei = Ecache + mi × (EMP + Ecache ). Espa¸o necess´rio para um elemento candidato. uma vez que nee nhuma instru¸˜o extra se faz necess´ria (ANGIOLINI et al.. Lucro (profit) de energia de um candidato.1. c c Quando Di ´ um procedimento ou um dado. O ca lucro de energia de um elemento candidato Di quando mapeado para a SPM ´ calculado por: e pi = ai × (Ei − ESPM ) − εi . ca e pois n˜o se fazem necess´rias instru¸˜es extras (ANGIOLINI et al.. Energia consumida em um acesso a um eleca mento candidato. a ser detalhado na Se¸˜o 4.72 a ele em T .4.2. 2010). onde Ecache = EI-cache quando Di ´ um contˆiner de c´digo e Ecache = e e o ED-cache . 2004. ¸ e a decorre εi > 0. caso contr´rio. ¸ Defini¸˜o 3. 2010).. . i. de volta para a primeira. para que o conte´do do elemento seja u acessado no espa¸o de endere¸amento da SPM.4.. Quando Di ´ um bloco b´sico. tem-se εi = 0. ca depois.6. tem-se wi = σi . Di . onde σextra ´ o tamanho total das instru¸˜es extras necess´rias para e co a direcionar o fluxo de controle para aquele elemento quando Di ´ um e bloco b´sico alocado em SPM.. onde εi ´ o overhead de energia associado com as instru¸˜es extras que e co desviam incondicionalmente o fluxo de execu¸˜o da MP para a SPM e. a Defini¸˜o 3. ca a MENDONCA. ca Defini¸˜o 3. em bytes. Caracteriza¸˜o de espa¸o dos elementos candica ca c datos. a a co MENDONCA.8. onde: φα = 1 0 se Di n˜o se encontra na cache a caso contr´rio a mi = ai Defini¸˜o 3. O c´lculo de σextra ser´ detalhado na a a a Se¸˜o 4.: ∀α|α∈T ∑ φα . Dn os elementos candidatos acessados por .7. Sejam D1 . necess´rio para alocar um elemento Di em SPM c a ´ e wi = σi + σextra .e. Quando Di ´ um procedimento ou um dado.

Sua caracteriza¸˜o de espa¸o ´ dada por uma o ca c e matriz-linha W = [w1 .. wi . por tratar-se de um problema NP-completo.. . encontre a aloca¸ao X que maximize a fun¸˜o c˜ ca lucro p(X) = P × X tal que W × X ≤ CSPM A solu¸˜o do Problema-alvo de Otimiza¸˜o por meio de t´cnicas ca ca e exatas pode resultar em tempos de execu¸˜o proibitivos para casos de ca uso reais..9.73 um c´digo embarcado.. 1972).. Al´m disso. xi ... Dn os elementos candidatos acessados por um c´digo embarcado. Essa possibilidade levar´ a diferentes instˆncias do a a problema de otimiza¸˜o. O problema-alvo pode ser reformulado como um problema cl´ssico a de otimiza¸˜o combinat´ria chamado Problema Bin´rio da Mochila (0–1 ca o a Knapsack Problem) (KARP. ca Como o n´mero de acessos aos elementos depende da computa¸˜o u ca dos algoritmos utilizados no software embarcado. onde pi ´ o lucro pela aloca¸˜o do e ca elemento Di em SPM.. pn ]. . .. . Problema-alvo de Otimiza¸˜o: Dados um conjunto de elementos ca candidatos Di .. Embora muitos m´todos utilizem Programa¸˜o Linear Inteira (ILP). os elementos de programa candidatos devem o e ser caracterizados em termos de seus tamanhos. c c O problema geral de otimiza¸˜o consiste em determinar quais eleca mentos de programa ser˜o mapeados para a SPM. caracterizado por um trace de mem´ria T .... Um ca mapeamento para a uma SPM ´ representado por uma matriz-coluna X = e [x1 . Di .. 1981). Defini¸˜o 3. conforme formalizado abaixo. O Problema-alvo ´ solucionado utilizando o algoritmo MINKNAP e ... ca ca O objetivo pode ser minimizar o tempo de acesso total ` mem´ria ou o a o consumo de energia. maximizar uma fun¸˜o lucro. Sua caracteriza¸˜o de lucro ´ denotada por uma o ca e matriz-linha P = [p1 .. onde xi = 1 significa que um elemento Di ´ mapeado e para o espa¸o de endere¸amento da SPM e xi = 0 significa que Di ´ c c e mapeado para o espa¸o de endere¸amento (disjunto) da MP. . em ca a tempo pseudo-polinomial (PAPADIMITRIOU. caracterizados por W e P. ... o problema tamb´m e ca e pode ser resolvido idealmente por meio de Programa¸˜o Dinˆmica. xn ]−1 . . Mapeamento de elementos para a SPM. Sejam D1 . .. de modo a minimizar a uma fun¸˜o custo.. Defini¸˜o 3. e um padr˜o de acesso capa turado por um trace T .10... Caracteriza¸˜o de lucro dos elementos candidaca ca tos. a otimiza¸˜o ser´ feita ca a capturando um padr˜o t´ a ıpico de acessos. wn ]. onde wi significa o espa¸o necess´rio c a para alocar o elemento Di em SPM.. pi . expresso em bytes. ou equivalentemente.

que foi estendida por este trabalho. 1997). da mesma forma que a t´cnica de Mena e don¸a (2009. que garante solu¸˜o ´tima e eficiente para o Proca o blema Bin´rio da Mochila.74 (PISINGER. c . 2010).

ca co o a para a demarca¸˜o dos blocos. ca u taxa de faltas e o custo energ´tico para o acesso aos candidatos e BBs. de modo a habilitar a aloca¸˜o de blocos b´sicos (basic-block ca a allocation — BBA). como alternativa ` PRA. o Para permitir a explora¸˜o da granularidade de elementos de c´ca o digo. c ˆ adapta¸˜o do profiler para que este compute o n´mero de acessos. manipula arquivos-objeto reloc´veis em tempo de a p´s-compila¸˜o. ˆ adapta¸˜o da caracteriza¸˜o de espa¸o e de lucro dos candidatos ca ca c para levar em conta os candidatos BBs. optou-se por avaliar tamb´m o impacto da varia¸ao da e c˜ granularidade dos elementos de c´digo na abordagem NOB. . Entretanto. Aproveitando a desta facilidade. a a e c 2010). Para a tornar isto poss´ ıvel. O caso ´ determinado ca a e verificando algumas caracter´ ısticas: se possui ou n˜o instru¸˜o de a ca desvio. foi necess´rio realizar uma extens˜o na t´cnica de Mendon¸a (2009. a t´cnica de Mendon¸a somente realiza o ca e c aloca¸˜o de procedimentos (procedure allocation — PRA).75 ˜ ´ 4 EXTENSAO DE UMA TECNICA NOB PARA ˜ DE BLOCOS BASICOS NO ESPACO DE ´ INCLUSAO ¸ ˜ OTIMIZACAO ¸ A t´cnica proposta por Mendon¸a (2009. o O ajuste-fino das caches — fundamento da reavalia¸˜o das t´cca e nicas NOBs proposta por este trabalho —. 2010) considera como e c candidatos elementos de c´digo e dados globais est´ticos (escalares e o a n˜o-escalares). por utilizar ca a granularidade de procedimentos para definir as fronteiras entre os elementos de c´digo. e se o e bloco constitui um la¸o. a A extens˜o implementada para que o c´digo possa ser dividido na a o granularidade de blocos b´sicos (BBs) contemplou os seguintes aspectos: a ˆ identifica¸˜o das instru¸˜es de desvio condicional no c´digo bin´rio. se o desvio ´ condicional ou incondicional. particularmente aqueles originados de bibliotecas. permite uma an´lise mais realista da economia obtida. impea dindo que fatores secund´rios influenciem nesta economia. quando precede a aloca¸˜o ca em SPM. ca ˆ identifica¸˜o do caso de cada bloco b´sico. ca ˆ modifica¸˜o do mecanismo de patching para que os BBs mapeados em SPM sejam alocados nesta quando do in´ da execu¸˜o do ıcio ca programa. caso sim.

os quais podem compreender bibliotecas a est´ticas. A t´cnica estendida permite manipular dados est´ticos (escalares e a e vetores) e c´digo (ou procedimentos ou BBs). co a O lado esquerdo das Figuras 8(a). A identifica¸˜o de o ca elementos de dados est´ticos e procedimentos ´ direta. O lado esquerdo de cada figura (` esquerda da seta) mostra a fronteira a de um BB (em borda destacada) e as instru¸˜es que o sucedem no espa¸o co c de endere¸amento da mem´ria principal (MP) antes do mapeamento. como retratado pelas Figuras 8(a). c o As instru¸˜es de desvio condicional e incondicional est˜o negritadas. a e quando BBs s˜o escolhidos como elementos de c´digo. c˜ o conjunto de elementos de programa candidatos (Di ) e seus tamanhos (σi ). O processo ´ uma especializa¸˜o da t´cnica co e ca e ilustrativa explicada na Se¸˜o 2. 8(c) e 8(d) ilustram as caracter´ ısticas que permitem distinguir os BBs segundo quatro casos: . c o O lado direito de cada figura (` direita da seta) ilustra os espa¸os de a c endere¸amento disjuntos.76 ´ E importante esclarecer que na vers˜o estendida da t´cnica. BBs ou procedimentos. de maneira que o melhor conjunto de elementos de programa seja mapeado para o espa¸o de endere¸amento da SPM. como descrito a seguir. o objetivo ultimo da extens˜o realizada o e ´ a permanece o mesmo da t´cnica original: produzir um arquivo execut´vel e a relocado. Entretanto. ap´s o mapeamento daquele BB para SPM. tanto para habilitar este mapeamento como para refletia a lo no c´digo execut´vel consciente de SPM. 8(b).1 FLUXO DE TRABALHO Dados uma aplica¸˜o. algumas poucas propriedades de programa s˜o a a extra´ ıdas destes arquivos para permitir a otimiza¸ao pretendida. a saber. ´ considerada por vez e como fronteira para os elementos de c´digo.2 CARACTERIZACAO DOS ELEMENTOS ¸˜ O ponto de entrada do fluxo de trabalho ´ um conjunto de e arquivos-objeto reloc´veis. 8(c) e 8(d). o 4. Neste passo. um nodo tecnol´gico e um subsistema ca o de mem´ria pr´-especificado. Alguns passos c c s˜o necess´rios.1. A Figura 7 mostra o fluxo o a de trabalho da t´cnica estendida. quatro diferentes a o casos podem ocorrer. As etapas deste fluxo s˜o detalhadas e a nas se¸˜es subsequentes. A tarefa mais elaborada desse passo consiste na identifica¸˜o dos ca elementos de programa. 8(b). ca 4. apea e nas uma granularidade.

77 Arquivosobjeto reloc. Este caso ocorre geralmente com c´digo que inicializa o vari´veis ou armazena/recupera contextos. O BB termina com um desvio incondicional. (patched) Relocação e linkedição Arquivo executável (relocado) Figura 7: Fluxo de trabalho da t´cnica estendida de aloca¸˜o em SPM e ca ˆ Caso I (Figura 8(a)). u co ˆ Caso III (Figura 8(c)). ele forma uma estrutura e o de la¸o. O BB termina termina com um desvio condicional cujo alvo ´ o pr´prio BB. Isto ´ tipicamente induzido por estruturas de sele¸˜o de e ca m´ltipla escolha (case/switch) e estruturas de sele¸˜o se-sen~o u ca a (if-else) com m´ltiplas condi¸˜es. o . a ˆ Caso II (Figura 8(b)). O BB n˜o cont´m nenhuma instru¸˜o de a e ca desvio.e. i. (originais) Relocação e linkedição Caracterização dos elementos Arquivo executável (original) Caracterização dos componentes de memória Ccache CSPM CSPM {Di} {σ } i {Di} {Di} CMM Estimativa de latência e energia Ecache ESPM EMM λcache λSPM λMM T Profiling {mi} {ai} {Si} {ri} Caracterização de custo e lucro P W Mapeamento Xótimo Patching Arquivosobjeto reloc. Isto ´ frequentemente induzido por estruturas de repeti¸˜o c e ca p´s-testada (do-while) sem estruturas condicionais aninhadas.

..... i+n+k Instrução n-1 . $1.. j (i+n+k) i+n­1 Instrução n-1 ... $1. Acréscimo de espaço em SPM: 2 palavras (a) Caso I Antes do mapeamento MP i Depois do mapeamento MP i SPM s Instrução 0 Instrução 1 .. Instrução n-3 j (i+n-2) i+n­2 i+n­1 beq $0.... . i+n+k js nop . i js nop . Instrução n+k i+n­1 Instrução n-1 ....78 Antes do mapeamento MP i Depois do mapeamento MP i Instrução 0 Instrução 1 .... Instrução n-2 s SPM Instrução 0 Instrução 1 . Instrução n+k s+n­1 Instrução n-1 i+n+k i+n+k Acréscimo de espaço em SPM: 0 palavras (b) Caso II Antes do mapeamento MP i Depois do mapeamento MP i Instrução 0 Instrução 1 .. Instrução n-2 i+n­1 i+n Instrução n-1 Instrução n i+n­1 i+n Instrução n-1 Instrução n s+n­1 s+n s+n+1 Instrução n-1 j (i+n) nop ... s i+n­1 i+n Instrução n-1 Instrução n i+n­1 i+n Instrução n-1 Instrução n s+n­1 s+n s+n+1 Instrução n-1 j (i+n) nop .. j (i+n+k) Instrução 0 Instrução 1 . beq $0. beq $0.. j (i+n+k) js nop .... Instrução n+k s+n­1 i+n­1 Instrução n-1 .. $1. Instrução n+k nop i+n+k i+n+k Acréscimo de espaço em SPM: 0 palavras (d) Caso IV Figura 8: Casos que podem ocorrer no mapeamento de blocos b´sicos a para SPM CASE IV: Branch (out) . ... $1..... Instrução n-3 beq $0.. i s SPM Instrução 0 Instrução 1 .. beq $0. Instrução n-2 js nop . $1. Instrução n-3 s SPM Instrução 0 Instrução 1 ..... Acréscimo de espaço em SPM: 2 palavras (c) Caso III Antes do mapeamento MP i Depois do mapeamento MP i Instrução 0 Instrução 1 ..

e Por simplicidade. eventualmente. o que aumenta levemente seu tamanho e. Contudo. os delay slots devem ser considerados sempre que um desvio incondicional ´ adicionado. ca a Como la¸os tendem a ser executados diversas vezes. somente a r´plica de c c e seu conte´do n˜o ´ suficiente para que o BB possa ser acessado a u a e partir da SPM. por conseguinte. embora pudessem ser preenchidos com instru¸˜es uteis ca co ´ (e. Estes ajustes tem os c c seguintes impactos: ˆ Caso II: n˜o necessita de mudan¸as pois o c´digo original j´ a c o a termina com um desvio incondicional (e seus alvos n˜o necessitam a de ajuste nos deslocamentos porque s˜o codificados como endere¸os a c absolutos).g. embora as mudan¸as c c c necess´rias dependam do caso do BB. o ponto de entrada de um BB c c (i. E importante perceber que. isso depender´ da taxa de invoca¸˜o. como muitas c arquiteturas possuem desvios adiados (delayed branches). sua primeira instru¸˜o) ´ substitu´ por um desvio incondicional ca e ıdo (jump) para a posi¸˜o (digamos.79 ˆ Caso IV (Figura 8(d)). Ajustes fazem-se necess´rios em suas posi¸˜es no espa¸o a co c de endere¸amento da MP e. c a ˆ Caso IV: o desvio condicional final ´ transformado em um desvio e incondicional cujo alvo ´ a posi¸˜o daquele desvio no espa¸o de e ca c . ˆ Casos I e III: requerem a inser¸˜o de desvio incondicional (jump) ca no final do BB. Estes ajustes est˜o explicados em a maiores detalhes a seguir. o espa¸o necess´rio. No espa¸o de endere¸amento da MP. ` direita da seta c˜ a a nas Figuras 8(a). instru¸˜es de um BB precedente). a ca Quando um BB ´ mapeado para SPM. As c c posi¸oes que necessitam de ajuste est˜o hachurados. co No espa¸o de endere¸amento da SPM. em estruturas de repeti¸˜o para com estruturas condicionais se-sen~o aninhadas). os BBs que c recaem nos Casos III e IV aparentam ser candidatos mais promissores para mapeamento em SPM quando comparados `queles que recaem nos a Casos I e II. O BB termina com um desvio condicional cujo alvo ´ outro BB. s) do c´digo do BB no espa¸o de ca o c ´ endere¸amento da SPM.e. estas consistem basicamente a em possuir um desvio incondicional que salta de volta para a posi¸˜o ca adequada no espa¸o de endere¸amento da MP. 8(c) e 8(d). no espa¸o da SPM. seu c´digo ´ replicado e o e no espa¸o de endere¸amento da SPM. delay slots s˜o preenchidos com instru¸˜es de n˜oa co a opera¸˜o (nop). Evidentemente. 8(b). Isso ocorre comumente quando os la¸os se e c estendem por mais de um BB (por exemplo.

a caracteriza¸˜o de lucro e a de ca espa¸o consistem em encontrar um lucro (pi ) e um espa¸o (wi ) para cada c c elemento candidato (Di ) mapeado para SPM. ca o ıda 4. permitindo assim que mais elementos sejam mac peados. Por meio da execu¸˜o deste execut´vel. associatividade da cache. a caracteriza¸ao do lucro e o c˜ igualmente leva em conta a configura¸˜o do subsistema de mem´ria.9 co e 3. λcache . ca o tal como as capacidades dos componentes (CMP . Se c a ca decid´ ıssemos pela execu¸˜o do desvio condicional no espa¸o de enca c dere¸amento da SPM.4.3 PROFILING DO PROGRAMA Submetem-se os arquivos-objeto reloc´veis ao ligador para realizar a a reloca¸˜o e edi¸˜o de referˆncias. Seja τ uma fun¸˜o que mapeia cada elemento de programa Di ca para um tipo de elemento. data} . ca a determina-se o trace T . λMP .80 endere¸amento da mem´ria principal. j´ que a o e a energia m´dia depende dos padr˜es de acesso. CSPM ) e outros parˆmetros de configura¸˜o (n´mero de portas. embora ocasione aumento na energia gasta no espa¸o de enc dere¸amento da MP pelo acesso ` instru¸˜o de desvio condicional. ESPM . do que resulta um arquivo execut´vel ca ca e a utilizado para fins de profiling. Ccache . u conforme as Defini¸˜es 3. proc. Dada a energia m´dia e a latˆncia m´dia de cada componente e e e (EMP . Dado o trace T .4 CARACTERIZACAO DE LUCRO E ESPACO ¸˜ ¸ Para um dado nodo tecnol´gico.). a ca u tamanho de bloco. respectivamente. Ecache . co 4. λSPM ). a caracteriza¸˜o de lucro requer o ca a estimativa de energia consumida (ou do atraso) por acesso para cada componente do subsistema de mem´ria. como tamb´m a adi¸˜o de dois desvios incondie ca cionais (um para o alvo do desvio condicional e outro para a primeira instru¸˜o ap´s a sa´ do BB).8. conforme as Defini¸˜es 3. tal que: τ : D → {BB. o profiler calcula seu n´mero de acessos ai e sua taxa de faltas mi .3 e 3. Al´m disso. etc. seria necess´rio n˜o apenas uma mudan¸a no c a a c deslocamento do desvio. c o A solu¸˜o adotada no Caso IV tem como intuito reduzir o overhead ca de espa¸o na SPM. para cada elemento de programa candidato Di .

tem-se que o lucro de energia obtido em mapear ca um elemento para a SPM ´ dado por pi = ai × (Ei − ESPM ) − εi . um procedimento ou a um dado est´tico. c Seja s o n´mero de delay slots na arquitetura alvo e ri a taxa de u invoca¸˜o do BB Di (i.e. proc e data significam um bloco b´sico. Quando τ(Di ) = BB sob o Caso III (la¸o). Considerando os casos de BBs apresentados na Se¸˜o 4.2) Quando τ(Di ) = BB. os ca overheads podem ser escritos como:   (1 + s) ∗ ri ∗ Ei (1 + s) ∗ Si ∗ Ei εiMP =  2 ∗ (1 + s) ∗ ri ∗ Ei (1 + s) ∗ ri ∗ ESPM 0 se τ(Di ) = BB sob os Casos I e II se τ(Di ) = BB sob o Caso III se τ(Di ) = BB sob o Caso IV (4. Quando τ(Di ) = {proc. digamos Dk .1 Lucro de energia de um bloco b´sico a Da Defini¸˜o 3. respectivamente.81 onde BB. o n´mero de vezes que seu ponto de entrada ca u ´ acessado). o overhead ´ sempre nulo.1) εiSPM = se τ(Di ) = BB sob os Casos I e III caso contr´rio a (4. a 4. tal e c que k = i. seu c´lculo leva em considera¸˜o a energia a ca gasta acessando as instru¸˜es de desvio incondicional (e seus respectivos co delay slots) adicionadas: um desvio da MP para a SPM e outro no caminho oposto. e Para facilitar a visualiza¸˜o do quanto cada espa¸o de endeca c re¸amento (MP e SPM) contribui para o overhead εi . data}.6. sua taxa de e c invoca¸ao pode ser escrita como ri = Ni + Si . e . respectivamente.4.2. onde Ni denota o n´mero c˜ u de invoca¸˜es devido `s itera¸˜es do la¸o e Si representa o n´mero de co a co c u vezes que o BB ´ alcan¸ado partindo de um outro BB. onde εiMP e εiSPM representam os overheads de energia nos espa¸os de c endere¸amento da MP e da SPM. este pode ser c subdividido nas seguintes componentes: εi = εiMP + εiSPM .

o e ´ A etapa de mapeamento procede da mesma forma que na t´cnica e de Mendon¸a (2009. Neste trabalho. temos que o espa¸o ocupado em SPM quando ca c da aloca¸˜o de Di ´: wi = σi + σextra . um mapeamento ´timo de elementos para SPM (Xotimo ) ´ encontrado. expressos em bytes. fica claro que apenas ca dois casos de BBs necessitam de espa¸o extra na SPM.2 Espa¸o necess´rio para alocar um bloco b´sico c a a Da Defini¸˜o 3. bem como para procedimentos e dados. os arquivos reloc´veis originais s˜o o a a alterados (patching) de modo a refletir o mapeamento consciente de SPM.4. a Para um candidato Di . e a 4.6 PATCHING DE BINARIOS Dado o mapeamento ´timo. ca para o qual existem muitos algoritmos propostos na literatura. c ´ 4. 1997). devido `s instru¸˜es extras que c a co direcionam o fluxo de controle do espa¸o de endere¸amento da SPM c c para o da MP. nenhuma instru¸˜o ca adicional ´ necess´ria.3) onde σ jmp e σnop s˜o. pode-se compreender σextra como um overhead de espa¸o. Para o direcionamento do espa¸o da MP para o da SPM c n˜o se tem acr´scimo de instru¸˜es.82 4. pois as pr´prias posi¸˜es do BB na a e co o co MP s˜o utilizadas. em bytes. 2010). o espa¸o extra necess´rio para sua aloca¸˜o c a ca em SPM ´ dado por: e σextra = σ jmp + s × σnop 0 se τ(Di ) = BB sob os Casos I e III caso contr´rio a (4. . Como resultado. respectivamente. Comparando esta equa¸˜o com a Figura 8. adota-se um eficiente algoritmo de programa¸˜o dinˆmica ca a conhecido como MINKNAP (PISINGER.7. os tamanhos de uma instru¸˜o a ca de desvio incondicional (jump) e de uma instru¸˜o de n˜o-opera¸˜o ca a ca (nop).5 MAPEAMENTO EM SPM Este passo consiste em resolver o Problema de Otimiza¸˜o Alvo. Para os outros c dois casos. ca e Da mesma forma que para o lucro.

¸ O patching de um procedimento consiste basicamente em mover seu c´digo para uma se¸˜o de SPM. Cada referˆncia simb´lica resultante corresponde a ca e o uma entrada na tabela de reloca¸˜es do arquivo. decidiu-se por copiar o BB para a SPM. uma vez que ele poderia ser ´ atingido por BBs distintos e n˜o necessariamente pelo situado em uma a faixa de posi¸˜es vizinhas. o patching o a em arquivos-objeto reloc´veis tende a ser mais eficiente do que em a arquivos execut´veis. o a e ca alvo dos desvios incondicionais que redirecionam para e do espa¸o de c endere¸amento da SPM n˜o podem ser codificados como endere¸os c a c absolutos. alguns KB). o Por esta raz˜o. e em c c ca editar a tabela de s´ ımbolos de cada arquivo-objeto. Sempre que um BB ´ copiado. . necessitaria potencialmente do patching de co muitos deslocamentos de desvios condicionais no c´digo.g. Uma vez que o endere¸o final de cada se¸˜o c ca (no arquivo execut´vel) ´ desconhecido antes do tempo de liga¸˜o. No entanto. ca O patching de elementos de dados e de procedimentos ´ realizado e . de acordo com os casos c ilustrados na Figura 8. devido `s facilidades providas pelas reloca¸˜es a a co (MENDONCA. todas as referˆncias nesta tabela s˜o substitu´ ca e a ıdas por endere¸os efetivos. pois est´ atrelado ao tamanho e a da SPM (tipicamente. mantendo a seu c´digo na MP (apenas sobreescrevendo a posi¸˜o inicial por uma inso ca tru¸˜o de desvio incondicional e as posi¸˜es seguintes que correspondem ca co aos delay slots por n˜o-opera¸˜es. que posteriormente ser´ realocado o ca a para o espa¸o de endere¸amento da SPM. o c´digo do BB ´ ajustado tanto no espa¸o o o o e c de endere¸amento da MP como no da SPM. Note que o desperd´ de espa¸o de mem´ria total ıcio c o ocupado pelos BBs originais ´ marginal. que ´ muito menor do que o da MP e (tipicamente. Por outro lado. conforme ilustrado na Figura 8).spm. na ordem de MBs). em tempo de liga¸˜o. Cada BB mapeado para SPM tem seu c´digo o copiado para uma se¸˜o de SPM exclusiva (e. evita-se visitar os desvios condicionais que requerem ajuste de deslocamento. Durante reloca¸˜o e co ca linkedi¸˜o. O patching ´ realizado no n´ de arquivos-objeto reloc´veis e e ıvel a cada arquivo contendo um elemento de programa mapeado para SPM necessita de ajustes. entradas de reloca¸˜es que c e co originalmente apontavam para ele s˜o redirecionadas para apontarem a para sua nova se¸˜o de SPM. o patching de um BB n˜o ´ simples. atribui-se uma referˆncia simb´lica para a e e o posi¸˜o desejada.83 O esfor¸o para realizar o patching aumenta quando elementos de c c´digo s˜o divididos de procedimentos em BBs. Ao a co fazer isso.bb0) criada no ca arquivo. 2010). Ao inv´s disso. Embora um a e BB possua um unico ponto de entrada. Ap´s a c´pia.

84 conforme descrito por Mendon¸a (2010). c 4. ciente de SPM) corrige cada referˆncia simb´lica. dando origem ao c c arquivo execut´vel otimizado. a . mescla todas as se¸˜es de SPM (. a o ligador (instrumentado com um script modificado.*) e o co e as realoca para o espa¸o de endere¸amento de SPM.7 GERACAO DE SA´ ¸˜ IDA Depois que todos os arquivos-objeto s˜o submetidos ao patching.spm.

Para certos programas. Como as caches de referˆncia n˜o foram pr´-ajustadas. Zhang e Vahid (2003) reportam uma economia de 40% pelo simples ajuste de parˆmetros em uma cache configur´vel para a aplica¸˜oa a ca alvo. o a que n˜o aconteceria se a cache tivesse sido ajustada ` aplica¸˜o. supondo que a taxa de faltas na cache antes do o aumento de capacidade j´ era muito pr´xima de zero. Vahid e Najjar (2005) obtiveram diferen¸as de energia de quase 60% pela simples varia¸˜o do tamanho c ca de bloco de uma cache de dados. o qual est´ sendo ajustado para uma dada aplica¸˜o. Steinke et al. a a ca Considerando primeiramente t´cnicas OVB tendo arquiteturas e sem cache (UNAs) como arquitetura-alvo. e a e . a economia obtida ´ superestimada. Tal sensibilidade ıvel a ca o acarreta grande impacto no total de energia consumida pelo subsistema. Essa varia¸˜o no consumo de energia pode ser explicada pelo ca seguinte exemplo. Disto. pode-se deduzir que a economia resultante da aloca¸˜o em SPM ´ superestimada. aumentar a energia consumida por acesso. mas ao mesmo tempo. (2010) de 21%. o Quando a aloca¸˜o em SPM despreza o impacto da(s) cache(s) ca no subsistema de mem´ria. por exemplo. No entanto. Imagine um subsistema de mem´ria composto por o I-cache e MP.85 5 AJUSTE-FINO DE CACHES PARA AVALIACAO DA ¸˜ ˜ EM SPMS ALOCACAO ¸ O subsistema de mem´rias de uma arquitetura somente com o caches (FCA) ou de uma arquitetura baseada em cache (CBA) ´ muito e sens´ ` configura¸˜o das caches que o comp˜em. a resultando em redu¸˜o da energia total consumida no subsistema de ca mem´ria. Um a ca aumento na capacidade da cache pode. elas e a a a ca consomem mais energia. e FCAs como arquitetura de referˆncia. Quando e ca a t´cnica de aloca¸˜o em SPM ´ aplicada sobre a arquitetura-alvo. a e ca e SPM acaba por absorver boa parte da energia consumida pelas caches. o n´mero a o u de acessos ` MP j´ era pequeno. Verma e Marwedel (2007) de 20% e Egger et al. Se as o e caches da arquitetura de referˆncia n˜o est˜o ajustadas ` aplica¸˜o. Zhang. pois ca e absorveu parte do consumo de energia de uma cache n˜o-ajustada. elevando assim o consumo de energia da arquitetura de referˆncia utilizada para normaliza¸˜o dos resultados. i. (2002a) reportam uma economia m´dia e e de energia de 30%. induzem maior consumo de energia na cache e na MP). ´ de se esperar que este ajuste acabe a a e aumentando o total de energia consumida no subsistema de mem´ria.e. por isso. diminuir os acessos ` MP. pois espera-se que sejam alocados em SPM justamente os elementos de programa com maior taxa de faltas na cache (que.

algumas t´cnicas ignoram as diferen¸as entre as e e c arquiteturas-alvo e estabelecem uma compara¸˜o direta com uma t´cnica ca e proposta para uma arquitetura diferente da sua. deve-se esperar ganhos muito menores que aqueles e reportados. Desta forma ´ e poss´ avaliar adequadamente o impacto da granularidade de c´digo ıvel o e do tamanho da SPM no consumo de energia. o que n˜o ´ justo. A seguir. (2010) relatam. as caches de instru¸˜es e co de dados que resultam no menor consumo de energia. faz-se necess´ria a escolha apropriada da configua ra¸˜o das caches da arquitetura-alvo. Quando as arquiteturas-alvo s˜o CBAs. o Os ganhos s˜o menores mas — pode-se supor — superestimados. pois a as caches tamb´m n˜o foram otimizadas. este ca e espa¸o de projeto pode corresponder a uma ou a diversas configura¸˜es. ´ 5. (2007) relatam a economia m´dia de energia de 8% para dados. evidenciando o real impacto da t´cnica sobre o programa otimizado. favorecendo os ganhos da UNA. respectivamente. (2004) (CBA). sim. a ca mas. (2006) (UNA) relatam uma economia de energia de 24% sobre Angiolini et al. para cada programa. verdadeiramente significativos.86 o ganho da aloca¸˜o em SPM est´ superestimado. c e ca optou-se por estimar. c co obtidas pela varia¸ao de um ou mais parˆmetros da cache. ca As principais t´cnicas de ajuste-fino de mem´rias cache s˜o enue o a meradas em Viana (2006). 14% e 24% para c´digo. ca Por conta disso. Egger et al. Tal otimiza¸˜o dos ca parˆmetros da cache pode ser feita por meio de t´cnicas de ajuste-fino a e de caches (cache-tuning). Lee e Shin (2008) e e Egger et al. A captura c˜ a do padr˜o de acesso da aplica¸˜o ´ feita pelo processamento do seu trace a ca e de execu¸˜o. Dependendo da t´cnica. Egger.1 AS TECNICAS DE AJUSTE-FINO DE CACHES As t´cnicas de ajuste-fino das mem´rias cache (cache-tuning) e o procuram estimar o comportamento de um determinado espa¸o de c projeto de caches para uma aplica¸˜o. Por exemplo. de modo que os resultados obtidos ca n˜o sejam mascarados por conta de uma determinada configura¸˜o. Em sistemas com ca a caches pr´-otimizadas. superestimando os resultados. e Para evitar que a escolha arbitr´ria dos parˆmetros das caches a a de uma CBA favore¸a os ganhos obtidos atrav´s da aloca¸˜o em SPM. e a Al´m disso. pois a presen¸a de cache em uma CBA diminui o potencial a e c de otimiza¸˜o da SPM. as principais t´cnicas de ajuste-fino e . Cho et al.

. TRAIGER. 2007. 2003). HIRSCH. Estas t´cnicas s˜o mais interessantes. o comc e portamento de acertos e faltas para uma dada configura¸˜o. ´ SMITH. por meio da simula¸˜o ca ca da cache simultaneamente ` execu¸˜o do programa. uma vez que neste trabalho a n˜o se pretende propor nova t´cnica. a tamanho de bloco e associatividade. sendo os principais: capacidade da cache. HWU.. co e por´m.. VIANA et al. Estes dois grupos de t´cnicas. que simulam. diversos autores propuseram um terceiro grupo de t´cnicas. 1998) (CASCAVAL. As t´cnicas mais simples s˜o aquelas dirigidas pelo trace de e a endere¸os. 1995) (CONTE. GECSEI. 1989) (SUGUMAR. mas apenas adaptar uma das a e existentes. por este levar em considera¸˜o os trˆs parˆmetros enumerados ca e a anteriormente em uma passagem unica. sendo um ou mais fixos. ca Outro grupo de t´cnicas simula n˜o apenas o comportamento e a da cache mas sua intera¸˜o com o processador. permitem a avalia¸˜o de uma unica configura¸˜o de cache por e ca ´ ca vez e s˜o demasiadamente lentas. VIANA et al. 2006a) (VIANA. utilizando tamb´m o trace ´ e de endere¸os. PADUA. O conjunto de configura¸˜es de caches a ser simulado ´ c co e determinado pela restri¸˜o quanto aos valores m´ximos e m´ ca a ınimos de alguns parˆmetros da cache. optou-se por implementar e utilizar o m´todo ca e SPCE (VIANA. a grande maioria das t´cnicas n˜o permite a varia¸˜o e e a ca simultˆnea destes trˆs parˆmetros. nesta ordem (ZHANG. VAHID. o que torna seu uso proibitivo para a a explora¸˜o de um espa¸o de projeto contendo centenas ou at´ mesmo ca c e milhares de configura¸˜es de caches diferentes. 2007. 2008).87 de caches s˜o descritas muito brevemente. ao contexto da infraestrutura experimental. 1970) (HILL. denominadas de t´cnicas de e e passagem unica (MATTSON. ´ . PARAMESWARAN. IGNJA´ TOVIC. 2006. GORDON-ROSS et al. Por´m. co Na tentativa de solucionar este problema. 2003) (JANAPSATYA. GORDON-ROSS et al. c Para o ajuste-fino das mem´rias cache a serem utilizadas na o configura¸˜o experimental.. pois permitem a simula¸˜o e a ca de um conjunto de caches de uma unica vez. 2008). ABRAHAM. a partir de uma sequˆncia de acessos. 2006. caso em a e a que possivelmente se far´ necess´ria mais de uma simula¸˜o para a a a ca cobertura de todo o espa¸o de projeto considerado. realizada por um a ca simulador de conjunto de instru¸˜es.

e fornecido ` ferramenta ca a por comunica¸˜o entre processos. e e ´ 5. e a o . (2008) n˜o apresenta ina sumos suficientes para viabilizar sua implementa¸˜o. Em sua tese de ca doutorado (VIANA. Estas lacunas somente foram preenchidas por meio de 1 CACTI ´ um modelo f´ e ısico de mem´rias cache. Uma estrutura de tabela em m´ltiplas camadas armazena u o n´mero de acertos computados ao longo da execu¸˜o da t´cnica. usando a ca estimativas de energia obtidas do pacote CACTI 5. 2008). o modelo do CACTI permite a estimativa de uma s´rie de atributos e temporais. para cada endere¸o αi do trace. todas as configura¸˜es poss´ c co ıveis dentro do espa¸o de projeto para as quais o acesso ao endere¸o resulta c c em acerto..1). enumerados anteriormente. Por exemplo. c a O trace de endere¸os ´ obtido via simulador (modelo execut´vel) para o c e a processador-alvo MIPS (descrito na Se¸˜o 6. valores de energia s˜o computadas para cada configura¸˜o de cache. 2007) (VIANA et al. SPM e DRAM. Uma vez que o trace todo foi analisado. o algoritmo mostrado em Gordon-Ross et al. energ´ticos e de ´rea desta mem´ria. e u ca e uma pilha armazenando os endere¸os j´ processados auxilia no c´lculo c a a do n´mero de conflitos.88 ´ 5.. a configura¸˜o de melhor eficiˆncia energ´tica ´ ca e e e selecionada. diversas dificulca e dades tiveram que ser vencidas. 2006) (GORDONıvel ROSS et al.. ca Para esta implementa¸˜o do m´todo de Viana. foi feita uma implementa¸˜o ca do m´todo SPCE como um programa standalone C++. 2006). As restri¸˜es de e co espa¸o de projeto s˜o passadas como argumentos via linha de comando.31 (THOZIYOOR et al. Viana n˜o apresenta nenhum algoritmo e os a poucos exemplos demonstram-se insuficientes para preencher as lacunas deixadas pelo algoritmo descrito em seus outros trabalhos. Finalmente. Utilizando um o conjunto de mais de 30 parˆmetros de entrada para a caracteriza¸˜o da mem´ria a ca o desejada.3 IMPLEMENTACAO DO METODO SPCE ¸˜ Com base na literatura dispon´ (VIANA. tamanho m´ a ınimo e m´ximo de a bloco e maior grau de associatividade permitido). 2008) combinado com o n´mero de acertos e faltas derivados da u tabela.2 O METODO SPCE Dados um trace de mem´ria e restri¸˜es de espa¸o de projeto o co c (tamanho m´ ınimo e m´ximo de cache. o m´todo SPCE idene tifica. (2007) e Viana et al. o que ´ usado para a determina¸˜o de acerto u e ca ou falta para o acesso. Mais detalhes sobre o m´todo SPCE encontram-se no Apˆndice A.

A causa a n˜o foi identificada pelos autores at´ o presente momento. i. e e a a e revela que a explica¸˜o para tal rapidez encontra-se nos programasca alvo escolhidos. Uma a opera¸˜o de busca ´ realizada para cada endere¸o acessado. Viana (2006) n˜o apresenta valores a a fact´ ıveis nem o erro causado por esta restri¸˜o. (2007) relatam que a a amostragem de apenas 3% do total de endere¸os (usando as taxas c ι = 4/θ = 128. o que pode ca e c tomar um tempo consider´vel. a e Para a segunda sugest˜o. independentemente da taxa considerada. ca ca Um problema que atinge n˜o s´ o m´todo SPCE. a ca A explica¸˜o para tal aumento no tempo de execu¸˜o ´ porque. Para a primeira sugest˜o. NAJJAR. Para alguns e programas de benchmark relatados. O m´todo ´ experimentado sobre um conjunto de e e 9 programas do benchmark Powerstone (SCOTT et al. 1998). pode ser enquadrada como t´cnica de c u e ajuste-fino de passagens m´ltiplas (uma para cada cache a ser avaliada). (2008) uma acelera¸˜o de quase 15 vezes ca (VIANA et al. 2008) em rela¸˜o ` ferramenta Dinero2 (HILL et al. ou o limite do tamanho da pilha. u .1 do presente ca trabalho) demanda um tempo de execu¸˜o muito maior. os θ seguintes s˜o ignorados. Gordon-Ross et al. Os e e ca autores relatam em Viana et al. passa a falsa sensa¸˜o de que a ca e ca t´cnica ´ extremamente r´pida. uma enorme gama de endere¸os distintos c s˜o processados e necessitam ser armazenados em uma pilha. a Para contornar estas limita¸˜es..89 dedu¸˜o e compara¸˜o com os exemplos apresentados. A aplica¸˜o sobre a a ca programas mais realistas (como os relatados na Se¸˜o 6. ca a 1993) e uma acelera¸˜o de quase 2 vezes com rela¸˜o ` uma heur´ ca ca a ıstica de ajuste-fino (ZHANG. dependendo do tamanho da pilha. VAHID. Exemplos ca destes tempos s˜o apresentados no final desta se¸˜o. e o ι = 64/θ = 2048 ´ a que apresenta o melhor resultado. 2005). mas todos a o e os m´todos de ajuste-fino de caches. e c a assim sucessivamente. contudo. Viana (2006) prop˜e duas alco o ternativas: uma amostragem (ι/θ ) do trace de endere¸os. Uma an´lise mais detalhada. Isso tudo. Para n˜o comprometer de nenhuma maneira a estimativa do m´a e 2 Dinero ´ uma conhecida ferramenta dirigida por trace para o c´lculo das taxas e a de acertos e faltas de uma determinada configura¸˜o de cache.. aliado ao baixo tempo de execu¸˜o m´dio (120s). por´m.. que s˜o programas extremamente pequenos e r´pidos. o uso de amostragem levou a erros consider´veis. ca A op¸˜o adotada pelo presente trabalho n˜o foi nem uma nem ca a outra. ´ a velocidade de execu¸˜o. ca ca e para programas muito grandes. s˜o c a processados ι endere¸os sequenciais. ι = 16/θ = 512 e ι = 64/θ = 2048) conduz a resultados m´dios que diferem por apenas 4% do valor ´timo. Para a explora¸˜o de ca ca espa¸o de projeto contendo m´ltiplas caches.e. Dentre estas taxas.

para o programa basicmath. ´ poss´ e ıvel normalizar o consumo das primeiras sobre o das ultimas e estimar o ´ impacto do ajuste-fino de caches na economia de energia para o espa¸o c de projeto considerado. o ajuste da I-cache levou 2 dias e 15 horas. e quase 19 horas. e e menor e maior consumo de energia — para cada programa.90 todo. tamanho de bloco). Para o programa fft. O tamanho de bloco variou entre 8B e 32B. o ajuste-fino da I-cache e da D-cache demoraram.5 IMPACTO DO AJUSTE-FINO NA ECONOMIA DE ENERGIA O algoritmo de ajuste-fino permite a estimativa do consumo de energia de cada uma das caches do espa¸o de projeto considerado. E. Em m´dia.1. 3 dias e 15 horas. Mesmo assim. com todos os valores permitidos para cada e um dos trˆs parˆmetros considerados pela t´cnica SPCE. co a associatividade. para a associatividade. o ajuste-fino de certos programas levou muito tempo. optou-se por paralelizar o algoritmo utilizando diretivas OpenMP.4 DETERMINACAO DAS CACHES PRE-AJUSTADAS ¸˜ O espa¸o de projeto considerado para o pr´-ajuste das mem´rias c e o cache ´ ilustrado na Tabela 3. Por exemplo. variou entre 1K e 8K. co respectivamente. apresentado na Figura 9. Estes tempos foram medidos em uma m´quina com quatro-n´cleos. a economia de energia obtida pelo ajuste-fino foi de e 88% para a I-cache e de 80% para a D-cache. 2001) para o nodo tecnol´gico (technology node) CMOS de 90nm. considerou-se desde o mapeamento direto (1) at´ 8-vias.. e A Tabela 4 apresenta os parˆmetros de configura¸˜o obtidos a ca do ajuste-fino das caches de instru¸˜es (I-cache) e dados (D-cache) co para cada programa-alvo do benchmark MiBench (GUTHAUS et al. As menores o redu¸˜es foram obtidas para a D-cache de FFT e IFFT : 38% e 37%. respectivamente. A capacidade e a e da SPM. onde os tamanhos de cache e de bloco s˜o expressados em bytes. a u ca ´ 5. ca ca 5. Mais sobre os programas-alvo e a a configura¸˜o experimental utilizada encontra-se na Se¸˜o 6. Estes resultados corroboram a necessidade do ajuste- . expressa em bytes (B). descrita em maiores detalhes na Se¸˜o 6. A maior redu¸˜o foi obtida ca para a I-cache do programa basicmath (pr´ximo de 100%).1.e. e o da D-cache levou 12 horas. c Determinando-se as caches de melhor e pior eficiˆncia energ´tica — i. As o configura¸˜es s˜o representadas por uma tupla (capacidade da cache.

8 .16. 8 .2w) (8K. 8 .2w) (8K. 8 .1w) (8K.4w) (1K. 8 .1w) (4K.1w) (1K. a Capacidade (B) Tamanho de bloco (B) Associatividade 1K 8 1 2 2K 16 4 4K 8K 32 8 Tabela 4: Resultado do ajuste-fino das mem´rias cache o Configura¸˜o ca Programa basicmath bitcount qsort susan edges susan smoothing cjpeg stringsearch dijkstra blowfish enc blowfish dec rijndael enc rijndael dec sha crc32 fft ifft adpcm code adpcm decode gsm toast gsm untoast I-cache (4K.1w) D-cache (1K.2w) (4K. 8 . 8 .1w) (1K.2w) (8K. 8 .2w) (1K.1w) (4K. 8 . 8 .2w) (1K. 8 .16. 8 .1w) (2K.1w) (8K. 8 .2w) (1K.2w) (1K. 8 . 8 .2w) (2K.16.2w) (4K.2w) (8K. 8 . 8 . 8 . 8 . 8 .1w) (4K.1w) (4K. M´x.16.2w) (4K.16. 8 . 8 .2w) (8K. 8 .1w) (8K. 8 .16.2w) (2K. 8 .91 Tabela 3: Espa¸o de projeto considerado para ajuste-fino das mem´rias c o cache Min.1w) (1K.16. 8 .1w) (2K.1w) (1K.1w) (4K. 8 . 8 .16.1w) CT 32K 2K 16K 16K 4K 16K 32K 16K 16K 16K 16K 32K 2K 8K 32K 32K 8K 8K 8K 16K . 8 .1w) (2K.1w) (4K.1w) (4K.2w) (4K.1w) (1K.1w) (1K.2w) (8K. 8 .1w) (8K. 8 . 8 .1w) (2K.

I-cache Maior economia .Maior economia de energia (normalizada para a configuração de pior eficiência energética) 90% 80% 70% 60% 50% 40% 30% 20% 10% 0% 100% Maior economia .D-cache 92 Figura 9: Impacto do ajuste-fino na economia de energia das caches de instru¸˜es e dados co .

i. equivalente em termos de taxa de faltas `quelas a previamente ajustadas. s˜o certamente ca o a menores do que aquelas avaliadas em sistemas com caches n˜o-ajustadas. ıda a ca Assim sendo.e. c ca ca ´ 5. o Para alguns casos. considera-se que a taxa de faltas e a capacidade de uma cache s˜o inversamente proporcionais. dividido pelo e u n´mero total de acessos para ler instru¸˜es ou ler/escrever dados: u co mI + LS × mD (5.1) 1 + LS Por simplicidade. Como a T-cache u deve transferir a mesma quantia de bytes que I-cache e D-cache juntas.6 CALCULO DA CACHE UNIFICADA EQUIVALENTE Para correlacionar as capacidades da SPM e das caches pr´e ajustadas. = mD ×CD . respectivamente. ocasionado mais acessos aos n´ ıveis superiores da hierarquia de mem´ria. uma quantia consider´vel dessa economia — sen˜o toda ela a a — teria sido atribu´ intuitiva e indevidamente ` aloca¸˜o em SPM. Ent˜o. Seja LS a fra¸˜o do n´mero de instru¸˜es executadas ca u co que representam instru¸˜es de carga (load ) e escrita (store).4. Sejam mI and mD as taxas de faltas locais da I-cache e D-cache.2. kD e kT podem ser interpretadas como a m´dia e do n´mero de bytes transferidos de ou para a MP.93 fino previamente ` aloca¸˜o em SPM. tem-se kT = kI + kD . o que leva a: CT = CI × mI +CD × mD mT (5.4. como ser´ mostrado na Se¸˜o 6. medidas ap´s o ajuste-fino. co a a taxa de faltas combinada ´ o n´mero total de faltas. a mT = kI kD kT = mI ×CI . Em sistemas sem o pr´-ajuste a ca e das caches. Tal capacidade. denotada por CT . o pr´-ajuste a ca e diminui o espa¸o de otimiza¸˜o a ser explorado pela aloca¸˜o em SPM.2) . a que acabam por consumir mais energia por acesso e sofrem mais faltas. ´ calculada e como segue. ´ conveniente definir a capacidade de uma cache unificada e equivalente (T-cache). ´ preciso ter sempre em mente que as economias e apresentadas na Se¸˜o 6. = mT ×CT As constantes kI .

. obtidas a partir das Equa¸˜es 5.2 para co cada programa.94 A ultima coluna da Tabela 4 descreve as capacidades das caches ´ equivalentes unificadas.1 e 5.

uma implementa¸˜o reduzida da ca biblioteca padr˜o da linguagem C. ıvel O ambiente de simula¸˜o utilizado consistiu de um modelo execa cut´vel do processador e um modelo do subsistema de mem´ria. de Mendon¸a e Daniel Pereira Volpato. que previne otimiza¸˜es que rea ca co sultem em aumento do tamanho de c´digo. o profiler e o modelo parametriz´vel do subsistema de mem´ria1 . ca e o bem como da granularidade de c´digo. Os principais parˆmetros desta mem´ria s˜o: CMM = 128MB. Tamb´m permitiu a estimativa do consumo e de energia dinˆmica de cada componente — por conseguinte. caches de instru¸˜o e de dados (n´ ca ıvel 1) e. Os arquivos-objeto reloc´veis foram produzidos utilizando o coma pilador cruzado (cross-compiler ) gcc (vers˜o 4. do suba sistema de mem´ria como um todo. c . 2004)) gera o trace de co endere¸os acessados. a qual ´ a mesma de outros trabae lhos. (2006). A compila¸˜o co a ca utilizou o parˆmetro de otimiza¸˜o -Os. 2007).1) combinado com a a biblioteca newlib (RedHat Inc.1 CONFIGURACAO EXPERIMENTAL ¸˜ Para a avalia¸˜o do impacto do pr´-ajuste das mem´rias cache. 2010). como Deng et al. utilizando os seguintes componentes: uma mem´ria principal o o (MP) externa (off-chip). Para gerar o os arquivos execut´veis a partir dos reloc´veis. opcionalmente. utilizou-se o linkeditor a a ld dispon´ no pacote GNU Binutils (BINUTILS.95 6 VALIDACAO EXPERIMENTAL E RESULTADOS ¸˜ 6. Lee e Shin (2006) e Egger et al. com exce¸˜o de barramentos de o ca interconex˜o.. Este modelo (pr´-validado) a o e permitiu a composi¸˜o de distintas arquiteturas (do subsistema de meca m´ria). utilizou-se da seguinte infraeso trutura.4. Egger. a o a 1 Ferramenta implementada por Rafael Westphal. uma SPM. (2009). o qual serviu de entrada para os seguintes artefac tos computacionais: o algoritmo de ajuste-fino. pr´pria para sistemas embarcados. a Como MP. utilizou-se a biblioteca soft-float para co emular estas instru¸˜es por outras de matem´tica inteira. assumiu-se o uso de uma mem´ria off-chip Micron o MT48H8M16LF low-power SDRAM. a o Como o modelo execut´vel do processador (descrito abaixo) n˜o suporta a a instru¸˜es de ponto-flutuante. Alexandre Keunecke I. O a o modelo execut´vel do processador MIPS (um simulador do conjunto de a instru¸˜es gerado pela ADL ArchC (RIGO et al. uma escolha apropriada para o sistema embarcados com capacidade limitada de mem´ria.

Lee e Shin (2008) e Egger et al. Egger.2 GERACAO DOS EXPERIMENTOS ¸˜ O conjunto de programas-alvo consistiu-se de 20 programas pertences a todas as seis classes de aplica¸˜es do benchmark Mibench co (GUTHAUS et al. ´ apresentado na segunda coluna da Tabela 6. 2008). avaliou-se a energia consumida por duas arquiteturas de mem´ria distintas. para um nodo tecnol´gico de 90nm. considera-se o maior deles. Os valores o de energia e latˆncia modelados foram os mesmos relatados naqueles e trabalhos — os quais. 6. 2001)2 . O tamaca ca a nho do arquivo execut´vel de cada programa (inclu´ a ıdas as bibliotecas est´ticas).. do mesmo benchmark. a No caso de a I-cache e a D-cache possu´ ırem tamanhos de bloco diferentes. (2010) para uma mem´ria diferente.6. a Para as mem´rias cache e SPM. A rela¸˜o dos programas bem como uma ca breve descri¸˜o de sua fun¸˜o s˜o apresentados na Tabela 5. Esta organiza¸˜o permite que um bloco seja ca transferido das caches sempre de uma unica vez. (2007). 2001). coincidentemente. quando compilado na infraestrutura mencionada anteriora mente.. empregouo ca se uma FCA (com I-cache. Para cada programa. D-cache e MP externa) como arquitetura de mem´ria de referˆncia (reference memory architecture .3 (THOZIYOOR o et al. Kannan et al. Os parˆmetros e a de entrada aplicados em cada programa foram retirados dos casos de teste correspondentes. Ao cono e tr´rio dos trabalhos anteriores.66GHz com 4GB de mem´ria o principal.e. rodando o sistema operacional Ubuntu GNU/Linux (kernel 2..31. 8V. a largura de banda da MP e a largura do barramento de interconex˜o a da MP com o processador s˜o do mesmo tamanho do bloco das caches. os parˆmetros dependentes de o a tecnologia (consumo de energia por acesso e tempo de acesso) foram obtidos atrav´s do modelo f´ e ısico de mem´rias CACTI 5. a infraestrutura de compilador cruzado (cross-compiler ) e simulador de conjunto de instru¸oes utilizada impediu o profiling de alguns dos c˜ programas do benchmark Mibench (GUTHAUS et al.. . adotou-se uma referˆncia particular para a e 2 Apesar de a t´cnica utilizada ser capaz de realizar a aloca¸˜o em SPM para todos e ca os benchmarks propostos. e barramento da mem´ria operando a 100MHz.96 VDD =1. o Considera-se que a MP ´ organizada como uma mem´ria larga — e o i. sem a necessidade de ´ acessos extras ` MP. 32-bit). (2009). s˜o tamb´m os mesmos adoa e tados por Cho et al. Para fins de normaliza¸˜o.REF). o Os experimentos foram realizados em uma m´quina com procesa sador Intel Xeon E5430 (quad-core) 2. denominados large.

a O mesmo que o anterior. c˜ 97 . a Aplica a Inversa da Transformada R´pida de Fourier sobre um arranjo de dados. Aplica a Transformada R´pida de Fourier sobre um arranjo de dados. Usa o cifrador blowfish para descriptografar blocos. a e e Usa o modo para bordas. c˜ a Procura por certas palavras em frases. Pacote para reconhecimento de bordas e cantos em imagens de ressonˆncia magn´tica do c´rebro.Tabela 5: Descri¸˜o dos programas de benchmark utilizados ca Programa Descri¸˜o ca basicmath bitcount qsort susan (edges) susan (smoothing) jpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rjindael (dec) sha crc32 FFT IFFT ADPCM (enc) ADPCM (dec) GSM (toast) GSM (untoast) S´rie de c´lculos matem´ticos simples. sem sensibilidade ` caixa (case insensitive). a Realiza uma Verifica¸ao de Redundˆncia C´ c˜ a ıclica (Cyclic Redundancy Check ) sobre um arquivo. a Codifica uma amostra de voz usando a Modula¸ao Diferencial Adaptativa por C´digo de Pulsos c˜ o (ADPCM). Aplica o algoritmo de dispers˜o (hashing) SHA (Secure Hash Algorithm). exceto que utiliza o modo de suaviza¸ao. c˜ c˜ Usa o algoritmo quick sort para ordenar um grande arranjo de strings. O mesmo que o anterior. sem suporte usual de hardware em sistemas embarcados. Usa o cifrador rijndael para criptografar blocos. a Aplica o algoritmo de Dijkstra para caminho de custo m´ ınimo sobre um grafo grande. c˜ Codifica uma amostra de voz usando o padr˜o GSM (Global Standard for Mobile). e a a Testa as opera¸oes de manipula¸ao de bits do processador. Usa o cifrador blowfish para criptografar blocos. c˜ Compacta¸ao de imagens usando o algoritmo JPEG de compress˜o com perda de dados. exceto que trata-se da descodifica¸ao. O mesmo que o anterior. Usa o cifrador rijndael para descriptografar blocos. exceto que trata-se da descodifica¸ao.

foram e avaliadas 6 varia¸˜es da CBA. a a como mostram as ultimas cinco colunas da Tabela 6. Para cada programa.2.98 cada programa de benchmark. 6.PRA) ou aloca¸˜o de blocos b´sicos (basic blocks allocation ca a BBA) — e para as 6 diferentes capacidades de SPM. 1 CT . 1997). os mapeamentos ´timos foram procurados o sob dois cen´rios distintos — aloca¸˜o de procedimentos (procedure a ca allocation . deve-se correlatar a economia ca obtida da aloca¸˜o em SPM com propriedades do programa. submeteram-se todos os programas selecionados ao profiler para os dados de entrada mencionados na Se¸˜o 6. e que n˜o necessita de hardware dedicado. Para extrair estas propriedades de programa. 1 CT . a qual considera como candidatos tanto elementos de c´digo como o dados est´ticos. Para uma avalia¸˜o apropriada. Como arquitetura de mem´ria sob avalia¸˜o o ca (memory architecture under evaluation . a simples avalia¸˜o da economia m´dia para um conjunto de programas qualquer ca e seria muito limitada e question´vel. uma vez que os resultados poderiam a ser influenciados pela escolha desse conjunto. ca A primeira propriedade extra´ a partir de profiling foi o percenıda tual de acessos que s˜o acomod´veis em uma determinada capacidade.e.3 CARACTERIZACAO DOS PROGRAMAS-ALVO ¸˜ Como o impacto da aloca¸˜o em SPM na redu¸˜o de energia ´ ca ca e fortemente dependente das propriedades dos programas-alvo. a A solu¸˜o ´tima do Problema Alvo de Otimiza¸˜o (formalizado ca o ca no Cap´ ıtulo 3) foi encontrada pelo algoritmo MinKnap (PISINGER. utilizou-se uma CBA que consiste na adi¸˜o de uma SPM ` REF. de modo ca a fornecer informa¸ao util aos arquitetos de projeto e desenvolvedores c˜ ´ de ferramentas de automa¸˜o de projeto eletrˆnico (Eletronic design ca o automation — EDA).EVA). O 8 4 2 valor de CSPM para cada programa ´ apresentado na Tabela 7. e Para cada programa. 1 CT . a SPM coexiste com ca a as caches pr´-ajustadas e a MP externa. independentemente de sua origem (da aplica¸˜o ou de a ca bibliotecas). Para encontrar tais mapeamentos. com parˆmetros de cache pr´-ajustados a e conforme a Tabela 4. determinadas pelo dimensionamento da co capacidade da SPM (CSPM ) como m´ltiplo da capacidade (CT ) da cache u 1 equivalente unificada (T-cache): 16 CT . i. CT e 2CT . empregou-se a abordagem NOB descrita nos Cap´ ıtulos 3 e 4. ´ Os valores claramente indicam que os programas apresentam hot .

0% 100.9% 72.9% 91.5% 94.7% 29.9% 57.9% 78.0% 98.2% 93.8% 90.5% 95.7% 86.6% 91.5% 64.8% 99.6% 44.0% 84.5% 93.4% 98.1% 96.0% 34.2% 67.0% 98.2% 88.3% 99.6% 93.9% 44.0% 96.4% 93.0% 95.5% 54.9% 94.9% 82.8% 88.6% 91.0% 99.5% 98.0% 90.9% 95.5% 100.0% 99.3% 72.0% 100.2% 88.9% 97.1% 68.4% 76.4% 88.6% 85.Tabela 6: Percentual de acessos acomod´veis em diferentes capacidades de uma mem´ria qualquer a o Capacidade da mem´ria (KB) o Tamanho 138KB 114KB 170KB 193KB 193KB 241KB 128KB 176KB 38KB 38KB 143KB 143KB 116KB 112KB 147KB 147KB 112KB 112KB 177KB 177KB 172KB 66.1% 40.4% 75.5% 29.5% 99.4% 96.0% 94.8% 95.2% 98.3% 99.3% 94.0% 70.5% 72.9% 58.8% 97.3% 65.5% 88.8% 85.4% 98.9% 99.0% 94.5% 96.6% 34.5% 98.4% 95.0% 98.4% 94.5 1 2 4 8 basicmath bitcount qsort susan (edges) susan (smoothing) cjpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rijndael (dec) sha crc32 fft ifft adpcm (enc) adpcm (dec) gsm (toast) gsm (untoast) M´dia e .8% 100.3% 97.0% 97.0% 57.0% 46.9% 78.0% 93.9% 31.0% 100.7% 52.0% 96.3% 99 Programa 0.3% 100.2% 92.7% 100.4% 65.7% 100.4% 76.0% 88.2% 94.4% 100.2% 68.3% 97.8% 54.1% 75.5% 99.2% 97.5% 66.3% 100.7% 53.

100 Tabela 7: Capacidade da SPM utilizada para cada configura¸˜o e ca programa CSPM (B) Programa basicmath bitcount qsort susan (edges) susan (smoothing) jpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rjindael (dec) sha crc32 FFT IFFT ADPCM (enc) ADPCM (dec) GSM (toast) GSM (untoast) CT 16 2K 128 1K 1K 256 1K 2K 1K 1K 1K 1K 2K 128 512 2K 2K 512 512 512 1K CT 8 4K 256 2K 2K 512 2K 4K 2K 2K 2K 2K 4K 256 1K 4K 4K 1K 1K 1K 2K CT 4 8K 512 4K 4K 1K 4K 8K 4K 4K 4K 4K 8K 512 2K 8K 8K 2K 2K 2K 4K CT 2 16K 1K 8K 8K 2K 8K 16K 8K 8K 8K 8K 16K 1K 4K 16K 16K 4K 4K 4K 8K CT 32K 2K 16K 16K 4K 16K 32K 16K 16K 16K 16K 32K 2K 8K 32K 32K 8K 8K 8K 16K 2CT 64K 4K 32K 32K 8K 32K 64K 32K 32K 32K 32K 64K 4K 16K 64K 64K 16K 16K 16K 32K .

s˜o relatados e a a i∈H i=1 nas demais colunas da Tabela 8. m ´ independente da granularidade de c´digo o ¯ e o selecionada. Pode ser observado. pois concentram a maior parte dos acessos em uma capacidade muito pequena de mem´ria. e a u H = {Di | ai > a + 3σ } ¯ n (6. m= ¯ (∑n ai × mi ) i=1 (∑n ai ) i=1 (6. em m´dia.101 spots. conforme a Equa¸˜o 6. i. Estas evidˆncias a e s˜o confirmados por tabela similar exibida em Menichelli e Olivieri a (2009). como estes trechos frequentemente acessados podem ser alocados em SPMs de capacidade relativamente pequena.2. que o programa crc32 exibe a maior frequˆncia de hot spots combinado com uma das menores taxas de e . respectivamente. por exemplo. do tamanho e do programa. outro assumindo blocos b´sicos (BBA). a ca ¯ a m´dia e o desvio padr˜o do n´mero de acessos. Em outras palavras. Para 16 dos 20 programas analisados. avaliaram-se os elementos cujo n´mero de acessos ´ muito superior ao n´mero m´dio u e u e de acessos. Diante da variedade de programas e dom´ ınios de aplica¸˜o.1) Para capturar as propriedades dependentes das granularidades de c´digo. Como a taxa m´dia de faltas dos BBs e que formam um procedimento deve ser equivalente ` taxa de faltas do a pr´prio procedimento. sem a necessidade de alterar dinamicamente sua aloca¸˜o. o que corresponde a 2. onde a e σ s˜o.1 e reportada ¯ ca na segunda coluna da Tabela 8. h = ( ∑ ai )/( ∑ ai ). estes ca resultados indicam que programas contendo hot spots n˜o apenas s˜o a a bastante comuns. para outra implementa¸˜o da biblioteca libc (que n˜o a newlib) ca a e para um menor conjunto de programas.2) O n´mero absoluto de hot spots (|H|) e sua frequˆncia de ocoru e rˆncia. Para identica a ficar os elementos considerados hot spots de um programa. Outra propriedade extra´ foi a taxa de faltas global dos canıda didatos (m) para cada programa. para cada um dos cen´rios.3%. realizou-se profiling adicional para dois cen´rios distintos: o a um assumindo procedimentos (PRA) como elementos candidatos para aloca¸˜o em SPM.e. dada pela Equa¸˜o 6. pelo o menos 90% dos acessos poderiam acontecer no espa¸o de endere¸amento c c de uma SPM de 4KB. ca a Tabela 6 apresenta evidˆncias de que a aloca¸˜o NOB ´ provavelmente e ca e uma abordagem pragm´tica para muitos programas.

7% 65.1% 45.50% 2.5% 67.7% 72.6% 46.2% 69.3% 24. N´mero de elementos candidatos classificados como hot u spots.0% 42.32% 0.75% 8.9% 57.9% 92.8% 93.54% 0.0% 56.8% 64.2% 95.4% 61.84% 1.5% 71.6% Taxa de faltas global dos candidatos.03% 2.09% 2.7% 46.6% 79.5% 65.42% 0.09% 2.5% 37.1% 95. Frequˆncia de ocorrˆncia dos elementos candidatos clase e sificados como hot spots.45% 0.7% 76.59% 2.3% 57.88% 2.1% 60.9% 84.0% 66.22% 0.8% 93.5% 65.7% 89.7% 85.6% |H| 4 2 4 2 1 4 1 1 2 2 1 1 1 1 4 4 1 1 2 1 h 62.0% 98.3% 63.6% 62.28% 5.6% 61.10% 0.5% 31.5% 38.00% |H| 11 8 8 12 1 14 2 5 2 2 4 3 7 4 11 11 7 6 3 11 h 47.102 Tabela 8: Propriedades extra´ ıdas para caracteriza¸˜o dos programasca alvo BBA PRA Programa basicmath bitcount qsort susan (edges) susan (smoothing) cjpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rijndael (dec) sha crc32 fft ifft adpcm (enc) adpcm (dec) gsm (toast) gsm (untoast) onde: m: ¯ |H|: h: m ¯ 5.00% 1.10% 5.8% 62. .40% 0.98% 2.7% 84.

seus distintos n´ a ca ıveis de localidade conduzem a padr˜es de economia muito diferentes. o a Tamb´m o espa¸o ocupado em SPM. Esses e os demais valores s˜o a ilustrados na Figura 11. A economia corresponde a uma redu¸˜o de energia. respectivamente. a economia variou bastante com o tamanho da SPM. usando abordagem PRA. Ao todo.4. Os valores m´ ınimo e m´ximo de economia m´dia observada a e foram de 15% a 33% para PRA.e. A (taxa de) ocupa¸˜o da SPM pode ser determinada a ca partir dos valores normalizados. a co 6. sha. Todos os valores de energia reportados referem-se apenas ao subsistema de mem´ria (e n˜o a valores totais do sistema). i. taxa de faltas. foram avaliados 240 casos (20 programas × 6 capacidades de SPM × 2 cen´rios de a aloca¸˜o.4 ANALISE DOS RESULTADOS A energia consumida pelo subsistema de mem´ria em cada caso. o normalizada para a arquitetura de mem´ria de referˆncia.4. Como ser´ mostrado na Se¸˜o 6. 39 e 94 pontos percentuais. ´ 6. uma das maiores taxas de faltas. 39. O aumento de economia proporcionado pelo dimensionamento da SPM para estes programas. normalizado para sua cae c pacidade (wN = wEVA /CSPM ). Apesar de mostrar uma frequˆncia igualmente alta de hot spots. .1 Sensibilidade da economia ao dimensionamento da SPM Olhando-se simplesmente para a m´dia calculada para o conjunto e de programas. e apresentada na Tabela 9. susan (smoothing) e adpcm (dec). pol´ ıtica de aloca¸˜o. ca Os valores m´dios de economia de energia e taxa de ocupa¸˜o para e ca cada capacidade de SPM s˜o apresentados graficamente na Figura 10. ocupa¸˜o = wN × 100. ´. taxa de ocupa¸˜o ca ca da SPM. ´ dada por o e e EN = EEVA /EREF . a Diversos aspectos destes resultados — relacionados ao dimensionamento da SPM.103 faltas. a qual ca ca pode ser determinada a partir dos valores normalizados (economia = (1 − EN ) × 100). conforme varia-se o o tamanho da SPM. que apresenta a menor e a maior economia. — s˜o analisados nas se¸˜es subsequentes. e de 17% a 30% para BBA. e o programa sha apresenta. para os programas stringsearch. Entretanto. e de 25. ´ apresentado na Tabela 10 para estes e mesmos casos. contudo. a economia n˜o varia tanto de acordo com o tamanho a da SPM. conforme pode ser observado na Figura 10. etc.

97 0.99 0.79 0.93 CT 8 0.78 0.98 0.74 0.72 0.99 0.89 0.71 0.72 0.72 0.79 0.48 0.92 0.95 0.90 0.49 0.66 0.33 0.92 0.28 0.81 0.05 0.22 0.95 0.92 0.73 0.72 0.79 0.80 EN (PRA) 104 CT 4 0.84 0.84 0.91 0.28 0.45 1.79 0.83 0.87 1.91 0.11 0.05 0.29 0.96 0.71 0.93 0.99 0.97 0.80 0.00 0.68 0.96 0.83 0.91 0.92 0.88 0.78 0.85 0.99 0.84 0.80 0.10 0.04 0.79 0.96 0.08 0.91 0.69 0.79 0.30 0.95 0.95 0.00 0.73 0.40 0.40 0.73 0.10 0.04 0.55 0.10 1.78 0.99 0.67 0.58 0.99 0.76 M´dia e 0.92 0.04 0.64 0.99 0.86 0.91 0.63 0.95 0.73 0.84 0.83 0.70 basicmath bitcount qsort susan (edges) susan (smoothing) cjpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rijndael (dec) sha crc32 fft ifft adpcm (enc) adpcm (dec) gsm (toast) gsm (untoast) CT 16 0.72 0.91 0.99 0.39 0.00 0.86 1.87 1.99 0.75 1.00 0.87 0.75 CT 2 0.78 0.69 0.83 0.72 0.99 0.87 0.99 0.40 0.92 0.04 0.67 .80 0.90 0.47 0.09 0.69 0.76 0.71 0.92 0.23 0.21 0.96 0.91 0.89 0.85 CT 8 0.73 0.98 1.10 0.92 0.86 0.91 0.75 2CT 0.83 0.30 0.94 0.91 0.00 0.22 0.86 0.78 0.Tabela 9: Energia normalizada para a configura¸˜o de cache pr´-ajustada ca e EN (BBA) Programa CT 0.06 0.44 0.87 0.95 0.92 1.11 0.99 0.85 0.83 0.78 0.90 0.79 0.85 0.87 CT 4 0.23 0.05 0.04 0.89 0.86 0.78 0.95 0.71 CT 16 0.79 0.83 0.56 0.99 0.99 0.72 0.81 0.94 0.86 0.92 0.06 0.91 0.78 0.75 0.91 0.70 0.52 0.91 0.97 0.87 0.79 0.78 0.20 0.49 0.84 0.92 0.84 0.91 0.95 0.84 0.11 0.92 0.84 0.88 0.45 0.69 CT 2CT 0.97 0.70 0.28 0.90 0.93 0.66 0.93 0.88 0.92 0.01 0.93 0.73 0.27 0.78 0.69 CT 2 0.99 0.99 0.96 0.88 0.99 0.49 0.97 0.40 0.99 0.10 0.68 0.40 0.99 0.70 0.78 0.45 0.92 0.81 0.83 0.92 0.87 0.99 0.95 0.49 0.93 0.69 0.44 0.

Tabela 10: Ocupa¸˜o da SPM ca wN (PRA) CT 0,81 1,00 0,45 0,80 1,00 1,00 0,13 0,63 0,57 0,64 0,97 0,56 1,00 0,72 0,71 0,68 0,69 0,70 1,00 1,00 0,95 0,75 0,52 1,00 1,00 0,98 0,99 0,40 1,00 0,91 0,32 1,00 0,68 0,07 0,31 0,28 0,31 0,47 0,27 1,00 0,30 0,36 0,34 0,34 0,35 1,00 0,62 2CT CT 1,00 1,00 1,00 1,00 1,00 1,00 0,39 1,00 0,90 0,90 1,00 0,70 1,00 1,00 1,00 1,00 0,77 0,77 1,00 1,00 0,92 2CT 0,75 1,00 0,99 0,69 1,00 1,00 0,19 0,84 0,43 0,45 0,55 0,35 1,00 0,49 0,65 0,64 0,39 0,39 1,00 0,83 0,68

Programa

basicmath bitcount qsort susan (edges) susan (smoothing) jpeg stringsearch dijkstra blowfish (enc) blowfish (dec) rijndael (enc) rjindael (dec) sha crc32 FFT IFFT ADPCM (enc) ADPCM (dec) GSM (toast) GSM (untoast) 1,00 0,98

CT 16 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 8 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 4 1,00 1,00 1,00 1,00 1,00 1,00 0,61 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 2 1,00 1,00 1,00 1,00 1,00 1,00 0,27 1,00 1,00 0,78 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 16 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 8 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 4 1,00 1,00 1,00 1,00 1,00 1,00 0,79 1,00 1,00 1,00 0,88 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 CT 2 1,00 1,00 1,00 1,00 1,00 1,00 0,79 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00 1,00

105

M´dia e

1,00

Economia de energia sobre a referência Ocupação normalizada para capacidade da SPM 90% 80% 70% 60% 50% 40% 30% 20% 10% 0%

100%

Ct/16

Ct/8 Ocupação (PRA)

Ct/4

Ct/2 Capacidade da SPM Economia de energia (PRA)

Ct

2Ct

Ocupação (BBA)

Economia de energia (BBA)

106

Figura 10: Economia m´dia de energia e taxa m´dia de ocupa¸˜o por capacidade de SPM e e ca

107

usando abordagem PRA, obtidas pelo dimensionamento da SPM, bem como a diferen¸a m´dia, cujo valor ´ de aproximadamente 18%. c e e Atrai muita aten¸˜o o resultado da aloca¸˜o para o programa ca ca adpcm (dec), cujas economias m´ ınima e m´xima observadas sob PRA a s˜o de 2% e 96%. Isto pode ser explicado pelo seguinte: adpcm (dec) a cont´m uma estrutura de dados (sbuf) frequentemente acessada na e MP por conta de sua alta taxa de faltas (msbu f = 0.999) e seu grande n´mero de acessos (asbu f = 13305600), sendo respons´vel por 95% da u a energia consumida pelo sistema de mem´ria da REF. Uma vez que o o tamanho de sbuf ´ maior do que a capacidade das menores SPMs e (CT /16 < CT /8 < σsbu f = 2000B), a economia resultante ´ marginal. T˜o e a logo essa estrutura possa ser alocada nas SPMs maiores, a economia torna-se extremamente alta. Estes resultados mostram o qu˜o sens´ a ıvel ao dimensionamento da SPM alguns programas podem ser. 6.4.2 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica para ca e e uma determinada capacidade de SPM Para um determinado tamanho de SPM, PRA e BBA conduzem essencialmente ` mesma economia m´dia. Todavia, dentre todos os a e casos avaliados, PRA conduz ` maior economia na maioria (61%) a deles, BBA em 20%, e ambas empatam nos 19% restantes. Alguns casos particulares merecem coment´rios. a De um lado, para o programa sha, as economias de BBA prevalecem para todos os tamanhos de SPM. Isto pode ser explicado da seguinte maneira. Sob PRA, ´ imposs´ alocar os dois procedimene ıvel tos mais acessados (sha update e sha transform) nas SPMs menores (CT /16 < CT /8 < σsha update < σsha trans f orm ). Entretanto, sob BBA, os BBs mais acessados destes procedimentos cabem nestas SPMs pequenas, permitindo maiores economias. Para as SPMs maiores, uma estrutura de dados muito acessada (W) participa da aloca¸˜o: como ambas as ca pol´ ıticas podem aloc´-la, ambas conseguem economias maiores. Embora a PRA possa agora mapear sha update e sha transform para as SPMs maiores, BBA ainda consegue melhores resultados porque uma pequena fra¸˜o do c´digo destes procedimentos reside em hot spots: sob BBA os ca o BBs que correspondem ao c´digo pouco acessado s˜o substitu´ o a ıdos por outros BBs com maior lucro. Por outro lado, para o programa crc32 praticamente n˜o ocorre a economia, independentemente de capacidade da SPM e de pol´ ıtica de

100% 80% 60% 40% 20% Diferença média 0% -20% -40% Menor economia (PRA) Maior economia (PRA) 108 Figura 11: Sensibilidade da economia de energia ao dimensionamento da SPM (usando abordagem PRA) .

´ o unico e ´ programa para o qual BBA resultou em maior economia do que PRA (cujo comportamento foi explicado anteriormente). ¯ O efeito do pr´-ajuste das caches aqui ´ interessant´ e e ıssimo: a otimiza¸˜o induzida pelo ajuste-fino deixa pouqu´ ca ıssimo espa¸o c para uma economia adicional via aloca¸˜o em SPM. e no outro programa (adpcm (enc)) foi de CT /4. o programa crc32 experimentou uma economia ca de energia de 94% para a I-cache e de 88% para a D-cache pelo ajutefino das caches. em 2 destes (susan (smoothing) e gsm (toast)) a capacidade que permitiu uma maior redu¸˜o do consumo de energia foi ca de 2CT . PRA resultou em menor consumo de energia para 70% de todos os programas.3 Pol´ ıtica de aloca¸˜o de maior eficiˆncia energ´tica para ca e e um determinado programa A Figura 12 mostra a maior economia de energia obtida para cada um dos programas de benchmark considerados. e dentro de todo o intervalo consideca rado ([CT /16. CT ].109 aloca¸˜o (BBA ou PRA). a taxa de faltas dos a a candidatos continua pequena (m = 0. as duas pol´ ıticas resultaram no mesmo valor de economia de energia. Mesmo descartando-se o efeito devido aos elementos n˜o-aloc´veis (de pilha e de heap). utilizando as duas pol´ ıticas de aloca¸˜o suportadas. uma parcela dessa economia teria sido a e atribu´ indevidamente ` aloca¸˜o em SPM. O primeiro programa apresentado.4.05%. ıda a ca 6. o que impossibilita maiores ganhos via aloca¸˜o em SPM. a capacidade de SPM que levou ao menor consumo de energia reside no intervalo [CT /2. os 14 programas apresentados a seguir. Dos 3 programas restantes. mI = 0. o qual pode ser usado como “regra de ouro” para o dimensionamento da SPM em CBAs. sha. devido ao ajuste-fino das ca a e caches. ou seja. Alguns poucos programas obtiveram maior redu¸˜o de consumo ca . O ajuste-fino diminuiu a taxa de faltas das caches. 6. A raz˜o ´ que. Para os 5 programas seguintes. conforme mostrado pela Figura 13. 2CT ]).5. Conforme ca apresentado na Se¸˜o 5.09%). a configura¸˜o REF exibe uma taxa de faltas extremamente ca baixa (mD = 0.4 Capacidade ´tima da SPM o Em 85% dos programas (17/20).09%). Se as caches ca n˜o tivessem sido pr´-ajustadas.4.

utilizando BBA e PRA.Maior economia de energia (normalizada) 100% 90% 80% 70% 60% 50% 40% 30% 20% 10% 0% BBA PRA Figura 12: Maior economia de energia. para cada programa 110 .

al´m disso.CT /8]). 2Ct] Capacidade da SPM Figura 13: Capacidades de SPM que propiciam maior economia de energia de energia tamb´m para SPMs de capacidade pequena ([CT /16. Como. Ct/2] [Ct/2. esta maior redu¸˜o de energia n˜o foi exclusividade destas ca a capacidades. em torno de 8%.111 20 18 Quantidade de programas ntidade 16 14 12 10 8 6 4 2 0 [Ct/16. para sistemas que executem mais de um programa. Entre ca estas capacidades ocorre aumento significativo de economia de energia para os programas sha e adpcm (decode). levando ca a ainda assim a uma economia satisfat´ria. Esta capacidade pode ser usada como regra para sistemas embarcados com restri¸˜o de ´rea. a economia e de energia destes programas n˜o varia muito com o dimensionamento da a SPM. em m´dia. e Al´m disso. a economia de energia varia o pouco (2% para BBA e 5% para PRA). o . e Entretanto. estas capacidades pequenas podem ser descartadas do espa¸o de c projeto da SPM. Ct/4] [Ct/4. Da capacidade de SPM de CT /4 para o intervalo da capacidade ´tima. para ambas as pol´ ıticas de aloca¸˜o. percebe-se que quando a capacidade da SPM passa e de CT /8 para CT /4 ocorre o maior aumento m´dio de economia de e energia. pois todos estes programas apresentaram consumo equivalente para SPMs de capacidades maiores. Isto permite que maiores economias de energia sejam obtidas. Ct] [Ct.

7 Determina¸˜o de um escopo para utiliza¸˜o de BBA ca ca Tal subpovoamento em SPMs grandes indica que BBA pode valer a pena em arquiteturas com SPMs pequenas. cujo limiar nulo (εi = 0) frequentemente a permite aloca¸˜o completa (apesar do lucro marginal de muitos dos ca procedimentos alocados). especialmente para programas com taxa de faltas relativamente alta. para SPMs grandes. A explica¸˜o ¯ e e ca para este comportamento ´ que. e de modo que uma maior taxa de faltas permite maior economia. ´ poss´ observar e ıvel uma correla¸˜o entre a economia de energia e a taxa de faltas global ca dos candidatos. os lucros tornam-se marginais (CSPM ∼ a CT ⇒ Ecache − ESPM ∼ 0).4.CT ]). ¯ e e enquanto nos 10 programas com maior m. a m´dia ´ de 43%. Sob BBA e SPMs grandes. a economia de energia foi medida usando a pol´ ıtica de aloca¸˜o PRA. a economia m´dia ´ de 23%.112 6. e e A chave para este fenˆmeno ´ a localidade.6. porque o overhead ca de um candidato (εi ) pode ser visto como um limiar de lucro (pi > 0 ⇒ ai × (Ei − ESPM ) > εi na Defini¸˜o 3. quando a SPM e a cache equivalente e tem tamanhos compar´veis. a aloca¸˜o ca em SPM ´ dominada por elementos frequentemente acessados na MP. digamos CSPM ∼ CT .4.4. ca Para os 10 programas com menor m.5 Correla¸˜o entre economia de energia e taxa de faltas ca para SPMs grandes Considere-se o comportamento de programas para SPMs grandes.6 Ocupa¸˜o das SPMs ´timas ca o Dentro do intervalo contendo a maioria das capacidades ´timas de o SPM para cada programa ([CT /2. Novamente. como ESPM ∼ Ecache . Para esta capacidade de SPM.5 e 3. enquanto BBA resulta em SPMs menos povoadas: a em m´dia.6). 6. ca este limiar s´ pode ser atingido por alguns BBs com alta taxa de o faltas. exceto para elementos faltando frequentemente nas caches (para os quais mi × EMP ´ maior. apresentada na Figura 14. Esta . menor a utiliza¸˜o da SPM sob BBA. PRA utiliza as capacidades quase ao m´ximo. co Em suma. ao contr´rio de PRA. conforme indicado pelas e Defini¸˜es 3. Quanto menor a o e taxa de faltas. 96% da SPM ´ ocupada sob PRA e 85% sob BBA. 6.

100% 9% 8% 7% 6% 5% 4% 3% 2% 1% 0% 10% 90% 80% 70% 60% 50% 40% 30% Economia de energia normalizada 10% 0% Economia de energia Taxa de faltas global (m) _ Figura 14: Correla¸˜o entre economia de energia e taxa de faltas global dos elementos candidatos. para SPMs ca grandes (CSPM ∼ CT ) Taxa de faltas global dos candidatos 20% 113 .

Para tais vari´veis. o que raramente ´ vi´vel em ca e a trabalhos que envolvem muitas vari´veis como: conjunto de instru¸˜es a co (ISA) do processador. Logo. ca 6. como implementa¸˜o da libc para sistemas embarcados. BBA resulta na melhor economia de energia somente para um programa. Contudo. do e primeiro para o segundo intervalo. e o Para contornar esta limita¸˜o e permitir que os resultados de ca energia do subsistema de mem´ria (EMem ) deste trabalho sejam compao rados aos resultados de energia total do sistema (ETotal ) apresentados na literatura. buscou-se a uma configura¸˜o usual e realista. por este ser amplamente ca difundido. Por exemplo. uso ou n˜o de a emula¸˜o de ponto-flutuante.CT /4]. algumas destas diferen¸as n˜o puderam ser amenizadas c a pela configura¸˜o experimental. como segue. escolheu-se o ca pacote newlib (conforme descrito na Se¸˜o 6. a percentagem de casos com energia m´ ınima por configura¸˜o cresce de 20% para 28%. sempre que poss´ ca ıvel. Contudo. etc.4. foram tomadas algumas medidas para c amenizar o problema de uma compara¸˜o direta. Outras destas vari´veis n˜o puderam ser equiparadas devido ca a a ao pouco detalhamento na descri¸˜o da configura¸˜o experimental da ca ca grande maioria dos trabalhos correlatos. gsm (toast)). quando CSPM ´ limitada para [CT /16. A infraestrutura experimental utilizada ca n˜o permite que se estime a energia total consumida pelo sistema. pois a ela n˜o disponibiliza um modelo com precis˜o de ciclos (cycle-accurate) a a do processador. como a utiliza¸˜o de ca ca uma MP tamb´m utilizada nos trabalhos correlatos (como descrito na e Se¸˜o 6.3) . a infraestrutura experimental permite que seja mensurado apenas o consumo energ´tico do subsistema de mem´ria.1). tipo de MP (on-chip ou off-chip).114 evidˆncia pode ser refor¸ada a partir de outra perspectiva.8 Compara¸˜o com trabalhos correlatos ca Estabelecer uma compara¸˜o direta com outros trabalhos exige ca uma configura¸˜o experimental equivalente. considerou-se um fator de proporcionalidade k dado por: k= EMem ETotal (6. implementa¸˜o ca para sistemas embarcados da biblioteca libc utilizada. BBA consegue melhor economia para e 3 programas (sha. ca Apesar destas diferen¸as. e c Dentro do intervalo [CT /16.1). 2CT ]. susan (smoothing). Al´m disso.

. 2007. Isto ´ explicado porque economias e estimadas para UNAs tornam-se superestimativas para CBAs devido ` a interferˆncia das caches. mas que operam ca e em c´digo-fonte. relatam uma economia total de 30%. 14% e 24%. EGGER. (2002a). conforme j´ foi mostrado. EGGER et al. Lee e Shin (2008) e Egger et al. revela que a economia de mem´ria m´dia deste trabalho o o e ´ t˜o boa quanto a economia destas t´cnicas.115 A an´lise de diversos trabalhos correlatos (ANGIOLINI et al.. o que permite a compara¸˜o direta entre EMem e ETotal sem ca preju´ ızos quanto `s conclus˜es da´ derivadas. 98 ≤ k ≤ 1. Dominguez e Barua (2006) mostram-se inferiores. 2008.. SHIN. a 2004. respectivamente. E. a o ı Assim sendo. que s˜o de a 8%. estabeleceu-se uma compara¸˜o com t´cnicas tamca e b´m propostas para CBAs e que tamb´m operam em arquivos bin´rios. Deve-se ressaltar que. Finalmente. 01. (2007). Egger. quando comparados com as t´cnicas OVB propostas para arquiteturas sem cache (UNAs) de e Verma. Wehmeyer e Marwedel (2004b) e Udayakumaran. e . o pr´a ca a e ajuste das caches diminui o impacto da aloca¸˜o em SPM. (2010). por e a e exemplo. LEE. 2010) permitiu estimar 0. ao contr´rio dos trabalhos correlatos. a aloca¸ao em SPM induz economia e c˜ semelhante no consumo de energia do subsistema de mem´ria e do o processador. Steinke et al. ca Uma compara¸˜o com t´cnicas OVB para CBAs. Ou seja. Estes resultados s˜o a melhores do que a economia total relatada pelas t´cnicas OVB de Cho e et al. e e a A economia m´dia de mem´ria obtida por este trabalho varia entre e o 15% a 33% para 6 capacidades distintas de SPM. conforme apresentado em mais detalhes no Apˆndice B. CHO et al. os a resultados de economia de mem´ria relatados por este trabalho s˜o o a medidos em um subsistema de mem´ria cujas caches foram ajustadas o previamente ` aloca¸˜o em SPM. os resultados deste trabalho.

116 .

ca ˆ ´ 7.7.6. n˜o podendo ser aplicadas para arquiteturas sem caches a (UNAs) antes de maiores estudos. apresentadas conclus˜es sobre o a o ajuste-fino das mem´rias cache e o impacto de sua utiliza¸˜o como etapa o ca anterior ` aloca¸˜o em SPM. u ˆ 7.1 EVIDENCIA EXPERIMENTAL SOLIDA O grande n´mero de casos avaliados permite derivar conclus˜es a u o partir de evidˆncias experimentais s´lidas. O cap´ co ıtulo encerra-se com perspectivas para trabalhos futuros. apresentadas na Se¸˜o 7. ainda. comprova a necessidade do ajusteo fino das caches no processo de melhoria da eficiˆncia energ´tica de um e e sistema embarcado. Tal fato. O resultado das configura¸˜es pr´-ajustadas atesta a co e afirma¸˜o feita por Zhang e Vahid (2003) de que os parˆmetros mais ca a . S˜o. e que t˜o somente uma cache a bem ajustada seria suficiente para prover uma economia de energia bastante satisfat´ria. e apenas o trabalho de Falk e Kleinsorge (2009) apresenta resultados para um maior n´mero de programas. bem como dos 240 casos ca avaliados. Tamb´m faz considera¸˜es sobre o e co dimensionamento da SPM (para as 6 capacidades de SPM consideradas) e a pol´ ıtica de aloca¸˜o (procedimentos ou blocos b´sicos). constituem n´mero bem superior ` maioria dos relatados u a pelos demais trabalhos de aloca¸˜o em SPM encontrados na literatura. O conjunto de 20 programas e o de benchmark utilizados para experimenta¸˜o. por si.2 IMPORTANCIA DO AJUSTE-FINO A economia marginal obtida por alguns programas mostra que a SPM ´ in´cua em alguns casos espec´ e o ıficos.117 ˜ 7 CONCLUSOES E PERSPECTIVAS Este cap´ ıtulo apresenta conclus˜es globais sobre a reavalia¸˜o o ca experimental das t´cnicas NOB. realizada por esta disserta¸˜o. ca Dentre todos os trabalhos reportados na literatura at´ o momento. Todas estas conclus˜es s˜o detalhadas nas a ca o a Se¸˜es 7. Tais e ca conclus˜es s˜o v´lidas apenas para arquiteturas com SPM baseadas em o a a cache (CBAs).1 a 7. de acordo ca a com os resultados obtidos. Outro indicativo desta necessidade ´ a consider´vel varia¸˜o nos e a ca parˆmetros das configura¸˜es de caches pr´-ajustadas pelo algoritmo a co e de ajuste-fino.

2 CT . CT e 2CT O c´lculo da economia m´dia de energia para cada um destes 6 a e tamanhos de SPM (considerando os programas do benchmark MiBench) mostrou que a diferen¸a entre a maior e a menor economia m´dia de c e energia foi consider´vel. Isto evita que uma sele¸˜o particular de programas ou de tamanhos ca de SPM possa influenciar a generalidade da an´lise dos resultados a experimentais. O tamanho de bloco variou pouco: 16 dos 20 programas (tanto para instru¸˜es como para dados) tiveram suas caches ajustadas para um co tamanho de bloco de 8 bytes.4. pela associatividade. 7. a maior economia m´dia foi a e . algumas poucas. embora algumas caches tenham sido ajustadas como associativas de 2 duas e. a finalmente. A capacidade de ambas as caches (I-cache e D-cache) variou bastante. de 4 vias. seis tamanhos distintos de SPM foram considerados: 1 1 1 1 16 CT . 8 CT . Ao todo. Os programas restantes foram ajustados para 16 bytes e nenhum dos programas para 32 bytes. a taxa de faltas. seguido pelo tamanho de bloco e. sem o predom´ ınio de nenhum valor.4 DIMENSIONAMENTO DA SPM 7.3 IMPORTANCIA DA CORRELACAO ENTRE TAMANHO DA ¸˜ ´ CACHE PRE-AJUSTADA EQUIVALENTE E TAMANHO DA SPM Teve fundamental importˆncia a fixa¸˜o das capacidades de SPM a ca como m´ltiplos da capacidade da cache equivalente unificada (sobre u as caches pr´-ajustadas de dados e instru¸˜es). ˆ 7. a capacidade da SPM (CSPM ) foi dimensionada como um m´ltiplo da capacidade da cache pr´-ajustada equivalente u e (CT ). 4 CT . Isto permitiu que as e co conclus˜es pudessem ser feitas sobre capacidades da SPM diretamente o relacionadas com uma propriedade dos programas-alvo. No caso de BBA.1 Impacto do dimensionamento Neste trabalho. Houve predom´ ınio das configura¸˜es com co mapeamento direto. A associatividade das caches teve varia¸˜o um pouco maior do ca que o tamanho de bloco. englobando todos os valores de tamanho poss´ ıveis no espa¸o c de projeto.118 importantes s˜o o tamanho da cache.

Ou seja. ao passo que a menor foi de 17% (CSPM = CT /16). e portanto. contudo. Contudo. ela certamente encontrar-se-´ pr´xima dele. ca Sob pol´ ıtica PRA. Al´m disso. . Para alguns programas. Conforme observado nos resultados. Assim. o dimensionamento proporcionou uma melhora ainda mais significativa na redu¸˜o de consumo de energia. Neste intervalo obteve-se a maior redu¸˜o de conca sumo de energia para 17 dos 20 programas-alvo. uma ca a SPM com capacidade de CT /4 pode ser adotada como diretriz. a economia praticamente dobrou com o aumento da capacidade da SPM1 . para o qual houve redu¸˜o de energia de apenas 2% no pior caso. destacam-se os programas stringsearch.119 de 30% (CSPM = CT ).CT ]. ele pode ser utilizado como diretriz para o dimensionamento de SPMs visando a maior redu¸˜o de energia poss´ ca ıvel. enquanto no melhor caso ca a redu¸˜o foi de 96%. onde SPMs maiores levam a um maior consumo de energia. o paradoxo n˜o se configura.CT /8] pode ser descartado do espa¸o de projeto de CBAs. o intervalo ca a o [CT /16. sha. susan (smoothing) e. a maior economia foi de 33% (CSPM = CT ). para uma e determina¸˜o mais r´pida da capacidade ´tima da SPM.4. nos casos em que a capacidade ´tima de SPM n˜o se encontra neste o a intervalo. os resultados observados sustentam que. ızo a e e 1 A priori esta conclus˜o pode parecer paradoxal quando confrontada com a a literatura. Para PRA. Para CBAs. o programa adpcm (dec). ca 7. ao passo que a menor foi de 15% (CSPM = CT /16). Quando o sistema embarcado tiver restri¸˜o severa de ´rea. para permitir um compromisso satisfat´rio entre ´rea no circuito integrado e o a economia de energia. sem c preju´ ` eficiˆncia energ´tica do sistema. ele a o pode ser utilizado como ponto de partida para explora¸˜o de redu¸˜o ca ca de consumo de energia pelo dimensionamento da SPM. visto que a maioria dos trabalhos a correlatos tratam de arquiteturas-alvo somente com SPM (UNAs). notadamente. as SPMs conseguem acomodar os elementos de baixa localidade que a cache n˜o conseguiria a acomodar.2 Diretrizes para dimensionamento O pr´-ajuste das mem´rias cache permitiu a identifica¸˜o do e o ca intervalo de capacidades de SPM que levam `s maiores redu¸˜es de a co energia: [CT /2.

que consomem a a a grande quantidade de energia. permite a ca c aloca¸˜o de v´rios elementos com lucros muit´ ca a ıssimo pequenos. CSPM ∼ CT ). ´ 7.CT /4]).e. [CT /16. em m´dia. os programas e a com maior taxa de faltas apresentaram maior economia de energia. c˜ 7.1 Aloca¸˜o de procedimentos (PRA) ca Os resultados comprovam que a pol´ ıtica de aloca¸˜o de maior ca eficiˆncia energ´tica ´ PRA. Analisando-se os resultados de energia para o intervalo de SPM [CT /16. Estes lucros. 2CT ]. i. De modo e geral.5. encontraram-se evidˆncias de que e isto geralmente n˜o ocorre: em m´dia. permitindo maior economia em 61% dos casos e empatando em 19% deles. a intui¸˜o diria que BBA deca veria suplantar PRA. desta forma. conduzem a uma maior economia de energia. restringindo o .3 SPMs grandes e as taxas de faltas A correla¸˜o entre economia de energia e taxa de faltas foi inca vestigada para SPMs grandes (i. Este comportamento ´ esperado pois. a aloca¸˜o de candidatos e ca com grande taxa de faltas evitar´ v´rios acessos ` MP. Adicionalmente.e. considerando-se cada programa com SPM no intervalo [CT /16. os resultados de econoe e e e mia m´dia sejam apenas levemente superiores aos de BBA. ao mesmo tempo que leva a uma ocupa¸˜o muito maior do espa¸o em SPM.. PRA obteve maior redu¸ao de energia que BBA para 70% dos programas. Surpreendeu a eficiˆncia de PRA sobre SPMs pequenas (digae mos. 2CT ]. ainda que marginal.5 POL´ ITICA DE ALOCACAO (GRANULARIDADE DE CODIGO) ¸˜ 7. as duas pol´ a e ıticas mostraram-se equivalentes.4. Averiguou-se que a economia de energia ´ proporcional ` taxa de faltas.120 7. PRA mostrou-se superior a e e BBA para uma determinada capacidade de SPM. Entretanto. o limiar de lucro (overhead ) nulo de PRA. resultados equivalentes e a PRA. quando somados.2 Aloca¸˜o de blocos b´sicos (BBA) ca a A pol´ ıtica BBA apresentou. embora. Por outro lado. Para estes casos. percebe-se que BBA apresentou maior economia de energia somente para o programa sha. Em termos de eficiˆncia energ´tica.5. em m´dia.

a Como as caches foram dimensionadas previamente ` aloca¸˜o a ca em SPM. observase que BBA teve uma eficiˆncia energ´tica levemente superior a PRA. de 15% a 33% para SPMs com capacidade entre e [CT /16. susan (smoothing) e gsm (toast). 2CT ]. ca ´ ¸˜ 7. pode-se verificar que a abordagem NOB n˜o est´ ultrapassada. em m´dia. resultando em uma menor ocupa¸˜o da SPM. e neste intervalo BBA apresenta maior economia para 3 programas — sha. o lucro da aloca¸˜o destes elementos ulca trapassa o limiar de lucro da pol´ ıtica BBA (apresentado na Se¸˜o 6. Al´m disso. Esta economia ´ melhor ou t˜o boa quanto aquelas repore a tadas por abordagens OVB que manipulam bin´rios. Os resultados obtidos ap´s o ajuste-fino das a a o caches reabilitam a abordagem NOB diante das OVBs. . ca Diante de tudo isso. Em especial. fazem da e abordagem NOB uma escolha pragm´tica para a aloca¸˜o de SPMs a a ca partir de bin´rios. Os resultados permitiram identificar o escopo de maior eficiˆne cia energ´tica para BBA como sendo a uni˜o de SPMs pequenas com e a programas-alvo que apresentam o seguinte comportamento: elementos candidatos frequentemente acessados que exibem taxas de faltas relativamente altas.CT /4] (o que equivale a SPMs pequenas). O limiar de lucro de BBA impede que candidatos de lucro muito pequeno sejam alocados. BBA possui uma vantagem sobre PRA.121 intervalo para [CT /16. a combinada com sua independˆncia de hardware dedicado. Sua simplicidade. mesmo para e SPMs grandes.6 REAVALIACAO EXPERIMENTAL DAS TECNICAS NOB A PAR´ TIR DE ARQUIVOS BINARIOS A economia obtida sob uma abordagem NOB que considera bibliotecas foi. para CBAs.6).4. pode-se afirmar que as economias obtidas resultam unica e ´ exclusivamente da aloca¸˜o em SPM. ca resultando em maior economia. Neste caso. e e apresentando maior economia m´dia para CSPM = CT /16. mostrando que possuem uma aplica¸˜o efetiva para viabilizar um maior espa¸o ca c de otimiza¸˜o (incluindo elementos de bibliotecas) para a redu¸˜o de ca ca energia em sistemas que n˜o fazem uso de hardware dedicado para a gerenciamento de SPM.

estes e a dados dever˜o ser tratados em n´ de c´digo-fonte. conforme proposto por Mena don¸a (2009. permitindo que mais dados dinˆmicos sejam alocados em a SPM. DOMINGUEZ. foram identia ca ficadas duas t´cnicas que fazem extra¸˜o de procedimentos (function e ca outlining) a partir de la¸os (UDAYAKUMARAN.7 PERSPECTIVAS Na an´lise da literatura sobre aloca¸˜o em SPMs. Entretanto. assim concedendo a PRA as vantagens de BBA sobre SPMs pequenas. Para a aloca¸˜o de c´digo. outra possibilidade seria a e incluir o suporte a dados dinˆmicos. e no tempo de p´s-compila¸˜o a o ca (arquivos-objeto reloc´veis). BAc RUA.122 7. continuariam sendo manipulados c´digo e a o dados est´ticos. . Deste modo. 2010) (ainda n˜o implementado). a Esta t´cnica mista parece ainda mais promissora quando combie nada com a aloca¸˜o de c´digo sob BBA. a quando dados dinˆmicos s˜o inclu´ a a ıdos no espa¸o de otimiza¸˜o. o menor c ca povoamento da SPM (resultante do limiar de aloca¸˜o de BBA) ´ muito ca e conveniente. Para que possa ser manc a tida a caracter´ ıstica da t´cnica de n˜o-uso de hardware dedicado. Como um dos trabalhos futuros. ca o ca o BBA geralmente parece n˜o valer a pena frente a PRA. e ca Para aumentar a efic´cia da t´cnica. 2006) (EGGER et al. 2010). o que deve proporcionar uma maior economia de energia. vislumbra-se a avalia¸˜o ca do uso de extra¸˜o de procedimentos a partir de la¸os no contexto da ca c t´cnica NOB desta disserta¸˜o.. teriaa ıvel o se uma t´cnica de tempo misto: em tempo de compila¸˜o (arquivos-fonte) e ca seriam manipulados os dados dinˆmicos. Isto permite que BBs frequentemente acessados (cujo limiar de lucro ´ maior do que zero) sejam transformados e em procedimentos frequentemente acessados (com limiar de lucro igual a zero).

USA. CHEN. USA: ACM. D. G. n. 2006. T. ISSN 0018-9340. In: Proc. W. W. of the ACM SIGPLAN/SIGBED Conference on Languages. p. PADUA.123 ˆ ´ REFERENCIAS BIBLIOGRAFICAS ANGIOLINI. v.gnu. ACM. p. NY. M. CHO. et al. Architecture. p. 150–159. refinements and performance evaluation. The GNU Binutils Website.].org/software/binutils>. . New York.]. Compilers. BANAKAR. IEEE Transactions on Computers. of the International Conference on Compilers. A. USA: ACM. BINUTILS. <http://www. AVISSAR.l.. 1998. BARUA.l. 2004. A. 2003. 2007. HWU.-M. 2002. An Optimal Memory Allocation Scheme for Scratch-Pad-Based Embedded Systems..: s. In: Proc. M. The vmp multiprocessor: initial experience.n. v. et al. CHERITON. n. HIRSCH. F. G. of the Conference on Design.l. Automation and Test in Europe.: s. 1988.]. 259–267. 6. and Tools for Embedded Systems (LCTES).: s.n. 47. NY. H. R. In: Proceedings of the 17th annual international conference on Supercomputing. C. A Post-Compiler Approach to Scratchpad Mapping of Code. [S. et al. New York. O. et al. et al.l.: s. CASCAVAL.]. 1. 2002. 410–421. Dynamic scratch-pad memory management for irregular array access patterns.. 2007. ACM Transactions on Embedded Computing Systems (TECS). 1. R. Scratchpad memory: design alternative for cache on-chip memory in embedded systems.n. 931–936. p.. and Synthesis for Embedded Systems (CASES). 195–206. 714–720. [S. D. Estimating cache misses and locality using stack distances. p. p. 6–26. Dynamic Data Scratchpad Memory Management for a Memory Subsystem with an MMU. [S. CONTE. STEWART. D. New York. NY..n. Combining trace sampling with single pass methods for efficient cache simulation. [S. p. 73–78. In: Proc. In: Proceedings of the 15th Annual International Symposium on Computer Architecture. In: CODES ’02: Proceedings of the tenth international symposium on Hardware/software codesign. p.

124

DALLY, W. et al. Efficient Embedded Computing. IEEE Computer, v. 41, n. 7, p. 27–32, July 2008. ISSN 0018-9162. DENG, N. et al. A Novel Adaptive Scratchpad Memory Management Strategy. In: Proc. of the IEEE International Conference on Embedded and Real-Time Computing Systems and Applications. [S.l.: s.n.], 2009. p. 236–241. DOMINGUEZ, A.; UDAYAKUMARAN, S.; BARUA, R. Heap Data Allocation for Scratch-Pad Memory in Embedded Memories. Journal of Embedded Computing, IOS Press, Amsterdam, The Netherlands, v. 1, n. 4, p. 521–540, 2005. EGGER, B. Dynamic Scratchpad Memory Management based on Post-Pass Optimization. Tese (Doutorado) — Seoul National University, Feb 2008. EGGER, B. et al. A dynamic code placement technique for scratchpad memory using postpass optimization. In: Proc. of the International conference on Compilers, architecture and synthesis for embedded systems. [S.l.: s.n.], 2006. p. 223–233. EGGER, B.; LEE, J.; SHIN, H. Scratchpad Memory Management for Portable Systems with a Memory Management Unit. In: Proc. of the ACM & IEEE International Conference on Embedded Software. [S.l.: s.n.], 2006. p. 321–330. EGGER, B.; LEE, J.; SHIN, H. Dynamic Scratchpad Memory Management for Code in Portable Systems with an MMU. ACM Transactions Embedded Computer Systems, ACM, New York, NY, USA, v. 7, n. 2, p. 1–38, 2008. EGGER, B. et al. Scratchpad Memory Management Techniques for Code in Embedded Systems without an MMU. IEEE Transactions on Computers, v. 59, n. 8, p. 1047–1062, 2010. FALK, H.; KLEINSORGE, J. C. Optimal Static WCET-aware Scratchpad Allocation of Program Code. In: Proc. of the Design Automation Conference. [S.l.: s.n.], 2009. p. 732–737. GORDON-ROSS, A. et al. A one-shot configurable-cache tuner for improved energy and performance. In: Proceedings of the conference on Design, Automation and Test in Europe. San Jose, CA, USA: EDA Consortium, 2007. p. 755–760.

125

GUTHAUS, M. et al. MiBench: A Free, Commercially Representative Embedded Benchmark Suite. In: Proc. of the IEEE International Workshop on Workload Characterization. Washington, DC, USA: IEEE Computer Society, 2001. p. 3–14. HILL, M. D. et al. Wisconsin architectural research tool set. SIGARCH Comput. Archit. News, ACM, New York, NY, USA, v. 21, p. 8–10, September 1993. HILL, M. D.; SMITH, A. J. Evaluating associativity in cpu caches. IEEE Transactions on Computers, IEEE Computer Society, Washington, DC, USA, v. 38, n. 12, p. 1612–1630, 1989. JACOB, B.; NG, S.; WANG, D. Memory Systems: Cache, DRAM, Disk. Morgan Kaufmann Publishers Inc. San Francisco, CA, USA, 2007. ´ JANAPSATYA, A.; IGNJATOVIC, A.; PARAMESWARAN, S. Finding optimal l1 cache configuration for embedded systems. In: Proceedings of the 2006 Asia and South Pacific Design Automation Conference. Piscataway, NJ, USA: IEEE Press, 2006. p. 796–801. ´ JANAPSATYA, A.; IGNJATOVIC, A.; PARAMESWARAN, S. A novel instruction scratchpad memory optimization method based on concomitance metric. In: ASP-DAC ’06: Proceedings of the 2006 conference on Asia South Pacific design automation. Piscataway, NJ, USA: IEEE Press, 2006. p. 612–617. JANAPSATYA, A.; PARAMESWARAN, S.; IGNJATOVIC, A. Hardware/software Managed Scratchpad Memory for Embedded System. In: Proc. of the IEEE/ACM International conference on Computer-aided design. [S.l.: s.n.], 2004. p. 370–377. JENSEN, D. Developing System-on-Chips with Moore, Amdahl, Pareto and Ohm. In: IEEE International Conference on Electro/Information Technology. [S.l.: s.n.], 2008. p. 13–18. JURAN, J. The non-pareto principle; mea culpa. Quality Progress, v. 8, n. 5, p. 8–9, 1975. KANDEMIR, M. et al. Dynamic management of scratch-pad memory space. Design Automation Conference, 2001. Proceedings, p. 690–695, 2001. ISSN 0738-100X.

126

KANNAN, A. et al. A Software Solution for Dynamic Stack Management on Scratch pad Memory. In: Proc. of the Asia and South Pacific Design Automation Conference. [S.l.: s.n.], 2009. p. 612–617. KARP, K. M. Reducibility among Combinatorial Problems. In: Complexity of Computer Computations. [S.l.]: Plenum Press, 1972. MACHANIK, P. Approaches to addressing the memory wall. Brisbane, Nov. 2002. MALIK, A.; MOYER, B.; CERMAK, D. The M-CORE(TM) M340 Unified Cache Architecture. In: Proc. of the IEEE International Conference on Computer Design. [S.l.: s.n.], 2000. p. 577. MARWEDEL, P. Embedded System Design. [S.l.]: Springer Verlag, 2006. MATTSON, R. L.; GECSEI, D. R. S. J.; TRAIGER, I. L. Evaluation techniques for storage hierarchies. IBM Systems Journal, v. 9, n. 2, p. 78–117, 1970. MCILROY, R.; DICKMAN, P.; SVENTEK, J. Efficient Dynamic Heap Allocation of Scratch-Pad Memory. In: Proc. of the 7th ACM International Symposium on Memory Management. [S.l.: s.n.], 2008. p. 31–40. MENDONCA, A. K. I. Aloca¸˜o de dados e de c´digo em mem´rias ¸ ca o o embarcadas: uma abordagem p´s-compila¸˜o. Disserta¸˜o (Mestrado o ca ca em Ciˆncia da Computa¸˜o) — Programa de P´s-Gradua¸˜o em e ca o ca Ciˆncia da Computa¸˜o, Universidade Federal de Santa Catarina, e ca Florian´polis, 2010. o MENDONCA, A. K. I. et al. Mapping data and code into scratchpads ¸ from relocatable binaries. In: Proceedings of the 2009 IEEE Computer Society Annual Symposium on VLSI. Washington, DC, USA: IEEE Computer Society, 2009. p. 157–162. MENICHELLI, F.; OLIVIERI, M. Static Minimization of Total Energy Consumption in Memory Subsystem for Scratchpad-Based Systems-on-Chips. IEEE Transactions on VLSI, v. 17, n. 2, p. 161–171, February 2009. ISSN 1063-8210. MING, L.; YU, Z.; LIN, S. An alternative choice of scratch-pad memory for energy optimization in embedded system. In: IEEE International Conference on Networking, Sensing and Control. [S.l.: s.n.], 2008. p. 1641–1647.

N. C. S. 765–768. et al. 3. 2001. PATTERSON. NY. STEINKE. A trace cache microarchitecture and evaluation. San Francisco. CA. Feb 1999.redhat. 758–767. PAPADIMITRIOU. 179–190. CA. A. ROTENBERG. 48. S. Des. On the complexity of integer programming. S. et al. San Francisco. Designing the low-power m*core architecture. USA: Morgan Kaufmann Publishers Inc. 111–120. Reducing energy consumption by dynamic copying of instructions onto onchip memory. USA: Morgan Kaufmann Publishers Inc. http://sources. J. Washington. New York. Electron. New York. 682–704. S. SCOTT. IEEE Transactions on Computers. International Solid-State Circuits Conference. PANDA. In: CGO ’05: Proceedings of the international symposium on Code generation and optimization.. 1997. 4. ed. ArchC: A SystemC-Based Architecture Description Language. 2000. BENNETT. H. 45. Newlib.]. 5. J. A. L. HENNESSY. DC. v. Compiler managed dynamic instruction placement in a low-power code cache. RAVINDRAN. J. p. of the 16th Symposium on Computer Architecture and High Performance Computing (SBAC-PAD).. 2005. S. SMITH. ACM. et al.n. 2. p. RedHat Inc. 2010. E. A. USA. On-chip vs. n. USA.l. Tutorial 4: Low-Power Design Techniques for Microprocessors. n. [S. ACM. p. DC. In: Proc. [S.n.. 145–150. 2004.. p. 28. Operations Research. IEEE Computer Society. v. p.].. 1997. 66–73. v. D.com/newlib/. NICOLAU. et al. 1998. In: Proc. ACM Trans. 2008. off-chip memory: the data partitioning problem in embedded processor-based systems. PISINGER. Advanced compiler design and implementation. D.l. Feb. E. Computer Organization and Design: The Hardware/Software Interface. RIGO. ACM. J. Autom. p. 4. A Minimal Algorithm for the 0-1 Knapsack Problem. n. Syst.127 MUCHNICK. IEEE Power Driven Microarchitecture Workshop. Washington. USA: IEEE Computer Society. p. USA. R.: s.. 1981. D. S. SEGARS. v. NY. In: Proc. of the International . R.: s. P. DUTT...

128–170. v. abr. T. 21264. A. Incorporated. P. S. 1997. A. NY.. 29. 2. USA. WEHMEYER. New York. 1995. IEEE Computer Society. 32–56. H. Cache-aware scratchpad allocation algorithm. ed.. In: DATE ’04: Proceedings of the conference on Design. G. DOMINGUEZ. CA. ACM. USA: ACM.l. 53–61. P. USA: IEEE Computer Society. v.. n. ACM. Set-associative cache simulation using generalized binomial trees. MUDGE. p. NY. NY. n. Trace-Driven Memory Simulation: a Survey. THOZIYOOR. . Advanced Memory Optimization Techniques for Low-Power Embedded Processors. 213–218. YASUURA. 1. v. MARWEDEL. J. SUGUMAR. S. MARWEDEL.]. BARUA. 40.]: Springer Publishing Company.1. GOLSTON. NY. 2007. European Design and Test Conference. Automation and Test in Europe. ACM Transactions on Computer Systems. UDAYAKUMARAN. 2007.. p. 1st. Computer. M. n. Optimal code placement of embedded software for instruction caches. ABRAHAM. S. R. N.. v. 2002. New York. USA: IEEE Computer Society. p. New York.. DC. 2006. Assigning program and data objects to scratchpad for energy reduction. [S. 2002. UHLIG. p. MARWEDEL.. Dynamic overlay of scratchpad memory for energy minimization. USA. D. 96. M. L. v. New York. Dynamic allocation for scratch-pad memory using compile-time decisions. 2008. CACTI 5.l. Washington. 104–109. R. ACM. VERMA. 2. automation and test in Europe. 409. L. 5. A. M. p. ACM Computing Surveys. USA. 2004. Los Alamitos. [S. ACM Transactions on Embedded Computing Systems (TECS). In: Proceedings of the Conference on Design. TOMIYAMA.128 Symposium on System Synthesis. 1996. Washington.. et al. R. DC. New York. In: CODES+ISSS ’04: Proceedings of the 2nd IEEE/ACM/IFIP international conference on Hardware/software codesign and system synthesis. p. USA: ACM. VERMA. TALLA. VERMA.. USA. NY. S. H.. p. Using DaVinci Technology for Digital Video Devices. p.. 13. p. et al. 0. P. STEINKE. 472–511. WEHMEYER. 2004.

[S.n. ACM Transactions on Embedded Computer Systems. ISSN 1074-6005. 4.l. D.993405>. VAHID. P. DC. C. 3. New York. In: Proceedings of the 2010 IEEE Computer Society Annual Symposium on VLSI. F. 2006. Tese (Doutorado) — Universidade Federal de Pernambuco. September 2006. Cache Configuration Exploration on Prototyping Platforms.l. Cache-tuning-aware allocation from binaries: a fresh perspective on scratchpad usage. W. 71–76. v. p. NAJJAR.. P.. P.. LYSECKY.]: Springer. of the IEEE International Workshop on Rapid Systems Prototyping.1145/993396. ZHANG. In: Proceedings of the 18th ACM Great Lakes Symposium on VLSI. 363–387.n.: s. ZHANG. F. P. 2008. VOLPATO. VAHID. May 2004. [S. F. Fast.acm. P.129 VIANA.. USA: IEEE Computer Society. A table-based method for single-pass cache optimization. 127–132. ACM. A post-compiling approach that exploits code granularity in scratchpads to improve energy efficiency.l. Washington. et al.l. et al. VAHID. 2003. <http://doi. [S. NY. C.]. p. ACM. VIANA. 2011. A Methodology to Explore Memory Hierarchy Architectures for Embedded Systems. MARWEDEL. R. v. D. et al.]. Configurable cache subsetting for fast cache tuning. USA. p. [S. NY. 2010.. May 2005. A self-tuning cache architecture for embedded systems. 407–425. efficient and predictable memory accesses: optimization algorithms for memory architecture aware compilation. p. USA. .]: ACM. C.. VIANA. 164–170. WEHMEYER. ACM Transactions on Embedded Computing Systems. 24th Symposium on Integrated Circuits and Systems Design (SBCCI’11). ZHANG. p. submetido. New York. 695–700. et al. A highly configurable cache for low energy embedded systems. 2006. p.org/10.: s. In: Proceedings of the Design Automation Conference. In: Proc. P. VOLPATO. L.

130 .

ˆ APENDICE A -.O m´todo SPCE e .

.

133

O m´todo SPCE realiza o ajuste-fino, a partir dos endere¸os do e c programa, para um conjunto de caches e em uma unica passada. As ´ entradas do m´todo s˜o um trace T , um conjunto de parˆmetros que e a a delimitam o espa¸o de projeto de caches, o deslocamento (offset) de c palavra w da arquitetura do processador, e algumas estruturas de dados. O trace T cont´m a sequˆncia de endere¸os acessados no subsise e c tema de mem´ria para um programa qualquer, conforme a Defini¸˜o 3.1. o ca O tipo de endere¸o (instru¸˜es, dados ou ambos) contido no trace dec co terminar´ qual a cache sendo ajustada (cache de instru¸˜es, de dados a co ou unificada). O espa¸o de projeto (design space) de caches ´ delimitado c e pelos parˆmetros smin , smax , bmin , bmax , amax , que representam, respectivaa ¯ mente, o n´mero m´ u ınimo e m´ximo de conjuntos que uma cache pode a possuir, o tamanho m´ ınimo e m´ximo de um bloco de cache (em bytes) a e o maior grau de associatividade permitido. O menor grau de associatividade considerado pelo m´todo ´ sempre amin = 1, o que configura e e ¯ uma cache com mapeamento direto. Al´m destas entradas, o m´todo utiliza duas estruturas de dados: e e uma estrutura de matriz tridimensional, denominada Tabela de Conflitos, e uma pilha de endere¸os, apresentados pelas defini¸˜es que seguem. c co Defini¸˜o A.1. Pilha de endere¸os. Uma pilha de endere¸os P ca c c ´ uma tupla (p1 , p2 , ..., pi , ... pn ) que armazena uma sequˆncia de e e endere¸os de bloco processados (derivados dos endere¸os de T ) durante c c a execu¸˜o do m´todo SPCE, onde pi denota o i-´simo endere¸o de ca e e c bloco armazenado num dado momento. Seu topo ´ indicado por pn , e e sua base por p1 . As caracter´ ısticas do m´todo SPCE s˜o tais que cada e a endere¸o armazenado ´ unico. c e´ Uma pilha P ´ uma extens˜o da pilha LIFO (last in, first out) e a convencional. A opera¸˜o de inser¸˜o ´ realizada da maneira tradicional, ca ca e i.e. um elemento novo ´ empilhado (no topo da pilha). Todavia, a e opera¸˜o de remo¸˜o permite que um elemento seja retirado de qualquer ca ca posi¸˜o da pilha, ao inv´s de somente do topo. ca e Defini¸˜o A.2. Configura¸˜o de cache. Uma configura¸˜o de cache, ca ca ca denotada por (ai , si , bi ), representa uma cache com grau de associatividade ai , si conjuntos e tamanho de bloco bi (em bytes), tal que sua capacidade ´ dada por C = si × bi × ai , expressa em bytes. e Defini¸˜o A.3. Tabela de Conflitos. Uma Tabela de Conflitos K ca ´ uma matriz tridimensional Kamax ×smax ×bmax , onde amax matrizes bidie ¯ ¯ mensionais s˜o formadas de smax linhas e bmax colunas. Cada c´lula a e da tabela, denotada por Kai ,si ,bi , est´ relacionada a uma configura¸˜o a ca ¯

134

(ai , si , bi ), de modo a proporcionar o cˆmputo do n´mero de acertos o u desta configura¸˜o. ca O funcionamento do m´todo SPCE consiste em descobrir, para e cada configura¸˜o de cache (ai , bi , si ) do espa¸o de projeto, quantos ca c acertos ocorreram para a sequˆncia de endere¸os acessados informada e c por T . Isto consiste, em ultima instˆncia, em determinar se cada acesso ´ a a um dado endere¸o αi induz um acerto ou uma falta na cache. c Para tanto, quando processa αi , o m´todo procura calcular o n´e u mero de conflitos (κ) no conjunto da cache para o qual αi est´ mapeado, a ocorridos desde o ultimo acesso a este mesmo endere¸o, digamos αh , ´ c onde αh = αi | h ∈ N, 1 < h < i. Obtido κ, calcula-se o menor grau de associatividade da cache necess´rio para que o acesso ao endere¸o αi resulte em acerto, denotado a c por a . Se, desde o ultimo acesso ` αi , n˜o houve nenhum conflito ¯ ´ a a em sua entrada na cache (κ = 0), ent˜o um acerto ocorrer´ para uma a a cache com mapeamento direto ou qualquer grau de associatividade (a = 1 ∴ ai ≥ 1). Se, no entanto, houve um conflito (κ = 1), isto significa ¯ ¯ que αi n˜o estar´ mais presente se a cache em quest˜o operar sob a a a mapeamento direto. Contudo, caso a cache seja associativa de pelo menos duas vias (a = 2 ∴ ai ≥ 2), o endere¸o que conflitaria com αi ¯ ¯ c pode ser acomodado juntamente com ele no mesmo conjunto da cache, de modo que o acesso resultaria em um acerto. De forma an´loga, para a dois conflitos (κ = 1), uma cache associativa de quatro ou mais vias (a = 4 ∴ ai ≥ 4) seria necess´ria para garantir um acerto. Em outras ¯ ¯ a palavras, uma cache de grau de associatividade ai consegue suportar ¯ at´ κ − 1 conflitos por conjunto sem que haja uma falta. e O c´lculo de κ e a ´ feito para todas as configura¸˜es de caches a ¯ e co formadas a partir de varia¸˜es no tamanho de bloco b e no n´mero co u de conjuntos s. Ap´s a determina¸˜o da associatividade a para uma o ca ¯ configura¸˜o com parˆmetros bi e si , sabe-se que toda cache (ai , bi , si ) | ca a ai ≥ a resultar´ em acerto. ¯ ¯ a Finalmente, calcula-se o n´mero de faltas como sendo o compleu mento do n´mero de acertos com rela¸˜o ao total de endere¸os acessados, u ca c e, a partir do n´mero de faltas, pode ser estimado o consumo de energia u de cada configura¸˜o (ai , bi , si ). ca A.1 PROCESSAMENTO DOS ENDERECOS DO TRACE T ¸ O Algoritmo 1 apresenta o procedimento principal do m´todo e SPCE. O m´todo funciona processando cada endere¸o αi de T (linha 1) e c

135

Algoritmo 1 SPCE Entrada(s): T , smin , smax , bmin , bmax , amax , w, P, K ¯ 1: para todo αi ∈ T fa¸a c 2: end ⇐ shift right(αi , w) 3: para bi = bmax at´ bmin fa¸a e c 4: endbloco ⇐ shift right(end, log2 (bi )) 5: se endbloco ∈ P ent˜o a 6: para si = smin at´ smax , onde si ∈ {n2 | n ∈ N, smin ≤ n ≤ smax } e fa¸a c 7: κ ⇐ CONTA CONFLITOS(P, si , endbloco ) 8: se κ ≤ amax ent˜o ¯ a 9: a ⇐ m´ltiplo de 2 que sucede κ ¯ u 10: Ka ,si ,bi ⇐ Ka ,si ,bi + 1 ¯ ¯ 11: fim se 12: fim para 13: Mova endbloco para o topo de P 14: sen˜o { endbloco ∈ P } a / 15: Empilhe endbloco em P 16: fim se 17: fim para 18: fim para

Algoritmo 2 CONTA CONFLITOS Entrada(s): P, si , endbloco Sa´ ıda(s): κ 1: κ ⇐ 0 2: c ⇐ endbloco mod si 3: para pi = pn at´ p1 fa¸a e c 4: se pi = endbloco ent˜o a 5: retorne κ 6: fim se 7: c ⇐ pi mod si 8: se c = c ent˜o a 9: κ ⇐ κ +1 10: fim se 11: fim para 12: retorne κ

Primeiramente. pode ser que o maior grau de associatividade (amax ) ¯ considerado no espa¸o de projeto n˜o seja grande o suficiente para c a acomodar os κ conflitos e garantir que o acesso ` αi resulte em acerto a (o que ´ verificado na linha 8). u Para obter o menor grau de associatividade que garante um acerto na cache (a ). a c e . Inicialmente. o valor de retorno ´ inicializado. Al´m do endere¸o de ´ e c bloco. e parte-se para o pr´ximo endere¸o. A sa´ do algoritmo ´ o n´mero de conflitos ıda e u ocorridos. Contudo. c ent˜o. e onde a mod b representa o resto da divis˜o a inteira de a por b. este procedimento recebe como entradas a pilha P e o n´mero de u conjuntos da cache (si ). para cada tamanho de conjunto si . denotado por κ. para um endere¸o de bloco endbloco (derivado c de αi ). c dando origem ao endere¸o de bloco (endbloco ).136 da seguinte maneira. αi ´ movido de sua atual posi¸˜o em P para o topo e ca (linha 13). e Finalmente. se o endere¸o de bloco encontra-se na pilha P (linha 5). nenhuma c´lula da Tabela e e de Conflitos ´ incrementada.2 CONTABILIZACAO DO NUMERO DE CONFLITOS EM UM ¸˜ CONJUNTO O Algoritmo 2 detalha o procedimento de contagem do n´mero de u conflitos em um conjunto. ´ calculada a quantidade de a e conflitos (κ) ocorridos desde o ultimo acesso ao endere¸o αi . e Elimina-se o deslocamento de bloco de cache do endere¸o (linha 4). αi+1 . cada endere¸o pi contido na pilha P ´ processado (linha 3). ele ´ simplesmente empilhado em P (linhas 14 e 15) e e parte-se para o pr´ximo endere¸o (αi+1 ). denotado por c. o c ´ A. O Algoritmo 2 apresenta o c´lculo a do n´mero de conflitos de maneira detalhada. Determina-se o e conjunto da cache para o qual αi est´ mapeado. ´ realizado o o seguinte processamento. κ ´ arredondado para a pr´xima potˆncia de dois. elimina-se o deslocamento (offset) de palavra w do endere¸o αi : αi deslocado bit-a-bit w vezes para a c direita ´ armazenado em end (linha 2). o c Entretanto. e a ¯ e o e c´lula correspondente na Tabela de Conflitos ´ incrementada de um e e (linhas 9 e 10). c Se o endere¸o de bloco n˜o est´ na pilha P de endere¸os j´ c a a c a processados. Ent˜o. Neste caso. onde a c ∈ N | 1 ≤ c ≤ si (linha 2). ocorridos deste o ultimo acesso a endbloco . Ent˜o. na respectiva ´ c entrada de αi na cache (linhas 6 e 7). para cada tamanho de e a bloco bi (linha 3).

bi × (Ecache + EMP )). determina-se o conjunto c da cache para o qual o endere¸o pi est´ mapeado (linha 7). e a 2.si .2) f altasai . o 2008).Caso contr´rio. a o ca c quantidade de acertos e de faltas de cada configura¸˜o pode ser calculada ca a partir da Tabela de Conflitos K e do n´mero de endere¸os processados u c (dado pela cardinalidade de T ). Neste trabalho.si .bi (A.bi = ¯ j=amin =1 ¯ ∑ K j. foi utilizado o CACTI (THOZIYOOR et al. que consistiu na totaliza¸˜o ca do consumo de energia decorrente dos acertos (acertosai .1 co e A.si .1) (A. este algoritmo chegou ao fim.si .2: ai ¯ acertosai . Vahid e Lysecky (2004). ´ ´ A. . portanto. um conflito a ´ contabilizado (linhas 8 e 9).si . e o n´mero de u conflitos ´ retornado (linhas 4 e 5).3 CALCULO DO NUMERO DE ACERTOS E ESTIMATIVA DE ENERGIA Ap´s a execu¸˜o do Algoritmo 1 para cada endere¸o αi de T .bi × Ecache ) com ¯ o consumo decorrente das faltas ( f altasai .Caso pi e endbloco (e. c a 3..Ent˜o. Como ¯ modelo f´ ısico de mem´rias.si . conforme mostram as Equa¸˜es A.bi = |T | − acertosai . fazendo-se uso de um modelo f´ ısico de mem´rias para estimar o cono sumo de energia por acesso para os diversos componentes do subsistema de mem´ria. o n´mero de conflitos ´ retornado pelo algoritmo u e (linha 12). caso este conjunto seja o mesmo para pi e αi . como segue: 1. e Finalmente. utilizamos uma adapta¸˜o do esquema apreo ca sentado por Zhang. αi ) correspondam a um mesmo bloco de cache.bi ¯ ¯ A estimativa de energia ´ feita a partir do n´mero de acertos e fale u tas.137 partindo do topo (pn ) para a base (p1 ).

138 .

Correla¸˜o entre economia de energia total ca e de sistema .ˆ APENDICE B -.

.

o valor de k (´ltima coluna). Frente aos valores apreu sentados. cabe relembrar que este trabalho utiliza um processador da arquitetura MIPS e uma mem´ria principal off-chip.010 0. (2004) (2007) (2008) (2010) ARMv7 ARM9E-S ARM926EJ-S ARM1136JF-S on-chip off-chip off-chip off-chip 0.3. s˜o a apresentados o processador (segunda coluna). conforme a Equa¸˜o 6. o Tabela 11: Correla¸˜o entre economia de energia total e de sistema ca Mem´ria o Referˆncia Processador Principal e k Angiolini et al. a partir dos resultados apresentados por trabalhos anteriores da literatura de SPM.141 A correla¸˜o entre a economia de energia total (ETotal ) e a energia ca do subsistema de mem´ria (EMem ) pode ser capturada por um fator de o proporcionalidade k que.997 0. a localiza¸ao da mem´ria c˜ o principal quanto ao circuito integrado do processador (terceira coluna). finalmente. e. Cho et al. neste trabalho. Egger Egger et al.988 M´dia e . Para cada trabalho correlato (primeira coluna). ´ dado por: ca e k= EMem ETotal A Tabela 11 apresenta os valores de k calculados.980 0.966 1.

142 .

Sign up to vote on this title
UsefulNot useful