Departamento de Engenharia Electrotécnica e de Computadores Instituto Superior Técnico – Universidade Técnica de Lisboa

Sistemas Digitais 2011/2012 LEIC

Sistemas Digitais
4º Trabalho de Laboratório
“Latches e Flip-Flops”
Pretende-se com este trabalho que os alunos se familiarizem com o uso de latches e flip-flops. O trabalho é considerado para avaliação de conhecimentos. No início da aula, cada grupo, impreterivelmente, apresentará ao docente os diagramas temporais preenchidos com os valores teóricos previstos. Em caso de erro, poderão ser complementados por uma errata elaborada durante a aula. Durante a aula, o grupo completará o relatório com as conclusões sobre as montagens – e entregá-lo-á ao docente no final da aula.

Introdução
Inicia-se com este trabalho a abordagem ao estudo dos circuitos sequenciais síncronos nas aulas de laboratório. Dado que as saídas de um circuito síncrono dependem não só das suas entradas no instante presente, mas também do seu estado anterior, é necessário ter particular atenção com os valores a colocar nas entradas dos circuitos. Os interruptores usados (nas precedentes aulas de laboratório) para gerar sinais de entrada sofrem do fenómeno de bounce, o que os torna inadequados para o uso em certas entradas dos circuitos sequenciais, como por exemplo no caso do clock. A fim de evitar os efeitos nefastos do bounce nas entradas críticas de um circuito sequencial, deverá recorrer aos botões de pressão existentes na base. Atenção: O mecanismo de debounce associado aos interruptores de pressão da base é bastante rudimentar, e nem sempre funciona correctamente. Se se usar a ponta de uma caneta na vertical para pressionar os botões, os resultados serão bastante mais fiáveis. Consulte a secção 2.1.1 de https://dspace.ist.utl.pt/bitstream/2295/711605/1/Lab.pdf, a propósito do fenómeno bounce nos interruptores.

1. Na realização do trabalho, só se podem usar circuitos disponíveis no laboratório. 2. Um esquema eléctrico só está completo quando, além de representarem as portas e outros elementos e as suas interligações, estão marcados os nºs dos pinos usados dos integrados e as suas referências. 3. Sugestão para simular a mudança simultânea de duas entradas, seja A e B, ambas de 0 para 1 ou de 1 para 0: desconecte B do interruptor a que está ligado, e ligue-a ao interruptor onde A se liga. Para simular a mudança simultânea de dessas mesmas entradas, porém uma de 0 para 1 e a outra de 1 para 0, fica ao engenho do grupo…

UKE2011

a torneira está aberta se e só se Torn =High.que naturalmente vai subindo ou descendo à medida que o tanque vai enchendo ou esvaziando. 2. a variável de entrada Sup fica High e a torneira deve fechar. Utilize o menor número possível de integrados. e uma saída.Na superfície da água. UKE2011 .Quando o tanque está a encher. . nunca acontece ficar Inf=Low e Sup=High. Assim que a sonda volta a passar Ninf no sentido ascendente.O circuito tem duas entradas.Flip-Flops Considere o seguinte flip-flop JK: R_L J_H CLK K_H FF1 R 1J C1 1K Q_H 1. Inf e Sup. Desenhe o esquema lógico de um circuito que concretize a funcionalidade especificada acima utilizando unicamente portas NAND.Quando o tanque está a vazar. . Torn. Complete o diagrama temporal 1. há uma sonda boiando . . a variável de entrada Inf fica Low e a torneira deve abrir enchendo o tanque. Qual o valor de Torn quando Inf=Low e Sup=High? Diagrama Temporal 1 SUP INF TORN 4. Desenhe o esquema eléctrico do circuito completo. assim que a sonda sobe acima dum dado nível.Para bom entendedor. Nsup. I-2. . Desenhe o esquema eléctrico completo do circuito. Complete a linha Q_Ht do diagrama temporal 2 de acordo com os resultados que pode prever teoricamente sobre o funcionamento deste flip-flop (considere os tempos de propagação do FF desprezáveis face ao período de relógio).Departamento de Engenharia Electrotécnica e de Computadores Instituto Superior Técnico – Universidade Técnica de Lisboa Sistemas Digitais 2011/2012 LEIC I-1. Sup irá ficar Low. Latches Pretende-se um circuito para controlar o abrir/fechar duma torneira que enche um tanque de rega. 2. Inf irá ficar High. Se algum tempo depois o tanque começar a esvaziar. Ninf. Analise o esquema lógico a que chegou. assim que a sonda desce abaixo dum dado nível. mas a torneira deve continuar aberta. O seu funcionamento é o seguinte: . 3. mas a torneira deve continuar fechada. em simultâneo… 1.

1 II. UKE2011 .5 As respostas devem ser justificadas (A cotação indicada refere-se a respostas justificadas).2 Simule o diagrama temporal 2 preenchendo na a linha Q_Ho os valores observados na saída do FF.1 verifique o seu funcionamento e coloque-o a funcionar correctamente.1.1 II.5 2 1 3 2. 2. 2. coloque-o a funcionar correctamente e apresente-o ao docente.5 1 1.2 3 1. Grelha de avaliação: Questão Cotação I. 2.1. Apresente-o ao docente.2 II.1 I. Assinale a cor diferente os resultados que não pôde prever teoricamente. Monte o circuito idealizado em “I-1) Latches” 1.1.5 2 2.1.1 II.2.Departamento de Engenharia Electrotécnica e de Computadores Instituto Superior Técnico – Universidade Técnica de Lisboa Sistemas Digitais 2011/2012 LEIC Diagrama Temporal 2 CLK J_H K_H R_L Q_Ht Q_Ho II-Montagem dos Circuitos (Durante a aula de laboratório) 1.2. Flip-flops”.2 I.2.2.4 I.1 I.3 I. Monte o circuito apresentado em “I-2.1.1 Verifique o funcionamento do circuito montado.