You are on page 1of 18

Báo cáo thí nghiệm KỸ THUẬT SỐ

Trang 1

MỤC LỤC
BÀI 1. KHẢO SÁT CỔNG LOGIC VÀ FLIP-FLOP.............................2
I. MỤC ĐÍCH VÀ YÊU CẦU...............................................................................................2 II. DỤNG CỤ THÍ NGHIỆM.................................................................................................2 III. CÁC THÍ NGHIỆM.........................................................................................................2 1. Các cổng logic cơ bản....................................................................................................2 2. Cấu tạo ngõ ra của cổng TTL.........................................................................................5 4. Khảo sát hoạt động của các Flip-Flop............................................................................9

BÀI 2. KHẢO SÁT HỆ TỔ HỢP VÀ HỆ TUẦN TỰ...........................11
I. MỤC ĐÍCH VÀ YÊU CẦU.............................................................................................11 II. DỤNG CỤ THÍ NGHIỆM...............................................................................................11 III. CÁC THÍ NGHIỆM.......................................................................................................11 1. Khảo sát mạch đếm không đồng bộ (đếm nối tiếp).....................................................11 2. Khảo sát mạch đếm đồng bộ (74LS193).....................................................................12 3. Khảo sát mạch so sánh 4 bít (74LS85)........................................................................13 4. Khảo sát thanh ghi dịch 4 bít (74LS194).....................................................................15 5. Khảo sát mạch cộng nhớ nhanh 4 bít (74LS283).........................................................18

DFF… Để hoàn thành bài thí nghiệm này sinh viên cần nắm vững lý thuyết đã được học trong giáo trình Kỹ Thuật Số về đại số Boole. B: • Dùng VOM đo giá trị điện áp ra của nguồn xung clock là: V1 = 2.Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 2 BÀI 1. 1 Digital Logic Fundamental circuit board (Board mạch thí nghiệm). bật công tắc nguồn (đèn LED chỉ thị nguồn sáng báo +5V).92 (V) b. INPUT SIGNALS. XOR.16 V • Dùng VOM đo giá trị điện áp tại chân số 3 của IC NE555. thực hiện một số mạch điều khiển đơn giản: mạch điều khiển bus dữ liệu. XNOR được thực hiện bằng các vi mạch cổng TTL. NAND. • Dùng VOM đo nguồn cung cấp cho các vi mạch (đo chân 14 và chân 16 của các IC). khảo sát hoạt động của các FLIP-FLOP. NOR. các cổng logic và Flip-Flop. XOR/XNOR. MỤC ĐÍCH VÀ YÊU CẦU Khảo sát các cổng logic cơ bản dùng các vi mạch tích hợp TTL và CMOS. giá trị đo được V2 = 2. 1 VOM. Các khối được sử dụng trên board mạch: AND/NAND. (Đế lắp mạch thí nghiệm). Kiểm tra nguồn cung cấp cho các vi mạch: • Lắp board TN vào đế. Các cổng logic cơ bản Mục đích bài thí nghiệm: nhằm kiểm tra hoạt động của các cổng logic cơ bản AND. Các dây nối và các connector. mạch chia tần số sử dụng JKFF. CÁC THÍ NGHIỆM 1.1 µs Thời gian không có xung: TOFF = 12 µs .16 V • Ta thấy V1 = V2 • IC NE555 thực hiện vai trò là mạch dao động tạo xung Clock • Quan sát hình dạng của xung clock bằng cách sử dụng kênh 1 (kênh X) của dao động ký. OR. 1 Dao động ký. III. KHẢO SÁT CỔNG LOGIC VÀ FLIP-FLOP I. Kiểm tra nguồn xung Clock và các tín hiệu Input A. OR/NOR. DỤNG CỤ THÍ NGHIỆM • • • • • 1 FACET Base Unit. Các vi mạch được sử dụng thực hiện các khối trên:  74LS00: 04 cổng NAND 2 ngõ vào  74LS02: 04 cổng NOR 2 ngõ vào  74LS04: 06 cổng NOT (Inverter)  74LS136: 04 cổng XOR a. CLOCK. II. Từ dạng sóng quan sát được trên dao động ký hãy xác định chu kỳ và tần số dao động của xung clock: Thời gian có xung: TON = 10. giá trị điện áp nguồn cung cấp là: Vcc = 4.

B. B bằng cách sử dụng VOM ta có Mức Logic Logic 0 Logic 1 Điện áp đo được bằng VOM Input A Input B 0. NAND. XOR.B Điện áp VY 0 0 0.12V 1 0 0. các connector lần lượt cấp tín hiệu logic ‘0’ và ‘1’ cho các đầu vào A và B của các cổng logic AND.1V 1 0 0.1V 1 1 3. có thể tăng R hay • VTB = bảng sau: 1T TON ∫ v(t )dt = T VCC = 2.24(V) T0 • Kiểm tra mức logic ‘0’ và ‘1’ của các ngõ vào input A.1V 0 0 0.11V A 0 0 1 1 A 0 0 1 1 A 0 Bảng chân trị cổng OR B Y Điện áp VY 0 0 0.25mV 4. Điện áp nạp của tụ không tăng tuyến tính vì tăng theo hàm mũ Nếu muốn tạo ra điện áp nạp tuyến tính (điện áp có dạng tam giác) phải cải tiến mạch dao động này bằng cách cho tụ nạp xả liên tục thì thời hằng giảm điện dung tụ điện Giá trị điện áp trung bình của nguồn xung clock theo công thức: τ=RC lớn . Kiểm tra bảng chân trị của các cổng logic: Sử dụng các dây nối.97V Bảng chân trị cổng NAND B Y Điện áp VY 0 1 4.14V . B kết quả đo sau: Bảng chân trị cổng AND: B Y = A.1 µs Trang 3 • • • Tần số dao động: f = 1/T = 45 Hz Sử dụng thêm kênh 2 (kênh Y) của dao động ký quan sát dạng sóng tại chân số 6 của IC NE555 để hiểu rõ về quá trình nạp xả của tụ điện C. Ứng với mỗi trường hợp của tổ hợp 2 biến A.Báo cáo thí nghiệm KỸ THUẬT SỐ Chu kỳ dao động: T = TON + TOFF = 22. XNOR.91V 3mV 4. Quan sát trạng thái đèn LED tại ngõ ra của cổng AND và dùng VOM đo điện áp ngõ ra tương ứng cho mỗi trường hợp để kiểm tra lại bảng chân trị (bảng trạng thái) của cổng AND OR. NOR.12V 1 1 4.93V c.12V 0 1 4. Dùng các công tắc thay đổi mức logic ở các ngõ vào A.

95V 1 0 0.16V 1 1 4. Sử dụng cổng XOR và XNOR để đệm và đảo mức tín hiệu: .95V A 0 0 1 1 A 0 0 1 1 d.15V Bảng chân trị cổng XNOR B Y Điện áp VY 0 1 4.17V 0 0 0.Báo cáo thí nghiệm KỸ THUẬT SỐ 0 1 1 1 0 1 Trang 4 1 1 1 3.95V 1 0 0.15V 1 1 4.69V 3.95V 1 0 0.17V 1 0 0.69V A 0 0 1 1 Bảng chân trị cổng NOR B Y Điện áp VY 0 1 3. Sử dụng cổng AND và NAND để đóng/mở tín hiệu: • Cổng AND và NAND cho tín hiệu đi qua khi ngõ vào : A=0 • Cổng AND và NAND không cho tín hiệu đi qua khi ngõ vào:A = 1 • Sự khác nhau của dạng sóng ngõ ra Y1 và Y2 khi sử dụng cổng AND và NAND để đóng mở tín hiệu xung clock là độ rộng sườn xung đóng mở tín hiệu khác nhau 5V +V A AND Y1 NAND B Y2 e.16V 0 0 0.95V 0 1 4.69V 3.17V Bảng chân trị cổng XOR B Y Điện áp VY 0 0 0.

Đặc tính của cổng ĐẢO loại Schmitt Trigger (74LS14) Chúng ta thử quan sát điện áp tại đầu ra của cổng ĐẢO khi đặt ở đầu vào một tín hiệu xung có tần số thấp và sườn của xung thay đổi rất chậm (sườn xung rất rộng). Dạng sóng quan sát được mô tả trên đồ thị sau đây: . a. Từ dạng sóng quan sát được: • Khi ngõ vào điều khiển A = 1 thì: X1 = B • Khi ngõ vào điều khiển A = 0 thì: X1 = B Không thể dùng cổng XOR / XNOR để đóng/mở tín hiệu dữ liệu được Kết luận : Chỉ có thể dung cổng NAND or NOR để đóng mở tín hiệu 2. xét 2 trường hợp: cổng đảo loại chuẩn (standard) và cổng đảo loại Schmitt.Báo cáo thí nghiệm KỸ THUẬT SỐ Khối XOR/XNOR 5V +V Trang 5 A XOR X1 XNOR B X2 Trong đó: A đóng vai trò là ngõ vào điều khiển (control) và B đóng vai trò là ngõ vào dữ liệu (data). Các vi mạch được sử dụng: • 7407: 06 cổng đệm cấu tạo ngõ ra cực thu để hở (Hex Buffer with Open Collector) • 74LS14: 06 cổng đảo Schmitt Trigger (Hex Schmitt Trigger Inverter) • 74LS04: 06 cổng đảo • 74LS126: 04 cổng đệm với cấu tạo ngõ ra 3 trạng thái. TRI-STATE OUTPUT. Sử dụng 2 kênh của dao động ký để quan sát các tín hiệu sau: • Kênh 1 quan sát tín hiệu ngõ vào B • Kênh 2 quan sát tín hiệu ngõ ra X1 B không đổi khi A=1 : thời gian có xung X1 lớn hơn khi A=0 Lần lượt thay đổi vị trí của công tắc A để thay đổi mức logic của ngõ vào tín hiệu điều khiển A và quan sát các tín hiệu ngõ vào B và ngõ ra X1. Cấu tạo ngõ ra của cổng TTL Các khối mạch được sử dụng: OPEN COLLECTOR.

Báo cáo thí nghiệm KỸ THUẬT SỐ VUTP VLTP Trang 6 Cổng đảo chuẩn (Standard) Cổng đảo Schmitt Trigger Rõ ràng khi sử dụng cổng đảo Schmitt Trigger đối với các tín hiệu biến thiên chậm (tần số thấp) dạng sóng ngõ ra sẽ tốt hơn. và vẽ được đặc tuyến truyền đạt của vi mạch đảo 74LS14. Thực hiện mạch sau đây: A + V 74LS14 Y Schmitt Trong đó V là nguồn điện áp được lấy từ khối TTL/CMOS COMPARISON và có thể thay đổi giá trị điện áp bằng cách điều chỉnh trimmer POSITIVE SUPPLY trên đế cắm board mạch thí nghiệm (Base Unit). Đặc tuyến truyền đạt của cổng ĐẢO loại Schmitt Trigger như sau: Vo VUTP : Upper-Trip-Point Voltage VLTP : Lower-Trip-Point Voltage VOL : Low-state Output Voltage VOL : High-state Output Voltage VOH VOL VLTP VUTP Vi Yêu cầu của thí nghiệm: xác định được các giá trị điện áp VUTP và VLTP của cổng đảo Schmitt Trigger 74LS14. . điều chỉnh điện áp vào VA có giá trị nhỏ nhất (xấp xỉ 0V) tương ứng với mức logic ngõ vào A là mức logic 0. loại bỏ được các nhiễu không mong muốn tác động vào mạch. Các bước tiến hành: • Lắp mạch thí nghiệm như hình vẽ trên: • Dùng VOM đo điện áp ở ngõ vào A.

đo các giá trị điện áp V Y và VLTP ta có: VOH = 4. Khảo sát ngõ ra cực thu để hở . sẽ thấy điện áp VY tương ứng mức logic 1 (xấp xỉ 5V) • Điều chỉnh trimmer nguồn cung cấp để tăng dần điện áp vào VA và quan sát trên dao động ký cho đến khi ngõ ra Y vừa chuyển xuống mức logic 0 thì dừng lại.Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 7 • Quan sát điện áp ngõ ra Y trên kênh 1 của dao động ký. ngõ ra Y không đổi mức logic.328 (V) • Vẽ đặc tuyến truyền đạt của cổng đảo Schmitt 74LS14 b. có giá trị là: VUTP = 6.145(V) • Tiếp tục xác định mức ngưỡng thấp VLTP bằng cách giảm điện áp ngõ vào VA cho đến khi ngõ ra Y chuyển từ mức logic 0 lên mức logic 1 thì dừng lại. VLTP = 0. Điện áp ngõ vào V A đo được bằng VOM chính là điện áp VUTP.08 (V) • Tiếp tục tăng điện áp vào VA.23 (V). ngõ ra lúc này bằng : VOL = 0.

26V 0.069V • Các kết quả trên là do nối X1 và X2 (lúc này Y1 = Y2) Mạch logic trên thực hiện hàm chức năng NOR .072V 0.13V • Giải thích các kết quả điện áp đo được trong bảng do Y1=bù A Y2=bù B • Để cổng logic ngõ ra cực thu để hở hoạt động được cần phải có điều kiện là không nối X1 • và X2 lại với nhau Bây giờ dùng CONNECTOR nối X1 và X2 (lúc này Y1 = Y2). • Các biểu thức logic của Y1. Thay đổi các giá trị logic ngõ vào A và B. kết quả kiểm tra vào bảng sau: A 0V 5V Y1 1 0 VY1 4.14V B 0V 5V Y2 1 0 VY2 4. Y2 theo A và B • Y1=bù A • Y2=bù B • Kiểm tra lại các biểu thức logic của Y1 và Y2 bằng cách cho tín hiệu logic 0 và 1 vào A.96V 0.Báo cáo thí nghiệm KỸ THUẬT SỐ Mạch thí nghiệm sau (trên khối OPEN COLLECTOR): +V Trang 8 A X1 X2 B Y1 Y2 : X1 và X2 không nối nhau. dùng VOM đo điện áp logic ngõ ra. ghi các kết quả vào bảng sau: A 0 0 1 1 B 0 1 0 1 Y1 1 0 0 0 VY1 4.073V 0. B và dùng VOM đo điện áp ra tại Y1 và Y2.95V 0.

sau đó thực hiện một số chuyển đổi qua lại giữa các loại FF. TFF và DFF . a. TFF và DFF • Các sơ đồ sử dụng JKFF thực hiện chức năng của RSFF. JKFF). Khảo sát bảng trạng thái của các Flip Flop Tiến hành thí nghiệm : • Kiểm tra lại bảng trạng thái của DFF và JKFF • Kiểm tra chức năng của các ngõ vào điều khiển trực tiếp CLEAR và PRESET đối với cả 2 loại Flip-Flop: DFF và JKFF b. • Nêu ý nghĩa chức năng của các ngõ vào A (INPUT) và B (OUTPUT ENABLE) ? • Giải thích hoạt động của mạch ? Tiến hành thí nghiệm để kiểm tra lại các kết luận ở trên về hoạt động của ngõ ra 3 trạng thái: B (Output Enable) 0 0 1 1 A (Input) 0 1 0 1 Y (Output) 0 0 0 1 Trạng thái LED xanh 0 0 1 0 Trạng thái LED đỏ 0 0 0 1 • Mức tích cực của tín hiệu cho phép ngõ ra (B – Output enable) là mức logic: 1 • Ngõ ra 3 trạng thái có thể ứng dụng ở những mạch TTL • Để mức tích cực của tín hiệu Output Enable (B) là mức logic ‘0’ cần cải tiến mạch trên bằng cách mắt một cổng đảo trước B để mức tích cực đảo từ ‘1’ sang ‘0’ 4. Khảo sát hoạt động của các Flip-Flop Bài thí nghiệm này nhằm mục đích kiểm tra lại hoạt động của các Flip Flop thông dụng (DFF.Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 9 c. Khảo sát ngõ ra 3 trạng thái Thực hiện thí nghiệm trên khối TRI-STATE OUTPUT. Dùng JKFF thực hiện chức năng của RSFF. cuối cùng ứng dụng JKFF và DFF thực hiện các mạch chia tần số. Các khối mạch sử dụng: D-TYPE FLIP-FLOP và JK FLIP-FLOP.

Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 10 c. Quan sát dạng sóng ra tại ngõ ra Q trên dao động ký Tần số ngõ ra Q = fCk/4 . Ứng dụng JKFF và DFF thực hiện các mạch chia tần số Do có thể chuyển đổi giữa cổng JKFF  DFF nên sơ đồ thực hiện chia tần số giống DFF • Vẽ sơ đồ sử dụng JKFF thực hiện mạch chia 2 tần số xung CLK • Thực hiện mạch chia 4 tần số bằng cách ghép nối tầng 2 mạch chia 2 ở trên.

Khảo sát tác dụng của các ngõ vào CLR và PR: • Quan sát sơ đồ mạch của bộ đếm không đồng bộ (đếm nối tiếp) sử dụng 4 JKFF (được thực hiện bằng 2 vi mạch 74LS76) thực hiện chức năng của TFF mắc nối tiếp với nhau. II. • Khảo sát hoạt động xóa (CLEAR) và đặt trước (PRESET) bộ đếm bằng cách cấp tín hiệu logic tương ứng cho các ngõ vào CLR và PR. thanh ghi dịch 4 bít. • Dùng máy phát sóng cấp tín hiệu xung vuông có tần số 1 Hz vào ngõ vào CLOCK của bộ đếm và quan sát hoạt động đếm lên của mạch. (Đế lắp mạch thí nghiệm). • Thay đổi vị trí công tắc ở khối PULSE để tạo xung kích khởi cho bộ đếm và quan sát sự thay đổi trạng thái ngõ ra của bộ đếm từ giá trị 0000 đến 1111. • Xóa bộ đếm về 0. • Dùng tụ điện có giá trị C = 10 (µF) mắc thêm vào mạch để khảo sát tác dụng của mạch RC trong việc “tự động” xóa FF và thiết lập FF lúc ban đầu khi bật nguồn cung cấp. 1 máy phát sóng vuông Các dây nối và các connector. DỤNG CỤ THÍ NGHIỆM • • • 1 FACET Base Unit. • Tăng tần số xung CLOCK của máy phát sóng để tăng tốc độ đếm. b. MỤC ĐÍCH VÀ YÊU CẦU Trong bài thí nghiệm này sinh viên sẽ được khảo sát một số mạch tổ hợp và mạch tuần tự đơn giản: mạch so sánh 4 bít. trên cơ sở đó vận dụng để thiết kế được những mạch ứng dụng phức tạp hơn. khi tần số khoảng 630Hz thì trạng thái của 4 đèn đều sáng . CÁC THÍ NGHIỆM 1. bộ đếm không đồng bộ. • Nhận xét : khi tăng tần số xung Clock của bộ đếm thì trang thái đếm của đèn tăng lên. 1 Digital Circuit Fundamental 1 board (Board mạch thí nghiệm). 1 VOM. đèn tắt tương ứng mức logic “0”.Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 11 BÀI 2. sinh viên có thể tự mình hệ thống hoá lại kiến thức đã tích luỹ trong giờ học lý thuyết. Khảo sát mạch đếm không đồng bộ (đếm nối tiếp) Khối mạch thực hiện: ASYNCHRONOUS RIPPLE COUNTER a. Sau khi hoàn thành bài thí nghiệm này. bộ đếm đồng bộ. mạch cộng 2 số nhị phân 4 bit. Qua bài thí nghiệm sinh viên có thể hiểu được nguyên tắc hoạt động của một số mạch tổ hợp và mạch tuần tự đơn giản. làm quen với một số vi mạch số TTL thường được sử dụng. KHẢO SÁT HỆ TỔ HỢP VÀ HỆ TUẦN TỰ I. Khảo sát hoạt động đếm lên: • Cấp xung Clock từ khối tạo xung PULSE vào ngõ vào CLOCK của mạch. Để hoàn thành bài thí nghiệm này sinh viên cần nắm vững lý thuyết đã được học trong giáo trình Kỹ Thuật Số về các hệ tổ hợp và hệ tuần tự. • • III. Lưu ý: đèn sáng tương ứng mức logic “1”.

Quan sát trạng thái của các ngõ ra CARRY và BORROW. ghép nối tầng 2 vi mạch đếm 4 bít 74LS193 bằng cách sử dụng các ngõ ra CARRY hoặc BORROW có thể thực hiện mạch đếm 8 bít với số lượng trạng thái đếm là 16x16 = 256 (= 28) trạng thái phân biệt. • Xóa bộ đếm về không. với các ngõ vào dữ liệu cho phép nhập giá trị bắt đầu của bộ đếm (nội dung đếm). A. kích khởi sườn lên. • • • • • • • . QC.Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 12 2. Chẳng hạn: 1 vi mạch 74LS193 có thể thực hiện bộ đếm 4 bít tương ứng 16 (= 2 4) trạng thái phân biệt. tất nhiên có thể thực hiện hoặc đếm lên hoặc đếm xuống (CARRY cho đếm lên và BORROW cho đếm xuống). Khảo sát mạch đếm đồng bộ (74LS193) Khối mạch thực hiện: SYNCHRONOUS COUNTER Vi mạch TTL 74LS193 là bộ đếm đồng bộ thuận/nghịch 4 bít. • Khi đến lên từ 0000 đến 1111 thì ngỏ ra CARRY nháy đèn báo hiệu đếm xong • Khi đến xuống từ 1111 đến 0000 thì ngỏ ra BORROW nháy đèn báo hiệu đếm xong • Tăng tần số ngõ vào xung đếm của máy phát sóng thì sẻ tăng tốc độ đếm. D : các ngõ vào dữ liệu. C. COUNT DOWN : ngõ vào nhận xung cho phép đếm xuống. QB. • Dùng máy phát sóng cấp tín hiệu xung vuông có tần số 1 Hz vào ngõ vào UP của bộ đếm và quan sát hoạt động đếm lên của vi mạch (nội dung bộ đếm thay đổi từ 0000 → 1111). Hoạt động đếm lên: • Cấp nguồn cho mạch. QD : các ngõ ra bộ đếm. LOAD : ngõ vào cho phép nhập dữ liệu vào bộ đếm. CARRY và BORROW : các ngõ ra này cho phép người thiết kế có thể ghép nối tầng nhiều vi mạch 74LS193 với nhau để thực hiện các mạch đếm với số lượng lớn hơn. kích khởi sườn lên. CLEAR : ngõ vào xóa bộ đếm về 0000. QA. a. COUNT UP : ngõ vào nhận xung cho phép đếm lên. B.

c. C=0. B=1. A=1). Hoạt động đếm xuống: Khảo sát hoạt động đếm xuống hoàn toàn tương tự như phần a bằng cách cấp nguồn xung clock tần số 1 Hz từ máy phát sóng vào ngõ vào DOWN của vi mạch.Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 13 b. tương ứng với chu kỳ xung nhịp là 1s. Tín hiệu xung mức 0 ở ngõ ra BORROW có thể được sử dụng để kích khởi cho một mạch điện tử nào đó hoạt động. • Trong khi đang đếm nếu CLEAR thì dừng đếm hoặc LOAD thì cũng dừng đếm d. D ở khối INPUT SIGNALS để nhập dữ liệu ban đầu cho bộ đếm (nội dung ban đầu của bộ đếm). 15s. B. D để nhập dữ liệu ban đầu 0011 cho bộ đếm (D=0. Lúc này mạch sẽ thực hiện đếm lên bắt đầu từ giá trị 0011 (3 thập phân). Với ngõ vào UP để trống. lúc này ngõ ra BORROW sẽ chuyển từ mức logic ‘1’ xuống mức logic ‘0’. Khảo sát mạch so sánh 4 bít (74LS85) Khối mạch thực hiện: 4 BIT COMPARATOR . • Các giá trị nhập dữ liệu • 5s : 0101 • 6s : 0110 • 12s : 1100 • 15s : 1111 • Ứng dụng hoạt động đếm lên để định thời cần sử dụng ngõ ra CARRY làm dấu hiệu nhận biết 3. Trạng thái các ngõ ra của bộ đếm QD. 6s. đây chính là dấu hiệu nhận biết khoảng thời gian 10s đã trôi qua tính từ lúc bắt đầu tác động xung đếm ở đầu vào xung nhịp. B. hay gọi tắt là hoạt động định thời hay chỉ đơn giản là định thời. chẳng hạn 74LS193. Để đơn giản trong phần này chúng ta thử xét ứng dụng của hoạt động đếm xuống trong việc định thời sự kiện. QC. Khi bộ đếm đạt đến giá trị 00002 nghĩa là đã đếm được 10 trạng thái và sẽ tương ứng 10 xung nhịp clock đã tác động ở ngõ vào với chu kỳ mỗi xung là 1s. Phần thí nghiệm: Sử dụng vi mạch 74LS193 thực hiện các công việc sau: • Nhập dữ liệu thích hợp để định thời các khoảng thời gian là 5s. có thể được ứng dụng để định các khoảng thời gian. Hoạt động đếm xuống và đếm lên của các vi mạch đếm. QA lúc này bằng 0011 • Vẫn giữ ngõ vào LOAD ở mức ‘0’. nội dung bộ đếm không thay đổi theo xung clock • Đưa ngõ vào LOAD lên mức ‘1’ để chuyển sang hoạt động đếm. cấp xung clock tần số 1 Hz vào ngõ vào UP. Nhập dữ liệu vào bộ đếm: Sử dụng ngõ vào LOAD và các công tắc A. QB. 12s. Ứng dụng bộ đếm để xây dựng mạch định thời Chúng ta có thể ứng dụng bộ đếm để xác định một khoảng thời gian. C. C. • Đưa ngõ vào LOAD xuống mức 0 và sử dụng các công tắc A. đó gọi là hoạt động định thời gian. Chẳng hạn muốn làm trễ một khoảng thời gian là 10s chúng ta có thể cho bộ đếm bắt đầu đếm ngược (đếm xuống) từ giá trị thập phân là 10 (1010 nhị phân) đến 0 (0000 nhị phân) với tần số xung nhịp ở ngõ vào DOWN là 1 Hz.

12 bít. Sơ đồ chân và bảng trạng thái mô tả hoạt động của vi mạch này được cho trên hình vẽ sau: Giải thích bảng trạng thái của vi mạch 74LS85: • A3. 24 bít. B2. B3. Thực hiện mạch đếm modulo M: . b. A1. 16 bít.). B.. 20 bít. làm tăng khả năng mở rộng của vi mạch 74LS85. QD của vi mạch đếm 74LS193. A<B. • Trong bài thí nghiệm chỉ thực hiện việc so sánh 2 số nhị phân 4 bít sử dụng 1 vi mạch 74LS85 nên chúng ta thiết lập ngõ vào nối tầng (A=B) = 1. A=B là các ngõ ra chỉ thị kết quả so sánh mức tích cực là mức 1. A2.. . QC. Tiến hành thí nghiệm: a. QB.. • Các ngõ vào nối tầng (cascading inputs) cho phép ghép nối nhiều vi mạch so sánh 74LS85 với nhau để thực hiện so sánh 2 số nhị phân nhiều bít (ví dụ: so sánh 2 số 8 bít.. B0 là các ngõ vào nhận các bít dữ liệu so sánh của 2 số A. B1. A0.Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 14 Vi mạch 74LS85 thực hiện so sánh 2 số nhị phân 4 bít A (A3A2A1A0) và B (B3B2B1B0) theo mã nhị phân 8421 về mặt độ lớn (4-BIT MAGNITUDE COMPARATOR). So sánh các số nhị phân 4 bít sau đây: A 0001 1101 1010 0110 B 0011 1100 1010 1001 Các ngõ ra A>B A<B A=B X X X X Kết luận B lớn hơn A A lớn hơn B A=B B>A Các ngõ vào của B chính là các giá trị ngõ ra QA. • A>B.

D: Các ngõ vào dữ liệu song song. • SL (Serial Left): Ngõ vào nối tiếp của dữ liệu dịch trái. Sơ đồ chân của vi mạch này được cho như sau: Ý nghĩa của các chân tín hiệu: • CLEAR: Ngõ vào xóa. đây là thanh ghi dịch 4 bít cho phép dịch trái và dịch phải. • QA.Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 15 Sử dụng 2 khối mạch: Bộ đếm đồng bộ (74LS193) và Bộ so sánh 4 bít (74LS85) để thực hiện mạch đếm modulo M bất kỳ. • A. • S1. C. các ngõ vào dữ liệu song song đồng bộ. bằng cách: nối một ngõ ra thích hợp của mạch so sánh (A>B hoặc A=B hoặc A<B) đến ngõ vào CLEAR của bộ đếm để xóa bộ đếm về 0000 khi đạt đến giá trị đếm M đã được thiết lập bằng các công tắc A. QB. • CLOCK: Ngõ vào xung clock. • Đếm lên đếm 5 (M=5) • Đếm lên đếm 8 (M=7) • Đếm lên đếm 10 (M=10) 4. tích cực mức thấp. S0 : Các ngõ vào chọn chế độ hoạt động của thanh ghi. có các ngõ vào dữ liệu nối tiếp. QD : Các ngõ ra dữ liệu song song. • SR (Serial Right): Ngõ vào nối tiếp của dữ liệu dịch phải. C. Khảo sát thanh ghi dịch 4 bít (74LS194) Khối mạch khảo sát: 4 BIT SHIFT REGISTER Khối mạch này được thực hiện bằng vi mạch 74LS194. B. B. D ở khối INPUT SIGNALS. tích cực sườn lên. Thanh ghi dịch 74LS194 có 4 chế độ hoạt động khác nhau được mô tả trong bảng sau: S1 0 0 1 1 S0 0 1 0 1 Chế độ hoạt động (MODE) Giữ nguyên trạng thái ngõ ra Dịch dữ liệu sang phải Dịch dữ liệu sang trái Nhập dữ liệu vào song song đồng bộ với clock . QC.

QB.Báo cáo thí nghiệm KỸ THUẬT SỐ Phần thí nghiệm: Trang 16 a. C=0. D=MSB b. • Chuyển sang chế độ dịch phải (S1=0. C=0. • Cấp xung clock sườn lên cho thanh ghi từ khối tạo xung PULSE GENERATOR. lưu ý: A=LSB. lưu ý: A=LSB. QC. • Lần lượt chuyển công tắc ở khối tạo xung để cấp xung clock cho thanh ghi và quan sát sự dịch chuyển dữ liệu “1000” từ phải sang trái tại các ngõ ra QA. QB. D=MSB. • Lần lượt chuyển công tắc ở khối tạo xung để cấp xung clock cho thanh ghi và quan sát sự dịch chuyển dữ liệu “0001” từ trái sang phải tại các ngõ ra QA. B=0. S0=1). 0110. 0010. . S0=0). QD theo như sơ đồ sau: • Khảo sát hoạt động dịch phải của thanh ghi bằng cách thay đổi dữ liệu nhập ban đầu cho thanh ghi bằng các giá trị sau: 0011. • Chuyển sang chế độ dịch trái (S1=1. A=1). D=MSB. • Nhập dữ liệu “1000” vào thanh ghi (D=1. A=0). B=0. Hoạt động dịch phải dữ liệu: Xóa thanh ghi về 0000 (CLEAR=0). 0111. • Cấp xung clock sườn lên cho thanh ghi từ khối tạo xung PULSE GENERATOR. Lưu ý: A = LSB. QC. QD. • Thiết lập ngõ vào dữ liệu dịch phải SR=1. • Thiết lập ngõ vào dữ liệu dịch trái SL=0. Hoạt động dịch trái dữ liệu: Xóa thanh ghi về 0000 (CLEAR=0). • Nhập dữ liệu “0001” vào thanh ghi (D=0.

sẽ thấy một điểm sáng chạy vòng tại ngõ ra. Tiếp tục tăng tần số xung clock cho đến khi thấy cả 4 đèn LED ở ngõ ra sáng đồng thời. “1011”. D=0). 0010. c. 0110. Khi tăng tần số lên quá 24Hz thì mắt ta mắt ta lại thấy 4 đèn như cùng sáng một lúc Do mắt ra chỉ nhận thấy được 24hình /s Thí nghiệm dịch vòng dữ liệu bằng cách thay đổi dữ liệu nhập ban đầu cho thanh ghi là: “0111”. Hoạt động dịch vòng dữ liệu: • Thực hiện mạch dịch vòng dữ liệu từ trái sang phải bằng cách nối ngõ ra QD về ngõ vào dữ liệu nối tiếp SR như sơ đồ mạch sau: • • • • • • • • Sau đó nhập dữ liệu “0001” cho thanh ghi (A=1. Dùng máy tạo sóng cấp xung vuông có tần số 1 Hz vào ngõ vào CLOCK của thanh ghi. B=0. theo sơ đồ sau đây: . Chuyển thanh ghi sang chế độ dịch phải dữ liệu (S1=0. S0=1) và quan sát hoạt động dịch vòng dữ liệu “0001”. C=0. “1101”. Bây giờ từ từ tăng tần số xung clock của máy phát sóng lên sẽ thấy tốc độ chạy của điểm sáng (tốc độ quét) tăng lên. tương tự như đã làm ở mạch dịch vòng sang phải. và ngõ vào dữ liệu nối tiếp SL=1. “1110” Thực hiện mạch dịch vòng từ phải sang trái.Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 17 • Khảo sát hoạt động dịch trái của thanh ghi bằng các dữ liệu nhập ban đầu cho thanh ghi như sau: 0100.

Khảo sát mạch cộng nhớ nhanh 4 bít (74LS283) Khối mạch thực hiện: 4 BIT ADDER Khảo sát vi mạch cộng nhớ nhanh 4 bít 74LS283. B. A3.Báo cáo thí nghiệm KỸ THUẬT SỐ Trang 18 • • • Ứng dụng của mạch dịch vòng là Trình bày sơ đồ nguyên lý mạch chọn kênh ứng dụng thanh ghi dịch ? Trình bày sơ đồ nguyên lý mạch phân kênh ứng dụng thanh ghi dịch? 5. sau đó chúng ta nhập tiếp số liệu cho A bằng cách sử dụng các công tắc A. QB. Phần thí nghiệm: Thực hiện các phép toán cộng 2 số nhị phân 4 bít và hoàn thành bảng sau: Giá trị đầu vào Kết quả phép toán 16 8 4 2 1 C0 A B Số thập phân C4 Σ4 Σ3 Σ2 Σ1 0 0101 0100 0 1 0 0 1 9 0 1100 1011 1 0 1 1 1 23 0 0111 1000 0 1 1 1 1 15 1 0111 1000 1 0 0 0 0 16 0 1111 1111 1 1 1 1 0 30 1 1111 1111 1 1 1 1 1 31 Ý nghĩa của ngõ vào C0 và ngõ ra C4 C0 : Nhớ trước khi cộng C4 : Số nhớ trong khi cộng Ứng dụng của ngõ vào C0 và ngõ ra C4 trong việc thiết kế mạch cộng 2 số nhị phân N bít là làm số nhớ trước và sau khi cộng . QC. A tại khối INPUT SIGNALS. C. Sơ đồ bố trí trên board mạch thí nghiệm và sơ đồ khối của mạch cộng 4 bít nhớ nhanh: Trong sơ đồ này chúng ta lưu ý rằng các ngõ vào A4. ----. C. trong khi các ngõ vào B4. B2. D ở khối INPUT SIGNALS. B. Bởi vậy để cộng 2 số nhị phân 4 bít A=A4A3A2A1 và B=B4B3B2B1 trước tiên chúng ta nhập số liệu cho B trước bằng cách sử dụng chế độ nhập số liệu vào bộ đếm. QA của bộ đếm đồng bộ. B1 của vi mạch được nối đến các ngõ ra QD. A1 của vi mạch được nối đến các ngõ vào tín hiệu D. A2.oOo ----- . B3. đây là vi mạch cộng nhớ nhanh hay còn gọi là mạch cộng với số nhớ nhìn thấy trước (Fast Carry – Carry Look Ahead).