You are on page 1of 42

´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias

Uso de herramientas libres para Verificaci´n o funcional
Exposici´n 1: Herramientas open-source para verificaci´n de o o sistemas digitales

Yerman Avila

2 de septiembre de 2011

Universidad Nacional de Colombia
Yerman Avila Uso de herramientas libres para Verificaci´n funcional o

´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias

1

Introducci´n o Herramientas open-source para la verificaci´n o MyHDL Jove SystemC SystemVerilog Resumen Referencias

2

3

4

Yerman Avila

Uso de herramientas libres para Verificaci´n funcional o

´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias

Introducci´n o

El proceso de verificaci´n funcional de un sistema digital consiste en o comparar las salidas de un sistema cualquiera o IP-core 1 (descrito en un HDL2 a nivel RTL3 ); con las salidas de un modelo funcional del mismo sistema el cual est´ descrito en un nivel de abstracci´n supea o rior llamado GOLDEN MODEL; esta comparaci´n se hace teniendo o las mismas entradas para ambas descripciones del sistema.

1 2

Intellectual property core Hardware Description Language 3 Register Transfer Leve
Yerman Avila Uso de herramientas libres para Verificaci´n funcional o

´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias

Introducci´n o
Para el proceso de verificaci´n de sistemas digitales por simulaci´n es o o necesario hacer uso de herramientas computacionales y de lenguajes especiales que permitan hacer una descripci´n funcional del sistema o en un lenguaje de alto nivel de abstracci´n. o Existen en el mercado herramientas profesionales para la verificaci´n o de IP-cores, dichas herramientas tienen un costo elevado y son en su mayor´ de c´digo cerrado. En contraparte existen herrmientas ıa o libres (open-source) publicadas bajo licencias como la GNU/GPL4 o la OSL 5 , estas herramientas son de libre acceso y uso (como se va a detallar en adelante).
4 5

General Public License http://www.gnu.org/copyleft/gpl.html Open Software License http://www.opensource.org/licenses/OSL-3.0
Yerman Avila Uso de herramientas libres para Verificaci´n funcional o

myhdl.systemc.systemverilog.org/ Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .net/ 8 http://www.php http://jove.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Herramientas open-source para la verificaci´n o MyHDL6 Jove7 SystemC8 SystemVerilog9 6 7 http://www.sourceforge.org/doku.org/home/ 9 http://www.

o n Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . Python/MyHDL es un gran paso para una mejor comunicaci´n y co-dise˜o de hdw/sftw. An´logamente permite explorar el comportamiento de a los dise˜os de hardware con alg´n algoritmo espec´ n u ıfico.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog MyHDL Paquete Python open-source que permite describir hardware en alto nivel de abstracci´n y adem´s funciona como lenguaje de verificaci´n o a o mediante un proceso de co-simulaci´n haciendo uso de otro simuo lador de HDL. MyHDL permite crear algoritmos o modelos y probar su desempe˜o n en hardware.

´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog MyHDL Con MyHDL es posible realizar tres actividades generales que son: Modelamiento. Se puede realizar cosimulaci´n haciendo uso de simuladores de Verilog tradicionales. o Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . o Conversi´n a VHDL o Verilog. Permite visualizar a o formas de onda mediante archivos VDC. Simulaci´n y Verificaci´n: el simulador integrado trabaja en el o o m´s alto nivel de la interpretaci´n de python.

10 10 http://www.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog MyHDL Co-simulaci´n o La verificaci´n de un dise˜o implementado en otro lenguaje reo n quiere co-simulaci´n.org/doc/current/manual/cosimulation.html Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . MyHDL est´ habilitado para co-simulaci´n con o a o cualquier simulador HDL que posea PLI (Procedural Languaje Interface). MyHDLside est´ dise˜ado para ser independiente de un sima n ulador en particular aunque la versi´n actual posee un m´dulo PLI o o para Icarus y CVer.myhdl.

pero realmente existen restricciones particulares en cada simulador por lo que el proceso de adecuar el Verilog PLI puede llegar a ser engorroso. restricciones o Idealmente en MyHDL se podr´ realizar una interacci´n total con ıa o cualquier simulador de HDL. Para una adecuada co-simulaci´n es necesario que las se˜ales de o n comunicaci´n en ambos lados (MyHDL y simulador HDL) se como porten como si fueran una sola se˜al. o Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog MyHDL Co-Simulaci´n. n Para la co-simulaci´n con HDL es necesario que el simulador teno ga PLI habilitado y con respecto al c´digo HDL se tienen algunas o restricci´nes.

n Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog MyHDL Co-Simulaci´n. esto implica que MyHDL debe generar cualquier se˜al que se necesite. restricciones o Solo c´digo HDL pasivo puede ser co-simulado: est´ o a restricci´n impide que el c´digo HDL que se quiera verificar o o tenga delays o retardos en tiempo.

Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . restricciones o Solo c´digo HDL pasivo puede ser co-simulado: est´ o a restricci´n impide que el c´digo HDL que se quiera verificar o o tenga delays o retardos en tiempo. esto implica que MyHDL debe generar cualquier se˜al que se necesite. MyHDL controla el reloj y en el HDL ocurren los cambios en las se˜ales normalmente n dependiendo de los eventos. pero la sensitividad del modelo en python no permite la ocurrecia de estos cambios en esos tiempos o ciclos ”delta”.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog MyHDL Co-Simulaci´n. n Race sensitivity issues: es com´n que en un RTL la u ocurrencia de un evento implique que otros eventos ocurran en el mismo paso de reloj.

Para otras plataformas (como Microsoft Windows) es necesario instalar interprete y paquetes Python. MyHDL utiliza el paquete est´ndar de Python distutils de distribua ci´n e instalaci´n. Generalmente se instala en plataformas Linux o o o Unix. Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog MyHDL Plataformas soportadas MyHDL se puede instalar en cualquier plataforma que soporte Python.

February 1999 Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .1.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog MyHDL Licencia GNU LESSER GENERAL PUBLIC LICENSE Version 2.

´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Jove es un conjunto de APIs de Java y herramientas para permitir la verificaci´n de un dise˜o de hardware en Verilog utilizando el o n lenguaje de programaci´n Java. o Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .

aka o VPI. como en MyHDL) 11 Procedural Language Interface Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .0.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Jove posee los siguientes componentes: Integraci´n con el simulador de Verilog (via PLI11 2.

´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Jove posee los siguientes componentes: Integraci´n con el simulador de Verilog (via PLI11 2.0.e. aka o VPI. simulador o de eventos discretos) 11 Procedural Language Interface Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . como en MyHDL) Simulaci´n de comportamiento independiente (i.

0. aka o VPI.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Jove posee los siguientes componentes: Integraci´n con el simulador de Verilog (via PLI11 2. como en MyHDL) Simulaci´n de comportamiento independiente (i. simulador o de eventos discretos) Sincronizaci´n de Threads (trozos de programa o c´digo a o o ejecutar.e. literalmente traduce hilo) y eventos 11 Procedural Language Interface Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .

0.e. clock-relative o n signal access.g. simulador o de eventos discretos) Sincronizaci´n de Threads (trozos de programa o c´digo a o o ejecutar. semaphores) 11 Procedural Language Interface Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Jove posee los siguientes componentes: Integraci´n con el simulador de Verilog (via PLI11 2. mailboxes. como en MyHDL) Simulaci´n de comportamiento independiente (i. aka o VPI. literalmente traduce hilo) y eventos Abstracciones para verificaci´n de dise˜o (e.

aka o VPI. simulador o de eventos discretos) Sincronizaci´n de Threads (trozos de programa o c´digo a o o ejecutar. semaphores) Randomizaci´n basada en restricciones o 11 Procedural Language Interface Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . literalmente traduce hilo) y eventos Abstracciones para verificaci´n de dise˜o (e. mailboxes.0.e. clock-relative o n signal access.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Jove posee los siguientes componentes: Integraci´n con el simulador de Verilog (via PLI11 2.g. como en MyHDL) Simulaci´n de comportamiento independiente (i.

clock-relative o n signal access. como en MyHDL) Simulaci´n de comportamiento independiente (i. aka o VPI.g.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Jove posee los siguientes componentes: Integraci´n con el simulador de Verilog (via PLI11 2. simulador o de eventos discretos) Sincronizaci´n de Threads (trozos de programa o c´digo a o o ejecutar.e. mailboxes. semaphores) Randomizaci´n basada en restricciones o Generaci´n de Shell Verilog o 11 Procedural Language Interface Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .0. literalmente traduce hilo) y eventos Abstracciones para verificaci´n de dise˜o (e.

o por lo menos prove las mismas caracter´ ısticas que Synopsys Vera y Cadence Testbuilder.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Caracter´ ısticas Generales Jove es una herramienta similar. La verificaci´n se ha convertido en una intensa tarea de software. o o Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . o y Jove pretende aprovechar las fortalezas de Java como un entorno robusto de ingenier´ de software para hacer frente a muy grandes y ıa complejos bases de c´digo de verificaci´n.

´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Caracter´ ısticas Generales Jove aprovecha el lenguaje Java que es un est´ndar. est´ bien a a definido y es un lenguaje de programaci´n orientado a objetos o de alta productividad. Herramientas alternativas introducen lenguajes propietarios o usan lenguajes mucho m´s complejo y a menos productivos como C/C++ o Perl. Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .

y cientos de third-party-libraries. Estas librer´ tienen una integraci´n m´s ıas o a sencila que las de C/C++ (recordando systemc) Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . JUnit test framework.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Caracter´ ısticas Generales Jove aprovecha el lenguaje Java que es un est´ndar. Jove aprovecha las librer´ de Java incluyendo extensive Java ıas Runtime library. est´ bien a a definido y es un lenguaje de programaci´n orientado a objetos o de alta productividad. Herramientas alternativas introducen lenguajes propietarios o usan lenguajes mucho m´s complejo y a menos productivos como C/C++ o Perl.

est´ bien a a definido y es un lenguaje de programaci´n orientado a objetos o de alta productividad. a Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Caracter´ ısticas Generales Jove aprovecha el lenguaje Java que es un est´ndar. Estas librer´ tienen una integraci´n m´s ıas o a sencila que las de C/C++ (recordando systemc) Jove aprovecha las herramientas Java como Javadoc y Eclipse. Eclipse provee a los usuarios de Jove con una interfaz gr´fica de usuario para debug gratuita. Jove aprovecha las librer´ de Java incluyendo extensive Java ıas Runtime library. Herramientas alternativas introducen lenguajes propietarios o usan lenguajes mucho m´s complejo y a menos productivos como C/C++ o Perl. JUnit test framework. y cientos de third-party-libraries.

JUnit test framework. Herramientas alternativas introducen lenguajes propietarios o usan lenguajes mucho m´s complejo y a menos productivos como C/C++ o Perl. Eclipse provee a los usuarios de Jove con una interfaz gr´fica de usuario para debug gratuita. est´ bien a a definido y es un lenguaje de programaci´n orientado a objetos o de alta productividad.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Caracter´ ısticas Generales Jove aprovecha el lenguaje Java que es un est´ndar. a Jove aprovecha la tecnolog´ de la m´quina virtual de Java ıa a Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . Estas librer´ tienen una integraci´n m´s ıas o a sencila que las de C/C++ (recordando systemc) Jove aprovecha las herramientas Java como Javadoc y Eclipse. y cientos de third-party-libraries. Jove aprovecha las librer´ de Java incluyendo extensive Java ıas Runtime library.

0 por lo que es necesario ıa a que la plataforma usada posea Java 5. Intel X86. Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .0 JDK. Las plataformas en las cuales Jove ha sido provado son: Red Hat Enterprise Linux AS 3.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Plataformas soportadas La mayor´ de Jove est´ escrito en Java 5. Power PC. Apple Mac OS 10. Microsoft Windows XP+ Cygwin 1.4. Intel X86.18-1.2 + J2SE 5.0 Release 1.5.

0 / VPI. Los simuladores para los cuales hay documentaci´n o hasta el momento son: Synopsys VCS (Mayormente usado) Pragmatic C GPL Cver Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Simuladores probados Jove esta dise˜ado para ser usado con cualquier simulador que posea n PLI 2.

0 Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Licencia Open Software License 2.

Inc. Robinson Licensed under the Academic Free License 2.0 JavaBDD Copyright c 2003 John Whaley <jwhaley@alum.mit. All Rights Reserved.edu> Licensed under the GNU Lesser General Public License Generated code from JavaCC TM Copyright c 2003 Sun Microsystems. Licensed under a BSD-style license Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .A JavaTM Interface to the Verilog PLI Copyright c 2003 Trevor A.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog Jove Licencia Jove tambi´n usa las siguientes licencias para software third-party: e PLI4J .

1666TM -2005. es una librer´ que permite agregar a c++: ıa Noci´n de Tiempo o Concurrencia Tipos de datos especiales para modelado de hardware Jerarqu´ modular para manejar estructura y conectividad ıa 12 Open SystemC Iniciative Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . SystemCTM .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog SystemC Lenguaje construido en C++ ratificado como estandar IEEE Std. construido y soportado por OSCI 12 .

o Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . o Reutilizaci´n del dise˜o al igual que en C++.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog SystemC SystemC ofrece caracter´ ısticas que lo hacen una buena herramienta para el dise˜o y verifaci´n de sistemas digitales: n o Ofrece varios niveles de abstracci´n al modelar un sistema. o n Permite especificar Hardware y software al mismo tiempo en un sistema electr´nico.

estos m´dua a o o los permite dividir un sistema complejo en peque˜os subsistemas n adem´s puede contener puertos. m´toa e dos internos y otros m´dulos. canales. variables internas.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog SystemC Dentro de las caracter´ ısticas de SystemC encontramos la declaraci´n o b´sica o elemento b´sico que es el m´dulo (modules). Estas caracter´ o ısticas permiten hacer frente no s´lo a HDLs pasivos sino tambi´n a activos (a diferencia o e de MyHDL) Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .

El kernel es la parte de la o clase de implementaci´n de SystemC que proporciona la funcionalio dad b´sica para la elaboraci´n y el planificador. a o Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog SystemC La ejecuci´n de una aplicaci´n en SystemC consta de: o o 1 2 Elaboraci´n: es creada la jerarqu´ del m´dulo o ıa o Simulaci´n o Tanto la elaboraci´n y la simulaci´n implican la ejecuci´n de c´digo o o o o tanto de la aplicaci´n y desde el kernel.

g++ hace o 13 parte de GCC En Microsoft Windows es necesario instalar cygwin 14 13 14 GNU Compiler Collection Linux-like environment for Windows http://www.com Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .1).cygwin.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog SystemC Plataformas Soportadas En GNU/Linux para la instalaci´n y funcionamiento de o SystemC es necesario tener un compilador de c++ que en este caso es g++ (en una versi´n menor a la 4.

3) Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog SystemC Licencia SYSTEMC OPEN SOURCE LICENSE (SOFTWARE DOWNLOAD AND USE LICENSE AGREEMENT VERSION 2.

´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog SystemVerilog IEEE 1800TM -2005 SystemVerilog es el primer lenguaje de descripci´n de hardware unificado en la industria (desarrollado inicialmente o por Accellera). Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . SystemVerilog es una extensi´n importante del lenguaje esa o tandar establecido IEEE 1364TM Verilog. es adem´s un lenguaje de verificaci´n (HDVL) esa o t´ndar.

facilidad de lectura y re-usabilidad del c´digo. o Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . Mejora la a productividad. o SystemVerilog para el proceso de verificaci´n soporta casos directos o y aleatorios para el desarrollo de testbench y verificaci´n basada en o afirmaci´n. Este o lenguaje provee descripciones de Hardware mucho m´s concisassin a dejar de ofrecer una ruta f´cil con las herramientas existentes en la a aplicaci´n actual del hardware.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog SystemVerilog SystemVerilog est´ construido en el top de Verilog 2001.

para SystemVerilog se puede hacer uso de cualquier compilador/simulador de verilog (comercial u open-source).wikipedia. a MyHDL con interpretes python. Dentro de los simuladores comerciales15 m´s conocidos y que sopora tan este estandar est´n: a Active-HDL/Riviera de Aldec ModelSim de Mentor Graphics VCS de Synopsys 15 http://en. Jove con Java.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog SystemVerilog Simuladores De manera an´loga que SystemC trabaja con un compilador de c++.org/wiki/List_of_Verilog_Simulators Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .

´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias MyHDL Jove SystemC SystemVerilog SystemVerilog Simuladores Algunos simuladores y herramientas comerciales soportan perfectamente la verificaci´n de sistemas digitales haciendo uso de Syso temVerilog. no es o posible usarlo con herramientas no comerciales. Yerman Avila Uso de herramientas libres para Verificaci´n funcional o . a aunque es un lenguaje de facil manejo para la verificaci´n. Pero en el caso de los simuladores Verilog open-source no est´ plenamente soportado el estandar IEEE 1800TM por lo que.

Datos generales de las herramientas Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias Resumen-caracter´ ısticas Figura: Resumen.

Comparaci´n HDLs o Figura: Comparaci´n de algunos Lenguajes HDL o Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias Resumen.

org/doku.html http://www.1a Language Reference Manual Accellera’s Extensions to Verilog R http://www.gnu.org/licenses/lgpl.net/ http://www. IEEE Standard SystemC R Language Reference Manual SystemVerilog 3.gnu.org/copyleft/gpl.systemc.systemverilog.systemc.0 http://www.php http://jove.org/licenses/OSL-3.opensource.org/ Slides: Modelado y Simulaci´n de sistemas usando SystemC.sourceforge. o Cesar Armando Fuguet Tortolero ULA.html http://www.org/home/ http://www.org/about/org_docs/license/ Yerman Avila Uso de herramientas libres para Verificaci´n funcional o .myhdl.´ Indice Introducci´n o Herramientas open-source para la verificaci´n o Resumen Referencias Referencias http://www.