You are on page 1of 16

Chương 5: Bộ nhớ máy tính

Nội dung chương 5

Chương 5 BỘ NHỚ MÁY TÍNH
Phạm Quang Dũng Bộ môn Khoa học máy tính - Khoa CNTT Trường Đại học Nông nghiệp I – Hà Nội website: www.hau1.edu.vn/it/pqdung ĐT: (04) 8766318 DĐ: 0988.149.189

5.1. Tổng quan về hệ thống nhớ 5.2. Bộ nhớ bán dẫn 5.3. Bộ nhớ chính 5.4. Bộ nhớ cache 5.5. Bộ nhớ ngoài 5.6. Hệ thống nhớ trên máy tính cá nhân

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.2

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

5.1. Tổng quan về hệ thống nhớ
1. Các đặc trưng của hệ thống nhớ Vị trí
Bên trong CPU:
tập thanh ghi

Các đặc trưng của hệ thống nhớ (tiếp)
Đơn vị truyền
Từ nhớ (word) Khối nhớ (block)

Bộ nhớ trong
bộ nhớ chính bộ nhớ cache

Phương pháp truy nhập
Truy nhập tuần tự (băng từ) Truy nhập trực tiếp (các loại đĩa) Truy nhập ngẫu nhiên (bộ nhớ bán dẫn) Truy nhập liên kết (cache)

Bộ nhớ ngoài: các thiết bị nhớ

Dung lượng
Độ dài từ nhớ (tính bằng bit: 16, 32 bit) Số lượng từ nhớ
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.3

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.4

1

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Các đặc trưng của hệ thống nhớ (tiếp)
Hiệu năng
Thời gian truy nhập Chu kỳ nhớ Tốc độ truyền

Các đặc trưng của hệ thống nhớ (tiếp)
Các đặc tính vật lý
Khả biến/Không khả biến (volatile/nonvolatile) Xóa được/Không xóa được

Kiểu vật lý
Bộ nhớ bán dẫn Bộ nhớ từ Bộ nhớ quang

Tổ chức

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.5

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.6

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

2. Phân cấp hệ thống nhớ

5.2. Bộ nhớ bán dẫn
1. Phân loại
Kiểu bộ nhớ Read Only Memory (ROM) Programmable ROM (PROM) Erasable (EPROM) PROM Tiêu chuẩn Bộ nhớ chỉ đọc Khả năng xóa Không xóa được Bằng tia cực tím, cả chip Bằng điện, mức từng byte Bằng điện, mức từng khối Bằng điện, mức từng byte Khả biến Bằng điện Cơ chế ghi Mặt nạ Tính khả biến

Từ trái sang phải: dung lượng tăng dần tốc độ giảm dần giá thành/1 bit giảm dần
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.7

Electrically Erasable PROM (EEPROM) Flash Memory Random Access Memory (RAM) Phạm Quang Dũng

Bộ nhớ hầu như chỉ đọc

Không khả biến

Bộ nhớ đọc-ghi

Bài giảng Kiến trúc máy tính

5.8

2

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

ROM (Read Only Memory)
Bộ nhớ không khả biến Lưu trữ các thông tin sau:
Thư viện các chương trình con Các chương trình điều khiển hệ thống (BIOS) Các bảng chức năng Vi chương trình

Các kiểu ROM
ROM mặt nạ:
thông tin được ghi khi sản xuất rất đắt

PROM (Programmable ROM)
Cần thiết bị chuyên dụng để ghi bằng chương trình → chỉ ghi được 1 lần

EPROM (Erasable PROM)
Cần thiết bị chuyên dụng để ghi bằng chương trình → ghi được nhiều lần Trước khi ghi lại, xóa bằng tia cực tím

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.9

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.10

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Các kiểu ROM (tiếp)
EEPROM (Electrically Erasable PROM)
Có thể ghi theo từng byte Xóa bằng điện

RAM (Random Access Memory)
Bộ nhớ đọc-ghi (Read/Write Memory) Khả biến Lưu trữ thông tin tạm thời Có 2 loại: SRAM và DRAM

Flash Memory (Bộ nhớ cực nhanh)
Ghi theo khối Xóa bằng điện

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.11

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.12

3

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

SRAM (Static RAM) - RAM tĩnh
Các bit được lưu trữ bằng các Flip-Flop → thông tin ổn định Cấu trúc phức tạp Dung lượng chip nhỏ Tốc độ nhanh Đắt tiền Dùng làm bộ nhớ cache

DRAM (Dynamic RAM) - RAM động
Các bit được lưu trữ trên tụ điện → cần phải có mạch làm tươi Cấu trúc đơn giản Dung lượng lớn Tốc độ chậm hơn Rẻ tiền hơn Dùng làm bộ nhớ chính

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.13

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.14

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Các DRAM tiên tiến
Enhanced DRAM Cache DRAM Synchronous DRAM (SDRAM): làm việc được đồng bộ bởi xung đồng hồ DDR-SDRAM (Double Data Rate SDRAM) Rambus DRAM (RDRAM)

2. Tổ chức của chip nhớ
Sơ đồ cơ bản của chip nhớ

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.15

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.16

4

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Các tín hiệu của chip nhớ
Các đường địa chỉ: An-1 ÷ A0 → có 2n từ nhớ Các đường dữ liệu: Dm-1 ÷ D0 → độ dài từ nhớ = m bit Dung lượng chip nhớ = 2n Các đường điều khiển:
Tín hiệu chọn chip CS (Chip Select) Tín hiệu điều khiển đọc OE (Output Enable) Tín hiệu điều khiển ghi WE (Write Enable)
x

Tổ chức của DRAM
Dùng n đường địa chỉ dồn kênh → cho phép truyền 2n bit địa chỉ Tín hiệu chọn địa chỉ hàng RAS (Row Address Select) Tín hiệu chọn địa chỉ cột CAS (Column Address Select) Dung lượng của DRAM = 22n
x

m bit

m bit

Các tín hiệu điều khiển tích cực với mức 0
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.17 Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.18

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Chip nhớ

3. Thiết kế mô-đun nhớ bán dẫn
Dung lượng chip nhớ = 2n
x

m bit

Cần thiết kế để tăng dung lượng:
Thiết kế tăng độ dài từ nhớ Thiết kế tăng số lượng từ nhớ Thiết kế kết hợp

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.19

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.20

5

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Tăng độ dài từ nhớ
VD1: Cho chip nhớ SRAM 4K x 4 bit Thiết kế mô-đun nhớ 4K x 8 bit Giải: Dung lượng chip nhớ = chip nhớ có:
12 chân địa chỉ 4 chân dữ liệu

Ví dụ tăng độ dài từ nhớ
A11÷A0

A11÷A0

A11÷A0 D3÷D0 D3÷D0 D7÷D4

212

x 4 bit

D3÷D0

CS
WE OE

CS
WE OE

mô-đun nhớ cần có:
12 chân địa chỉ 8 chân dữ liệu
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.21

CS
WE OE

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.22

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Bài toán tăng độ dài từ nhớ tổng quát
Cho chip nhớ 2n Dùng k chip nhớ
x

Tăng số lượng từ nhớ
VD2: Cho chip nhớ SRAM 4K x 8 bit Thiết kế mô-đun nhớ 8K x 8 bit Giải: Dung lượng chip nhớ = 212 x 8 bit chip nhớ có:
12 chân địa chỉ 8 chân dữ liệu

m bit
x

Thiết kế mô-đun nhớ 2n

(k.m) bit

Dung lượng mô-đun nhớ = 213 x 8 bit:
13 chân địa chỉ 8 chân dữ liệu
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.23 Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.24

6

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Ví dụ tăng số lượng từ nhớ

Bộ giải mã 2→4

G

B A 0 0 0 1 1 0 1 1 x x

Y0 Y1 Y2 Y3

0 0 0
G A Y0 Y1

0 1 1 1 1

1 0 1 1 1

1 1 0 1 1

1 1 1 0 1

0 1

0 0 1

0 1 x

0 1 1

1 0 1
Bài giảng Kiến trúc máy tính 5.25 Phạm Quang Dũng

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.26

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Bài tập
1. Tăng số lượng từ nhớ gấp 4 lần:
Cho chip nhớ SRAM 4K x 8 bit Thiết kế mô-đun nhớ 16K x 8 bit

5.3. Bộ nhớ chính
1. Các đặc trưng cơ bản Chứa các chương trình đang được thực hiện và các dữ liệu đang được sử dụng Tồn tại trên mọi hệ thống máy tính Bao gồm các ngăn nhớ được đánh địa chỉ trực tiếp bởi CPU Dung lượng của bộ nhớ chính nhỏ hơn không gian địa chỉ bộ nhớ mà CPU quản lý Việc quản lý logic bộ nhớ chính tùy thuộc vào hệ điều hành
5.27 Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.28

2. Tăng số lượng từ nhớ gấp 8 lần:
Cho chip nhớ SRAM 4K x 8 bit Thiết kế mô-đun nhớ 32K x 8 bit

3. Thiết kế kết hợp:
Cho chip nhớ SRAM 4K x 4 bit Thiết kế mô-đun nhớ 8K x 8 bit
Phạm Quang Dũng Bài giảng Kiến trúc máy tính

7

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

2. Tổ chức bộ nhớ đan xen
Độ rộng của bus dữ liệu để trao đổi với bộ nhớ: m = 8, 16, 32, 64, 128 … bit Các ngăn nhớ được tổ chức theo byte → tổ chức bộ nhớ vật lý khác nhau

m=8 bit → một băng nhớ tuyến tính

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.29

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.30

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

m=16 bit → hai băng nhớ đan xen
Băng 1 BE0 Bộ tạo tín hiệu chọn byte BE1 1 3 5 7 9 Băng 0 0 2 4 6 8

m=32 bit → bốn băng nhớ đan xen
Băng 3 3 7 11 15 19 Băng 2 2 6 10 14 18 Băng 1 1 5 9 13 17 Băng 0 0 4 8 12 16

A0 B W

...
Các tín hiệu chọn byte:
BE1 BE0
AN-1 ÷ A1 2i+1

...
2i
AN-1 ÷ A2 BE0 Bộ tạo tín hiệu chọn byte BE1 BE2 BE3

...
4i+3

...
4i+2

...
4i+1

...
4i

Chọn byte
Chọn cả 2 byte Chọn byte cao Chọn byte thấp Không chọn

...

...

...

...

...

...

A0 A1 B W

0 0 1 1

0 1 0 1

BE1 D15 ÷ D8 D7 ÷ D0

BE0

DW

BE3 D31 ÷ D24 D23 ÷ D16

BE2 D15 ÷ D8

BE1 D7 ÷ D0

BE0

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.31

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.32

8

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

m=64 bit → tám băng nhớ đan xen

5.4. Bộ nhớ đệm nhanh (cache memory)
1. Nguyên tắc chung
Cache có tốc độ nhanh hơn bộ nhớ chính Cache được đặt giữa CPU và bộ nhớ chính nhằm tăng tốc độ truy nhập bộ nhớ của CPU Cache có thể được đặt trên chip của CPU

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.33

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.34

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Ví dụ về thao tác của cache
CPU yêu cầu nội dung của ngăn nhớ CPU kiểm tra trên cache với dữ liệu này Nếu có, CPU nhận dữ liệu từ cache (nhanh) Nếu không có, đọc block nhớ chứa dữ liệu từ bộ nhớ chính vào cache Tiếp đó chuyển dữ liệu từ cache vào CPU

Cấu trúc chung của cache/bộ nhớ chính
Bộ nhớ chính Tag Cache

L0 L1 L2 L3
CPU

B0 B1 B2 B3 B4 B5 ... Bi ...

... Li ... Lm-1

Bp-1
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.35 Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.36

9

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Cấu trúc chung của cache/bộ nhớ chính
Một số Block của bộ nhớ chính được nạp vào các Line của cache. Nội dung Tag (thẻ nhớ) cho biết block nào của bộ nhớ chính hiện đang được chứa ở line đó. Khi CPU truy nhập (đọc/ghi) một từ nhớ, có 2 khả năng xảy ra:
Từ nhớ đó có trong cache (cache hit) Từ nhớ đó không có trong cache (cache miss)

2. Các phương pháp ánh xạ địa chỉ
a) Ánh xạ trực tiếp (Direct mapping)
Mỗi block của bộ nhớ chính chỉ có thể được nạp vào 1 line duy nhất của cache. Quy ước nạp: B0 → L0 B1 → L1 ...... Bm-1 Bm Bm+1 L0 : B0, Bm, B2m ... L1 : B1, Bm+1, B2m+1 .. Bj chỉ có thể được nạp vào Lj mod m
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.38

→ Lm-1 → L0 → L1

Vì số line của cache ít hơn số block của bộ nhớ chính, cần có một thuật giải ánh xạ thông tin trong bộ nhớ chính vào cache.
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.37

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Ánh xạ trực tiếp (tiếp)
Bộ nhớ chính N bit Tag n3 (2) So sánh Line n2 (1) Byte n1 Cache

Ánh xạ trực tiếp (tiếp)
B0 B1 B2 B3 B4 B5 ... Bi ...

Địa chỉ CPU phát ra có N bit, được chia thành 3 trường:
Trường Byte (có n1 bit) để xác định byte nhớ trong Line (Block) 2n1 = kích thước 1 Line Trường Line (có n2 bit) để xác định Line trong Cache 2n2 = số Line trong Cache Dung lượng Cache = 2n1 * 2n2 = 2n1+n2 Trường Tag (có n3 bit): số bit còn lại n3 = N - (n1 + n2) > 0 vì 2N >> 2n1+n2

L0 L1 L2 L3 ...
Li (3.1)

=
cache hit

... Lm-1

(3.2) cache miss
Phạm Quang Dũng Bài giảng Kiến trúc máy tính

Bp-1
5.39 Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.40

10

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

b) Ánh xạ liên kết toàn phần
Fully Associative Mapping Mỗi block có thể được nạp vào bất kỳ line nào của cache. Địa chỉ bộ nhớ do CPU phát ra được chia thành 2 phần: tag và byte. Để kiểm tra xem một block có trong cache hay không, phải đồng thời kiểm tra tất cả tag của các line trong cache. Cần các mạch phức tạp để kiểm tra.
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.41

Ánh xạ liên kết toàn phần (tiếp)

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.42

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

c) Ánh xạ liên kết tập hợp
Set Associative Mapping Là phương pháp dung hòa của 2 phương pháp trên Chia cache thành các tập: S0, S1, S2 ... Mỗi Set có một số Line (2, 4, 8, 16 Line) vd mỗi Set có 2 line: 2-way Set Associative Mapping Mỗi block được nạp vào 1 line nào đó trong Set nhất định: B0 → S0 B1 → S1 ...... Bk-1 Bk
Phạm Quang Dũng

Ánh xạ liên kết tập hợp (tiếp)

→ Sk-1 → S0
Bài giảng Kiến trúc máy tính 5.43 Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.44

Địa chỉ do CPU phát ra có 3 trường: Tag, Set, Byte

11

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Ví dụ
Hệ thống có: bộ nhớ chính Cache Line = 256 MB

Ví dụ (tiếp)
1) 2N = 256.220 = 228 Tính cho trường Byte: Kích thước line = 16 = 24 Byte Tính cho trường Line: Số line trong Cache: 128.210/16 = 213 Tính cho trường Tag: n3 = N - (n1 + n2) = 28 - (4 + 13) = 11 bit 2) - Trường Byte: n1 = 4 bit - Trường Set: Số Set = Số line/4 = 213/4 = 211 n2 = 11 bit - Trường Tag: n3 = N - (n1 + n2) = 28 - (4 + 11) = 13 bit n2 = 13 bit n1 = 4 bit N = 28 bit

= 128 KB = 16 Byte

Xác định số bit của các trường địa chỉ khi
Ánh xạ trực tiếp Ánh xạ liên kết tập hợp 4 Line/Set

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.45

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.46

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

3. Các thuật giải thay thế block trong cache
Khi CPU truy nhập một thông tin mà không có trong cache (cache miss) thì nạp block chứa thông tin đó vào trong cache để thay thế block cũ trong cache. Ánh xạ trực tiếp chỉ có 1 cách nạp cần có không cần thuật giải để nạp. 2 phương pháp ánh xạ liên kết thuật giải để lựa chọn thay thế.
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.47

Các thuật giải thay thế block trong cache (tiếp)
1. Random: thay block một cách ngẫu nhiên. 2. FIFO (First In, First Out): thay thế block đã tồn tại lâu nhất trong toàn cache đối với ánh xạ liên kết toàn phần, trong set đối với ánh xạ liên kết tập hợp. 3. LFU (Least Frequently Used): thay block có số lần truy nhập ít nhất. 4. LRU (Least Recently Used): thay block có khoảng thời gian dài nhất không được truy nhập đánh giá là hiệu quả nhất.
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.48

được

12

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

4. Phương pháp ghi dữ liệu khi cache hit
Ghi xuyên qua (Write through)
ghi cả cache và bộ nhớ chính tốc độ chậm

5. Cache trên các bộ xử lý Intel
80386: không có cache trên chip 80486: 8KB Pentium: có 2 cache L1 trên chip
cache lệnh = 8KB cache dữ liệu = 8KB

Ghi trả sau (Write back)
chỉ ghi ra cache tốc độ nhanh khi block trong cache bị thay thế cần phải ghi trả cả block về bộ nhớ chính

Pentium 4: hai mức cache L1 và L2 trên chip
Cache L1:
2 cache L1, mỗi cache 8KB kích thước Line = 64 byte

Cache L2:
256 KB - 2 MB kích thước Line = 128 byte

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.49

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.50

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Sơ đồ Pentium 4

5.5. Bộ nhớ ngoài
1. Các kiểu bộ nhớ ngoài Đĩa từ (Magnetic Disk) Đĩa quang (Optical Disk) Flash Disk Băng từ (Magnetic Tape)

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.51

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.52

13

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

2. Đĩa từ (Platter)

Các đặc tính đĩa từ
Đầu từ cố định hay đầu từ di động Đĩa cố định hay thay đổi Một mặt hay hai mặt Một đĩa hay nhiều đĩa Cơ chế đầu từ
Tiếp xúc (đĩa mềm) Không tiếp xúc

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.53

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.54

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Nhiều đĩa (Multiple Platters)

Cylinders

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.55

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.56

14

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Đĩa mềm
8”, 5.25”, 3.5” Dung lượng nhỏ: chỉ tới 1.44 MB Tốc độ chậm (360 rpm) Thông dụng Rẻ tiền Tương lai có thể không dùng nữa?

Đĩa cứng
Một hoặc nhiều đĩa Thông dụng Dung lượng tăng lên rất nhanh
1993: 200 MB 2005: 30 GB, 40 GB, 80 GB, 120 GB …

Tốc độ đọc/ghi nhanh (5400, 7200 rpm) Rẻ tiền

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.57

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.58

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

RAID
Redundant Array of Inexpensive Disks Redundant Array of Independent Disks Tập các đĩa cứng vật lý được HĐH coi như một ổ logic duy nhất Dữ liệu được lưu trữ phân tán trên các ổ đĩa vật lý Có thể sử dụng dung lượng dư thừa để lưu trữ các thông tin kiểm tra chẵn lẻ, cho phép khôi phục lại thông tin trong trường hợp đĩa bị hỏng 7 loại phổ biến (RAID 0-6)
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.59

3. Đĩa quang
CD-ROM (Compact Disk ROM) CD-R (Recordable CD) CD-RW (Rewriteable CD) Dung lượng thông dụng 700 MB Ổ đĩa CD:
Ổ đĩa CD-ROM Ổ CD-Writer: ghi một phiên hoặc ghi nhiều phiên Ổ CD-RW

Tốc độ đọc cơ sở 150 KB/s Tốc độ bội, ví dụ: 48x, 52x, …
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.60

15

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

Đĩa quang (tiếp)
DVD
Digital Video Disk: chỉ dùng trên ổ đĩa xem video Digital Versatile Disk: ổ trên máy tính Ghi một hoặc hai mặt Một hoặc hai lớp trên một mặt Thông dụng: 4,7 GB/lớp

4. Flash Disk
Bộ nhớ bán dẫn cực nhanh (flash memory) Thường kết nối qua cổng USB Không phải dạng đĩa Dung lượng tăng nhanh (64 MB – 2 GB) Thuận tiện

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.61

Phạm Quang Dũng

Bài giảng Kiến trúc máy tính

5.62

Chương 5: Bộ nhớ máy tính

Chương 5: Bộ nhớ máy tính

5.6. Hệ thống nhớ trên PC hiện nay
Bộ nhớ cache: tích hợp trên chip vi xử lý Bộ nhớ chính: tồn tại dưới dạng các mô-đun nhớ RAM
SIMM – Single Inline Memory Module
30 chân: 8 đường dữ liệu 72 chân: 32 đường dữ liệu

Hệ thống nhớ trên PC (tiếp)
ROM BIOS chứa các chương trình sau:
Chương trình POST (Power On Self Test) Chương trình CMOS Setup Chương trình Bootstrap loader Các trình điều khiển vào-ra cơ bản (BIOS)

CMOS RAM:
Cấu hình hệ thống Đồng hồ hệ thống Có pin nuôi riêng

DIMM - Dual Inline Memory Module
168 chân: 64 đường dữ liệu

RIMM – Rambus DRAM
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.63

Video RAM: quản lý thông tin của màn hình Các loại bộ nhớ ngoài
Phạm Quang Dũng Bài giảng Kiến trúc máy tính 5.64

16