Mosfet

TEMA 5: El transistor MOS
EL TRANSISTOR MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor

o Estructura Fsica y Principio de Operacin o Estructura MOS de dos terminales: tensin de banda plana o Anlisis de la estructura MOS o Estructura MOS de tres terminales o El transistor MOS: modelo I-V o Comportamiento dinmico o Modelo de pequea seal o Modelos para simulacin. Parmetros de SPICE.
Electrnica
los autores
Tr. 5.1
El transistor MOSFET: estructura fsica
Electrnica
Caso NMOS (MOS de canal n)

xido de puerta
Metal (actualmente polisilicio)
Dos tipos de MOSFET: smbolos

NMOS: Sustrato p, canal n
D G D B S G S G S D
G D
Regin de Drenador
W
n+
ND
L
sustrato p
ND
n+
Regin de Fuente
NA
Regin Canal
PMOS: Sustrato n, canal p

S S B D G D G D S G
contacto a sustrato, B Puerta Metal G Drenador
Corte transversal
xido de puerta Fuente
S n
+
D
ND
L
sustrato p
ND
xido de campo (SiO2) implantacin de campo p+
W: anchura de canal L: longitud de canal
Regin Canal
NA
contacto a sustrato, B los autores Tr. 5.2
El transistor MOSFET: Principio de operacin (I)

VG
Electrnica
VS = VD = VB = 0
G
S n+
SiO2
D n+
VG = 0
DOS UNIONES PN ENFRENTADAS NO HAY CORRIENTE ENTRE FUENTE
sustrato p B
DRENADOR Y
VG
VG > 0
APARECEN CARGAS POSITIVAS EN LA GATE QUE INDUCEN CARGAS
D n+
NEGATIVAS EN LA SUPERFICIE DEL SILICIO DEBAJO DEL XIDO
S n+
+ ++ + ++ + ++ SiO2
- - - - -- - -
canal n
regin de deplexin
Q,G=Carga Acumulada en la GATE Q,C=Carga Acumulada en el Semiconductor Q,C=Q,I+Q,B

Q,I=Portadores Mviles
sustrato p
Formacin del canal
Q,B=Impurezas Ionizadas
los autores
Tr. 5.3
El transistor MOSFET: Principio de operacin (II)

Paso de Corriente
V GS
Electrnica
VS VD
+ iG=0 G
Dos modos de operacin

iD D - - - - -- - iD n
+
iS=iD S n+
V DS ( pequea )
V GS
iG=0 G
iD D
iS=iD S n+
V DS ( grande )
canal n
- - -- - - -
n+
sustrato p B
estrangulamiento del canal
sustrato p B
Aspectos caractersticos del transistor MOS: 1.- Dispositivo Bilateral (S y D electricamente indistinguibles) 2.- Unipolar (Conduce exclusivamente por un nico tipo de portadores: electrones en NMOS y huecos en PMOS)) 3.- Alta impedancia de entrada: G aislada (iG=0) 4.- Controlado por tensin 5.- En estado de no conduccin iD=0 (muy adecuado para uso como llave)
los autores Tr. 5.4
Estructura MOS de dos terminales: Interfaz M-O-S
Electrnica
Aislados
Eo ECS qM EFM
Metal Tipo p
CASO REAL :
M=S
qM->Funcin trabajo modificada de la interfase metal-xido
qS
qF EVS
qS->Funcin trabajo modificada de la interfase

xido-semiconductor
Energas desde el nivel de Fermi a la banda de conduccin del xido, Eo
Ei EFS
Vinculados
Q,G
sustrato p
Q,B
Polisilicio
Vd qM qS EFM qF EVS
Metal Si Tipo p
Eo ECS Ei EFS
Vd: potencial de contacto
Q,I
los autores
Tr. 5.5
Estructura MOS de dos terminales: modos de operacin (I)
Electrnica
Situaciones de equilibrio en funcin de VGB: vemos primero el CASO IDEAL, M = S

1) VGB=0
G
Polisilicio
Eo ECS qM EFM qS qF EVS Ei EFS
SiO2
sustrato p
B
-No potencial de contacto (Vd=0) -No campo elctrico -No cargas acumuladas
Metal
xido
Si Tipo p
F = Potencial de Fermi = Potencial de Contacto entre semiconductor intrnseco y extrnseco
N A Tipo p: F = U T ln ------- > 0 ni

los autores
ni Tipo n: F = U T ln -------- < 0 N D

Tr. 5.6
Estructura MOS de dos terminales: modos de operacin (II)
Electrnica
2) VGB<0 => Acumulacin de huecos en la superficie del semiconductor tipo p
G
Polisilicio
q|VGB|
VGB + + + + + +
q|VGB|
SiO2
qM qS EFM qF EVS
Si Tipo p
Eo EC Ei EFS
sustrato p
Metal
Campo Elctrico
xido
Cargas negativas en la gate inducen cargas positivas en la superficie del semiconductor
p
( E i E FS ) --------------------------KT
Ei-EFS en la superficie
Curvamiento de Bandas
p = ni e
los autores
Tr. 5.7
Estructura MOS de dos terminales: modos de operacin (III)
Electrnica
3) VGB>0 => Empobrecimiento de huecos en la superficie del semiconductor tipo p

G
q|VGB|
Polisilicio
+ ++ + + +
SiO2
VGB
Eo EC
qS qM
sustrato p
qF
EFM
q|VGB|
Campo Elctrico
Ei EFS EVS
Metal
xido
Si Tipo p
Cargas positivas en la gate inducen cargas negativas en la superficie del semiconductor
p = ni e
( E i E FS ) --------------------------KT
Ei-EFS en la superficie
Curvamiento de Bandas
los autores
Tr. 5.8
Estructura MOS de dos terminales: modos de operacin (IV)
Electrnica
4) VGB>>0 => Inversin del tipo de material en la superficie

G
q|VGB|
Polisilicio
+ ++ + + +
SiO2
VGB
Eo EC
qM
sustrato p
q|VGB|
q(y)
qS qF
EFM
Metal
qS
Campo Elctrico
Ei EFS EVS
xido
Si Tipo p
Aumentando VGB a partir de la condicin anterior se puede hacer Ei EFS en la superficie. Se produce as una inversin del tipo del semiconductor n => p
los autores
Ei<EFS en la superficie
Curvamiento Acentuado de Bandas
S = Potencial de Superficie
S F
Inversin
Tr. 5.9
Estructura MOS de dos terminales: modos de operacin (V)
Electrnica
Situaciones en el Semiconductor tipo p en funcin de S

Eo qS qF EC Ei EFS EVS q(y)
qS
q|VGB|
Eo EC
q|VGB|
Eo EC
q(y)
qS
qS qF
=0
Ei EFS EVS
q(y)
qS
qS qF
Ei EFS EVS
xido
Tipo p
xido
Tipo p
xido
Tipo p
Ei(0)=Ei
Ei(0)=EFS (en la superficie)
Ei(0)<EFS
y
S = 0 : Banda Plana S > 0 : Empobrecimiento
Inversin
S > F : Inversin
Curvamiento Acentuado de Bandas
S 2F
Inversin Fuerte
Creacin de Canal
los autores
Tr. 5.10
Estructura MOS de dos terminales: Tensin de Banda Plana
Electrnica
CASO REAL NMOS: Distintos Materiales: M=S

Existencia de cargas que contaminan al xido (Q,ox). Son siempre positivas y se consideran como cargas parsitas en la interfase O-S.
Tanto MS=M-S como Q,ox hacen que exista una concentracin de cargas en el sustrato en ausencia de tensin entre los terminales G,B.
Polisilicio
-Q,ox Q ox
,
Polisilicio
MS
Q=0
SiO2
VFB
V FB = MS ox Q ox V FB = MS ----------C ox
SiO2 + +++ + ++ +
Q=0
sustrato p
sustrato p
ox C ox' = -------t ox
= Cap. de puerta por

unidad de rea
espesor del xido
TENSIN DE BANDA PLANA (VFB) => tensin entre Gate y Sustrato (VGB) que anula las cargas causadas por MS y Q,ox.
los autores Tr. 5.11
Estructura MOS de dos terminales: regiones de operacin
Electrnica
Regiones de Operacin en Funcin de VGB

G + ++ + ++ + - - - - -- - Q,B Q,
G
Polisilicio
Las situaciones de equilibrio en funcin de VGB son iguales que en el caso ideal, teniendo ahora en cuenta VFB.
0
V GB Q,I
+ -
SiO2
1) Condicin de banda plana: VGB=VFB, QC=0,S=VGB-VFB=0 2) Acumulacin: VGB<VFB, QC>0,S<0 3) Empobrecimiento: VGB>VFB, QC<0,F>S>0 4) Inversin: VGB>VFB, QC=QI+QB<0,S>=F S es lo suficientemente positiva para atraer un buen nmero de electrones libres a la superficie Q,I=cargas por unidad de rea debidas a eQ,B=cargas por unidad de rea debidas a iones Na-
yp
sustrato p
los autores
Tr. 5.12
Estructura MOS de dos terminales: Cargas y Potenciales
Electrnica
Q,G
+ + + + + + + + ++
Q,ox
+
Q,C=Q,I+Q,B Q,I Q ,B
Balance Potencial V GB = ox + S + SM Balance Carga Q G' + Q C' + Q ox' = 0
(y) Cada de Potencial

ox VGB S (y1) SM
Metal xido
y
G + ++ + ++ + - - - - -- - Q,B Q,G
Polisilicio
y1
Tipo p
V GB Q,I
+ -
SiO2
yp
sustrato p
yp
Relacionar concentraciones de carga y potenciales
Ecuacin de Poisson
los autores
Tr. 5.13
Anlisis de la Estructura MOS (I)
Electrnica
Concentraciones de Portadores (caso sustrato tipo p)

o
En el sustrato (zona profunda): ( y )
= 0 ;( y y p )
q F -----------KT q F --------KT 2 n0 p0 = ni
n0 = ni e
( EF Ei ) ----------------------KT ( Ei EF ) ----------------------KT
= ni e
p0 = ni e
o En la regin bajo el xido:
= ni e
( y ) 0 ;( y p > y > 0 ) q ( F ( y ) ) ---------------------------------KT q ( F ( y ) ) ------------------------------KT q ( y ) ------------KT
n ( y ) = ni e
= n0 e
p ( y ) = ni e
= p0 e
q ( y ) ---------------KT
los autores
Tr. 5.14
Anlisis de la Estructura MOS (II)

ECUACION DE POISSON
Electrnica
o Potencial <=> Densidad de Carga General: 2 q d ( y ) = ( y ) = ------- p ( y ) n ( y ) N - + N + ---------a d Si Si 2 dy
NMOS: Sustrato tipo p =>
Na Nd
=> la ecuacin queda:
q q d ( y ) ------- p ( y ) n ( y ) N - = ------- p e a Si 0 Si 2 dy
q ( y ) ---------------KT
n0 e
q ( y ) ------------KT
N a
los autores
Tr. 5.15
Anlisis de la Estructura MOS (III)
Electrnica
Las densidades de portadores pueden aproximarse por:

q F ------------ 2q F KT p0 = ni e Na ni = Na e --------------- KT n0 = Na e q F ------------ n 2 KT i n0 = ni e -----Na q F --------KT 2q F ---------------- KT n0 + Na = p0 Na = Na 1 e
La ecuacin de Poisson queda entonces:

) F F qN a q ( y ------------------------------- --------------------------------- KT KT d ( y ) --------- e KT 1 e e Si 2 dy
q ( ( y ) 2 )
2q
huecos
electrones
cargas fijas
los autores
Tr. 5.16
Anlisis de la Estructura MOS (IV)
Electrnica
Integrando la ecuacin anterior dentro de la zona perturbada: y p > y > 0 , para el caso : ( y ) > 0 => Empobrecimiento
) F q ( y ) 2q Si N a KT q ( y ------------------------------------------d e KT 1 + ( y ) + e KT KT e KT 1 ( y ) -----E ( y ) = ( y ) = ------------------------- ----- Si q q dy 2q
Con esta expresin podemos hallar el campo en la superficie E ( S ) .

q S 2q F q S 2q Si N a KT ------------ ---------------KT --------- KT KT KT ------ e 1 E ( S ) = ------------------------- ------ e 1 + S + e S q Si q
En Inversin se puede aproximar como:

2q F q S 2q Si N a ----------------------- KT KT KT +e ------ e E ( S ) ------------------------ S Si q
Q C = Si E ( S )
los autores
Tr. 5.17
Estructura MOS en Inversin (I)

S F
G Polisilicio + ++ + ++ + + - - - - -- - Q,B Q,G
Electrnica
o p despreciable en la regin de empobrecimiento o n despreciable en el sustrato
KT Q C 2q N a S + ------- e SI q inversion Q C = Q B + Q I
q ( S 2 F ) KT
SiO2
0 yn yp
V GB Q,I
sustrato p
inversion
Queremos conocer la concentracin de cargas mviles
yn=valor de y por encima del cual la la concentracin de e- es despreciable yp=anchura de la regin de empobrecimiento
Determinamos QB con las siguientes aproximaciones: 1- Aproximacin de Lmina de Carga: yn<<yp=> yn-->0 2- Dentro de la regin de carga de espacio, las cargas mviles son despreciables frente a los iones (aprox. vaciamiento o empobrecimiento) Ec. Poisson 2 qN a d ( y ) -------- Si 2 dy
Q B = qN a y p = 2q SI N a S
los autores
Tr. 5.18
Estructura MOS en Inversin (II)

KT S + ------- e q q ( S 2 F ) KT
Electrnica
Q I = Q C inv Q B
Q I
inversion
= 2q SI N a
SUBREGIONES DE LA REGIN DE INVERSIN:
Regin Inversin Debil Inversin Moderada Inversin Fuerte
Condicin sobre S F S 2 F 2 F S 2 F + 0 S 2 F + 0
Propiedad Fundamental
dQ C d S dQ B d S
Regin de transicin
dQ C d S dQ I d S
Aproximacin de 1er orden= 0=0 =>no existe regin de transicin

los autores
Tr. 5.19
Estructura MOS en Inversin (III) Relacin entre VGB y S

G + + + + ++
Q G' Q ox'
Electrnica
S n+
- - - - -- - -
D n+
ox
Balance Potencial V GB = ox + S + SM Balance Carga Q G' + Q C' + Q ox' = 0
p B
Q C' SM
+
V GB
ox C ox' = -------- = Cap. de puerta por unidad de rea t ox Q C' + Q ox' Q G' ox = ---------- = --------------------------C ox' C ox' Q C' Q ox' V GB = S ---------- + SM ----------C ox' C ox' VFB Tensin de banda plana
q ( S 2 F ) KT 2q SI N a KT V GB = V FB + S + -------------------------- S + ------- e q C ox' inversion
los autores
Tr. 5.20
Estructura MOS en Inversin Fuerte: Tensin Umbral

V GB q ( S 2 F ) KT 2q SI N a KT = V FB + S + ------------------------- S + ------ e C ox' q inversion S es un poco mayor que 2 F
Electrnica
S -----UT
2 F ----------U T
2q si N A = ---------------------------C ox'
Coeficiente de efecto sustrato
I. Fuerte
2 F
+ 0
I. Debil
V GB V FB ------------------------UT
En Inversin Fuerte S es prcticamente constante => S=B=2F+0

Q C' ---------- + V V GB ( IFuerte ) = B FB C ox' Q I = Q C' Q B'
Q I
Q I
IFuerte Q I
= C ox' [ V GB V FB B B ] = C ox' [ V GB V T0 ]
IFuerte
V T0 = V FB + B + B
VGB VFB
Emp.
VTO
I.D I.M I.F
Tensin Umbral extrapolada de la estructura MOS

Tr. 5.21
los autores
Estructura MOS de tres terminales

VG
Electrnica
G + + + + ++ S n+
+ + + - - - - -- - +
VC
A travs de las regiones n+ se puede hacer contacto con la regin de inversin del canal. As, una tensin VC puede alterar el equilibrio.
D n+
Existe unin pn que hay que polarizar inversamente:
VC > VB
p B
VB
Se produce un aumento VCB de la barrera de potencial
KT V GB = V FB + S + S + ------- e q inversion
q ( S ( 2 F + V CB ) ) KT
EN INVERSIN FUERTE
Q I IFuerte = C ox' [ V GB V FB B V CB B + V CB ]
Q I
IFuerte
= C ox' [ V GB V TO V CB B + V CB + B ]
los autores
Tr. 5.22
El transistor MOS: Modelo I-V (1)

D ID V DB G VGS S B VDS VSB
Electrnica
Estructura MOS de cuatro terminales

V GB ID Para una operacin normal del MOS las uniones pn+ de sustrato a S y D han de estar inversamente polarizadas: VSB>=0 y VDB>=0
G
V SB
S n+ - - - - - -x x = 0 x = L
D n+
Objetivo: buscar la relacin

I D = f ( V GB, V DB, V SB )
o
lmina de carga
p
t
I D = f ( V GS, V DS, V SB )
B Suposiciones bsicas:
-- - - - -dx
Nos basamos en un modelo de lmina de carga: t infinitesimal
S ( x )
S ( x + dx )
1 Canal largo y ancho ( L y W grandes): no se consideran efectos de borde cerca de S y D

2 Corrientes DC en Gate y uniones pn+ nulas
3 Aproximacin de canal gradual = componente horizontal del campo elctrico (debida a V DS 0 ) despreciable frente a
la componente vertical (debida a VGB)
Q I ( x ) I Fuerte
= C ox' [ V GB V FB B V CB ( x ) B + V CB ( x ) ]
VCB es la tensin en cada punto del canal respecto a VB
4 Tomamos VDB > VSB (la zona del canal ms invertida es la S): el transistor en inversin fuerte cuando la zona de
S est en inversin fuerte.
los autores
S como terminal de referencia
Tr. 5.23

lmina de carga
Dos componentes de corriente: a) Arrastre: de QI con el campo horizontal b) Difusin: debida a la distribucin no uniforme de QI
Electrnica
t S ( x )
-- - - - -dx
S ( x + dx )
despreciable en Inversin Fuerte

Q I' d S ( x ) d S ( x ) j arr = S = qn ---------------- = --------- ---------------dx t dx
Densidad de corriente de arrastre
d S ( x ) dV CB ( x ) I D ( x ) = lim j arr Wt = W Q I' ---------------- = WC ox' [ V GB V FB B V CB ( x ) B + V CB ( x ) ] -------------------dx dx t0 L
I D ( x ) dx = V
V DB
SB
WC ox' [ VGB V FB B V CB ( x ) B + V CB ( x ) ] dV CB ( x )
0 Integrando y haciendo una aproximacin del trmino B + V CB ( x ) se tiene: V DS 2 V DS 2 W W ---- ( V ------------- ( V ----------I D = C ox' = k n' GS V T )V DS 2 GS V T )V DS 2 L L ecuacin vlida siempre que el D est en inversin fuerte, VDS < VDSsat k n' = C ox' = transconductancia del proceso (~ 50A/V2 - 100A/V2) W k n = k n' ---- = factor de ganancia del transistor o transconductancia L
dependencia con VSB: efecto sustrato en VT
VT = tensin umbral del transistor

los autores
VT =
FB
+ B +
B + V SB = V TO + [ B + V SB
B ]
Tr. 5.24
Electrnica
Para una VSB dada IG=0 VGS + ID

+ -
VDS Sustrato a VB
IS=ID
Regin Triodo hmica o Lineal
Regin Saturacin
V DS V GS V T ID
R. Lineal
lineal
V DS 2 W = k n' ---- ( V GS V T )V DS ----------L 2
A partir de VDS = VGS-VT = VDSsat la corriente no varia con VDS
V DS > V GS V T ID
R. Saturacin
k n' W - = ------ ---- ( V GS V T ) 2 2 L sat
los autores
Tr. 5.25

V GS
Electrnica
Modulacin de la longitud del canal: EFECTO PINCH-OFF:

G S
V DS > V GS V T
Si V DS aumenta tal que VGS V DS < VT , el canal desaparece en la vecindad de D Canal estrangulado Haciendo
D
L eff V GS V T
n+
n+ + Exceso de V DS p
Q I ( x )
= C ox' [ V GB V FB B V D B B + V D B ] = 0
se tiene VDSsat = V GS V T
B
k n' W I D sat = ------ ---- ( V GS V T ) 2 2 L
Pero en realidad cuanto mayor sea V DS , menor es L eff I D es mayor:

ID k n' W - = ------ ---- ( V GS V T ) 2 ( 1 + V DS ) 2 L sat
para V DS > V GS V T
= coeficiente de modulacin del canal [V-1]
los autores
Tr. 5.26
Modelo I-V: efectos de segundo orden
Electrnica
El modelo ideal resulta inapropiado para dispositivos de canal corto (L<1m). Son necesarios anlisis en dos dimensiones Importantes variaciones respecto al modelo de 1er orden VARIACIN DE LA TENSIN UMBRAL: V T0 = f ( L )
V T0
RESISTENCIAS DE DRENADOR Y FUENTE:

canal largo canal corto L V T0 LS W LD RC
n+ p
n+
Canal parcialmente empobrecido V T0 = g ( V DS ) Aumento de VDS Aumento de la regin de empobrecimiento en D
R o 10 100 o
+ V GS, eff
RS
G
RD
Para canal corto
V DS
V T0 = h ( t ) n+
E, intenso > 1V/m
S
V T0 PMOS NMOS
e-
n+ p
Para canal corto t
L S, D R S, D = ----------- R o + R C W
Electrones calientes
Electrones calientes (de alta energa acelerados por un campo intenso) pasan al xido por efecto tnel y cambian la tensin umbral.
los autores
Tr. 5.27
Modelo I-V: efectos de segundo orden

SATURACIN DE LA VELOCIDAD DE PORTADORES (EFECTO DEL CAMPO HORIZONTAL) DEGRADACIN DE LA MOVILIDAD CON El CAMPO VERTICAL
Electrnica
DEGRADACIN DE LA MOVILIDAD:
n ( cm/s ) sat 10 n = E
n ( cm 2 ( Vs ) )
7 700
n0
E sat 1,5V m
250
E ( V/m ) eff = ---------------------V DS 1 + -----------E sat L

DEPENDENCIA CON LA TEMPERATURA
E t ( V/m )
100
eff = ------------------------------------------------------------1 + ( V GS V T ) + B V SB
T- M ( T ) = ( T r ) ---- T r
Tr : temperatura ambiente (300K) M: parmetro de ajuste (1,5 < M < 2)
CONDUCCIN SUBUMBRAL:
Se ha supuesto que el transistor MOS est cortado si V GS < V T . Sin embargo, el paso de ON a OFF no es abrupto, sino gradual Operacin en subumbral o Inversin Dbil con I D 0 .
V GS ------------------------( 1 + )U T
ID Io e
V GS < V T
,V DS > 0
los autores
Tr. 5.28
El Transistor PMOS
Electrnica
Todo el anlisis anterior sirve tambin para el transistor tipo p, pero hay que tener en cuenta lo siguiente:
o Sustrato tipo n: S < 0, B < 0
ni F = U T ln ------- < 0 N D
p+ n
B ]
p+
o VGB < 0, VSB < 0, VDB < 0 o Tensin umbral negativa V Tp =

V FB + B
B V SB = V TOp [
B + V SB
2q si N D = -----------------------C ox'
Se toma la corriente ID como positiva saliendo por el drenador D:

VSG + G IG=0 IS=ID D R. SATURACIN: V SD > V SG V T ID S
+ -
R. LINEAL:
VSD ID lineal
V SD V SG V T
V SD 2 W = k p' ---- ( V SG V T )V SD ----------L 2
Sustrato a VB
ID
k p' W - = ------ ---- ( V SG V T ) 2 ( 1 + V SD ) 2 L sat
los autores
Tr. 5.29
El transistor MOS: Comportamiento Dinmico
Electrnica
Capacidades en el MOS:
1.- Capacidades de puerta 2.- Capacidades de unin
Vista Superior
xido de puerta
G D
Regin de Drenador
Ld L eff
W
n+
ND
L
sustrato p
ND
n+
Regin de Fuente
NA
Regin Canal
Ld
Removiendo el metal y el xido fino

Ld
contacto a sustrato, B
L eff
xido de puerta
G D
Regin de Drenador
W
n+
ND
W eff = W 2W d W
Ld
L
sustrato p
ND
n+
Regin de Fuente
NA
Regin Canal
W eff Wd Wd Tr. 5.30
contacto a sustrato, B
los autores
Capacidades de Puerta
W eff = W 2W d W C GS L eff
OV
Electrnica
Capacidades de Puerta: Capacidades de Solapamiento

Ld L eff = L 2L d = C ox'W eff L d = C GSO W eff = C ox'W eff L d = C GDO W eff Wd C GB
OV
C GD
OV
W eff Wd = 2C ox'W d L eff = C GBO L eff
Ld
Capacidades de Puerta: Capacidades Intrnsecas (de canal)

Expresiones complejas y no lineales dependen de la regin de operacin Aproximaciones (valores promedio)
S n+
C GS
G D n+
C GD C GB
:Modelo de MEYER Reg. de operacin Corte Lineal Saturacin

los autores C GB
I
p
C GS
I
C GD
C ox W eff L eff
0
1 2 C ox W eff L eff 2 3 C ox W eff L eff
0
1 2 C ox W eff L eff
0 0
0
Tr. 5.31
Capacidades de Unin
Implantacin de campo p+ Cara lateral
te ra l
Electrnica
W
ra Ca
la
Fuente n+ Bottom
Las capacidades de unin son de pequea seal: dependen del punto de operacin. Las uniones estn siempre inversamente polarizadas ( VSB 0 ) capacidades de unin pequeas.
Sustrato p
xj
Cara lateral
Ls
Cj AX C jsw P X C BX ( V BX ) = --------------------------------- + -------------------------------------------V BX m j V BX m jsw 1 ------------ 1 ---------------- pn p n + + +

BOTTOM (p - n+)
X = DS
m j 0,5 m jsw 0,33 AX = W LX P X = W + 2L X
LATERAL (p+ - n+)
los autores
Tr. 5.32
Modelo Dinmico del MOS
Electrnica
Definido por las 5 capacidades anteriores
G
C GS C GD
De puerta:
C GS = C GS + C GS I OV C GD = C GD + C GD I OV C GB = C GB + C GB I OV
S
C BS
C GB
D
C BD
De Unin:
C BS = C difusion, S C BD = C difusion, D
los autores
Tr. 5.33
El transistor MOS: Modelo de Pequea Seal
Electrnica
El modelo de pequea seal nos relaciona las variaciones en ID con pequeas variaciones de las tensiones en los terminales alrededor de un valor DC (punto de operacin, Q)
Polarizacin del transistor (establece el punto de operacin Q):
Modelo de pequea seal del transistor (caso NMOS):

A bajas frecuencias:
I D = g m V GS + g mb V BS + g ds V DS
Tres parmetros: gm = I D V GS Q g mb =
o bien
i d = g m v gs + g mb v bs + g ds v ds
I D V BS Q
I D V SB Q
I D g ds = g o = V DS
transconductancia
transconductancia de sustrato
conductancia de salida
los autores
Tr. 5.34
Modelo de Pequea Seal: Circuito equivalente
Electrnica
Transistor NMOS
i d = g m v gs + g mb v bs + g ds v ds Circuito equivalente:
G B + vbs ig = 0 + vgs S id D
gmvgs
gmbvbs
rds = gds-1
Circuito equivalente completo : considera tambin los efectos dinmicos

NMOS
G Cgb B + vbs Cgd + vgs Cgs CsbCdb id D C gs = C GS + C GS I OV
Q Q
C sb = C union, SB C db = C union, DB
gmvgs
gmbvbs
rds = gds-1
C gd = C GD + C GD I OV C gb = C GB + C GB I OV
Q Q
PMOS
G Cgb B + vbs Cgd D CdbCgs
Csb
id S
gmvsg
gmbvsb
rsd = gsd-1
los autores
Tr. 5.35
Equivalente de pequea seal: Caso NMOS

I D V BS Q I D V SB Q g mb = g m -------------------------------- = g m 2 B + V SB
Electrnica
V T = V TO + ( B + V SB B )
g mb =
k n' W - ID = ------ ---- ( V GS V T ) 2 ( 1 + V DS ) 2 L sat V DS 2 W = k n' ---- ( V GS V T )V D ----------L 2
2I D W W Q g m = k n' ---- ( V GS V T ) ( 1 + V DS ) 2k n' ---- I -----------------------------------L L D Q ( V GS V T ) Q Q I D g ds = ----------------- I D 1 + I D Q

Q
ID
lineal
LINEAL
SATURACIN W k n' ---- ( V GS V T ) L
Las capacidades de pequea seal se pueden tomar igual a las de gran seal en la mayora de los casos. En saturacin:
, C gs = C GS + C GS = 2 3 C ox WL + C GS I OV OV C gd = C GD + C GD = C GD I OV OV C gb = C GB + C GB = C GB I OV OV C sb = C union, SB Q C db = C union, DB Q
gm
W k n' ---- V DS L
W 2k n' ---- I D L 2I D --------------------------( V GS V T )
gds gmb
W k n' ---- ( V GS V T V DS ) L ----------------------------- g m 2 2 + V SB
I D ---------------------1 + V DS ----------------------------- g m 2 2 + V SB
los autores
Tr. 5.36

Mosfet

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Mosfet

Uploaded by

Copyright:

Available Formats

TEMA 5: El transistor MOS

EL TRANSISTOR MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor

TEMA 5: El transistor MOS

El transistor MOSFET: estructura fsica

Caso NMOS (MOS de canal n)

Metal (actualmente polisilicio)

Dos tipos de MOSFET: smbolos

PMOS: Sustrato n, canal p

contacto a sustrato, B Puerta Metal G Drenador

xido de puerta Fuente

xido de campo (SiO2) implantacin de campo p+

W: anchura de canal L: longitud de canal

contacto a sustrato, B los autores Tr. 5.2

TEMA 5: El transistor MOS

El transistor MOSFET: Principio de operacin (I)

Q,G=Carga Acumulada en la GATE Q,C=Carga Acumulada en el Semiconductor Q,C=Q,I+Q,B

Formacin del canal

TEMA 5: El transistor MOS

El transistor MOSFET: Principio de operacin (II)

Dos modos de operacin

TEMA 5: El transistor MOS

Estructura MOS de dos terminales: Interfaz M-O-S

qM->Funcin trabajo modificada de la interfase metal-xido

qS->Funcin trabajo modificada de la interfase

Vd: potencial de contacto

TEMA 5: El transistor MOS

Estructura MOS de dos terminales: modos de operacin (I)

Situaciones de equilibrio en funcin de VGB: vemos primero el CASO IDEAL, M = S

Eo ECS qM EFM qS qF EVS Ei EFS

F = Potencial de Fermi = Potencial de Contacto entre semiconductor intrnseco y extrnseco

N A Tipo p: F = U T ln ------- > 0 ni

ni Tipo n: F = U T ln -------- < 0 N D

TEMA 5: El transistor MOS

Estructura MOS de dos terminales: modos de operacin (II)

2) VGB<0 => Acumulacin de huecos en la superficie del semiconductor tipo p

Cargas negativas en la gate inducen cargas positivas en la superficie del semiconductor

TEMA 5: El transistor MOS

Estructura MOS de dos terminales: modos de operacin (III)

3) VGB>0 => Empobrecimiento de huecos en la superficie del semiconductor tipo p

Cargas positivas en la gate inducen cargas negativas en la superficie del semiconductor

TEMA 5: El transistor MOS

Estructura MOS de dos terminales: modos de operacin (IV)

4) VGB>>0 => Inversin del tipo de material en la superficie

TEMA 5: El transistor MOS

Estructura MOS de dos terminales: modos de operacin (V)

Situaciones en el Semiconductor tipo p en funcin de S

Ei(0)=EFS (en la superficie)

TEMA 5: El transistor MOS

Estructura MOS de dos terminales: Tensin de Banda Plana

CASO REAL NMOS: Distintos Materiales: M=S

= Cap. de puerta por

TEMA 5: El transistor MOS

Estructura MOS de dos terminales: regiones de operacin

Regiones de Operacin en Funcin de VGB

TEMA 5: El transistor MOS

Estructura MOS de dos terminales: Cargas y Potenciales

Balance Potencial V GB = ox + S + SM Balance Carga Q G' + Q C' + Q ox' = 0

(y) Cada de Potencial

Relacionar concentraciones de carga y potenciales

TEMA 5: El transistor MOS

Anlisis de la Estructura MOS (I)

Concentraciones de Portadores (caso sustrato tipo p)

En el sustrato (zona profunda): ( y )

( y ) 0 ;( y p > y > 0 ) q ( F ( y ) ) ---------------------------------KT q ( F ( y ) ) ------------------------------KT q ( y ) ------------KT