Unidad 1 SD2

Manrique 2005 Sistemas Digitales II 1
Introduccin al Anlisis de
Sistemas Secuenciales
Unidad 1
Introduccin
Hasta hoy todo era combinatorio (Sistemas
Digitales I)
Las salidas dependan nicamente de las entradas en
ese momento.
En este curso abordaremos los Sistemas
Secuenciales o tambin llamados Maquinas de
Estados Finitos.
La salida no solo depende de la entradas presentes,
tambin depender de la historia pasada, de lo que
sucedi antes.
Ejemplos clsicos
Tipos de circuitos secuenciales
Existen dos tipos de circuitos secuenciales
Sincrnicos: Son sistemas cuyo comportamiento puede
definirse a partir del conocimiento de sus seales en
instantes discretos de tiempo.
Asincrnicos: Depende del orden que cambien las
seales de entrada y pueda ser afectadas en un instante
dado de tiempo.
Sistemas Sincrnicos (Sncronos o con
clock)
Son sistemas que actan bajo un control de
tiempo, este control se denomina reloj (clock).
Clock: es una seal que se alterna entre los valores
lgicos 0 y 1 en un periodo regular.
Fig. 1: Seales de Clock
T
El Clock
El Periodo (T): es el tamao en tiempo de un
ciclo.
La Frecuencia (f): es el inverso del periodo, 1/T y
est dada en Hertz (Hz).
Ejemplo:
Una seal con frecuencia de 200 MHz, corresponde a una
seal que tenga un periodo de 5 ns.
En la mayora de los sistemas sincrnicos, los
cambios ocurren en las transiciones donde la seal
cambia de 0 a 1 de 1 a 0.
Diagrama conceptual de un sistema
secuencial

Lgica Combinatoria
Memoria
.
.
.
x
1
x
n
Clock
.
.
.
.
.
.
Z
1
Z
k
.
.
.
q
1
q
m
Comentarios sobre el diagrama
Tiene n entradas, (xs)
El clock se comporta como una entrada ms.
Tiene k salidas (zs)
Tiene m dispositivos de almacenamiento binario (qs)
Cada dispositivo podr tener una o dos seales de entrada
Muchos sistemas tiene solo una entrada y una salida, pero
veremos ejemplos con varias entradas e incluso algunos
sistemas que no tienen entradas a no ser el clock.
Memoria: Flip-Flops.

Tablas y diagramas de estados (1)
Ejemplo de un sistema secuencial:
EJE6: Un sistema con una entrada x y una salida z, de
tal forma que z = 1, si x ha sido 1 por tres pulsos de
clock consecutivos.
Para este ejemplo, el sistema debe almacenar en
memoria la informacin de los ltimos tres estados de
la entrada y producir una salida basada en esa
informacin.
Estado: Lo que se almacena en la memoria es el estado
del sistema.
En este ejemplo, la salida depende nicamente del estado
del sistema y que se haya seguido el patrn definido en la
entrada del sistema.
E este tipo de Mquinas de Estado que slo dependen del
estado actual del sistema son llamadas de Modelos Moore
Mquinas Moore, debido a Edward F. Moore*.

* Edward F. Moore, un pionero de las Mquinas de estados, quien
escribi Gedanken-experiments on Sequential Machines, pp 129
153, Automata Studies, Annals of Mathematical Studies, no. 34,
Princeton University Press, Princeton, N. J., 1956.
No abordaremos todava el diseo de un sistema
secuencial, pero daremos las herramientas
necesarias para describirlo.
Tabla de Estados: es una tabla que describe las
transiciones de una mquina de estados finitos, en otras
palabras, muestra las relaciones funcionales entre las
entradas, salidas y estados de la memoria. Para cada
combinacin y cada estado, indica cual ser la salida y
cual ser el prximo estado despus del siguiente pulso
de clock.
Diagrama de Estados: Es una representacin grfica
del comportamiento del sistema, mostrando cada
combinacin de entrada y cada estado, de la misma
forma muestra el resultado de la salida y el valor del
estado siguiente despus de un pulso de clock.
A continuacin veremos la tabla y el diagrama de
estados para el EJE6.
Estado Estado Siguiente
Presente x = 0 x = 1 Salida
A A B 0
B A C 0
C A D 0
D A D 1
Tabla y diagrama de estados para el EJE6
En el futuro nos referiremos al Estado Presente por el smbolo q y el Estado
Siguiente por el smbolo q*.
Timing Trace (rastreo en el tiempo)
Un timing trace, es un conjunto de valores para las
entradas y salidas arreglados en una forma consecutiva
con relacin a los pulsos de clock. Es usado normalmente
para explicar o clarificar el comportamiento de un sistema.
x 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 1 0 0
q ? A B C A B C D A A B A B C D D D A A ?
z ? 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 0
Timing trace para el EJE6
Elementos de Memoria
Latches y Flip Flops
Latch
Un Latch es un dispositivo binario de almacenamiento,
construido con dos o ms compuertas con realimentacin.
Un Latch con compuertas NOR
P
Q
P = (S + Q)

Q = (R + P)
Ecuaciones del sistema
S = Set
R = Reset
Un Latch con gatillo (Gated)
En este latch, cuando la seal del gate es inactiva, tanto SG y RG sern 0 y el latch
permanece sin cambios. nicamente cuando la seal del gate es 1 el latch podr
recibir el valor 0 1 as como el latch anterior.
El Flip Flop
El Flip Flop es un dispositivo de almacenamiento
binario con colck.
Bajo operaciones normales este dispositivo
almacenar un 1 un 0 y slo cambiarn estos
valores en el momento que ocurra una transicin
del clock.
Las transiciones que pueden producir cambios en el
sistema pueden ser cuando el clock va de 0 a 1, disparo
por rampa de subida (leadign-edge triggered), o cuando
el clock va de 1 a 0, disparo por rampa de bajada
(trailing-edge triggered).
Rampas de subida y de bajada
Rampa de
bajada
Rampa de
subida
Clock
0
1
Flip Flop tipo D (1)
Existen varios tipos de Flip Flops, nos
concentraremos en dos tipos, el D y el JK, el Flip
Flop tipo D es el ms usado y es encontrado
comnmente en dispositivos lgicos
programables.
Otros, SR y T.
Flip Flop tipo D (2)
Es el ms sencillo en su operacin.
El nombre proviene de Delay (retardo), ya que su salida es un
reflejo de lo que hay en la entrada con un retardo de un ciclo de
clock.
D
q
q
Clock
D
q
q
Clock
D con rampa de bajada D con rampa de subida
Flip Flop D, tabla de comportamiento y
diagrama de estados
D q q*
0 0 0
0 1 0
1 0 1
1 1 1
D q*
0 0
1 1
q* = D
Ecuacin
Comportamiento de un Flip Flop tipo D
con Rampa de Bajada
Diagrama de tiempo
Variacin de la entrada
La salida no se ver
afectada, ya que el
valor de la entrada D
solo es relevante en
el instante de la
rampa de bajada
Comportamiento de un Flip Flop tipo D
con Rampa de Subida
Diagrama de tiempo
Flip Flops con Clear y Preset
Cualquier tipo de Flip Flop podr contar con estas
entradas asincrnicas, en el caso de Flip Flops tipo D
tenemos:
D
q
q Clock
PRE
CLR
PRE CLR D q q*
0 1 X X 1 Constante
inmediata
1 0 X X 0
0 0 X X - Invalido
1 1 0 0 0
1 1 0 1 0 Normal
1 1 1 0 1
1 1 1 1 1
Diagrama de tiempo para un Flip Flop con
Clear y Preset
Flip Flop SR (Set-Reset)
Tiene dos entradas con el mismo significado que el Latch SR
Tablas de comportamiento
S R q q*
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 -
1 1 1 -
S R q*
0 0 q
0 1 0
1 0 1
1 1 -
No permitido
No permitido
Flip Flop SR Diagrama de estados y
Ecuacin
x 1
1 x 1
00 01 11 10
q\SR
0
1
q* = S + Rq
Diagrama de tiempo para un Flip Flop SR
Flip Flop tipo T (Toggle)
Tiene una entrada T, de tal forma que si T = 1, el Flip Flop cambia
el valor del estado actual y si T = 0, el estado permanece sin
cambios.
Tablas de Comportamiento
T q q*
0 0 0
0 1 1
1 0 1
1 1 0
T q*
0 q
1 q
Diagrama de estados para le Flip Flop T
0
1
1
1
0
0
T
Ecuacin para el comportamiento del Flip Flop

q* = T q
+
Diagrama de tiempo para un Flip Flop T
Flip Flop tipo JK
Es una combinacin del SR y del T, siendo as, su comportamiento
es como el SR, con excepcin cuando sus entradas J = K = 1
provoca que el Flip Flop cambie de estado, como si fuera un Flip
Flop T.
Tablas de comportamiento:
J K q q*
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
J K q*
0 0 q
0 1 0
1 0 1
1 1 q
Diagrama de estados para le Flip Flop JK
0
1
10
11
10
11
00
01
00
10
JK
1 1
1 1
00 01 11 10
q\JK
0
1
q* = Jq + Kq
Diagrama de tiempo para un Flip Flop JK
Anlisis de un Sistemas
Secuencial
Circuito Secuencial Modelo tipo Moore
con Flip Flops tipo D
Del circuito encontramos:
2
1 2
1 2 1 1
q z
xq D
q x q q D
1 2
Tabla y diagrama de estados del circuito
q
1
* q
2
*
q
1
q
2
x = 0 x = 1 z
0 0 0 0 1 0 1
0 1 0 0 1 0 0
1 0 1 0 1 1 1
1 1 0 0 0 1 0
1
00
0
01
1
10
0
11
0
0
1
0
1
1
0
1
Circuito Secuencial Modelo tipo Moore
con Flip Flops tipo JK
Este es un circuito de modelo tipo
Moore, ya que la salida z, que es igual
a A + B, es una funcin del estado, o
sea, el contenido de los flip flops, y no
de la entrada x.
B A z
A x K J
B x K x J
B B
A A

Tabla de estados para el ejemplo anterior
A* B*
A

B

x = 0 x = 1 z
0 0 0 1 1 1 0
0 1 0 0 1 0 1
1 0 1 0 0 1 1
1 1 1 1 1 0 1
Para completar la tabla hay que tener en cuenta las ecuaciones
de entrada de los flip flops y el funcionamiento de cada uno de
ellos para determinar el estado siguiente.
Trazado en el tiempo y Diagrama de tiempos
x 0 0 1 0 1 1 0
A 0 0 0 1 1 1 0 0
B 0 1 0 1 1 0 1 0 1
z 0 1 0 1 1 1 1 0 1
Diagrama de Estados para el ejemplo
0
00
1
01
1
10
1
11
0
0
1
0
1
1
1
0
0
Ejemplo con el modelo Mealy
En algunos casos, la salida depende de la entrada actual as como del valor
de los estados actuales.
Este tipo de circuitos son clasificados como sistemas secuenciales de
modelo Mealy.
Un ejemplo de este modelo es este sistema.
Ecuaciones
Las ecuaciones de entrada y salida para el circuito son:
1
2 1 2
2 1 1
xq z
q q x D
xq xq D

Como son flip flops tipo D, entonces q* = D
Tabla de estados y diagrama de estados
q
1
* q
2
* z
q
1
q
2
x = 0 x = 1 x = 0 x = 1
0 0 0 0 0 1 0 0
0 1 0 0 1 0 0 0
1 0 0 0 1 0 0 1
1 1 0 0 1 0 0 1
00
0/0
11
01 10
1/0
0/0
0/0
0/0
1/1
1/1
1/0
Trazado en el tiempo y Diagrama de tiempos
x 0 1 1 0 1 1 1 1 0
q1 ? 0 0 1 0 0 1 1 1 0
q2 ? 0 1 0 0 1 0 0 0 0
z 0 0 0 0 0 0 1 1 0 0 0

Unidad 1 SD2

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Unidad 1 SD2

Uploaded by

Copyright:

Available Formats

Manrique 2005 Sistemas Digitales II 1

You might also like