Cul es la razn de no usar

integrados para el diseo de

circuitos digitales en la
actualidad?

La funcin ofrecida por cada una de las partes de

la serie 7400 es fija y no se puede ajustar a una
situacin de diseo en particular.

Este hecho, junto con la limitacin de que cada

integrado solo contiene unas pocas compuertas
lgicas, hacen que estos chips sean ineficientes
para construir circuitos lgicos grandes.

Para solucionar el problema anterior,

se construyeron en la dcada de los
70s
los
Dispositivos
Lgicos
Programables (PLD).

Un PLD es un chip de uso general

para implementar circuitos lgicos.
Incluye un conjunto de elementos de
circuitos
lgicos
que
pueden
adaptarse de diferentes formas.

PLA

Hay muchos tipos de PLD comerciales. El primero en desarrollarse

fue el arreglo lgico programable (PLA).

PLA

Con base en la idea de que las funciones lgicas se pueden realizar

en forma de Suma de Productos, un PLA comprende un juego de
compuertas AND que alimentan un conjunto de compuertas OR.

Como se muestra en la figura anterior, las entradas del PLA (X1, X2,
Xn), pasan por un grupo de Buffers (que proporcionan tanto el
valor verdadero como el complemento de cada entrada) hacia un
bloque de circuito llamado Plano AND. El plano AND produce un
juego de trminos producto (P1, P2, Px) cada uno de los cuales
puede configurarse para implementar cualquier funcin AND de (X1,
X2, Xn). Los terminos producto sirven como las entradas a un
Plano OR, que produce salidas (F1, F2,Fn). Cada salida puede
configurarse para realizar cualquier suma de (P1, P2, Px) y, por
ende, cualquier funcin de suma de productos de las entradas al
PLA.

En un PLA los planos AND y OR son

programables

Logica de arreglo
Programable

Como se observo en el diagrama anterior en un PLA los

planos AND y OR son programables. Histricamente, los
interruptores programables planteaban dos dificultades a sus
fabricantes: eran difciles de fabricar correctamente y
reducan la velocidad de rendimiento de los circuitos
implementados en los PLA.

Tales desventajas llevaron al desarrollo de un dispositivo

similar en el que el plano AND es programable pero el plano
OR es fijo. Este chip se conoce como Dispositivo de lgica
de arreglo programable (PAL).

Puesto que son ms simples de de fabricar y por tanto

menos costosos que los PLA, a parte de ofrecer mejor
rendimiento, los PAL se han vuelto populares en las
aplicaciones prcticas.

Ejemplo de una PAL

Continuacin PAL
Hasta ahora hemos supuesto que las
compuertas OR en una PAL, como en una
PLA, se conectan directamente a los pines
de salida del chip.
En muchas PAL se agregan circuitos
adicionales a la salida de cada compuerta
OR para brindar mayor flexibilidad.
Es
usual
emplear
el
termino
MACROCELDA para referirse a la
compuerta OR combinada con los circuitos
adicionales.

Circuitos adicionales agregados a las salidas

de la compuerta OR de una PAL

Continuacin PAL

La figura anterior muestra la flexibilidad que puede ofrecerse

en una macrocelda. El Flip-Flop representa un elemento de
memoria. Este almacena el valor producido por la salida de la
compuerta OR en un punto particular en el tiempo y puede
guardarlo indefinidamente.
El Flip-Flop se controla mediante la seal clock. Cuando el
reloj hace una transicin del valor lgico 0 al 1, el Flip-Flop
almacena el valor en su entrada D en dicho tiempo y este
valor aparece en su salida Q.
La salida del multiplexor se retroalimenta al plano AND de
la PAL. Esta conexin de retroalimentacin permite que la
funcin lgica producida por el multiplexor se use
internamente en la PAL, lo que a su vez posibilita la
implementacin de circuitos que tienen mltiples estados.

Arreglos de compuertas de
campos programables

Los PLA y PAL son tiles para implementar una amplia

variedad de circuitos lgicos, pero son adecuados para
aplicaciones hasta cierto punto simples que utilicen menos
de 10,000 compuertas
Para implementar circuitos mayores conviene usar un tipo
diferente de chip con una capacidad lgica mayor y para ello
se creo un dispositivo llamado: Arreglo de compuertas de
campos programables (FPGA).
El FPGA es un dispositivo lgico programable que soporta la
implementacin de circuitos lgicos hasta cierto punto
grandes.
Los FPGA son muy diferentes de los PLA y de los PAL, ya
que no contienen planos AND y OR. En vez de ello, los
FPGA ofrecen bloques lgicos para la implementacin de las
funciones requeridas
La estructura general de un FPGA se ilustra en la siguiente

Continuacin FPGA

Los FPGA sirven para implementar circuitos lgicos con un

tamao de ms de un milln de compuertas equivalentes.
Cada bloque lgico en un FPGA tiene un pequeo nmero de
entradas y salidas.
El bloque lgico ms usado recibe el nombre de LUT (Tabla
de consulta) que contiene celdas de almacenamiento que
sirven para implementar una pequea funcin lgica. Cada
celda puede contener un solo valor lgico, 0 o 1. El valor
almacenado se produce como la salida de la celda de
almacenamiento.
Pueden crearse LUT de varios tamaos, en los que el
tamao se define mediante el nmero de entradas.
La siguiente figura muestra una pequea LUT que tiene 2
entradas X1 y X2 y una salida F. La LUT es capaz de
implementar cualquier funcin lgica de dos variables.

Continuacin LUT

Como una tabla de verdad de dos variables posee cuatro

filas, esta LUT posee cuatro celdas de almacenamiento.
Una celda corresponde al valor de salida de cada fila de la
tabla de verdad.
Las variables de entradas X1 y X2 se usan como las
entradas de seleccin de tres multiplexores, los cuales,
segn la valoracin de X1 y X2, eligen el contenido de una
de las cuatro celdas como la salida de la LUT.
La siguiente figura presenta una LUT de tres entradas. Tiene
ocho celdas de almacenamiento porque una tabla de verdad
de tres variables tiene ocho filas.
En los chips comerciales de FPGA, las LUT tienen cuatro o
cinco entradas, que requieren 16 y 32 celdas de
almacenamiento, respectivamente.

Continuacin FPGA

Cuando se implementa un circuito en un FPGA, los bloques

lgicos se programan para cumplir las funciones necesarias y
los canales de enrutamiento para realizar las interconexiones
requeridas entre los bloques lgicos.
Las celdas de almacenamiento en las LUT de un FPGA son
voltiles, lo que significa que pierden el contenido que
almacenan siempre que la fuente de poder para el chip se
apague. Por tanto, el FPGA debe programarse cada vez que
se aplique potencia.
Para resolver el problema de la volatilidad de las celdas de
las LUT, los fabricantes agregan en la PCB del FPGA una
memoria PROM que conserva permanentemente sus datos.
Por lo tanto al encender el modulo FPGA, las celdas de
almacenamiento del FPGA se cargan de modo automtico
del PROM cuando se aplica potencia a los chips.

Continuacin FPGA

La siguiente figura ilustra un pequeo FPGA programado

para implementar un circuito.
Tiene LUT de dos entradas y hay cuatro alambres en cada
canal de enrutamiento.
La figura muestra los estados programados tanto de los
bloques lgicos como de los interruptores cableados en una
seccin del FPGA.
Los interruptores cableados programables se indican con una
X. Cada interruptor mostrado en gris se enciende y realiza
una conexin entre un cable horizontal y uno vertical. Los
interruptores que se muestran en negro estn apagados.