SCI

:
INTERFAZ DE
COMUNICACION
Serial

Objetivos
I.

Dar a conocer las características generales del SCI

II. Describir los diagrama de bloques del transmisor y
receptor del SCI
III. Explicar los registros del SCI
IV. Definir el funcionamiento del transmisor y receptor
V. Describir ejemplos de programación
VI. Conocer las aplicaciones del SCI

Características del SCI
 Formato de datos asíncrono full-dúplex, formato estándar NRZ

 Doble buffer con habilitaciones separadas
 La tasa de baudio es programable (modulo divisor de 13 bits)
 La operación del SCI es controlada por interrupciones, las cuales se generan
por los siguientes eventos:
 Registro de datos del transmisor vacío o transmisión completa
 Registro de datos del receptor lleno
 Saturación del receptor, error de paridad, error de trama y error de
ruido.
 Detección del receptor en estado de reposo
 Pin del receptor activado por flanco
 Interrumpiendo el detector de soporte LIN (Local Interconnect Network)

 Hardware generador y control de paridad
 Longitud del carácter es programable (8 o 9 bits)
 Modos para despertar al receptor:
 línea reposo
 marca de dirección

 generador de carácter de break de 13 bits (opcional)
 la polaridad de la salida del transmisor es
seleccionable.

.

Selección de la fuente del receptor Habilitación TxD Envío de un Modo delbreak pin Tx (loopin/out) Longitud del break Diagrama de Bloques del Transmisor del SCI Bandera de transmisión completa Flag SCID vacío Habilitación de interrupción TxD .

Despertar al Rx de reposo Control del despertar Método despertar al Rx Tipo de línea idle Bandera SCID lleno Bandera Línea en reposo Bandera de interrupción por detección break LIN Diagrama de Bloques del Receptor del SCI Bandera de interrupción por flanco activo del pin Rx Bandera por saturación Bandera por error de trama Bandera ruido Bandera por error de paridad .

 Registros de Página-Alta: 0x1850 – 0x1857  Registros de velocidad de transmisión  Registro de control 1  Registro de control 2  Registro de estados 1  Registro de estados 2  Registro de control 3  Registro de datos del SCI . reporte de estados del SCI y para la transmisión /recepción de datos. selección de las opciones del SCI.Registros El SCI tiene 8 registros: para el control de la tasa de baudios.

 SCIBDL se reajusta a un valor distinto de cero. SCIBDL)  Este par de registros controla el divisor prescale para la generación de la velocidad de transmisión del SCI. así que después de reiniciar el generador de velocidad de transmisión permanece desactivado hasta que la primera vez que el receptor está habilitado (bits TE o RE en SCIC2 se escriben en uno). El valor de trabajo en SCIBDH no cambia hasta SCIBDL está escrito. . en primer lugar escribir en SCIBDH de búfer en la segunda mitad del nuevo valor y luego escribir en SCIBDL.i. Registros de tasa de baudios de SCI (SCIBDH. Para actualizar la velocidad de transmisión de 13 bits de ajuste [SBR12: SBR0].

0 Interrupciones del hardware de RXEDGIF desactivado. 1 Solicita interrupción de hardware cuando la bandera LBKDIF es 1. . Cuando BR = 1 hasta 8191. Modulo Divisor de la tasa de baudios . Cuando BR = 0. 6 Habilitación de interrupción por flanco activo de la entrada RXEDGIE de RxD (por RXEDGIF). 1 Solicita interrupción de hardware cuando la bandera RXEDGIF es 4:0 1.BIT 7 LBKDIE DESCRIPCIÓN Habilitación de interrupción por break LIN (por LBKDIF) 0 Interrupciones del hardware de LBKDIF desactivado. el generador de SCI velocidad de transmisión está desactivado para reducir consumo de energía. la tasa de baudios = BUSCLK SCI / (16 × BR). y ellos fijan la tasa de 8] división de módulo para el generador de la tasa de transmisión SCI.Los 13 bits en la BS SBR[12: [12:00] se refiere colectivamente como BR.

la tasa de baudios = BUSCLK SCI / (16 × BR).ii.Estos 13 bits en la SBR SBR[7:0] [12:00] se refiere colectivamente como BR. y éstos fijan la tasa de división del módulo para el generador de la velocidad de transmisión SCI. Bits 7:0 Registros de tasa de baudios SCI (SCIBDH. SCIBDL) Descripción Modulo Divisor de la tasa de baudios . . Cuando BR = 1 hasta 8191. el generador de la velocidad de transmisión del SCI está desactivado para reducir el consumo de energía. Cuando BR = 0.

1 . REGISTRO DE CONTROL (SCIC1) SCI Este registro de lectura / escritura se utiliza para controlar varias funciones opcionales del sistema SCI.iii.

El pin RxD no es usado por SCI LOOPS 6 SCISWAI 5 RSRC 4 M SCI en alto en Modo de espera 0 Los relojes SCI continuarán funcionando en modo de espera por lo tanto el SCI puede ser la fuente de una interrupción que despierta la CPU. Selección del modo 8 bits o 9 bits 0 Normal ---. 0 Funcionamiento normal  RxD y TxD usan pines separados. 0 Siempre LOOPS = 1. Cuando LOOPS = 1.start + 8 bits de datos (LSB primero) + stop 1 Receptor y transmisor usa caracteres de datos de 9 bits de start+ 8 bits de datos (LSB primero) + noveno bit de datos + stop . 1 Los relojes de SCI se congelarán mientras la CPU está en modo de espera. 1 Modo SCI un solo cable donde el pin SCI TxD está conectado a la salida del transmisor y la entrada del receptor. Selección de fuente del Receptor  Este bit no tiene significado o efecto a menos que el bit LOOPS se establece en 1. donde las salidas del transmisor están conectados internamente a la entrada del receptor. Cuando LOOPS = 1. la salida del transmisor está conectado internamente a la entrada del receptor.BIT DESCRIPCIÓN 7 Modo de selección Loop  Selecciona entre los modos de bucle y los modos full-dúplex completo normales de 2 pines. la entrada del receptor está conectado internamente al pin TxD y RSRC determina si esta conexión también está conectado con la salida del transmisor. RSRC = 0 selecciona el modo de bucle interno y el SCI no utiliza los pines RxD. 1 Modo Loop o modo de un solo cable.

1 Activación por marca de dirección (despertar). es impar. 1 paridad impar. La paridad par significa el número total de 1s en el carácter de datos. este bit selecciona paridad par o impar. La paridad impar significa el número total de 1s en el carácter de datos. incluyendo el bit de paridad. No hay generación de la paridad de hardware o de control. 0 paridad par. es par.Permite la generación de la paridad del hardware y la verificación. bit carácter de reposo comienza a contar después de bit de parada. incluyendo el bit de paridad. Habilita la paridad. Seleccionar tipo de líneas de reposo – Habilitación de ese bit a 1 asegura que el bit de parada y los bits 1 lógico al final de un carácter que no cuentan los 10 u 11 tiempos de bit de un nivel lógico alto que necesita la detección lógica de la línea de idle (reposo) 0 1 1 PE Habilitación de paridad. el bit más significativo (MSB) del carácter de datos (octavo o noveno bit de datos) se tratado como el bit de paridad.3 WAKE 2 ILT Selección del método activación del receptor 0 Activación por línea de reposo (1’s) (despertar). Tipo de paridad. .Siempre que la paridad está habilitada (PE = 1). 0 1 0 PT bit carácter de reposo comienza a contar después de bit de inicio. Cuando la paridad es activada.

Bit 7 TIE 6 TCIE 5 RIE REGISTRO DE CONTROL (SCIC1) Descripción Habilitación de interrupción del transmisor (para TDRE) 0 Interrupciones del hardware de TDRE desactivado . Habilitación de interrupción del receptor (para RDRF) 0 1 4 ILIE SCI 2 Interrupciones del hardware de RDRF desactivado. 1 Interrupción de hardware solicitado cuando la bandera TDRE es 1. 1 Interrupción de hardware solicitado cuando la bandera TC es 1. Habilitación de interrupción por línea de reposo (idle) (para IDLE) 0 Interrupciones del hardware de IDLE desactivado. Interrupción de hardware solicitado cuando la bandera RDRF es 1. . 1 interrupción de hardware solicitado cuando la bandera IDLE es 1. Habilitación de interrupción de transmisión completa(para TC) 0 Interrupciones de hardware de TC desactivado (votación uso).iv.

Cuando TE = 1. . TE debe ser de 1 a fin de utilizar el transmisor SCI. Cuando se escribe TE a 0. 1 transmisor on. TE también se puede utilizar para poner en cola un carácter de reposo (idle) escribiendo TE = 0 después TE = 1. Si LOOPS = 1.3 TE Habilitación del transmisor 0 transmisor off. Habilitación del receptor  Cuando el receptor SCI está apagado. el pin RxD vuelve a ser un pin I / O de propósito general. 0 receptor off. Cuando el SCI está configurado para la operación de un solo cable (LOOPS=RSRC = = 1). el transmisor mantiene el control del puerto TxD hasta que todos los datos. mientras que una transmisión está en curso. o carácter de salto de cola termina la transmisión antes de permitir que el pin vuelva como pin de I/O 2 RE de propósito general. 1 receptor on. el pin RxD vuelve a ser un pin I / O incluso si RE = 1. el SCI forza el pin TxD a actuar como una salida para el sistema SCI. TXDIR controla la dirección del tráfico en la línea de comunicación única SCI (pin TxD). espera en cola.

Caracteres adicionales de break de 10 u 11 (13 o 14 si BRK13 = 1) veces de 0 lógicos se ponen en cola. 0 0 SBK operación del receptor SCI es normal 1 receptor del SCI esta en espera para una condición de activación. El software de aplicación establece RWU y (normalmente) una condición de hardware selecciona automáticamente borra RWU.Este bit se puede escribir para colocar al receptor del SCI en un estado de espera donde se espera para la detección automática de hardware de una condición de activación seleccionado. . o una lógica 1 en el bit más significativo de datos de un caracter (WAKE = 1. La condición de activación es o bien una línea de reposo (idle) entre los mensajes (WAKE = 0. despierta por dirección de marca). despierta por línea de reposo (1’s).1 RWU Control de activación del receptor. siempre y cuando SBK = 1. un segundo carácter de break en la cola antes de que el software borra SBK. 0 Funcionamiento del transmisor normal 1 Se ponen en cola el carácter (es) de break para ser enviados. Dependiendo del tiempo de establecer y clarear para SBK en relación con la información que actualmente se transmite. Enviar Break .Escribir un 1 y después un 0 en el SBK pone en cola un carácter de break en la transmisión de flujo de datos.

Registro de Estados del SCI 1 (SCIS1) Éste registro tiene 8 banderas de estado de sólo lectura.Bandera del registro de datos de transmisor vacío:  TDRE se establece en 1 cuando hay un reset y cuando es transferido el valor del SCID al registro de desplazamiento serial  Para clarear el TDRE. 7: TDRE .v. se lee el SCIS1 con TDRE= 1 y después se escribe en el registro de datos (SCID) 0 El SCID está lleno 1 El SCID está vacío .

 El TC es clareado automáticamente al leer registro SCIS1 con TC=1 y después realizar una de las siguientes tres cosas: a) Escribir en el registro SCID para transmitir un nuevo dato. o carácter break que se este transmitiendo. preámbulo.6: TC – Bandera de Transmisión completa:  TC se establece en 1 cuando hay un reset y cuando TDRE=1 y no hay datos. b) Poner en cola un preámbulo: cambiando TE de SCIC2 de 0 a 1 c) Poner en cola un carácter de break: escribiendo 1 SBK (send break) in SCIC2 0: transmisor activo 1: transmisor inactivo 5: RDRF – Bandera de registro de datos del receptor lleno: .

 Para clarear el IDLE. Para clarear el RDRF. se lee el SCDI del receptor. 0. Esos tiempos de bit y el tiempo de bit de stop cuentan para el tiempo del carácter lleno de 1’s lógicos necesarios para que el receptor detecte la línea de idle.SCID receptor está lleno 4: IDLE.Una línea de reposo ha sido detectada . Cuando ILT=1. el receptor no comienza a contar el tiempo de la línea de reposo hasta después del bit de stop. el ILT=1 y IDLE=1.Bandera de línea de reposo (idle):  El reposo se establece cuando la línea del receptor se convierte en un 1’s después de un periodo de actividad. se lee SCIS1 con IDLE=1 y después leer el SCID del receptor 0.No detecta una línea de reposo 1. Cuando ILT= 0 (selección de tipo de línea de reposo de SCIC1) el receptor empieza a con los tiempos de reposo después del bit start. cuando esto pasa.SCID receptor está vacío 1.

se lee SCIS1 con OR=1 y después se lee el SCID del receptor.No hay saturación 1. Por lo tanto el nuevo carácter es perdido. 0. el NF se establecerá al mismo tiempo que la bandera RDRF (SCID lleno) .Receptor está saturado (los nuevos datos se perderán) 2: NF . Si las muestras no coinciden dentro de cualquier tiempo del bit de la trama.3: OR – Bandera de saturación del receptor:  El OR es habilitado cuando un carácter serial está listo para ser transferido SCID del receptor pero el carácter recibido previamente no ha sido leído del SCID todavía. • Para clarear NF. leer SCIS1 y después leer el SCID del SCI. 0 –No se detecta ruido 1 – Detección de ruido en el carácter recibido en el SCID .  Para clarear el OR.Bandera de ruido:  La técnica de muestreo avanzada del receptor toma 7 muestras durante el bit de start y 3 muestras en cada bit de dato y en el bit de stop.

Registro de Estados del SCI 2 (SCIS2) Este registro tiene una bandera de estado para sólo lectura.  Para clarear FE. vi. .1: FE – Bandera de error de trama:  FE se establece al mismo tiempo que RDRF cuando el receptor detecta un 0 lógico donde el bit de stop es esperado. leer SCIS1 después leer el SCID 0 – No se detecto ningún error en la trama.

0 – No ocurre un flanco activo en el pin del receptor.  LBKDIF es clareado escribiendo un 1 a éste.7: LBKDIF – Bandera de interrupción de detección de un break LIN  LBKDIF se establece cuando la circuitería del detector de break LIN es habilitado y el carácter de break LIN es detectado. 1 – Ocurre un flanco activo en el pin del receptor. 0 – El carácter del desocupado LIN no ha sido detectado 1 – El carácter del desocupado por LIN ha sido detectado. de subida si RXINV=1 • RXEDGIF es clareado si se escribe “1”en éste. 6: RXEDGIF – Bandera de interrupción por activo en el Pin RxD flanco • RXEDGIF se establece cuando ocurre un flanco activo en el pin RxD (de caída si RXINV=0. .

4: RXINV – Inversión de datos recibidos  Estableciendo este bit se invierte la polaridad de la entrada de datos del receptor. 0 – Los datos recibidos no son invertidos. 1 – Los datos recibidos son invertidos. el bit IDLE no se establece si se detecta un carácter de reposo. 1 – durante el estado de espera del receptor (RWU1=1). 3: RWUID – Detector de activación del receptor por línea de reposo RWUID controla si el carácter de reposo que despierta al receptor establece el bit IDLE (bandera de línea de reposo). 0 – durante el estado de espera del receptor [RWU (control de activación del Rx=1 de SCIC2] . el bit IDLE se establece sobre la detección de un carácter de reposo. .

las banderas de error de trama (FE) y de Registro de datos del receptor lleno (RDRF) no se establecen 0 – el carácter de break detectado para una longitud de tiempo de 10 bits (11 si M=0) 1 – el carácter de break es detectado para una longitud de tiempo de 11 bits (12 si M=1) . Mientras LBKDE es establecido. La detección de un error de trama no es afectado por el estado de ese bit 0 – el carácter break es transmitido con una longitud de 10 bit (11 si M=1) 1 – el carácter break es transmitido con una longitud de 13 bits (14 si M=1) 1: LBKDE – Habilitación del detector de break LIN  El LBKDE es usado para seleccionar la longitud de la detección de un carácter largo de break.2: BRK13 – Generación de longitud de caracteres break:  BRK13 es usado para seleccionar la longitud del carácter de break del transmisor.

0: RAF – Bandera de activación del receptor. Registro de Control 3 del SCI (SCIC3) . • RAF se establece cuando el receptor del SCI detecta el inicio de un bit start válido. 0 – El receptor del SCI en reposo esta en espera de un bit de start 1 – El receptor es activado vii. • RAF es clareado automáticamente cuando el receptor detecta una línea reposo.

el total del valor de los 9 bits son transferidos para el registro de desplazamiento del SCI después que SCID es escrito entonces T8 debería ser escrito antes que SCID sea escrito. Si T8 no necesita ser cambiado por un valor nuevo (tales como cuando éste es usado como generador de marca o espacio de paridad).7: R8 – Noveno bit de datos para el receptor: Cuando se leen los datos de 9 bits. . 6: T8 – Noveno bit de datos para el transmisor Cuando se escribe el noveno dato. se lee R8 antes de leer el SCID porque si se lee el SCID completo automáticamente la bandera es clareada lo cual puede permitir que R8 y SCID puedan ser sobrescritos con un nuevo dato. éste no necesita ser escrito cada vea que SCID sea escrito.

pin TxD es una salida en modo de un solo cable 4: Inversión de datos de transmisor Estableciendo éste bit. Este bit determina la dirección de datos para el pin TxD. invierte al polaridad de la salida de los datos transmitidos. 0 – Los datos transmitidos no se invierten 1 – Los datos transmitidos no se invierten . 0 – pin TxD es una entrada en modo de un solo cable 1 .5: TXDIR – Modo de un solo cable de la dirección del pin TxD Cuando el SCI es configurado para una operación halfduplex de una sola solo (LOOP=RSRC=1).

1 – Solicita una interrupción del hardware cuando OR=1 2: NEIE – Habilitación de interrupción por error de ruido Este bit habilita la bandera de ruido (NF de SCIS1) para generar una solicitud de interrupción del hardware 0 – Deshabilitada interrupción por NF 1 – Solicita una interrupción del hardware cuando NF=1 1: FEIDE – Habilitación de interrupción por error de trama Éste bit habilita la bandera de error de trama (PF) para generar una solicitud de interrupción del hardware.Solicita una interrupción del hardware cuando FE=1 . 0 – La interrupción OR esta deshabilitada.3: ORIE – Habilitación de interrupción por saturación Este bit habilita la bandera de desbordamiento (OR de SCIS1) para generar una solicitud de interrupción de hardware. 0 – Deshabilitadas las interrupciones FE 1 .

0: PEIE . Registro de Datos del SCI (SCID) Este registros esta separado en registros.Habilitación de interrupción por error de paridad Este bit habilita la bandera de error de paridad PF para generar una solicitud de interrupción del hardware. . 0 – Deshabilita interrupción PF 1 – Solicita una interrupción del hardware cuando PF=1 viii. Si se lee devolverá el contenido del buffer de datos del receptor que es de sólo lectura y va a escribir en el buffer de datos del transmisor de sólo escritura.

GENERACIÓN DE VELOCIDAD DE TRANSMISIÓN Como se muestra en la Figura 16-12. . la fuente de reloj para el generador de la tasa de transmisión SCI es el reloj del bus de cambio.

Esa cola es un carácter de reposo que si una de las tramas tiene el carácter lleno de 1s lógicos. El transmisor permanece en estado inactivo hasta que un dato este disponible en el buffer de datos del transmisor. Los programas guardan los datos dentro del buffer de datos del transmisor para escribir en el registro de datos SCID del SCI. . DESCRIPCIÓN DEL FUNCIONAMIENTO DEL TRANSMISOR La salida del transmisor (TxD. El transmisor es habilitado estableciendo el bit TE en SCIC1. La salida del transmisor es invertida estableciendo TxINV=1.La Comunicación SCI requiere el transmisor y el receptor (que normalmente se derivan las tasas de transmisión a partir de fuentes independientes del reloj) para utilizar la misma velocidad en baudios.pin lógico) es por default un 1 lógico (TXINV=0 seguido de reset). La tolerancia permitidos en esta frecuencia de transmisión depende de los detalles de cómo el receptor se sincroniza a la vanguardia de bit de inicio y cómo el muestreo se realiza poco.

el estado de la bandera del registro de datos vacío (TDRE) es establecido indicando que otro carácter pueda ser escrito en el buffer de datos del transmisor (SCID). con TxD en transmisión de más caracteres. el buffer de datos del desplazado fuera del pin transmisión completa y alto. Cuando el registro de desplazamiento del transmisor esta disponible para un nuevo carácter del SCI. el valor espera en el registro de datos del transmisor (SCID) (sincronizado con el reloj de la velocidad de transmisión).En el modo de datos de 8 bits el registro de desplazamiento tiene un bit de start. el transmisor habilita la bandera de entra en modo de reposo. Si un nuevo carácter está esperando en transmisor después de que el bit de stop es TxD. esperado para la . 8 bits de datos y un bit de stop.

La longitud del carácter de salto se ve afectado por los bits BRK13 y M como se muestra a continuación. .

carga el acumulador con 0x1F TAX SCIDH . y por .5128MHz = 50 baud BUSCLK .= Estableciendo la tasa de baudios en los registros de tasa de baudios. 0 0 0 1 1 1 1[SBR12:SBR0]X16 1 (1891x16) 1 1 1 1 1 1 1 1  SCIDH (0x1850) < 0 0 0 (0x1851) 0 1 1 1 0 RE= 1 y RDRF=1 . por error de ruido. Habilitación del receptor y la interrupción del receptor. LDA #0x24 TAX SCIC2 SCIDL  SCIC3 LDA #0x1F .scripción del Funcionamiento del Recept Si RXINV=1 del SCIS2 invertida entrada del receptor es DESCRIPCIÓN 0 0 1 0 0 1 0 0  SCIC2 (0x1853) Tasa de baudios = 1. transfiere el acumulador al registro de la tasa de baudios SCIDH LDA #0xFF TAX SCIDL Habilitación de interrupción por saturación .

ox1857 . . 0 0 0 0se transfiere 0 1 1a una dirección de El 0 carácter de datos memoria:  DATO 1 (0x0A) equ oxoA MOVE DATO_1. los datos se pasan del registro de desplazamiento al SCID del receptor y la bandera del registro de datos lleno se habilita (RDRF=1) 0 0 0 0 0 0 1 1 SCID del receptor DATO_1 Al leer SCIS1 y SCID del receptor se clarea la bandera RDRF. RDRF=1 stop SCID del receptor es igual a: Cuando el receptor detecta el bit de stop. mueve el carácter de datos del SCID del receptor a la dirección de DATO_1 CLEAR 0x1857 RDRF= 0 y RAF=0 Si RDRF ya estaba listo indicando que el SCID (buffer) estaba lleno. entonces la bandera de estado de saturación o desbordamiento (OR de SCIS1) se establece y la nueva trama se pierde. la bandera de activación se 0 1 el1receptor 0 0 habilita 0 0(RAF=1). 0 0 1 star t Carácter de datos RAF= 1 .DESCRIPCIÓN Si el receptor detecta el comienzo de un bit de start válido.

todos sin los caracteres de mensajes receptores automáticamente forzan al RWU entonces a 0 (el receptor importancia.Operación de activación del Receptor La activación del receptor es un mecanismo de hardware que permite a un receptor SCI ignorar los caracteres en un mensaje que esta destinado para diferentes receptores SCI. ellos escriben 1 lógico en el bit de control de activación del receptor (RWU=1 es decir. . esta en operación normal) entonces todos los receptores despiertan a tiempo para ver el primer carácter (es) del siguiente mensaje. Si el mensaje no es destinado para el receptor. Rx SCI Si RWU=1  si RWUD =1 RWU=1 (detector de activación por A línea de reposo) entonces las Rx SCI banderas de estado asociado Tx SCI RWU=1 con el receptor (con excepción B del bit IDLE (bandera de línea Rx SCI RWU=0 de reposo) son inhibidas de C establecerse. se pone en estado de reposo. en espera una condición de despierte) del SCIC2. o el inicio del próximo mensaje. por lo tanto se elimina la sobrecarga de software para el manejo de los Al final de un mensaje.

cualquier condición de reposo establecerá la bandera IDLE (bandera de línea de reposo) y generara una interrupción si esta habilitada. sin tener en cuenta si RWU (el control de activación del receptor) es cero o uno. el bit de reposo cuenta el inicio después del primer bit de start. Cuando ILT=0. la condición de reposo que despierta al receptor no habilita la bandera IDLE. el bit de reposo no cuenta el start hasta después del tiempo de bit de stop .  El RWU (el control de activación de receptor)=0 automáticamente. cuando el receptor detecta un tiempo de carácter lleno de niveles de línea de reposo.  El bit de control M selecciona 8 o 9 bits (10 o 11 tiempos. Cuando ILT=1.Hay dos métodos para despertar al receptor:  Por línea de idle (reposo)  Por marca de dirección Activación por línea de reposo (idle) Si WAKE (selección del método de activación del receptor) =0 entonces:  el receptor se configura la activación del receptor por una línea de reposo. Cuando RWUID=1. El bit de control del tipo de la línea de reposo (ILT) selecciona uno de las dos formas para detectar una línea de reposo. por el bit de start y el stop) Si RWU=1 y RWUID (detector de activación por línea de reposo) =0.

RWU (Control de activación del Rx)=0 automáticamente. La activación del receptor es configurada por marca de dirección. clarea el bit RWU (el control de despierte del receptor) antes que el bit de stop es recibido y habilita la bandera RDRF (Bandera de SCID lleno).  El 1 lógico en el MSB de una trama de dirección. Rx es activado) cuando el receptor detecta un 1 lógico en bit más significativo de un carácter recibido (octavo bit si M=0 y noveno bit si M=1) 0 start X LSB X X X X X Carácter de datos si M=0 X 1 MS B 1 stop La activación por marca de dirección permite mensajes que contenga caracteres de reposo (idle) pero requiere que el MSB se reserve para uso en tramas de direcciones.Activación por marca de dirección Cuando WAKE (selector del método de activación del receptor) =1. (es decir. .

el bit TXDIR en SCIC3 controla la dirección de los datos seriales en el pin TxD.  Cuando TXDIR=0. el pin TxD es una salida manejada por el transmisor. El pin RxD no es usado y vuelve a ser un pin de puerto I/O de propósito general. la salida del transmisor es internamente conectado a la entrada del receptor y el pin RxD no es usado por el SCI. El receptor es internamente conectado a la salida del transmisor y al pin TxD. independiente de las conexiones externas del sistema. el pin TxD es una entrada para el receptor del SCI y el transmisor es temporalmente desconectado del pin TxD por lo que un dispositivo externo puede enviar datos seriales para el receptor. para ayudar a aislar de problemas al sistema. En este modo. En modo de una sola conexión.  modo de una sola conexión (RSRC=1).  Cuando TXDIR=1. la conexión de bucle interno del transmisor para el receptor causa que el receptor reciba caracteres que se envían por el transmisor . El modo de una sola conexión es usado para implementar una conexión serial half-dupplex. por lo que vuelve como un pin de I/O del puerto de propósito general.Modo de lazo y de una sola conexión Si LOOP=1  el bit RSRC (Selección de fuente del receptor) escoge entre :  el modo de lazo (RSRC=0) : es algunas veces usado para verificar el software. En este modo.

Vectores de Interrupción .

Aplicaciones Modem  Instrumentación: adquisición de señales .

 Industria Automotriz Control de dispositivos .

Domótica .