You are on page 1of 17

Przetworniki analogowo-cyfrowe A/C

Przetwarzanie napicia w liczb moe si odbywa rnymi metodami, ktre mona podzieli na
dwie zasadnicze grupy:
l) metod bezporedni
2) metod kompensacyjn.
W metodzie bezporedniej zakres pomiarowy jest podzielony na kilka poziomw. Detekcj kadego
poziomu przeprowadza oddzielny komparator analogowy. Wynik przetwarzania jest rwny
najwyszemu przekroczonemu przez sygna mierzony poziomowi. Szybko przetwarzania
bezporedniego jest najwiksza z moliwych do uzyskania, poniewa zaley tylko od szybkoci
przeczania komparatorw. Jednake dokadno przetwornikw bezporednich nie jest
najwiksza, poniewa zaley ona bezporednio od liczby poziomw, na ktre zosta podzielony
zakres umiarowy.
Znacznie dokadniejsze, lecz wolniejsze w dziaaniu, s przetworniki dziaajce na zasadzie
kompensacyjnej. Przetworniki kompensacyjne s obecnie powszechnie stosowane. Przedstawimy
trzy rodzaje przetwornikw kompensacyjnych A/C:
1. Przetwornik dziaajcy na zasadzie porwnywania napicia mierzonego z wzorcowym napiciem
narastajcym liniowo, zwanym dalej przetwornikiem prbkujcym analogowo.
2. Przetwornik podwjnie cakujcy.
3. Przetwornik z prbkowaniem bitowym (wagowym).

Przetwornik z prbkowaniem analogowym (rysunek powyej) dziaa na zasadzie zliczania impulsw


o czstotliwoci wzorcowej/przepuszczanych przez bramk 2 w czasie tm proporcjonalnym do.
wartoci napicia mierzonego Um. Impuls b otwierajcy bramk jest generowany przez ukad
porwnujcy 1, ktry porwnuje napicie mierzone Um z napiciem pioksztatnym p o duej
liniowoci startujcym w okrelonych chwilach.
Sygna pioksztatny p jest wyzwalany impulsami startowymi w dziaajcymi na wejcie generatora
4. Ukad sterujcy 7 zeruje licznik i okrela chwil startu piy p (rysunek niej).
Do licznika docieraj serie impulsw b1, o wielkiej czstotliwoci f, ktrych liczba zaley od
szerokoci serii, a wic od czasu tm trwania impulsu otwierajcego bramk. Generator impulsw
wielkiej czstotliwoci powinien mie stabilizowan czstotliwo, poniewa od staoci tej
czstotliwoci zaley dokadno przetwarzania analogowego.
Po zakoczeniu zliczania impulsw b, liczba lm, bdca wynikiem przetwarzania jest
proporcjonalna do wartoci napicia Um w chwili zrwnania si tego napicia z napiciem
pioksztatnym p. Z tego wynika, e przetwarzanie cyfrowe trwa okrelony czas, a wic przetwornik
A/C kwantuje sygna nie tylko w poziomie, ale i w czasie.
Prbkowanie sygnau Um napiciem pioksztatnym moe by powtarzane co pewien okres Ti
nazywamy okresem prbkowania. Chwile prbkowania i przebieg jego wykonania s nadzorowane
przez ukad sterujcy 7. Ukad sterujcy okrela bieg czasu na podstawie sygnau zegarowego c.
Sygna c jest otrzymywany przez dzielenie czstotliwoci drga dokadnego generatora w.cz.
Dzielenie czstotliwoci w ukadach cyfrowych odbywa si za pomoc licznikw szeregowych.
Licznik jednobitowy dzieli czstotliwo impulsw wejciowych przez dwa, dwubitowy - przez cztery,

Zasad przetwarzania wartoci napicia staego na liczb lm przedstawiono na rysunku:

Sygna prbkujcy p startuje w chwili wystpienia impulsu wyzwalajcego kolejny pomiar cyfrowy.
Kt nachylenia a jest stay i nie zaley od czynnikw zakcajcych.
Jednoczenie ze startem "piy" ukad porwnujcy jest przerzucany w pooenie wyczekujce pojawia si jedynka na wyjciu b. W chwili zrwnania si napicia pioksztatnego p z napiciem
mierzonym Um ukad Porwnujcy 7 powraca do stanu zerowego koczc generacj impulsu
bramkujcego.
Zalet opisanego przetwornika z prbkowaniem analogowym jest prostota budowy i dziaania.
Wadami tego przetwornika A/C s: dua czuo na zakcenia w postaci ttnie napicia
przetwarzanego Um i dugi czas przetwarzania sygnau analogowego na liczb. Pierwszej z tych
wad nie ma pozbawiony przetwornik dziaajcy na zasadzie tzw. podwjnego cakowania.
Zasad budowy i dziaania przetwornika A/C z podwjnym cakowaniem pokazano na kolejnym
rysunku:

Ukad sterujcy 4 pobudzony impulsem startowym w chwili t1 ustawia przecznik tranzystorowy PT


w pooenie grne na cile okrelony czas Tn W tym stanie ukadu, na skutek cakowania
przetwarzanego napicia Um, .sygna c narasta z szybkoci proporcjonaln do wartoci napicia
mierzonego. W chwili t2=t1+Tn ukad sterujcy przestawia przecznik w dolne pooenie
doczajc do integratora rdo napicia wzorcowego Uw o znaku przeciwnym do znaku napicia
Um. Wobec tego napicie c zacznie si zmniejsza z prdkoci proporcjonaln do wartoci
napicia wzorcowego. Z uwagi na to i Uw = const, prdko opadania napicia c jest rwnie
staa. W chwili t3 napicie wyjciowe ukadu cakujcego osignie warto rwn zeru co
spowoduje zmian sygnau wyjciowego detektora 2 stopujc ukad sterujcy, ktry ustawia
przecznik PT w pozycj rodkow. W tej pozycji przecznika PT, napicie wyjciowe ukadu
cakujcego nie zmienia si - pozostaje rwne zeru, poniewa napicie wejciowe integratora jest
rwne zeru.
Na wyjciu b ukadu sterujcego otrzymujemy impuls prostoktny o czasie trwania Tw = t3-t2
proporcjonalnym do amplitudy A impulsu pioksztatnego na wyjciu integratora. Po przetworzeniu
czasu Tw w seri impulsowa otrzymujemy liczb lm. Liczba ta jest proporcjonalna do wartoci
redniej (a nie chwilowej) napicia mierzonego Um(t) za okres Tn od chwili t1 do chwili t2. Wynik
pomiaru jest tym mniej wraliwy na zakcenia w postaci szumw lub ttnie, im duszy jest okres
uredniania Tn. Przy Tn = 40...60 ms uzyskuje si tumienie zakce o czstotliwoci 50 Hz w
granicach 120...160 dB.

Przetwornik ten dziaa cyklicznie. Cykl przetwarzania takiego typu przetwornika n-bitowego ma
dugo (n+l) taktw. Ukad sterujcy ustawia kolejno wartoci poszczeglnych bitw rejestru
poczwszy od najwicej znaczcego bitu D7, a skoczywszy na najmniej znaczcym bicie D0.
Start nastpuje po odebraniu sygnau rozpoczcia przetwarzania STCO. W pierwszym kroku po
wystartowaniu rejestr jest ustawiany tak, e D7 = l, a pozostae bity s wyzerowane. Sowo
wyjciowe {D7D6, ...D0) jest przetwarzane na napicie 0, przez szybki przetwornik cyfrowoanalogowy C/A, ktrego budow i zasad dziaania przedstawimy w rozdz. 17. Napicie Uc, bdce
odwzorowaniem sowa wyjciowego jest porwnywane (w kadym takcie) z napiciem
przetwarzanym za pomoc komparatora analogowego. W kadym kroku najpierw dany bit jest
ustawiany na warto l, a nastpnie w ptli sprzenia zwrotnego jest sprawdzane, czy ta warto
jest prawidowa. Jeeli jest prawidowa, co ma miejsce w przypadku kiedy uc<um, to jedynka na
miejscu prbkowanym pozostaje, jeli nie - to przy przechodzeniu do nastpnego bitu warto
danego bitu jest ustawiana ostatecznie na 0.

Na rysunku powyej wida, e wysoki stan komparatora k wystpuje przy nieprawidowej wartoci
ustawianego bitu. Stan ten jest sygnaem dla ukadu sterujcego, e przed przejciem do
nastpnego mniej znaczcego bitu, naley aktualny bit wyzerowa.
Po ustawieniu najmniej znaczcego bitu cae sowo wyjciowe jest skompletowane i odpowiada
wartoci przetwarzanego napicia Um z niedokadnoci rwn Um/2n, przy czym UM oznacza
zakres napiciowy n-bitowego przetwornika C/A. Przy n = 8, jak dla przetwornika pokazanego
powyej, niedokadno tak zdefiniowana wynosi 0,4%.

Nowa rodzina szybkich, poczwrnych przetwornikw A/C


Analog Devices rozpoczyna produkcj nowej serii szybkich, czterokanaowych przetwornikw
A/C przeznaczonych do zastosowa w systemach o duej gstoci upakowania,
wymagajcych przetwarzania wielokanaowego. Przykadem mog tu by stacje bazowe
komunikacji bezprzewodowej lub urzdzenia medyczne, wymagajce niekiedy nawet 100
szybkich przetwornikw A/C w jednym systemie. Przetworniki rodziny AD92x9 wykorzystuj
niskonapiciowy rnicowy interfejs LVDS ograniczajcy liczb wyprowadze i wymiary
obudowy oraz przede wszystkim ograniczajcy pobr mocy, zwikszajcy szybko transmisji
i ograniczajcy wraliwo na zewntrzne zakcenia.
Obecnie w ramach serii AD92x9 s dostpne dwa poczwrne przetworniki A/C: 12-bitowy
AD9229 o szybkoci prbkowania 50/65MSPS i 8-bitowy AD9289 o szybkoci prbkowania
65MSPS. Oba cechuj si znakomitymi parametrami dynamicznymi (w szczeglnoci SNR i
SFDR), najlepszymi wrd innych ukadw tej klasy.
AD9229 oferuje stosunek sygnau do szumu rwny 70dB, zakres dynamiczny 85dBc,
nieliniowo rnicow 0,3LSB i nieliniowo cakow 0,6LSB. Pracuje z napiciem
zasilania 3,0V i pobiera mniej ni 220mW mocy na kana. W przypadku AD9289 parametry te
przedstawiaj si nastpujco: SNR 47dB, SFDR 60dBc, DNL 0,25LSB, INL 0,5LSB,
napicie zasilania 3,0V, pobr mocy <68mW na kana. Istotn cech obu ukadw jest bardzo
precyzyjne dopasowanie parametrw wewntrznych przetwornikw i praktycznie zerowy
poziom przesuchw midzykanaowych.
AD9289 jest wytwarzany w 64-wyprowadzeniowej obudowie BGA, natomiast AD9229 w 48-

Pierwszy przetwornik z sukcesywn aproksymacj o szybkoci prbkowania 4MS/s


ADS7881 to pierwszy na rynku przetwornik A/C z sukcesywn aproksymacj (SAR) o
szybkoci prbkowania 4MS/s. Jest to przetwornik 12-bitowy o poborze mocy zaledwie 95mW,
przeznaczony do zastosowa w sieciach optycznych, elektronice medycznej, szybkich
systemach akwizycji danych, analizatorach widma i w telekomunikacji.
Przetworniki z sukcesywn aproksymacj (SAR), w odrnieniu od przetwornikw typu deltasigma i przetwornikw z przetwarzaniem potokowym (pipelining), nie wykazuj opnie,
dziki czemu nadaj si idealnie do aplikacji multipleksowanych i sterujcych z ptl serwo.
Ponadto parametry staoprdowe, w tym zwaszcza napicie niezrwnowaenia i dryft
temperaturowy, s zdecydowanie lepsze ni w innych szybkich przetwornikach A/C.
Waniejsze parametry ADS7881:
12-bitowa rozdzielczo bez gubienia kodw,
liniowo 1LSB,
offset 1,5mV,
znieksztacenia harmoniczne 91dB,
stosunek sygnau do szumu 71,5dB,
maksymalna czstotliwo sygnau wejciowego 1,8MHz,
wejcie pseudornicowe o zakresie 0...2,5V,
pobr mocy w trybie power-down 10 W.
ADS7881 jest wytwarzany w 48-wyprowadzeniowej obudowie TQFP. Cena hurtowa wynosi
7,00 USD przy zamwieniach 1000 sztuk (USA). S dostpne moduy ewaluacyjne.

Superszybki 10-bitowy przetwornik A/C do systemw radarowych


Firma Atmel wprowadzia do sprzeday now wersj superszybkiego przetwornika A/C przeznaczonego do
pracy w systemach radarowych, szerokopasmowych odbiornikach satelitarnych, fizyce wysokich energii,
urzdzeniach ATE i systemach akwizycji danych. TS83102G0B to najszybszy obecnie na rynku 10-bitowy
przetwornik A/C o pamie analogowym 3,3GHz i maksymalnej szybkoci prbkowania 2GS/s. Wykazuje
znakomite parametry dynamiczne i bardzo may, jak na t klas ukadw, pobr mocy, rwny 4,6W. Moe
pracowa z wejciowym sygnaem rnicowym (100 ) lub asymetrycznym (50 ). Podobnie, sygna wyjciowy
moe by wyprowadzany w trybie rnicowym lub asymetrycznym w formacie LVDS lub ECL.
Waniejsze parametry:
rozdzielczo: 10 bitw,
maksymalna szybko prbkowania: 2GS/s,
pasmo analogowe: 3,3GHz (3dB),
nierwnomierno wzmocnienia: 0,2dB (DC...1,5GHz),
VSWR: maks. 1,2 (DC...2,5GHz, po zamontowaniu),
odchyka od liniowej fazy: 0,2 (750MHz...1,5GHz),
SFDR:
-59dBc (ENOB=7,6, fS=1,4GS/s, fIN=700MHz),
- 53dBc (ENOB=7,1, fS=1,4GS/s, fIN=1950MHz),
- 54dBc (ENOB=6,5, fS=2,0GS/s, fIN=2000MHz),
IP3: 65dB (1,4GS/s, 500...1500MHz),
bitowa stopa bdw: 1012 (2GS/s),
dopuszczalna dawka promieniowania: >100Krad (Si),
napicie zasilania: 5V,
pobr mocy: 4,6W.
TS83102G0B jest wytwarzany w ceramicznej, hermetycznej obudowie CBGA-152 o powierzchni 21mm x
21mm i rozstawie wyprowadze 1,27mm. Obecnie s dostpne wersje na komercyjny i przemysowy zakres

Szybkie przetworniki A/C do systemw transmisji danych


Oferta National Semiconductors wzbogacia si o trzy szybkie przetworniki A/C, przeznaczone
do wykorzystania w systemach transmisji danych: stacjach bazowych GSM, modemach
bezprzewodowych, dekoderach i urzdzeniach ultrasonograficznych. S to ukady wykonane w
technologii CMOS, odznaczajce si szerokim zakresem dynamicznym, dobrymi
waciwociami szumowymi i maym poborem prdu.
ADC10D020 to podwjny przetwornik A/C o rozdzielczoci 10 bitw, maksymalnej szybkoci
prbkowania 20MS/s i poborze mocy typ. 150mW ze rda 3,0V (1mW w trybie power-down i
27mW w trybie standby). Izolacja midzykanaowa wynosi 80dB, a bd offsetu dziki
zaimplementowaniu wewntrznego bloku korekcyjnego nie przekracza 1LSB. Dane mog by
wyprowadzane w trybie multipleksowanym bd rwnolegym, w formacie binarnym lub z
uzupenieniem do 2. Ukad jest polecany zwaszcza do urzdze pracujcych z demodulacj
skadowych I/Q.
ADC12L063 to pojedynczy przetwornik A/C o rozdzielczoci 12 bitw i maksymalnej szybkoci
prbkowania 62MS/s. Wykorzystuje architektur rnicow z przetwarzaniem potokowym
(pipelining). Pobr mocy przy zasilaniu 3,3V i maksymalnej szybkoci pracy wynosi zaledwie
354mW. Ukad jest przeznaczony do obwodw prbkowania IF (do 150MHz) w stacjach
bazowych. Oferuje parametry dynamiczne zblione do przetwornikw BiCMOS przy dwukrotnie

1.1. Architektury i parametry wspczesnych przetwornikw A/C


1.1.1.
Parametry statyczne i dynamiczne przetwornika A/C
1.1.2.
Przetwornik z rejestrem sukcesywnej aproksymacji
1.1.3.
Przetworniki z przetwarzaniem potokowym
1.1.4.
Przetwornik z bezporednim porwnaniem rwnolegym
1.1.5.
Przetwornik z bezporednim porwnaniem szeregowym
1.1.6.
Przetwornik z bezporednim porwnaniem szeregowo-rwnolegym
1.1.7.
Przetwornik z redystrybucj adunku
1.1.8.
Przetwornik