Professional Documents
Culture Documents
de un Mdulo de Transmisin
Adaptativa para mejorar la eficiencia
de un Sistema OFDM
INFORME DE PROYECTO DE
GRADUACIN
Dirigido por:
Rebeca Estrada Pico
Presentado por:
Mara Isabel Mera
Collantes
RESUMEN
Este proyecto consiste en el estudio y desarrollo de un
mdulo de transmisin adaptativa para un sistema
OFDM (Orthogonal Frequency Division Multiplexing
Multiplexacin Ortogonal por Divisin de Frecuencia)
inalmbrico fijo de 2.4 GHz como base de una solucin
para una demanda insatisfecha de sistemas con lnea
de vista.
DESVENTAJAS
desempeo reducido por longitud de intervalo de guarda
inadecuado
sensibilidad causada por el efecto Doppler
sensibilidad a problemas de sincronizacin por frecuencia
ineficiente consumo de potencia
CONCEPTOS GENERALES -
OFDM
Multiplexacin Ortogonal por Divisin de
Frecuencia
5 Subportadoras
Frecuencia
CONCEPTOS GENERALES -
Transmisin Adaptativa
Es el ajuste de los parmetros de transmisin
dependiendo de la percepcin de las
condiciones del canal por el cual se
transmitir
Respuesta del sistema a los cambios de las
condiciones
Modulacin
BPSKadaptativa
64QAM
QPSK 256QA
16QAM M
FEC adaptativo
CONCEPTOS GENERALES -
Transmisin Adaptativa
CONCEPTOS GENERALES -
Transmisin Adaptativa
Intervalo
de 1era
Tiempo1 Estimacin
del Canal
1era
Sealizacin
Intervalo
de Canal
de 2da
Tiempo2 Estimacin
del Canal
CONCEPTOS GENERALES -
Estndar IEEE 802.16
Especificaciones de la capa fsica WirelessMAN-
OFDM
Subportadoras de datos, pilotos, nulas
Prefijo Cclico
Aleatorizacin, FEC, y entrelazado.
Modulacin: B-PSK, Q-PSK, 16-QAM, 64-
QAM (opcional) con ordenamiento Gray.
Pilotos Modo de
Recibidos
Selector Transmisin
Normalizacin Correlacin
de Modo
Estimador
DISEO DE MODULO DE
TRANSMISIN ADAPTIVA - Seleccin
Modulacin
de Tipo y FEC Adaptativo
de Modulacin
DISEO DE MODULO DE
TRANSMISIN ADAPTIVA -
Plataforma de
Hardware evaluacin Utilizado
y Software Virtex 4 ML401
FPGA Virtex-4 LX25
Simulink de Matlab
System Generator y AccelDSP de XILINX
DISEO BASADO EN MODELO
Proceso de diseo
jerrquico: el nivel
conceptual se define y
luego detalles
particulares se
agregan
Funciona de manera
interactiva (mediante
simulaciones parciales
durante el proceso)
Mejora el tiempo de
desarrollo y disminuye
el costo
DISEO BASADO EN MODELO -
Diseo del Mdulo de Estimacin
de
SeRuido
utilizaron bloques bsicos de suma,
multiplicacin, retraso, muestreo, y acumulador.
Adicionalmente se utiliz un bloque que
resuelve una raz cuadrada mediante el mtodo
Cordic y se implement un componente de
divisin mediante el uso de AccelDSP
1. normalizar la seal
2. correlacin (conjugacin compleja en vez de
convolucin porque la ultima consume recursos
innecesarios para el caso)
DISEO BASADO EN MODELO -
Diseo del Mdulo de Estimacin
de Ruido
CORRELACIN () representa la
proporcin de la seal original que se
encuentra en la seal recibida
= cantidad de seal (datos) originales
representados en la seal recibida
1- = cantidad de seal (datos) que no
tienen ninguna relacin entre si, por lo que
puede ser considerada ruido presente en la
seal recibida
SNR = Seal / Ruido = / (1- )
SNRdB = 10 log10 ( / (1- ))
DISEO BASADO EN MODELO -
Diseo del Mdulo de Seleccin de
Tipo de Modulacin Bloques
DISEO BASADO EN MODELO -
Generacin Automtica de
Para generar el hardware automticamente se utiliz
Hardware
el bloque de System Generator. Este bloque permite
la especificacin del hardware y de otras
particularidades necesarias para generar el cdigo
VHDL del diseo. Al finalizar el proceso de
generacin se crea un bloque equivalente al sistema
diseado representativo del FPGA en dnde Determinacin
correr de
factor de correlacin
la simulacin. de la seal recibida
utilizando bloques de
System Generator.
DISEO BASADO EN MODELO
Co-Simulacin de Hardware
Co-simulacin de hardware hace posible la
incorporacin de un diseo que se est
ejecutando en un FPGA directamente a la
simulacin de Simulink.
SNR (dB)