Electrónica de Comunicaciones

CONTENIDO RESUMIDO:
1- Introducción
2- Osciladores
3- Mezcladores.
4- Lazos enganchados en fase (PLL).
5- Amplificadores de pequeña señal para RF.
6- Filtros pasa-banda basados en resonadores piezoeléctricos.
7- Amplificadores de potencia para RF.
8- Demoduladores de amplitud (AM, DSB, SSB y ASK).
9- Demoduladores de ángulo (FM, FSK y PM).
10- Moduladores de amplitud (AM, DSB, SSB y ASK).
11- Moduladores de ángulo (PM, FM, FSK y PSK).
12- Tipos y estructuras de receptores de RF.
13- Tipos y estructuras de transmisores de RF.
14- Transceptores para radiocomunicaciones
ATE-UO EC 00
 4. Lazos enganchados por fase, Phase Locked
Loops (PLLs)
Conceptos previos:
• Función de transferencia de sistemas realimentados.
• Fases y frecuencias.

Función de transferencia en lazo cerrado

xs(s) G(s)
xe(s) xer(s) G(s) xs(s) =
xe(s) 1 + G(s)·H(s)
Entrada - Planta Salida

xr(s) H(s) xe y xs pueden ser magnitudes

Red de de distinto tipo
realimentación

ATE-UO EC PLL01
 Casos particulares con realimentación negativa 1 +
G(s)·H(s)  > 1
xe(s) xer(s) G(s) xs(s)
Alta ganancia de lazo ⇒
Entrada - Planta Salida
G(s)·H(s) >> 1 ⇒
xr(s) H(s) xs(s)/xe(s) = 1/H(s)
xs(s) G(s) Red de
= realimentación
xe(s) 1 + G(s)·H(s) La red de realimentación determina
la función de transferencia

xe(s) xer(s) G(s) xs(s)

- Planta Con H(s)=1 y G(s) >> 1 ⇒

xr(s) = xs(s)
xs(s)/xe(s) = 1 ⇒ xs(s) = xe(s)

¡Ojo!: xs(s) y xe(s) no tienen por qué ser tensiones o

corrientes; podrían ser, por ejemplo fases.
ATE-UO EC PLL02
 Fases y frecuencias (I)

Señal de banda estrecha: v1(t) = a(t)·cos(Φ (t))

v1(t)

Con amplitud constante: v1(t) = A·cos(Φ (t))

v1(t)

Φ (t) es la fase absoluta

ATE-UO EC PLL03
v1(t)
Fases y frecuencias (II)

v1(t) = A·cos(Φ (t))

t
Φ (t) = ω ct + φ r(t)
Φ (t)
φ r(t1) • ω c es una frecuencia
constante cualquiera
ω ct1 • φ r(t) es la fase relativa a
la elección de ω c
t
t1 Ahora buscamos una ω c a la
que φ r(t) esté acotada:
Φ (t)
φ 0(t1) Φ (t) = ω ct + φ r(t) =
φ r(t1
) = ω 0t + φ 0(t)
ω 0t 1 Así obtenemos ω 0 y φ 0(t).
ω ct1
t ω 0 es la frecuencia media
t1 ATE-UO EC PLL04
 Fases y frecuencias (III)
Resumen:
Φ (t) = ω ct + φ r(t) = ω 0t + φ 0(t)
(ω 0 es la frecuencia media si φ 0(t) está acotada)

Otra forma de expresar la fase relativa:

φ r(t) = (ω 0- ω c)·t + φ 0(t) = ∆ ω ·t + φ 0(t)

Frecuencia instantánea y frecuencia relativa:

d(Φ (t))/dt = ω (t) = ω c + d(φ r(t))/dt = ω c + ω r(t)
ω (t) es la frecuencia instantánea, ω c es una frecuencia
cualquiera, y ω r(t) es la frecuencia relativa a ω c.
¡Ojo!: todas ellas son frecuencias angulares (en rad/s). Para
pasar a frecuencias “en Hercios” hay que dividir por 2π .

ATE-UO EC PLL05
 Estructura básica de un PLL (I)

ve = Vesen(Φ e) vosc = Vosc sen(Φ osc )

ve
vosc
Entrada V = k(∆ Φ )
Salida

Detector de fases:
entrega una tensión
Filtro pasa-bajos: Oscilador
Necesario para filtrar
proporcional a la controlado por
la salida del detector
diferencia de fases tensión (VCO):
de fases
la frecuencia de la
señal de salida
depende de una
tensión de control

ATE-UO EC PLL06
 Estructura básica de un PLL (II)
ve = Vesen(Φ e)
vosc = Vosc sen(Φ osc )
ve
vosc
Entrada V = k(∆ Φ )
Salida

Muy importante: como lo que se comparan son las fases de las

señales de salida y entrada y como la ganancia de la red de
realimentación es 1, el sistema tenderá a anular la diferencia de fases
entre estas señales. Los niveles de tensión de ambas no serán
similares.

vosc En fase

ve

∆Φ ATE-UO EC PLL07
 Diagrama de bloques de un PLL (I)
Estudiamos los PLLs aplicando la teoría de sistemas.
Vesen(Φ e)
Vosc sen(Φ osc )
Φ)
V = k(∆

Detector de fases:

Φe Filtro Φ osc
Conv.
Φ /V pasa- VCO
- bajos
Φ osc

Hay que localizar un punto de equilibrio para linealizar el

funcionamiento del sistema. La clave está en el VCO.
ATE-UO EC PLL08
 Diagrama de bloques de un PLL (II)
VCO controlado por una tensión vc que puede tomar valores
positivos y negativos.
+
G D
RG S CS
Ojo: en este L2 C3
caso KV > 0 RC2 +
LCH vosc
C1
C21 -
+ RC1 R1
vc C22
-
fosc = fosc0 + KV·vc (linealizando el
comportamiento del varicap)

Por tanto: ω osc =ω osc0 + 2π ·KV·vc

ATE-UO EC PLL09
 Diagrama de bloques de un PLL (III)
t
Como: ω osc =ω osc0 + 2π ·KV·vc ⇒ Φ osc = ω osc0
0 ∫
·t + 2π ·KV· vc·dt

Ahora referimos la fase absoluta Φ osc a la frecuencia ω osc0 :

Φ osc = ω osc0 ·t + φ osc (vc)
t
Siendo φ osc
0 ∫
(vc) = 2π ·KV· vc·dt la fase relativa

Hacemos lo mismo (referir a la frecuencia ω osc0 ) la fase absoluta Φ e:

Φe=ω osc0 ·t + φ e

Diagrama de bloques relativo a ω osc0

φ e- φ osc
φ e
v∆ Filtro vc φ osc
Conv.
Φ
pasa- VCO
- /V Φ bajos

ATE-UO EC PLL10
 Diagrama de bloques de un PLL (IV)
Ecuaciones: φ v∆Φ vc φ
t
e Filtro osc
Conv.
pasa- VCO

∫
- Φ/V
bajos

VCO: φ (vc) = 2π ·KV· vc·dt

osc
0
Filtro pasa-bajos vc = F(v∆Φ )

Convertidor Φ /V: v∆Φ = K∆Φ ·(Φ e – Φ osc ) = K∆Φ ·(φ e –φ osc )

Tomamos transformadas de Laplace y calculamos las funciones de

transferencia:
VCO: φ osc (s)/vc(s) = 2π ·KV/s
Filtro pasa-bajos vc(s)/v∆Φ (s) = F(s)
Convertidor Φ /V: v∆Φ (s)/∆ φ (s) =
K∆Φ
Restador de fases: ∆ φ (s) = φ e(s) – φ osc (s)
ATE-UO EC PLL11
 Diagrama de bloques de un PLL (V)

φ e(s) ∆ φ (s) v∆Φ (s) vc(s) φ osc (s)

K∆Φ F(s) 2π ·KV/s
-
Conv. Φ /V Filtro pasa-bajos VCO

Funciones de transferencia (I)

2π ·KV·K∆Φ ·F(s)/ 2π ·KV·K∆Φ ·F(
Tφ o- φ e(s) = φ osc (s)/φ e(s) = = s)
1s + s+
2π ·KV·K∆Φ ·F(s)/s 2π
s ·KV·K∆Φ ·F(s)
T∆φ -φ e (s) = ∆ φ (s)/φ e(s) = 1- Tφ o- φ e(s) =
s+
2π ·KV·K∆Φ ·F(s)
Tφ o- ∆φ (s) = φ osc (s)/∆ φ (s) =
2π ·KV·K∆Φ ·F(s)/s
ATE-UO EC PLL12
 Funciones de transferencia (II)

φ e(s) ∆ φ (s) φ osc (s) Tφ o- ∆φ (s) =

Tφ o- ∆φ (s) 2π ·KV·K∆Φ ·F(s)/s
- Tφ o-
Tφ o- φ e(s) = (s)
1 ∆φ+ Tφ o-
∆φ (s)

vc(s) φ e(s) vc(s)

φ e(s) φ osc (s) -
K∆
Φ·F(s)

K∆Φ F(s) 2π·KV/s

-
VCO
2π
·KV/s
VCO

K∆Φ ·F(s) K∆Φ ·s·F(s)

Tvc- φ e(s) = vc(s)/φ e(s) = =
1+ s+
2π ·KV·K∆Φ ·F(s)/s 2π ·KV·K∆Φ ·F(s)
ATE-UO EC PLL13
 Funciones de transferencia (III)

φ e(s) ∆ φ (s) φ osc (s)

Tφ o- ∆φ (s)
- s
T∆φ -φ e (s)
s+
=
2π ·KV·K∆Φ ·F(s)
Condición para que φ (s) siga a un escalón de φ e(s) en régimen
osc
permanente: que ∆ φ (s) se anule en régimen permanente
Escalón en φ e (s): φ e(s) = φ e1 /s
Entonces: ∆φ (s) = T∆φ -φ e (s)·φ e(s) = T∆φ -φ e (s)·
φ e1 /s ⇒ φ e
∆ φ (s) =
s1+
2π ·KV·K∆Φ ·F(s)
Teorema del Valor Final:
φ e1 ·
lim ∆ φ (t) = lim s·∆ φ (s) =
t →∞ s →0 ss+
ATE-UO EC PLL14
 Funciones de transferencia (IV)
φe(s) ∆φ(s) φosc(s) φ e1 ·
Tφo-∆φ(s) lim s·∆ φ (s) =
- s →0 ss+
2π ·KV·K∆Φ ·F(s)

Para que lim ∆ φ (t) → 0 ⇒ F(s) ≠ s ·F’(s)

t →∞

Es decir, F(s) no puede tener un cero en cero.

Por ejemplo: F(s) = 1/(1+ R·C·s) vale como filtro.

R F(s)

Entrada C Salida

ATE-UO EC PLL15
 Funciones de transferencia (V)
R F(s)
Tφ o- φ e(s)
C
φ osc (s)
Entrada Salida
φ e(s)
Tφ o- ∆φ (s)
- 2π ·KV·K∆Φ ·F(
Tφ o- φ e(s) =
ss)+
2π ·KV·K∆Φ ·F(s)

Ejemplo: Kv = 105 Hz/V R·C = 10-6 /π s K∆Φ = 1-100 V/rad

20
K∆Φ = 100  F(ω j)
0
φ e(ω j)
 Tφ o-

Diagrama -20
de Bode -40 K∆Φ = 1 10

-60
103 104 105 106 107
ATE-UO EC PLL16 f [Hz]
 Funciones de transferencia (VI)

Φe Φ osc Aplicamos los conceptos de frecuencia

PLL instantánea y frecuencia relativa a Φ e y a
Φ osc :
d(Φ e(t))/dt = Ω e(t) = ω osc0 + ω e(t)
φ e(s) φ (s)
PLL osc
d(Φ osc (t))/dt = Ω osc (t) = ω osc0 +ω osc (t)
Tφ o- φ e(s) siendo:
ω e(t) = d(φ e(t))/dt
ω osc (t) = d(φ osc (t))/dt
Tomamos transformadas de Laplace:
ω e(s) = s·φ e(s) ω e(s) ω (s)
PLL osc

ω osc (s) = s·φ osc (s) Tφ o- φ e(s)

Por tanto:
Tφ o- φ e(s) = φ osc (s)/φ e(s) = ω osc (s)/ω e(s)
ATE-UO EC PLL17
 Respuesta temporal ante un escalón en Ω e(t) (I)

Ωe Ω osc
ω ω e1
ω osc
osc
t t
Ω e(t) Ω osc (t) 0
0
Φe PLL Φ osc

t t

ω e(s) ω (s)
PLL osc

Tφ o- φ e(s)

ω e(s) =
ω e1 /s 2π ·KV·K∆Φ ·F(
ω osc (s) = Tφ o- φ e(s)·ω e(s) = s)
s+
·ω e1 /s
2π ·KV·K∆Φ ·F(s)
ATE-UO EC PLL18
 Respuesta temporal ante un escalón en Ω e(t) (II)

ω e(s) ω (s)
PLL osc

Tφ o- φ e(s) 2π ·KV·K∆Φ ·F(

ω osc (s) = s) ·ω e1 /s
s+
Ejemplo anterior: 2π ·KV·K∆Φ ·F(s)
ω osc (t)

K∆Φ = 100

K∆Φ = 10
ω e1

F(t) K∆Φ = 1

0 2 4 6
ATE-UO EC PLL19
t [µ s]
 Respuesta temporal ante un escalón en Ω e(t) (III)
Ωe
Ω e(t) Ω osc (t) Ω osc
ω ω e1 ω
osc
t PLL osc

0
t
0

Resumen de la respuesta ante un escalón en la frecuencia de entrada:

• Con una simple red RC como filtro, la frecuencia de la señal de salida
en régimen permanente es la misma que la de entrada.
• La rapidez en la respuesta y la sobreoscilación depende del producto
KV·K∆Φ .

¿Qué pasa con la fase de la señal de salida del oscilador

ante un escalón en la frecuencia de entrada?
Φ osc
Φe

t
Ωe(t)
PLL
Ωosc(t)
t
?
ATE-UO EC PLL20
 Respuesta temporal ante un escalón en Ω e(t) (IV)

φe(s) ∆φ(s) φosc(s)

Tφo-∆φ(s) Como: ω e(s) = ω e1 /s
-
entonces: φ e(s) = ω e(s)/s = ω e1 /s2

Aplicando el Teorema del Valor Final:

lim ∆ φ (t) = lim s·∆ φ (s) = lim s·T∆φ -φ e (s)·φ e(s) ⇒

t →∞ s →0 s →0
ω e1 ω e1
lim ∆ φ (t) = lim =
t →∞ s →0 s+ 2π ·KV·K∆Φ ·F(0)
2π ·KV·K∆Φ ·F(s)
Luego si queremos que lim ∆ φ (t) = 0, entonces KV·K∆Φ ·F(0) → ∞
t →∞
Es decir, hace falta un elemento con ganancia infinita en continua (por
ejemplo, en el filtro).
ATE-UO EC PLL21
 Conceptos de Orden y de Tipo de un PLL

Tφ o- φ e(s) =
φ osc (s)/φ e(s)
φ e(s) ∆ φ (s) φ osc (s)
Tφ o- ∆φ (s) Tφ o- ∆φ (s) =
- φ osc (s)/∆ φ (s) =
= 2π ·KV·K∆Φ ·F(s)/s
Tφ o-
Tφ o- φ e(s) = (s)
1 ∆φ+ Tφ o-
∆φ (s)

Orden: Número de polos de Tφ (s)

o- φ e

Tipo: Número de polos en s = 0 de Tφ o- ∆φ (s)

ATE-UO EC PLL22
 Ejemplo de la determinación del Orden y de Tipo de un PLL
Ejemplo:
Red RC como filtro: F(s) = 1/(1+ R·C·s)

2π ·KV·K∆Φ ·F( 2π ·KV·K∆Φ

Tφ o- φ e(s) = =
ss)+ R·C·s2 + s + 2π ·KV·K∆Φ
2π ·KV·K∆Φ ·F(s)
Orden 2 (2 polos)
2π ·KV·K∆Φ
Tφ o- ∆φ (s) = 2π ·KV·K∆Φ ·F(s)/s =
s·(1+ R·C·s)

Tipo 1 (1 polo en s = 0)
Como siempre la función de transferencia del integrador
tiene un polo en cero, el Tipo mínimo posible es 1.
ATE-UO EC PLL23
 Relación entre el Orden y de Tipo de un PLL
φe(s) ∆φ(s) φosc(s)
Tφo-∆φ(s)
-
La función Tφ o- ∆φ (s) se puede escribir como:

Tφ o- ∆φ (s) = PN(s)/PD(s) = PN(s)/(sn·P’D(s))

siendo PN(s) y PD(s) los polinomios del numerador y

del denominador y P’D(s) la parte del polinomio del
denominador sin ceros en cero. Por tanto:
Tφ o- PN(s)/(sn·P’D(s)) PN(s)
Tφ o- φ e(s) = (s) = =
1 ∆φ+ Tφ o- 1 +PN(s)/(s ·P’D(s))
n sn·P’D(s) + PN(s)
∆φ (s)
Luego el Orden (número de polos de Tφ o- φ e (s)) ha de ser mayor o
igual que Tipo (número de polos en s = 0 de Tφ o- ∆φ (s), es decir, n.
ATE-UO EC PLL24
 PLL de Orden 1 y de Tipo 1 (I)
Filtro: El filtro es un amplificador de ancho de banda infinito (no es,
por tanto, un filtro) ⇒ F(s) = F1
ve
vosc
V = k(∆Φ) F1

2π ·KV·K∆Φ ·F1 1 Sistema de

Tφ o- φ e(s) = = primer orden
s + 2π ·KV·K∆Φ ·F1 τ ·s
+1
Siendo: τ = 1/(2π ·KV·K∆Φ ·F1)
Escalón en la frecuencia de entrada: ω e(s) = ω e1 /s ⇒
ω osc (s) = ω e1 /(s·(τ ·s +1))
Ωe Ω e(t) Ω osc (t)
ω osc ω e1 PLL
t
ATE-UO EC PLL25 0
 PLL de Orden 1 y de Tipo 1 (II)

Respuesta de la frecuencia relativa del oscilador ante un escalón en la

frecuencia de entrada: ω osc (s) = ω e1 /(s·(τ ·s +1)) ⇒
ω osc (t) = ω e1 (1-e-t/ τ )

ω osc (t)

τ = 1µ s
ω τ = 10µ s
e1

0 20 40 60
t [µ s]
ATE-UO EC PLL26
 PLL de Orden 1 y de Tipo 1 (III)
Diferencia de fases entre las señales de entrada y salida ante escalón en la
frecuencia de entrada:
Como: ω e(s) = ω e1 /s, entonces: φ e(s) = ω e1 /s2

Como: T∆φ -φ e (s) = τ ·s/(τ ·s + 1), entonces: ∆ φ (s) = T∆φ -

φ e (s)·φ e(s) ⇒

∆ φ (s) = τ ·ω e1 /(s·(τ (t)+1)) ⇒ ∆ φ (t) = τ ·ω e1 (1-e-t/ τ )

∆ φ ·s

τ 2·ω e τ 2 = 10µ s

1 τ 1·ω e1 τ 1 = 1µ s

0 20 40 60
ATE-UO EC PLL27 t [µ s]
 PLL de Orden 1 y de Tipo 1 (IV)
Respuesta de la frecuencia relativa del oscilador ante un escalón en la
fase de entrada:
φ e(s) = φ e1 /s ⇒
Φ e(t) Ω osc (t) ω e(s) = s·φ e(s) = φ e1 ⇒
PLL ω osc (s) = φ e1 /(τ ·s +1) ⇒
Φe
ω osc (t) = (φ e1 /τ )·e-t/ τ
t ω osc (t)

τ 1 = 1µ s

φ e1 /
τ 1
φ e1 /τ 2
τ 2 = 10µ s

0 5 7,5 10
ATE-UO EC PLL28 t [µ s]
 PLL de Orden 1 y de Tipo 1 (V)
Diferencia de fases entre las señales de entrada y salida ante escalón en la
fase de entrada:

Como: φ e(s) = φ e1 /s y T∆φ -φ e (s) = τ ·s/(τ ·s + 1),

entonces:

∆ φ (s) = T∆φ (s)·φ e(s) = τ ·φ /(τ ·s +1) ⇒ ∆ φ (t)

∆ φ (t)
-φ e e1

=φ e1 ·e-t/ τ

φ e1
τ = 10µ s
τ = 1µ s
0 20 40 60
t [µ s]
ATE-UO EC PLL29
 PLL de Orden 1 y de Tipo 1 (VI)
Evolución de las señales ante un escalón en la fase de entrada:

Φe ve =Vesen(Φ e)
PLL
t
vosc =Vosc sen(Φ osc )
Escalón en la
fase φ e1 = π /2
vosc

ve

∆φ
La diferencia de fases entre las señales de entrada y salida acaba
anulándose y la frecuencia de ambas señales coincidiendo
ATE-UO EC PLL30
 PLL de Orden 1 y de Tipo 1 (VII)
Evolución de las señales ante un escalón en la frecuencia de entrada:

Ωe ve =Vesen(Φ e)
ω ω PLL
osc
t
e1 vosc =Vosc sen(Φ osc )
0 Escalón en la frecuencia
ω e1 = 0,25 ω osc0

vosc
ve

∆φ ∆ φ (∞)
Es necesario que exista diferencia de fases en régimen permanente para
que cambie la frecuencia de salida de tal forma que la frecuencia de ambas
señales coincidan.
ATE-UO EC PLL31
 PLL de Orden 2 y de Tipo 1 (I)
Filtro F(s) usado:
F(s) R1
F(s) = (1+s/ω Z)/(1+s/ω P)
Entrada Salida
R2
C
F(s) = (1+ R2·C·s)/[1+ (R1 + R2)·C·s]
tiene un polo y un cero, siendo:

ω Z = 1/(R2·C) y ω p = 1/[(R1+R2)·C)]
2π ·KV·K∆Φ ·(1+R2·C·s
Tφ o- ∆φ (s) = 2π ·KV·K∆Φ ·F(s)/s =)
s·[1+(R +R )·C·s]
1 2

ATE-UO EC PLL32 Tipo 1 (1 polo en s = 0)

 PLL de Orden 2 y de Tipo 1 (II)

2π ·KV·K∆Φ ·(1+R2·C·s Tφ o-
Tφ o- ∆φ (s) ) Tφ o- φ e(s) = (s)
s·[1+(R +R )·C·s]
1 2
1 + Tφ o-
∆φ
=
∆φ (s)
2π ·KV·K∆Φ ·(1+R2·C·s)
Tφ o- φ e(s) =
s·[1+(R1+R2)·C·s] + 2π ·KV·K∆Φ ·(1+R2·C·s)

2π ·KV·K∆Φ ·(1+R2·C·s)
Tφ o- φ e(s) =
(R1+R2)·C·s2 + (1+ 2π ·KV·K∆Φ ·R2·C)·s +
2π ·KV·K∆Φ
1+R2·C·s
Tφ o- φ e(s) =
(R1+R2)·C 1+ 2π ·KV·K∆Φ ·R2·C
·s +
2
·s +1
2π ·KV·K∆Φ 2π ·KV·K∆Φ

ATE-UO EC PLL33
Orden 2 (2 polos)
 PLL de Orden 2 y de Tipo 1 (III)
1 + R2·C·s
Tφ o- φ e(s) =
(R1+R2)·C 1+ 2π ·KV·K∆Φ ·R2·C
·s2 + ·s +1
2π ·KV·K∆Φ 2π ·KV·K∆Φ
Reagrupando términos:
1 + s/ω Z
Tφ o- φ e(s) =
s2/(ω p·K) + s·(1+K/ω Z)/K +
1
siendo: ω Z = 1/(R2·C), ω p = 1/[(R1+R2)·C)] y K =
2π ·KV·K∆Φ
Escalón en la frecuencia de entrada: ω e(s) = ω e1 /s ⇒

(1 + s/ω Z)·ω e1
ω osc (s) =
s·(s2/(ω p·K) + s·(1+K/ω Z)/K + 1)
ATE-UO EC PLL34
 PLL de Orden 2 y de Tipo 1 (IV)
Ejemplo:
K = 105-107 Hz/rad ω p = 106π rad/s ω Z = 5·106π
rad/s
ω osc (t)
R1 ω Z = 5·106π rad/s
K = 107 ωZ=∞
Entrada Salida
R2 K = 106
C
ωZ≠ ∞ ω e1

R1
K = 105
Entrada C Salida

0 2 4 6
ωZ=∞ t [µ s]

Con ω Z ≠ ∞ existe más posibilidad de optimizar la respuesta dinámica.

ATE-UO EC PLL35
 PLL de Orden 2 y de Tipo 2 (I)
R2 C
Filtro F(s) usado:
R1
F(s) = - + VCC
ω P·(1+s/ω Z)/s
+ - VCC Salida
Entrada

F(s) = [1+ (R1 + R2)·C·s]/(R1·C·s)

tiene un polo en cero y un cero, siendo:

ω Z = 1/[(R1+R2)·C] y ω P = 1/(R1·C)
2π ·KV·K∆Φ ·[1+(R1+R2)·C·s]
Tφ o- ∆φ (s) = 2π ·KV·K∆Φ ·F(s)/s =
s2·R1·C

Tipo 2 (2 polos en s = 0)
ATE-UO EC PLL36
 PLL de Orden 2 y de Tipo 2 (II)
Tφ o-
2π ·KV·K∆Φ ·[1+(R1+R2)·C·s] T
φ o- φ e(s) = (s)
Tφ o- ∆φ (s) = 1 + Tφ o-
∆φ
s2·R1·C
∆φ (s)
2π ·KV·K∆Φ ·[1+(R1+R2)·C·s]
Tφ o- φ e(s) = 2
s ·R1·C + 2π ·KV·K∆Φ ·[1+(R1+R2)·C·s]

2π ·KV·K∆Φ ·[1+(R1+R2)·C·s]
Tφ o- φ e(s) =
R1·C·s2 + 2π ·KV·K∆Φ ·(R1+ R2)·C·s + 2π ·KV·K∆Φ

1 + (R1+R2)·C·s
Tφ o- φ e(s) =
R1·C
·s2 + (R1+ R2)·C·s + 1
2π ·KV·K∆Φ

Orden 2 (2 polos)
ATE-UO EC PLL37
 PLL de Orden 2 y de Tipo 2 (III)
1 + (R1+R2)·C·s
Tφ o- φ e(s) =
R1·C
·s2 + (R1+ R2)·C·s + 1
2π ·KV·K∆Φ
1 + s/ω Z
Reagrupando términos: Tφ o- φ e(s) =
s2/(ω p·K) + s/ω Z +
1
siendo: ω Z = 1/[(R1+R2)·C], ω P = 1/(R1·C) y K = 2π ·KV·K∆Φ

1 + s/ω Z Resultado
Tφ o- φ e(s) = anterior
s2/(ω p·K) + s·(1+K/ω Z)/K +
1
EL resultado es semejante al obtenido en el PLL de Orden 2 y Tipo 1
anterior. Luego se puede optimizar de igual forma la respuesta dinámica.
La ventaja es que al ser de Tipo 2 se anula la diferencia de fases en
régimen permanente ante un escalón de frecuencia.
ATE-UO EC PLL38
 PLL de Orden 2 y de Tipo 2 (IV)
Otra forma de realizar un PLL de Orden 2 y Tipo 2:
R2 C
F(s) = - [1+ R2·C·s]/(R1·C·s) ⇒ R1
- + VCC
F(s) = - ω P·[1+ s/ω Z]/s, Entrada
siendo: + - VCC Salida

ω Z = 1/(R2·C) y ω P = 1/(R1·C)
Procediendo como en el caso anterior:
1 + s/ω Z
Tφ o- φ e(s) =
s2/(-ω p·K) + s/ω Z +
1
Para que salga lo mismo que en el caso anterior, K tiene que ser
negativa. Como K = 2π ·KV·K∆Φ o bien KV < 0 o K∆Φ < 0. En
caso contrario, el PLL sería inestable, al menos que el detector de
fases cambie el signo de K∆Φ en función de la diferencia de fases.
ATE-UO EC PLL39
 Realización física de las partes de un PLL

Vesen(Φ e)
Φ)
V = k(∆ Vosc sen(Φ osc )

Detector de fases VCO

Detectores de fases
Detectores analógicos ⇒ Detector basado en un mezclador.
Detector basado en “ puerta o exclusiva”.
Detectores digitales ⇒ Detector basado en “biestable RS activado
por flancos”.
Detector Fase-Frecuencia.
VCOs
Osciladores de onda senoidal.
Osciladores de onda cuadrada.

ATE-UO EC PLL40
 Detector de fases basado en mezclador (I)
Detector de fases

Vesen(Φ e) v∆Φ Vesen(Φ e) v∆Φ

Conv.
Φ /V
-
Vosc sen(Φ osc )
Vosc sen(Φ osc )

v∆Φ = Km·Vesen(Φ e)·Vosc sen(Φ osc ) = K∆Φ ·[cos(Φ e - Φ osc ) - cos(Φ e + Φ osc )],
siendo K∆Φ = Ve·Vosc ·Km/2. Como: Φ e = ω osc0 ·t + φ e y Φ osc = ω osc0 ·t + φ osc ⇒

v∆Φ = K∆Φ ·[cos(φ e -φ osc ) - cos(φ e +φ osc + 2·ω osc0 ·t )]

El segundo término se elimina por filtrado y queda:
v∆Φ = K∆Φ ·cos(φ e -φ osc ) = K∆Φ ·sen(π /2 + φ e -φ osc )
Se aproxima el seno por el ángulo para valores pequeños de éste:
v∆Φ ≈ K∆Φ ·(π /2 + φ e -φ osc )
ATE-UO EC PLL41
 Detector de fases basado en mezclador (II)
Vesen(Φe) v∆Φ v∆Φ ≈ K∆Φ ·(π /2 + φ e -φ osc ) ⇒ v∆Φ ≈ K∆Φ ·(φ e –
φ ’osc ), siendo φ ’osc = φ osc - π /2.
Voscsen(Φosc)
Luego se comporta como se ha previsto, pero
estando φ ’osc retrasada 90º con relación al
comportamiento teórico, definido por φ osc .
¿En qué medida senx ≈ x?
20%
y=x
1
10% Error
y = senx

0 0%
0º 30º 60º 90º 0º 20º 40º 60º
x x

Luego se comporta bastante linealmente si:  φ e – φ ’osc  < 60º, es

decir:  90º + φ e -φ osc  < 60º
ATE-UO EC PLL42
 Detector de fases basado en mezclador (III)
Vesen(Φe) v∆Φ
1
v∆Φ =K∆Φ ·sen(φ e-
Voscsen(Φosc) 0 φ ’ )
osc

-1 v∆Φ =K∆Φ ·(φ e-φ ’osc )

El límite sería:  φ e – φ ’osc  < 90º
-90º -60º -30º 0º 30º 60º 90º
Es decir: -90º < (φ e – φ ’osc ) < 90º φ e-φ ’osc

Por tanto: -90º < (90º + φ e –φ osc )<

90º 50%
Error
Es decir: -180º < (φ e – φ osc ) < 0º
Ojo: en caso de que se superen 0%
estos límites, cambia el signo de
K∆Φ , lo que genera problemas de
-50%
estabilidad en Tφ o- φ e(s). El lazo se
desenganchará. -90º -30º 0º 30º 90º
φ e-φ ’osc
ATE-UO EC PLL43
 Detector de fases basado en mezclador (IV)
Ventajas:
• Trabaja con señales analógicas, por lo que puede operar hasta
frecuencias muy altas (el límite depende de la tecnología del
mezclador).

• El filtro es del doble de la frecuencia de la señal generada.

Inconvenientes:
• El valor de la constante K∆Φ es K∆Φ = Ve·Vosc ·Km/2, es decir,
depende de la amplitud de las señales. A veces hay que limitarlas
para acotar el valor de K∆Φ .

• La diferencia de fases máxima posible es de 180º. En este caso:

-180º < (φ e –φ osc ) < 0º.

ATE-UO EC PLL44
 Detector de fases basado en “puerta o exclusiva” (I)
Detector de fases ve(Φ e)

v∆Φ v∆Φ
ve(Φ e) Conv.
Φ /V
-
vosc (Φ osc )
vosc Φ osc )
ve(Φ e)

t
vosc (Φ osc )

t
v∆Φ
t

ATE-UO EC PLL45
 Detector de fases basado en “puerta o exclusiva” (II)
ve(Φ e)
v∆
Ojo: no es
Φ
v∆Φ simétrica
respecto a 0º

vosc(Φ osc)
0º 180º 360º φ e– φ osc

ve(Φ e) ve(Φ e) ve(Φ e)

t t t
vosc (Φ osc ) vosc (Φ osc ) vosc (Φ osc )

t t t

v∆Φ v∆Φ v∆Φ

v∆Φ
v∆Φ v∆Φ
t t t

ATE-UO EC PLL46
 Detector de fases basado en “puerta o exclusiva” (III)

v∆Φ 0,5·v∆Φ max

v∆Φ max
v∆Φ φ e– φ osc

0º 90º 180º
0º 180º 360º -0,5·v∆Φ max
φ e– φ osc
v∆ Φ
ve(Φ e) ve(Φ e)

t t
vosc (Φ osc ) vosc (Φ osc ) v∆Φ

t t 0,5·v∆Φ max

Es simétrica
v∆Φ = v∆Φ respecto a 90º
v∆Φ = v∆Φ t t

ATE-UO EC PLL47
 Detector de fases basado en “puerta o exclusiva” (IV)
Ahora adelantamos la representación π /2.

0,5·v∆Φ max v∆Φ 0,5·v∆Φ max

v∆Φ φ e– φ osc φ e–
0º 90º 180º -90º 0º 90º φ ’osc
-0,5·v∆Φ max
-0,5·v∆Φ max

El mismo evento que sucedía en φ e– φ osc ahora sucede π /2 radianes

antes, es decir, sucede en φ e– φ osc - π /2 = φ e– (φ osc + π /2). Esto es
equivalente a que suceda en φ e– φ ’osc , siendo φ ’osc = φ osc + π /2. Por
tanto, el desarrollo teórico seguido es válido para φ ’osc , estando φ ’osc
adelantada 90º con relación a la fase realmente existente, que es φ osc .

El límite sería: -90º < (φ e – φ ’osc ) < 90º, es decir: 0º < (φ e –φ osc )<
180º
El valor de la constante K∆Φ es K∆Φ = v∆Φ max /π
ATE-UO EC PLL48
 Detector de fases basado en “puerta o exclusiva” (V)

Ventajas:
• El circuito digital es relativamente sencillo, por lo que puede operar
hasta frecuencias bastante altas.

• El valor de la constante K∆Φ es K∆Φ = v∆Φ max /π , es decir, no

depende de la amplitud de las señales.

• El filtro es del doble de la frecuencia de la señal generada.

Inconvenientes:
• La diferencia de fases máxima posible es de 180º. En este caso: 0º <
(φ e –φ osc ) < 180º

ATE-UO EC PLL49
 Detector de fases basado en “biestable RS
activado por flanco” (I)
¿Cómo activar un biestable RS por flanco y no por nivel?

A A
B B
A’ A’
A A
t t
tr tr
A’ A’
t t

B B
t t

Un “1” en B sólo en el Un “1” en B sólo en el

flanco de bajada de A. flanco de subida de A.
ATE-UO EC PLL50
 Detector de fases basado en “biestable RS
activado por flanco” (II)
BS
AS
Q
S Q

R
AR
BR

AS
AS Q
S Q
t
AR R
AR
t Biestable RS activado
por flanco de bajada
Q
t
ATE-UO EC PLL51
 Detector de fases basado en “biestable RS
activado por flanco” (III)

Detector de fases ve(Φ e) v∆Φ

S Q
ve(Φ e) Conv.
v∆Φ
Φ /V R
-
vosc (Φ osc )
vosc (Φ osc )
ve(Φ e)

t
vosc (Φ osc )

v∆Φ
t
ATE-UO EC PLL52
 Detector de fases basado en “biestable RS
activado por flanco” (IV)
ve(Φ e) v∆
S Q
Φ

v∆Φ Ojo: no es
R simétrica
respecto a 0º
vosc(Φ osc)
0º 180º 360º φ e– φ osc

ve(Φ e) ve(Φ e) ve(Φ e)

t t t
vosc (Φ osc ) vosc (Φ osc ) vosc (Φ osc )

t t t

v∆Φ v∆Φ v∆Φ

v∆Φ
v∆Φ v∆Φ
t t t
ATE-UO EC PLL53
 Detector de fases basado en “biestable RS
ve(Φ e) v∆ Φ activado por flanco” (V)
S Q

R Modificamos el nivel de tensión y adelantamos la

representación π radianes.
vosc(Φ osc)

v∆Φ max 0,5·v∆Φ

v∆Φ max
v∆Φ
-180º 180º
0º φ e– φ ’osc
0º 180º 360ºφ – φ
e osc
-0,5·v∆Φ max

Ahora es φ ’osc = φ osc + π . Por tanto, el desarrollo teórico seguido es

válido para φ ’osc , estando φ ’osc adelantada 180º con relación a la fase
realmente existente, que es φ osc .

El límite sería: -180º < (φ e – φ ’osc ) < 180º, es decir: 0º < (φ e –φ osc )<
360º
El valor de la constante K∆Φ es K∆Φ = v∆Φ /(2π )
max ATE-UO EC PLL54
 Detector de fases basado en “biestable RS
activado por flanco” (VI)

Ventajas:
• La diferencia de fases máxima posible es de 360º. En este caso: 0º <
(φ e –φ osc ) < 360º

• El valor de la constante K∆Φ es K∆Φ = v∆Φ max /(2π ), es decir, no

depende de la amplitud de las señales.

Inconvenientes:
• El filtro es de la frecuencia de la señal generada.

• El circuito digital es relativamente complejo, por lo que no puede

operar a frecuencias muy altas.

ATE-UO EC PLL55
 Detector Fase-Frecuencia (I)

Idea general: Conseguir tener el equivalente a dos detectores basados en

biestables activados por flancos: uno que funcione para diferencias de
fases relativas de entre 0º y 360º y otro entre –360º y 0º.

v∆Φ max
v∆Φ

0º 180º 360ºφ – φ
e osc

v∆Φ max
v∆Φ
-360º
-180º 0º 180º 360ºφ – φ
e osc

-v∆Φ max
ATE-UO EC PLL56
 Detector Fase-Frecuencia (II)
Detector de fases
ve(Φe)
ve(Φe) Conv.
v∆Φ S Q VU

- Φ/V R
+ v∆Φ

vosc(Φosc)
S Q -
R VD

vosc(Φosc)

v∆Φ v∆Φ max

-360º -180º
0º 180º 360ºφ – φ
e osc

-v∆Φ max
ATE-UO EC PLL57
 ve(Φe)
S Q VU Detector Fase-Frecuencia (III)
R
+ v∆Φ v∆
Φ
v∆
Φ max

S Q -
-360º -180º
R 0º
VD 180º 360º φ
e– φ
osc

vosc(Φosc) -v∆
Φ max

ve(Φ e) ve(Φ e) ve(Φ e)

t t t
vosc (Φ osc ) vosc (Φ osc ) vosc (Φ osc )

t t t
vU
t vU t vU t
vD t vD t vD t
v∆Φ v∆Φ t v∆Φ v∆Φ v∆Φ t
t v∆Φ
ATE-UO EC PLL58
 ve(Φe)
S Q VU Detector Fase-Frecuencia (IV)
R
+ v∆Φ
¿Cómo es uno de estos circuitos?
S Q -
R
VD
vosc(Φosc)

VU
S Q
ve(Φ e)
R

R
vosc (Φ osc )
VD
S Q

ATE-UO EC PLL59
ve(Φe) Detector Fase-Frecuencia (V)
S Q VU
R
+ v∆Φ v∆Φ v∆Φ max
S Q -
R
VD φe– φosc
vosc(Φosc)
-360º -180º 0º 180º 360º

Una transferencia como ésta

es más deseable, ya que no se
produce cambio de signo de
K∆Φ .

Circuito real
usado en el
PLL CD4046

ATE-UO EC PLL60
 Detector Fase-Frecuencia (VI)

Ventajas:
• La diferencia de fases máxima posible es de 720º. En este caso:
-360º < (φ e –φ osc ) < 360º

• El valor de la constante K∆Φ no depende de la amplitud de las

señales.

• Es el detector de fase con mejor enganche.

Inconvenientes:
• El filtro es de la frecuencia de la señal generada.

• El circuito digital es relativamente complejo, por lo que no puede

operar a frecuencias muy altas.

ATE-UO EC PLL61
 VCOs de forma de onda senoidal

Ejemplo real (obtenidos del ARRL Handbook 2001):

Disposición de los diodos varicap para

compensar el efecto de condensador no
lineal que presentan.

ATE-UO EC PLL62
 VCOs de forma de onda cuadrada
Son multivibradores astables controlados por tensión
+ VCC Vcond
RB Vramp Vcomp
β t
+
vc vosc
+
- C t
Vcond
-
Frecuencia de oscilación:
-
f = β ·(VCC -vc)/(RB·C·Vramp )
+ +
vosc
Vcomp
-

ATE-UO EC PLL63
 Parámetros característicos de los PLLs (I)
• Margen de mantenimiento estático (hold-in range): Es la
diferencia de frecuencias de entrada entre las que el lazo permanece
enganchado en las siguientes condiciones: partimos del lazo enganchado
y cambiamos la frecuencia de entrada muy lentamente.
• Margen de mantenimiento dinámico (pull-out range): Es la
diferencia de frecuencias de entrada entre las que el lazo permanece
enganchado en las siguientes condiciones: partimos del lazo enganchado
y cambiamos la frecuencia de entrada bruscamente (es, por tanto, el valor
del escalón de frecuencia de entrada que acabamos de dar).
• Margen de enganche lineal (lock-in range): Es la diferencia de
frecuencias de entrada entre las que el lazo se engancha trabajando el
detector de fases de forma lineal.
• Margen de enganche no lineal (pull-in range): Es la diferencia
de frecuencias de entrada entre las que el lazo se engancha aunque el
detector de fases llegue a trabajar de forma no lineal.
ATE-UO EC PLL64
 Parámetros característicos de los PLLs (II)

fosc0
Margen de enganche lineal
(lock-in)

Margen de mantenimiento
dinámico (pull-out)

Margen de enganche no lineal (pull-in)

Margen de mantenimiento estático (hold-in)

• Error de fase: Es la diferencia de fases de entrada y salida. Depende

del tipo de detector de fases y del filtro usados y, a veces, de la frecuencia
de oscilación.
ATE-UO EC PLL65
Ejemplo de PLL en un circuito integrado: el LM 565 (I)
Esquema de bloques

ATE-UO EC PLL66
 Ejemplo de PLL en un circuito integrado: el LM 565 (II)
Esquema interno

Celda de Gilbert Amp. Op. VCO ATE-UO EC PLL67

 Sintetizadores de frecuencia con PLLs (I)

Idea básica

Oscilador a
Xtal
ve
vosc
V = k(∆ Φ )

Filtro pasa-bajos VCO

Detector de fases

÷N
Divisor de
frecuencias

ATE-UO EC PLL68
 Sintetizadores de frecuencia con PLLs (II)
vXtal , fXtal
vVCO , fVCO
V = k(∆ Φ )

÷
vdiv , fVCO /N N
vVCO
t

vdiv t

vXtal
t

ATE-UO EC PLL69
 Sintetizadores de frecuencia con PLLs (III)
vXtal, fXtal
vVCO, fVCO
V = k(∆Φ)

Ejemplo: N = 10
÷N
vdiv, fVCO/N
vVCO
t

vdiv t

vXtal t

Cuando el PLL está enganchado, fXtal = fvco /N ⇒ fvco = fXtal ·N

Luego podemos cambiar la frecuencia cambiando N.

ATE-UO EC PLL70
 Sintetizadores de frecuencia con PLLs (IV)
Sintetizador con divisor programable

fXtal fVCO =NP·fXtal

V = k(∆ Φ )

÷N
P

Programación del contador

• La frecuencia de salida cambia a escalones ∆ f = fXtal .

• Problema: los contadores programables tienen frecuencias máximas
de uso no muy altas ⇒ Solución: combinar contadores fijos y
programables.
ATE-UO EC PLL71
 Sintetizadores de frecuencia con PLLs (V)
Sintetizador con divisores fijo y programable

fXtal
fVCO =NF·NP·fXtal
V = k(∆ Φ )

÷N ÷N
P F

Programación del contador

• La frecuencia de salida es fvco = NF· NP·fXtal

• La frecuencia de salida cambia a escalones ∆ f = NF·fXtal .
• Problema: fXta acaba siendo demasiado pequeña ⇒ filtro sea de
relativamente baja frecuencia ⇒ filtro cambios de frecuencia lentos. ⇒
Solución: sintetizadores de doble módulo ATE-UO EC PLL72
 Sintetizadores de frecuencia con PLLs (VI)
Sintetizadores de doble módulo
fXtal
fVCO =N·fXtal
V = k(∆ Φ )

NP

÷N ÷ (P+1)/P
(P+1)/P Reset En este caso:
P
fVCO =N·fXtal ,
÷A siendo:
Reset
N = NP·P + A
A NPmax ≥ NP ≥ NPmin
y Amax ≥ A ≥ 1
ATE-UO EC PLL73
 Sintetizadores de frecuencia con PLLs (VII)
fXtal Estudio del sintetizador de
fVCO=N·fXtal
V = k(∆Φ)
doble módulo (I)
NP • Necesariamente tiene que

÷(P+1)/P ser NPmin ≥ Amax

÷NP
(P+1)/P Reset
• El bloque “(P+1)/P” divide inicialmente por
÷A
Reset P+1 y sólo cambia a dividir por P cuando
A el bloque “A” ha contado A pulsos a la
salida del bloque “(P+1)/P”, es decir,
(P+1)·A pulsos del VCO.
• A partir de es momento, aún quedan (NP-A) pulsos a la salida del bloque

“(P+1)/P” para que se complete un ciclo de conteo, es decir, P·(NP-A)

pulsos del VCO. Por tanto, el número total de pulsos N para completar un
ciclo de conteo a la salida del bloque “N” es:
ATE-UO EC PLL74
N = (P+1)·A + P·(N -A) = N ·P + A
 Sintetizadores de frecuencia con PLLs (VIII)
fXtal
V = k(∆Φ)
fVCO=N·fXtal Estudio del sintetizador de
doble módulo (II)
NP

÷(P+1)/P • Supongamos que queremos que

÷NP
(P+1)/P Reset
varíe la generación de frecuencias
÷A a escalones siempre constantes.
Reset
Entonces tiene que cumplirse:
A

(NP·P + Amax ) +1 = (NP + 1)·P + 1

Aumentar en 1 el valor Amax = Poner el mínimo en A (=1) y

aumentar NP en 1
• Por tanto: Amax = P. Si Amax > P, la misma frecuencia se puede generar
con dos combinaciones distintas de A y de NP. Si Amax < P, quedan
frecuencias sin generar. Por tanto, siempre Amax ≥ P.
ATE-UO EC PLL75
 Sintetizadores de frecuencia con PLLs (IX)
fXtal Estudio del sintetizador de
fVCO=N·fXtal
V = k(∆Φ)
doble módulo (III)
NP • Como:

÷NP ÷(P+1)/P NPmax ≥ NP ≥ NPmin ,

(P+1)/P Reset

Amax ≥ A ≥ 1,
÷A
Reset
NPmin ≥ Amax ≥ P y
A
N = NP·P + A, entonces:
Nmin = P2 + 1
• Los escalones de frecuencia de salida son:

∆ f = (NP·P + A)·fXtal - (NP·P + A - 1)·fXtal = fXtal

• Valores normalizados de P son: 5, 8, 15, 20, 32, 40 y 80.
ATE-UO EC PLL76
 Ejemplos de sintetizadores de frecuencia con PLLs (I)
Sintetizador para transmisor de CB (Citizens Band) de
26,965 MHz hasta 27,405 MHz en saltos de 10 kHz (I)
fXtal fVCO=NP·fXtal
1º- Con sintetizador con
Φ)
V = k(∆
divisor programable:
÷NP

• Como necesitamos ∆ f = 10 kHz, supongamos que elegimos

fXtal = 10 kHz.

• Y como fVCO = NP·fXtal , entonces sería NPmin = 2696,5 y NPmax

= 2740,5. Pero esto no es válido porque los divisores deben ser
números enteros. Tenemos que multiplicar estos valores por 2 (NP

min = 5393 y NPmax = 5481) y dividir fXtal por 2 (fXtal = 5 kHz).

ATE-UO EC PLL77
 Ejemplos de sintetizadores de frecuencia con PLLs (II)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (II)

26,965 MHz-
fXtal = 5 kHz 27,405 MHz
V = k(∆ Φ )

÷N
P

5393 ≤ NP ≤ 5481
• Se generan frecuencias a saltos de 5 kHz (no es un problema).
• El divisor programable es una frecuencia bastante alta (aunque
posible)
ATE-UO EC PLL78
 Ejemplos de sintetizadores de frecuencia con PLLs (III)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (III)
fXtal fVCO=NF·NP·fXtal
2º- Con sintetizador con divisores
V = k(∆Φ)
fijo y programable:

÷NP ÷NF

• Supongamos que queremos que la frecuencia en la entrada del divisor

programable sea menor que 5 MHz. Entonces elegimos NF = 8, de tal
forma que la frecuencia máxima a la entrada del divisor programable sea
27,405/8 = 3,425625 MHz < 5 MHz. Como realmente necesitamos ∆f=
5 kHz, entonces fXtal = ∆ f/NF = 625 Hz. Los valores de NP serán NP=
fVCO /(NF·fXtal ), es decir: NPmin = 5393 y NPmax = 5481 (lo mismo que
en el caso anterior). ATE-UO EC PLL79
 Ejemplos de sintetizadores de frecuencia con PLLs (IV)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (IV)

fXtal = 625 Hz 26,965 MHz-

27,405 MHz
V = k(∆ Φ )

÷N ÷ NF=
P 8
5393 ≤ NP ≤ 5481
• El divisor programable es de frecuencia más baja (más asequible).
• La frecuencia del oscilador es bastante baja, por lo que también lo es la
de corte del filtro y, por lo tanto, el lazo es lento.
ATE-UO EC PLL80
 Ejemplos de sintetizadores de frecuencia con PLLs (V)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (V)

3º- Con sintetizador de doble módulo : fXtal fVCO=N·fXtal

V = k(∆Φ)
• Mantenemos en 5 MHz la máxima
frecuencia en la entrada del divisor
programable. Elegimos P = 8. Como ÷NP ÷(P+1)/P
(P+1)/P Reset

necesitamos ∆ f = 5 kHz, entonces fXtal

÷A
= 5 kHz. Elegimos Amax = P. Los
Reset

valores máximo y mínimo de N son los

mismos que los calculados antes para
NP:
Nmin = 5393 y Nmax = 5481
Por tanto: Nmin = 5393 = NPmin ·8 + 1 ⇒ NPmin = 674
ATE-UO EC PLL81
 Ejemplos de sintetizadores de frecuencia con PLLs (VI)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (VI)

Y también:
Nmax = 5481 = NPmax ·8 + A
Ahora hay que ver qué par de valores enteros de NPmax y A
cumplen la ecuación anterior:

A 1 2 3 4 5 6 7 8
NPmax 685 684,875 684,475 684,625 684,500 684,375 684,250 684,125

Luego: NPmax = 685

Resumen:
A 26,965 MHz ⇒ NP = 674 y A = 1
A 27,405 MHz ⇒ NP = 685 y A = 1
ATE-UO EC PLL82
 Ejemplos de sintetizadores de frecuencia con PLLs (VII)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (VII)

26,965 MHz ⇒ NP=674 y A=1

fXtal = 5 kHz
27,405 MHz ⇒ NP=685 y A=1
V = k(∆Φ)

674≤ NP≤ 685

÷NP ÷9/8
(P+1)/P Reset

÷A
Reset

1≤ A≤ 8
ATE-UO EC PLL83
 Sintetizadores de frecuencia con PLLs y con mezclador (I)
En caso de necesitar sintetizar frecuencias mayores que las
de funcionamiento de los divisores de frecuencia

fXtal1
fVCO
V = k(∆ Φ )

Filtro pasa-bajos VCO

Detector de fases

÷ NP
Filtro
Divisor de pasa-bajos
frecuencias fXtal2
programable

Se cumple:

(fVCO - fXtal2 )/NP = fXtal1 ⇒ fVCO = fXtal1 ·NP + fXtal2

ATE-UO EC PLL84
Sintetizadores de frecuencia con PLLs y con mezclador (II)
fXtal1 fVCO1
V = k(∆ Φ )
VCO

÷ NP1

fXtal2
V = k(∆ Φ )
fVCO2
VCO
÷ NP2
Se cumple:

(fVCO1 – fVCO2 )/NP1 = fXtal1 y fVCO2 /NP2 = fXtal2 ⇒

fVCO1 = fXtal1 ·NP1 + fXtal2 ·NP2
ATE-UO EC PLL85
 Otros sistemas de generación precisa de señales de alta
frecuencia sin PLLs
fXtal fsal = fXtal + fVFO

fVFO • Oscilador a cristal: de frecuencia

relativamente alta y precisa, pero constante.
• Oscilador de frecuencia variable (VFO):
VFO frecuencia menos precisa pero variable.

fXtal
fsal
Con multiplicador de fsal = 2·fXtal + fVFO
frecuencia (por 2)
fVFO
VFO
ATE-UO EC PLL86