Aplicaciones de la Electrónica de Comunicaciones

INTERFACES DE RED

Bob Metcalfe

Índice
• Introducción. • Descripción Redes Ethernet. • Estudio de los componentes: DP83847 → Ethernet PHY DP83865 → GigaEthernet PHY DP83820 → GigaEthernet MAC • Aplicaciones.

Introducción
Queremos estudiar la circuitería utilizada en los interfaces de red GigaEthernet(1000Mbps) sobre cobre, pero para poder comprender su funcionamiento antes hay que sintetizar el funcionamiento de la existente en las interfaces Ethernet 10/100 . Esta es más sencilla y facilita la comprensión del funcionamiento de la primera.

Introducción
Estudiaremos, por tanto, la implementación de interfaces LAN sencillos, para particularizar en los complejos. IMPORTANTE: Estamos en un sistema de comunicación en banda base, es decir, no se realizan modulaciones. Por tanto, debemos avanzar que las descripciones de los bloques que conforman los CI que presentamos no incluyen, por tanto, muchos de los CI estudiados en esta asignatura con este fin.

Descripción redes Ethernet
Normas: 802.3 (10Mbps), 802.3u (100Mbps), 803.2z (1Gbps) El tipo de medio nos da una idea algunos terminales que deberá tener nuestro CI. p.e: Puesto que nos centraremos en Ethernet sobre cobre (redes con topología 10 Base T, 100 Base TX y 1000Base T) Ya podemos suponer que deberá tener 2 terminales de entrada para cada par trenzado balanceado (V + y V -). Nos centraremos en la capa física, de la cual no se suele hacer una descripción exhaustiva en el estudio de las arquitecturas de protocolos(OSI, TCP/IP). EJEMPLOS.

Descripción redes Ethernet

Nos centraremos en estándares basados en cables de pares (UTP o STP) como medio de transmisión, por ser el más utilizado y porque simplifica la comprensión del funcionamiento de los CI descritos.

Estructura general de un interfaz Ethernet
Layer PHY: Controla las funciones que habitualmente asignamos al nivel físico: recepción de información codificación/decodificación de línea, etc.Es nuestro principal objeto de estudio. Ethernet MAC: C. I encargado de controlar el bus PCI.

BUS PCI

Ethernet MAC 83820

MII GMII RGMII

Ethernet PHYsical Layer 83847 y 83865

Magnetics

RJ 45

MII: Interfaz Independiente del Medio GMII: Gigabit Interfaz Independiente del Medio RGMII: GMII Reducida (Son subcapas PHY)

Estructura general de un interfaz Ethernet
Para Ethernet 10/100 Mbps

Para GigaEthernet 1000Mbps

Bloque MAGNETICS
Su función es aislar la circuitería interna del interfaz del exterior. Se implementa mediante el CI PULSE H-5007, que se conecta H-5007 como se indica abajo iz. para 4 UTP (83865), y dcha. para 2 UTP (83847). Su circuito equivalente para un par trenzado se ve en el esquema de la derecha.

2 UTP

4 UTP

Capa PHY: DP83847
Diagrama de bloques

[10/100]

Oscilador fijo 25 MHz (Reloj)

C. I

Bloque Tx Bloque Rx

42 - Reset 43 - COL: Colision detect 37 - TX_EN:Transmission Enable

A medio de Transmisión A medio de Transmisión

Circuitería adicional PHY DP83847
Los bloques de Tx y Rx se explican detallada en la hoja de características: como se realiza la codificación y decodificación de línea, multiplexación de la señales...para Fast Ethernet (ver).

Reset vía HW:
Señal LO 160u seg.

Reloj externo:
¿Cómo se implementa un conversor Binario/MLT-3?

Es la codificación de línea que se utiliza para 100Mbps

Capa PHY: DP83865
Diagrama de bloques

[GigaEthernet]

Ver DESC. PINOUT

A continuación hacemos una descripción más cuidadosa del pinout del C.I
Esquema codificación Medio TX: 4UTP

Capa PHY: DP83865
Descripción pinout más relevante: CONEXIÓN H-5007(Maginetics): MDI A+ /MDI A→ 108/109 MDI B+ /MDI B→ 114/115 MDI C+ /MDI C→ 120/121 MDI D+ /MDI D→ 126/127 TX: TXD[7:0] TX_CLK TX_ENABLE TX_ERROR RX: RXD[7:0] RX_CLK RX_ERROR

[GigaEthernet]

→ 76 (LSB),75,72,71,65,66,67,68 →6 → 62 → 61

→ 56 (LSB),55,52,51,50,47,46,45 → 57 → 41

Capa PHY: DP83865
RELOJ: CLK_IN CLK_OUT → 86 → 87

[GigaEthernet]

OTROS: COLISIÓN RESET → 33

→ 39

Pinout C.I

Capa PHY: DP83865
DIAGRAMA DE BLOQUES TRANSMISIÓN 10/100

[GigaEthernet]

•Codificación de la información: Esquema 4B/5B. •Adecuación de niveles de energía al medio de salida (scramble: Refleja el espectro [C+].) •Codificación de línea: Manchester. MLT-3. •Multiplexación

Capa PHY: DP83865

[GigaEthernet]

DIAGRAMA DE BLOQUES RECEPCIÓN 10/100

•Se realiza el proceso inverso al de transmisión, con una particularidad: se incluye un bloque más, el de recuperación del reloj de Tx con PLL.

Capa PHY: MC92602/3 [GigaEthernet]
Tx Cables de pares
DIAGRAMA DE BLOQUES GigaEthernet

Rx

Tanto el reloj de Tx como la recuperación del reloj en Rx se realizan mediante técnicas basadas Esquema más complejo que los de National Semi.Pero bastante descriptivo. Encontrado para GigaEthernet. en PLL

Capa PHY: TLK2201 [GigaEthernet]
DIAGRAMA DE BLOQUES GigaEthernet

IMPORTANTE: Para este CI los bits ya deben venir codificados 8B/10B para transmitir, y hay Rx que decodificarlos a En la documentaciónse incluyen toda la documentación de las la salida. soluciones propuestas a la implementación de interfaces Ethernet, además de otras como las de Marvell.

Cables de pares

Tx

Circuitería adiccional PHY DP83865 [GigaEthernet]
Reloj externo:

m ue sq E

a1

m ue sq E

a2

Recordamos que CLK_IN es el ping 86 y CLK_OUT es la 87

El reloj es la única circuitería externa que necesita el C. I. Tiene un gran nivel de integración, lo cual es un factor a nuestro favor, pues nos evita muchos problemas HW.

Capa EthernetMAC: DP83820
Es un chip controlador del bus PCI. Permite enviar la información al PC de forma que se reduzca la carga de información que el host CPU debe manejar.

Capa de test CircuitoEthernetMAC: DP83820
Podemos trabajar con un modelo de “caja negra”, es IN decir, un modelo transparente, una caja a la que nosotros metemos información desde RX [7:0] y que el CI se encarga de manejar para hacerla llegar al bus PCI.
Transparente

OUT

Podemos pensar en la transmisión: el CI se encarga de hacernos llegar a través de los terminales TX [7:0] la información que vamos a enviar, y haciendo uso de 83865 nosotros inyectamos en el medio.

APLICACIONES GIGAETHERNET
Gig aEthernet

A la izquierda se muestra la migración hacia una red GigaEthernet. Esta tecnología ya se usa, sobre todo en elementos como los backbones, donde es necesario un mayor ancho de banda. Arriba, una solución que ofrece la empresa 3COM que refleja esta solución.

http://lordhash.blogspot.com