You are on page 1of 57

Arquitectura RISC & CISC y DSP

Integrantes:

Arzola Torijano Hugo Jimnez Rosendo Gabriel Lpez Guarneros Raymundo Mendoza Cabaas Alejandro Muoz Lpez Magnolia

INTRODUCCION

Veamos primero cual es el significado de los trminos CISC y RISC: CISC (complex instruction set computer) . RISC (reduced instruction set computer) .

Los atributos complejo y reducido describen las diferencias entre los dos modelos de arquitectura para microprocesadores

un procesador RISC tpico tiene una capacidad de procesamiento de dos a cuatro veces mayor que la de un CISC. Esto hace suponer que RISC reemplazar al CISC

Para aplicar una determinada arquitectura: condiciones de realizacin tcnica y sobre todo la rentabilidad. Existan y existen razones de compatibilidad de estructura compleja.

La meta principal es incrementar el rendimiento del procesador. Para esto se deben considerar tres reas principales.

La arquitectura. La tecnologa de proceso. El encapsulado.

La tecnologa de proceso, se refiere a los materiales y tcnicas utilizadas en la fabricacin del circuito integrado.

el encapsulado se refiere a cmo se integra un procesador con lo que lo rodea en un sistema funcional. es la arquitectura del procesador lo que hace la diferencia entre el rendimiento de una CPU

ARQUITECTURAS CISC

La microprogramacin es una caracterstica importante y esencial de casi todas las arqutecturas CISC. significa que cada instruccin de mquina es interpretada por un microprograma localizado en una memoria

microprogramacin

En los sesentas era la tcnica ms apropiada permita desarrollar tambin procesadores con compatibilidad ascendente.

Las instrucciones compuestas son decodificadas internamente y ejecutadas en una ROM interna.

ARQUITECTURAS RISC

Buscando aumentar la velocidad del procesamiento se descubri en base a experimentos que, con una determinada arquitectura de base, la ejecucin de programas resultaban ser mas eficientes

Debido a un conjunto de instrucciones simplificado, stas se pueden implantar por hardware directamente en la CPU

a mediados de la dcada de los setentas, con respecto a la frecuencia de utilizacin de una instruccin en un CISC y al tiempo para su ejecucin, se observ lo siguiente:

20% de las instrucciones ocupa el 80% del tiempo total de ejecucin Existen secuencias de instrucciones simples que obtienen el mismo resultado que secuencias complejas predeterminadas

Las caractersticas de una arquitectura RISC.

siguen tomando el esquema de Von Neumann. Las instrucciones, aunque con otras caractersticas, siguen divididas en tres grupos:

a) Transferencia. b) Operaciones. c) Control de flujo.

Reduccin del conjunto de instrucciones Arquitectura del tipo load-store(Las nicas instrucciones que tienen acceso a la memoria son 'load' y 'store'; registro a registro ). ejecucin de instrucciones. Pipeline

El hecho de que la estructura simple de un procesador RISC conduzca a una notable reduccin de la superficie del circuito integrado, se aprovecha con frecuencia para ubicar en el mismo, funciones adicionales:

Unidad para el procesamiento aritmtico de punto flotante. Unidad de administracin de memoria. Funciones de control de memoria cache. Implantacin de un conjunto de registros mltiples.

La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseo ms cortos.

Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generacin en generacin son mucho mayores que en los CISC.

Por otra parte, es necesario considerar tambin que: La disponibilidad de memorias. Mdulos SRAM. Tecnologas de encapsulado.

Esto ha hecho cambiar, en la segunda mitad de la dcada de los ochentas, esencialmente las condiciones tcnicas para arqutecturas RISC.

Analizar las aplicaciones. Disear un bus de datos. Disear instrucciones. Agregar nuevas instrucciones slo si no hacen ms lenta a la mquina. Repetir este proceso para otros recursos.

PAPEL DE LOS COMPILADORES EN UN SISTEMA RISC

el compilador asume la funcin de un mediador inteligente entre el programa de aplicacin y el microprocesador.

CAPACIDAD DE PROCESAMIENTO DE LOS SISTEMAS DESDE EL PUNTO DE VISTA DEL USUARIO: Sistema reprogramable. Sistema incluido o dedicado.

DSP

los D.S.P. (Digital Signal Processor) se estn convirtiendo en elementos muy comunes en el diseo electrnico. encontraremos D.S.P. en circuitos relacionados con:

las telecomunicaciones. sistemas de audio. y en algoritmos avanzados de control de motores

Tarjetas con mltiples puertos serie en servidores para proveedores de acceso a Internet Compresin de voz en telefona mvil Filtros complejos de sonido Lneas de retardo Generadores de eco Reconocimiento de seales DTMF Decodificacin de canales en telefona celular (GSM)

Los D.S.P. son sistemas programables que nos permiten implementar muchos tipos de aplicaciones en funcin de las posibilidades del sistema

Esta optimizacin se consigue mediante algunos aspectos principales:

implementacin de operaciones por hardware instrucciones poco comunes que ejecutan varias operaciones en un solo ciclo modos de direccionamiento especiales memoria de programa ``ancha'', con ms de 8 bits

La ejecucin de varias operaciones en un slo ciclo es posible ya que estn implementadas como circuitera adicional y no como cdigo microprogramado en la propia unidad central.

Arquitectura Tpica de un D.S.P.


Los D.S.P. abandonan la arquitectura clsica de Von Neumann y apuestan por la denominada ``Arquitectura Hardvard''

En una arquitectura Hardvard existen bloques de memoria fsicamente separados para datos y programas.

Con este diseo se consigue acelerar la ejecucin de las instrucciones, ya que el sistema puede ejecutar simultneamente la lectura de datos de la instruccin ``n'' y comenzar a decodificar la instruccin ``n+1'', disminuyendo el tiempo total de ejecucin de cada instruccin.

Para ver esto ms claro, pensemos en un microprocesador clsico, cuyo ciclo de trabajo es: leer la posicin de memoria apuntada por el contador de programa decodificar la instruccin ejecutar la instruccin

En la ejecucin de la instruccin se dan estos pasos: leer los datos de memoria operar con ellos dejarlos en la RAM

Normalmente en los D.S.P. se usa una arquitectura Hardvard modificada con 3 buses: uno de programa y dos de datos

La unidad aritmtico-lgica de los D.S.P.

Tiene dos unidades las cuales son: La unidad central aritmtico - lgica La unidad generadora de direcciones

La unidad central aritmtico-lgica se encarga de todos los clculos, excepto los referentes a direcciones efectivas en direccionamiento indexado

el D.S.P. incorpora una segunda UAL que se encarga solamente de hacer las sumas de la direccin base con el registro ndice

Adems de las instrucciones aritmticas habituales, la unidad central aritmticolgica puede realizar operaciones booleanas

un D.S.P. realiza la multiplicacin en un solo ciclo ya que incorpora un multiplicador construido a base de puertas lgicas.

Con la llegada de los D.S.P. se abre un nuevo campo para el diseador de sistemas, ya que podemos implementar sistemas que requieren una gran capacidad de proceso con un coste mucho menor que cualquiera de las soluciones existentes. No obstante, no tenemos que lanzarnos alocadamente a programar D.S.P. para todas las aplicaciones, sino que debemos escoger el sistema ms adecuado a nuestras necesidades, aunque ello implique el tener que desarrollar una rutina de multiplicacin en ensamblador.

CONCLUSIONES

REFERENCIAS

1. Tanembaum, Andrew S. (1992) "Organizacin de Computadoras. Un Enfoque Estructurado" Ed. Prentice Hall. 2. Rolf Jurgen B. "Del CISC al RISC: Aumento explosivo de la potencia en los microprocesadores" Revista Siemens Ao 51 Enero/Marzo 1991. Siemens Aktiengesellschaft. Munich, RFA.

3. Hernndez, Luis. "RISC O CISC?" PC/TIPS BYTE. Ao 5 No. 50 Marzo de 1992. Jos Ignacio Vega Luna / vlji@hp9000a1.uam.mx Profesor Investigador de la UAM / Azcapotzalco DCBI / Departamento de Electrnica

Roberto Snchez Gonzlez / sgr@hp9000a1.uam.mx Profesor Investigador de la UAM / Azcapotzalco DCBI / Departamento de Electrnica Gerardo Salgado Guzmn / gsg@hp9000a1.uam.mx Profesor Investigador de la UAM / Azcapotzalco DCBI / Departamento de Electrnica Luis Andrs Snchez Gonzlez Hewlett Packard de Mxico