Laboratorio de Circuitos Digitales I

Alumno: Marco Esteban Silva Chuquillanqui Cdigo: 20080369K

UNIVERSIDAD NACIONAL DE INGENIERIA

Informe Previo n 1

OBJETIVOS
1. Identificar los circuitos integrados de tecnologia digital 2. Comprobar el funcionamiento de los circuitos integrados TTL y CMOS 3. Uso del manual de circuitos integrados y la terminologia empleada

MATERIALES
1. 2. 3. 4. 5. 6. 7. 8. Fuente de alimentacin regulada +5V DC 02 Protoboard 01 alicate de punta 01 alicate de corte Cable telefnico para conexiones Resistencias de 330 y W Diodos LED CIRCUITOS INTEGRADOS

FUNDAMENTO TEORICO:
ALGEBRA BOOLEANA
Es una estructura algebraica que esquematiza las operaciones lgicas Y, O , NO y Si (AND,OR,NOT,IF), as como el conjunto de operaciones unin, interseccin y complemento. El lgebra de Boole, fue presentada originalmente por el ingls George Boole, en el ao de 1854 en su artculo "An Investigation of the Laws of Thoght ... ", sin embargo, las primeras aplicaciones a circuitos de conmutacin fueron desarrolladas por Claude Shannon en su tesis doctoral "Anlisis simblico de los circuitos de conmutacin y rels" hasta 1938. A continuacin se presentan los postulados fundamentales del lgebra de Boole

POSTULADOS DEL LGEBRA DE BOOLE

Postulado 1. Definicin. El lgebra booleana es un sistema algebraico definido en un conjunto B, el cual contiene dos o ms elementos y entre los cuales se definen dos operaciones denominadas "suma u operacin OR" ( + ) y "producto o multiplicacin u operacin AND" ( ), las cuales cumplen con las siguientes propiedades: Postulado 2. Existencia de Neutros. Existen en B el elemento neutro de la suma, denominado O y el neutro de la multiplicacin, denominado 1, tales que para cualquier elemento x de s: (a) x + O = x Postulado 3. Conmutatividad. Para cada x, y en B: (a) x+y = y+x (b) x y =y x (b) x. 1 = x

Postulado 4. Asociatividad. Para cada x, y, z en B: (a) x + (y + z) = (x + y) + z Postulado 5. Distributividad. Para cada x, y, z en B: (a) x+(y z)=(x+y) (x+z) (b) x (y+z)=(x y)+(x z) (b) x (y z) = (x y) z

Postulado 6. Existencia de Complementos. Para cada x en B existe un elemento nico denotado x (tambin denotado x), llamado complemento de x tal que (a) x+x = 1 (b) x x = O

TEOREMAS DEL ALGEBRA BOOLEANA

Principio de Dualidad. Si una expresin booleana es verdadera, su expresin dual tambin lo es. Teorema 1. Multiplicacin por cero a) A0 = 0 b) A+1 = 1 Teorema 2. Absorcin a) A + AB = A b) A(A + B) = A Teorema 3. Cancelacin a) A + AB = A + B b) A(A+ B) = A B Teorema 4. Cancelacin a) AB + AB = B b) (A+B)(A+B)=B Teorema 5. Idempotencia a) AA = A b) A+A= A Teorema 6. Consenso a) AB + AC + BC = AB + AC

b) (A+B)(A+C)(B+C) = (A+B)( A+C)

Teorema 7. Teorema de De Morgan a) (AB)= A+ B b) (A+B)= A B Teorema 8. Involucin a) A=A Teorema 9. Complementos de los neutros a) 0= 1 b) 1= 0

FUNCIONES BOOLEANAS
Definicin. Sean X1,X2,...,Xn, variables booleanas, es decir, variables que pueden tomar el valor de 0 o de 1, entonces la expresin Y = f(X1,X2,...,Xn) denota una dependencia funcional de la variable dependiente Y respecto a las variables independientes X1,X2,...,Xn, es decir, el valor (0 o 1) que

toma la variable Y depende de la combinacin de n valores (1s y 0s) que tomen las n variables X1,X2,...,Xn.

PUERTAS LGICAS
Las puertas lgicas son los componentes electronicos, presentados en forma de circuito integrado mediante los cuales pueden realizarse las funciones lgicas elementales.

Definiciones en los Circuitos Integrados: a) NIVELES LGICOS TTL

La Lgica Transistor Transistor o TTL por sus siglas en ingls (Transistor-Transistor Logic) es una familia de circuitos utilizados en electrnica inventados en los aos 60. Esta familia fue realizada con la tecnologa del transistor bipolar y es probable su popularidad debido al consumo energpetico elevado (comparativamente con los circuitos CMOS). CARACTERSTICAS La tecnologa TTL est normalizada por una tensin de alimentacin de 5V . Una seal TTL est definida como nivel lgico bajo entre 0 y 0.5 V, y como nivel lgico alto entre 2.4 y 5 V (estos niveles varan ligeramente entre las diferentes series) INCOVENIENTES -La alimentacin de los circuitos TTL debe ser precisa : +5V +/- 5%, en comparacin a los circuitos CMOS que tienen un rango de tensin amplio (de +3 a +18V). En caso de no cumplir este requerimiento, en el mejor de los casos nos arriesgamos a un funcionamiento errado del circuito, en el peor escenario a una destruccin parcial o completa del circuito. -La tecnologa bipolar consume mucha corriente elctrica; las memorias TTL son algo rpida, pero ne puede siquiera estar almacenada mucho tiempo en caso de corte de energa. -No podemos transmitir seales emitidas por circuitos TTL sin usar circuitos de transmisin adicionales sobre grandes distancias sin tener prdidas: distancia mxima promedio 15m. LA FAMILIA TTL Los circuitos de tecnologa TTL son generalemnte identificados por el prefijo 74 (54 para las series militares e industriales) . Esta cifra es seguida de una o varias letras que representan a la familia (sin letra para la familia estandar), luego un cdigo de 2 , 3 incluso 4 cifras que representan el modelo del circuito (la funcin que realiza). Las familias son las siguiente: TTL: series estndar TTL-L (low-power): serie de bajo consumo TTL-S (Shottky): series rpida (uso de diodos Schottky) TTL-AS (advanced Shottky): versin mejorada de la serie S

TTL-LS (low power Shottky): combinacin de las tecnologas L y S, esta familia es la mas difundida. TTL-ALS (Advanced low power Shottky): version mejorada de la serie LS TTL-F (FAST: Fairchild Advanced Schottky Technology) TTL-AF (advanced FAST): versin mejorada de la serie F. TTL-HC (High Speed C-MOS Transposed): Serie HC dotada de niveles lgicos compatibles con TTL. TECNOLOGIA TTL La tecnologa TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra: Etapa de entrada por emisor. Se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL. Separador de fase. Es un transistor conectado en emisor comn que produce en su colector y emisor seales en contrafase. Driver. Est formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto. Esta configuracin general vara ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son bferes o no y si son de colector abierto, tres estados (ThreeState), etc. Se presentan mayores variaciones entre las distintas familias: 74N, 74L y 74H que difieren principalmente en el valor de las resistencias de polarizacin, pero los 74LS (y no 74S) carecen del transistor multiemisor caracterstico de TTL. En su lugar llevan una matriz de diodos Schottky (como DTL). Esto les permite aceptar un margen ms amplio de tensiones de entrada, hasta 15V en algunos dispositivos, para facilitar su interfaz con CMOS.

b) NIVELES LGICOS CMOS.

La tecnologa CMOS (Complementary Metal Oxide Semi-conductor) es una tecnologa de fabricacin de componentes electrnicos y, por extensin, al conjunto decompuestos fabricados segn esta tecnologa. De la misma forma que la familia TTL, estos componentes son en mayor parte puertas lgicas (NAND, NOR, etc) pero pueden ser tambin utilizadas como resistencias variables. En estos circuitos, un nivel de salida esta compuesto por un par de transistores MOSFET N y P puesto de manera simetrica y que realizan cada uno la misma funcin. Del hecho de sus

caracterstica de funcionamiento inverso, un transistor est en funcionamiento luego que el otro es bloqueado (ellos son complementarios, de all proviene la denominacin Complementary MOS) FUNCIONAMIENTO En un circuito CMOS, la funcin lgica a sintetizar se implementa por duplicado mediante dos circuitos: uno basado exclusivamente en transistores pMOS (circuito de pull-up), y otro basado exclusivamente en transistores nMOS (circuito de pull-down). El circuito pMOS es empleado para propagar el valor binario 1 (pull-up), y el circuito nMOS para propagar el valor binario 0 (pulldown). Vase la figura. Representa una puerta lgica NOT o inversor. -Cuando la entrada es 1, el transistor nMOS est en estado de conduccin. Al estar su fuente conectada a tierra (0), el valor 0 se propaga al drenador y por lo tanto a la salida de la puerta lgica. El transistor pMOS, por el contrario, est en estado de no conduccin. -Cuando la entrada es 0, el transistor pMOS est en estado de conduccin. Al estar su fuente conectada a la alimentacin (1), el valor 1 se propaga al drenador y por lo tanto a la salida de la puerta lgica. El transistor nMOS, por el contrario, est en estado de no conduccin. Otra de las caractersticas importantes de los circuitos CMOS es que son regenerativos: una seal degradada que acometa una puerta lgica CMOS se ver restaurada a su valor lgico inicial 0 1, siempre y cuando an est dentro de los mrgenes de ruido que el circuito pueda tolerar. VENTAJAS E INCONVENIENTES Ventajas La familia lgica tiene una serie de ventajas que la hacen superior a otras en la fabricacin de circuitos integrados digitales: -El bajo consumo de potencia esttica, gracias a la alta impedancia de entrada de los transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS slo experimentar corrientes parsitas. Esto es debido a que en ninguno de los dos estados lgicos existe un camino directo entre la fuente de alimentacin y el terminal de tierra, o lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS bsico se encuentra en la regin de corte en estado estacionario. -Gracias a su carcter regenerativo, los circuitos CMOS son robustos frente a ruido o degradacin de seal debido a la impedancia del metal de interconexin.

-Los circuitos CMOS son sencillos de disear. -La tecnologa de fabricacin est muy desarrollada, y es posible conseguir densidades de integracin muy altas a un precio mucho menor que otras tecnologas. Inconvenientes Algunos de los inconvenientes son los siguientes: -Debido al carcter capacitivo de los transistores MOSFET, y al hecho de que estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS es comparativamente menor que la de otras familias lgicas. -Son vulnerables a latch-up: Consiste en la existencia de un tiristor parsito en la estructura CMOS que entra en conduccin cuando la salida supera la alimentacin. Esto se produce con relativa facilidad debido a la componente inductiva de la red de alimentacin de los circuitos integrados. El latch-up produce un camino de baja resistencia a la corriente de alimentacin que acarrea la destruccin del dispositivo. Siguiendo las tcnicas de diseo adecuadas este riesgo es prcticamente nulo. Generalmente es suficiente con espaciar contactos de sustrato y pozos de difusin con suficiente regularidad, para asegurarse de que est slidamente conectado a masa o alimentacin. -Segn se va reduciendo el tamao de los transistores, las corrientes parsitas empiezan a ser comparables a las corrientes dinmicas (debidas a la conmutacin de los dispositivos).

c) INMUNIDAD AL RUIDO
Las fluctuaciones de tensin en la lnea de alimentacin, las radiaciones electromagnticas de alta frecuencia generadas por conductores adyacentes o cualquier otra fuente de ruido externo (un rayo por ejemplo) puede modificar la tensin de una lnea conductora dentro de un CI y por tanto, confundir el nivel lgico original. Para no verse afectados adversamente por el ruido, los CI deben tener cierta inmunidad al ruido la cual es definida como la capacidad para tolerar fluctuaciones en la tensin no deseadas en sus entradas sin que cambie el estado de salida Los fabricantes establecen un margen de seguridad para no sobrepasar los valores crticos detensin conocido como MARGEN DE RUIDO.

d) MARGEN DE RUIDO
En la Figura tenemos los valores crticos de las tensiones de entrada y salida de una puerta lgica y los mrgenes de ruido a nivel alto y bajo.

Si la tensin de entrada mnima a nivel alto de una puerta tiene como valor VIHmn, la tensin mnima de salida a nivel alto debe ser igual o superior a VIHmn. Pero para evitar la influencia de ruidos que afecten a la siguiente puerta, no se permitir una tensin de salida inferior a VIHmn ms el margen de ruido a nivel alto (VNIH): VOH mn = VIH mn + VNIH. Para determinar el valor de VOLmx aplicamos el mismo criterio pero utilizando el margen de ruido a nivel bajo (VNIL): VOLmx = VILmx - VNIL. Margen de ruido a nivel bajo (VNIL): VNIL = VILmx - VOLmx Margen de ruido a nivel alto (VNIH): VNIH = VOH mn - VIH mn Los mrgenes de ruido son los mismos en ambos estados y dependen de VDD. En VDD = 5 V, los mrgenes de ruido son 1.5 V. Observamos una mayor inmunidad al ruido que las TTL, siendo CMOS una atractiva alternativa para aplicaciones que estn expuestas a un medio con mucho ruido. Evidentemente, los mrgenes ruido pueden mejorarse utilizando un valor mayor de VDD a expensas de un mayor consumo de potencia debido al mayor voltaje de alimentacin. Supongamos que trabajamos a un nivel bajo de VOL = 0.4 V con VIL mx = 0.8 V. En estas condiciones tendremos un margen de ruido para nivel bajo de: VNIL = 0.8 0.4 = 0.4

e) DISIPACION DE POTENCIA
La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir. Tal y como se sabe, uno de los principales motivos del empleo de la lgica CMOS es su muy bajo consumo de potencia. Cuando un circuito lgico CMOS se encuentra en esttico (sin cambiar) o en reposo, su disipacin de potencia es extremadamente baja, aumentando conforme aumenta la velocidad de conmutacin.

Esto lo podemos observar examinando cada uno de los circuitos de las Figuras 2(a), 3(a) y 4(a),:

Independientemente del estado de la salida, hay una muy alta resistencia entre el terminal VDD y masa, debido a que siempre hay un. MOSFET apagado en la trayectoria de la corriente. Por este motivo, se produce una disipacin de potencia dc tpica del CMOS de slo 2.5 nW por compuerta cuando VDD = 5V; an en VDD = 10 aumentara slo 10 nW. Con estos valores de PD (Disipacin de potencia) es fcil observar por qu la familia CMOS se usa ampliamente en aplicaciones donde el consumo de potencia es de inters primordial.

f) RETARDO DE PROPAGACION
Cuando una seal digital pasa a travs de un circuito lgico, siempre experimenta un retardo temporal llamado tiempo de retardo de propagacin. Este tiempo es muy importante porque limita la frecuencia mxima a la que es posible trabajar.

Existen dos tiempos de retardo de propagacin (ver figura) 1. PLH (tiempo de propagacin de bajo a alto): es el tiempo entre un determinado punto del impulso de entrada y el correspondiente impulso de salida, cuando la salida cambia de 0 a 1. 2. PHL (tiempo de propagacin de alto a bajo): es el tiempo entre un determinado punto del impulso de entrada y el correspondiente impulso de salida, cuando la salida cambia de 1 a 0.

g) PRODUCTO VELOCIDAD-POTENCIA
El parmetro SPP , por sus siglas en ingls Speed-Power Product, es el producto del retardo de propagacin por la disipacin de potencia. Sirve para comparar distintas series de dispositivos lgicos, es por tanto una energa y se expresa en Jules. Cuanto menor sea el SPP mejores caractersticas presentar el dispositivo. Esta medida es slo til en CMOS ya que es la nica familia lgica cuyo consumo depende de la velocidad (frecuencia) de operacin. En TTL este producto es constante respecto de la velocidad. Si se indica es para poder comparar CMOS y TTL. El producto velocidad-potencia se mide tpicamente en pico-Julios (pJ). Para puertas TTL estndar 100kHz el SPP es de 90 pJ mientras que para el CMOS es de 5pJ.

h) Fan in y Fan out

Abanicos de entrada (fan-in) y de salida (fan-out). La familia TTL utiliza a dos parmetros para determinar cuntos dispositivos TTL se pueden conectar entre s. Estos parmetros se denominan abanico de entrada (fan-out).

El fain-in mide el efecto de carga que presenta una entrada a una salida. Cada entrada de un circuito TTL estndar se comporta como una fuente de corriente capaz de suministrar 1.8 mA. A este valor de corriente se le asigna un fan-in de 1. El fan-out mide la capacidad de una salida de manejar una o ms entradas. Cada salida de un circuito TTL estndar se comporta como un disipador de corriente capaz de aceptar hasta 18 mA, es decir de manejar hasta 10 entradas TTL estndares. Por tanto, el fan-out de una salida TTL estndar es 10. Existen dispositivos TTL especiales llamados buffers (separadores) y drivers (manejadores) que tienen fan-outs de 30, 50 e incluso 100. Se utilizan en aplicaciones donde una determinada lnea de salida debe manejar al mismo tiempo un gran nmero de lneas de entrada.

Caractersticas representativas de la serie TTL y CMOS

DIFERENCIAS ENTRE LAS FAMILIAS CMOS Y TTL

Las diferencias ms importantes entre ambas familias son: a) En la fabricacin de los circuitos integrados se usan transistores bipolares par el TTL y transistores MOSFET para la tecnologa CMOS b) Los CMOS requieren de mucho menos espacio (rea en el CI) debido a lo compacto de los transistores MOSFET. Adems debido a su alta densidad de integracin, los CMOS estn superando a los CI bipolares en el rea de integracin a gran escala, en LSI - memorias grandes, CI de calculadora, microprocesadores-, as como VLSI. c) Los circuitos integrados CMOS es de menor consumo de potencia que los TTL. d) Los CMOS son ms lentos en cuanto a velocidad de operacin que los TTL. e) Los CMOS tienen una mayor inmunidad al ruido que los TTL. f) Los CMOS presenta un mayor intervalo de voltaje y un factor de carga ms elevado que los TTL.

En resumen podemos decir que: TTL: diseada para una alta velocidad. CMOS: diseada para un bajo consumo. Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor de ambas: Un bajo consumo y una alta velocidad. La familia lgica ECL se encuentra a caballo entre la TTL y la CMOS. Esta familia naci como un intento de conseguir la rapidez de TTL y el bajo consumo de CMOS, pero en raras ocasiones es empleada.

SIMULACIONES
En el software MULTISIM, simulamos el circuito propuesto en la gua del laboratorio

Obtener la curva de transferencia de la puerta NAND a partir del C.I 74LS00

Sea el siguiente circuito lgico

Haciendo uso del simulador obtenemos la siguiente tabla W 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 X 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 0 1 0 1 0 1 0 0 0 0 1 0 1 0 1

Incluso con el simulador podemos reducir la funcion a:

Obtener la curva de transferencia de la puerta mostrada:

Con la ayuda de MULTISIM obtenemos su curva de transferencia

Implementar en el Laboratorio el circuito Lgico mostrado, llenar una tabla de combinaciones y determinar S y C. Contrastar los valores tericos y prcticos
XMM1 J2 4 Key = A J1 5 Key = A 74LS86D J3 7 Key = A 6 74LS00D 3 U10A 74LS00D U9A 2 U11A 74LS00D 9 0 XMM2 U7A 74LS86D 1 0 U8A 8

V1 5V

Con el simulador MULTISIM nuevamente obtenemos la tabla de verdad del circuito digital dado
X 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 Z 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 Cy 0 0 0 1 0 1 1 1

Reduciendo S (salida en el XOR luego en 8) y C (salida en el NAND en 9) S=(X Y Z) C=YZ+X(YZ)

Determine la funcin booleana de salida en el circuito mostrado, indicando la tabla de combinaciones. Verificar en el laboratorio su funcionamiento. Donde X es la entrada mas significativa, siguiendo A,B,C en ese orden. Determine los valores de S y Cv.
XMM1 J2 5 Key = A J1 3 Key = A J3 Key = A J4 8 Key = A 11 74LS86D 4 74LS86D U8A 6 U11A 2 U9A 74LS00D 74LS00D 7 0 U12A 74LS00D 10 XMM2 U10A 1 74LS86D U7A 9

V1 5V

Reduciendo S (salida en el XOR luego en 9) y Cv (salida en el NAND en 6) S=ABC+ABC+AC Cv=XABC+XABC+XABC+XABC+BC

X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

S 0 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1

Cv 0 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1

BIBLIOGRAFA:
http://fr.wikipedia.org/wiki/Transistor-Transistor_logic http://es.wikipedia.org/wiki/Tecnolog%C3%ADa_TTL#Versiones http://fr.wikipedia.org/wiki/Complementary_metal_oxide_semi-conductor http://www.hpca.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/node10.html http://electronica.ugr.es/~amroldan/asignaturas/curso04-05/ftc/pdf/trab_familia_cmos.pdf http://www.uned.es/cabergara/ppropias/Morillo/web_et_dig/04_fam_log_mos/transp_fam_logi_mos.pdf http://www.fileden.com/files/2012/1/28/3256423/Interface%20TTL%20-%20CMOS.pdf http://www.hpca.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/node11.html http://html.rincondelvago.com/electronica-digital_9.html http://www.wisc-online.com/objects/ViewObject.aspx?ID=DIG4703 http://www.hpca.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/node18.html Electrnica digital, Cecilio Blanco Viejo http://www.uhu.es/rafael.lopezahumada/descargas/tema3_fund_0405.pdf http://lc.fie.umich.mx/~jrincon/elec3-cap4.pdf