ITU

Elektronik ve
Haberleme
Mhendislii
Blm


2013

SAYISAL SSTEMLER LABORATUVARI
DENEY FY
Giri


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 0.1

Bu derste kap seviyesindeki uygulamalardan balanarak kombinezonsal ve ardl devrelerin
analiz ve sentezleri yaplacaktr. Ders, BLG231(E) Saysal Devreler dersinin konularn bilmeyi
gerektirmektedir. Derse deney saatleri dnda deneye hazrlanma iin zaman ayrlmas
gerekmektedir.
Deney sresi 2 saattir. Bu srede deneyi tamamlamak gerekmektedir. Deneye hazrlanlm
olmas, deneyi zamannda bitirmek iin nemlidir.
Geerli bir mazeret olmas halinde sadece bir deney iin telafi hakk tannacaktr. Bu
mazeretler T Mazeretlerin Kabul ve Mazeret Snavlarnn Yapl Esaslarnda belirtilmektedir.
http://www.sis.itu.edu.tr/tr/yonetmelik/mazeret_sinavlari.htm Deneye girilmemesi halinde,
deney notu sfr kabul edilecektir.
Deneylere 15 dakikadan ge gelenler deneye katlamaz, deney notu sfr verilir.
Deneylerden nce ksa snav yaplacak ve rencinin deneye hazrlanarak gelip gelmedii
snanacaktr.
Ders, 7 deney (toplam %60) ve 1 final snav (%40) notu ile deerlendirilir. Deney notlar
verilirken deney banda yaplan quiz ile deney srasndaki performans dikkate alnacaktr. Final
snavnda uygulama olmayacak, sorular yazl olarak zlecektir.
Yaplacak deneyler aada belirtilmitir. Deneylerin hangi haftalarda yaplaca Ninovada ilan
edilecektir. Herkes bu takvime uymakla ykmldr.
1. Deney (Kombinezonsal devre analizi)
2. Deney (Kombinezonsal devre sentezi)
3. Deney (MSI kod zcler, oullayclar ve kodlayclar ile kombinezonsal devre sentezi ve analizi)
4. Deney (Toplama, karma ve karlatrma devrelerinin blok yaplar ile tasarm)
5. Deney (Senkron ardl devre analizi)
6. Deney (Senkron ardl devre sentezi)
7. Deney (Asenkron ve senkron sayclar)
Dersin asistanlarnn iletiim bilgileri:
o Ramazan Yenieri, oda: 1109, tel: 3617, yenicerir@itu.edu.tr
o Mehmet Tkel, oda: 1111, tel: 6732, tukel@itu.edu.tr
o zlem zbudak, oda: 1111, tel: 6732, ozbudak@itu.edu.tr
Ders ile ilgili her trl bilgi, kaynaklar, duyurular Ninovada bulunacaktr.
Ders kaynaklar:
o BLG231(E) - Saysal Devreler ders notlar.
o M. Morris Mano, Digital Design, Prentice Hall, 2002.
Deney1
Kombinezonsal Devre Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 1.1

1. Genel Aklamalar
Giri deikenleri x = x1, x2, , xn ve k deikeni z olan bir Boolean fonksiyonu; eer z
knn deeri, x deerlerinin sadece o anki deerlerine bal ve znin nceki deerlerinden tamamen
bamsz ise bir kombinezonsal fonksiyondur. Bir kombinezonsal fonksiyonun devre elemanlar
kullanlarak gereklenmesi sonucu elde edilen devreye, kombinezonsal devre denilir. Kombinezonsal
devrelerin graflar, ynl ve evre iermeyen graflardr (DAG) ve geribesleme balantlar iermez. Bu
yzden kombinezonsal devrelere evrimsiz devreler de denilir.
Kombinezonsal devrelerin analizi, devre tarafndan gereklenen fonksiyonun belirlenmesini ierir.
Saysal devre iinde kullanlan farkl elamanlarn Boolean ifadeleri ile devre iindeki her bir balantnn
Boolean ifadeleri belirlenebilir. Saysal devreler, saysal elemanlarn birlemesinden meydana geldii
iin devrenin k fonksiyonu, Boolean cebri kullanlarak elde edilen ifadelerin yardm ile Boolean
ifadeleri cinsinden belirlenebilir. Bunun yannda iki deerli Boolean cebri, B2={0,1}, saysal devrelerin
tanmlanmasnda kullanlr. Devre iindeki her bir balant, 0 ve 1 deerlerinden birini alabilecek
deiken olarak gsterilir ve devrenin fonksiyonu, devre girilerinin btn olas kombinasyonlarna
karlk devre knn ald deerlerin oluturduu doruluk tablosu ile belirlenebilir. Bylece devre
fonksiyonunun belirlenmesi, Boolean ifadeleri veya doruluk tablosu formunda olabilir. Bir saysal
devre, devrenin kendi fonksiyonunu gerekleyip gereklemediinin belirlendii test aamasnda analiz
edilir. Devrede bir hata olduu belirlendikten sonra hata yerinin bulunmas ve hata dzeltimi
aamalarna geilir. Bunun yannda, verilen iki adet devrenin ayn fonksiyonu gerekletirip
gerekletirmediinin belirlenmesinde devre analizi yntemleri kullanlr.

2. Deney Srasnda Yaplacaklar
2.1. Adm 1
ekil 1de verilen devrenin her bir kapsna ilikin Boolean ifadelerini, devrenin giri deikenleri
cinsinden bulunuz. Bu ekildeki devreyi deney setine kurunuz. Kullanlan btn tmdevrelerin besleme
ve toprak balantlarn yapnz. Devrenin girilerini lojik anahtarlardan alp, devredeki her bir kapnn
kn LEDlere (Light Emitting Diode) balaynz ve
Tablo 1de verilen doruluk tablosunu doldurunuz.


ekil 1: Analizi yaplacak kombinezonsal devre.
Deney1
Kombinezonsal Devre Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 1.2



Tablo 1: ekil 1de verilen devrenin doruluk tablosu.
x3 x2 x1 x0 G1 G2 G3 G4 G5 G6 G7 G8
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

2.2. Adm 2
ekil 2deki devreyi deney setine kurunuz. Kullanlan btn tmdevrelerin besleme ve toprak
balantlarn yapnz. Devrenin girilerini lojik anahtarlardan alp, devre klarn LEDlere balaynz
ve Tablo 2de verilen doruluk tablosunu doldurunuz. Elde edilen doruluk tablosunun yardmyla
devrenizin fonksiyonunu belirleyiniz.

ekil 2: Fonksiyonu belirlenecek kombinezonsal devre.

Deney1
Kombinezonsal Devre Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 1.3



Tablo 2: ekil 2de verilen devrenin doruluk tablosu.
x1 x2 y1 y2 f0 f1 f2
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

3. Malzeme Listesi
Malzeme Adet
7400 NAND tmdevresi 1
7402 NOR tmdevresi 1
7408 AND tmdevresi 1
7432 OR tmdevresi 1
7486 EXOR tmdevresi 1

Deney2
Kombinezonsal Devre Sentezi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 2.1

1. Genel Aklamalar
Bir kombinezonsal devrenin tasarmnda ilk olarak szle tanm ile ifade edilen devre fonksiyonu iin
devrenin x
1
, x
2
, ..., x
n
girileri ile z kna karlk den doruluk tablosu oluturulur. Doruluk
tablosunda x
1
, x
2
, ..., x
n
deikenlerinin btn 2
n
adet giri kombinasyonlarnn oluturduu kme, n-
kp veya n-boyutlu uzay olarak anlr. n-boyutlu uzay iinde birer nokta olan 2
n
adet giri
kombinasyonunun her biri iin z knn deeri, 1 (1-noktas), 0 (0-noktas) veya belirlenmemi (keyfi
noktas) olur. Bir giri kombinasyonu iin kn belirlenmemi olmas, bu giri kombinasyonunun asla
uygulanmayacan ve 0 ya da 1 olabileceini gsterir. Eer bir devrenin k, 1-noktasna karlk
gelen btn giriler iin 1 ve 0-noktasna karlk gelen btn giriler iin 0 ise bu devre, kna ait
olan fonksiyonu gerekler denilir. Kombinezonsal devre sentezinde ama, verilen bir devre
fonksiyonunun gereklenmesidir. Kombinezonsal lojik devre sentez yntemleri genel olarak iki grupta
toplanabilir. Birinci yntem, elde edilen doruluk tablosu yardmyla Quine-McCluskey veya Karnaugh
yntemlerinin uygulanmasyla minimal fonksiyonu bulmaktr. Minimal fonksiyonun bulunmasnda
kullanlacak yntemin hangisi olacana fonksiyon iinde bulunan bamsz deiken saysnn
belirlenmesi sonucu karar verilir. Deiken says, 4-5e kadar olan fonksiyonlarda Karnaugh
ynteminin uygulanmas daha abuk sonuca ulatraca iin tercih edilir. Minimal fonksiyona kar
den devre, iki seviyeli (arpmlar toplam ya da toplamlar arpm) gerekletirilebilecei gibi belirli
bir gecikme sresi gz nne alnarak iki seviyeli devreden daha az devre karmaklna sahip olacak
ekilde ok seviyeli olarak da gereklenebilir. k says birden fazla olan devrelerde ayn zamanda
devre klarna ait olan fonksiyonlar iki seviyeli olarak birlikte indirgenerek devrenin, PLA devre
karmaklnn azaltlmas amalanr. Kombinezonsal devrelerde karmaklk, kap says art giri says
olarak tanmlanr. Ancak, tm kaplarn giri saylar ayn ise devre karmakl sadece kap says ile de
belirlenebilir. Bir kombinezonsal devrenin seviyesi ise, devrenin her bir giriinden her bir kna
uzanan yollarda bulunan maksimum kap eleman saysdr. Kombinezonsal lojik devre sentezinde ikinci
yntem ise szle tanmdan bir algoritma kararak, bu algoritmaya kar den devreyi gereklemektir.
Bu yntem, genellikle deiken says ve/veya keyfi klar fazla olan fonksiyonlarn
gerekletirilmesinde olduka elverilidir. rnek olarak, karlatrc ve kodlayc devreleri bu yntemle
gereklenebilir.
Bu iki kombinezonsal devre sentez yntemi karlatrldnda, ilk yntem iin deiken says
arttnda doruluk tablosunun stel biimde byd grlmektedir. kinci yntemde ise byle bir
sorunla karlalmaz ama szle tanmdan her zaman bir algoritma karabilmek de mmkn
olmamaktadr.
Teorik olarak, kap elemanlar ile devre tasarm gereklenirken kullanlacak kap ve kap giri
saysnn minimalletirilmesi esas alnr. Ancak, uygulamada tmdevreler kullanld iin minimallik
kavram, tmdevre says ile ilikili olmaktadr. Minimal tmdevre saysn salamak iin var olan farkl
yntemlerden biri, ayn tr kap kullanm iin kullanlan ortak kap dnmleridir.
Deney2
Kombinezonsal Devre Sentezi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 2.2

Szle Tanm 1 : BCD saylar, (84-2-1) koduna dntren kombinezonsal devrenin tasarlanmas
istenmektedir. BCDden (84-2-1)e kod dntrc devresi, drt adet bamsz giri, x
3
x
2
x
1
x
0
, (x
3
: En
anlaml bit - Most Significiant Bit: MSB) ve drt adet ktan, 84-2-1, (8 : MSB) olumaktadr. Bu
devrenin giri deikenleri, on tabanndaki saylarn ikili kodlanm halinde iken, klar bu saylarn
(84-2-1) kodundaki karldr. Bir giri kombinasyonunun (84-2-1) kod karl, klarndan her biri 0
veya 1 deerine sahip olan ve bu deerler ile ka ait kodun katsaylar (8 4 -2 1) ile arplp
toplandnda elde edilen sonu, bu giri kombinasyonunun on tabanndaki karl olan deerler
kombinasyonudur. On tabanndaki saylar (0-9) haricinde geriye kalan alt giri kombinasyonu iin
klar, keyfi deerlerini alr. Tablo 1de bu kod dntrcnn doruluk tablosu verilmitir.

Tablo 1 : BCD (84-2-1) kod dntrc doruluk tablosu.
x
3
x
2
x
1
x
0
f
8
f
4
f
-2
f
-1

0 0 0 0 0 0 0 0
0 0 0 1 0 1 1 1
0 0 1 0 0 1 1 0
0 0 1 1 0 1 0 1
0 1 0 0 0 1 0 0
0 1 0 1 1 0 1 1
0 1 1 0 1 0 1 0
0 1 1 1 1 0 0 1
1 0 0 0 1 0 0 0
1 0 0 1 1 1 1 1
10-15 Keyfi

Elde edilen doruluk tablosundaki her bir k iin elde edilen Boolean fonksiyonlar;
f
8
: x
0
x
2
+ x
1
x
2
+ x
1
x
3

(1)
f
4
: x
0
x
2
+ x
1
x
2
+ x
0
x
1
x
2

f
-2
: x
0
x
1
+ x
0
x
1

f
-1
: x
0

eklindedir. Bu k fonksiyonlarnn iki seviyeli arpmlar toplam eklinde AND, OR ve NOT kaplar
kullanlarak gereklenmesi istendiinde 7 adet iki girili AND kaps, 1 adet girili AND kaps, 2 adet
girili OR kaps, 1 adet iki girili OR kaps ve 3 adet NOT kaps ile toplam 6 adet tmdevre
gerekmektedir. Bu fonksiyonlarn ortak bileenlerinin bulunmasna ve ayn tr kaplarn kullanlmasna
dikkat ederek 3 adet tmdevre ile 4 seviyeli olarak tasarlanan devre, ekil 1de verilmitir.
Deney2
Kombinezonsal Devre Sentezi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 2.3


ekil 1: BCDden 84-2-1e kod dntrc devresi

Szle Tanm 2 : Sekiz girili, x
7
x
6
x
5
x
4
x
3
x
2
x
1
x
0
, ve kl, Z
2
Z
1
Z
0
, olan bir indis kodlayc devresi
tasarlanmak istenmektedir. ndis, devre girilerinde yer alan deikenlerden birinin girii lojik 1
deerine ve dierlerinin lojik 0 deerine sahip olmas ile belirlenir ve devrenin k deerleri (Z
2
:
MSB), bu giriin sahip olduu indis deerinin ikili kodlanm halidir. ncelik kodlaycsnn doruluk
tablosu, Tablo 2de verilmitir.

Tablo 2: ndis kodlayc doruluk tablosu
x
7
x
6
x
5
x
4
x
3
x
2
x
1
x
0
Z
2
Z
1
Z
0

0 0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 1 0 0 0 1
0 0 0 0 0 1 0 0 0 1 0
0 0 0 0 1 0 0 0 0 1 1
0 0 0 1 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 1 0 1
0 1 0 0 0 0 0 0 1 1 0
1 0 0 0 0 0 0 0 1 1 1
Dier giri kombinasyonlar Keyfi

ndis kodlayc devresinin tasarm iin 8 deikenli 3 adet indirgenmi fonksiyonu Quine-McCluskey
veya Karnaugh yntemi ile bulmak yerine her bir k fonksiyon deerinin 1 olmas iin hangi giri
deikenlerinin 1 olmas gerektii belirlenerek gereklenen devre, ekil 2de verilmitir.
Deney2
Kombinezonsal Devre Sentezi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 2.4


ekil 2: ndis kodlayc devresi.

Bir Boolean fonksiyonu SSI kap elemanlar (Small Scale Integrated circuits) ile gereklenebildii
gibi ayn zamanda MSI (Medium Scale Integrated circuits), LSI (Large Scale Integrated circuits) ve
VLSI (Very Large Scale Integrated circuits) ailesinden PLD (Programmable Logic Devices) ve PLDlerin
bir uzants olan FPGA (Field Programmable Gate Arrays) ve PLC (Programmable Logic Circuits) gibi
elemanlar ile de gereklenebilir. SSI, MSI, LSI ve VLSI tmdevreler srasyla 1-10, 10-100, 100-1000
ve 1000-... arasnda kap eleman ieren tmdevrelerdir.

2. Deney Srasnda Yaplacaklar
2.1. Adm 1
ekil 1de verilen devreyi deney setine kurunuz. Kullanlan btn tmdevrelerin besleme ve toprak
balantlarn yapnz. Devrenin girilerini lojik anahtarlardan alp devrenin klarn LEDlere
balaynz. Doruluk tablosunda verilen giri kombinasyonlarn uygulayarak devrenizin istenilen
fonksiyonu gerekletirip gerekletirmediini saptayp keyfi giri kombinasyonlarna karlk gelen
klarn deerlerini belirleyiniz.

2.2. Adm 2
ekil 2de verilen devreyi deney setine kurunuz. Kullanlan btn tmdevrelerin besleme ve toprak
balantlarn yapnz. Devrenin girilerini lojik anahtarlardan alp devrenin klarn LEDlere
balaynz. Doruluk tablosunda yer alan giri kombinasyonlarn uygulayarak devrenizin istenilen
fonksiyonu gerekletirip gerekletirmediini saptaynz.

3. Malzeme Listesi
Malzeme Adet
7408 AND tmdevresi 1
7432 OR tmdevresi 2
7486 EXOR tmdevresi 1
Deney3
MSI Kod zcler, oullayclar ve Kodlayclar
ile Kombinezonsal Devre Sentezi ve Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 3.1

1. Genel Aklamalar
Kod zcler (decoder), genellikle n girili 2n kl MSI tmdevrelerdir. Yine de, ikili kodlanm
on tabanndaki saylar (Binary Coded Decimal (BCD) : 0-9) iin 4 girili 10 kl, 4x10, kod zcler
de mevcuttur. Kod zc girilerinin her bir deer kombinasyonu iin bu kombinasyonun on
tabanndaki karl olan k, aktif olurken dier klar aktif deildir. Buna gre, aktif-0 ve aktif-1
kl olarak iki tr kod zc vardr. Aktif-0 kl bir kod zc tmdevresinde, uygulanabilecek her
bir giri kombinasyonuna karlk ilikili k lojik 0 deerine sahip iken, dier klar lojik 1 deerine
sahip olur. (Benzer ekilde aktif-1 kl kod zc tmdevresinde ilikili k lojik 1 deerini alrken,
dier klar lojik 0 deerini alr.) Bylece, her bir k, kod zcnn giri kombinasyonuna ilikin
maksterimini (veya minterimini) oluturur. Bundan dolay, kod zc tmdevreleri ile herhangi bir
Boolean fonksiyonu gereklenebilir. Belirli giri ve k saysna sahip olan kod zc tmdevreleri ile
giri ve k saylar arttrlm kod zc yaplar elde edilebilir.
oullayclar (multiplexer), seilen bir giriteki veriyi, veri hattna aktarrlar. oullama ilemi, ok
sayda bilginin daha az sayda kanal veya hat zerinden iletimidir. Bylece, birden fazla veri, istenen
srada tek bir veri hattndan iletilebilir. Bundan dolay, oullayclar veri toplayc olarak da adlandrlr.
Veri hattnn dier tarafnda veri datc (demultiplexer) kullanlarak birden fazla veri tek bir hat
zerinden zamanda oullama yaplarak iletilebilir. oullayclar, n adet kontrol girii ve 2n adet veri
girii olmak zere toplam n+2n adet girie sahiptir. oullayclarda veri aktarm, n adet kontrol
giriinin yardmyla 2n adet giriteki verinin ka aktarlmas ile salanr. ka aktarlacak olan verinin
bulunduu giri, indisi kontrol giri kombinasyonunun on tabanndaki karl olan giritir. Bylece,
2nx1lik bir oullayc kullanlarak n deikenli bir Boolean fonksiyonu, fonksiyonun ald deerler veri
girilerine, deikenleri ise kontrol girilerine balanarak her bir giri kombinasyonu iin ilgili
kombinasyona ait lojik deerin ka aktarlmas ile gereklenebilir. Belirli giri saysna sahip olan
oullayc tmdevreleri ile giri saylar arttrlm oullayc yaplar elde edilebilir.
Kodlayclar (encoder), 2n adet girie, n adet ka sahiptir. Bu adan kod zcnn yapsna
gre ters bir yapya sahiptir. Girilerinden yalnzca bir tanesi aktif (Aktif-0 girili kodlayc iin sadece
bir tane giri lojik 0 ve dier giriler lojik 1 deerini alr. Aktif-1 girili kodlayc iin sadece bir giri lojik
1 deerini alrken, dier giriler lojik 0 deerini alr.) olduunda, kodlaycnn k, aktif giriin indisinin
iki tabanndaki karldr. rnein aktif-1 8x3 kodlaycsna x7x6x5x4x3x2x1x0 : 00010000 girii
uygulandnda, k deeri olarak (3)
10
= (011)
2
ikili kodu elde edilir. Birden fazla aktif giri varsa,
k tanmszdr. ncelik kodlayclar, girilerinden birden fazlasnn aktif olmasna izin verirken
klarnda ncelikli olan aktif girie ait olan deeri retirler ve dier aktif girileri nemsemezler.
ncelik sralamas, genellikle en byk giri indisinden en kk giri indisine dorudur. ncelikli
kodlayclar, genellikle mikroilemcili sistemlerde kesme (interrupt) kontrol iin kullanlrlar.

Deney3
MSI Kod zcler, oullayclar ve Kodlayclar
ile Kombinezonsal Devre Sentezi ve Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 3.2

2. Deney Srasnda Yaplacaklar
2.1. Adm 1
Tablo 1de doruluk tablosu verilen f
1
ve f
2
fonksiyonlarnn kod zc ve AND kaplar ile
tasarlanmas istenmektedir. Buna gre tasarlanan devre, ekil 1de verilmitir.

Tablo 1 : Kod zc ve oullayclar ile gereklenecek f
1
ve f
2
fonksiyonlarnn doruluk tablosu.
x
2
x
1
x
0
f
1
f
2

0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 0
1 0 0 1 0
1 0 1 1 0
1 1 0 0 1
1 1 1 1 1

ekil 1deki devreyi deney setine kurunuz. Btn tmleik elemanlara besleme ve toprak
balantsn yapnz. Kod zcnn kontrol girilerine uygun lojik deerler balaynz. Bunun iin kod
zcnn katalog bilgisinden yararlannz. Devre girilerini lojik anahtarlardan alp klarn
LEDlerden gzleyerek doruluk tablosunu salayp salamadn gsteriniz.

ekil 1: Tablo 1de verilen f
1
ve f
2
fonksiyonlarnn 74138 kod zcs ile tasarm.


Deney3
MSI Kod zcler, oullayclar ve Kodlayclar
ile Kombinezonsal Devre Sentezi ve Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 3.3

2.2. Adm 2
Tablo 1de doruluk tablosu
verilen f
1
ve f
2
fonksiyonlarnn
oullayclar ile tasarlanmas
istenmektedir. Buna gre
tasarlanan devre, ekil 2de
verilmitir. ekil 2de verilen
devreyi deney setine kurunuz.
Btn tmleik elemanlara
besleme ve toprak balantsn
yapnz. oullaycnn kontrol
girilerine uygun lojik deerler
balaynz. Bunun iin oullaycnn katalog bilgisinden yararlannz. Devrenin girilerini lojik
anahtarlardan alp, klarn LEDlerden gzleyerek doruluk tablosunu salayp salamadn
belirleyiniz.
2.3. Adm 3
ekil 3te aktif-0 kl
74153 kod zc ve aktif-0
girili ve kl 74148 ncelikli
kodlayc tmdevrelerini ieren
devrenin analiz edilmesi
istenmektedir. Bunun iin ekil
3teki devreyi deney setine
kurunuz. Btn tmleik
elemanlarn besleme ve toprak balantlarn yapnz. Devre girilerini lojik anahtarlardan alp, klarn
LEDlere balaynz. Tablo 2de verilen doruluk tablosunu doldurarak devrenin fonksiyonunu
belirleyiniz.
Tablo 2: ekil 3te verilen devrenin doruluk tablosu.
x
2
x
1
x
0
f
1
f
2
f
3

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1


ekil 2: Tablo 1de verilen f
1
ve f
2
fonksiyonlarnn 74153
oullaycs ile tasarm.

ekil 3: Fonksiyonu belirlenecek devre.
Deney3
MSI Kod zcler, oullayclar ve Kodlayclar
ile Kombinezonsal Devre Sentezi ve Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 3.4

3. Malzeme Listesi
Malzeme Adet
7404 NOT tmdevresi 1
7408 AND tmdevresi 1
74138 kod zc tmdevre 1
74148 ncelikli kodlayc tmdevre 1
74153 oullayc tmdevre 1


Deney4
Toplama, karma ve Karlatrma Devrelerinin
Blok Yaplar ile Tasarm


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 4.1

1. Genel Aklamalar
Baz ok deikenli fonksiyonlarn doal yaplarndan dolay, bu fonksiyonlarn blok yaplar
(iterative networks) kullanlarak gereklenmesi daha uygun olur. Buna gre, e bloklar birbirleri ile
uyumlu bir biimde balanarak istenilen giri ve k saysnda devreler oluturulabilir. Bu devreler, bu
tr fonksiyonlarn dier yntemlerle gereklenmesine oranla byk kolaylk salar. Bilindii gibi giri
says arttka fonksiyonun alaca deer-nokta says da stel olarak artmaktadr. Blok yaplarda ise,
sadece birim modl tasarm yaplr ve bu modller birbirlerine balanarak geni lekli devreler
tasarlanabilir. Balantlarn ve yaplarn basitlii nedeniyle bu blok yaplar, zellikle VLSI devrelerde
kullanlmaktadr. rnek olarak toplama, karma, arpma, karlatrma ve benzeri devreler, blok
yaplar kullanlarak tasarlanr.
Bir toplama devresinin en basit blok yaps, yar toplayc devresidir. Yar toplayc devresinin iki
adet girii, A ve B, ve iki adet k, E ve T, vardr. A ve B toplanacak iki biti gsterirken T k,
toplam, E k ise bu toplam sonucunda oluan eldeyi gsterir. ekil 1de yar toplayc devresinin
doruluk tablosu ve kap elemanlar ile tasarm verilmitir.


ekil 1: Yar toplayc doruluk tablosu ve devresi.

Bir bitten daha fazla bit ieren saylarn toplama ileminde, bitlerin toplamnda ortaya kan elde
bitlerini gz nne almak gerekir. Yar toplayclar kullanlarak tasarlanan tam toplayc devresi ve
doruluk tablosu, ekil 2de verilmitir. Tam toplayclar, 3 girili 2 kl bloklardr. Yar toplayclardan
farkl olarak elde giriinin de blok yapsna katlmasyla aritmetik toplama ilemini gerekleyecek
modller elde edilmektedir. Elde klarnn dk anlaml bitlerden yksek anlaml bitlere ekil 3teki
gibi aktarlmasyla n-bitlik paralel toplayc elde edilir. n-bitlik paralel toplama devresinde, toplam
sonucunun olumas iin n. tam toplayc blou, n-1 adet tam toplayc blounun oluturduu elde bitini
beklediinden dolay yava alr. stenmeyen bu durumu engellemek iin paralel toplama devreleri,
ngrl elde reteci (look ahead carry) toplama devreleri ile tasarlanr.

Deney4
Toplama, karma ve Karlatrma Devrelerinin
Blok Yaplar ile Tasarm


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 4.2


ekil 2: Tam toplayc doruluk tablosu ve devresi.


ekil 3: n-bitlik paralel toplayc yaps.

Toplama devreleri ile tabana veya tabann 1 eksiine tmleme yntemleri kullanlarak karma
ilemi gereklenebilir. Saysal sistemlerde genellikle taban olarak 2 kullanldndan ikiye veya bire
tmleme kullanlarak karma ilemi gerekletirilir. kiye tmleme, 2 tabannda, basamak says n olan
bir B saysnn B
2
= 2
n
B eklindeki ifadesidir. ki say birbirinden karlaca zaman karlan saynn
ikiye tmleyeni ile eksilen say toplanr. Bylece, T = A + B
2
toplam, A + 2
n
B = 2
n
+(AB)
ifadesine eit olur. Buna gre,
i) AB ise T = 1XXX...X biiminde n+1 hanelidir ve 1 atldnda (2
n
ifadesi toplamdan karlyor)
A-B elde edilir.
ii) A<B ise T = 2
n
+ (AB) = 2
n
(BA) toplam n hanelidir (sonu negatiftir), bu durumda
toplam, (BA) saysnn 2 tabanna tmlenmii olur. Bir saynn 2ye tmlemesinin 2ye tmlemesi, bu
saynn kendisine eit olacandan dolay T toplamnn 2 tabanna tmlemesini (T
2
) alarak (BA) says
elde edilmi olur. (AB) fark ise elde edilen saynn negatifidir. Benzer ekilde bire tmleme ile
karma ilemi gereklenebilir. ekil 4te 4-bitlik paralel toplayc tmdevresi, 74283, kullanlarak topla
ve kar kontrol girileri ile toplama ve ikiye tmleme ile karma ilemini gerekleyen devre verilmitir.

Deney4
Toplama, karma ve Karlatrma Devrelerinin
Blok Yaplar ile Tasarm


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 4.3


ekil 4: 74283 tmdevresi ile tasarlanan toplama/karma devresi.

ki saynn birbirine gre byk, kk veya eit olduunu gsteren devrelere karlatrma
devreleri denir. Karlatrma ilemi en yksek anlaml bitten veya en dk anlaml bitten balanarak
tekrarlamal olarak yaplabilir. ekil 5te verildii gibi bir bitlik karlatrc birim modllerinin birbirlerine
kaskad balanmas ile n-bitlik karlatrc devresi gereklenebilir.

ekil 5: En anlaml bitten balanarak n-bitlik iki saynn karlatrlmas iin kullanlan tekrarlamal yap

Karlatrma ilemi n. karlatrma birim modlne (A>B)
i
= 0, (A=B)
i
= 1 ve (A<B)
i
= 0 n
uygulanmas ile balar. Karlatrma devresinin birim modl, iki temel yapdan oluur. Birinci temel
yap, iki giriine,
i
A ve
i
B , gelen bitleri karlatrarak a
i
:
i
A >
i
B b
i
:
i
A <
i
B ve c
i
:
i
A =
i
B klarn
reten yapdr. kinci temel yap ise A ve B saylarnn (n-1). bitten (i+1). bite kadar olan bitlerin
karlatrlmas sonucunda elde edilen f
i+1
, g
i+1
, h
i+1
girileri ve birinci temel yapdan gelen a
i
, b
i
, c
i

girileri ile bir sonraki birim modle A ve B saylarnn (n-1). bitten i. bite kadar olan bitlerin
karlatrma sonucunu, f
i
, g
i
, h
i
, veren yapdr. ekil 6da karlatrma birim modlnn yaplar
gsterilmitir.
Deney4
Toplama, karma ve Karlatrma Devrelerinin
Blok Yaplar ile Tasarm


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 4.4


ekil 6: Karlatrma devresi birim modlnn bloklarla gsterilimi.

Birinci temel yapda a
i
, b
i
ve c
i
klarna ilikin ifadeler u ekildedir :

=
=

<
=

>
=
halde aksi
B A eger
c
halde aksi
B A eger
b
halde aksi
B A eger
a
i i
i
i i
i
i i
i
0
1
0
1
0
1

Eer
i
A >
i
B ise
i
A =1,
i
B =0dr. Yani a
i
=
i
A .
__
i
B olur. i = 0, 1, 2, ..., (n-1)
Eer
i
A <
i
B ise
i
A =0,
i
B =1dir. Yani b
i
=
__
i
A .
i
B olur. i = 0, 1, 2, ..., (n-1)
Eer
i
A =
i
B ise
i
A =0,
i
B =0dr veya
i
A =1,
i
B =1dir.
Yani c
i
=
__
i
A .
__
i
B +
i
A .
i
B =
i i
B A =
i i
b a + olur. i = 0, 1, 2, ..., (n-1)

kinci yapda f
i
, g
i
ve h
i
klarna ilikin ifadeler ise u ekildedir :
f
i
, (n-1). bitten i. bite kadar olan bitlerin gsterdii saylardan
1 n
A
2 n
A ...
i
A >
1 n
B
2 n
B ...
i
B ise 1,
g
i
, (n-1). bitten i. bite kadar olan bitlerin gsterdii saylardan
1 n
A
2 n
A ...
i
A =
1 n
B
2 n
B ...
i
B ise 1,
h
i
, (n-1). bitten i. bite kadar olan bitlerin gsterdii saylardan
1 n
A
2 n
A ...
i
A <
1 n
B
2 n
B ...
i
B ise 1
deerini almaktadr.

f
i
= 1 olmas iin f
i+1
= 1 veya g
i+1
= 1 ve a
i
= 1 olmas gerekir. f
i
= f
i+1
+ g
i+1
.a
i

g
i
= 1 olmas iin g
i+1
= 1 ve c
i
= 1 olmas gerekir. g
i
= g
i+1
.c
i
h
i
= 1 olmas iin h
i+1
= 1 veya g
i+1
= 1 ve b
i
= 1 olmas gerekir. h
i
= h
i+1
+ g
i+1
.b
i
olur.

Yukarda verilen ifadeler ile karlatrma devresinin birim modlnn kap elemanlar kullanlarak
tasarm, ekil 7de verilmitir. Ayrca drt bitlik karlatrma devresi olarak 7485 tmdevresi
bulunmaktadr.
Deney4
Toplama, karma ve Karlatrma Devrelerinin
Blok Yaplar ile Tasarm


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 4.5


ekil 7: Karlatrma devresi birim modlnn lojik kaplarla gereklenmesi.

2. Deney Srasnda Yaplacaklar
2.1. Adm 1
Deney ncesi hazrladnz 2-bitlik paralel toplayc devrenizi deney setine kurunuz. Devrenizde
bulunan btn tmdevrelerin besleme ve toprak balantsn yapnz. Devrenizin girilerini lojik
anahtarlardan alp klarn LEDlere balayarak devrenizin istenilen ilevi gerekletirip
gerekletirmediini saptaynz.
2.2. Adm 2
ekil 4te verilen devreyi deney setine kurunuz. Devrede bulunan btn tmdevrelerin besleme ve
toprak balantsn yapnz. Devrenin girilerini lojik anahtarlardan alp klarn LEDlere balayarak
Tablo 1i doldurunuz.

Tablo 1: Toplama ve karma devresi sonu tablosu.
T/ A B A
3
A
2
A
1
A
0
B
3
B
2
B
1
B
0
C
4
S
3
S
2
S
1
S
0

0 8 7
0 11 12
0 3 4
1 1 5
1 6 6
1 14 9

Deney4
Toplama, karma ve Karlatrma Devrelerinin
Blok Yaplar ile Tasarm


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 4.6

2.3. Adm 3
7485 tmdevresini deney setine yerletiriniz. Tmdevrenin girilerini lojik anahtarlardan alp
gerekli tm balantlar yaptktan sonra klar LEDlere balaynz ve Tablo 2yi doldurunuz.
Tablo 2: Karlatrma devresi sonu tablosu.
A B A
3
A
2
A
1
A
0
B
3
B
2
B
1
B
0
A=B A>B A<B
8 3
4 4
12 15
2 13
11 11
10 0

3. Malzeme Listesi
Malzeme Adet
7408 AND tmdevresi 1
7432 OR tmdevresi 1
7485 4-bit karlatrc tmdevre 1
7486 EXOR tmdevresi 1
74283 4-bit paralel toplayc tmdevre 1


Deney5
Senkron Ardl Devre Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 5.1

1. Genel Aklamalar
Kombinezonsal devrelerin klar, sadece o andaki giri deerlerine bal iken ardl devrelerin
klar, o andaki giri deerlerine ve durumlara baldr. Dolaysyla, ardl devreler (makine),
kombinezonsal devrelerden farkl olarak gemi durumlar saklayan bellek elemanlar ierirler. k
trlerine gre Mealy ve Moore olmak zere iki tip ardl devre vardr. Mealy tipi ardl devrede klar,
o andaki girilere ve durumlara baldr. Moore tipi ardl devrede ise klar yalnzca o andaki
durumlara baldr. Bu durum srasyla ekil 1de gsterilmitir.


ekil 1: a) Mealy tipi ardl devre modeli, b) Moore tipi ardl devre modeli.

Ardl devreler, osilatrl olup olmamalarna gre asenkron ve senkron olmak zere ikiye ayrlrlar.
Asenkron ardl devrelerde merkezi saat yoktur ve durum geileri, giri deerlerinin deimesi ile
salanr. Senkron ardl devrelerde ise, periyodik saat darbeleri reten bir merkezi saat vardr ve bu
merkezi saat, btn bellek elemanlarnn saat girilerine balanmtr. Devre, sadece saat tarafndan
tetiklendiinde durumunu deitirir ve yeni durum, devrenin tetiklendii andaki girilere ve duruma
baldr. Dier saat darbesi gelene kadar devre durumunu korur. Eer senkron ardl devrede
kullanlmayan durumlar varsa ve devre bu durumlardan birine gittiinde kullanlan durumlara geri
dnemiyorsa, devrenin kilitlenen trden olduu belirtilir.
Deney5
Senkron Ardl Devre Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 5.2

Bir senkron ardl devrenin analiz aamalar genel olarak u ekildedir:
Verilen devre yardmyla bellek elemanlarnn giri ve ardl devrenin k fonksiyonlar, o
anki durum ve ardl devrenin giri deikenleri cinsinden belirlenir.
Bellek elemanlarnn giri fonksiyonlar ve tanm bantlar kullanlarak devrenin durum
denklemleri elde edilir. Durum denklemleri, bir sonraki durumlar belirleyen ifadelerdir.
Bellek elemanlarnn tanm bantlar, Q
+
=JQ+KQ, Q
+
=D, Q
+
=S+RQ ve Q
+
=TQ+TQ
eklindedir.
Elde edilen durum denklemleri ve ardl devrenin k fonksiyonlar ile durum tablosu
veya durum diyagram oluturulur.

Senkron ardl devrelerde, balang durumu ve giri dizisi verildiinde, bir sonraki durumlarn ve
klarn zamana gre deiimini gsteren diyagramlara zaman diyagram denir. Fiziksel olarak bir
senkron ardl devrenin girileri saat iaretinin tetiklenmesiyle ayn anda deitirilemeyecei iin
giriler, saat iaretinin tetiklenmesinden, yani istenen durumlarn salanmasndan ancak bir sre sonra
deitirilebilir. Mealy tipi devrede klar, o andaki girilere de bal olduu iin bu sre ierisinde
devre klarnda istenmeyen deerler grlebilir. Bu srece, kritik zaman aral denir. Bu zaman
aralnda devrenin klar hataldr. Hatal klar, zararl veya zararsz olarak ikiye ayrlr. Hatal
klar ayn zamanda kendi ilerinde, hatal kn 0 veya 1 deerine sahip olmasna gre ikiye ayrlr.
Kritik zaman aral ncesi, kritik zaman aral ve kritik zaman aral sonrasnda kta srekli bir
deiim, 010 veya 101 deiimi varsa, bu kn srasyla hatal zararl 1 veya 0 deerine sahip olduu
belirtilir. Dier durumlarda k, hatal zararszdr. Moore tipi makinelerde ise bu tr hatal klar sz
konusu deildir. Mealy tipi makinelerde hatal klardan kurtulmak iin eitli yntemler vardr. Bu
yntemlerden biri, Mealy tipi makinenin gerekledii fonksiyonu, durum saysnn artmasn gz nne
alarak Moore makineleri ile gereklemektir. ekil 2de zararl ve zararsz klar gsterilmektedir ve
durum geilerinin saat iaretinin ykselen kenarnda olduu kabul edilmitir.
Deney5
Senkron Ardl Devre Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 5.3


ekil 2: Zararl ve zararsz hatal klarn zaman diyagram zerinde gsterimi.

Bu deneyde analizi yaplacak Mealy makinesine ilikin devre emas, ekil 3te verilmitir.

ekil 3: Analizi yaplacak senkron ardl devre.

Teorik olarak, SSI elemanlar ile sentez yaparken kullanlacak kap says ve kap giri yelpaze says
ile bellek eleman saysnn minimalletirilmesi esas alnr. Ancak uygulamada, tmleik devreler
kullanldndan minimallik kavram, tmleik devre says ile ilikili olmaktadr. ekil 3te verilen devre
iin toplam 6 adet tmleik devre gerekirken ortak bileenler iin ortak yaplar kullanarak ve ayn tr
kap dnm yaparak NAND ve EXOR kaplar ile tasarlanan ekil 4teki devre iin toplam 3 adet
tmleik devre gerekmektedir.
Deney5
Senkron Ardl Devre Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 5.4


ekil 4: ekil 3te verilen devrenin NAND ve EXOR kaplar ile tasarm.

ekil 3teki devre yardmyla bellek elemanlarnn giri fonksiyonlar ve k fonksiyonu
D
1
= Q
1
.Q
2
+ x.Q
2
+ x.Q
2
D
2
= x.Q
2
+ Q
1
.Q
2
+ Q
1
.Q
2
z = x Q
2
(1)
olarak belirlenir. D tipi bellek elemannn tanm bantsn kullanarak durum denklemleri;
Q
+1
= Q
1
.Q
2
+ x.Q
2
+ x.Q
2
Q
+2
= x.Q
2
+ Q
1
.Q
2
+ Q
1
.Q
2
(2)
olarak bulunur. Tm giri ve durum kombinasyonlar iin bir sonraki durumlar ve devrenin kn
ieren durum tablosu Tablo 1de verilmitir.

Tablo 1: ekil 4te verilen senkron ardl devrenin durum tablosu.
x Q
1
Q
2
Q
+1
Q
+2
z
0 0 0 0 1 1
0 0 1 1 1 0
0 1 0 1 0 1
0 1 1 1 1 0
1 0 0 1 1 0
1 0 1 0 0 1
1 1 0 1 0 0
1 1 1 0 1 1

2. Deney Srasnda Yaplacaklar
2.1. Adm 1
ekil 4te verilen devreyi deney setine kurunuz. Btn tmleik elemanlara besleme ve toprak
balantlarn yapnz. Devre giriini, lojik anahtardan aldktan sonra, istediiniz balang durumunu
elde edebilmek iin bellek elemanlarnn preset ve clear girilerini lojik anahtarlara balayarak bellek
elemanlarnn saat girilerini, ortak debounce pushbuttondan alnz. Bellek elemanlarnn ve devrenin
klarn LEDlere balaynz. Kurduunuz devrenin durum diyagramna gre alp almadn,
bellek elemanlarnn clear ve preset girilerini kullanarak ve bellek elemanlarnn ve devrenin klarn
LEDlerden gzleyerek saptaynz.
Deney5
Senkron Ardl Devre Analizi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 5.5

2.2. Adm 2
Q
1
Q
2
= 00 balang durumu iin zaman diyagramlarn tamamlaynz. Oluacak hatal klarn
trlerini belirleyiniz.

2.3. Adm 3
Q
1
Q
2
= 11 balang durumu iin zaman diyagramlarn tamamlaynz. Oluacak hatal klarn
trlerini belirleyiniz.


3. Malzeme Listesi
Malzeme Adet
7400 NAND tmdevresi 1
7474 D bellek tmdevresi 1
7486 EXOR tmdevresi 1


Deney6
Senkron Ardl Devre Sentezi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 6.1

1. Genel Aklamalar
Ardl devrelerin tasarm iin eitli yntemler vardr. Aada bu yntemlerden birinin aamalar
verilmitir. Buna gre;
1. Ardl fonksiyonun szle tanmndan durum diyagramnn elde edilmesi.
2. Elde edilen durum diyagramnn indirgenmesi (state reduction).
3. Durum kodlamas (state assignment).
4. Durum tablosunun oluturulmas.
5. Ardl devrenin tasarmnda kullanlacak bellek elemanlarnn seimi.
6. Ardl devrenin uyarma tablosunun oluturulmas ve bellek elemanlarnn ters tanm
bantlar ile bellek elemanlarnn giri ve ardl devrenin k fonksiyonlarnn elde
edilmesi.
7. Ardl devrenin gereklenmesi.

Szle Tanm: bitlik ift elenik bit reticisinin (even parity generator) ardl devre elemanlar ile
tasarlanmas istenmektedir. Ardl devrenin bir adet seri x girii ve bu giriten bit alndnda, bu
bitlerin iindeki bir says tek ise 1, ift ise 0 deerine ve ara durumlarda 0 deerine sahip olan bir adet
Z k vardr. bit alndktan ve buna gre k retildikten sonra tekrar yeni giri dizisinin balang
bitinin beklendii duruma geri dnlecektir. Verilen szle tanm ile ardl fonksiyonun durum
diyagram, ekil 1de verilmitir.














ekil 1: bitlik ift elenik reticisi durum diyagram.

A/
0
B/
0
C/
0
D/
0
E/
0
F/
0
G/
1
1 0
0
0
0
0
1 1
1 1
0
1
0
1
Deney6
Senkron Ardl Devre Sentezi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 6.2

Durum indirgeme aamasnda e durumlara rastlanmaz. Durum kodlamas aamasnda ise ekil
8.1de verilen durum diyagramndaki durumlar, A : 000, B : 010, C : 011, D : 110, E : 111, F : 100 ve
G : 101 olarak kodlanmtr. Bu kodlamaya gre oluan durum ve uyarma tablolar, ekil 2de
verilmitir.

ekil 2: Senkron ardl devrenin durum ve uyarma tablolar.

Ardl devrenin tasarmnda kullanlacak bellek elemanlar iin JK bellek eleman seilmitir. JK
bellek elemannn ters tanm bants ve devrenin uyarma tablosu yardmyla bellek elemanlarnn giri
fonksiyonlar, J
1
: Q
2
, K
1
: Q
2
, J
2
: Q
1
, K
2
: Q
1
, J
3
: x.Q
1
+ x.Q
2
, K
3
: x + Q
2
ve devrenin k
fonksiyonu, Z : Q
2
.Q
3
eklinde belirlenir. Bu fonksiyonlarn NAND kaplar ile gereklenmesi sonucu
oluan devre, ekil 3te verilmitir.

ekil 3: NAND kaplar ve JK bellek elemanlar ile ift elenik bit reticisi.
Deney6
Senkron Ardl Devre Sentezi


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 6.3

2. Deney Srasnda Yaplacaklar
2.1. Adm 1
ekil 3te verilen devreyi deney setine kurunuz. Kullanlan btn tmdevrelerin besleme ve toprak
balantsn yapnz. Devrenizin x giriini lojik anahtardan alrken CLK giriini debounce pushbuttondan
alnz. Bellek elemanlarnn Preset ve Clear girilerini balang durumlarn ayarlayabilmek iin lojik
anahtarlara balaynz. Devrenizin kn ve bellek elemanlarnn klarn LEDlere balayarak
devrenizin durum tablosunu salayp salamadn gsteriniz.
2.2. Adm 2
000 durumundan balayarak her saat darbesinin den kenarndan nce bir bit gnderecek ekilde
x giriine 0101000111010100101 dizisini (ilk bit 1) uygulayp k dizisini belirleyiniz.

3. Malzeme Listesi
Malzeme Adet
7400 NAND tmdevresi 2
7476 JK bellek tmdevresi 2

Deney7
Asenkron ve Senkron Sayclar


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 7.1

1. Genel Aklamalar
En az bir durum dizisini tekrar eden ardl devrelere sayc denir. Sayclar, eitli durum dizilerini
tekrar edebilir. Buna gre sayclar, ileri, geri, ileri/geri, programlanabilir, ikili kodda, BCD, Gray gibi
eitli trlerde olabilir. Sayclar, bellek elemanlarnn tetiklenmesine gre asenkron ve senkron olarak
ikiye ayrlr. Asenkron sayclarda, bir bellek eleman kendinden daha dk anlaml ilk bellek
elemannn k ile tetiklenir. En dk anlaml bellek eleman ise uygulanan darbeler (veya saat) ile
tetiklenir. ekil 1de modlo 16 (2
4
) asenkron ileri saycs verilmitir.


ekil 1: 4-bitlik asenkron ileri sayc devresi.

ekil 1de verilen devredeki J-K bellek elemanlar den kenar tetiklemelidir ve tm J ve K
girilerine lojik 1 deeri atanmtr. Bylece J-K bellek eleman klarnn, (Q) bir nceki klarnn
tmleyeni olmas salanmtr. Asenkron saycnn zaman diyagram, ekil 2de verilmitir.


ekil 2: 4-bitlik asenkron ileri saycnn zaman diyagram.

Asenkron sayc tmdevresi olarak 7493 tmdevresi rnek gsterilebilir. 7493 tmdevresi, 4-bitlik
bir asenkron saycdr. Bu tmdevrenin kontrol girii olarak 2 adet reset girii, RO1, RO2, iki adet saat
girii, CKA, CKB ve drt adet k, QD, QC, QB ve QA (MSB : QD) vardr. RO1 ve RO2 reset girilerinin
Deney7
Asenkron ve Senkron Sayclar


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 7.2

her ikisi de lojik 1 deerinde aktiftir ve bu iki kontrol girii lojik 1 deerine sahip olduunda klar,
lojik 0 deerini alrlar, yani sayc sfrlanr. Reset girileri aktif deil iken QA k, CKBye
balandnda 7493 tmdevresi modlo 16 sayar. Bu durum, ekil 3ada gsterilmitir. ekil 3bde,
7493 tmdevresi ve bir AND kaps ile tasarlanan BCD saycs verilmitir. Buna gre BCD sayc
gereklenirken klar 1010 (QD ve QB lojik 1) olduunda AND kapsnn k, lojik 1 olacak ve reset
girileri, tmdevrenin klarn sfrlayacak ve sayma ilemi devam edecektir.


ekil 3: a) 7493 tmdevresi ile modlo 16 sayc, b) 7493 tmdevresi ile BCD sayc.

ekil 3bde verilen BCD sayc birim blou ile elde edilen 0-99 saycs ekil 4te verilmitir.


ekil 4: ekil 9.3bde verilen BCD sayc yardmyla gereklenen 0-99 sayc.

Senkron sayclarda ise merkezi bir saat btn bellek elemanlarn ayn anda tetikler. Bu yzden
senkron sayclar, asenkron sayclara gre daha hzldr. ekil 5te 4-bitlik senkron ileri sayc devresi
verilmitir.
Deney7
Asenkron ve Senkron Sayclar


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 7.3


ekil 5: 4-bitlik senkron ileri sayc.

ekil 5te verilen devre yardmyla tasarlanan 4-bitlik ileri/geri sayc devresi ekil 6da gsterilmitir.

ekil 6: 4-bitlik senkron ileri/geri sayc.

leri/geri sayma yetenekleri yannda senkron sayclara paralel ykleme yetenei kazandrlarak
saycnn istenilen saydan balayarak saymas salanabilir. 74161, paralel yklemeli bir sayc
tmdevresidir. ENableP (ENP), ENableT (ENT), Load ve Clear olmak zere drt adet kontrol girii, saat
girii ve drt bitlik paralel girii ile drt bitlik paralel k ve bir bitlik elde k vardr. Clear ve Load
lojik 0da, ENP ve ENT ise lojik 1de aktiftir. Clear girii, tmdevrenin paralel klarna lojik 0 deerini
yklemek, Load girii ise paralel giriteki deeri yklemek iin kullanlrken ENP ve ENT kontrol girileri
sayma ilemini durdurmak veya devam ettirmek amacyla kullanlr. ekil 7de 74161 tmdevresi ile
tasarlanan sayc rnekleri verilmitir.
Deney7
Asenkron ve Senkron Sayclar


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 7.4


ekil 7: a) BCD sayc, b) 8-15 aras sayc, c) 3-12 aras sayc.

Sayclar genelde, bir olayn gerekleme saysnn saptanmasnda veya saysal bir sistemde
ilemleri denetlemekte kullanlan zamanlama iaretlerinin elde edilmesinde kullanlr. Bu uygulamalar,
frekans blme, bilgi saklama, darbe sayma gibi uygulamalar olabilir.

2. Deney Srasnda Yaplacaklar
2.1. Adm 1
ekil 1de verilen devreyi deney setine kurunuz. Tmdevrelerin gerekli btn balantlarn yapnz.
Bellek elemanlarnn saat giriini 1Hzlik TTL dalga iaretinden alnz. Bellek elemanlarnn girilerine
uygun deerleri verdikten sonra klar LEDlerden gzleyerek devrenizin istenilen ilevi gerekleyip
gereklemediini saptaynz.
2.2. Adm 2
ekil 3bdeki devreyi deney setine kurunuz. Tmdevrenin gerekli btn balantlarn yapnz. Saat
iaret giriini, 1Hzlik TTL dalga iaretinden alnz. Tmdevrenin klarn LEDlerden gzleyerek
devrenizin istenilen ilevi gerekleyip gereklemediini saptaynz.
2.3. Adm 3
ekil 5te verilen devreyi deney setine kurunuz. Tmdevrelerin gerekli btn balantlarn yapnz.
Bellek elemanlarnn saat giriini 1Hzlik TTL dalga iaretinden alnz. Bellek elemanlarnn klarn
LEDlerden gzleyerek devrenizin istenilen ilevi gerekleyip gereklemediini saptaynz.
2.4. Adm 4
ekil 7a,b,cde verilen devreleri deney setine srasyla kurunuz. Tmdevrelerin gerekli btn
balantlarn yapnz. Saat iareti giriini 1Hzlik TTL dalga iaretinden alnz. Tmdevrenin klarn
LEDlerden gzleyerek devrenizin istenilen ilevi gerekleyip gereklemediini saptaynz.




Deney7
Asenkron ve Senkron Sayclar


T Elektronik ve Haberleme Mhendislii Program Saysal Sistemler Laboratuvar Deney Fy 7.5

3. Malzeme Listesi
Malzeme Adet
7400 NAND tmdevresi 1
7408 AND tmdevresi 1
7476 JK bellek tmdevresi 2
7493 asenkron sayc tmdevresi 2
74161 senkron sayc tmdevresi 1