YILDIZ TEKNK NVERSTES ELEKTRK-ELEKTRONK FAKLTES ELEKTRONK VE HABERLEME MHENDSL BLM

BTRME PROJES

MKRODENETLEYCL DJTAL OSLOSKOP VE BODE DYAGRAMI ZC

Proje Danman : Prof.Dr.Herman Sedef

renci: 05014015 Fatih Sad

stanbul, 2009

II

NDEKLER Sayfa SEMBOL LSTES ..................................................................................................... iv KISALTMA LSTES.................................................................................................. v EKL LSTES .......................................................................................................... vi TABLO LSTES ...................................................................................................... viii NSZ ....................................................................................................................... ix ZET ........................................................................................................................... x ABSTRACT .............................................................................................................. xiii 1.GR .................................................................................................... 1 2. ELEKTRKSEL ARETLERN ELDE EDLMES VE SAYISALLATIRILMASI ........................................................................................ 3 2.1 Enstrumantasyon Ykselteleri.............................................................................. 4 2.2 Elektriksel aretlerin Saysallatrlmas ............................................................... 5 2.3 rnekleme Teoremi ............................................................................................... 6 3. PROJEDE GEREKLETRLECEK CHAZLARIN TEMEL ALIMA PRENSPLER.............................................................................................................8 3.1 Osiloskop Cihaznn Temel alma Prensibi ....................................................... 8 3.2 Bode Diyagram izici Cihaznn Temel alma Prensibi................................. 10 4. PROJE KAPSAMINDA TASARLANAN SSTEMN DONANIMSAL VE YAZILIMSAL TASARIMI ....................................................................................... 12 4.1 Proje Kapsamnda Tasarlanan Sistemin Donanmsal Ksmnn Tasarm ........... 12 4.1.1 lm Ular, AC/DC Kuplaj Ve Giri Enstrumantasyon Ykselteci ............. 13 4.1.2 Kazanc Ayarlanabilen Ykselte ve ADC Girii Uygunlatrma Blm ...... 15 4.1.3 Frekans ve k Genlii Ayarlanabilen Osilatr Blm .............................. 17 4.1.4 Tetikleme ve Faz Alglama slemleri in Kullanlan Karlatrc Blm ... 20 4.1.5 Mikrodenetleyici nsan-Cihaz Arayz Butonlar ve Ekran .............................. 21 4.1.6 Besleme Devresi ............................................................................................... 22 4.2 Proje Kapsamnda Tasarlanan Sistemin Yazlmsal Ksmnn Tasarm ............. 23 4.2.1 Ana Programn Ak Diyagram ....................................................................... 23 4.2.2 Osiloskop Alt Programna Ait Aklamal Ak Diyagramlar ......................... 25

III

4.2.3 Bode Diyagram izici Altprogramna Ait Aklamal Aks Diyagramlar ..... 34 5. TASARIMI YAPILAN DEVRENN ELEKTRKSEL LM SONULARI . 40 6. SONULAR .......................................................................................................... 50 KAYNAKLAR .......................................................................................................... 52 EKLER.. ......................................................................................................... 53 ZGEM ............................................................................................................... 58

IV

SEMBOL LSTES BW: Bant Genilii K:Herhangi bir sabit Volt/Div: Osiloskoplar iin birim blme bana den gerilim Time/Div: Osiloskoplar iin birim blme bana den zaman Bitiik olduu ismin, tescillenmi bir ticari marka olduunu belirtir. fs: rnekleme frekans f: Herhangi bir frekans

KISALTMA LSTES LCD (Liquid Crystal Display- Sv Kristal Gsterge) ADC (Analog to Digital Converter -Analogtan Saysala Dntrc) DC (Direct Current-Doru Akm) AC (Alternating Current-Alternatif Akm) RAM (Random Access Memory-Geici Veri Bellei) FET (Field Effect Transistr-Alan Etkili Transistr) VCO(Voltage Controlled Oscillator-Gerilim Kontroll Osilatr) CMOS(Complementary Metal Oxide Semiconductor-Tmleyen Metal Oksit Yar iletken) CMRR (Common Mode Rejection Ratio-Ortak aret Bastrma Oran) Ksps (Kilo Samples Per Second-Bir saniyede alnan rnek says/1000)

VI

EKL LSTES ekil 2.1 Enstrumantasyon ykseltecinin sembolik gsterimi [1] ............................... 4 ekil 2.2 Projede kullanlan enstrumantasyon ykseltecinin devre emas[2] ............ 4 ekil 2.3 Srekli zamanl bir iaretten rnekler alnmas.[3] ....................................... 6 ekil 2.4 rnekleme ileminin zaman ve frekans domeninde gsterimi[3]..................7 ekil 2.5 Frekans domeninde rtme[3] .................................................................... 7 ekil 3.1 Osiloskop Ekran........................................................................................... 8 ekil 3.2 Basit bir analog Osiloskopun blok diyagram[4] .......................................... 9 ekil 3.3 Basit bir Bode Diyagram izicinin Blok emas ...................................... 10 ekil 4.1 Projede Tasarm Yaplan Sistemin Donanmsal Blok Diyagram ............. 12 ekil 4.2 Giri blmnn devre emas .................................................................. 14 ekil 4.3 Giri kazan kontrol ve ADC uygunlatrma[5] ........................................ 17 ekil 4.4 Osilatr Devre emas[6]............................................................................ 19 ekil 4.5 Osilatr frekans ve k genlii ayarlama devresi ................................... 20 ekil 4.6 Tetikleme ve Faz alglamada kullanlan karlatrc devreleri ................. 21 ekil 4.7 Mikrodenetleyici, butonlar ve ekran balant emas ................................. 22 ekil 4.8 Projede kullanlan besleme devresi............................................................. 23 ekil 4.9 LCD Src Yazlmnn ktlar............................................................... 24 ekil 4.10 Ana Programa ait ak diyagram.............................................................. 25 ekil 4.11 Ana programa ait ekran ktlar, karlama ekran ve men .................... 25 ekil 4.12 Osiloskop Alt Programna ait ak diyagram ........................................... 26 ekil 4.13 Osiloskop Alt Program ak diyagram(Devam) .................................... 28 ekil 4.14 Osiloskop Tu Denetleme Programna ait ak diyagram........................ 28 ekil 4.15 Osiloskop Tu Denetleme Alt Program ak diyagram(Devam) ........... 29 ekil 4.16 Gerek Zamanl Osiloskop Geri Dnsz Alt Program Grubu ak diyagram ................................................................................................................... 29 ekil 4.17 Gerek Zamanl Osiloskop Geri Dnsz Alt Program Grubu ak diyagram (Devam) ................................................................................................... 30 ekil 4.18 Gerek Zamanl Olmayan Osiloskop Geri Dnsz Alt Programna ait ak diyagram ............................................................................................................ 31 ekil 4.19 Gerek Zamanl Olmayan Osiloskop Geri Dnsz Alt Programna ait ak diyagram (Devam) ............................................................................................ 32

VII

ekil 4.20 Tetikleme Alt Programna ait ak diyagram ........................................... 33 ekil 4.21 Tetikleme Alt Programna ait ak diyagram (Devam) .......................... 34 ekil 4.22 Bode Diyagram izici Alt Program ....................................................... 36 ekil 4.23 Bode Diyagram izici genlik tespit alt program ..................................... 37 ekil 4.24 Bode Diyagram izici genlik tespit alt program (Devam)..................... 38 ekil 4.25 Bode Diyagram izici Faz Tespit altprogram ........................................ 39 ekil 4.26 Bode Diyagram izici Tu Denetleme alt Program ............................... 39 ekil 5.1 1KHzde enstrumantasyon ykseltecinin byk iaret giri ve k ........ 40 ekil 5.2 Giri koruma devresinin giri iaretinin 6.4V deerini gemesine karn verdii k(Volt/Div=5V , f=1KHz)........................................................................ 41 ekil 5.3 60mV giri iareti iin enstrumantasyon ykseltecinin k .................... 42 ekil 5.4 Kazanc ayarl ykseltelerin kndaki koruma devresi k ................ 42 ekil 5.5 ADC uygunlatrmas yaplm ve ofset eklenmi ADC giri iareti ......... 43 ekil 5.6 Giri iaretinin devrenin lebileceinden fazla olmasna karn koruma devrelerinin almas ve k gerilimini snrlamas(Volt/Div=2V) ........................ 44 ekil 5.7 f=10KHz iin osiloskop tetikleyicisinin k iareti .................................. 44 ekil 5.8 f=30KHz iin sistemin i faz cevabnn etkisi ............................................ 45 ekil 5.9 Sistemin yksek frekanslarda sahip olduu faz kaymas............................ 46 ekil 5.10 Sistemin simlasyonla elde edilmi faz ve genlik diyagram ................... 46 ekil 5.11 f=2.4KHz iin osiloskop simlasyon ekran grnts ............................. 47 ekil 5.12 rtmenin olumsuz etkisi ....................................................................... 47 ekil 5.13 Bode Diyagram izici Genlik Ekran ...................................................... 47 ekil 5.14 Bode Diyagram izici Faz ekran.............................................................48

VIII

TABLO LSTES

Tablo 4.1 Giri ykselteci kazan deerleri ve bu kazanlar salayan diren deerleri......................................................................................................................15 Tablo 4.2 Osilatr frekansnn Diren ve Kapasite deerlerine bal deiimi.........18 Tablo 4.3 Osilatr k geriliminin analog anahtarlara gre deiimi.....................18 Tablo 5.1 Tasarm yaplan devrenin elektriksel karakteristikleri..............................49

IX

NSZ Mikrodenetleyici ile Dijital Osiloskop ve Bode Diyagram izicinin

gerekletirilmesinin amaland bu proje, saysal ve analog elektronik devre elemanlarnn birlikte uyum iinde kullanlmasn ayrca tasarlanacak yazlmn zamanlama konusunda hassas olmasn gerektiren bir projedir. Projede Osiloskop ve Bode Diyagram izici cihazlarnn temel fonksiyonlarn gerekletirebilecek bir tasarm amalanmtr. nk bu cihazlar maliyeti olduka yksek ve tasarm olduka karmak olan cihazlardr. Projeye ayrlan zaman, igc ve maddi kaynaklar gz nne alndnda, bu faktrlerle doru orantl olarak ortaya karlacak projenin gelimiliinin de artaca gayet aktr. Projede tasarmn elden geldiince zgn yaplmasna allmtr. zellikle donanm ksmnda alnt yaplan kaynaklar ayrca belirtilmitir. Ancak yazlm ksmnda herhangi bir alnt yapmak pek mmkn olmadndan, proje yazlmnn zgn olaca aikrdr. Projede bahsi geen cihazlarn temel zelliklerinin gereklenmesi amalandndan gerek donanm gerekse yazlm ksmnda basit bir tasarm yaplm, ayn zamanda kullanc dostu olduka anlalr insan-cihaz arayz yaplmasna allmtr. Projenin hem yazlm ksm hem de donanm ksm zellikle gelitirilmeye ak ve paral bir ekilde tasarlanmtr. Bu sebeple istenildii takdirde projeye gerek yazlm gerekse donanm paralar eklenerek proje gelitirilip, projeye yeni zellikler eklenebilir. Projenin balangcndan bu yana bana desteklerini esirgemeyen hocalarm Prof.Dr.Herman SEDEFE, r.Gr.Umut Engin AYTEN ve benden maddi ve manevi desteklerini hibir zaman esirgemeyen aileme teekkrlerimi sunarm. Fatih SADI

ZET Yldz Teknik niversitesi Elektronik ve Haberleme Mhendislii Blm Bitirme Projesi kapsamnda tasarlanm olan Mikrodenetleyici ile Dijital Osiloskop ve Bode Diyagram izici projesi donanmsal ve yazlmsal olarak iki ayr aamada incelenebilir. Projenin donanmsal ksm Osiloskop ve Bode Diyagram izicinin ortak ve ayr kullandklar blmler olarak ayrlr. Besleme blm ortaktr, cihazn beslenmesi iin verilen 12 Vu reglasyonla -9 V , +9 V ve +5 V olarak devreye dalmasn salar. Cihazn lm ularndan gelen iaretleri alglamasn salayan ilk ksm enstrumantasyon ykseltecidir. Sahip olduu yksek empedans ve dk grlt sebebiyle giri iin bu devre uygun grlmtr. Bu blmn giriinde birbiriyle transil karakteristii gsterecek ekilde birbirine ters balanm koruma zener diyotlar vardr ve devreyi olas ar gerilimlerden korurlar. Giri iareti bu blmde alglandktan sonra kazanc analog oklayc ile kontrol edilen iki katl ykselte blmne gelir. Ykseltecin kazancn mikro denetleyici analog oklayc yardmyla istenen orana karabilir. Ykseltecin iki katl olmasnn sebebi alma frekans araln geni tutmaktr. Bu blmn knda da girite olduu gibi iki zener diyot vardr ve bu diyotlar girite kk genlikli olan iaretlerin olas ar ykseltilmelerinden kaynaklanabilecek ar gerilimlerden saysal donanm korur. Bu blmn ardndan iarete 3.2 V ofset eklenir ve genlii 6.4 V-0 V arasnda olan iaret blnerek 5 V-0 V aralna normalize edilir. Bylece 2.5 V ofset zerinde salnan tepeden tepeye genlii en fazla 5 V olan bir iaret elde edilmi olur. Bu blmn kna da mikrodenetleyici ar gerilimlerden korumak iin 5.1 V zener diyot balanmtr. Girite alnan bu iaret ayn zamanda osiloskop tetikleme

karlatrcsna baldr ve giri iaretinin sfr gei zamanlar bu ek devreyle alglanr. aretin alglanmas, saysallatrlmas ve sfr geilerinin alglanmas ksm hem Osiloskop hem de Bode Diyagram izicide ortaktr. Bode Diyagram izicinin ihtiya duyduu frekans taramas ise k genlii ve frekans ayarlanabilen osilatr blmyle yaplr. Bu blmn k genlii ncelikle 100e blnr ve ardndan iki katl ykselte devresiyle aynen girite olduu gibi analog oklaycyla ayarlanr.

XI

Osilatr blmnde 100e blnme ileminin yaplma sebebi, llecek sistemin kazancnn ok byk olmas durumunda doyuma gidip yanl sonular elde edilmesini engellemektir. Osilatr blmnn frekans bir kapasite, diren iftiyle ayarlanr ve bu eletirme mikrodenetleyici kontrolnde analog oklaycyla yaplr. Bylece istenen frekanslar elde edilmi olur. Osilatr blmnn knda da ayn giri blmnde olduu gibi bir sfr gei alglama devresi vardr ve bu devre de k iaretinin sfr geilerinin yakalanmasn salar. Cihazn nsan arayzn butonlar ve 240x128 znrlkte bir grafik LCD oluturur. Kullanc cihaz butonlarla kontrol ederken LCD de ise lm sonularn grr. Cihazn yazlmsal ksm da donanmsal ksmnda olduu gibi paral ve gelitirilebilir olarak tasarlanmtr. Yazlm ksm ana yazlm+kk alt programlar, osiloskop ve Bode diyagram izici yazlm olarak blme ayrlabilir. Ana yazlmda men ve karlama program varken alt programlarda LCD src yazlm, bekleme programlar ve tu takm programlar gibi programlar vardr. Cihazn yazlmsal ve donanmsal olarak almas ise yledir. Cihaz aldnda ncelikle bir karlama ekran kullancya gsterilir ve ardndan ekrana men baslr. Kullanc buradan istedii fonksiyonu seer. Osiloskop ksm iin ncelikle giri iareti enstrumantasyon ykselteciyle alglanr ve mikrodenetleyicinin uygun Volt/Blme deerine gre kazancn analog oklaycyla ayarlad iki katl ykselte blmne gelir. Uygun ofset deeri eklenmi ve ADC iin normalize edilmi giri iareti artk mikrodenetleyicinin sahip olduu ADC ile saysallatrlabilir. Osiloskop ksmnda sfr gei alglaycs iaretin tetiklenmesini salar. aretin sfr seviyesinin altnda ya da stnde iken durum deitirdii an tetikleme andr. Osiloskop yazlm tetikleme iin bekler ve eer uygun grlen srede iareti tetikleyemezse zaman am karar verip tetiklemeyi yoksayar. Ardndan yazlm zamanlaycy kullancnn istedii Zaman/Blme deerine gre kurar ve uygun aralklarla kesme retmesini salar. Tetikleme sinyalini doru ya da yanl olarak alglayan yazlm bundan sonra ekran grntsnn gerek zamanl olup olmayacana karar verir. Eer Zaman/Blme deeri 20 ms ve daha yukars ise osiloskop gerek zamanl alrken daha kk Zaman/Blme deerlerinde osiloskop gerek zamanl almaz.

XII

Gerek zamanl osiloskop iaretin ekrana rnekler rneklemez basarken, gerek zamanl olmayan yazlm tam ekran iareti depolar ve ardndan ekrana yle basar. Kullanc tu takm yardmyla Zaman/Blme deerini 41 uS ile 200 ms arasnda deitirebilirken Volt/Blme deerini 2 V ile 10 mV arasnda deitirebilir. Ayrca den ve ykselen kenar olmak zere iki tetikleme seenei vardr. Kullanc buradan k tuuyla kabilir. Bode Diyagram izici yazlm ise osilatrn frekansn analog oklayc yardmyla kapasite ve diren deerlerini deitirmek suretiyle ayarlarken, k gerilimini de giri ykseltecinde olduu gibi analog oklaycyla kontrol eder. k gerilim deerleri 30 mV, 300 mV ve 3 V iken frekans deerleri ise 1 Hzten 100 KHze kadardr. Frekans deerlerini srayla tarayan Bode Diyagram izici yazlm, her bir frekans iin genlik ve faz deerlerini ler. Ancak genlik deerinin -40 dB ile +40 dB arasndaki deerlerinin llebilmesi iin yksek znrlkl ve gerilim aralkl ADC gerekeceinden, bu yazlm k ve giri genliini gerektii yerde zayflatp ya da ykseltip llecek iareti logaritmik olarak lekler. llen bu deerler 8 kat yukar rnekleme yaplp, dorusal ara deerleme yaplr ve bylece elde edilen 31 frekans noktasndan 240 frekans noktas elde edilir. Kullanc istediinde, tu takm yardmyla ekrana faz ya da genlik grafiini bastrabilir veya programdan kabilir. Proje mmkn olduunca zgn olarak tasarlanmaya allm ve eer varsa alnt yaplan kaynaklar belirtilmitir. Projenin yazlm ve donanm ksm paral yapda yaplmtr ki burada amalanan projenin gelimeye ak olmasn salamaktr. Projenin gelitirmeye ak bir yapda yaplmasnn ana sebebi ise projenin halen birok eksiinin olmasdr. Osiloskop yazlmnda rtme engelleyici saysal filtre bulunmad iin eer mevcut Zaman/Blme deerinin kulland rnekleme frekansndan daha yksek frekansl iaretler sisteme uygulanrsa istenmeyen bir durum olan rtme olmaktadr. Ayrca mevcut Bode Diyagram izici yazlmnn az frekans deerini tarayabilmesi hassas Bode Diyagram ihtiyalarnda rnein entik filtrelerde doru almasn engelleyebilir. Proje hakknda detayl bilgiler tez kitapnn ilerleyen blmlerinde verilmitir.

XIII

ABSTRACT

The Final Project that was designed in the scope of Yildiz Technical University, Electronics & Communications Engineering Department Bachelor of Science Education, can be divided into two sections, these are software and hardware. Hardware section of project can be divided into sub circuits these are used for both Oscilloscope and Bode Plotter, may be common or separate. For instance, supply section of device is common for both Oscilloscope and Bode Plotter, that provides regulated voltages, are -9 V, +9 V and +5 V. The first section that device acquires electrical signals from input is an instrumentation amplifier. Instrumentation amplifier is suitable for this project due to its high input impedance and high noise immunity. Two zener diodes, these are reversed to act as a transil, are connected at the input of amplifier to protect device from high voltages that may be exist. As soon as electrical signals are acquired by instrumentation amplifier from input, these signals arrive to two stage amplifier section. Microprocessor of device can adjust the amplifying ratio of this section with using analog multiplexers, which can be controlled with logic inputs. This amplifier consists of two stages to preserve existing suitable bandwidth. This section has zener diodes like input, to protect digital components from voltages that, they cannot accept. After the signals leave this section, a 3.2 V offset voltage is added to these signals and product of this operation is normalized from 6.4 V-0 V range to 5 V-0 V range. So a signal, that has a 2.5 V offset value and maximum 5 V peak to peak voltage range, exists. A 5.1 V zener diode is connected parallel at the end of output to protect ADC input higher voltage values greater than 5 V. The output of input section is connected to ADC of Microprocessor also is connected to oscilloscope triggering zero crossing detector. Signal acquiring, digitalizing and zero cross detection sections are common for both Oscilloscope and Bode Plotter. Frequency and amplitude sweep, that Bode Plotter need is performed with oscillator section whose amplitude level and frequency value can be adjusted. Output amplitude of this section is divided to 100 and adjusted like input amplitude with analog multiplexers and two stages amplifier.

XIV

Objective of dividing to 100 is to provide acquiring inaccurate values according to probability of saturation, that device under test may has great amplifying ratio. Frequency value of this section is adjusted with resistor and capacitor which are matched with microcontroller controlled analog multiplexer. So desired frequency values can be obtained. This section has a zero crossing detector that captures zero crossing of output signal like input section. Human-Device interface consist of buttons and graphical LCD which has 240x128 pixel resolution. User controls the device with buttons and gets the result of measurement on the LCD. Software section of device is partitioned and suitable to develop like hardware section. Software section can be divided into three partitions, which are main program + various subroutines, Oscilloscope software and Bode Plotter software. As main program has menu and introduction screen, subroutines exist which are like LCD driver, button pad driver, delay subroutines, etc. The operating principle of device can be considered for both software and hardware as below. When device is powered on, firstly user meets with a greeting screen that says welcome and menu is displayed on the screen. User can select functions which user wishes. For Oscilloscope section, firstly the input signal is acquired with instrumentation amplifier and arrives the amplifier section whose gain adjusted with microcontroller controlled analog multiplexers due to Volt/Div value. Then the signal, which is added with appropriate offset value and normalized, can be digitalized with ADC, which microcontroller includes. In Oscilloscope section, zero crossing detector provides trigger signal. The zero crossing point of a signal is the moment of triggering. Oscilloscope software waits trigger signal for an appropriate duration. If trigger signal is not perceived until the timeout period is exceeding, software ignores the trigger signal and continues. Then software sets timer to appropriate value due to Time/Div choice and provides timer to generate interrupts with accurate periods. After the trigger signal is received accurate or inaccurate, software decides whether screen image is real time or not. If Time/Div value is above 10ms software plots signal real time else software stores a full screen data of signal and plots signal if the buffer is full.

XV

User can adjust Time/Div value from 41 uS to 200 ms, and can adjust Volt/Div from 10 mV to 2 V. Also user has two triggering options, rising and falling edge. User can escape from program with using exit button. Bode Plotter software adjust oscillator frequency with microcontroller controlled analog multiplexer, which can provide different resistor and capacitor matching situation and adjust output amplitude like input amplifier section. Output amplitude values are 30 mV, 300 mV and 3 V. Frequency values are from 1 Hz up to 100 KHz. Bode Plotter sweeps this frequencies and measures voltage values and phase differences between input with output signal. Measuring amplitude values between -40 dB with +40 dB require higher ADC resolution and high voltage range. Because of this situation, software changes amplifying gain and output signal level. This provides sweeping high voltage ranges. So software can measure the output dB level of signal. This measured frequency points are up sampled eight times and are interpolated linearly. Thus 240 screen points are acquired and user can have software plot Bode Diagram. Project was designed as creative as possible. Both software and hardware are designed fragmented to preserve development. Project is open to develop because it needs a lot of research and development. For instance, if a signal has a frequency value bigger than sampling frequency of existing Time/Div setting, undesired aliasing occurs. In addition, Bode Plotter sensitivity is consisting of number of 32 frequency values, so software may miss some values. Especially some notch filters may cause this problem. The information about project is given elaborately through this booklet.

1.GR

Yldz Teknik niversitesi, Elektronik ve Haberleme Mhendislii, Bitirme Tezi kapsamnda gerekletirilen Mikrodenetleyici ile Dijital Osiloskop ve Bode Diyagram izici Projesinde amalanan bahsi geen bu cihazlarn temel fonksiyonlarn yerine getirebilecek bir cihazn tasarlanmasdr. Osiloskop ksmnda amalanan, lm ularna uygulanan giri geriliminin zamana gre deiimini bir ekran zerinde gsteren elektronik lm cihaznn tasarlanmas, Bode Diyagram izici ksmnda ise bir sistemin frekans ve faz cevabn grafiksel olarak bir ekran zerinde gsteren lm cihaznn tasarlanmasdr. Bu konuda bu zamana kadar fazla alma yaplmam olup var olan almalar genelde Dijital Osiloskop tasarm zerinedir. Bu projeler incelendiinde gerek yazlm dili, gerek kullanlan mikrodenetleyiciler karlatrldnda zellikle benzer projelerde C dili kullanlm olmasna ramen osiloskop ksmnn daha hzl almas iin bu projede makine dili kullanlmasna karar verilmitir. Bode diyagram izici iin ise gerek basl ortamda gerek internet ortamnda yaplan aratrmalarda rnek olabilecek kaynak bulunamamtr. Ancak temel alma prensibi birok kaynaktan rahatlkla bulunabilir olduundan, bu kaynaklar incelenmi ve bu inceleme

sonucunda buralarda anlatlan zellikleri gerekletirebilecek bir cihaz yaplmasna allmtr. Osiloskop ve Bode Diyagram izici cihazlarnn temel alma prensipleri gz nne alnacak olursa, Osiloskop bir elektriksel iaretin zamana bal deiimini grafiksel olarak bir ekranda gsteren cihaz olup, Bode Diyagram izici ise Bode Diyagram izen yani bir sistemin frekansa bal olarak genlik ve faz cevabn bir ekranda gsteren cihazdr. Cihazn donanm tasarmnda ise dk grltl FET girili ilemsel ykselteler, ykseltelerde farkl kazanlar elde etmek ve VCO(Gerilim Kontroll Osilatr) ile farkl frekanslar retmek amacyla da analog anahtarlar kullanlmtr. Ayrca gereken yerlerde CMOS tersleyici tamponlar kullanlmtr.

Projede gerek sahip olduu RAM(Geici Veri Bellei) boyutu gerekse ADC(AnalogDijital Dntrc) hznn yksek olmas sebebiyle PIC18F4620 mikrodenetleyicisi kullanlmtr. Bu mikrodenetleyici 4 KB RAMe sahiptir ve ADC hz 83.3 Kspsa kabilmektedir. Ayrca sahip olduu komut seti ve reticisi olan Microchip irketinin rnlerine verdii destek bu mikrodenetleyicinin seilmesindeki en byk etkenlerden biridir. Projede grntleme birimi olarak T6963C LCD ilemcisi kullanan 240x128 piksel tek renkli LCD(Sv Kristal Ekran) kullanlmtr. Bu ekrann seilmesinde en byk etken ekrann tamamn tek bir ilemcinin tarayabilmesi ve bu ilemcinin gelimi komutlara sahip olmasdr. Proje yazlm tasarlanrken, yazlmn gelitirilebilir, kolay anlalr ve modler bir yapda olmas salanmaya allmtr. zellikle bu projen batan sona kendine has bir yazlm tasarm gerektirdiinden proje yazlm zgn bir yazlm olmutur. Ayrca projede makine dilinin kullanlmas hem zamanlama konusunda olabilecek problemleri ortadan kaldrm, hem de yazlan kodun optimizasyonunu st dzeyde tutmutur. Projenin hem yazlm ksm hem de donanm ksm paralar halinde tasarlanm olup, proje son olarak bu paralarn birletirilmesiyle gereklenmitir. Ayrca yazlm ksmnda tasarlanan blmlerin zellikle gelitirmeye ak ve paral yapda olmas salanmaya allmtr. Bylece proje gelitirmeye ak bir hale getirilmitir. Bu aamada projede gerekletirilen tasarmda bahsi geen cihazlarn temel zelliklerinin gereklenmesi amalandndan, istenirse daha sonra yeni yazlm ve donanm paralar projeye eklenerek tasarma yeni zellikler katlabilir ve proje geniletilebilir. Tezin ilerleyen blmlerinde ilk olarak elektriksel iaretlerin elde edilmesi ve uygun biimde saysal veriye dntrlmesine, daha sonra proje yazlmnn ve donanmnn detaylarna deinilmitir.

2.

ELEKTRKSEL

ARETLERN

ELDE

EDLMES

VE

SAYISALLATIRILMASI Elektriksel iaretler gerek gnlk hayatta gerekse laboratuar ortamnda sklkla karlatmz iaretlerdir. Bu iaretlerin doru bir ekilde elde edilmesi ve saysallatrlmas olduka g olduu iin bu konuda bilimsel olarak birok aratrma yaplmtr ve halen yaplmaktadr. zellikle tp alandaki almalarda canllar zerindeki elektriksel iaretlerin doru olarak elde edilmesinde zel yntemler kullanlmaktadr. Bu projede elde edilmesi istenen iaretler lm dzeneklerindeki iaretler olduundan, bu iaretleri doru bir ekilde alglamak iin zel bir tasarm yaplmas ihtiyac domutur. Elektriksel iaretlerin doru alglanmasna zorlatran en byk etkenlerden biri, bir elektriksel iaret kayna gibi davranan lm noktalarnn kendi i direnlerinin olmasdr. Bundan dolaydr ki, eer bir iaret kaynandan bir elektriksel iaret alglanacaksa, kaynan i direncinin de gz nne alnmas gerekir. Bu durumda aka grlmektedir ki lm yapan cihazn giri direnci llecek noktann giri direncinden ok ok byk olmaldr. Elektriksel iaretlerin elde edilmesini zorlatran dier faktrlerden biri ise grltdr. Etrafmzdaki hemen hemen herey elektriksel iaretler rettiinden bu iaretlerin bizim lmek istediimiz iaretlerle karmas, ya da kullandmz elektronik elemanlarn kendi i grltlerinin lm iaretini bozmalar olasdr. Bu sebeple bu projede FET(Alan Etkili Transistr) girili ilemsel ykseltelerle yaplm enstrumantasyon ykselteci tasarlanmtr. Bylece yksek giri empedans ve yksek grlt bakl elde edilmitir. Bu konuda projeyi etkileyen dier bir faktr ise lm yapan cihazn bant geniliidir. Eer lm yapan cihaz lm yaplacak cihazn frekans seviyesine ulaamyorsa iarette bozulmalar meydana gelir. Bu soruna zm bulmak iin giri iareti birden fazla ykselte kat kullanlarak ykseltilmitir.

2.1 Enstrumantasyon Ykselteleri Enstrumantasyon ykselteleri temel olarak yksek empedansl fark

kuvvetlendiricileri olarak nitelendirilebilir. Birok devre topolojisi bulunan bu ykseltelerde aranan zellikler, yksek giri empedans, yksek CMRR(Ortak iaret bastrma oran), dk ofset gerilimi ve yksek lineerliktir.[1]

ekil 2.1 Enstrumantasyon ykseltecinin sembolik gsterimi [1] Aadaki ekilde de bu projede kullanlan enstrumantasyon kuvvetlendiricisinin emas verilmitir. Projede TL084 ilemsel ykselteleri kullanldndan k ofset ayar iin kullanlan R1 direnci kullanlmamtr. Ayrca bant geniliini korumak adna R2, R3, R4 ve R5 direnleri kazanc bir yapacak ekilde seilmitir.

ekil 2.2 Projede kullanlan enstrumantasyon ykseltecinin devre emas[2]

Projede kullanlan devreyi ksaca aklayacak olursak, girite bulunan gerilim izleyici devresi yksek giri empedansn salayan ksmdr. Bilindii gibi ilemsel ykseltelerin giri ularndan ektii akm ok kktr ve hatta teorik olarak sfr kabul edilir. Ayrca bu devrede lm giri ularnn hem pozitif hem de negatif ucunda gerilim izleyici olmas bu devrenin topran llecek devrenin toprandan grece ayrr bundan dolaydr ki iki nokta arasndaki fark gerilimi doru bir ekilde llebilir. Giri ksmndan sonra gelen devre fark kuvvetlendiricisidir ki bu kuvvetlendirici yksek CMRR oranna sahiptir. Devrede amalanan pozitif ve negatif ular arasndaki gerilim farkn lmek olduundan bu devreyle bu rahatlkla ve dorulukla salanr. Sonu olarak yksek giri empedansyla alnan iaret fark kuvvetlendiricisiyle birletirildiinde giri ular arasnda var olan potansiyel farknn elde edilmesi salanm olur. 2.2 Elektriksel aretlerin Saysallatrlmas Analog iaretler doada her gn rastladmz srekli zamanl iaretlerdir. Yani iaretin ald deerler zamana gre sreklidir. Ancak bilgisayar ortamnda srekli zaman iareti ilemek mmkn olmadndan iareti ayrklatrmak gerekir. nk bilgisayar, mikrodenetleyici gibi cihaz ve elemanlar ayrk zamanl alr. Elektriksel iaretlerde, analog iaretler olduundan bu iaretlerin ilenmesi iin saysallatrlmas gerekmektedir. Saysallatrma ilemini incelediimizde temel kavram olarak karmza rnekleme kavram kar. Analog iaretler doada her gn rastladmz srekli zamanl iaretlerdir. Yani iaretin ald deerler zamana gre sreklidir. Ancak bilgisayar ortamnda srekli zaman iareti ilemek mmkn olmadndan iareti ayrklatrmak gerekir. nk bilgisayar, mikrodenetleyici gibi cihaz ve elemanlar ayrk zamanl alr. aretlerin saysallatrlmasnda temel kavram olarak karmza rnekleme kavram kar.

2.3 rnekleme Teoremi

ekil 2.3 Srekli zamanl bir iaretten rnekler alnmas.[3]

rneklemenin ksaca tanmn yapacak olursak rnekleme srekli zamanl iaretlerden belirli andaki deerlerinin periyodik veya aperiyodik olarak alnmas ve ayrk zamanl iaretin oluturulmasdr. Teorik olarak bu ilemin yaplmas iin analog iareti impuls kataryla arpmak yeterlidir. Pratikte impuls elde

edilemeyeceinden analog iaret bir kare dalgayla arplr. ekil 2.3 te srekli zamanl bir iaretten rnekler alnmasnn grafiksel gsterimi grlebilir.

Bilindii gibi zaman domeninde arpma frekans domeninde konvolsyon ilemine karlk gelir. rnekleme ilemini frekans domeninde inceleyecek olursak; bir iareti impuls ile konvolsyon ilemine sokmak o iareti impulsun frekansna tamak anlamna geldiinden rneklenmi iaret frekans domeninde rnekleme frekansyla beraber kendini tekrar eden bir iarete dnr.

ekil 2.4 rnekleme ileminin zaman ve frekans domeninde gsterimi[3]

ekil 2.4te grld gibi fs frekansyla rneklenen iaret rnekleme sonucunda frekans domeninde fs, 2fs, 3f frekanslarna tanr. Burada grld gibi eer iaretin bant genilii 2fsten bykse frekans domeninde rtme olur. ekil 2.5te bu aka grlmektedir.

Frekans domenindeki bu rtmeyi nlemek iin Nyquist kriteri tanmlanmtr. ekilden de anlalaca zere bu teoreme gre bant genilii B olan alak geiren bir iaret rneklenmek isteniyorsa rnekleme frekans fs en az 2B olarak seilmelidir. Pratikte bu deer 2.2Bdir.

ekil 2.5 Frekans domeninde rtme[3]

3. PROJEDE GEREKLETRLEN CHAZLARIN TEMEL ALIMA PRENSPLER Proje kapsamnda tasarm yaplan Dijital Osiloskop ve Bode Diyagram izici cihazlar ilev bakmndan birbirine benzeyen cihazlardr. Osiloskop cihaz ister analog olsun ister saysal olsun, periyodik iaretlerin zamana bal deiimlerini gsteren bir cihazdr. Bode Diyagram izici ise adndan da anlalaca gibi bir sistemin Bode diyagramn yani frekans ve faz cevabn gsteren bir cihazdr. 3.1 Osiloskop Cihaznn Temel alma Prensibi

ekil 3.1 Osiloskop Ekran Osiloskop cihaz bir elektriksel iaretin zamana gre deiimini ya da baka bir iarete gre deiimini bir ekranda gsteren cihazdr. Ekrann X ve Y eksenleri olduunu varsayarsak yatay eksen(X ekseni) zaman, dey eksen(Y ekseni) ise genlii gstermektedir. ekil 3.1de grld gibi yatay eksen zaman ekseni ve dey ekseninde genlik ekseni olup iaretin zamana gre deiimi rahatlkla izlenebilmektedir. Burada yatay ekseni de bir iaret kayna gibi dnebiliriz. yle ki, dey eksen iaretin genliiyle dorusal olarak deimektedir, yani bir nevi tarama yapmaktadr. Yatay eksende ise zamana bal dorusal bir deiim olmas gerekir. Bunu salayan ise yatay ekseni tarayan testere dii dalgadr.

ekil 3.2 Basit bir analog Osiloskopun blok diyagram [4] Yukardaki ekil incelendiinde giri ksmnda AC ya da DC kuplaj semeyi salayan bir anahtar olduu grlr. Girie uygulanan iaretin DC bileeni engellenmek isteniyorsa bu bileeni yaltmak iin bir kuplaj kondansatr kullanlr. Daha sonra bu iaret uygun oranlarda ykseltilir ya da zayflatlr ve ekranda Y ekseni olarak grlr. Yine yukardaki ekil incelendiinde X eksenini oluturan iaretin bir testere dii dalga olduu grlr. Bu iaretin bir periyodunda ekran bir kez taranr ve sonra ekrann soluna dnlr. Ancak burada dikkat edilmesi gereken en nemli noktalardan biri gzlemlenecek iaretin periyodik olmas gerekliliidir. Eer gzlemlenecek iaret periyodik olmazsa her defasnda ekranda grnen iaret hzl bir biimde deiecek ve bu deiimi insan gz alglayamayaca iin grnty kayyormu gibi grecektir. Osiloskopun en nemli ksmlarndan biri ise tetikleme(Trigger) blmdr. Tetikleme

gzlemlenecek sinyalin her defasnda ayn yerden yakalanmasn ve ekrana baslmasn salar. Eer tetikleme dzenei olmazsa iaret her defasnda rastgele blmlerden yakalanaca iin ekrandaki grnt yine dzgn olarak

10

gzlemlenemez. Tetikleme blmnn yapt ii ykselen kenar iin rnek verecek olursak, tetikleme; iaretin genliinin tetikleme seviyesinin altnda da olduu durumun genliin tetikleme seviyesinin seviyesinin stne kp bu durumu bozmasyla beraber iaretin ekrana baslmasdr. Bylece iaret her defasnda tetikleme seviyesinin stne kar kmaz ekrana baslabilecektir. 3.2 Bode Diyagram izici Cihaznn Temel T alma Prensibi Bode Diyagram izici bir sistemin genlik ve faz karakteristiini frekansa bal olarak gsteren cihazdr. X ekseni frekans ekseni Y ekseni ni ise genlik ve faz eksenidir.

ekil 3.3 Basit bir Bode Diyagram izicinin Blok emas

11

ekil 3.3te en temel ve basit bir Bode Diyagram izici grlmektedir. Burada VCO(Gerilim Kontroll Osilatr) giriine lm cihaz tarafndan bir testere dii dalga gnderilir. VCO sins iareti retir ki bu retilen sins lm cihaznn kdr ve llecek sistemin giriine balanr. Bu giri sonucunda llecek sistem frekans karakteristiine bal olarak bir k retir ki bu kta lm cihaznn giriine balanr. Sonuta VCO testere dii dalgayla her frekansta sins reteceinden dolay her frekans taranm ve bu taranan frekanslara karlk gelen genlik ve faz fark llm olur.

12

4. PROJE KAPSAMINDA TASARLANAN SSTEMN DONANIMSAL VE YAZILIMSAL TASARIMI Projede kapsamnda tasarlanan sistemi yazlmsal ve donanmsal olmak zere ikiye ayrabiliriz. Donanmsal ve yazlmsal ksmn her ikisi de paral bir yapda tasarlanmaya allm ve ileride gelitirmeye ak olacak bir biimde kalmas salanmtr. zellikle yazlm ksmnda gelitirme yaplmak istendiinde bu ok kolay yaplabilir. 4.1 Proje Kapsamnda Tasarlanan Sistemin Donanmsal Tasarm Proje kapsamnda tasarlanan sistemin donanmsal tasarm paral olarak yaplmtr. Tasarlanan bu paralar daha sonra birletirilmi ve son olarak sistem

gerekletirilmitir. Projenin donanmsal tasarm srecinde birok tasarm incelenmi ve son olarak uygun olan devreler ve elemanlar seilmitir. Aadaki ekilde projeyi oluturan sistemin blok diyagram grlmektedir.

lm Ular
Kazanc ayarlanabilen k ykselteci

AC/DC Kuplaj

Kazanc ayarlanabilen yksek empedansl ykselte

VCO

Karlatrc

Mikrodenetleyici

Grafik LCD

nsan Arayz

ekil 4.1 Projede Tasarm Yaplan Sistemin Donanmsal Blok Diyagram

13

Projenin donanmsal ksmnn paralar aadaki gibi sralanm olup her bir blm ayr birer balk altnda anlatlmtr. lm ular, AC/DC kuplaj ve giri enstrumantasyon ykselteci Kazanc ayarlanabilen ykselte ve ADC girii uygunlatrma blm Frekans ve k Genlii Ayarlanabilen Osilatr Blm Tetikleme ve Faz fark alma ilemleri iin kullanlan karlatrc blm Mikrodenetleyici, nsan-cihaz arayz butonlar ve ekran Devrenin Beslemeleri

4.1.2 lm Ular, AC/DC Kuplaj Ve Giri Enstrumantasyon Ykselteci Bu blm projenin osiloskop ve Bode diyagram izici ksmnn ortak kulland blmdr. lm ularnda grlty en aza indirmek iin bkl kablo ifti olarak yaplmtr. Ayrca devrenin tasarm sayesinde giri lm ular devrenin toprandan bamsz olarak tasarlanmtr. Bylece iki nokta arasndaki potansiyel fark llmek istendiinde topran ortak olmasndan kaynaklanan baz sorunlarla karlalmayacaktr. ekil 4.2de bu blmn devre emas grlmektedir. Girite bulunan anahtar yardmyla AC/DC kuplaj seilmektedir. Girie paralel 1 M diren ise hem kuplaj kondansatrnn zerindeki DC gerilimi boaltmasn hem de devrenin genelde 1 M olan standart osiloskop giriine sahip olmasn salamaktr, nk giriteki enstrumantasyon ykseltecinin giri direnci ok yksektir. Girite bulunan ve anotlar bir birine bal iki zener diyotun grevi ise analog ve dijital devreyi olas yksek giri gerilimlerinden korumaktr. Bu diyotlarn deeri 5.6 V olup, birbirlerine ters balanmalar sebebiyle bir diyotun eik gerilimi ve dier diyotun zener gerilimi toplam yaklak 6.4 V olduundan bu deerden yukar gerilimlerin devreye girmesini engellerler.

14

ekil 4.2 Giri blmnn devre emas

15

Girie bal zener diyotlarn ardndan ilemsel ykselte ile gereklenmi bir enstrumantasyon ykselteci vardr. lk iki ilemsel ykselte gerilim izleyici grevi grrken ncs ise fark ykselteci grevi grr. Fark ykseltecinde diren deerleri 100 k seilmitir. Son ksmda giriten elde edilen gerilimin ikiye blnd ve tamponland ksm vardr. kiye blme ilemi Osiloskopta gerilim lm araln 6.4 Va karmak iin, tamponlama ise dier katn bu kattan akm ekerek iareti olduundan farkl alglamasn engellemek iin yaplmtr. nk giri katnn da kendi i direnci vardr ve tamponlamayla bu diren azaltlm olur. 4.1.3 Kazanc Ayarlanabilen Ykselte ve ADC Girii Uygunlatrma Blm Devrenin bu blm giri ksmyla elde edilen iaretlerin ykseltilme ileminin yapld blmdr. Giri ksmndan gelen iaret iki katl bir ykselteten geirilir. Ykseltecin iki katl olmasnn sebebi devrenin bant geniliini st seviyede tutmaktr. Bu ykseltelerin kazan kontroln mikrodenetleyici analog oklayc anahtarlar ile yapmaktadr. Bu anahtarlar dijital olarak kontrol edilmekte ve her bir durumda bir diren devreye girmektedir. Aadaki tabloda her bir durum ve bu duruma karlk gelen diren deerleri verilmitir. Tablo 4.1 Giri ykselteci kazan deerleri ve bu kazanlar salayan diren deerleri

Yn 0 1 2 3 4 5 6 7

VOLT/DV-KAZAN 2V-1 1V-2 0.5V-4 0.2-10 0.1-20 50mV-40 20mV-100 10mV-200

Analog oklayc 1 10k 10k 20k 10k 20k 200k 100k 200k

Analog oklayc 2 10k 20k 20k 100k 100k 20k 100k 100k

16

Giri iareti burada uygun kazanla ykseltildikten sonra bu iaret hem tetikleme karlatrcsnn giriine hem de ADC uygunlatrma ksmna girer. Ancak ykseltme ileminden geen iarete aynen giri blmnde olduu gibi birbirine ters bal zener diyotlar paralel olarak balanmtr. Bu diyotlarn zener gerilimi 2.4Vtur ve ters gerilimiyle toplandnda projede arzulanan deer olan 3.2Va yakn bir koruma gerilim deeri elde edilir. Bylece saysal ksm ar ykseltme sonucu oluabilecek yksek gerilimlerden korunur. ADC uygunlatrma ksmnda iarete 3.2V ofset gerilimi eklenir, ADC ye uygun gerilim leklemesi olmas iin iaret 5/6.4 ile oranlanr ve son olarak bu iaret tamponlanarak ADC giriine balanr. ADC giriinde 5.1Vluk zener mikrodenetleyiciyi ar gerilimlerden korurken, paralel bal diren ADC evrim bekleme sresini azaltmak iin kullanlmtr. ekil 4.3te giri kazan kontrol ve ADC uygunlatrma devresi grlmektedir. ekilde gsterilen direnlerin deerleri Tablo 4.1 den grlebilir. Analog oklayclarn ularna balanan direnler tabloda gsterilen numaralara gre balanmtr.

17

ekil 4.3 Giri kazan kontrol ve ADC uygunlatrma devresi

18

4.1.4 Frekans ve k Genlii Ayarlanabilen Osilatr Blm Projeye ait devrenin bu blmnde Bode Diyagram izici iin gerekli olan frekans ve genlii ayarlanabilen osilatr vardr. Osilatrn frekans diren ve kapasite iftiyle ayarlanrken, k genlii ise ayn giri blmnde olduu gibi mikrodenetleyici kontrolndeki analog anahtarlar ile yaplr. Aadaki tablolarda ilgili diren ve kapasite deerlerine karlk gelen frekans ve genlik deerleri verilmitir. Tablo 4.2 Osilatr frekansnn Diren ve Kapasite deerlerine bal deiimi
Diren/ Kapasite 10u 470n 22n 1n 0 1 2 3 100K 0 1HZ 21HZ 454.6HZ 10KHZ 62K 1 1.6HZ 34HZ 727HZ 16KHZ 51K 2 2HZ 42.5HZ 909HZ 20KHZ 33K 3 3HZ 64HZ 1.4KHZ 30KHZ 22K 4 4.5HZ 96.7HZ 2KHZ 45KHZ 12K 5 8.3HZ 176.6HZ 3.8KHZ 83KHZ 10K 6 10HZ 213HZ 4.6KHZ 100KHZ 6.2K 7 16HZ 340HZ 7.3KHZ 160KHZ

Tablo 4.3 Osilatr k geriliminin analog anahtarlara gre deiimi Yn-Xn 0 1 2 3 IKI GERLM 3V 300mV 30mV Analog oklayc Y 100k 10k 10k Analog oklayc X 100k 100k 10k -

Bode diyagram iin ihtiya duyulan frekans taramas analog oklaycyla kontrol edilen diren ve kapasite iftleriyle ayarlanrken, k gerilim seviyesi de ncelikle 100e blnr ve ardndan ykseltme ilemi yaplr. 100e blme ileminin amac lm yaplacak sisteme minimum seviyede gerilim uygulamaktr.

19

ekil 4.4 Osilatr Devre emas[6] Osilatr devre emasnda grld gibi R ve C ile belirtilen kapasite ve diren deerleri ekil 4.5 te grld gibi analog anahtarlar yardmyla deitirilmektedir. Ayrca Bode diyagram izicide faz farknn llebilmesi iin gerekli olan iaretin balama noktas bilgisini karlatrc girii olarak osilatr kndan alr. ekil 4.5teki devre emasnda diren ve kapasite deerleri Tablo 4.2 ve Tablo 4.3te belirtildii gibi analog oklayclarn giri u numarasna gre sralanmtr. Yani direncin baland u numaras analog oklaycnn giri numarasyla ayn olmaldr.

20

ekil 4.5 Osilatr frekans ve k genlii ayarlama devresi

21

4.1.5 Tetikleme ve Faz Alglama lemleri in Kullanlan Karlatrc Blm Bu blm hem osiloskop hem de Bode diyagram izici ksmnda kullanlan bir blmdr. Osiloskop tasarmnda ihtiya duyulan tetikleme ilemi hem yazlmla hem de donanmla yaplabilen bir ilemdir. Bu projede donanmsal olarak yaplmtr. nk ayn tetikleme iareti, Bode diyagram izicide faz tespiti iin kullanlacaktr. Faz alglama iin kullanlan ikinci karlatrc ise osilatr kndan alnan karlatrcdr. Sonu olarak k iaretinin fazn ve giri iaretinin fazn karlatrclar ile tespit ederek bu iki iaret arasndaki faz farknn llmesi bize llecek sistemin frekansa bal faz cevabn verecektir.

ekil 4.6 Tetikleme ve Faz alglamada kullanlan karlatrc devreleri

Bu devrelerde giri iareti sfrla karlatrlr ve buna gre kta +9V, -9V gzlemlenir. Ancak bu saysal giriler iin uygun bir gerilim seviyesi deildir. Bundan dolay k iaretinin nce bir schottky diyot ile pozitif ksm alnm ve sonra bir gerilim blcden geirilerek 74HCT04 saysal tampon tmdevresiyle karlatrc gerilim seviyesi uygun hale getirilmitir.

22

4.1.6 Mikro Denetleyici nsan-Cihaz Arayz Butonlar ve Ekran

ekil 4.7 Mikrodenetleyici, butonlar ve ekran balant emas Projenin beyni diyebileceimiz mikrodenetleyici ve insan-cihaz arayznn devre emas yukarda grlmektedir. Kullanc butonlar yardmyla cihaz kontrol etmekte ve ekrandan ise sonular takip etmektedir. Mikrodenetleyicinin buton girileri pullup direnciyle 5 Va bal olup herhangi bir butona basldnda ilgili u 0 Va dmektedir. Projede kullanlan mikrodenetleyici 4 KB veri belleine sahiptir. 40 MHzde altrlan ilemci 83.3 Ksps rnekleme oranna kabilen ADC iermektedir. Projede kullanlan LCD ekran ise T6963C ilemcili 240x128 znrlkl tek renkli ekrandr.

23

4.1.7 Besleme Devresi Projede +9 V, -9 V ve +5 V olmak zere adet g kaynana ihtiya duyulmutur. Tasarlanan devrede ilemsel ykselte gibi analog ksmlar ift kaynakla simetrik olarak beslenmi olup, saysal ksmlar ise 5 V gerilimle beslenmitir. Bu gerilimleri elde etmek iin piyasada ok sk kullanlan 7805, 7809 ve 7909 tmdevreleri kullanlmtr. Aadaki ekilde besleme devresi grlmektedir.

ekil 4.8 Projede kullanlan besleme devresi

24

4.2 Yazlm Ksmnn Tasarm Projenin yazlm daha nceki blmlerde bahsedildii gibi kk paralar halinde tasarlanm olup bu paralarn bir araya getirilmesiyle oluturulmutur. Proje Temel olarak src ve kk yazlmlar, Osiloskop Ksmnn yazlm ve Bode Diyagram izici yazlm olarak temel paraya ayrlabilir. Projede kullanlan src ve kk program paralarna ayr bir balk altnda deinilmemi olup ekran ktlar ve ilevleri hakknda bilgi verilmitir. Bu kk alt programlar, bekleme alt programlar, bellek dzenleme programlar, gibi kk programlardr ve bu projede genelde birok programda kullanld ekliyle kullanlmtr.

ekil 4.9 LCD Src Yazlmnn ktlar

4.2.1 Ana Programa Ait Ak Diyagram Ana programn ak diyagram ekil 4.10da verilmitir. Ana programn alma eklini inceleyecek olursak, ana programn grevi cihazn ilk alnda gerekli ilemleri yapmak ve kullancyla cihaz arasnda ilk iletiimi salamaktr. letim sistemi olarak adlandrlmas doru olmamakla beraber, proje yazlmndaki ana programdr. Ana program nce cihaz hazrlar ve ardndan kullancnn seimini alglamak iin butonlardan veri bekler. Kullancnn isteine gre uygun alt programa dallanr. Ayrca bu program Osiloskop ve Bode Diyagram izici altprogramlarnn geri dn programdr.

25

ekil 4.10 Ana programa ait ak diyagram

ekil 4.11 Ana programa ait ekran ktlar, karlama ekran ve men

26

4.2.2 Osiloskop Alt Programna Ait Aklamal Ak Diyagramlar

ekil 4.12 Osiloskop alt programna ait ak diyagram Osiloskop alt programnn alma ekli incelenecek olursa, ncelikle gerekli koullamalar ve ekran ayarlarn yapan program varsaylan Volt/Blme,

Zaman/Blme deerini ilk ayar sayarak osiloskop ilevini yerine getirir.

27

Osiloskopun almas yledir. ncelikle ilk koullamalarda mikrodenetleyicinin zamanlaycs uygun rnekleme frekans salayacak ekilde kurulur ve kesme retmesi salanr. Bu ilem bir defa yapldktan sonra srekli kendini tekrar eden bir yapya sahiptir. lk koullamalardan sonra osiloskop iareti doru grntlemek iin tetikleme yapmaya alr. nce tetiklemenin cinsi belirlenir, ardndan tetikleme iin 256 rnekleme evrimi bekleme sresi devreye sokulur. Eer osiloskop bu sre iinde tetikleme yapamazsa zaman am olduuna karar verir ve tetikleme sinyalini yoksayar. Ardndan Osiloskopun gerek zamanl olup olmayacana karar verir ve giri iaretini rneklemeye balar. Eer osiloskop gerek zamanlysa giri iaretini rnekler rneklemez ekrana basar, eer gerek zamanl deilse nce 240 rnek alp bunlar biriktirir ve en son basar. Ekrana basma ilemini ise yle yapar. LCD ekrana yazlan verilerde lojik 1 nokta var, lojik0 nokta yok anlamndadr. Eer bir nokta baslaca noktaya nceden o noktada var olan lojik durumla XOR ilemine sokulursa ve ayn nokta tekrar eski yerine XOR ilemiyle baslacak olursa, nceden mevcut olan noktann durumu korunur. Osiloskop program burada olduu gibi nce iareti XOR ilemiyle ekrana basmakta ardndan, iaretin grlmesi iin bir miktar beklemekte ve daha sonra ayn ilemi tekrar yaparak iaret baslmadan nceki ekran geri getirmektedir. Yani ekran tazelemektedir. Ekrana baslan noktalara eer gerek varsa dorusal ara deerleme yaplmakta ve ekrana baslan noktalarn daha rahat izlenmesi iin iki nokta aras birletirilmektedir. Program gerekli yerlerde tu denetimi yapmakta, buna gre k, durdurma, Volt/Blme deiiklii, Zaman/Blme deiiklii, tetikleme kenar deiiklii ilemlerini yapmaktadr. Burada anlatlanlar programlarn ak diyagramlar incelendiinde daha da iyi anlalcaktr.

28

ekil 4.13 Osiloskop alt program ak diyagram(Devam)

ekil 4.14 Osiloskop tu denetleme programna ait ak diyagram

29

ekil 4.15 Osiloskop tu denetleme alt program ak diyagram(Devam)

ekil 4.16 Gerek zamanl osiloskop geri dnsz alt program grubu ak diyagram

30

ekil 4.17 Gerek zamanl osiloskop geri dnsz alt program grubu ak diyagram (Devam)

31

ekil 4.18 Gerek zamanl olmayan osiloskop geri dnsz alt programna ait ak diyagram

32

ekil 4.19 Gerek zamanl olmayan osiloskop geri dnsz alt programna ait ak diyagram (Devam)

33

ekil 4.20 Tetikleme alt programna ait ak diyagram

34

ekil 4.21 Tetikleme alt programna ait ak diyagram (Devam)

35

4.2.3 Bode Diyagram izici Altprogramna Ait Aklamal Ak Diyagramlar Bode diyagram yazlm temel olarak her 1 Hz ile 100 KHz arasnda logaritmik olarak 31 paraya blnm hemen hemen eit admlarla ilerleyen frekans deerlerinde iaret reten ve bu rettii iaretin llecek sisteme uygulandktan sonra geri elde edilirken sahip olduu faz ve genlik deiimlerinden llecek sistemin Bode Diyagramn karmaktr. Bode diyagram izici ilk arldnda her frekans birer birer retir ve bu rettii deerlerdeki genlik deiimini ADC ile faz deiimini giri ve k iaretleri karlatrclar arasndaki zaman farkn yardmyla bulur. Ancak burada cihazn kendi yapsndan kaynaklanan bir frekans cevab olduu iin bundan dolay kaynaklanan hata paylar yazlma eklenecektir. Bode Diyagram alt program tez teslim tarihine kadar hazrlanamad iin yalnzca ak diyagramlar verilmitir. Programn lme ilemini nasl yapt aklanacak olursa, nce frekans analog oklayclar ile uygun kapasite ve diren iftleriyle retilir. Ardndan bu iaret en dk gerilim seviyesinde 30mV olarak retilir, giri ykselteci kazanc birdir. Yani lm aral 40 dB ile 20 dBdir. Gelen iaret llr. Eer genlii 20 dBden dk ise k iareti genlii 300 mV yaplr, giri ykselteci kazanc birdir. Burada lm aral 20 dB ile 0 dB olur. Yine llebilir bir deer elde edilmezse genlik 3V yaplr ve gelen iaret llr, bu lmde de 0 dB ile -20 dB aras lm yaplabilir, eer istenen seviyede bir gerilim yakalanamazsa giri ykselteci kazanc 20 yaplr ve iaretin lm aral -20 dB ile -40 dB arasnda olur. Giri ykseltecinin 20 kat ykseltmesinin sebebi giriin ilk katta ikiye blnmesinden dolaydr. Ayrca aklamalardan grld gibi lm aral 40 dB ile -40 dB arasndadr. Faz lme ilemi ise yle yaplr. ncelikle k iaretinin pozitif sfr geii alglanr ve giri iaretinin pozitif sfr geii beklenir. Arada geen sre bizim faz farkmzn zaman ifadesidir, bu ise uygun oranlamayla aya dntrlr. Burada anlatlanlar programa ait ak diyagramlar incelendiinde daha da iyi anlalacaktr.

36

Bala

lk koullamalar yap

k iaret frekans n.frekans yap

Tular denetle

Genlik Tespit Alt Programn ar.

Faz Tespit Altprogramn ar

N=N+1

N=32 mi? Hayr Evet

Genlik ve Faz deerleri iin dorusal ara deerleme yap

Ekrana bas

Hayr

Programdan klacak m?

Evet Bitir ekil 4.22 Bode Diyagram izici alt program

37

Bala

Genlii 30mV ayarla

Giri genliini l

Seviye 40dB20dB arasnda m?

Evet Bitir

Hayr
Genlii 300mV ayarla

Giri genliini l

Seviye 20dB0dB arasnda m?

Evet Bitir

Hayr

ekil 4.23 Bode Diyagram izici genlik tespit alt program

38

Genlii 3V ayarla

Giri genliini l

Seviye -20dB -0dB arasnda m?

Evet Bitir

Hayr
Genlii 3V ayarla

Giri genliini l

Seviye -20dB- 40dB arasnda m?

Evet Bitir

Hayr
Genlii 3V ayarla

Giri genliini l

Bitir ekil 4.24 Bode Diyagram izici genlik tespit alt program (Devam)

39

Bala
k iaretini tetikle

Zamanlaycy kur

Hayr

Giri iareti tetiklendi mi?

Evet Zamanlaycy durdur ve faza evir

Bitir ekil 4.25 Bode Diyagram izici Faz Tespit Altprogram

Bala

k Tuu basld m?

Evet

Hayr Evet

Program Sonladr ve dn
Genlik izdirme tuu basld m?

Hayr Geri dn Hayr

Faz izdirme tuu basld m?

Genlik izme yazmacn kur ve dn

Evet
Faz izme yazmacn kur Ve dn

ekil 4.26 Bode Diyagram izici tu denetleme alt program

40

5.

TASARIMI

YAPILAN

DEVRENN

ELEKTRKSEL

KARAKETRSTKLER Proje kapsamnda tasarlanan devrenin istenen sonular salayp salamad bir dijital osiloskopla llm ve ardndan bu sonular bilgisayar ortamna aktarlmtr. lm yaplan ksmlar devrede nem arzeden ve kalibrasyon gerektiren blmlerdir. ekil 5.1de grld zere enstrumantasyon ykseltecine uygulanan byk genlikli bir iaret aynen kta hibir bozulma olmadan grlmektedir.

ekil 5.1 1KHzde enstrumantasyon ykseltecinin byk iaret giri ve k ekil 5.2de giri koruma devresinin lm sonular grlmektedir. Grld gibi giri iareti deeri 6.4V deerini atnda giri koruma zener diyotlar devreye girerek genliin bu deerde kalmasn salarlar. Bylece olas yksek giri gerilimlerinden dolay saysal ve analog ksmn zarar grmesi engellenmi olur. Projede bu istenen sonu elde edilmitir.

41

ekil 5.2 Giri koruma devresinin giri iaretinin 6.4V deerini gemesine karn verdii k(Volt/Div=5V , f=1KHz) Girite bulunan enstrumantasyon kuvvetlendiricisi byk iaretlerde istenen sonucu vermi olmasna karn grltnn olumsuz etkisi giri gerilimi azaldka ortaya kmaktadr. Grlty azaltmak iin FET girili opamplar kullanlm ve ekil 5.3de ki sonular elde edilmitir. Ancak buradaki grltnn kayna srf devre deil, lm sonularnn alnd dzenek olup, bu grltler yksek frekansl olduu iin ADC tarafndan byk lde elenmektedir. Ayrca iaret devre iinde ilerlerken eitli alak geiren etkilere maruz kald iin bu grlt tatmin edici seviyede kalmaktadr.

42

ekil 5.3 60mV giri iareti iin enstrumantasyon ykseltecinin k

ekil 5.4 Kazanc ayarl ykseltelerin kndaki koruma devresi

43

ekil 5.4te ise kazanc ayarlanabilen ykseltelerin kndaki koruma devresinin ileyii grlmektedir. Bu devre girite kk genlikli olmasna ramen ykseltildikten sonra genlik snrn aan iaretleri engellemek iin tasarlanmtr. Grld gibi giri iareti ne olursa olsun k iareti 3.2V deerini atnda engellenmektedir.

ekil 5.5 ADC uygunlatrmas yaplm ve ofset eklenmi ADC giri iareti ekil 5.5te ADC giriine uygulanan iaretin osiloskoptan elde edilmi grnts grlmektedir. 2.5V DC ofset zerinde salnan iaretin azami genlii tepeden tepeye 5V olabilir ki bu da mikrodenetleyicinin ADC sinin msaade ettii azami deerdir. Grld gibi devrenin vermi olduu sonular tatmin edicidir. Tasarlanan sistemin bu ksm hem osiloskop lmlerinde hem de Bode Diyagram izici girilerinde kullanlmtr. ekil 5.6da ise koruma devresinin son ksm yani ADC uygulanan giriin korunmas gsterilmitir.

44

ekil 5.6 Giri iaretinin devrenin lebileceinden fazla olmasna karn koruma devrelerinin almas ve k gerilimini snrlamas(Volt/Div=2V) Proje kapsamnda tasarlanan sistemin dier blmlerinden olan sfr gei alglayclarnn sonular ekil 5.7de verilmitir.

ekil 5.7 f=10KHz iin osiloskop tetikleyicisinin k iareti

45

ekil 5.7de grld gibi iaret 0V seviyesinin altna iner inmez karlatrc k lojik 1 seviyesine ykselmekte ve tam tersi durumda ise ok hzl bir biimde lojik0 seviyesine dmektedir.

ekil 5.8 f=30KHz iin sistemin i faz cevabnn etkisi ekil 5.8de grld gibi frekans arttka sistemin kendi isel faz cevabndan dolay iaretin faznn alglanmasnda problemler olumaktadr. Bu faz kaymas Bode Diyagram izici yazlmna kalibrasyon faktr olarak eklenecektir. Bu kayma ekil 5.9da da rahatlkla grlmektedir.

46

ekil 5.9 Sistemin yksek frekanslarda sahip olduu faz kaymas

ekil 5.10 Sistemin simlasyonla elde edilmi faz ve genlik diyagram ekil 5.10da sistemin simlasyonla elde edilmi Bode Diyagram grlmektedir. Sonuta sistem kendine has genlik ve faz cevabna sahip olduundan bu hata paylar Bode Diyagram yazlmna eklenecektir.

47

ekil 5.11 f=2.4KHz iin osiloskop simlasyon ekran grnts

ekil 5.11de grld gibi osiloskop sonularnda istenilen sonular elde edilmitir. ekil 5.12de ise rtmenin olumsuz etkileri grlmektedir.

ekil 5.12 rtmenin olumsuz etkisi

ekil 5.13 Bode Diyagram izici Genlik Ekran

48

ekil 5.14 Bode Diyagram izici Faz ekran

ekil 5.13 ve 5.14te Bode diyagram izicinin ekranlar grlmektedir. Bu ekranlar birok frekans ekranda gstermek iin logaritmik lek hesaplanarak yaplmtr. Tablo 5.1de devreye ait elektriksel karakteristikler verilmektedir.

49

Tablo 5.1 Tasarm yaplan devrenin elektriksel karakteristikleri

BESLEME GERLM G TKETM BODE DYAGRAMI ZC IKI GERLM BODE DYAGRAMI ZC GENLK LM ARALII

12 V ~2W En fazla 3 Vpp En az 30 mVpp En fazla +40 dB En az -40 dB En fazla 100 KHz En az 1 Hz En fazla 6.4 V

BODE DYAGRAMI ZC FREKANS LM ARALII

OSLOSKOP GENLK LM ARALII

En az 500uV En fazla 200ms/Blme En az 41 uS/Blme En fazla 24 KHz

OSLOSKOP ZAMAN LM ARALII

OSLOSKOP FREKANS LM ARALII ANALOGTAN SAYISALA EVRC RNEKLEME FREKANSI

En az DC En fazla 60 Ksps

50

6. SONULAR Yldz Teknik niversitesi Lisans eitimi kapsamnda Bitirme Tezi konusu olarak alnm Mikrodenetleyicili Dijital Osiloskop ve Bode Diyagram izici projesi elden geldiince zgn olarak tasarlanmaya allmtr. Projenin konusunun seimi esnasnda konunun pratik hayatta gereklenip gereklenemeyecei aratrlm ve derin bir fizibilite aratrmas yaplmtr. Osiloskop ve Bode Diyagram izici ksmnn ortak kullanabilecei blmler saptanm ve mmkn olduunca esnek bir tasarm yaplmaya allmtr. Giri blm iin enstrumantasyon kuvvetlendiricisi seilmi ve istenen verim alnmtr. Proje kapsamnda tasarlanan devrenin giri, k ykselteleri ve karlatrc blmleri sonular blmnn ilk ksmlarnda belirtildii ktlar retmitir. Ancak VCO blm iin birden fazla tasarm mevcutken, projenin balangcnda NCO(Saysal Kontroll Osilatr) kullanm dnlm ancak bu tasarm uygun elektronik elemanlarn bulunamamas sebebiyle tek para iaret reteci olarak kullanlan ve frekans bir tek kapasite ve diren ile dorusal olarak deien XR2206 tmdevresi kullanlmtr. Bu tmdevreyle elde edilen iaret klar incelendiinde gayet dzgn, istenen frekanslarda retilmi sinsler elde edilmitir. Projede donanmsal tasarmn sonular tatmin edici seviyelerde elde edilmitir. Projenin yazlm ksmnda elde edilen sonular ise zellikle tasarmn ilk aamalarnda simlasyonla denenmi olup gerek bir osiloskop ile karlatrlarak kalibrasyonu yaplmtr. Projenin osiloskop ksmnda karlalan problemlerden en by rtmedir. Bu konuya Blm 2.3de deinildii iin bir daha deinilmeyecektir. Bu problemin zm iin ise yaplmas gereken girie rtme engelleyici analog bir alak geiren filtre yerletirilmesi ve daha sonra elde edilen iaretin rnek deerlerinin saysal olarak azaltlmas yani aa rneklem yaplmasyla giderilebilir. Ancak projeye ayrlan zamann kstl olmas sebebiyle bu zm uygulanmamtr.

51

Projeye son olarak genel bir bak atlacak olursa, bu proje modler yapda olmas ve donanmnn esnek olmas sebebiyle gelitirmeye ak bir projedir. Donanm ksmna dardan bir ekleme yapmak her ne kadar ok zor olsa da, ok geni olduu iin programlanabilir bir analog devre gibi dnlebilir. Yazlm ksm ise tamamen modler yapda olup makine dilinde yazlm olmas programcya esneklik salar. stenildii takdirde yeni blmler eklenip, mevcut blmler gncellenebilir.

52

KAYNAKLAR [1] Yazgan, E. Ve Korrek, M., (1996), Tp Elektronii T Rektrl Yaynlar, stanbul [2] National Semiconductor , Application Note 31 ,(1978) [3] Yard.Do.Dr. nal Kk, Telekom Devreleri Ders Notlar, http://www.yildiz.edu.tr/~kunal/telekom_devre.htm [4] http://www.doctronics.co.uk/scope.htm [5] http://glory.honour.ca/projects/Oscilloscope/Oscilloscope.html [6] XR2206 Datasheet

53

EKLER EK 1 PROJEDE TASARIMI YAPILAN SSTEMN BASKI DEVRES

54

EK2 PROJE KAPSAMINDA TASARIMI YAPILAN CHAZIN RESMLER

55

56

57

58

ZGEM Doum tarihi : 17.09.1987 Doum yeri: Lise Lisans Bilecik 2001-2005 Bilecik Erturul Gazi Lisesi 2005- Yldz Teknik niversitesi Elektrik-Elektronik Fak. Elektronik ve Haberleme Mhendislii Staj Yapt Kurumlar 2007 Trk Telekomnikasyon A.. 2008 ASELSAN A..