MENJELASKAN PRINSIP REGISTER

MENERAPKAN DASAR-DASAR TEKNIK DIGITAL

by SUGENG HARIADI, S.Pd.

TUJUAN
Siswa dapat:
1. 2. 3. 4. Menjelaskan Menjelaskan Menjelaskan Menjelaskan fungsi-fungsi register yang ada. fungsi clock. fungsi Flip-flop fungsi Register dan Counter.

Teknologi dan Rekayasa

CLOCK
Rangkaian clock termasuk golongan Astabil Multivibrator dengan IC 555.
+VCC

4 R 2 TRIG

8 VCC

U7 D 7 6

RA

555
3

TH

RB 5 C

Vout

CTL GND 1

0.01uF

Gambar 1

Teknologi dan Rekayasa

CARA KERJA RANGKAIAN CLOCK:

1. Pada saat C diisi tegangan ambang naik melebihi + (2/3) Vcc. 2. Kapasitor C dikosongkan melalui Rb oleh karena itu tetapan waktu pengosongan dapat ditentukan dengan rumus T = Rb x C. 3. Bila Tegangan C sudah turun sedikit sebesar + (Vcc/3) maka keluaran menjadi tinggi. 4. Siklus kerjanya dirumuskan: W = 0.693 (RA + Rb ).C t = 0.693 . Rb. C T =W+t

F = 1/T Dimana : W = lebar pulsa ; T = waktu periode T = detik ; F = Hertz

Teknologi dan Rekayasa

 Operasi system digital terjadi pada pulsa clock bertransisi dari 0 ke 1 atau dari 1 ke 0.

Transisi 0-ke-1:sisi naik (rising edge); Transisi 1-ke-0: sisi jatuh (falling edge)

Teknologi dan Rekayasa

FLIP-FLOP
Rangkaian logika dengan dua output yang saling berlawanan.

dua kondisi kerja FF: (1) Q = 0, Q=1 : (2) Q = 1, Q = 0 .

Teknologi dan Rekayasa

MACAM - MACAM FLIP-FLOP

1. RS FLIP-FLOP
Tabel Kebenaran: S 0 0 1 1 1 0 B 0 1 1 0 1 0 Q 1 1 1 0 0 1 Q
n

11
RS-FF yang disusun dari gerbang NAND

Q 1 0 0 1 1 1 Q
n

Keterangan Terlarang Set (memasang) Stabil I Reset (melepas) Stabil II Terlarang Kondisi memori (mengingat)

Teknologi dan Rekayasa

CRS FLIP-FLOP
2. CRS FLIP-FLOP
Tabel kebenaran: S 0 R 0 Qn +1 Qn

S Ck R

S RS FF R

1
0 1

0
1 terlarang

1 1

Teknologi dan Rekayasa

D FLIP-FLOP
3. D FLIP-FLOP
Tabel Kebenaran:

D Ck

S RS FF R

D 0 1

Qn+1 0 1

Teknologi dan Rekayasa

Tabel Kebenaran:

T FLIP-FLOP
4. T FLIP-FLOP
Tabel Kebenaran:
T 0 1 0 1 0 1 0 1 Q 0 0 1 1 0 0 1 1

S Ck RS FF R

Teknologi dan Rekayasa

J-K FLIP-FLOP
5. J-K FLIP-FLOP
Clear
J 0 0 Tabel Kebenaran: K 0 1 0 1 Qn+1 Qn 0 1 Keterangan Mengingat Reset Set

J Ck

JK FF

Q K

1 1

Togle Qn (strep)

Teknologi dan Rekayasa

REGISTER
Susunan register memori 4-bit dengan DFF:

Teknologi dan Rekayasa

 Register memori 4 bit yang terdiri dari 4 buah D FF. Data input dimasukkan secara paralel pada terminal A, B, C, dan D.

Data pada input akan di transfer ke output setiap ada pulsa clock secara paralel juga.

Teknologi dan Rekayasa

MACAM-MACAM REGISTER:
1. REGISTER SISO (Serial Input Serial Output)
Q1 Q2 Q3 Q4

Word in (SI)

1 2 3

J CLK K FF1

1 2

J CLK K FF2

1 2

J CLK K FF3

1 2

J CLK K FF4

Clock

Tabel Kebenaran (Misal masuknya 1101) Clock ke 0 1 2 3 4 Word in 0 1 0 1 1 Q1 0 1 0 1 1 Q2 0 0 1 0 1 Q3 0 0 0 1 0 Q4 0 0 0 0 1

Teknologi dan Rekayasa

REGISTER SIPO
2. REGISTER SIPO (Serial Input Paralel Output)
Da ta l oad
1 2 D CLK DFF1 Q 3 1 2 D CLK DFF2 Q 3 1 2 D CLK DFF3 Q 3 1 2 D CLK DFF4 Q 3

Cl ock Re ad O ut

Tabel Kebenaran
Q1 Q2 Q3 Q4 0 0 0 0 0 1

Read Out 0 0

Clock 0 1

Input

A 0

B 0

C 0

D 0

1
1 0 1 1

0
1 1 0 0

0
0 1 1 1

0
0 0 1 1

0
0 0 0 1

0
0 0 0 0

0
0 0 0 1

0
0 0 0 1

0
0 0 1

2
3 4

1
0 1

Teknologi dan Rekayasa

TABEL KEBENARAN:

REGISTER PIPO
3. REGISTER PIPO (Paralel Input dan Paralel Output)
QD
DFF2 1 2 D CLK Q 3 1 2 DFF2 D CLK Q 3 1 2

QC
DFF2 D CLK Q

QB
DFF2 3 1 2 D CLK Q

QA

Reset Clock D3

D2

D1

D0

TABEL KEBENARAN:

Clock 0 1 2 3

D1 D2 D3 D4 QD 1 1 1 0 1 1 0 0 0 0 0 0 1 0 1 1 1 1 1 0

QC 0 1 0 0

QB 0 0 0 0

QA 0 1 1 1

Teknologi dan Rekayasa

REGISTER PISO
4. REGISTER PISO (Paralel Input Serial Output)
A B C D

Da ta lo ad

DFF2 1 2 D CLK Q 3 1 2

DFF2 D CLK Q 3 1 2

DFF2 D CLK Q 3 1 2

DFF2 D CLK Q 3

Se rial Ou t

R Cl ock

TABEL KEBENARAN Data 0 1 0 1 IC 1 1 0 0 Preset 1 0 1 1 Reset 0 1 1 1

Teknologi dan Rekayasa

COUNTER
Ada 2 jenis pencacah yaitu:
1. Pencacah sinkron (syncronuous counters) atau pencacah jajar. 2. Pencacah tak sinkron (asyncronuous counters) yang kadang-kadang disebut juga pencacah deret (series counters) atau pencacah kerut (rippIe counters).

Teknologi dan Rekayasa

JENIS-JENIS PENCACAH
1. Pencacah Sinkron: Pencacah maju sinkron yang berjalan terus (Free Running). Pencacah maju sinkron yang dapat berhenti sendiri (Self Stopping). Pencacah mundur sinkron. Pencacah maju dan mundur sinkron (Updown Counter).

Teknologi dan Rekayasa

LANJUTAN
2. Pencacah tak sinkron terdiri dari 4 macam yaitu: Pencacah maju tak sinkron yang berjalan terus (Free Running). Pencacah maju tak sinkron yang dapat berhenti sendiri (Self Stopping). Pencacah mundur tak sinkron. Pencacah maju dan mundur tak sinkron (Updown Counter).

Teknologi dan Rekayasa

CONTOH PENCACAH:
1. Pencacah maju tak sinkron yang menggunakan 4 buah JK-FF:
Clock
QA( LSB) 1 2 3 4 1 2 5 3 QB 4 1 2 5 3 QC 4 1 2 5 3 QD( MSB) 4

Tabel kebenaran
QD MSB
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

QC
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

QB
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

QA LSB
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

J CLK

J CLK

J CLK

J CLK

K AQ

K BQ

K CQ

K DQ

Diagram waktu
Clock QA QB QC QD

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Teknologi dan Rekayasa

LANJUTAN
2.
1 J

Pencacah mundur tak sinkron

QA(LSB) 4 1 2 5 3 QB 4 1 2 5 3 QC 4 1 2 5 3 QD(MSB) 4 Q J CLK K BQ Q J CLK K CQ Q J CLK K DQ 5 Q

Tabel kebenaran
Clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 QD 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 QC 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 QB 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 QA 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 15

Clock 2 CLK
3 K AQ

Atau
QA(LSB) 1 4 1 2 5 3 QB 4 1 2 5 3 QC 4 1 2 5 3 QD(MSB) 4

J CLK

J CLK

J CLK

Clock 2 CLK
3 K AQ

K BQ

K CQ

K DQ

Diagram waktu
Clock QA QB QC QD

Teknologi dan Rekayasa

Pencacah Maju dan Mundur Sinkron:

3. Pencacah Maju dan Mundur Sinkron: Pencacah lingkar
A B C D

Tabel kebenaran
Clock 0 1 2 3 4 5 D 0 0 0 0 1 0 C 0 0 0 1 0 0 B 0 0 1 0 0 0 A 0 1 0 0 0 1

1 2 3

J CLK K

1 2

J CLK K

1 2

J CLK K

1 2

J CLK K

Clock

JKFFC

JKFFC

JKFFC

JKFFC

Gambar Rangkaian Pencacah Lingkar

Teknologi dan Rekayasa

Pencacah Johnson
Pencacah Johnson
A
1 2 3 J CLK K Q 5 Q 4 1 2 3 J CLK K Q 5 Q

Tabel kebenaran
D

B
4 1 2 3 J CLK K Q Q

C
4 1 2 5 3 J CLK K Q Q

Clock
0 1 2 3 4 5 6 7 8

D
0 0 0 0 1 1 1 1 0

C
0 0 0 1 1 1 1 0 0

B
0 0 1 1 1 1 0 0 0

A
0 1 1 1 1 0 0 0 0

Clock

JKFFC

JKFFC

JKFFC

JKFFC

Gambar Rangkaian Pencacah Johnson

Teknologi dan Rekayasa

TERIMA KASIH

PENGAJAR : SUGENG HARIADI, SPd SMKN 1 JIWAN MADIUN

Teknologi dan Rekayasa