qe 2 CAPITULO 1 LT Conceitos Introdutorios “151. =m SUMARIO Representagées Numéricas Ln. 1-2 Sistemas Digitais e Analégicos 1-3. Sistemas de Numeragao Digital 1-4 Representacéo de Quantidades Bindrias 16 17 1-8 Circuitos Digitais/Circuttos Légicos Transmissdo Paralela e Serial Meméria Computadores Digitais,2 Sistemas Digitals Prineipios e Aplicac @ OBJETIVOS Ao completar este capitulo, voce deverd estar apto a: 1 Distinguir entre representacdes analigicas e digital. MH Relacionar as vantagens e desvantagens das ténicas digitais quando comparadas com as analéigicas. 1H Compreender a necessidade de utitizagao de conversores analigico-digitais (conversores VD) © conversores dligital-analdgicos (conversores D/). Converter niimeros decimais em bindrios e viee-versa, Wi [dentificar sinals digitals tiplcos, 1 Relacionar as diversas teenologias de fabricacao de circuttos integrados. 1 Identificar um diagrama de tempo. 1 Enumerar as diferencas entre transmissao paralela e serial 1 Descrever a propriedade de memé @ Descrever as prineipais partes de um computador digital e compreender suas func 1 Fazer a distingao entre microcomputadores, microprocessadores ¢ microcontroladores, @ INTRODUCAO No mundo atual, 0 termo digital tornou-se parte do nosso Vocabulario no dla-a-dia por causa da maneira profunda pela qual os cireuitos e as técnicas digitals tornaram-se ampli mente utilizados em quase todas as areas de nossas vidas, ‘como: computadores. automagao, robds, medicina, tran portes. entretenimento, exploracao do espaco etc. Voc® esta prestes a comecar uma excitante Jornada, na quail desco- brird os principios fundamentals, os conceitos ¢ as op ‘cbes que So comuns a todos 0s sistemas digitais, desde a mais simples chave liga-desliga até o mals complexo com- putador. Se este livro for bem-sucedido, voe? adquirird um profundo conhecimento de como os sistemas digitais funci- ‘nam e deverd estar apto a aplicar este conhecimento na analise ¢ manutencdo de qualquer sistema digital Vamos comecar introduzindo alguns conceitos bsicos que Sao a parte vital da tecnologia digital; estes conceitos sergio complementados mais adiante, & medida que se tor- nar necessévio. Também introduziremos alguns termos, importantes para iniciarmos o estudo nesta nov conhecimento, assim como acrescentaremos, a cada capi lulo, novos termos 2queles jd estudados. 1-1 REPRESENTAGOES NUMERICAS Na ciéncia, na tecnologia, nos negécios € na verdade em ‘qualquer outro campo, estamos constantemente lidandlo com, quantidades. Quantidades 10 medidas, monitoradas, gra- vadlas, manipuladas aritmeticamente, observadas, ou de all gum outro modo utiizadas na maioria dos sistemas fisicos, E importante que ao licarmos com diversas quantidades se. jamos capazes de representar seus valores de modo efic ente e exato, Existem basicamente duas formas de rept sentar 0 valor numérico de quantidades: a anal6gica e a digital. Representacdes Analégicas Na representacdo analégiea, 0 valor de uma quantidade proporcional 20 valor de uma tenstio ou Corrente, ou ain- da de uma medida de movimento. Um exemplo disso € 0 velocimetro de um automével, no qual a deflexao do por teiro € proporcional a velocidude do avtomovel. A posicao angular do ponteito indica o valor da velocidade do auto- movel, inclusive acompanhando qualquer mudanca que ‘ocorrer na velocidade do automével ao ser acelerado ov freado. Um outro exemplo é 0 termostato utilizado para contr: Jara temperatura de uma sala, no qual a curvatura de uma lamina bimetilica & proporcional A medida que a temperatura na sala se altera, a curvatura da Kamina também se altera proporcionalmente Ainda um outro exemplo de representacdo analégica pode ser encontrado no conhecido microfone de sudio. Neste dispositivo, a tensio de saida geracla € proporcional plitude das ondas sonoras que atingem o microfone. {As variagdes na tensto de sada acompa variagdes das ondas sonoras na entrada, Quantidades representads na forma anal6gicatais como aquelas citadas anteriormente possuem uma importante caracteristica: elas podem tartar em um determinado in- tervalo continuo de valores. A velocidade de um autom6- vel pode assumir qualquer valor no intervalo entre zero €. digamos, 160 km/h. De modo similar, a tensao de saida de um microfone pode estar em qualquer ponto de um intervalo de zero a 10 mV (por exemplo: 1 mV, 2.3724 mV 9.9999 mv), 2 temperatura ambiente, ham as mesmas Representacées Digitais Na representagio digital, as quantidades sao vepresent das milo por outras quantidades proporcionatis, mas por sim= bolos chamados digitos. Por exemplo, um relogio digital, que fornece as horas do dia aa forma de dligitos decimais que representam as horas, os minutos (e As vezes segun- dos). Como sabemos, as horas do dia mudam continuamen- te, masa leitura do relogio digital nao varia continuamente: em ver disso, ela varia em passos de um minuto (ou um, segundo). Em outras palavras, esta forma de representagio digital das horas do dia varia em passos discretos, quando ‘comparada com representacao fornecida por um relégio analégico, em que as mudangis no mostrador ocorrem de modo continuo, A diferenca principal entre as formas de representacao analégica e digital pode entio ser simplesmente simboliz da da seguinte maneira: analégic: digital liscreta (passo a passo)1 da natureza discreta da representacao digital, no. nbigtidade na leitura de uma quantidade represen- nesta forma, enquanto na representagio analégica a leitura é geralmente sujeita a interpre! Quais dos itens a seguir rel ho digital e quais se referem a forma de representa. ogica? (b) A corrente elétrica na tomada na parede (© A temperatura de uma sala (@) Gros de areia na praia (©) Velocimetro de automével Solu (a) Digital (b) Analogica (©) Analosica @) Digital, uma ver que 0 ntimero de gros pode assumir apenas um cleterminaclo miimero de valores discretos Gnteiros) e mio qualquer valor possivel dentro de um intervalo continuo. (©) Anal6gica, se 0 velocimetto for do tipo de ponteiro;di- gital se possuir um mostrador numérico. | Questo LU 1-2 SISTEMAS DIGITAIS E ANALOGICOS s de Revisio* Descreva, de modo resumido, a principal diferenga entre as formas de representago digital analégica, Um sistema digital ¢ uma combinagio de dispositivos pro- jetados para lidar com infosmagdes logicas ou com quanti des fisicas representaclas ce forma digital, isto &, estas quan tidades $6 podem assumir valores discretos. Estes disposit vos sio geralmente eletrénicos, mas também podem ser mecainicos, magnéticos ou pncumticos. Dentre os sistemas, dlgitais mais comuns podemos citar computadores € calcula- doris digitais, equipamento de atidio e video digital e 0 sis tema telefonico — 0 maior sistema digital no mundo. ‘Um sistema analégico contém dispositivos que poclem manipular quantidades fisicas que sio representadas de forma analogica, Em um sistema anal6gico, as quantidades fisicas podem variar sobre um intervalo continuo de valo- res, Por exemplo: a amplitude do sinal de saida de um re- ceptor de ridio pode ter qualquer valor entre zero e o limi- te maximo, Outros sistemas analogicos bastante comuns S20, (os amplificadores de aidio, equipamento de gravagio e reproduco de fita magnética, e um simples interruptor do tipo dimmer. fa vspont dak quate de revn pode ser encom ofr de cata cape Coneeitos Introdutéros 3 Vantagens das Técnicas Digitais Uma crescente maioria das aplicagdes na eletrOnica, bem como em muitas outras areas, utiliza técnicas digitais para realizar operacoes anteriormente realizadas através de mé todos analégicos. As principais razoes da mudanga para téc~ nicas digitais Sto: 1. Sistemas digitais geralmente sao mais faceis de projetar. Isto se deve a0 fato de que 0s circuitos utlizados circuitos de chaveamento, em que os valores exaios de Tensto ou corrente nio sio importantes, mas apenas intervalo (ALTO ou BAIXO) no qual eles se localizam, 2. Facil armazenamiento de informagao. Iso € aleangado por circuitos de chaveamento especiais, capazes de cap- Turar a informacio € guardé-la pelo tempo que for ne- 3. Maior exatiddo e precisa. Sistemas digitais podem ma- nipular quantos digitos de precise forem necessarios, para 0 que basta adicionar um atimero maior de circui- tos de chaveamento. Em sistemas analdgicos, a precisio esti geralmente limitada a és ou quatro digitos, porque 0s valores de corrente e tensto sto diretamente depen- dentes dos valores dos componentes dos circvitos e tam- em sao afetados por flutuagdes randomicas (ruido), A operacao do sistema pode ser programada. E bastante simples projetar sistemas digitais cuja operacao pode ser controlada por um conjunto de instrugoes, constituindo tum programa. A medida que a tecnologia avanga, a pro- gramacio de sistemas vem se tornando cada vez mais, simples. Sistemas analdgicos também podem ser progra mados, entretanto, a variedade e a complexidade das operacoes disponiveis sio bastante limitadas. Circuitos digitats sdo menos ajetados pelo rusdo. Flotwa- {90es espurias na tensio (ruido) nio Sto io exiticas em sistemas digitais porque o valor exato da tensio nao € 10 importante, desde que a amplitude do ruido também nao seja to grande que nos impeca de distinguir corre- tamente os niveis l6gicos Lm maior niimero de circuites digitats pode ser colocado em um circuito integrado. & verdade que citcuitos ana- logicos também foram beneficiaclos com o grande desen- volvimento da tecnologia de fabricacio de cireuitos inte- sgraddos, mas sua complexidade e a utilizacio de compo: Rentes economicamente invidveis de serem integrados (capacitores de alto valor, resistores de precisio, induto- res, transformadlores) tém impedido que sistemas anal6- gicos alcancem o mesmo nivel de integract 4, Limitacées das Técnicas Digitais Realmente existe apenas uma tinica desvantagem quando utilizamos técnicas digitais © mundo real é quase totalmente analégico. isicas € originalmente analogi- cca, ¢ elas sao freqiientemente as entradas e saidas monito- radas, operudas e controladas por um sistema. Alguns exem, plos sto temperatura, pressito, posicao, velocidade, nivel de liquidos, vazdo etc. Estamos habituados a expressar estas quantidades digitalmente, de modo que quando dizemos que a temperatura € de 64° (63,8° se quisermos ser maisistemas Digitals Principios e Aplicagaes tenasgcaGanewar }] (Oata Temperaus_, [ Oeponto de ce Preatanere tanaogce) >] eos =| sige Sa Daa Gonversar |] (Aran) gta | contador Alto do antiiieo temperatura Fig. 11 Diagrama de blocos de um asconversdes analogico-cigiais, precisos) estamos na verdade fazendo uma aproximagao di- gital de uma grandeza inerentemente analgica Para tirar proveito das técnicas digitais quando estiver mos lidando com entradas e saiclas analdgicas, trés passos devem ser seguidos 1. Converter as entradas anal6gicas para a forma digital 2. Processar a informagaio digital 3. Converter as saidas digitais de volta 2 forma analégica A Fig. 1-1 mostra um diagrama de blocos de um tipico sistema de controle de temperatura. Como se podle ver no dliagrama, a temperatura é medida por um dispositivo ana- logico € 0 valor medido € entio convertido para uma re- presentacio na forma digital por um conversor analégi- co-digital (conversor A/D). Esta é, entao, processada por um circuito digital, que pode incluir ou nao um computa- lor digital. A saida digital é entio convertida de volta a for ‘ma analgica por um conversor digital-analégico (con- versor D/A). Esta saida analogica é fornecida como entra- da a um controlador que realiza algum tipo de acao para ajustar a temperatura Um outro bom exemplo de conversio entre representa- ces nas formas analogicas e digitais € a que se verifica na sgravacao de audio, Compact disks (CDs) se sobressairam e tomaram conta da indtistria fonogeifica por oferecerem melhores meios de gravacao e reprodugao de miisica, O processo dle produgao e reproducio em CD pode ser des- Grito genericamente como se segue: (1) 0s sons dos instru mentos ¢ das vozes produzem uma tensio analdgica no microfone; (2) este sinal anal6gico é convertido em um for- ‘mato digital, usando um proceso de conversio de anal6gi- co para digital; (3) a informacio digital € armazenada na superficie do CD; (4) durante a reproducao, 0 CD player coleta a informacao digital da superficie do CD e a conver- te em um sinal analégico, que é amplificado e enviado aos alto-falantes de onde pode ser captado pelo ouvido. A necessidade de conversio entre formas analdgicas € dligitais pode ser considerada uma desvantagem por causa do seu custo e complexidace adicionais. Um outro fator que xgeralmente € importante € 0 tempo extra necessirio para realizar estas conversoes. Fm muitas aplicagdes, esses fato- res 8 Jos pelas numerosas vantagens de usar mos técnicas digitais, em raz3o das quais a conversio entre ‘quantidades digitais'e analogicas tornou-se algo bastante comum na tecnologia atu tema de controle de temperatura que utiliza eenicas de processamento digital, possivels gracas Existem situ; cOes, entretanto, em que utilizacio de tée- nicas anal6gicas € mais simples e econémica. Por exemplo: :vamplificacao de sinais € mais facilmente realizada com o auxilio de circuitos analégicos. E comum observar as téenicas analigicas e digitais se- rem utilizadas em um mesmo sistema de modo a se tirar proveito das vantagens de cada uma das técnicas. Nesses sistemas hibridos, uma das mais importantes etapas do pro- jeto € determinat em que partes devem ser empregadas 2s teéenicas analogicas € aquelas em que devem ser utilizadas técnicas digitais O Futuro £ Digital E bastante seguro prever que a maioria cos futuros avangos ‘em muitas (Sendo em todas) Areas da tecnologia ser reali- zada no dominio digital. O ritmo acelerado desses avangos pode inclusive exceder o crescimento fenomenal que tem sido verificado nos tiltimos anos — um periodo em que vimos: 35% das familias amer 0% dos jovens na faixa dos 13 aos 19 anos com computadores pessoais em, casa; aproximadamente 30 milhoes de pessoas na Internet; 90% de todos os computadores pessoais vendidos em 1995 possufam modems e unidades de CD-ROM; automdveis com ‘50 microprocessadores; microprocessadlores presentes nas coisas mais comuns, descle torradeiras, termostatos © car- tes de cumprimentos até secretirias eletrOnicas, video setes e miquinas de lavar. E 6 futuro nos promete ainda mais. No inicio do século vinte € um, suas abotoaduras ou seus brincos poderio se comunicar com outros, através de sat tes, € terio matis poder computacional do que o computador ‘que voc? possui hoje em cast ou no escritério. Telefones serio capazes de receber, ordenar e talvez.até responder chama- das, como um secretdria bem-treinada, Na escola, criangas serio capazes de colher ideias e informagoes © entrar em ccontato com outras criangas de todo o mundo, Quando voce assistir televisio por uma hora, o que estari vendo foi trans: miitido para sua casa em menos de um segundo e armazena- do na meméria do computador presente na sua TV, para ser visto de acordo com a sua conveniéncia, Ler sobre um lugar istincia pode incluir uma experiéncia senso- apenas a ponta do iceherg* “As nformagiese provinces cada sgui form etal ‘Digi de Nichola Negroponte, Wnage Boks, 1993, p57Em outras palavras, a tecnologia digital vai continuar a invadir rapicamente 0 cotidiano de nossas vidas, hem como vai alcangar novas fronteiras que talvez. nao tenhamos nem sequer imaginado. Tudo 0 que podemos fazer € aprender (© maximo possivel sobre esta tecnologia, agdentar firme € aproveitar a viagem, Questies de Revisio 41. Quais sto as vantagens das téenicas digitais sobre as analogicas? 2. Qual € a mais limitagdo que existe para se usar téeni- as digits? 1-3 SISTEMAS DE NUMERAGAO DIGITAL Muitos sistemas de numeracio sto usados na tecnologia di- gital. Os mais comuns sao 0 decimal, 0 bindrio, o octal e 0 hexadecimal. O sistema decimal é naturalmente o sistema ais familiar para todos, uma vez que ele € uma ferramen- que utilizamos todos os dias. Examinar algumas de suas caracteristicas nos ajudara a obter uma melhor compreen- 'si0 dos outros sistemas, Sistema Decimal O sistema decimal é composto de 10 alg 5 bolos. Estes 10 simbolos sao 0, 1, 2, 3. 4,5, 6,7, 8€ 9. U lizando estes simbolos como digifos de um numero, pode- mos expressar qualquer quantidade. O sistema decimal € também chamado de sistema de base 10 porque possui 10 digitos € evoluiu naturalmente do fato de que as pessoas tém 10 dedos. De fato, a palavra “digito” é derivada da pa- lavra latina usada para denominar “dedo”. O sistema decimal é um sistema de valor posicional, isto 6, um sistema no qual o valor do digito depende de sua posicao. Por exemplo: considere 0 ntimero decimal 453. Sabemos que o digito 4, na verdade, representa 4 cente- nas, 0 5 representa 5 dezenas e 0 3 representa 3 unida- des. Em esséncia, 0 4 possui o maior peso dos trés cigitos a ele nos referimos como digito mais significativo (MSD — Most Significant Digit. O 3 possui © menor peso € € chamado de digito menos significative (ISD — Least Significant Digit. ‘Considere um outro exemplo, 27,35. Este ntimero & na verdade igual a 2 dezenas mais 7 unidades mais 3 décimos mais 5 centésimos, ov 2X 10+.7X 1+ 3X 0,1 + 5X 0,01. A virgula decimal € usada para separar a parte inteira da parte fracionaria do ndmero. Be modo mais rigoroso, as virias posigdes relativas & virgula decimal possuem pesos que podem ser expressos em poténcias de 10. Isto pode ser visto na Fig. 1-2, onde o niimero 2745,214 estd representado. A vitgula decimal se para as poténcias positivas de 10 daquelas que 840 negati- vas, O ntimero 2745,214 € entao igual a 2x 10% X 10") + 4 X 109 + G x 10 42% 10 +X 10) +4 X 10), Conceitos Introdutérios 5 Em geral, qualquer numero é simplesmente a soma dos pro- tos de cada valor do digito pelo seu peso devido 2 sua posigao, ‘Valores poscionas as | LLY Lovo rote 2 2B eleva, ePelTPer | t fal Vigule Mae) decma SP. Fig. 1-2 Valores posicionais do sistema de numeragio decimal Sto poténcias de 10, Contagem Decimal Quando fazemos uma contagem no sistema decimal, come- amos com 0 na posicio das unidades ¢ vamos tomando cada simbolo em progressio até atingimos 9. Quando isto acon- tece, adicionamos 1 & posicao de maior peso e mais préxima @ comecamos de novo com 0 0, na primeira posicao (veja a Fig. 1-3), Este processo continua até que a contagem de 99 seja alcangada, Neste momento, adicionamos 1 a terceira posigdo e comegamos de novo com 0 nas duas primeiras posicoes. Este procedimento pode ser seguidlo continuamente, qualquer que seja 0 mimero que desejemos contar. E importante notar que, na contagem decimal, a posigio correspondente 4s unidades (ISD) troca de valor a cada passo da contagem; a posi¢io correspondente as dezenas muda a cada 10 passos da contagem, a posicio correspon- dente As centenas muda a cada 100 passos da contagem e assim por diante. ‘Outra caracteristica do sistema decimal & que, se utilizar mos dois digitos, podemos contar até 10? = 100 nimeros diferentes (0 a 99); utilizando 3 digitos, podemos contar ° 20 103 1 21 2 22 ' 3 23 ' 4 2a ' 5 25 ' 6 26 ' 7 a7 ' 8 28 | 8 28 ' 10 30 \ 1 " : 2 " 199 13 i 200 14 it 15 i ' 16 99 ' 7 100 | 8 101 28 19 102" 1000 Fig. 1-3 Contagem decimal6 Sistemas Dighais Prineios ¢ plieagdes té 1000 ntimeros (0) a 999), e assim sucessivamente, De mode geral, com Ndigitos, podemos contar até 10° ntimeros distintos, comegando do zero ¢ incluindo-o na contagem. O i sempre igual a 10° ~ 1 Sistema Binario Infelizmente, o sistema decimal no se presta para ser im: plementaco satisEatoriamente em sistemas dligitais. Por exem- plo: € bastante dificil projetar um equipamento eletronico que possa trabalhar com 10 niveis diferentes de tensio (um para cada algarismo decimal, do 0 a0 9). Por outro lado, é muito fieil implementar circuitos eletrdnicos simples ¢ pre- cisos que operem somente com dois niveis de tensio. Por esta razio, quase todo sistema digital usa o sistema de au- meragao bindrio (hase 2) como sistema de numeracao ba co para suas opel 0s sistemas de nume racao, is vezes, sejam usados em conjungao com o sistema riches, embora 01 No sistema binérlo existem apenas dois simbolos ou valores possivels para os digitos, Oe 1. Ainca assim, este ‘Sntema de base 2 pode ser usado para representar qualquer {qualquer outo sistema, Eniretanto, de wim modo get ele uilizara um miimero maior de digitos binisios para expres: sar um dado valor, sistema decimal s20 apliciveis do mesmo modo 20 sistema binario, O sistema bingo também ¢ um sistema de valor posicional, onde cada digito binario poss seu proprio valor fu peso expresso como uma poténcla de dois. Iso € lus. tado na Fig. 1 ‘Nivfigur as posigdes a esquerla da gla bind (cone teapanida ca virgula decimaD representam as potenctas positvas de 2, es posigdes a direta representam 5 pO- tEncias negatvas de 2. O numero 1011,101 € mostrado na ial, simplesmente fazemos a soma dos proxktos de cada digo (0 ou 1) pelo seu respectivo peso. 1011101, = AX 29 + (OX 29-4 1x 2) + Ax 2 +X 2) + OX 2°) + 1X 2) =840F24140540 40,125 = 11,625, Observe que na operagio anterior os indices (2 ¢ 10) usados para indicar a base na qual © niimero em que: lest expresso. Esta convencao € usada para evi confusio postscnass Lae eek tetaded t i) Virus se Vegua se Fig. 1-4 Valores posicionais do sistema de numerido bindrio si0 poténclas de 2, sempre que mais de um sistema de numeracaio estiver sen do empregadto. No sistema binario, 0 termo digito bindrio & geralmente abreviado para bit (inary digid, que usaremos daqui por diante. Assim, para o miimero mostrado na Fig. 1-8 existem quatro digitos 2 esquerda da virgula bindria, representando {parte inteira do nlimero, ¢ trés bits a direita, representan- doa parte fracioniria. O bit mais significativo (MSB— Mast Significant Bid & o bit mais a esquesda (0 de maior peso) © bit menos significativo (ISB — Least Significant BID é 0 bit mais direita (o de menor peso). Estes bts esto indica dos na Fig, I+ Contagem Binaria Quando lidamos com ntimeros binarios, geralmente iremos nos restringir a um ntimero espectfico de bits. Esta restrigio € baseada no conjunto de circuitos que esti sendo usaco part representar estes ntimeros bindrios. Vamos usar ntime- ros de 4 bits para ilustrar 0 método para a contagem em bindrio. A seqiiéncia (mostrada na Fig. 1-5) comeca com todos os bits em 0; € a chamada contagem zero, Para cada conta- gem sucessiva, a posicdo reference as unidades (2°) comu- 1a, isto é, ela troca o seu valor bindrio pelo outro, Cada vez ‘que o bit das unidades trocar de 1 para 0, a posigao de peso dois (2 vai comutar (trocar de estado). Cacla vez que o bit da posipao de peso dois mudar de 1 part 0, o bit da posi- ‘ho de peso quatro (2) vai comutar (mucar de estado). Do mesmo modo, cada vez que 0 bit da posicao de peso qua: tro mudar de I para 0, 0 bit da posicio de peso oito (2°) comuta (muda de estado). Este proceso continusria par os bits de mais alta ordem, se o ntimero binirio tivesse mais, do que quatro bits A sequiéncia de contagem bindria tem outra importante caracteristica, como esté mostrado na Fig, 1-5. O bit das unidades (LSB) muda de 0 para 1 ou de 1 para Qa cada contagem. © segundo bit (posi¢ao de peso dois) fica em 0 contagens ¢ depois em 1 por duas contagens, ¢ Pesos > Bae [ca eae ee Decimal equivalents of of of} o —+ ° ofofof 1 —+ 1 ese rao | 2 at eet ites | sat 3 fanaa. agora 4 o}1]oa | 5 ofafrfo ! 6 ead) ta ata 7 vf ofo}o { 8 Hi roa On asta ° er ett 10 eee ee 4 1 n crea) ea nga bel acon! 2 rfrfofa 3 13 1 r}a fo 14 eee | ae 15 t 6 sqléneia de contagem binadepois em 0 por mais duas contagens © assim sucessiva- mente, O tesceiro bit fica em 0 por quatro contagens e de- pois fica em | por quatro contagens e assim sucessivamen- fe, 0 quarto bit (posigio de peso oit0) fiea em 0 por oito tagens ¢ depois fica em 1 por oito contagens. Se dese- jdssemos continuar a contagem, adicionariamos mais bits, € este padrio continuaria com grupos de 0s e Is altermando- se em grupos de 2", Por exemplo: usando © quinto bit, teriamos este alternando dezesseis 0s com dezesseis 1s € assim por diante. ‘Como vimos no sistema decimal, também € verdade para o sistema bindrio que usindo NV bits possimos contaraté 2° con- tagens. Por exemplo: com dois bits, podemas contar até 2! 4 contagens (00, até 11,); com quatro bits, podemos contar até 2' = 16 contagens (0000, até 1111,), ¢ assim por diante. A Uk tima contagem sempre tert todos os bits iguais a1 sera igual 42° I no sistema decimal, Por exemplo: usando quatro bits, at tihima contagem seri LIM, = 2° 1 = 15, EXEMPLO 1-2 Qual & © maior ntimero que pode ser representado usando ito bits? Esta foi uma breve introdugio ao sistema de numeracao bindrio e sua relagio com o sistema decimal. Vamos des- pender muito mais tempo nestes dois sistemas € em varios outros no proximo capitulo, ‘Questdes de Revisio 1. Qual € 0 ntimero decimal equivalente a 11010117 2. Qual & 0 proximo ntimero binario que se segue a 10111; ha seqiiéncia de contagem? 3. Qual é 0 maior valor deci tado usando-se 12 bits? que pode ser represen- 1-4 REPRESENTAGAO DE QUANTIDADES BINARIA: n sistemas digitais, a informacao que esta sendo proces- sada geralmente se apresenta sob forma bindria. Quanti- ILS, a (a) 0) Coneettas Introdutérios 7 dades binarias podem ser representadas por qualquer dis- positivo que apresente apenas dois estados de operac: ou condi¢des possiveis. Por exemplo: uma chave possui apenas dois estados: aberta ou fechada. Podemos arbitrar que uma chave aberta represente o digito binario 0, ou sim- plesmente bindrio 0, e a chave fechaca represente o bind rio 1. A partir destas indicagdes, podemos representar qual- {quer niimero binario como esti’ mostrado na Fig, 1-6(a), em que os estados das varias chaves representam 10010,. Um outro exemplo é mostrado na Fig, 1-6(b), em que as perfuracdes no papel sao usadas para representar ntimeros bindrios, Um furo representa 0 bindrio 1, € a auséncia de furo representa o bindrio 0. Existem varios outtos dispositivos que possuem apenas dois estacios de operacao, ou que podem ser operados ape- ‘nas em condligdes extremas, Entre estes podems citar pada eletrica (acesa ou escura), diodo (conduzindo ou nao conduzindo), relé (energizado ou desenergizado), transis tor (cortado Ou saturado), célula fotoelétrica (iluminada ou escura), termostato (aberto ou fechado), embreagem meci- nica (engrenada ou desengrenada) e um ponto especifico de um disco magnético (magnetizado ou desmagnetizado), Em sistemas digitais eletrOnicos, a informacao bindria é representada por tenses (ou correntes) que esto presen- tes nas entradas € saidas dos varios circuitos. Tipicamente, ‘0s 0 € I bindrios sto representados por dois niveis de ten- sto, Por exemplo: zero volts (0 V) poderia representar 0 bindrio 0, © +5 V poderia representar o bindrio 1. Na ver dadle, devido a variagdes nos circuitos, os bindrios 0 € 1 sto representados por intervalos de tensio, Isto esti mostrado na Fig, 1-7(a), onde qualquer tensao entre 0 ¢ 0,8 V repre- senta o binario 0 e qualquer tensio entre 2 5 V representa © binario 1. Todas as entradas e saiclas normalmente est- mio em um destes intervalos, exceto durante transicoes de ‘um nivel para 0 outro, Agora, podemos notar uma significativa diferenca entre sistemas analégicos e digitais. Nos sistemas digitais, 0 valor exato da tensio ndo € importante. Assim, para as tensdes mostridas na Fig, 1-7(a), uma tensao de 3,6 V significa 0 mesmo que uma tensio de 4,3 V. Em sistemas analdgicos, walor exato da tensdo 2 importante. Por exemplo, se uma roporcional a temperatura medida por um trans- dutor, 3,6V representaria uma temperatura diferente de 4,3 \V, Em outras palavras, o valor da tensao possui informacio significativa, Esta caracteristica significa que 0 projeto de Gircuitos analégicos precisos é geralmente mais dificil do que © projeto de circuitos digits, em razao do modo pelo qual os valores exatos de tensdes Sio afetaclos por variag valores de componentes, pela temperatura ¢ pelo ruido (hu- tuacdes randmicas de tensio). Fig. 1-6 Representagio de ndimeros bindrios utilizan- do (a) chaves ¢ (b) perfuragoes em um fita de papelSistemas Dightals Pr 7 Vos Binéro 1 1 ay - eo nee utlizado 8" ae J ° ° ov! e ov ~ | t Co ekeeGe Gees (® & Fig. 1-7 (a) Indicacao de intervalos de tensio tipicos para bi Sinais Digitais ¢ Diagramas de Tempo A Fig. 1-7(b) mostra um sinal digital tipico e como este varia no tempo, Isto € na verdade um grifico de tensao verststem- po (De € chamado de diagrama de tempo. A escala hori zontal do tempo € graduad em intervalos regulares, come- sando em & e depois em f, fe assim por diante. Para exen- plo de diagrama de tempo mostrado aqui, o sinal comeca em, 0. V ( binatio) em fe af permanece até t, Em 4, 0 sinal faz ‘uma rpida transicao (um salto) atéatingie 4 VL binario). Em. 4 ele volta a 0 V. Transigoes semelhantes ocorrem em f,€ As transicoes no diagrama de tempo sio desenhadas como linhas verticais, de modo que elas parecem ser ins- lantineas quando na realidade no o sao, Entretanto, em Iuitas situacdes a duracao das transigoes é tio pequena quando comparada com 0 intervalo de tempo decortido entre transicdes que podemos representar essas tiltimas como linhas vertcais no diagrama, Encontraremos mais tarde situagdes em que seri necessirio mostrar as transigoes de modo mais exato, em uma escala de tempo expandida, Diagramas de tempo sio bastante utilizados para mostrar como os sinaisdigitais variam com o tempo, e especialmente part mostrar @ relago entre dois ou mais sina digitais no Circuito digital [> Ye ° Fig. 1.8 Um circuito digital respond a um nivel bind indrios O € 1; (b) tipico diagrama de tempo de um sinal digital ‘mesmo circuito ou sistema. Utilizando um osciloscdpio ow um, analisador logico para observar os sinais digitais, podemos compari-los com 0 diagrama de tempo esperado, Este proce- dimento é uma parte muito importante dos mécodos de teste reparo usados em sistemas digitais, 1-5 CIRCUITOS DIGITAIS/CIRCUITOS LOGICOS Circuitos digitais sao projetados para produzir tensoes de saida que estejam dentro dos intervalos determinados para 08 bindrios 0 € 1, como aqueles definidos na Fig. 1-7. Da mesma maneira, circuitos digitais sto projetados para res- ponder, de modo previsivel, a tensdes de entrada que este- jam dentro dos intervalos definidos para 0 e 1. Isto signilica que um circuito digital responder do mesmo modo a to- clas as tensdes de entrada que estiverem dentro do interva Jo permitido para o 0; de maneira semelhante, ele nao dis- tinguira entre tenses de entrada que estejam dentro do intervalo permitido para 1 Para ilustrar este fato, a Fig. 1-8 representa um tipico cir- cuito digital, com entrada v, € sada v,. Mostramos a saida (Caso! ——sv ov —+t av ov aso! a7 sv ——_ st av L—§_oy io (0 ou 1), © nao ao valor exato da tensio de entrada,correspondente a dois sinais de entrada diferentes, Obser- ve que ¥,€ 0 mesmo em ambos os casos, porque embora as duas formas de onda de entrada possuam diferentes va- lores de tensao, elas possuem © mesmo valor binario. Circuitos Légicos A maneira pela qual um circuito digital responde a uma en- trada & chamada de dgica do circuito, Cada tipo de circuit digital obedece a um determinado conjunto de regras log cas, Por esta raz0, circuitos digitais também sao chamados circuitos légicos. Usiremos ambos os termos de modo intercambidvel ao longo do texto. No Cap. 3, veremos mais, claramente o que se quer dizer por “logica” de um circuito, Estudaremos toclos os tipas cle circuitos l6gicos que sto atualmente utilizados em circuitos dligitais. Inicialmente, nossa atencao estari concentrada apenas nas operagdes 16- gicas que estes circuitos realizam, isto &, estaremos interes- sados apenas na relagao entre a entrada e a saida do cireui- to, Adiaremos qualquer discussao de como os circuitos 15- ‘gicos operam internamente até termos desenvolvide uma boa compreensio das suas operagdes logis Circuitos Integrados Digitais Quase todos os circuitos digitais existentes nos sistemas digi tais modemos sio circuitos integrados (CIs). A grande varie: dade de Cls ldgicos disponivel tornou possivel a construcio de sistemas dligitais complexos menores e mais confiveis do que aqueles construicos com circuitos logicos discretos Existem diversas tecnologias de fabricago utilizadas para produzir Cls digitais, e as mais comuns sto: TTL, CMOS, NMOS e ECL. Cada uma difere da outra no tipo dle circuitos que sao utilizados para obter a operagao logica desejada, Por exemplo, a tecnologia TTL (Transistor-Transistor Logic) utiliza o transistor bipolar como elemento principal, enquan- toa CMOS (Complementary Metal Oxide Semiconductor) usa 0 MOSFET do tipo enriquecimento como elemento princi- pal, Aprenderemos sobre as wérias tecnologia de Cls, suas caracteristicas, suas vantagens e desvantagens pds termos dominado 0s tipos basicos de circuitos logicas. ‘Questo de Revisio 1. Verdadeiro ou false. O valor exato da tensio de entra- da € critico para um circuito digital 2. Lim circuito digital pode produzir a mesma tensto de saida para diferentes valores de tensio de entrada? 3. Um circuito digital também é chamado de circuito — 4. Um grafico que mostra como um ou mais sinais digi- tais Variam em funcao do tempo é chamado 1-6 TRANSMISSAO PARALELA E SERIAL Uma das operacoes mais comuns que ocomem em sistemas digitais € a transmissao da informacao de um lugar para ou- Conceitos Introdutérios 9 ia Ho pequena quanto alguns centimetros, numa mesma placa de circuito, ou Go grande quanto uma distincia de muitos quil6metros quando um opetador, num terminal de compu- tador, esté se comunicando com um computador em outra Cidade, A informacio que € transmit esti na forma binaria € € geralmente representada por tensdes nas saidas de um Circuito emissor, que esto conectadas nas entradas de um Circuito receptor. A Fig. 1-9 ilustra os dois métodos bvisicos para transmissio da informacio digital: 0 paralelo ¢ o serial. ‘AFig. 1-9a) mostra como o ntimero bindrio 10110 é trans- mitido do circuito 4 para 0 cireuito B, usando transmissa0 ralela, Cada bt do rtimero bio €representado por uma das saidas do circuito A, onde a sa ISB. Cada uma das saidas do entrada correspondente do circuito B, portanto todos os cinco bits de informaciio sio transmitidos simultaneamente (em paralelo). Na Fig. 1-9(b) existe apenas uma conexio do circuito A para 0 circuito B, quando a transmissio serial é usada. Nes- Te caso, a saida do circuito A produziri um sinal digital cujo nivel de tensto mudara em intervalos regulares de acordo como ntimero binario transmitido, Desse modo, a informa- Ao esti sendo transmitida na base de um bit por vez (Serialmente), através de uma linha de sinal. O diagrama cle tempo na Fig’ 1-9(b) mostra como 0 nivel do sinal varia com 6 tempo. Durante 0 primero intervalo de tempo, Ty 0 sinal esti no nivel 0; durante o intervalo T;, © sinal estd no nivel 1, e assim por diante. © principal compromisso entre as representacdes para- {cla e serial esta relacionado com a velocidade e a simplici- dade do circuito, A transmissio de dados bindrios, de uma parte de um sistema digital para outra, pode ser feita mais rapidamente usando a representagao paralela, porque to- dos os bits sto transmitidos simultaneamente, enquanto a representacao serial transmite um bit por vez, Por outro lado, 4 paralela requer mais linhas de sinal conectadas entre © emissor e o receptor dos dados binarios do que a serial. Em utras palavras, a paralela € mais ripida, e a serial requer menos linhas de sinal, Esta comparagio entre os paralelo e serial, para representar a informacio bins encontrada muitas vezes em discussoes a0 longo do texto. Questiio de Revisio 1. Descreva as vantagens relativas da transmissto para- lela e serial de dados bin 1-7 MEMORIA Quando um sinal de entrada é aplicado na maioria dos dis- positivos ou cicuitos, a saida de algum modo muda em res- post 2 entrada, e quando o sinal de entrada € removido a saida retorna 1 seu estado original, Estes circuitos no exi- bem a propriedade de memoria, ji que suas saidas voltam a0 normal. Nos circuitos digitas, certos tipos de dispositi- vos e circuitos tém meméria. Quando uma entrada € apli- cada em tal circuito, a saida mudart ido, mas per-10 Sistemas Digitais Pri Aplicagdes 1 (MSB) A, ->e—___________>| By Bs Circuito 8 “Transmissao parslela ircuto ‘a Aout Aout @) Circuito By ‘Transmisséo serial () Fig. 19 G0 A transmissio paralela utiliza uma linha de conescio por bit, todos eles sio transmitidos simultaneamente;(b) transmis sao serial utiliza apenas uma linha de conexao, na qual cada bit € triasmitido serialmente (aan bit de cada vez) ‘manecerii neste novo estado mesmo apés a entrada ter sido removida, Esta propriedade de reter sua resposta a uma entrada momentinea é chamada meméria. A Fig, 1-10 ilus- tra as operagdes sem memsria € com memoria, Dispositivos e circuitos de memoria tem um importante papel em sistemas dlgitais, porque eles fornecem meios para armazenar ntimeros bindrios tanto temporaria quanto per- SL eR SL > Eee} Fig. 1-10 Comparagio de operagdes com ¢ sem memoria manentemente, com a capacidade de alterar a informagio armazenada a qualquer momento. Como veremos, 0s viri- os elementos de memsria incluem os tipos magnéticos © aqueles que utilizam circuitos eletrOnicos de retenco (chit- mados latches ¢ flip-flops. 1-8 COMPUTADORES DIGITAIS As técnicas digitais sto aplicadas em intimeras reas da tee- nologia, mas a drea dos computadores digitais ¢ de lon- ge a mais ampla e notivel. Embora os computadores digi is afetem parte da vica de todos, muitos de nds nao sabe. mos exatamente o que um computador faz. Em termos sim- ples, wm computador é um sistema de hardware que reali- 24 operacdes aritméticas, manipula dados (uswalmente na forma binaria) e toma decisoes. Na maioria das vezes, as seres humanos podem fizer 0 que (os computadores fazem, mas os computaclores podem faz@-1ocom uma velocidade e exatidao muito maiores. Isto ocorre apestr de os computadores realizarem todos os cilculos € ope rrigGes em pasos distintos © um de cada vez. Por exemplo: um ser humano pode pegar uma lista de 10 ntimeros e calcu- Jar a soma geral em uma operagao, listando os ntimeros um, sobre 6 outro € somando coluna a coluna. Um computador, por outro lado, pode somar os ntimeros apenas dois de cada vyez, portanto, para somar a mesma lista de ntimeros ele exe: ccutari, na verdade, nove passos de soma. Naturalmente, 0 fato de 0 computador necessitar de apenas um microssegundo ou ‘menos para cada passo disfarca esta aparente ineficiéncia, ‘Um computador é mais pido e mais exato do que pes. soas, mas, dlferentemente da maioria delas, deve ser dado a ele um conjunto completo de instrugdes que descreva exatamenteo que fazer a cada passo de sua operacio, Este conjunto de instrucdes, chamado um programa, ¢ prepa- ido por uma ou mais pessoas para cada tarefa que © com- putador deve fazer. Programas sio colocados na unidade de memoria do computador, codificados em forma bina tendo cada instrucio um cédigo nico. O computador toma estes codigos de instrugdes da memoria wm por vez e reali- Zi a operagho associada ao cédigo. Diremos muito mais sobre isto mais adiante, Partes Principais de um Computador Existem varios tipos de sistemas computacionais, mas cada um pode ser subdlivididdo nas mesmas unidades funcionais, In unidade realiza funcdes especificas, e todas as unid des funcionam em conjunto para executar as instrugdes do programa. A Fig, 1-1] mostra as cinco principais partes fun- cionais de um computador digital © suas interagdes. As li- has sdlidas com setas representam © fluxo de dados ¢ in- formacoes. As linhas tracejadas com setas representam 0 fluxo de sinais de controle © temporizacio. As principais fungdes de cada unidade sao: 1. Unidade de entrada. Awravés desta uniclacle, um conjunto completo de instrugdes € dados € fomecido para o siste- ma computacional e para a unidade de mem6ria, para ser armazenado enquanto for preciso. A informacao € ge- ralmente apresentada na unidade de entrada por um te- lado ou por um disco, Unidade Central de Pracassamento (CPU) Logical Conceitos Introdutérios i 2. Unidade de meméria, A meméria armazena as instru- oes eos dados recebidos da unidade de entrada. Ela armazena os resultados das operagoes aritméticas rece- bidos da unidade aritmética. Ela também fornece infor- magao para a unidade de saida 3. Unidade de controle. Esta unicacle toma as insirugoes da unidade de meméria, uma de cada vez, € as interpreta la entio gers os sinais apropriados a todas as outas Uni- dades para causar a execucio da instrugio especifica 4, Unidade légica/aritmética, Todos os calculos aritméti- cos € as decisoes logicas sio efetuados nesta unidade, cujos resultados podem entio ser enviados para a uni- dacle de meméria para serem armazenados. 5. Unidade de saida. Esta unicadle recebe Dados owinfommagses Fig, 1-11 Diagrama funcional de tum computador digital12 Sistemas Digitais Principios e Aplicacoes mais para estes locais, Neste livro, tataremos principalmente dos microcomputadores. Um microcomputador ¢ 0 menor tipo de computador Geralmente consiste em varias pastilhas de Cls, incluindo a clo microprocessador, pastillias de meméria € pastilhas para interface de entrada e saica, além de dispositivos de entrada e saida, tais como teclado, monitor de video, im- pressora € unidades de disco. Os microcomputadores fo- ram desenvolvidos como resultado dos tremendos avangos na tecnologia de fabricacao de Cls, os quais tomaram pos- sivel integrar mais € mais circuitos digitais numa pequena pastilha, Por exemplo: a pastilha do microprocessador con: fem — no minimo — todos os circuitos que implementa porgio CPU do computaclor, isto é, a unidade de controle a unidade l6gica/aritmética. ‘© microprocessador, em ou- tras palavras, € uma *CPU em uma pastilha” A maioria das pessoas esta familiarizada com os micro- computadores de propésito geral, como o IBM PC € seus compativeis, e o Apple Macintosh, que sto usados em mais la metade dos lares e em quase todos os ambientes de negdcios. Estes microcomputaclores podem realizar uma grande variedade de tarefas, numa larga faixa de aplicagdes, o resto de 1 (LSB) 9.0 — o 20 0 10— ° 0s — 1 «MsB) Logo, 37. = 100101, Faixa de Contagem Lembre-se de que usando N bits podemos contar 2° valores decimais diferentes variando de 0 até 2°— 1. Por exemplo, para N = 4, podemos contar de 0000, até 1111,, ou seja, de 0,5 até 15, totalizando 16 niimeros diferentes. O maior valor decimal € 2! = 1 = 15, e existem 2 ndimeros diferentes. Portanto, de um modo geral, pocemos afirmar: Usando N bits, podemos representar valores de- cimais variando de 0 até 2° 2 1, num total de 2° valores. EXEMPLO 2-1 (a) Qual é 2 faixa de valores decimais que pode ser repre sentada com oito bits? (B) Quantos bits Slo necessatios para representar valores decimais varianclo de 0 até 12.500? Solugio (@) Aqui temos N = 8. Logo, podemos representar niime- ros decimais desde 0 até 2 — 1 = 255. Podemos veri ficar isto constatando que 11111111, equivale a 255, () Com 13 bits, podemos contar de 0 até 2!* = 1 = 8.191, Com 14 bits, podemos contar de 0 até 2 — 1 = 16.383. Claramente, 13 bits nao sao suficientes, ¢ com 14 bits obtemos além de 12,500. Portanto, 0 nimero de bits necessirio € 14. Questées de Revisiio 1. Converta 83,, para bindrio utilizando ambos os méto- dos, 2, Converta 729,, para bindrio utilizando ambos os mé-todos, Verifique sua resposta convertendo de volta para decimal. 3. Quantos bits so necessérios para contar até 1 milhao em decimal? 2-3 SISTEMA DE NUMERAGAO OCTAL O sistema de numeracao octal € muito importante no traba- Iho com computadores digitas, O sistema de numeragio octal tem base ato, significando que tem oito digitos possiveis: 0, 1, 2, 3, 4, 5,6 € 7. Assim, cada digito de um ntimero octal pode ter valores de 0 a7. As posicdes dos digitos num, ‘ntimeto octal tém pesos, como segue: as pont oat Conversao Octal-Decimal Um nGmero octal pode ser facilmente convertido para seu ‘equivalente decimal multiplicando-se cada digito octal pelo seu peso posicional. Por exemplo: ) +7 x (8) + 2x (a) 7xBH2KI Eis outro exemplo: 246, = 2X 8 +4X 8) 46x) = 207510 Conversao Decimal-Octal Um inteito decimal pode ser convertido para octal utilizan- do 0 mesmo método das divisoes sucessivas que foi usado na conversdo decimal-binirio (Fig. 2-1), mas com 0 fator de divisao 8 em vez de 2. Um exemplo é mostrado a seguir. 266 = 33 + restode 2 eae BB 84 + wesode 1 . 26640 = 4124 Note que o primeiro resto se torna o digito menos significa tivo (LSD) do ntimero octal, ¢ o tiltimo resto se torna o di ito mais significativo (MSD). Se uma calculadors € usada para realizar as di no provesso anterior, o resultado incluiré uma fracao decimal em vez de um resto. O resto pode ser obtido multiplican- dorse a fracao decimal por 8. Por exemplo, 266/8 produz 33,25. O resto € 0,25 X 8 = 2. Analogamente, 33/8 € 4,125, © 0 resto se tomna 0,125 X 8 = 1 Sistemas de Numeragao e Cédigos 17 Conversdo Octal-Binario A principal vantagem do sistema de numeragao octal € a facilidade com que conversdes podem ser feitas entre nt meros binarios e octais. A conversao de octal para binario é realizada convertendo-se cada digito octal nos trés bits bi- narios equivalentes. Os oito digitos possiveis sio converti- dos conforme indicado na Tabela 2-1 TABELA 2-1 Digito Octal o 123 4 5 6 Equivalence Binério | 000 001 010 O11 100 101 110 111 Usando essas converses, poclemos converter qualquer :ngimero octal para bindrio convertendo individualmente cada digito. Por exemplo, pocemos converter 472, para binirio como segue. 45) eee 100 111 010 Portanto, 0 octal 472 € equivalente ao binario 100111010. Como outro exemplo, considere a conversao de 5431, para binsrio: Seton Ver leeead: 101 100 O11 001 Assim, 5431, = 101100011001, Conversao Bindrio-Octal Converter bindrios inteiros para octais inteiros € simplesmen- te 0 inverso do proceso anterior. Os bits do ntimero bind- rio sto reunidos em grupos de irésbits iniciando-se do LSB. Entio cada grupo € convertido para seu equivalente octal (Tabela 2-1), Para ilustrar, considere a conversio de 100111010, para octal, Loo1ii919 4 4 L 4 7 dw fezes, 0 mtimero bindrio nao tem grupos comple- tos de trés bits. Nesses casos, podemos adicionar um ou dois 0s & esquerda do MSB do numero binario para preencher © Liltimo grupo, Isto é ilustrado adiante para o numero bind- rio 11010110, 4 L 4 3 2 6s Note que um 0 foi colocado a esquerda do MSB para pro- duzir grupos completos de txés bits Contando em Octal © maior digito octal € 7, portanto na contagem em octal cada posicio de digito é incrementada de 0a 7. Uma vez18 Sistemas Digitats Prinefplos e Aplicages alcaneadlo 0 7, ele retorna para 0 na proxima contagem & causa o incremento da proxima posicio de digito mais alta Isto €ilustrado nas seguintes seqtiencias de contagem octal: (1) 65, 66, 67, 70, 71 & 2) 275, 276, 277, 300, 1m N posigdes cle digitos octais, podemos contar de 0 até 8° ~ 1, para um total de 8*valores diferentes. Por exem- plo, com tres posigdes de digitos octais podemos contar de 000, até 7 » Para um total de 8* 512, Utilidade do Sistema Octal A facilidade com que as converses podem ser feitas entre octal ¢ bindrio torna o sistema octal atrativo como um modo ‘compacto” de expressar ntimeros bindrios grandes. No tra- balho com computadores, ntimeros bindrios com até 64 bits nao sto incomuns. Estes ntimeros binérios, conforme ver mos, nem sempre representam uma quantidade numérica, mas so algum fipo de codigo que carregam frequentemente informacao nao-numeérica. Nos computadores, ntimeros bi narios podem representar (1) dadlos numéricos puros, (2) rntimeros correspondentes posigdes (enderecos) de mi méria, (3) um codigo de instrugao, (4) um cédigo represen: tando caracteres allabeticos e outros ndo-numéricos, ou (5) lum grupo de bits representando © estado de dispositivos internos ou externos to computador, Quando lidamos com uma grande quantidade de niime. ros binarios de varios bits, € conveniente © mais eficiente escrevermos 0s ntimeros em octal em vez de bindrio, Nio devemos esquecer, no entanto, que circuitos e sistemas dl gitais trabalham exclusivamente em binitio; usamos oct somente por conveniéncia para os operadores do sistema, EXEMPLO 2-2 Converta 177), para seu equivalente binirio de oito bits convertendo primeiramente para octal Solugao AS = 22 + restode 1 + resto de 6 2 = 0+ resto de 2 < resto de Assim, 177) = 261y Agora podemos converter este niime- ro octal para seu equi mente temos ente binario 010110001, e final- Ty = WOL1000L Note que descartamos 0 0 a esquerda para expressar 0 re sultado com & bits, Este método de conversao decimal-octal-bindrio freqdien- temente € mais ripido do que converter diretamente de decimal para bindrio, sobretudo para niimeros grandes. De modo semelhante, freqiientemente & mais ripido converter de bindrio para decimal convertendo primeito para of Questées de Revisio 1. Converta 614, para decimal, 2. Converta 146,, para octal, e entio de octal para bind 3. Converta 10011101, para octal, 4, Escrever os trés proximos nuimeros nesta seqtiéne de contagem octal: 624, 625, 626, 5. Converta 975,, para binario, convertendo-o primeita- mente para octal, 6. Converta o binirio 1010111011 para decimal, conver- tendo-o primeiramente para octal 7. Qual € a faixa de valores decimais que pode ser re- presentada por um ntimero octal de quatro digitos? 2-4 SISTEMA DE NUMERAGAO HEXADECIMAL O sistema de numeracao hexadecimal ust « base 16, AS- sim, ele tem 16 simbolos possiveis. Ele usa os digitos 0a 9 ais as letras A, B, C, D, Ee F como os 16 simbolos. A Tabela 2-2 mostra as relagbes entre hexadecimal, decimal e bin Fio. Note que cada digito hexadecimal representa um grt po de quatro digitos bindrios. E importante lembrar que os digitos hexa (abreviatura de “hexadecimal” A até F sto equi valentes aos valores decimais 10 até 15, TABELA 2-2 Hexadecimal Decimal Bindrio ° ° ‘000 1 1 oot 2 2 ‘ow 3 3 oon 4 4 100 5 5 0101 6 6 onto 7 7 oun 8 4 1000 9 9 1001 A w 1010 B u ion c R 1100 D 3 noi E MH 110 F 5 un Conversao Hexadecimal Um mimero hexa pode ser convertido para seu equivalente decimal usando 0 Fato de que cada posicao de dligito hexa tem um peso que € uma poténcia de 16, O LSD tem um peso de 16” = 1; a proxima posigao de digito mais alta tem, lum peso de 16! = 16:a proxima tem um peso de 16°= 256; © assim por diante. O processo de conversio é demonstra do nos exemplos a segui3X16 +5 x 16 = 768 + 80 +6 854.0 35615 +61 2X 167 + 10 x 16! +15 x 16" = 512 + 160 +15 = 68719 2APy. Note que no segundo exemplo valor 10 substituiu 0 Ae © valor 15. F na conversao para decimal, Para praticar, verifique que IBC2,, € igual a 7106,, Conversdo Decim: |-Hexadecimal Relembre que fizemos converses dlecimal-bindrio usando sucessivas divisoes por 2, e decimal-octal usando sucessivas divisdes por 8. Do mesmo modo, conversdes decimal- hexadecimal podem ser feitas usando sucessivas divisdes por 16 (Fig. 2-1, Os exemplos seguintes ilustram. 0 método. EXEMPLO 2-3 Converta 423,, para hexa Solucao 7 resto de e726 + resto de 7—— 26 = 1+ resto de 4 —— 16 ] 2g redo de I 7 resto de 1 LATi« EXEMPLO 2-4 Converta 214 para hexa. Solcao 24 2 = 15 + resto de 6. 16 ] L | = = 0+ resto de 13— 16 Mw = D6y6 Repare novamente que os restos do processo de divisio formam os digitos do niimero hexa, Note também que qual- quer resto maior do que 9 ¢ representado pelas letras de A ate F. Se uma calculadora est sendo usacht para realizar as divi s0es do processo de conversio, os resultados incluirao uma Sistemas de Numera 10 € COigos: 19 fragao decimal em vez de um resto. O resto pode ser obti do multiplicando-se a fragdo por 16, Para ilustrar, no Exem- plo 2-4 uma calculadora produziria 214 = 13,375 16 resto se toma (0,375) X 16 = 6, Converséo Hexadecimal-Binario Assim como o sistema de mumeracao octal, 0 sistema de numeragao hexadecimal € usaco prineipalmente como um métado “compacto" para representacdo de nimeros binse- os, Erelativamente simples converter tm ntimero hex em bindrio. Cada digito hexa € convert para seu cquivalente dle quatro bits labels 2-2), Isto €ilustrado a seguir para 9F2, y= 9 F J 4 =lo0o01 1111 0010 = 100111110010, Para praticar, verifique que BA6,, = 101110100110, Conversao Bindrio-Hexadecimal A conversto de bindrio para hexa € apenas o inverso do proceso anterior, © nlimero bindrio € reunido em grupos de guatrobits, € cada grupo € convertido para seu equiva- Tente digito hexa. Zeros sto adicionaclos, se necessirio, para completar um grupo de quatro bits (vide sombreado), 1110100110,;= 001110100110 3 A 6 = BAG De modo a realizar estas conversdes entre hexa ¢ binario, € necessirio sber a equivaléncia entre os nuimeros bindrios de quatro bits (0000 até 1111) © 0s dligitos hexa. Uma vez dominaclas, as converses podem ser realizadas rapidamente sem necessidacle de cilculos. Isto explica por que o hexa (e 0 octal) sio tio Gteis na representagio de nGimeros bind rios grandes, Para praticar, verifique que 101011111, SEs Contando em Hexadecimal Quando contamos em hexa, cada posigho de digito pode ser incrementada (aumentada de 1) de 0 até F, Uma vez que uma posicao de digito alcance o valor F, ela volta a0, ea proxima posicao de digito € incrementada, Isto € ilustado, nas seguintes sequéncias de contagem hexa: (@) 38, 39, 3A, 3B, 3C, 3D, 3E, 3F, 40, 41, 42 (b) OFS, GF9, GFA, OFB, OFC, GFD, GFE, 6FF, 700 Note que quando existe um 9 numa posigio de digito, ele se torna um A quando € incrementado. Com N posigoes de digitos hexa podemos contar de 0 3 16° = 1 em decimal, para um total de 16% valores dferen- tes, Por exemplo, com trés digitos hexa podemos contar de 000,,.té FFF,,, que € de 0,, até 4095,,, para um total de 4096 = 16° valores diferentes20 Sistemas Digitais Princfpios e Aplicagdes BXEMPLO 2-5, Converta 0 decimal 378 para um bindrio de 16 bits, primei- ramente convertendo-o para hexa. Solucdo 13 + resto de 10 1 + resto de 7 16 = 0+ testo det ra resto de Logo, 378) = I7A\. Este valor hexa pode ser facilmente convertido para 0 binirio 000101111010. Finalmente, pode- mos expressar 378, como um ntimero bindrio de 16 bits licionando-se quatro Os & esquerda: 378, = 0000 9001 O11 1010 BXEMPLO 2-6 Converta B2F;, para octal Solucao E mais ficil primeiro converter de hexa para binario, ¢ en- to para octal B2Fy, = 1011 vo ow nt 100 101 leonverter para binariol lreunir em grupo de tes bits (converter para octal m1 Resumo das Conversées Neste ponto, sua cabeca provavelmente esta rodando en- quanto voce tenta guardar todos estes sistemas — binatio, decimal, octal, hexa — e todas as diferentes conversoes de lum para o outro. Voc® pode nio acreditar, mas & medida {que vocé usar mais e mais estes varios sistemas, vore aca- bara conhecendo-os muito bem. Por enquanto, 0 seguinte resumo deve ajudé-lo a fazer as diferentes conversoes: 1. Quando converter de bindrio fou octal ow hexal para decimal, use 0 método da soma ponderad para cada posicao de digito 2. Quando converter de decimal para binério [ou octal ou hhexal, use o método das divisoes sucessivas por 2[ou 8 (0u 16}, agrupando os restos (Fig. 2-1). 3. Quando converter de binario para octal fou hexal, reti- za os bits em grupos de trés fou quatrol e converta cada grupo no digito octal fou hexal correto. 4, Quando converter de octal lou hexal para bir verta cada digito para o seu equiva quatro} bits 5. Quando converter de octal para hexa fou vice-versal, primeiramente converta para bindrio; entdo converta o bindrio para o sistema dle numeracao desejado, jente de trés [ou Questies de Revisio 1. Converta 24CE,, para decimal 2. Converta 3117,, para hexa, depois para bindrio, 3. Converta 1001011110110101, para hexa, 4. Escreva 08 proximos quatro ntimeros nesta sequléncia de contagem hexa: EDA, E9B, E9C, E9D, 5. Converta 3527, para hexa 6. Qual é a faixa_de valores decimais que pode ser re- presentada por um niimero hexa de quatro cligitos? 2-5 cODIGO BCD Quando ntimeros, letras ou pa ‘um grupo especial de simbolos, dizemos que estio codifi cados, ¢ 0 grupo de simbolos € chamado de codigo. Prova- velmente um dos cédigos mais conhecidos € 0 o6dligo Morse, ‘em que uma série de tracos e pontos representam as letras do alfabeto. {Ja vimos que qualquer ntimero decimal pode ser repre- sentado por um ntimero bindrio equivalente. O grupo de 0 € 1s no nimero binitio pode ser imaginado como um cédigo representando 0 nuimero decimal, Quando um ati mero decimal é representado por seu ntimero binsitio equi- valente, denomina-se codificagao binaria pura. Todos os sistemas dligitais utilizam alguma forma de n= ‘meros bindrios para suas operacdes internas, mas © mundo exterior & decimal por natureza, Isto significa que converses entre os sistemas decimal ¢ binario sao realizadas frequente- mente. Vimos que conversdes entre decimal e binirio podem se tomar longas € complicadas para ntimeros grandes. Por essa raziio, um meio de codificar ntimeros decimais que com- bina algumas caracteristcas tanto do sistema decimal quanto do sistema bindrio € usado em certas situagdes Wwras So representados por Cédigo Decimal Codificado em Bindrio cada digito de um nimero decimal é representado por seu equivalente binario, o resultado € um e6digo chamado decimal codificado em bindrio (lac para a frente abre- viado como BCD, do inglés Binary-Coded-Decimal), Como. tum digito decimal pode assumir 0 valor 9, quatro bits sto, necessirios para codificar cada digto (0 e6digo binario para 9 € 1000) Para ilustrar 0 e6digo BCD, considere um nimero deci- ‘mal como 874, Cada digito é substituido pelo seu equiva- Jente binario do seguinte modo: 8 7 4 (decimal) 4 L 4 1000 0111-9100 (BED) Como um outro exemplo, vamos transformar 943 para sua representaclo no eédigo BCD: 9 4 3 (decimal) L 4 4 10010100011 (BCD)Mais uma vez, cada digito decimal é trocado pelo seu bin rio equivalente puro. Note que sempre sto usaclos quatro bits para cada digito. (© cédigo BCD, portanto, representa cada digito do ni- mero decimal por um niimero bindrio de quatro bits. Obvi- amente apenas os niimeros binarios de quatro bits de 0000 {XE 1001 sA0 usados. O cédigo BCD nao utiliza os nimeros 1010, 1011, 1100, 1101, 1110 e 1111. Em outras palavras, somente 10 dos 16 grupos possiveis de quatro bits so usa dos. Se algum ntimero de quatro bits “proibido” ocorrer numa maquina usando o cédigo BCD, usualmente € uma indicagio de que um erro aconteceu EXEMPLO 2-7, Converta 0110109000111001 (BCD) para seu equivalente decimal, Solucao Divida o ntimero BCD em grupos de quatro bits € converta cada um deles para decimal, 0110 1000 0011 1001 6 8 3 9 EXEMPLO 2-8 Converta 0 mimero BCD 011111000001 para seu equivalente decimal Solugio OLLL 1100 oo 7 1 Este grupo de bits é proibido e indica um erro no nimero BCD. Comparagao entre BCD ¢ Bindrio E importante ressaltar que o BCD nao € um outeo sistema dle ntimeracio tal como 0 binario, 0 octal, 0 decimal ou 0 hexadecimal. Ele é, na verdade, um sistema cleeimal com cada digito codificado no seu equivalente binario, També @ importante compreender que um nlimero BCD aoe o mesmo que um atimero binario puro. O cédligo binsrio puro considera o ntimero decimal completoe o representa em bi- nitio; 0 codigo BCD converte cada digito decimal para bi- nirio individwalmente. Par ilustrar, consiceze 0 aimero 137 € compare seus cédigos bindrio puro e BCD: 10001001, 0001 0011 0111 (hinario) (wep) (© c6digo BCD requer 12 bits, enquanto o c6digo binsrio puro ecessita cle apenas 8 bits para representar 137.0 BCD neces- sita de mais digitos do que o bindrio puro para representar nimeros decimais com mais de um digit. Ise € porque o BCD ‘no usa todos os grupos possiveis de quatro bits, conforme ressaltado anteriomente, € por isso € um tanto ineficiente. 137s 17, Sistemas de Numeracdo e Gédigos 24 A principal vantagem do e6digo BCD ¢ a relativa facili- dade de conversio para 0 decimal e vice-versa. Apenas 0s codigos de quatro bits para os digitos decimais de 0 até 9 precisam ser lembrados. Esta facilidade de conversao & es- pecialmente importante sob o ponto de vista do hardware porque num sistema digital sao os citcuitos logicos que re- alizam as conversdes de e para decimal | Questies de Revisio 1. Represente 0 valor decimal 178 pelo seu equivalente binario puro. Depois codifique o mesmo niimero usan- do BCD. 2. Quantos bits sto necessarios para representar um nii- mero decimal de oito digitos em BCD? 3. Qual a vantagem de codificar um nuimero decimal em BCD quando comparado com binitio puro? Qual € a desvantagem? 2-6 RELACIONANDO AS REPRESENTACOES A Tabela 2-3 mostra a representagao dos nomeros decimais de 0 até 15 nos sistemas de numeracio bindrio, octal, hexadecimal e no codigo BCD. Examine-a cuidadosamente € esieja certo de compreender como ela foi obtida. Obser ve especialmente como a representago BCD sempre usa quatro bits para cada digito decimal TABELA 2-3, Decimal Binério Octal Hexadecimal BCD. ° ° ° ° ‘000 1 1 1 1 001 2 10 2 ona 3 0 3 3 oon 4 footed a 100 5 wor 5 5 ot 6 06 6 ou 7 ut 7 om 8 100010 8 1000 5 101 ° 1001 woz A «001 0000 wu 13 8 ‘0010001 1100 ta c ‘01 0010 uo 15 D 01 0011 m0 16 0001 0100 inne F 001101 2-7 0 BYTE A maioria dos microcomputadores manipula € armazena dados binsrios e informacoes em grupos de oito bits; assim, um nome especial € dado para uma cadeia (ou seqdéncia) de oito bits: & o chamado byte, Um byte sempre correspon- de a oito bits, e pode representar numerosos tipos de dados (ou informacoes, Os exemplos seguintes ilustram isso.22 sistemas Digitas Principos e Aplicagdes EXEMPLO 2-9 Quantos bytes existem numa cadeia de 32 bits? Solucio 32/8. logo existem quatro bytes numa cadeia de 32 bits, EXEMPLO 2-10 Qual € 0 maior valor decimal que pode ser representado em bindrio usando dois bytes? Solu Dois bytes silo 16 bits, logo o n valente ao decimal 2! ~"1 1 valor bindrio sera equui- 65.535. EXEMPLO 2-11 Quantos bytes Slo necessirios para representar o valor decimal 846.569 em BCD? Solugaio Cada digto decimal é convenido para um céxigo BCD de quatro bits. Assim, um ntimero decimal de seis digitos requer 24 bits, Estes 24 bits equivalem a trés bytes. Iso € iustrido a seguir, 8465 69, (decimal) ea 1000 0100 0110 oot O110 1091 (BCD) byte byte 2 byte 3 Questes de Revisio 1. Quantos byt em bindrio? 2. Qual € © maior valor decimal que pode ser represen- tado em BCD usando-se dois bytes? ecessirios para representar 2354, 2-8 CODIGOS ALFANUMERICOS Alem de dados numéricos, um computador deve ser capaz, de manipular informagao nao-numeérica, Em outras palavras, um computador deve reconhecer cédigos que representam, letras do alfabeto, sinais de pontuagao e outros caracteres especiais, como também os nuimeros, Estes cédigos sto chamados de e6digos alfanuméricos. Um cédigo alfanu- mérico completo deve incluir as 26 letras minisculas, as 26 letras maitisculas, 10 digitos numéricos, 7 sinais de pontus ‘ho, e entre 20 ¢ 40 outros caracteres, tais como +, *,e assim por diante.* Podemos dizer que um cédigo all numérico representa todos os caracteres e funcoes encon- trados num teclado de computador C6digo ASCH © cOdigo alfanumérico mais amplamente usado é 0 American Standard Code for Information Interchange (ASCID. O cédigo ASCII (pronuncia-se “asquii") € um co- digo de sete bits, e portanto tem 2° = 128 codificagoes pos- siveis, Isto € mais do que suficiente para representar to- dos os caracteres de um teclado padrio, como também as, funcdes de controle, tais como as fungées de € , A Tabela 2-4 mostra uma listagem parcial do cédigo ASCH. Além do c6digo binirio para cada caracter, a tabela apresenta os equivalentes octal e hexa- decimal TABELA 2-4 Listagem parcial do cédigo ASCIL Caracter___ASCII de sete bits Octal Hexa A 100.0001 101 4 B 100 Golo, 102 a ¢ 100 0011 103 3 D 100 0100 104 4 E 100 101 105 5 100 0110 106 46 G 100 O11 Wr 7 H 100 1000 no is 1 100 1001 9 J 100 1010, 4a kK 100 1011 4B L 100 1100, ac M 100 1101 aD N 100 110, iE 3 100 1 F P 101 000 50 Q 101 0001 5 R 301 0010 532 s 101 oo1L 53 a ol 0100, 54 U 101 11 y x01 o110 w tol old x ol 1000 3B ¥ 101 1001 3 Zz 101 1010 5a ° 11 0000 x” 1 011 0001 31 2 11 0010, 32 3 O11 0011 3 4 O11 0100 3 5 on o1oL 35 6 o1r 10 36 7 ont on 3 8 oll 1000) 38 9 O1L 1001 2 espago 010.0000) 20 10 1110 2 ( ‘10-1000 2s + 610 1011 2B s 010 0100 24 . O10 1010 28 > 610 1001 » a 010 101 20 o10 11 2F 010 1100 2 OL lot 5D 000 1101 oD 0001010 oaEXEMPLO 2-12 A mensagem a seguir € uma mensagem codificada em c6- digo ASCII. Qual € a mensagem? 1001000 1000101 1001100 1010000 Solucio Converta cada cédigo de sete bits para seu hexa equivalen- fe, Os resultados 820 48.45 40.50 Agora localize estes valores hexa na Tabela 2- © caracter representado por cada um, Os. HELP e determine ssultadlos so O codigo ASCH € usado para a transferéncia de informa- ‘goes entre um. computador € dispositivos de entrada e sa dia como terminais de video e impresoras. Um computa: dor tamhém o utiliza internamente para amazenar informa- {goes que um operador digita no teclado. O exemplo seguinte ilustra isso, EXEMPLO 2-1 3 Um operador esti digitando um programa em BASIC no teclado ce um certo microcomputador. O computador con: verte cada tecla digitada para 0 c6digo ASCH e armazena o cédigo como um byte na memoria. Determine as cadeias de bits que serao armazenadas na memoria quando o ope: rudor digitar 0 seguinte comando BASIC: GOTO 25 Solugao Localize cada caracter Gincluindo 0 espago) na Tabela 2-4 € registre seu cédigo ASCIL G 100111 © owouy T 01010100 © olooiiy (espago) 00100000 2 ool10010 5 ootio101 Observe que um 0 foi adicionado para o bit mais & esquer- da de cada cédigo ASCH porque os cédigos devem ser mazenados como bytes (oito bits). Este acréscimo de um. it extra € chamado preenchimento com Os. Questies de Revisiio 1. Couifique a seguinte mensagem em cédigo ASCII usan- do a representagio hea: ‘COST = $72. Sistemas de Numeracio e Cadigos 23 2. A seguinte mensagem em codigo ASCII preenchido esta em _armazenada em posicoes de memoria consecutiv uum computador: (01010011 91010100 01001111 01010000 Qual € a mensagem? 2-9 METODO DA PARIDADE PARA DETECCAO DE ERROS A movimentacio de dados binarios ¢ de codigos de um lugar para outro € a operagto mais freqiientemente re, sistemas digitais, Aqui estio alguns exemplos: WA transmissto de voz. digitalizada através de um enlace de microondas WA gravacio ¢ recuperigio de dados de dispositivos de memiéria externa como fitas e discos magnéticos BA transmissao de informagao dle um computador para um, terminal de um ususrio remoto ou para outro computa- dor através das linhas telefOnicas (usando um modem) Sempre que uma informagao é transmitida de um dispo- sitive (0 transmissor) para outro dispositive Co receptor) existe a possibilidade dle que erros ocorram de modo que © receptor mio receba a informacio idéntica iquela que foi enviada pelo transmissor. A causa principal de erros de trins- missio so rurddos elétricas, que consistem em flutuagdes es- arias de tensao ou corrente que esto presentes em die rentes graus em (ods os sistemas eletr6nicos. A Fig. 2-2 € uma ilustracio simples de um tipo de erro de transmissao, O transmissor envia um sinal digital serial relativamente livre de ruidos através de uma linha de sinal para 0 recep: tor. Entretanto, quando 0 sinal atinge o receptor, ele con- tém um certo nivel de ruido sobreposto ao sinal original Ocasionalmente, o ruido € grande o suficiente em amplitu- de e altera 0 nivel ldgico do sinal como acontece no ponto x, Quando isso ocorre, o receptor pode interpretar incorre lamente aquele bit como 1 logico, que nao foi o que o trans ‘A maioria dos equipamentos digitais modemos ¢ proje tada para ser relativamente livre de erros, e a probabilidade de erros como mostrado na Fig, 2-2 € muito baixa, Entre- tanto, devemos compreender que sistemas digitais requien: temente transmitem milhares, ou mesmo milhoes, de bits por segundo, ¢ assim mesmo uma taxa de ocorréncia de eros muito baixa pode produzir um erro ocasional que pode ser um incomodo, ou mesmo um desistre, Por ess 11Z20, muitos sistemas digitais empregam algum meétodo para deteccio (¢ algumas vezes correcao) de erros. Um dlos es- quemas mais simples e mais amplamente usaclos pars a deteccao de erros é 0 método da paridade, Bit de Paridade Um bit de paridade 6 um bit extra que ¢ anexado ao gru- po de bits do cédigo que esti senco transferido de um lu- {gar part outro. O bit de paridade € 0 ou 1, dependendo do numero de 1s contido no grupo. Dois métodos diferentes sto usadlos,24 Sistemas Digitals Principios e Aplicacdes ‘Tranemissor No método da paridade par, 0 valor do bit de patidade é escolhiido de tal modo que o numero total de 1s no grupo de bits do cédigo (incluindo o bit de paridade) seja um. rnuimero par: Por exemplo, suponha que © grupo € 1000011 Este € 0 caracter °C” em ASCIL Este grupo possui #rés Is. Portanto, adicionamos um bit de paridade de 1 para fazer mos o ntimero total de 1s um numero par, O- novo grupo de bits do codigo, incluindo 0 bit de paridade, torna-se 11000011 T______ bit de paridade adicionadot Se 0 grupo de bits do cédigo contém inicialmente um rnimero par de 1s, 0 bit de paridhade asstime 0 valor 0. Por exemplo, se 0 grupo for 1000001 (0 eédigo ASCH para “A") Oo bit de paridade deve ser 0, € 0 novo eneligo, incluindo 6 bit de paridade, deve ser 01000001 © método da paridade imparé usado exatamente do mesmo modo, com excecao de que o bit de paridade € escolhido de tal mancira que o miimero total de ts (incluin- dlo obit de paridade) seja um mtimero fmpar Por exemplo, para o grupo 1000001, 0 bit de paridade deve ser 1. Para o srupo 1000011, 0 bit de paridade deve ser O. Independentemente de ser usada paridade par ou pati clade impar, o bit de paridade torna-se parte integrante da palavra de cédigo. Por exemplo,adicionando-se um bit de paridade ao codigo ASCIT de sete bits, produz-se um cocl- 0 de oito bits. Assim, o bit de paridade € tratado como qualquer outro bit no cécigo O bit de paridade € usico para detectar qualquer ero dle apenas sim bit que ocorra durante a transmissio de um codigo de um higar para outro fe. g, de um computador para um terminal de video). Por exemplo, suponha que 0 Garacter “A” esteja sendo transmitido e que a paridade fn paresicja sendo usada, O cédigo transmitido deveria ser 11000001 Quando 0 circuito receptor receber esse eédigo, ele verifi- ard que © c6digo contém um niimero impar de 1s (inclu indo o bit de paridade). Se for este 0 caso, 0 receptor supo- i que o cédigo foi recehido corretamente. Agora, suponha que devido a algum ruido ou mau funcionamento o recep- tor receba o seguinte cédigo: 11000000 receptor constatard que esse codigo tem um ntimero par de 1s. Isto revela ao receptor que deve haver um erro no codigo, ja que presumivelmente o transmissor e 0 receptor tinham concordado em usar paridade impar, Nao existe laneira, entretanto, de © receptor indicar qual bit es erro, jf que ele nao sabe que eédigo deveria ser ir ae > a—_____ + | Receptor Fig. 2-2 Exemplo de ruido causando lum erro na transmissio de dados digas Deveria ficar claro que este método da paridade funcionaria se doisbits estivessem errados, porque dois e ros no mudariam a paridade par ou impar do codigo. Na ritica, o método da paridade é usado apenas em situacoes em que a probabilidade de erros simples € muito baixa e a probabilidade de erros duplos essencialmente zero. Quando 6 método da paridade esta senda usado, o tans- missor € receptor devem concordar, antecipadamiente, se sera usada a paridade par ou a paridade impar, Nao existe antagem de uma sobre a outra, embora a paridade par areca ser usaca mais freqiientemente, O transmissor deve anexar um bit de paridade apropriado para cada unidade de informagio que transmite, Por exemplo, se 0 transmis sor est enviando dados codificados em ASCH, ele anexa um bit de paridade para cada grupo do cédigo ASCII de sete bits. Quando o receptor examinar os dados que rece beu do transmissor, ele verificar cada grupo de bits do cédligo para constatar que o ntimero total de Is (incluindo © bit de paridade) & compativel com o tipo de paridade acordado previamente, Isto € comumente denominaco de verificacdo da paridade dos dadlos. Na circunstincia de ele detectar um efro, o receptor pode enviar uma mensagem de volta ao transmissor solicitando a retransmissao do lti- mo conjunto de dadlos. O provedimento exato que € segui- do quando um erro € detectado dependeri do projeto do sistema em particular, EXEMPLO 2-14 Computadores freqiientemente se comunicam com outros computadores remotos através de linhas telefénicas. Por ‘exemplo, € assim que a comunicago pelt Internet aconte- ‘ce, Quando um computador esté transmitindo uma mensa ‘gem para outro, a informacio é usualmente codiicada em I. Qual € cadeia de bits real que um computador rans- mite para enviar a mensagem HELLO, ustndo ASCH com paridade par? Solucao Primeiro procure o c6digo ASCII para cada caracter da mensagem. Entio para cada cédigo conte 0 niimero de Is. ntimero par, anexe um 0 como MSB. Se for um 70 impar, anexe um 1. Assim, todos os cédigos de oito bits (bytes) resultantes terao um numero par de 1s (incluin- do a paridade) bits de paridade par anexados He 91001000 E 11000101 L 11001100 L 11001100 oO 11001111Questdes de Revisio 1. Anexe o bit de paridade impar para 0 c6digo ASCIL do simbolo $e expresse o resultado em hexadecimal. 2, Anexe © bit de paridade par ao cédigo BCD do ntime- ro decimal 69. 3. Por que 0 método da paridade nao pode detectar um erro duplo nos dados transmitidos? 2-10 REVISIO A titulo de revisto, aqui estio alguns exemplos a mais pari ilustrar as operagdes apresentadas neste capitulo, EXEMPLO 2-15 (@) Converta 0 decimal 135 para binitio. 16 + RI =8+R0 () Converta o decimal 76 para octal sistemas de Numeragdo © COdigos 25 © Converta 0 decimal 541 para hexadecimal 54 in 224 o+R—- | 21D (d) Converta 0 decimal 479 para BCD. baearaae bouoge d1oN OTT WOT BD ©) Converta 0 binario 101101 para decimal, LOLLO1, = 12-40% 2"+ 12+ 1x2 240x241 x2 = 32 +8 +4 +1 = Hw Converta o octal 6254 para decimal. (254, = 6X B+ 2x8 +5 x81 + 4x8" OX S514 2X 6445 B+ 4X1 = 3244) (g) Converta o hexa 1A3P para decimal. IABF = 1X 16° + 10 x 167 + 3X 16! + 15 x 16" 1096 + 2560 +48 + 15 = 6719.5 (b) Converta 010010010110 (BCD) 0100 1001 O11, (BED) ara decimal 4 9 6 @ Converta 0 bindrio 10110111 para oetal ¢ para hexa. oo 10 11 bobod (49 Converta o octal 724 para binario. eat Ti O10 10; @ Adicione o bit de paridade impar no cédigo ASCH de *Z Da Tabela 2-4, 0 cédigo para “Z" € 1011010, O ntimero de Is neste grupo é quatro, um niimero par. Portanto, para achat a paridade impar, temos que anexar um 1 como bit de paridade (MSB) como segue: 1101101026 Sistemas Digitais Prinetpios e Aplicagoe Observe que o grupo de bits do cédligo completo — incluin- da o bit de dade igor tem um ntimero impar de Is. RESUMO 1 (0s sistemas de numeragaio octal ¢ hexadecimal sto usados em sistemas digitais e computadores como modlos elicientes de Fepresentar quantidades bindrias Em converses entre octal ¢ hinirio, um digto octal comresponde ‘ats bits, Em conversoes entre hesa e binsrio, cada digito hexa corresponde at quatro bits (0 metodo ds divisdes sucessivas & usado pant converter ni meros decimais para hindrio, actal ou hexadecimal |. Usainda um niimera bindrio de N bits, podemos representar valores decimais de 0 até 2°= 1. © codigo BCD para um niimero decimal é formado converten: dlo-se cada digito do niimero decimal para o seu equivalente Dinatio de quatro bits {Um byte € uma cadeia de oite bits, Um codigo alfanumeérico usa grupos de bits part represeatar todos os visios caracteres e hincdes que fazem parte de um tipico teclado de computador. O eédigo ASCII & 0 codigo alfa numérico mais amplamente usado, ‘0 metodo da paridade para deteccao de eros anexa um bit de paridade especial para cada grupo de bits transmitido, TERMOS IMPORTANTES* sistema de numeraio octal sistema de numeragio hexaclecimal confi ‘decimal couiica (0 bindria pura lo em bis sirio (C6igo BCD) byte codigo a American Standarel ‘metodo da paridade Code for Information Inter bit de paridade PROBLEMAS SECOES 2-1 6 2-2 2-1. Convert os seguintes alimeros indrios para decimal, f@ 10110 (@ tion 10001101 fe) loin fo LoD100001001 2-2, Converta os seguintes valores decimais para binds, @ @ 205 a (2313 fo 189 sir 2-3. Qual é& o maior valor decimal que pode ser representace or um niimero binario de oite bits? E por um de 16 bits? SBGAO 2-3 2-4. Converta cada ntimero octal para seu equivalente decimal, f@ 743 @ 25 36 (©) 1208 (3777 encomtdos em neato no cpl est defini a0 210, ‘Conversa cada um dos seguintes niimenos decimas para otal 59 fd) 65536 tb) 372 © 2355 © 919 Converta cada um dos valores octais do Problema 24 para bina Converta 0s ntimeros binarios do Problema 2-1 para oc tal Relacione os niimeros octais em seqiigncia desde 165, até 200, 1. Quando um ntimero decimal grande tem que ser convert cdo para binatio, as vezes € mais fei] converé-lo primeito para octal e depois de octal para bindtio. Tente este proce: ddimento para 2313,,.€ compare com 0 procedimento usido no Problema 2.2 (e. Quantos digitos octais Sto necessirios pa eros decimals até 20.000 representar nit- SEQAO 2-4 2-11. Converta os seguintes valores hexadecimais em decimal 92 @ 20 () 1A6 (SEF fo 37RD 9-12, Convert os seguintes valores decimais para hexa, @ 75 a) 25.619 (314 fe) 4095 fo 2038 2-13. Converta os ntimeros bindrios do Problema 2-1 para hexadecimal 2.14, Convert os valores em hexa do Problema 2-11 para bind 2-15. Liste os ntimeros hexadecimais em seqlténcia desde 280 até 2a0. 2-16. Quaintos digitos hesadecimais sto necessirios para repre- sentar niimeros decimais até um milhao? SECAO 2-5 2-17. Codifique estes nimeros decimais em BCD. @ a (a) 2.689.627 tb) 962 (© Ros (187 2-18. Quantos bits sio necessérios para representar os ndmeros decimais na faixa de 0 até 999 usando-se a codifieagto bi- niria pura? E usando 0 cédigo BCD? 2-19. Os niimeros seguintes estio em BCD. Converta-os pant de- ‘imal @) 1001011 101010010 f o1iso1to1ns0101 %b) 000110000100 f€) 010010010010 SE 2-20, GRO 2-7 @ ) Quantos bits esto contidos em oito byte? Qual €6 maior mtimero hexa que pode ser representa cdo em quateo bytes? Qual € 0 maior valor decimal codificado em BCD que ode ser representado em trés bytes? © SEGOERS 2-8 E 2-9 221 222, Das, Represente a instrugio "X = 25/Y" no codigo ASCII (exelu- indo as aspas), Anexe o bit de paridade impr Anexe o bitde paride par para cada um dos cexdigos ASCIL do Problema 2-21 e fornega as resultados em hexa, Os bytes a seguir (em hexadecimal) representam 0 nome de uma pessoa do modo como deveriam estar armazens: ddos na meméria de um computador, Cada byte € um cdi 20 ASCII preenchido. Determine o nome da pessoa 42-45 4F 20 53 4D 49 54.482.24, Converta os seguintes miimeros dcimais para o eédigo BCD e depois anexe um bit de paridade fnypar @ 71 ©) 165 () 38 «@) 9201 2.25. Fim determinado sistema digital, 0s nimeros decimais de 000 até 999 sto representados no cédigo BCD. Um bit de pati= dade Aypar também é ineluido no fim de cada grupo de its do codigo, Examine cada um dos grupos a seguir e admita que eles acabarum de ser tsunsferidos de unt haga para outro, Alquns grupos contém enros, Suponha que neo mais do que dois erros ocorreram para cada grupo. Determine quais os 2.30, ‘grupos do codigo tém um erro apenas e quais deles tem definitivamenteum erro duplo, (Sugesto: Lembre-se de que € uilizado o e6digo BCD.) @ 1001010110000 231 bit de paridade 2.32, (by o1oGo1t 101100 © O11 t1o000LL @ roqor 1090101 2.26. Suponha que o receptor recebeu os seguintes dos 4 se- 9 33, ‘auir do transmissor der Exemplo 2-14 o 1001000 000101 d1100 o1a00 o1log rst rare 234 110 lio Que erros 0 receptor pode detectar nestes dads recebidos? TOES DE FIXAGAO, Realize cada wma das conversdes a seguir, Para algumas delas, voce pode querer tentar virios métodos para ver qual deles € melhor para voeé. Por exemplo, uma conversio binario- decimal pode ser feita diretamente, ou pode ser feita como. uma conversto binssio-octal seguida de uma conversio octal- decimal @ 10, ) 255, (© 11010001, = @ 1101010001001, = —_—— 235, © ‘| © . ® ” ny : @ : @ ae, o = (a) 100101000111 RCD (0) 465, (P) BB, = : @ 01110100 @ep) = ee @ 11010, = —________@cp 2.28. Represente 0 valor decimal 37 em eada um dos seguinces mods. (@)_ bindrio puro ) BD fo) hexa (@)_ ASCII Cisco €, wate cada digito como um casacter) fe) octal 2.29. Complete 0s espacos com a(s) palavrats) corretats) (@) Aconversio de decimal para requer sucessi- vias divisoes por 8 tb) A conversio de decimal para hexadecimal requer su: cessivas divisoes por 237, Sistemas de Numeractio e Cédigos 27 (©) Nocédigo BCD, cad é convertide para o seu binirio equivalente de quatro bits (@) Um iransmissor anexa um num grupo do ‘c6digo para permit a0 receptor deteciar (©) Ocixdigo ___€ o c6cigo alfanumérico mais comum, uusado ent sistemas compuitacionas, (seen so freqilentemente util zados como um modo conveniente de representar Nu eros biniios grandes, (@) Uma cadeia de oito bits é denominada um Excrevt o nlimeto binario que resulta quando ca "nGimeros a seguir € inerementado de um, f@ OIL () 010000 © M10 Repita o Problema 2-30 para a operagao de decremento. Escreva o ndimeto que resulta quando cada um dos valores, a seguir € incrementado. iz um dos @ 777. fa) 2000, (777, f 9FFy, (© 2000, 1000, Repita o Problema 2-32 para a operagio de decremento, EXERCICIOS DESAFIADORES: Em um microcomputador 0s endereyasdas posigdes de me- mi6ria sto ntimeros binatios que identificam cada cireuito de memoria onde um byte esti armazenado, O nimero de bits que compoem um endereco depende de quantas posi bes de meméria existem. Como o nuimeno de bits poxle ser muito grande, os enderecos sto freqiientemente especifici- dos em hexa em vez de initio. {@) Se um microcomputador usa um enderego de 20 bit, (quantas posigdes de memoria diferentes existem? (b) Quantos digitos hexadecimais sio necessarios para re presentar o endereco de uma posigio de memoria? fo) Qual €6 enderego hexa da 256! posigio de memé- (Nova: 0 primeiro enderego & sempre 0.) Em um CD de dudio, o sinal de tensio do audio € geral- mente amostrado cerca de 44,000 vezes por segundo, © 0 valor de cada amostra € gravado na superficie do CD como, tum numero binario. Em outras pakavras, cada numero bins rio gravado representa 0 valor da tensio em um ponto da forma de onda do sinal de dudio, (a) Se os ndimeros bindrios tém seis bits de tamanbo, quantos valores diferentes de tensio podem ser representados por apenas um nuimero bindris? Repita pant oito bits € para dz bits, tb) Se mimeros de dez bits sio usidos, quantos bits de- vem ser grivados num CD em I segundo? fe) Seum CD pode geralmente amazenar 5 billioes debits quantos segundos de audio podem ser gravados quando nuimeros de dez bits sI0 usados? Uma cimera eletronica em preto-e-branco consteoi um reticulado sobre uma imagem © entio mede © grava um indimefo binseio representando o nivel le cinza que ela de- tecta em cada célula do reticulido, Por exemplo, se nlime- ros de quatro bits sio usados, 0 valor do preto € ajustado, pant 0000 e 0 valor do branco para 1111, € qualquer nivel Ue cinza fica entre 0000 € 1111, Se nimeros de seis hits io usados, 0 preto & 000000, o branco & 11111, e todos os cinaas estao entte ele Suponha que queirimos distinguir entre 254 niveis dife- rentes de cinza em cada celula do reticulado. Quantos bits teriamos que usar para epresentar esses niveis? Construa uma tabela mostrando as representacdes bina, ‘octal, hexadecimal e BCD para todos os niimeros decimais, de @ até 15. Compare sua tabela com a Tabela 2-328 Sistemas Digitals Prinefpios e Aplicaches RESPOSTAS PARA AS QUESTOES DE REVISAO DAS SEGOES 2, 32768 SEOAO 2-2 1 1010011 2. 1011011001 3.20 its SEGAO 2-8 1. 386 2.222; 010010010 3.235 4627, 630,631 5. LIT1001111 6.699 7.0 ae 4095 SBCAO 2-4 1, 912: 3.9785 2, 2D; 110000101101 SEgAO 2-5 1, 10110010, 000101111000 (BCD) ZR 53 Vantage: facitdade de conversto, Desvantagem: BD requer nas bits SEGAO 2-7 1. Dols 2.99 SEGAO 2-8 1.43, AF, 53,54, 20, 3D, 20,24, 37, 32 2. STOP SEGAO 2-9 Lat 2. 001101001 3, Dois eros nos dados no mudariam a paridade par ou impar dos dadosfo 2 ageeeeal feats lal PLCAPITULO 3 oe ee Portas Légicas e Algebra Booleana 71_r_1_. mSUMARIO —— 3-1 Constantes e Varidveis Booleanas 3-9 Portas NOR e Portas NAND UL, 32 Tabelas-verdade 3-40 Teoremas da Algebra Booleana Bed Ope 4 Ope 35. Operat \c0 OR com Portas OR 8-11 Teoremas de DeMorgan ra¢do AND com Portas AND $+42 Universalidade das Portas NAND e NOR Nor 3-13 Representagies Alternativas das 3-6 Descrevendo Circultos Lagicos pane Ane Algebricamente 3-7. Determinando 0 Valor da Cireuitos Logicos 3-14 Que Representacdo de Porta Logica Uisar 1s Logicos do Padrdo IEBE/ aida de 3-8 Implement de Expre ido Circuitos a Partir es Booleanas30 Sistemas Digitals Prine(pios e Aplicagdes @ OBJETIVOS 10 completar este capitulo, voce devera estar apto a 1 Realizar as tres operacies I6eiea 1 Descrever a operacdo das portas AND, NAND, OR, NOR € NOT (INVERSOR}, bem como construir as tabelas-ver- dade para as mesmas. 1 Desenhar diagramas de tempo para as varias portas 16 cas. basicas MW Escrever expres para combinac 1B Implementar cireuitos I6gicos ui AND, OR e NOT W Estimar 0 potencial da algebra booleana para simplifl- car eitcuitos I6gicos complexos. 1H Utilizar os teoremas de DeMorgan para simplificar ex- pressiies logic Jes booleanas pat 's das mesmas as portas ligicas € WUtilizar uma das portas légicas universais (NAND ou NOR) para implementar um cireuito representado por uma ex pressao booleana. Explicar as vantagens de construir um diagrama de ci cuito ldgico usando a representacao alternativa de sim- halos para as portas légicas versus a representacao pa- rao. ® Descrever 0 conceito de sinais Kigicos alivos em nivel BAIXO e ativos em nivel ALTO, W Desenhar ¢ interpretar eircuitos I6gicos que utilizam a Fepresentacdio de portas légicas padrdo IEEE/ANSI @ INTRODUCAO Como fot meneionado no Cap. 1, circuitos digitais (Kégicos ‘operam de modo binario onde cada tensao de safta ou en- trada tem o valor 0 ou 1. As designagdes 0 e 1 representam intervalos de tensdo predefinidos. Esta caracteristica dos ircuitos digitais nos permite utilizar a algebra booleana* ‘como uma ferramenta de andlise e projeto de eireuitos digi tais, A dlgebra booleana ¢ uma ferramenta matematica rela- tivamente simples que nos permite deserever a relacdo en- tre a(s) safda(s) de um circuito I6gico suas entradas atra- vés de uma equacdo (expressao booleana). Neste capitulo estudaremos os circuitos l6gicos mais elementares, as por- {as gicas, que so os blocos fundamentals a partir dos qual {odos 0s outros circuitos ligicos e sistemas digitais sao cons- ttufdos. Veremos como a operacao das diferentes portas lie gicas ¢ de cireultos mais complesos, formados pela comb- hacdo de portas légieas, pode ser descrita ¢ analisada util ‘bra booleana. Também vislumbraremos como a dlgebra booleana pode ser usada para simplificar a expres sio booleana dle um cireuito, de modo a permit que este cit- culito possa ser reconstrufdo utilizando um menor ntimero de portas légicas e/ou de conexdes entre estas. Muito mais sera dito sobre simplificacdo de eircuitos no Cap. 4 A Algebra booleana é também uma ferramenta valiosa para projetar um circuito que produziré a relacao desejada entre a entrada e a safda. Introduziremos a idéla basica neste capitulo €, depois, faremos uma cobertura mais com= pleta deste tépico quando estudarmos 0 prajeto de circui- tos légicos no Cap. 4. Como a élgebra booleana expressa a operacao de circul- tos I6gicos de forma algébriea, ela se apresenta como a forma ideal de descrever a operacao de um circuito Wégico para um programa de computador que necessite de infor- magSes sobre o circuito em questao. Bste programa pode ser um procedimento de simplificagao de cireuitos, que re- cebe como entrada a equacao em algebra booleana, simpl- fica-a e fornece como saida uma versao simplificada do cir- Cculto légico original. lima outra aplicacdo possivel para esse programa seria a geracdo de fuse maps (mapas de fusivets) hecessdrios para a programacao de um dispositivo de léel- ca programavel (PLD — Programmable Logic Device). 0 ‘operador forneceria como entrada as equacoes booleanas que representariam a operacdo desejada do clreulto ¢ 0 programa as converteria em fuse maps, Fstudaremos este processo em detalhe no Cap. 12. Sem diivida, a algebra booleana 6 uma ferramenta muito valiosa para deserever, projetar e implementar circuttos digitais. 0 estudante que deseja atuar na area digital é es- Umulado a trabalhar bastante para compreender a l6gica booleana esentir-se a vontade com ela (acredlte, ela é multo. muito mais facil que a lgebra convencional). Faga todos ‘08 exemplos, exereicios ¢ problemas, mesmo aqueles que seul professor nao tiver recomendado. Quando eles acaba- rem, faca os Seus proprios, O tempo gasto terd valide a pena ‘quando vocé observar que suas habilidades aumentam e stia contianga eresce. 3-1 CONSTANTES E VARIAVEIS BOOLEANAS Algebra booleana possui uma diferenca fundamental em 1e- lagao a dlgebra convencional. Na dlgebra booleana, constantes € varkiveis passuem apenas dois valores permitidos, 0 ou L Uma variavel booleana é uma quantidace que pode, em mo- mentos diferentes, ser igual « 0 ou 1. Variiveis booleanas sio gerulmente utilizadas para representar 0 nivel de tensio pre- Sente nas ligagdes ou nos terminals de ents to. Por exemplo, em um ceo sistema digital, 0 valor booleano 0 € dado para qualquer nivel de tensio situado no intervalo entre 0 € 0,8 V, enquanto o valor booleano 1 € dado para qual- quer nivel de tensio situado no intervalo entre 2.@5 V.* Assim, 0'€ 1 booleanos mio sio ntimeros de fato, mas, 0 contririo, representam 0 estado do nivel dle tensio de saiea do circui sto Indefinidos Coos 0 ne 1) wn cectTanta 3-1 Nivel b6gico 0 ivel ligioo Falso. Verdadeiro Destigado Ligado Baixo’ Alto Nao sim Chave abenta have fechad uuma varvel, ou, camo & chamado,o seu nivel Logica. Diz- se que o nivel de tensao em umm cieuito digital esta no nie vel logico 0 ou no nivel logico 1, dependendo do seu valor numérico de ato, Em log digital, Varios outros termos si0 usados como sindnimos de Oe 1. Alguns dos mais comuns sto mostrados na Tabela 3-1. Usaremos as designagoes 0/1 © BAIXO/ALTO na maioria das vezes Conforme dissemos na infrodusao, a algebra book uum modo de expressar a elagao entre idas de um circvito logico, As entradas sao consider wariéveis logicas cujos niveis légicos determinam, a qual {quer momento, os niveis l6gicos da saida. A partir de ago- ta, utlizaremos letras para representar vatiivets lbgicas. Por exemplo, 4 poderia representar uma certa entrada ou sada dle um circuito digital, © em qualquer instante necessaria mente teriamos ov d= 000 A= 1 omo apenas dois valores sto possiveis, algebra boo leana € relativamente mais facil de se trabalhar do que a Algebra convencional. Na algebra booleana nio existem fra- ‘oes, decimais, nmeros negatives, raizes quadradas,raizes Cibicas, logaritmos, niimeros imaginarios e assim por dian- te. Na verdade, na algebra booleana existem apenas tres ‘operagdes bisicas: OR (OU), AND (E) e NOT (NAO) Essas operacdes bisicas sio chamadas operacdesIdgicas Circuitos digitais chamados portas Idgicas podem ser construidos 4 parti de diodlos, transistores ¢ resistores conectados de um modo pelo qual a sada do cicuito s 6 resultado da operagio logica bisica (OR, AND, NOT) rea- lizada sobre suas entradas, Utlizaremos a algebra, primei- ramente para descrever e analisar essas ports lgicas basi- as, e posteriormente para analisar e projetar combinacoes dlessas portas I6gicas Conectadas como circuitos logicos s entradas e as sa 31 Portas Logicas e Algebra Booleana 3-2. TABELAS-VERDADE Atabela-verdade é uma mineira de de: de um circuito légico depende dos niveis logicos presentes nas entradas do circuito. A Fig. 3-1(a) mostra a tabela-verda- de para um tipo de circuito logico de duas entradas. A tabela relaciona todas as combinacdes possiveis dos niveis l6gicos presentes nas entradas A € B com o nivel correspondente da sada A primeira linha da tabela mostra que quando A e B esto ambos em nivel 0,1 said a’esti no nivel 1, ou, de modo equivalente, no estado 1, A segunda linha da tabekt mostra que quando a entrada B muda para o estado 1, de modo que A= 0eB =, a saida xtoma-se 0, De maneira similar, a tabela mostra o que acontece com 0 estado da saida para qualquer conjunto de condlicdes de entrada As Figs, 3-1(b) € (©) mostram exemplos de tab de para circuitos de trés & de quatro entradas. Novamente, cada tabela enumera todas as combinagoes possiveis dos niveis logicos de entrada na esquerda, juntamente com o nivel Jogico resultante para a saida sena diteita. E claro que o valor real de 2 dependers do tipo de circuito légico utilizado. Observe que existem 4 linhas para um tabela-verdade de duas entradas, 8 linhas para uma tabela-verdade de wes entradas, € 16 linhas para uma tabela de quatro entradas. ntimero de combinacbes de entrada seri igual a 2° para uma tabela- erdade de N entradas, Note também que a lista de is as combinacdes possiveis de entrada acompanha a sequéncia de contagem bindria, ¢, assim, coma-se ba ante simples escrever todas as combinacoes possiveis sem esquue- cer nenhuma. Questes de Revisio 1. Qual é 0 estado da saida para 0 circuit de quatros entradas representado na Fig, 3-1(c), quando todas as entradas forem iguais a 1? 2. Repita a questio 1 para as seguintes condigdes de en- wada: A = 1,B =0,C = 1,D=0, 3. Quantas linhas deve ter uma tabel Um circuito de cinco entradas? para representar oo 0 1|{o 1 0 1|lo 0 10 1f0 eee Seveeeeeeeeoe eae eee (b) se eee 2. Peta Fig. 3-1 Exemplos de tabelay-verdade para cic cuits (a) de duas entradas, (b) de tres entra das e (€) de quatro entradas.32 Sistemas Digitais Principios ¢ Aplicagdes 3-3 OPERAGAO OR COM PORTAS OR A operaciio OR ¢ « primeira das trés operacdes boolean basicas a ser estucada. A tabela-verdade na Fig, 3-2(a) mostra 1 que acontece quando duas entradas l6gicas, A © B, combinadas através da operagio OR para produzir a sada x Atabela mostra que 2°¢ igual a 1 para todas as combin: oes dos niveis de entrada onde uma ou mais entradas S40 iguais a 1. O Unico caso onde 2°€ igual a 0 ocorre quando todas as entradas S80 iguais a 0. ‘A expressio booleana para a operagaio OR é dada por A+B Nesta expressio, o sinal de + nao representa a operacao de adicao ordinaria, mas representa a operagio OR. A ope- ragio OR € semelhante & adigio ordinaria, exceto para 0 caso em que A € B slo ambos iguais a 1. Neste caso, a operacio OR produz 1 + 1 = 1,enio 1 + 1 = 2, como seria no caso de uma adic2o. Na algebra booleana, 1 € 0 valor maximo que pode ser obtido, e assim nunca podere- mos ter um resultaclo maior do que 1. Essa afirmacao con- tinua sendo verdadeira quando combinamos t#és entradas utilizando a operacao OR. Aqui teremos.x= A + B+ C. Se considerarmos © caso em que todas as trés entradas S30 iguais a 1 x=1+141=1 Novamente, 0 resultado da operacio OR, quando mais de uma entrada é igual a 1, € sempre igual a 1. Aexpressio lOgica x= A+ Bé lida como “xé igual a A OR 8’. O mais imponante a ser lembrado € que o sinal de +. que aparece na expresso, representa a operagio OR que foi definida através da tabela-verdade na Fig, 3-2(a), € mio a operacio de adigao ordinar Porta OR Em citcuitos digitas, uma porta OR’ é um circuito que pos- sui duas ou mais entradas € cuja sida € igual & combina- Go das entradas através da operacio OR. A Fig. 3-20b) mostra o simbolo para uma porta OR de duas entradas. As entradas A ¢ B S20 niveis logicos de tensao, e a saida x é um nivel logico de tensio cujo valor € 0 resultado da ope- ragio OR sobre as entradas de B, isto é, x= 4+ B. Em outras palavras, a porta OR funciona de tal modo que sua sida ser ALTA (nivel ldgico 1) se A ow B ou ambas forem iquais a 1. A sada da porta OR seri BAIXA (nivel l6gico 0) apenas se todas as entradas forem iguais a 0. Esta mesma idéia pode ser estendida para um maior sndimero de entradas. A Fig. 3-3 mostra uma porta OR de 3 entradas e sua tabela-verdade. O exame desta tabela-ver- dade mostra novamente que a sada seri igual a 1 para to- dos os casos nos quais uma ou mais enteadas sao iguais a 1 ste principio geral é 0 mesmo para portas OR com quale quer niimero de entradas. Usando a linguagem da digebra booleana, a saida x pode ser expressa como x= 4+ B+ Conde novamente deve- 100 ngs, gl dea da opera de atari ver dss + so0l> Porta OR ao © Fig. 3.2 (a) Tabela-verdade que define a operacio OB; (b) simbo- lo para uma port OR de dus entradas. mos enfatizar que o sinal de + representa a operacdo OR A salda de qualques porta OR, entdo, pode ser expressa pela combinagao das entradas através da operagao OR. Utiliz remos este fato quando estivermos analisando gicos. ircuitos I Resumo da Operacao OR Os pontos mais importantes a serem lembrados no que se relere 4 operagio OR e as portas OR sao: 1. A operagio OR produz 1 como resultado, quando qual- quer uma das vardveis For igual a 1 2. A operagio OR produz 0 como resultado, quando todas as variaveis forem iguais a 0. 3.Na operagio OR, 1+ 1= 1,141 + diante 4. A porta OR € um cireuito légico que realiza a opera OR sobre as entradas l6gicas do circuit. 1, e assim por EXEMPLO 3-1 Em muitos sistemas de controle industiais € necessiio ati var uma funcio de saida sempre que uma das varias entra «las for ativada. Por exemplo, em um provesso quimico, pode ser dese}ivel que um alarme sejaativado toda vez que a tem- peratura do proceso exceder um valor maximo ou sempre que a pressio estiver acima de um ceno limite, A Fig. 3-4 mostra um diagrama de blocos desta situagho, © cincuito tans ddutor ce temperatura produz uma tenstio proporcional 2 tem- peratura lo processo, Esta tensio, 1, € comparada com uma tensio de referéncia de temperaturs, Vey através de um cit- ccuito comparador. A suida do comparador esté normalmente ALB C][xsAseso 00 0 ° oo 1 1 A x=A+B+C 0 1 0 1 8 o1d 1 © 10 0 1 10 4 1 esta) 1 eta 1 Fig. 3:3 Simbolo e a tabeli-verdade para uma pora OR de tresPortas Logieas e Algebra Booleana 33 Transdutor de |_i_Vr | | t lever ) Alarme Transdutorde |_i_Ve Fig. 3-4 Exemplo de utilizacao da porta OR em um sistema de alarme. com uma tensio baixa (nivel légico 0), mas esta muda para uma tensdo alta (nivel l6gico 1) quando V; excede Vq, indi cando que a temperatura do processo € excessiva. Uim ar ranjo similar € feito para a mediga0 da pressio, de modo que a saida do respectivo comparador passa do nivel baixo para © alto quando a pressao for excessiva. ‘Uma vez que desejamos que 0 alarme seja ativado quando ‘ow a temperatura ou a pressio seit muito alta, podemos co- nectar as saidas dos comparadores a uma porta OR de duas ‘entradas, A saida da porta OR seri ALTA (1) para qualquer uma das condigdes de alarme, Fazendlo com que o mesmo seja ativado. Esta mesma idéia pode ser obviamente estendida para ituagdes com mais do que duas variveis de processo, EXEMPLO 3-2 Determine a saida da porta OR mostrada na Fig. 3-5. As entradas da porta OR sio 4 e B que variam segundo o dia- grama de tempo apresentado. Por exemplo, A comeca em BAIXO em 4, passa part ALTO em 4, € retora a BAIXO, em 4, € assim por diante, Solugao Asafa da porta OR pode ser determinada observando-se ue ela estaré em ALTO sempre que quaiqueruma das en- teadas estiver em nivel alto. Quando A passa para ALTO em 4, SAIDA passaré para ALTO. A SAIDA permanecera em ALTO até 4, quando ambas as entradas estario em BAIXO. Observe que as mudancas nos niveis légicos das entradas que ocorrem em fy¢ f, nao tém efeito na SAIDA, uma vez aque uma das entradas permanece em nivel ALTO enguanto 2 ontra esté mudando, Engwanto uma das entradas da por- {a OR estiver em ALTO, a safda permanecera em ALTO, nao importando 0 que estiver acontecendo nas outras entradas Este mesmo raciocinio pode ser usado para determinar 0 restante do diagrama de tempo para SAIDA. EXEMPLO 3-3 Para o exemplo mostrado na Fig, 3-6, determine a forma de onda na saida da porta OR | ae SAIDA= A+B —= TF ) 1 1a 1 fee Bol 1 1 1 1 Oe ree a 18 nt a ae 1 omy ae vi $3 emo 3234 Sistemas Digitals Prinefpios e Aplicacoes A Bere v 1 rot A Pee e! 1 B ° aaeat He : 1 tint eta : fl 1 i ee iz | a sain LI Seite stent 1 he Tene Solucao As trés entradas da porta OR, 4, Be C, estio variando, co forme as formas de onda mostradas no di da porta OR sera determinada observando que esta sera alta sempre que qualquer uma das trés entradas estiver em ni- vel alto. Usando este raciocinio, a forma de onda da said da porta OR ¢ apresentada na figura. Devemos prestar bas- tante atencio no que acontece no instante 4. O diagrama mostra que neste instante de tempo a entrada A esti pa sando de alto para baixo, enquanto a entrada B esti pa sando de baixo para alto, Como estas entradas esto fizen- do suas transigdes aproximadamente no mesmo instante, ¢ como esas transigoes duram um certo tempo, existe um pequeno intervalo em que ambas as entradas dessa porta OR est2o na faixa indefinida entre 0 € 1. Quando isso ocor- re, a saida da porta OR também possui um valor situado nese intervalo indefinido, caracterizado por um pulso Piirio € estreito (gliteh ou spike) na forma de onda da sada, em 4, A ocorréncia do gliteb, sua amplitude e largura into depender da velocidade com que as transicGes acontecem. EXEMPLO 3-3B O que aconteceria ao gliteh mostrado na Fig, 3-6 caso a en- trada C permanecesse em nivel ALTO enquanto Ae Besti- vessem mucando de estado em f? Solucao Com a entrada Cem ALTO no instante 4, a saida da porta OR permaneceri em ALTO independentemente do que estiver ocortendo nas outras entradas, porque se qualquer ‘uma das entraclas estiver em ALTO a saida permanecera em, ALTO, e portanto 0 glitch nao aparecera na sada, AsBee Fig. 3.6 Exemplos 3.34 € 3-38. 2. Escreva a expresso booleana para uma porta OR de seis entradas. 3.Se a entrada A mostraca na Fig. 3-6 fosse mantida per- manentemente em nivel 1, qual seria a forma de onda resultante na safc? 3-4 OPERACAO AND COM PORTAS AND A operagio AND ¢ a segunda operacao booleana bisica, ‘A tabela-verdade que aparece na Fig. 3-7(a) mostra 0 que acontece quando duas entradas légicas, 4 ¢ B, sto combi- nadas usando a operago AND para produzir a saida x. A tabela mostra que .vesti em nivel ldgico 1 somente quando tanto A como Bestio em nivel logico 1. Para qualquer ou- tro caso, onde uma das entradas é 0, a saida € 0, A expressio booleana para a operacio AND é AB Nesta expressio, 0 sinal + expressa a operacao AND, e nao a multiplicagao ordindria, Entretanto, a operagio AND so- bre variveis booleanas opera da mesma maneira que a multiplicagao ordinaria, como pode ser visto através de um exame da tabela-verdade. Assim, podemos pensar nas duas operagdes como se fossem apenas uma, Essa caracteristica pode ser de grande ajuda na analise de expressoes logicas que contenham operacées AND, A expresso x= A Bé lida como “x = A AND BO sinal - € geralmente omitido de modo que a expressio se toma apenas x= AB. A coisa mais importante a ser lembra- da € que a operagao AND produziri 1 como resultado ape- Questies de Revisio 1. Qual é a Gnica combinagao de valores das entradas que produz um nivel BAIXO na saida de qualquer porta OR? AND. A_B[]xoA-8 oof] 0 o if] 0 ao— 1 off o 14 1 se Porta AND (a) (6) Fig. 3-7 (a) Tabela-verdade para a operacto AND; (b) simbolo da porta AND,[x= ABS ABC Fig, 38. Tabela-verdade e o simbolo para uma porta AND de trés entradas, nas quando todas as entradas (varidveis) forem iguais a 1 exatamente como na multiplicagio, Este fato permanece verdadeiro para 0 caso de termos mais de duas entradas, Por exemplo, quando a operagao AND € realizada sobre ts entradas, temos.x= A» B+ C= ABC. O Gnico momento em que x pode ser igual a 1 € quando 4 Porta AND simbolo l6gico para uma porta AND de duas entradas pode ser visto na Fig. 3-7(b). A saida da porta AND igual a0 produto das entradas logicas, isto 6, x= AB, Em outras palavras, a porta AND € um circuito que opera de tal m: neira que sua said esti em ALTO apenas quando todas entradas esto em ALTO. Para todos 08 outros casos, at $a ‘cla da porta estar em BAIXO. Esse mesmo modo de operacho & caracteristico em portas AND com mais de duas entradas, Por exemplo, uma porta AND de ts entradas ¢ a tabela-verdade correspondent poclem ser is na Fig, 3-8. Mais uma vez, observe que a sada da porta € 1 apenas para o caso em que A= B= C= 1, Aexpressa part a saida é x= ABC. Para o caso de uma porta AND de quatro entradas, a expresstio €.x= ABCD, e assim por dlante. Observe a diferenca entre os simbolos das portas AND € OR. Sempre que voce vir o simbolo de uma porta AND em tum diagrama de circuitos l6gicos, isto Ihe diz que a saida estar em ALTO apenas quando todas as entradas estive- rem em ALTO. Sempre que voeé vir o simbolo de uma porta OR, isto significa que a Saida estar em ALTO quando qual: quer uma das entradas estiver em ALTO. Portas Légicas e Algebra Boole: 35 Resumo da Operacéo AND 1. A operacdo AND € realizaca exatamente do mesmo modo ue a multiplicagio ordindria de Os € Is. igual a T quando todas as entradas orem iguais €0 para 0 caso em que uma ou mais enteadas sto iguais a 0. 4, Uma porta AND € um circuito logico que realiza a ope. ragao AND nas entradas do circuit. EXEMPLO 3-4 Determine a forma de onda da saida da porta AND mos- trada na Fig, 3-9, dadas as formas de onda das entradas, Solucdo A saida da porta AND € determinada observando que ela staré em ALTO apenas quando todas as entradas estive- rem em ALTO ao mesmo tempo. Para as formas de onda fornecidas, isto acontece apenas durante os intervalos ff, © fet, Em todos os outros intervalos, uma ou mais entradas esto em 0, produzindo portanto um nivel BAIXO na said Observe que mudangas nos niveis de entrada que ocorrem, enquanto uma das entradas esti em nivel BAIXO nao tem, efeito na saida EXEMPLO 3-5 Determine a forma de onda da saida para a porta AND. mostrada na Fig, 3-10, Solugio A saida x sera igual a 1 apenas quando 4 ¢ B estiverem em ALTO ao mesmo tempo, A partir deste fato, podemos determinar a forma de onda de x como est4 mostrado na figura Observe que a forma de onda de xé igual a 0 toda vez que Be igual a 0, independentemente do que acontece com, : 7 7 A ' ' ee eee Ae x=A8 a ee na Te ae a fae ear thee Beale eats \ i | i fe oT to tt ee ' yo a ' ' a fal een ala rv bt Gh tb lb Fig. 3-9 Exemplo 3-436 Sistemas Digitals Principios e Aplieagdes Fig. 3-10 Exemplos 354 e 3.58. 4 entracht A. Também ¢ importante notar que sempre que B € igual a 1 a forma de onda de :é igual i de A. Entao po- demos pensar na entrada B como uma entrada de controle Cujo nivel lbgico determina se a forma de onda de 4 chega ‘ounnaio na sada xc Nesta situagao, a porta AND € usada como uum cireuito inibidor. Podemos dizer que B = 0 € a condi- io de inibicio que forca que a saida seja igual a0. Ao con- tsirio, B= 1é condicio de habilitagao, que pesmite que A chegue até a saida. Esta operacao inibiddora & uma impor- tante aplica is AND que encontraremos mais tarde, EXEMPLO 5B © que acontecera com a forma de onda da saida x na Fig. 3-10 se a entrada B permanecer em nivel 0? Solucao Enquanto B for mantido em BAIXO, a s: ‘maneceri em BAIXO. Podemos chegar a esta conch dois modos: © primeiro seria observar que com B mos x= A+ B= A+ 0 = 0, uma vez que o resultado da operacao AND (multiplicagao), quando uma das entradas € 0, € sempre 0, © segundo modo seria observar que uma porta AND necesita que todas as suas entradas estejam em ALTO para que a saida seja ALTO, e isto nao acontece quan do B é mantido em BAIXO, Questies de Revisio 1. Qual € a nica combinagio de entrada que iri produ- ir um nivel ALTO na saida de uma porta AND de cin- co entradas? 2, Qual €0 nivel logico que deve ser aplicado na segun- da entrada de uma porta AND de duas entradas para ue o sinal aplicado na primeira entrada se inibido | Cimpedido) de chegar na saida? 3. Faso ou verdadetro A saida de uma porta AND sem | pre difere da saida de uma porta OR para as mesmas | condicoes de entrada 3-5 OPERACAO NOT A operagio NOT € realizada, 20 contririo das operacdes AND € OR, sobre uma tinica entrada. Por exemplo, se a Not A to 2 xeA ‘A presenga do pequeno citeulo sempre indica ©) JUL ella Fig. 311 (a) Tabela-verdade;(b) simbolo para o INVERSOR (NOT) (©) formas de onda Avel A é sujcita a opera expresso como: NOT, 0 resultado x pode ser x= A onde a barra sobreposta representa a operagio NOT. Es expresso € lida como “w€ igual a NOT 4’ ou "x igual ao inverso de A’ ou “x é igual 30 complemento de A" Cada uma destas expressdes € de uso comum, ¢ todas indicam que Oo nivel ldgico de x= & € gpostoao valor ligico de A. A tabe- la-verdade mostrada na Fig. 3-11(@) esclarece para os dois casos possiveis, A= Oe A= 1, isto © porque NOT 160 0 =1 porque NOT 0€ 1 A openaciio NOT 6 também chamada de inversio ou com- plemento; estes termos serio usados de modo intercambizivel durante o restante do livro, Apesar de sempre utilizarmos a barra sobreposta para representar inversiio, € importante mencionar que um outro simbolo para representar a inver- sf0 € 0 apéstrofo (), isto é Aaa bolos sto reconhecidos como indicadores da Circuito NOT (INVERSOR) A Fig, 3-11(b) mostra o simbolo para a representagao do circuito NOT, que é mais comumente chamado de IN. VERSOR. Fste circuito tem sempre uma tinica entrada, € © nivel logico de sua saida € sempre oposto a0 nivel log co da entrada, A Fig. 3-11(c) mostra como 0 INVERSOR age sobre o sinal de entrada. Ele inverte (complementa) fo sinal de entrada em todos os pontos da forma de onda da entrada.Resumo das Operacées Booleanas As regras para as operagdes AND, OR e NOT podem ser resumidas como segue: oR o+0=0 AND NOT 0-0-0 =1 O+1=1 O-1=0 T=e 1+0=1 1-0-0 1tisa0 1-1=1 Questées de Revisio 1. A sticla do INVERSOR da Fig, 3-11 € conectada a en- trada de um segundo INVERSOR. Determine 0 nivel logico da saida do segundo INVERSOR para cada ni- vel légico da entrada A | 2. A saida da porta AND da Fig. 3-7 € conectada 8 entea- dda de um INVERSOR. Escreva a tabela-verdade que relaciona a sada y do INVERSOR com cada combina- 20 das entradas’ Ae 3-6 DESCREVENDO CIRCUITOS LOGICOS ALGEBRICAMENTE Qualquer circuito légico, independentemente de sua com: plexidade, pode ser completamente descrito usando as ‘operacoes booleanas previamente definidas, porque as portas AND, OR e NOT sio os locos basicos para a cons- trugio de sistemas digitais. Por exemplo, considere 0 ci cuito da Fig. 3-12. circuito possui 3 entradas, 4, Be Ce luma tinica saida, x. Utilizando as expresses booleanas para cada porta, podemos facilmente determinar a expressio, a saida. A expresso para a saida da porta AND & escrita como A+B Esta saida é conectada a uma porta OR, juntamente com C; que é a outra entrada do circuito. A porta OR opera sobre as entradas de modo que a saida seja o resultado de uma operacio OR sobre as entradas, Assim, podemos ex- pressar a saida da porta OR como x= A+ B+ C(esta tilt ma expressio também poderia ter sido escrita como x= C + A> B, uma vez que ordem dos termos nao importa na operacdo OR). Ocasionalmente, pode haver divida em relacio a qual operacao deve ser realizada primeiro. A expressio A» B+ Code ser interpretada de dois modos: (1) € feita a opera- cho A> BOR C, ou (2) € feita a operaglo A AND B+ C Para evitar essa confusao, fica definido que, caso uma ex- pressao possua as operagdes AND e OR, as operagdes AND sio realizadas primeiro, a no ser que existam pardnteses tna expresso, neste caso, a operagio dentro dos parénte- “e+e o Fig 3-12 Circuito ldgico com sua expressio booleana 37 Portas Légicas e Algebra Booleana As xe (A+B) co Fig. 3-13 Circuito logico cuja expresso requer parénteses. realizada primeiro. Esta € a mesma regra usada na Algebra comum para determinar a ordem das operacdes, ‘A lim de dar mais um exemplo, considere o citcuito da Fig, 3-13. A expresso para a saida da porta OR € simples mente A+ B. Esta saida serve como entrada de uma porta AND juntamente com uma outra entrada C; Portanto, pode- mos expressar a safcla da porta AND como x= (A+B) C Observe 0 uso de parénteses para indicar que A OR Bé ealizada primeiro, isto &, antes que se faca um AND desta soma OR com C. Sem os parénteses, pocerfamos interpre: lar a expressio de forma incorreta, uma vez que A+ B+ significa A OR com 0 produto B+ C. Circuitos Contendo INVERSORes ‘Sempre que um INVERSOR € apresentado em um diagrama de circuitos logicos, a expressio para a sua saida & simple: mente jgual 3 expressio da entrada com um barra sobre A Fig. 3-14 mostra dois exemplos usando INVERSORes. Na Fig. 3-14(a), a entrada € conectada a um inversor, e a saida do mesmo € igual a 7. A saida do INVERSOR € conectada 2 uma porta OR juntamente com B, de modo que a safda da porta OR é igual a A + B. Observe que a barra esté ape- nas sobre o 4, indicando que A é primeiramente invertido € depois é feita uma operacio OR com B. Na Fig. 3-140b), a sada da porta OR € igual a A+ Be € conectada a um INVERSOR. A saida do INVERSOR € portanto igual a (A+ B), uma vez que ele inverte a expres- sao de entrada completa, Observe que a barra cobre a e: pressio (4+ B) inteira. Ito & importante porque, como ser ‘mostrado mais adiante, as expresses (A+ B) e (A + B) nndo so equivalentes. A expressio CA+ B) significa que realizimosa operacao AOR Be que depois. resultado desta operacao ¢ invertido, enquanto a expressio (A + B) indi- ca que 4 é invertido, B¢ invertido e somente depois ¢ feita uma operagio OR com estes resultados @ Ase xe AaB () Fig. 3-14 Circuitos que usam INVERSORes,Sistemas Digitais Principios e Aplicagoes @ (A+B) RAF BIE BC(A+D) D+ (A+ BIC x=[D+(A+B)}-E ) A Fig, 3-15 mostra mais dois exemplos que devem ser estudados com cuidado, Observe especialmente 0 uso de dois conjuntos separaclos de parénteses na Fig. 3-15(b). Observe também que na Fig. 3-15(a) a varivel de entrada A esti conectacla como entrada em duas portas diferentes, Questées de Revisio 41..Na Fig. 3-15(a), troque cada uma das portas AND por ‘uma porta OR ¢ troque a porta OR por uma porta AND, Agora escreva a expresso para at sal 3-7 DETERMINANDO 0 VALOR DA SADA DE CIRCUITOS LOGICOS Uma vez obtida a expressio booleana para a saida do ciscui- to, o nivel ldgico da saida pode ser determinado para qual- quer conjunto de niveis logicos das entradas. Por exemplo, suponha que desejamos saber 0 nivel Igico da saida x para © circuito mostrado na Fig, 5-15(), part o eas em que A 0, B= 1, C= Le D= 1, Como na algebra ordinatia, o valor de sepode ser encontrado substituindo-se os valores das va rilveis na expressio e fazendo as operacdes coma se segue: x= ABAAF D) d-1-1-0FD 11-61-00 eee 1-1-0 0 ‘Como um outro exemplo, vamos avaliar @ expressio para a satida do circuito da Fig. 3-15(b), pa oem que A= 0, Fig. 3-15 Mais exemplos. + OF 0-1-1 +041 head +a 11 1 De um modo geral, das quando avaliamos expres seguintes regras devem ser obedeck- s bool 1. Primero, faga todas as inversdes de termos simples, isto 6&0 =1oui=0 2. A seguir, faca todas as operagdes que estio dentro dos renteses. 3. Faga a operagilo AND antes da openiglio OR, a nao ser que os parénteses indiquem 0 contritio. 4. Se a expresso tiver uma barra sobreposta, faga ay opera oes da expresso primeiro € depois inverta 0 resultaclo, Para praticar, determine os niveis l6gicos das saidas dos irouitos da Fig, 3-15 para o caso em que todas as entradas S10 iguais a 1, As respostas Si0 x= Oe x= 1, respectivamente. Determinando o Nivel da Saida a Partir de um Diagrama O nivel logico da saicla para um dado conjunto de niveis logicos das entradas também pode ser determinado direta- mente do diagram do circuito, sem utilizar a expresso boo: leana, Esta técnica € freqientemente usada por técnicos cu- ante testes ou reparos de circuitos digits, uma vez que mostra qual deveria sera said de cada porta, bem como qu deveria ser a saida final do sistema, Por exemplo, 0 circuito da Fig, 3-15(a) foi redesenhiado na Fig. 3-16 com niveis de entrada iguais a A = 0, B= 1, C= 1, D= 1.0 procedimen- to € 0 seguinte: a partir das entradas, devemos determinarpara cadt INVERSOR, ou porta, 0 valor de sus © valor da saica final do sistema seja encontrado, ig. 3-16, a porta AND ntimero 1 tem todas as suas entradas em nivel 1 porque o INVERSOR troca A= 0 para 1. Esta condicao produz um nivel logico I na saida da porta AND, uma vez que 1-1-1 = 1. A porta OR tem como entradas os niveis 0 e 1, que produz um nivel 1 na saida, uma vez que 1 + 0 = 1. Este nivel 1 € invertido para nivel, 0, & este, por sua vez, € aplicado como entrada da porta AND ntimero 2, juntamente com a saida da porta AND nti- mero 1. Os niveis 0 ¢ | nas entradas da porta AND ntimero 2 vio gerar na saida um nivel l6gico 0 porque 0 1 = 0. la até que EXEMPLO 3-6 Determine a que toda ticla do circuito da Fig 3-16 para o caso em entradas estao em BAIXO. Solucao, Com 4 a saida da porta AND 1 estard no nivel BAIXO. Este € colocado na entrada da porta AND 2, 0 que automaticamente gera um nivel BAIXO na safda, ind pendentemente dos niveis logicos em outros pontos do cit- cuito, Este exemplo mostra que nem sempre é necessirio Ac BC ABC @ © ©) Portas Légicas e Algebra Booleana 39 Fig. 3-16 Determinando o nivel lgica de said a par tirdo diagrama do cireuito, determinar os niveis l6gicos em todos os pontos do circuito ra determinar o nivel lgico d ic Questées de Revisio | 1. Use a expresso para para determinar a saida do cit- cuito da Fig. 3-15(a), para as seguintes condigdes de entrada: A= 0, B= 1,C=1eD=0. 2. Use a expresso para «°para determinar a saida do cir- cuito da Fig, 3-15(b), para as seguintes condigdes de | entrada: A= B= E> 1ec=D=0. 3, Determine as respostas das questoes 1 € 2, encontean- do 0s niveis logicos presentes em cada entrada e sai- da das portas logicas, como foi feito na Fig. 3-16. 3-8 IMPLEMEYTANDO CIRCUITOS A PARTIR DE ;XPRESSOES BOOLEANAS Se operagio de um circuito logico é definida por meto de uma expresso booleana, entio o diageama do circuito 16- gico pode ser implementado diretamente desta expressio, Por exemplo, se necessitamos de um circuito que ¢ defini ye AC +8C + ABC Fig. 3-17 Consiruindo um circuito légico a panir de uma expressio booleana,40 Sistemas Digitals Prineipias ¢ Aplicaghes do pela expressio x= 4+ B+ C, percebemos imediiatamen- te que tudo de que precisamos € uma porta AND de tres entradas. Se precisamos de um circuito definido pela ex- ‘A+ B, poderiamos usar uma porta OR de com um TNVERSOR em uma de suas entra sse mesmo raciocinio usado para esses casos simples pode ser estendido para circuitos mais complexos, Suponha que desejamos implementar um circuito euja AC+ BE + BG Esta expressio booleana possui trés termos (AC, BC, ABO) sobre os quais € feita uma operagao OR. Isto nos diz ue necessitamos de uma porta OR de wes entradas que S10 iguais a AC, BC e A BC, respectivamente. Isto é mostrado na Fig. 3-17(@), onde uma porta OR de trés entradas esti desenhada com suas entradas AC, BC © A BC. Cada entrada da porta OR é um termo que expressa uma ‘operaco AND, o que significa que portas AND com ent: das apropriadas devem ser usadas para gerar cada um des ses fermos. Isto é mostrado na Fig, 3-17(b) que € o diagra- ma do cicuto final. Observe 0 uso «le INVERSORes para produzir os termos Ae T necessitios d expresso Essa abordagem é bastante geral ¢ pode ser sempre se- Buida, embora vamos ver mais tarde que existem outras técnicas melhores € mais eficientes que podem ser empre- gadas. Por enquanto, esse método direto de implementar Gircuitos lgicos deve ser utilizado para diminuir o ndmero de coisas novas que devem ser aprendidas saida pode ser definida pela expressio ) EXEMPLO 3-7 Desenhe o circuito que implementa a expresso x= AB+ Bc. Solugao Esta expressio indica que os termos AB e BC sto entra das de uma porta OR, ¢ cada um destes termos pode ser gerado por uma porta AND. O resultado & mostrado na Fig, 3-18. 22 acaaaacaaaaaeal AB 8c co—____| Questies de Revisio 1. Desenhe o circuito que implementa a expresso a = ABQAFD), usando portas logicas com no méximo trés entradas. 2. Desenhe o circuito para a expressio y ABC C+ BC + 3. Desenhe o circuito para x= D+ (A BQ: £. 3-9 PORTAS NOR E PORTAS NAND Existem dois outros tipos de portas logicas, portas NOR © portas NAND, que sto amplamente utilizadas em cir- cuitos digitais. Estas portas, na verdade, combinam as operagdes bisicas AND, OR e NOT, Este fato faz com que seja relativamente simples descrever o seu funcio: namento utilizando as operagdes booleanas aprendidas anteriormente Porta NOR simbolo para uma porta NOR de duas entradas pode ser visto na Fig. 3-19(a). Este simbolo é igual ao simbolo de uma porta OR, exceto pelo pequeno circulo que possui em su saida, Este pequeno circulo representa a operacio de in- versio. Entio, podemos dizer que uma porta NOR opera do mesmo modo que uma porta OR seguida de um INVER- SOR, de modo que os circuitos mostrados na Fig. 3-1%a) (b) sto equivalentes e a expressio booleana para a said de uma porta NOR 6 dada por x= A+B A tabela-verdade, que pode ig. 3-196), mostra que a saida de uma porta NOR é exatamente o in’ verso da saitkt para uma porta OR, para todas as condicd de entrada, Enquanto a s nivel ALTO sempre que qualquer uma das en ALTO, a porta NOR vai para nivel BAIXO sempre que qua ida de uma porta OR vai para 0 radas esti em I: quer uma das entradas esta em ALTO. Este mesmo ricioc rio pode ser estendido para portas NOR com mais de duas entradas, X= ABs BC Fig. 3-18 Exemplo 37Fig. 3-19 (a) Simbolo para porta NOR; (b) circuito equivalente; (©) tabela-verdade, EXEMPLO 3-8 Determine a forma de onda da sada de uma porta NOR para as formas de onda mostradas na Fig, 3-20. A ° ‘ 1 i ' 1 . i I ° i i ioe fea 1 ° A x=AeB 8 3-20 Exemplo 38, Existem diversas maneiras de determinar a forma de onda da saida de uma porta NOR, A primeira é encontrar a forma de onda da saida de uma porta OR e depois inverté-la, isto 6, trocar todos os 1s por 0s e vice-versa. Uma outra utiliza 0 fato de que a sada de uma porta NOR estard em ALTO ape- Portas Logicas e Algebra Booleana At nas quando todas as entraclas estiverem em BAIXO. Entao voce pode examinar as formas de onda das entradas e en- contrar of intervalos de tempo em que todas as entradas esto em BAIXO e fazer com que a saida esteja em ALTO, estes intervalos, A saida ca porta NOR estard em BAIXO, para todos os outros intervalos de tempo. A forma de onda esultante para a saida € mostrada na figura. EXEMPLO 3-9 Determine a expressio booleana para uma porta NOR de trés entradas seguida de um INVERSOR, 3 7 sere» AxB+C=AsB+C Fig. 3-21 Exemplo 39, oom Solugao Observe a Fig. 3-21, onde o diagrama do circuito pode ser visto. A expresso para a saida da porta NOR € dada por (A¥ BC). Esta saida esti conectada 1 INVERSOR para produzir: entrada de um xe G A presenca de dois sinais de inversio indica que a expres S20 (4 + B+ O fot invertida e depois invertida mais uma vez, Deve estar claro que 0 resultado destas operacoes sim- plesmente no altera a expressio original (4 + B+ ©). Isto x=GTBTO=At BIG Sempre que duas barras de inversio estiverem sobre uma mesma varidvel ou expressio, elas se cancelam, no. exemplo anterior. Entretanto, em casos como A+B as barras de inversto nao se cancelam, Isto acomtece porque as barras de inversio menores invertem as varidveis sim- ples 4 B, respectivamente, enquanto as barras mais largas invertem toda a expressio (A+B). Entio 74+ B + A+ B. De modo semelhante, A+B # AB. Porta NAND O simbolo para uma porta NAND de duas entradas pode ser visto na Fig, 3-22(a), Este simbolo € igual ao simbolo da porta AND, exceto pelo pequeno circulo em sua saida, Uma ver mais, este pequeno circulo representa uma operagio de inversto, Entao, podemos dizer que uma porta NAND_ funciona como uma porta AND seguida de um INVERSOR, fe que portanto os circuitos das Fig. 3-22(a) e (b) s40 equi valentes e que a expressio booleana para a saida de uma porta NAND & x= 3B.42 Sistemas Digitais Principios e Aplicacdes oS i a ae og a A AB AB 0) A tabela-verdade vista na Fig. 3-22(c) mostra que a saida de uma porta NAND 6 exatamente 0 inverso da saida de ‘uma porta AND para todas as condigdes possiveis de entra da. A saida de uma porta AND vai para ALTO quando todas as entradas esto em ALTO, enquanto a saida de uma porta NAND vai para BAIXO somente quando todas as entrackts tio em ALTO. Portas NAND com muis de duas entradas também apresentam essa mesma caracterist EXEMPLO 3-10 Determine a forma de onda da saida de uma porta NAND, cujas formas de onda das entradas esto mostradas na Fig. 3.23, Fig. 3-22 ireuito equivalente; (¢) tabe ) Simbolo para porta NAND; (b) erdade sstio em ALTO e fazer com que a saida esteja em BAIXO nesses intervalos. A saida estard em ALTO em todos os outros intervalos, EXEMPLO. Imple: AB“TCFD) usando apenas portas NAND e NOR. ente um circuito légico cuja expresso € x c wo ° 3 a a o : m 24 Exemplos $11 © 3-12. Solucao acy x= AB se Fig. 3-23 Exemplo 3-10, Solucdo ‘A forma de onda da saida pode ser determinada de vérias maneiras. Uma delas é desenbar a forma de onda da sat da para 0 caso de uma porta AND ¢ depois inverter 0 re- sultado. Uma outra utiliza o fato de que a saida da porta NAND estar. em BAIXO apenas quando todas as entra- das estiverem em ALTO. Entio, voce pode encontrar os intervalos de tempo durante os quais todas as entradas O temo (ZF) é a expresso para a saida ce uma porta NOR. Este termo, em conjunto com Ae B, é utilizado como entrada de uma operago AND cujo resultado final é inver- tido, Isto, obviamente, resulta em uma operaga0 NAND. Assim. 0 circuito implementado € aquele que pode ser vis- to na Fig. 3-24. Observe que a porta NAND primeiro realiza uma operacio AND sobre os termos 4, Be (C+D) e de. pois inverte o resultado inteivo EXEMPLO 3-12 Determine o nivel l6gico da saida na Fig. 3-24 quando A= B=C=1eD=0, Solugao Podems solucionar este problema de dois modos: no pri- meiro modo usamos a expressdo booleana para 2:No segundo método, escrevemos os niveis I6gicos de « trada no diagrama do circuito (mostrados entre parénteses, na Fig, 3-24) ¢ a partir desses niveis achamos os niveis logi- cos da sada de cada porta até encontrarmos o resultado final A porta NOR possui como entradas 0 ¢ 1, 0 que faz a saa ser igual « 0 (em uma porta OR a saida seria 1). A porta NAND entio tem como entradas os niveis lgicos 0, 1 e 1, ‘© que faz com que a saida seja igual a1 (em uma porta AND a saida seria igual a 0). Questées de Revisio 1. Qual €0 tinico conjunto de condigdes de entrada que Vai gerar um nivel ALTO na sida de uma porta NOR de és entradas? 2. Determine o nivel da saida do circuito da Fig 3-24 para o caso em que A= B= 1eC=D 3. Troque a porta NOR da Fig. 3-24 por uma porta NAND € troque tamhém a porta NAND por uma porta NOR, Qual € dio boolean para 2° 3-10 Vimos como a algebra booleana pode ser usida para nos ajudar a analisar um circuito légico e expressar stia operi- ‘clo matematicamente, Continuaremos nosso estudo da al- gebra booleana investigando seus varios teoremas (regras), Chamados teoremas booleanos, que podem nos ajudar simplificar expresses e circuitos logicos. O primeiro grupo de teoremas é mostrado na Fig. 3-25. Em cada um deles, «° uma varkivel logica que pode ser igual a 0 ou 1. Cada teorema esti acompanhado por um cifcuito légico que de- ‘monstra sua validade. © teorema (1) mostra que o resultado de uma operacio AND que tem como entradas uma varidvel qualquer 2°¢ 0 deve ser igual a 0. Isto € ficil de lembrar porque a opera- Ao AND € como multiplicaglo ordinaria, onde sabemos que © resultado de multiplicar qualquer coisa por 0 € 0, Sabemos também que a saida de uma porta AND sera 0 sempre que qualquer uma das entradas for 0, independen- temente do nivel logico da outra entrada. © teorema (2) € também Sbvio, se fizermos mais uma vez a comparagio da multiplicagao ordinaria com a opera ho AND. ‘© teorema (3) pode ser provado verificando o resultado para cada valor possivel de entrada, Se = 0, entao00= O;se x= 1, entio 1-1 = I, Ponanto, x- x= x (0 teorema (4) pode ser provade do mesmo modo, En- {retanto, podemos raciocinar que em qualquer instante ou sou seu inverso ¥ deve ser igual a 0 €, eno, uma oper (Ao AND de com seu inverso serd sempre igual a 0. (O teorema (5) € direto, uma vez que 0 adicionadoa qual- quer valor nao altera esse valor, seja na adig2o ordinaria ou na operacao OR EOREMAS DA ALGEBRA BOOLEANA Portas Légicas ¢ Algebra Booleana 43 — = = — <8 : | LL . : Fig. 3.25 Teoremas de uma variivel © teorema (6) afirma que © resultado de uma oper OR que possui como entradas uma varidvel qualquer x°¢ 1 serd sempre igual a 1. Podemos fazer a verificagao deste eorema para os dois valores possiveis de x 0+ 1= Le 1 + 1 = 1. De modo equivalente, podemos lembrar que a saida de uma porta OR de duas entradas sera igual a 1 quan- do qualquer uma das entradas for igual a 1, nao imporan- do 0 valor da outra entrada © teorema (7) pode ser verificado para ambos os valo- resdew0+0=0e1+1=1 © teorema (8) pode ser provado de modo similar, ou podlemos raciocinar que em qualquer instante «ou seu in- verso Testari em nivel l6gico 1, ento sempre teremos a operagio OR de 0 € 1, cujo sesuliado sera sempre 1 ‘Antes de introduzirmos mais teoremas, devemos enfai- zat que quando os teoremas de (1) a (8) sio aplicados, variivel x pode, na verdade, representar uma expresso que contenha mais de uma varkivel, Por exemplo, se tivermos a expressio 4B (4B ), pocemos aplicar 0 teorema (4) se f- AB. Entao podemos dizer que ABC AB) = 0 Este mesmo racioeinio pode ser aplicado para 0 uso de qualquer um destes teoremas,44 Sistemas Digitais Principios ¢ Aplicagdes ‘Teoremas com Mais de Uma Variavel (Os teoremas apresentaclos a seguir envolvem o uso de mais de uma variavel: o xtypayte 0) yey QD xtQ+D=4 pe za xt te 2) a2) = Gz (Ba at ay+ 3b) e+ WO + D = uy + yt wz t xz ao xtay=a G5) xt Ryaxty Os teoremas (9) € (10) so conhecidos como leis da comutatividade. Estas leis determinam que a ordem na qual realizamos as operagdes AND e OR nao € importante. O resultado é 0 mesmo. Os teoremas (11) € (12) sa conhecidos como leis da octatividadl, elas afirmam que podemos ageupar as va~ veis de expresses do tipo AND ou OR do modo que de- sejasmos, Oteoren fei da distributividade, que afirma que uma expressio pode ser expandickt multiplicando-se termo a termo, do mesmo modo que é feito na Algebra comum. Este teorema também afirma que podemos fatorar uma expresso. mos a soma de dois (ou mais) ter- mos, cada um contendo uma variavel comum, podemos fatorar essa varkivel como fazemos na dlgebra comum. Por exemplo, na express variavel B: ABC+ ABC, podemos fatorara ABC + ABC = Blac + AZ) Como um outro exemplo, considere a expressio ABC + ABD. Neste caso, estes dois termos tém as varidveis Ae B em comum, € portanto 4 + B pode ser fatorado, como ve- mos a seguir. ABC + ABD = AB(C + D) 0s teoremas (9) a (13) sio faceis de lembrar porque sto, idénticos aqueles utilizados na algebra comum. Os teorem G4) e (15), por outro lado, nao possuiem correspondentes ra Algebra comum. Cada um deles pode ser demonstrado substituindo xe y'na expressio por todos os diferentes casos possiveis, conforme demonstrado para_o teorema (14): Caso 1. Para x= 0, Y= 01 xtayex 0+0-0=0 o=0 Caso 2. Pasa x+ xy oto-d o+0=0 o=0 Caso 3. Para x xtayex 1+1-0=1 1+0=1 1=4 Caso 4, Para x= 1, xt yan 14.-1=1 1+1=1 1=1 © teorema (14) também pode ser demonstrado através de fatoragao e do uso dos teoremas (6) © (2). xtaxy= xt 9 = x + | {usando 0 tworema (6)] x [usando 0 teorema 2)) Todos esses teoremas da Algebra booleana podem ser ‘iteis na simplificagdo de uma expresso lOgica, isto €, na redugio do niimero de termos da expresso. Quando isto & feito, a expressio simplifcada di origem a um circuito que E menos complexo do que aquele que a expressio original produziria. Uma boa parte do proximo capitulo sera decli- aca 20 processo de simplificagio de circuitos. Por enquaanto, ‘os exemplos seguintes Servem para ilustrar como os teore- mas booleanos podem ser aplicados. EXEMPLO 3-13 Simplifique a expressio y = ABD + ABD. Solugao Fatore as varidveis comuns AB utilizando o teorema (13) y= AB(D + D) Pelo teorema ($), 0 termo entre parénteses € igual a 1 e portanto, y= ABs Sesto sr usando teoreum Q) ietieetien EXEMPLO 3 14 Simplifique z= (A + BA + B), Solucdo A expressiio pode ser expandida multiplicando-se os ter mos {teorema (13)} z=A-At+A- Bt B-AtB-B Pelo teorema (4), A - A= 0. Além disso, B- B= Bteore- ma (3)] O+F-B+B-AtB Fatorando a varidvel B [teorema (139), temos + ABY B BA AtD Finalmente, utilizando os teoremas (2) e (6), z=BEXEMPLO 3-15 Simplifique x = ACD + ABCD. Solucao Fatorando as varidveis comuns CD, temos x = CD(A + AB) Utilizando o teorema (15), podemos substituir A + AB por A+ B,eentio x= CDA + B ACD + BCD | Questoes de Revisio 1. Use 08 teoremas (13) e (14) para simplificar y + ABC 2. Use os teoremas (13) ¢ (8) para simplificar y ABCD + ABCD. 3-11 TEOREMAS DE DEMORGAN Dois dos mais importantes teoremas da algebra booleana o atribuidos a um grande matematico chamacdo DeMorgan. Os teoremas de DeMorgan sio exiremamente tteis para simplificar expressGes nas quais 0 produto (AND) ow a soma (OR) das variaveis é invertido, Os dois teoremas 0: a6 an O teorema (16) diz que quando uma soma OR esti inver- ‘ida, esta é igual ao produto AND das variaveis invertidas. O teorema (17) diz que quando um produto AND de duas vati Aveis esti invertido, este € igual a uma soma OR das vari invemtidas. Cada um dos teoremas de DeMorgan pode ser pron- tamente demonstrado verificando-o para todas as combina- bes possivels de valores para ae y. Esta demonstracio € deixada para ser feita como exercicio ao final do capitulo. Apesar de esses teoremas terem sido enunciados em termos de variaveis simples xe 3, eles s20 igualmente ilidos para situagdes nas quais x¢/ou y's expressoes que contenham mais de uma variavel. Por exemplo, a 0 (AB+C) pode aplicagao destes teoremas na expres: ser vista a seguir: GBT = GB. Note que aqui tratamos AB como xe Ccomo y. O re- sultado pode depois ser simplificado ja que temos uum pro- duto AB que é investido, Usando 0 teorema (17), expres sito se torna AB Observe que podemos substtuir Z por B, e entao finalmente + B-C=AC + BT Portas Légicas ¢ Algebra Booleana 45 Este resultado final possui sinais de inversdo apenas em variaveis simples. EXEMPLO Simplifique a expressio tra que contenha apenas variaveis simples invertidas. Solucao Utilizando 0 teorema (17), podemos reescrever a expres- so anterior como z-At+ + BD) Podemos pensar nesse procedimento como partir 0 si nal de invetsio a0 meio, e trocar sinais AND () por sinais OR (+), Agora o termo (A+ C) pode ser simplificado apli- cando-se 0 teorema (16). Do mesmo modo, (B+D) pode set simplifieado como se segue: + GED) G-t)+8-D Nesta simplificagao, partimos o sinal de inversto 20 meio € rocamos 0s sinais (+) por (-). A seguir, cancelamos as in- versoes duplas e temos finalmente AC + BD (© Exemplo 3-16 mostra que, quando se utiizam os teore- mas de DeMorgan para simplificar uma expressdo, 0 que fazemos € pant o sinal de inversio em qualquer ponto na lexpressao e entio mudar 0 sinal do operador que estiver neste ponto Cr € trocado por - € vice-versa). Este procedimento pode ser continuado até que a expressio seja reduzida a uma outa na qual apenas variivels simples encontram-se inverti- das. Outros dois exemplos podem ser vistos 2 seguir: Exemplo 1 Exemplo 2 17 BCy (D+ FY (AV BC) + DF EP) (AB) + D-F) ~(4- (B+ O14 D-E + Fi AB + AC + DE + DF Os teoremas de DeMorgan podem ser facilmente esten- didos para mais do que duas variaveis. Por exemplo, pode- se provar que! =Rt5 Aqui podemos ver que o grande sinal de inversto foi parti- do em dots pontos e, nesses pontos, 0 sinal do operador foi trocado por seu oposto, Esse raciocinio pode ser estendido para um niimero qualquer de variaveis, Mais uma vez, ob, serve que as variiveis podem ser expressdes em lugar de varidveis simples, Veja um outro exemple: AB +7 = AB+ CD+ EF46 Sistemas Digitals Principlos e Aplicagies ig. 3-26 (a) Circuitos equivalentes obtidos pela aplicacio Implicagdes dos Teoremas de DeMorgan Vamos examinar 0s teoremas (16) e (17) do ponto de vista de circuitos l6gicos. Primeiso considere 0 teorema (16) O lado esquerdo da equagio pode ser visto como a saida de uma porta NOR cujas entradas sao we y, O lado direito, dda equagao, por outro lado, pode ser visto como a saida de uma porta AND cujas entradas so as variiveis xe y’inver- lidas. Estas duas sepresentagdes stio equivalentes e esto ilustradas na Fig, 3-26(a), Isto significa que uma porta AND ‘com inversores em cada uma de suas entradas € equivallen- te a uma porta NOR. Na verdade, ambas as representacdes s para representar a funcdo NOR. Quando a porta n entradas invertidas € usada para representar & funcdo NOR, esta € geralmente desenhada como mostrada na Fig. 3-26(b), onde os pequenos circulos nas entradas representam a operagao de inversao, Agora considere 0 teorema (17): Noy <3 © lado esquerdo da equacao pode ser implementado atra vés de uma porta NAND com entradas are 3 O lado diteito, pode ser implementado por uma porta OR que tenha como entradas :v¢ yinvertidas. Estas duas representagdes equiva lentes sito mostradas na Fig.3-27(a), Uma porta OR com in- la uma de suas entracas ¢ equivalente a uma ©) Fig. 3-27 (a) Citcuitos equivalentes obsidos pela aplicagion do teorema (16); (b) simbolo alternative para a functo NOR. porta NAND. Na verdade, ambas as representagdes sito usa- das para representar a fungllo NAND. Quando a porta OR com entradas invertidas é usada para representar a funcio AND, esta é freqientemente desenhada como mostra a Fig, 3-27(b), onde os citculos mais uma vez representam inver- EXEMPLO 3-17 Determine expressio logica para a saida do circuito da Fig. 3-28 e simplifique-a usando os teoremas de DeMorgan, A 8 “BeC=A+B+e +Bso Fig. 3-28 Exemplo 317, Solucao A expressiio para z é z = ABC. Aplique 0 teorema de DeMorgan para partir o sinal de inversao como & mostrado a seguir =I +e do teorema (17), (b) simbolo alternative para a fungie NAND.Cancele a dupla inversio sobre C para obter z=A+B+¢ Portas Liglcas ¢ Algebra Booleana 47 figuracto, a porta NAND simplesmente age como um sim- ples INVERSOR, uma vez que sua siida x= AeA Na Fig. 3-29€b) temos dus portas NAND conectadas de tal modo que a operacao AND scj realizada. A porta NAND niémero 2'€ vsada como um INVERSOR para que 4 expres- Questées de Revisio 1. Use o teorema de DeMorgan pata converter a expres- so z= (A+B)-C para uma outra que possua ape- nas inversGes em varidveis simples. 2. Repita a questio 1 para a expressio y= RST+O. 3. Implemente um circuit cuja expresso para a sada € | z= ABCusando apenas uma porta NOR e um IN- | VERSOR. | 4. Use os teoremas de DeMorgan para converter y D para uma outra expressio que contenha inverses em variaveis simples, ‘apen: 3-12 UNIVERSALIDADE DAS PORTAS NAND E NOR ‘Todas as expressdes booleanas consistem em varias con binagdes das operagdes bxisicas OR, AND € NOT. Assim, qualquer expressio pode ser implementada usando com- binagdes das portas AND, OR e INVERSORes. E possivel, entretanto, implementar qualquer expressao logica usando~ se apenas portas NAND. Isto acontece porque portas NAND, em combinagoes apropriadas, podem ser usadas para re- presentar cada uma das operagdes logicas OR, AND e NOT, Isto pode ser visto na Fig, 3-29. Em. primeiro lugar, na Fig. 3-29(@), temos uma porta NAND de das entradas onde estas se encontram propos tadamente conectadas a uma mesma varkivel A, Nessa con- slo AB seja transformada em AB = AB, que é a funcio AND desejada A operacio OR pode ser implementada usando portas NAND como est mostrado na Fig. 3-290). Neste caso, as portas NAND ntimero 1 € 2 sio usadas como INVERSORes para inverter as entradas, cle modo que o resultado final seja x= 4-B, que pode ser simplificado para x= A+ Batra: vés do teorema de DeMorgan. De modo similar, pode ser mostrado que portas NOR podem ser combinadas para implementar qualquer uma das operagdes booleanas, Isto ¢ ihistrado na Fig. 3-30. item, (2) mostra que uma porta NOR com as entradas conectadas juntas comporta-se como um INVERSOR, uma vez que sta saida €x= AFA Na Fig. 3-30(b), duas portas NOR sto combinadas de modo a implementar a operacio OR. A porta NOR nme- 10 2 6 usacla como um INVERSOR para modificar a expres sio AFB em A+B = A+ B. que é a operacdo OR dese- jada A.openigio AND pode ser implementada com portas NOR como pode ser visto na Fig, 3-30(0). Neste caso, as portas NOR 1 e 2 so usadas como INVERSORes para inverter as , de modo que a said 2 sea ig a+ que pode ser simplificado para x= A+ B, pelo uso do teorema de DeMorgan. Uma vez que qualquer uma das operagdes booleanas pode ser implementada usando apenas portas NAND, qualquer Circuito légico pode ser construido usando apenas portas NAND. O mesmo ¢ valido para portas NOR. Essa caracteris- tica cas portas NAND ¢ NOR pode ser bastante titi no proje- (0 de eircutos logicos, como mostra 0 exemplo a seguir entrada — RheR a a4 o INVERSOR A AB x= AB aris : 2 > 8 eee wo AND TH py 1 xeABeA+B a a lL s—pf 8 8 2 (o) ‘OR Fig 3-29 Portas NAND poclem ser usadas pars implementar qualquer fungo booleana,48 Sistemas Digitals Principios Aplicagies A ©) EXEMPLO 3-18 Em um determinado processo de fabricacao, uma esteira de uansporte deve ser desligada sempre que determinadas condigées ocorrerem. Estas condiqe’s sto monitoradas € sto representadas pelo estado de quatro sinais logicos como se segue: 0 sinal A deve estar em nivel ALTO sempre que a cesieira de transporte estiver muito rida o sinal Bdeve estar ‘em nivel ALTO sempre que o recipiente localizado no final dda esteira estiver cheio; 0 sinal Cdeve estar em nivel ALTO sempre que a tensio na esteira estiver muito alta; 0 sinal D deve estar em nivel ALTO sempre que 0 comando manual estiver desabilitado, ‘Um circuito logico € necessirio para gerar um sinal que deve estar em ALTO sempre que as condicdes A € Bexi rem simultaneamente, ou sempre que as condigoes Ce D. existrem simultaneamente. Obviamente, a expressio l6g a para xdeve ser igual a.x= AB + CD.O circuito deve ser implementado com um niimero minimo de Cls. Os circui- tos integrados TTL mostrados na Fig, 3-31 estio disponiveis. Cada CI é qucidruplo, o que significa que ele contém qua- ‘ro portas idénticas em um chip. Solugao © método mais direto para se implementar a expresso dada usa duas potas AND e uma porta OR, como pode ser visto na Fig. 3-32(a). Esta implementacao utiliza duas portas do CI 741308 © uma tinica porta do CI 741832. Os rntimeros entre parénteses, em cada entrada e saida, s20 ‘0 ntimeros dos pinos dos respectivos Cis. Estes nimeros io sempre mostrados em qualquer diagrama de circuito logico. Para os nossos propésitos, a maioria dos diagra- mas l6gicos no mostrar o ntimero dos pinos, a nao ser que eles sejam necessirios para descrever a operagao do circuito. Tt = => aa >o INVERSOR => * 8 on ae con ano . 3-30 Portas NOR podem ser usadas para implementar qualquer funco booleana, Uma outra implementagio pode ser obtida a partir do circuito da Fig. 3-32(a), se trocarmos cada uma das portas AND e OR pelas Suas implementagdes com portas NAND equivalents. O resultado desta operagio & mostrado na Fig, 3-32(b), A primeira vista, esse novo circuito parece necessitar de sete portas NAND. Entretanto, as portas NAND de rntimero 3 e 5. estio conectadas como INVERSORES em série e podem ser eliminadas do circuito, uma vez que realizam uma dupla inversio da saida da porta NAND niimero 1, Do mesmo modo, as portas NAND 4 6 tam- bém podem ser eliminadas. O circuito final, apés a elimi- ago dos INVERSORes duplos, esti desenhado na Fig, 3-320) Esse circuito é mais eficiente do que o da Fig, 3-32(a) porque utiliza trés portas NAND de duas entradas que po- dem ser implementadas por um Cl, 0 74LS00. ‘Questées de Revisiio 1. Quantas maneiras diferentes temos agora para im- plementar a operagio de inversio em um citcuito logico? 2. Implemente a expressio x= (A + BXC+ D) usando portas AND ¢ OR. Agora implemente esta expresso utilizando apenas portas NOR. Para isso, converta cada porta AND e OR que seja necessiria pela sua imple~ mentacao em portas NOR, como visto na Fi ‘Qual circuito € mais eficiente? 3. Escreva a expressio para a saida do circuito da Fig, 3- 32(0) € use teorema de DeMorgan para mostrar que esta € equivalente & expressio dada para 0 circuito da Fig, 3320). 3-30.Portas Ligicas ¢ Algebra Booleana 49 nef sa] fe] Foal [eo] fo) e Vee a — = cc no Ce a Pee ee TRAPP Veo cc a zatsoe cS — no fae a se Es ea] as | oe J rasea 1 1 no Tee Ei en Fig, 3.31 Cs disponiveis para 0 Exemplo 3-18,50 Sistemas Digital Principios e Aplieagdes oy Ta908 — © @ @ (2) AB + CD ay TaL808 coy © oe Ayo o_o ae 1 opt] « oe ® 7 po co 2 + pt] « — eee aN on | | Apes tminato cas (herbs oe 7a.so0 im A (3) a ee (9) -74tS00 © (c) (10) * be (a 744800 — © 5 pe Fig. 3.32 Implementacdes possiveis para 0 Exemplo 5-18. 3-13 REPRESENTAGOES ALTERNATIVAS DAS PORTAS LOGICA’ Introduzimos as cinco portas légicas baisicas (AND, OR, NOT, NAND € NOR) e os simbolos padronizados usados para Fepresenta-las em diagramas de circuitos légicos. Embora vocé possi encontrar alguns diagramas de circuitos que ainda utilizam exclusivamente estes simbolos, & cada vez mais comum encontrarmos diagramas de citcuitos que uti lizam simbotos logicos alternativos em conjunto corti os simbolos padronizados, Antes de discutirmos as razoes para utilizar um simbo. lo alternativo para uma porta lgica, apresentaremos os sim- bolos alternativos para cada porta Iégica © mostraremos que eles sio equivalentes aos simbolos padronizados, Observe a Fig. 3-33. O lado esquerdo da figura mostra 0 simbolo padronizadlo para cada porta logica, e o lado di reilo mostra os simbolos altemativos. O simbolo altern: vo para cada porta é obtido a partir do simbolo original Fazendo-se o seguinte: 1. Inverta cada entrada e sida do simbolo padronizado. Isto ito adicionando bolhas (pequenos circulos) em en- tradas e safdas que nto possuem bolhas e removendo- as de onde elas ja existem, 2. Troque © simbolo da operago AND pelo simbolo da operacio OR ou troque de OR para AND (no caso ¢: pecial do INVERSOR, o simbolo da operacao nao € tro cade). Por exemplo, o simbolo padronizado NAND € 0 sim- bolo AND com uma bolha em sua saida, Seguindo os pas- sos descritos anteriormente, temos que remover a bolha da saida e adicionar uma bolha para cada entrada, Feito isto, podemos trocar 0 simbolo AND pelo simbolo OR. tesultado sera um simbolo OR com boll entradas.ae ase. CAND se — avs, [OR] Aer 2B se A ASB. 8 ae >o4e Fig. 3-33 Simbolos padvonizados ¢ alter Podemos facilmente provar que esse simbolo alternative € equivalente a0 simbolo padronizado utilizando o teore ma de DeMorgan ¢ lembrando que a bolha representa uma operagio de inversio, A expressao para a saida de um sim- bolo padronizado NAND AB = 4 + B,queé expressio part a saida do simbolo alternativo, Este mesmo procedimento pode ser seguido para cada um dos pares de simbolos da Fi Varios pontos devem ser enfatizacos no que se refer cequivalencias de simbolos I6gicos: 1. As equivalencias podem ser quer ntimero de entradas, 2. Nenhum dos simbolos paclronizados tem bolhas em suits entradas, a0 passo que todos os alternatives tém. . Os simbolos padronizacos e altemativos para cada por- ta representam o mesmo circuito fisico. Nao hd diferen- Gas nas circuitos representados petos dots simbolos: . NAND € NOR sio portas inversoris, € portanto os sim: bolos padronizado e alternative para cada uns bolha ow na entrada ov na saida, AND e OR sao portas ndo-inversoras, € portanto os simbolos alternativos te bolhas tanto nas entradas quario na sada stendidas a portas com qual Interpretacao dos Simbolos Légicos Cada um dos simbolos légicos da Fig. 3-33 fornece uma interpretagao Gnica do funcionamento da porta. Antes de demonstrat estas interpretagdes, devemos primeiro estabe- lecer 0 conccito de niveis légicos ativos. Quando uma linha de entrada ou saida de um simbolo de Citeuito l6gico ndo possui a bolha de inversao, diz-se Portas Logicas e Alg Booleana ASB = AB aoe ReB-A+B 7 se A+B= AB AB=A5B Vy A J ek ativos para Wisias portas logicas para o inversor que esta linha € ativa em nivel légico ALTO (ativa-ALTO), Quando a linha de entrada ou saida possui a bolba de in- versdo, diz-se que esta linha é ativa em nivel légico BAI- XO (ativa-BAIXO). A preseng:t ou auséncia da bolha de inversto, entio, determina a condicao ativa-ALTO/ativa, BAIXO das entradas ou saidas e € usada para interpretar a operacho do circuito, Para ilustrar, a Fig. 3-344) mostra o simbolo padroniza- do para uma porta NAND, O simbolo tem uma bolha de invetsto em sua saida e nao possui bolhas nas entradas, Entio ela possui uma saida ativa-BAIXO e entradas do tipo ativa-ALTO. A operagao l6gica representada pot esse sit bolo pode ser interpretaca da seguinte mane A saida vai para BAIXO somente quando todas as entradas esto em ALTO. Observe que esta frase diz. que ative somente quando fodasias estados ativos. A palavra “tod: bolo AND. simbolo alternative para a porta NAND mostrado na Fig, 3-34(b) possui uma saida ativa-ALTO e entradas do tipo aliva-BAIXO. Assim, sua operagio pode ser descrita como se segue’ centracla ina para o seu estado entradas estiverem em seus € usada por causa do sim- A saida vai para ALTO quando qualquer das entra- das estiver em BAIXO. Esta afirmacao nos diz que a saida estar no seu estado ati vo sempre que qualquer uma das entradas estiver no seu estado ativo. A palavra “qualquer" € usada por causa do simbolo OR,Sistemas Digitais Principios e Aplicagoes se atvaA.T0 Baro 6o. ® A 8 autos seo x0 Seta at, ) val para BAIKO ‘omen quando odes 25 ‘nradas esverom 6m ALTO. ‘Aso vl para ALTO somento ‘quando quatuerenracaostver Sim Bano. Fig. 3-34 lnterpretago dos dois simbolos das portas NAND. Com um pouco de raciocinio, podemos notar que essas duas interpretagdes para os simbolos da porta NAND na Fig, 3.34 sio maneiras diferentes de dizer a mesma coisa, Resumo Neste ponto, voce deve estar imaginando por que existe a ne- ccessidade de termos dois simbolos ¢ interpretagdes diferentes para cada porta légica, Felizmente, as razdes disso ficarao cla Fas apés estudarmos a prOxima seco. Por enquanto, vamos resumir pontos importantes referentes 4 representagao de por- tas loi 1, Para obter 0 simbolo alternative para cada porta logica, rome 0 simbolo paclronizado e troque seu simbolo de operelo (OR por AND, ou AND por OR) ¢ troque as bolhas de inve entradas € na saida (ito &, retire-as se estiverem presentes ccoloque-as se milo estiveretn. 2. Para interpretar a operigao da porta lgica, primeiro observe ‘qual 0 estado logico, 0 ou 1, & 0 estado ative para as entradas ce qual € 0 estado ativo para a saida. Feito isso, descubra se 0 testado ativa da stida € produzide quando sodas as entradas testiverem no seu estado ativo (se © simbolo AND for usado) fou quando qualquer uma das entradas estiver no seu estado tivo [se 0 simbolo OR for usado A A+B : oo . + x EXEMPLO 3-19 Interprete os dois, bolos para a porta logica OR Solugao As respostas estao mostradas na Fig. 3-35. Observe que a palavra “qualquer” € usida quando o simbolo de operagao 0 simbolo OR e a palawra “todas” € usada quando utiliza mos o simbolo AND, Questées de Revisio 1, Bscreva a interpretacao para a operacao realizada pelo simbolo padronizado NOR na Fig. 3-33 2. Repita a questio 1 para o simbolo altemnativo da por- ta NOR 3, Repita a questao 1 para 0 ta AND, 4. Repita a questio 1 para o simbolo padronizado da por bolo alternativo da por- ta AND. ‘sala val para ALTO Somante quando qualauer ‘nada ester ers ALTO. A said vaipara BAKO Eomente quand fodns a8 fntadssestverom em BAIXO. Fig. 3-35 Interpretacio dos dois simbolos das portas OR3-14 QUE REPRESENTACAO DE PORTA LOGICA USAR Alguns projetistas de circuitos logicos e alguns livros utili= zam apenas os simbolos padronizados para as portas 16gi ‘cas nos esquemriticos de seus circuitos. Apesar de esta pri tica nao estar incorreta, ela nao torna a operagio do circui- to mais fcil de acompanhar. 4 utilizacao adequada dos simbolos alternativos para as portas nos diagramas de cir cuitos pode tornar a operacao do circuito bem mais clara. Isto pode ser ilusttado considerando-se 0 exemplo a se- guir da Fig. 3-36. O circuito da Fig. 3-36(a) contém trés porta NAND co- nectadas para produzir uma saida Zque depende das en- tradas 4, B, Ce D.O diagrama do circuito utiliza 0 simbolo ra cada porta NAND, Mesmo esse dl tando logicamente correto, ele nao facilita no entendimen- to de como o circuito funciona, As representacdes do cir cuito apresentadas nas Fig. 3-36(b) ¢ (©), no entanto, po- dem ser analisadas mais faciimente para determinar a ope- sacao do circuito. A representacio da Fig. 3-36(b) € obtida do diagrama do circuito original substituindo-se a porta NAND 3 pelo seu simbolo altemativo. Nesse diagrama, a saida Z€ gerada de Portas Ligicas ¢ Algebra Booleana 53 ‘um simbolo de porta NAND que tem uma saida ativa em ALTO, Desse modo, podemos dizer que Z vai para ALTO quando ou Xou Yfor BAIXO. Agora, jt que Xe Yapare- ‘cem na sida de simbolos NAND, que possuem safdas ati- vas em BAIXO, pocemos dizer que X vai pata BAIXO so- mente se A= B= 1e Yvai para BAIXO somente se C= D Em resumo, podemos descrever a operagao do circui- to do seguinte modo: A saida Z vai para ALTO sempre que oud C =D = 1 (ouambos). Esta descrico pode ser colocada na forma de tabela-verda- de fazendo Z = 1 para os casos em que A= B= Le para 0 casos em que C= D = 1. Para todos os outros casos, Z deve ser 0. A tabela-verdade resultante € mostrada na Fig, 3-306). A representacio da Fig. 3-36(¢) € obtida do diagrama do circuito original substituindo-se as portas NAND 1 € 2 pelos seus simbolos alternativos, Nesta representago equivalen- te, a sada Zé gerada de uma porta NAND que tem uma saida ativa-BAIXO, Portanto, podemos dizer que Z-vai para BAIXO somente quando X= Y= 1. Como Xe Ysao saidas ativas em ALTO, podemos dizer que Xsera ALTO quando ‘ot 4ou B for BAIXO e Yseré ALTO quando ou Cou D for ao : oo spo . 2 Bee oe eee . 000 ef fo @ 0 1 allo : oo 1 a {s . 1 ps © 1 0 offo ie ot 6 ‘fe 01 4 alle 2 er alls a . [ = ‘tva-ALTO eo Daal Pe roa affa 130 off; a ro oo 4fft rid afi i i i Sifs aD @ a 6 Ava.84x0 ° Y tc) Fig. 3.36 (4) Circuito original utilizando simbolos padroes NAND; (b) representacio equivalente onde a saida Z esti ativa-ALTO; (6) representacao equivalente onde a saida Z estd ativa-BAIXO; (q) tabela-verdade‘Sistemas Digitals Prinespios e Aplicagies BAIXO, Resumindo, podemos deserever a operacio do cir cuito do seguinte modo: A saida Z vai para BAIXO somente quando ouB for BAIXO € C ouD for BAIXO. Esta descrigao pode ser colocada na forma de tabela-verdade tomando Z = 0 para todos os casos em que pelo menos um: das entradas A Ou B esti BAIXA, ao mesmo tempo em que pelo menos uma das entradas Cou Dest BAIXA, Para todos Os outros casos, Z deve ser 1, A tabela-verdade resultante € a ‘mesma que foi obtida do diagrama clo circuito da Fig, 3-36(b) Que Diagrama de Circuito Deve Ser Usado? A resposta para esta pergunta depende da funcao espectfica sendo realizada pela sada do circuito, Se 0 circuito esta sen- do usado para causar alguma agio (por exemplo: ligar um LED — Light Emitting Diode — ou ativar um outso circvito Jogico) quando a said Z vai para o estado 1, entdo dizemos que a safda Z deve ser ativa-ALTO, 0 diagrama de cirewito cla Fig. 3-36(b) deveria ser usaido, Por outro lado, se 0 circui= to esti Sendo usado para causar alguma aco quando Z vai pata o estado 0, entio Z deve ser ativa-BAIXO, e o diagrama, de circuito da Fig, 3-36(0) deveria ser usado, Naturalmente existem situagdes em que ambos os esta- dos de saida sao usados para produzir diferentes acdes, e qualquer um pode ser consiclerado o estado ativo, Para esses casos, qualquer representagao de circuito pode ser usada Colocagao da Botha representa 8 simbolos ps o do circuito da Fig, 3-36(D) note que ‘as portas NAND 1 € 2 foram escolhidos em BAIXO da porta NAND 3. Veja a repre- do circuito da Fig, 3-36(¢) € note que os simolos 's portas NAND 1 € 2 foram escolhidos para terem sa para {das ativas em ALTO, para combinar com as entradas ativas em ALTO da porta NAND 3. Isto leva para st seguinte regra getal na preparacao de esquemiiticos de circuitos logicos Sempre que possivel, escotha simbolos para as por. tas tais que saidas com bolha sejam conectadas em entradas com botha, saidas sem bolha em entradas sem bolha. Os exemplos a seguir mostram como essa regra pode ser aplicada, EXEMPLO 3-20 O citcuito l6gico na Fig. 3-37(a) esta sendo usalo para ati- var um alarme quando sua saida Z vai para ALTO. Modifi- que o diagrama do circuito de modo que ele represente mais, elicientemente a opericio do ciscuito, Solucao Ji que Z= 1 ativard o alarme, Zdeve ser ativi-ALTO. Logo, ‘0 simbolo da porta AND 2 mo deve ser muckido. O simbo- . 7 © Fig. 3-37 Exemplo 3.20. lo da porta NOR deveria ser substituido pelo simbolo alter- nativo sem bolha na saida Cativa em ALTO), para combinar ‘com a entrada sem bolha da porta AND 2, conforme mos- trado na Fig. 3-370b), Note que o circuito agora tem saidas sem bolha conectadas nas entradas sem bolha da porta 2. EXEMPLO 3-21 Quando a saida do circuito logico na Fig. 3-38(a) vai para BAIXO, ela aciona um outro circuito légico. Modifique o diagrama do circuito para representa a operagio do eircuito, mais eficientemente co oe— aed 1 seg ° Lo z 2 > ra & Fig. 3.38 Exemplo 3-21Ji que Z deve ser ativa-BAIXO, o simbolo para a porta OR 2 deve ser mudado para 0 simbolo alternativo, como mos- tra a Fig. 3-38(b). O novo simbolo da porta OR 2 tem entra das com bolha, ¢ portanto os simbolos da porta AND e da porta OR 1 dlevem ser trocados para terem saiidas com bo- Ihas, conforme mostra a Fig, 3-38(b). O INVERSOR jf pos- sui saida com bolha, Agora o circuito tem todas as saidas com bolha conectadas nas entradas com bolha da porta 2. Analisando Circuitos Quando um esquemitico de citcuito légico & desenhado usando as regras que utilizamos nesses exemplos, € bem mais facil para um engenheiro ou técnico (ou estudante) acompanhar 0 fluxo do sinal através do circvito e det nar as condigoes de entrada que sto necessarias para ativar 4 saida, Isto sera ilustrado nos prOximos exemplos, que “por caso” usam diagramas de circuitos obtidos de esquemi cos de um microcomputador real, EXEMPLO 3-22 0 circuito logico na Fig. 3-39 gera uma saida MEM, que & sada para ativar os Cls de memoria de um microcomputi- dor. Determine as condicdes de entrada necessirias para ativar MEM, oe ROMA wy owe, Fig. 3-39 Exemplo 3:22 Solug ‘Uma maneira de fazer isso € escrever a expressio para MEM tem termos das entradas RD, ROM-A, ROM-Be RAilfe avalii- la para as 16 combinacdes possiveis destas entradas. Ape- sar de esse método funcionar, ele demanda muito mais tra balho do que seria necessito. Um metodo mais eficiente € interpretar 0 diagrama do circuito usando as idéias que desenvolver mas Segdes, Os passos so os seguinte: 1. MEM 6 ativa-BAINO, e fica BAIXO somente quando Xe Yestao em ALTO. 2. Xfica ALTO somente quando RD = 0. 3. Vfica ALTO quando ou W ou Vesti em ALTO. 4. Viica ALTO quando RAM = 0. 5. Wfica ALTO quando ou ROM-A ou ROM-B = 0. Portas Logicas ¢ Algebra Booleana Em resumo, MEM vai para BAIXO somente quando RD Ue pelo menos uma das rés entridas ROM-A, ROM-B ou RAMestiver em BAIXO. EXEMPLO 3-23 O circuito logico na Fig. 3-40 € usado para controlar o motor de uma unidade de disco quando 0 microcomp\ enviando ou recebendo dacios do disco. O circuito ligar © motor quando DRIVE = 1. Determine as condigdes de en: trada necessisias para ligar © motor, ‘Nota: Todas as portas so CMOS mn pt Fig. 3-40 Exemplo 3.23 Solucao Mais uma vez, imterpretaremos © diagrama passo a passo: 1. DRIVE € ativa-a X=Y=0 . X fica BAIXO quando ou LVou OUT esta em ALTO. - ¥lica BAIXO somente quando W= Oe / - Wfica BAIXO somente quando A, até A. es ALTO. mresumo, DRIVI A= A= A forem 1 ITO, € vai p art ALTO somente quando Sep ica ALTO quando A, Te 4, = 0, 0u INou OL ‘ou ambos Note o simbolo diferente para a porta NAND CMOS de 8 ‘entradas (74HC30); repare também que o sinal A. esta co- nectado em dus entradas da NAND, Niveis de Acionamento Descrevemos sinais lgicos como estando ativos em BAI XO ou ativos em ALTO. Por exemplo, a saida MEM na Fig, 3-39 6 ativa-BAIXO, € a saitht DRIVE na Fig, 3-40 6 ativa- ALTO, tendo em vista que esses estados de saida fazem al acontecer. Do mesmo modo, a Fig. 3-40 tem as entra A, Mé A. ativas em ALTO, e a entrada 4, ativa em BAIXO, Quando um sinal l6gico estd em seu estado ativo, pode-se dizer que ele est acionado, Por exemplo, quan- do dizemos que a entrada A, esti acionada,56 Sistemas Digitals Principlos e Aplicacdes zendo que ela esti no seu estado ativo-BAIXO. Quando lim sinal l6gico nio esti no seu estado ativo, diz-se es- tar nao-acionado. Portanto. quando dizemos que DRI Vesti nao-acionado, significa que ele esti no seu esta- do inativo (BAIXO). E claro que os termos “acionado” ¢ “nio-acionado" sio sindnimos de “ativo" ¢ "inativo", respectivamente acionado mfio-acionado Ambos 0s terms so de uso comum na érea digital, por tanto voce deve reconhecer os dois modos de deserever © Jo ativo de um sinal logico. Identificando Sinais Légicos Atives em BAIXO. ‘Tornou-se pritica comum usar uma barra sobreposta para identificar sinais ativos em BAIXO, A barra serve como outra indicaclo de que o sinal € ativo em BAIXO, ¢ é cla ro que a auséncia da barra significa que o sinal é ativo em ALTO. Para ilustrar, todos os sinais na Fig. 3-39 sio ativos em BAIXO ¢ portanto podem ser identificados como segue: RD, ROMA, ROWB, Raw. Lembre-se, a barra é simplesmente um modo de enfatizar que esses Sinais S20 ativos em BAIXO. Empregaremos essa conven¢io para identificagao de sinais l6gicos sempre que for apropriado, uM Identificando Sinais de Dois Estados Fregiientemente, um sinal de saida tem dois estados ativos, isco ¢, ele tem uma funcio importante no estado ALTO € tuma Outra no estado BAINO. E usual identifi ‘de modo que ambos 0s estados ativos sejam aparentes. Um. exemplo comum ¢ 0 sinal de leitura/escrita RD/WR, Ido inglés, read/uritd, que interpretado como segue: quando este sinal esti em ALTO, a operacao de leitura (RD) € rea lizada; quando esti em BAIXO, a operagao de escrta (WR) € realizada 1 tais sinais Questies de Revisio 1. Use 0 métodlo dos Exemplos 3-22 ¢ 3-23 para deter- minar as condigdes de entrada necessarias para ativar a saida do circuito na Fig. 3-37(b). 2, Repita a questao 1 para 0 circuito da Fig. 3-38(b), 3. Quantas portas NAND existem na Fig, 3-39? 4. Quantas portas NOR existem na Fig. 3-40? 5. Qual sera o nivel de saida na Fig. 3-38(b) quando to- das as entradas estiverem acionadas? 6. Que entradas sao necessérias para acionar a safda de | alarme na Fig. 3-37(b)” | 7. Quais dos seguintes sinais sto ativos em BAIXO: RD, W eR? 3-15 siMBOLOS LOGICOS DO PADRAO TEEE/ANSE Os simbolos logicos que usamos em todo este capitulo sto bolos padronizados e bem conhecidos amplamente uti- lizados na industria digital hd muitos anos. Estes representam bem as portas l6gicas basicas porque cada sim- bolo de porta tem uma forma caracteristica, e cada entrada tem a mesma fungio, Eles nao fornecem informagao til suficiente, no entanto, para dispositivos logicos mais com- plexos tais como: flip-flops, contadores multiplexadores, mem6rias e Cls de interface de cessadores, Estes Cls complexos frequentemente tém vari as entradas e saidas com diferentes fungdes © modos de ‘operacao. Para fornecer informacao mais til sobre esses dispositi- vos légicos complexos, um novo conjunto de simbolos padronizados foi introduzido em. 1984 pelo Padrio IEEE/ ANSI 91-1984, Esses novos simbolos IEEE/ANSI esto sen- do, paulatinamente, aceitos por mais e mais companhias de celetrOnica e fabricantes de CIs e [a comegam a aparecer nas suas literaturas t€cnicas, Além disso, os contratos militares ‘nos Estados Unidos agora exigem a utilizaglo desses novos simbolos. Por conseguinte, € importante ficar familiarizado com esses novos simbolos padronizados. A principal diferenga no padrio TEEE/ANSI € que ele ‘utiliza simbolos retangulares para todos os dispositivos, em vez de formas diferentes de simbolos para cada dispositive Um sistema especial de notacao de dependéncia & usado para indicar como as saidas dependem das entradas. A Fig. 3-41 mostra os novos simbolos retangulares lado a lado com Not A x A 1 x AND A cal a— x a x s— e— on a a— 5 e— NAND NOR A a— x a 8 s—4 @) ) Fig. 3-41 Simbolos ligicos padronizados: (a) tradicionais; (b) re tangulares,ras halsicas. Estucle-os pontos: (© simbolos tradicionais para as por cuidadosamente e note os seguint 1. Os simbolos retangulares usam um pequeno tridngulo no lugar da pequena botha «os simbolos tradicion indicar inversao do nivel Igico, A presenca ou aus do tridngulo tambem indica se uma entrada ou saida & ativa-BAIXO ou ativa-ALTO. 2. Uma notacao especial dentro de cada simbolo retangu- lar descreve a relacao logica entre entradas e saida, O 1” dentro do simbolo INVERSOR indica um dispositivo, com somente unia entrada; 0 triingulo na saida significa que a saida vai para o seu estado ativo-BAIXO quando aquela Unica entrada estiver no seu estado ativo-ALTO. 0°" dentro do simbolo AND significa que a sada vai part o seu estado ativo-ALTO quando todas as entradas estiverem em seus estados ativos em ALTO. O “= den- tro da porta OR significa que a saida vai pata 0 seu esta- do ativo (ALTO) sempre que uma ou mais entradas esti- lo ativo (ALTO). Portas Lagieas ¢ Algebra Booleana 57 3. Os simbolos retangulares para NAND e NOR so os mes mos de AND e OR, respectivamente, apenas adicionan- do-se 0 pequeno (iangulo de inversio na saida. Simbolos IEEE/ANSI para Cls de Portas Légicas s simbotos retangulares também podem ser usados para representar a logica completa dle um CI que contenha um certo niimero de portas independentes. Isto esti ilustrado na Fig. 342 para o CITTLINVERSOR séxtuplo 741804, € na Fig. 3-43 para o CI CMOS NAND duplo de quatro entraclas 7AHC20, Cada porta logica é representada como um bloco, retangular separado. Repare que os simbolos retangulares indicam a notacio da operagao légica apenas no blaco su perior; entende-se que deve ser aplicadht para todos os blo- Cos representativos «as outras portas no chip. E importante compreender 4 ‘modos alternativos para representar uma porta logica num, diferenca entre os dois ce 2 ; : 2 5 ° 5 ‘ oly » 1 t 2 2 ts Tatsoe raises (a) (b) no fetangulo superior mas aplica-se a todas os outeos bloces. 2 4 5 8 0 2 3 raHo20 @ 42 Cl INVERSOR séxtuplo 74L804: (a) simbolo ldgico tradicional; (b) simbolo Iogico retangular, A notacio “I” aparece apenas ‘7aHo20 ) Fig. 3-43 Cl NAND duplo de quatro entradas 74HC20: (a) simbolo tradicional; (b) simbolo retangula58 Sistemas Digitais Prine los e Aplicagdes Circuito © a diferenga entre os dois padres diferentes de simbolos para portas logicas. Escolhe-se qual conjunto de simbolos padronizados usar — ou os simbolos tradicionais (formas caracteristicas para cada tipo de porta) ou © novo padnio de simbolos retangulares. Independentemente do simbolo escolhido para utilizacio, existem duas maneiras possivels de representar uma porta num diagrama de éuito dependendo do seu estado de saida ativo, Isto esti ilustrado no Exemplo 3-24 ENEMPLO 3-24 A Fig. 3-44(a) mostra as duas representagdes para uma por- ta NOR usando os simbolos logicos tradicionais. Lembre se, a-escolha cle que representa wgrama de citcuito € determinada pelo estado ativo desejado pari a said. Desenhe novamente as duas representagbes utilizan- do os novos simbolos IEEE/ANSI = — = —_— = Fig. 3-44 Ambas as representacdes de uma porta NOR usando os dois tipos de simbolos: (a) tradicional; (b) retanglar, Solugao A Fig. 3-44(b) apresenta 0s re Simbolos IEEE/ANSI para Cls Complexos Nao haveria qualquer vantagem real part os novos simbo- los se tivéssemos apenas que lidar com as portas logicas isicas. Para os dispositivos légicos mais complexos, en- tretanto, 08 novos simbolos padronizados com sua notacde de dependéncia especificam a operagaio logica completa do dispositivo. Isto toma praticamente desnecessario consul- tar o manual do fabricante para descobrir como um deter minado Cl Iogico esta funcionando em um circuito, Vere mos exemplos disso quando encontrarmos os circuitos 16: gicos mais complexos em capitulos posteriores. Os simbolos légicos tradicionais sao empregados na maioria dos cliagramas de circuito em todo este livro, & os simbolos IEEF/ANST s20 usados apenas ocasionalmente Alguns problemas do final do capitulo necessitam de anaili- se € construcio de circuitos utilizando a notacao mais nova. Alem disso, sempre que um novo tipo de dispositive logico u circuito for introduzido, ambos os tipos de simbolos serio apresentados. Desse modo, vocé ficari familiarizado com a notagao de dependéncia que é a principal vantagem do novo padaio, Questies de Revisio 1. Qual é 2 maior vantagem dos novos simbolos IEEE/ | ANSP | 2, Desenhe todas as portas logicas basicas usando tanto ‘05 simbolos tradicionais quanto os simbolos padroni zados IEEE/ANSI. 3. Repita a questo 2 para a representagao altemativa de cada porta RESUMO 1. A ilgebra booleana € uma feeramenta mater analise © projeto de circuitos digits 2. As operacies booleanas bisicas sio as operagdes OR, AND ¢ Not 3. Uma pora OR produz uma saida em ALTO quando qualquer ‘entrada esti em ALTO. Uma porta AND prodiz uma saida em ALTO somente quando todas as entradas estao em ALTO, Um Circuito NOT UNVERSOR) produ uma sada que ¢ 0 nivel li- xgico posto 20 da entra, 4. Uma porta NOR é 0 mesmo que uma porta OR com a said cconectada a um INVERSOR. Uma porta NAND € 0 mesmo que uuma porta AND coma saida conectada a um INVERSOR, 5. Teoremas e regras booleanas podem ser usados para simplifi- cara expresso de um citcuito l6gico e podem levar a um modo mais simples de implementar 0 circuit 6. Poms NAND podem ser usacas para implementar qualquer das ‘operacdes booleanas hisieas. Portas NOR podem ser usdas com 0 mesmo objetivo. 7. Tanto 0s simbolos padronizaclos quanto os alternatives podem ser usaclos para cada porta logica, dependendo se a saida deve estar ativa-ALTO ou ativa-BAIXO, {8 0 padrio IEEE/ANSI para simbolos logicos utiliza simbolos re- tangulares para cada dispositivo ldgico, com notagdes especi ais dentro dos retingulos para mostrar como as saidas depen: dem das entradas, TERMOS IMPORTANTES* Igebra booleana nivel ligico tabela-verdade ‘operacio OR porta OR ‘operagio AND. porta AND operacio NOT inversio-complemento circuito NOT UNVERSOR)pora NOR porta NAND teoremus booleanos teoremras de DeMorgan simbolos Kigicos altemativos niveis ldgicas ativos sativaCo)-ALTO 30} BAIXO facionade nio-icionado simbolos TEEE/ANSE PROBLEMAS As letras em negrito que precedem alguns problemas sto usadas para indicar a natureza ou tipo de problema como segue: € (do ingles, challenging) problema desafiador T (do inules, frowbleshooting) problema de depuragio D (do inglés, design) problema de projeto ou modificagao de cit IN (do inglés, new concept novo conceito ox técnica nao aborda: dla no texto, 038 | Desenhe a forma de onda de saida para 0 circuito da Fig 35, 3-2. Suponha que a entrada 4 na Fig, 35 sejainvoluntariamente colocada em curto com a terra sto €, 4 = 0), Desenhe a forma de onda resultante na saida 3-3. Supona que a entrada A na Fig. 3-45 sejainvoluntariamente colocada em curto com a fonte de +5 V listo, 4 = 1) Desenhe a forma de oncla resultante na saida 3-4. Leia as afirmagoes a seguir relativas a una porta OR. Init almente elas podem parecer validas, mas apés alguma and lise voce deve perceber que nenhuma € sempre verdadeita Prove isto mostrando um exemplo especifico para refatar cada afirmagao. Fig. 3.45 (@) Sea forma de onda de saida de uma porta ORE a mesma forma de onda de uma das entradas, x outra entrada std sendo mantida permanentemente em BAIXO, (B) Sea forma de onda de saida de uma porta OR esti sempre em ALTO, uma das entradas esta sendo perma rentemente mantida em ALTO! 3-5. Quantos conjuntos diferentes de condigdes de entrada pro- duzem uma saida em ALTO para uma porta OR de cinco entradas? SEGAO 3-4 3-6. Troque a porta OR na Fig. 3-45 por uma porta AND. (@) Desenhte forma de onda de saida Portas Logicas ¢ Algebra Booleana 59 (b) Desene a forma de onda de saida se a entrada 4 est permanentemente colocada em curto com a terra (©) Desenhe a forma de onda de saida se a entrada d esta permanentemente colocada em custo com +5.V D 3-7. Consulte a Fig, 3-1. Modifique o circuito de modo que 0 alarme seja ativado somente quando a pressio e a tem peratura excederem os seus limites miiximos 40 mesmo tempo. 348, Troquc a porta OR na Fig. 3.6 para uma porta AND e dese nnhe a forma de ond de sida 3-9, Suponha que voc@ tenha uma porta desconhecida de duas entradas que € ou uma porta OR ou uma porta AND. Que combinacao de niveis de entrada voc’ deve aplicar nas entradas da porta para determinar qual @ 0 tipo da porta? 3410. Verdadeiro ou falso: Nao importa quantas entradas tenha, uma porta AND produz uma saida em ALTO para somente uma combinacio dos niveis de entrada, EGOES 8-5 A 3-7 Bel. Acrescente um INVERSOR na saida da porta OR da Fig 3-45. Desenhe a forma de onda na saida do INVER Sor. 3412. (a) Escreva a expressio booleana para a saida 2 na Fig. 3 46(2), Determine o valor de. para todas as condicdes de entrada possiveis e relacione os valores em uma tabela-verdade (b) Repita para o circuito na Fig, 3-461) 3413. Monte a tabela-verdade completa para o eircuito da Fig. 3 15(b) determinando os niveis logicos presents em cada sala de por para cada uma das 32 combinagoes possiveis de entrada, 314. Troque cada OR por um AND ¢ cada AND por um OR nai Fig. 3-15(b). Bscreva a expresso para a said 3415. Monte a tabela-verdade completa pura o elrcuito da Fig. + 16 determinando os niveis ldgicos presentes em cada sada dle porta para cada uma das 16 combinagoes possiveis de niveis de entrada, So o Fig. 3-4660 ‘Sistemas Digitals Prine(pios e Aplicagies SEGAO 3-8 3-16, Para cada uma das seguintes expressdes, construa 0 circui- © légico correspondente, usando portas AND, OR ¢ INVERSORes, (@) x= FREED (b) 2= GBs CDP) + Bcd © y= GTN + PQ @x- Wr PO (©) z= MNP +N) SEGAO 8-9) 3447. (a)_Apliqueas formas de onda de entrada da Fig, 3-47 numa pora NOR e desenhe a forma de onda de Sida (@) Repita com C mantido permanentemente em BAIXO. (6) Repita com C mando ALTO. Fig. 3.47 3418. Repita 0 Problema 3-17 para uma porta NAND. 3419. Escreva a expressio de sada para o circuito da Fig, 3-8, ‘Monte uma tabela-verdade completa =. Fig. 3-48, 3-20. Determine a tabela-verdade para o circuito da Fig. 3-28 3-21. Modifique os circuitos que foram construidos no Problema 3-16 de modo que portas NAND e portas NOR sejam usa- das sempre que for apropriado, SEQAO 3-10 3-22. QUESTAO DE FIXACAO. Complete eada expressio. @aAt1=_ @) 4-4 OBB @ c+e © x0 D1 @ D+0 ay c+ @ G+ GF=_ O y+ w= - 3-23, (a) Prove o teorema (15) experimentando todos os aso possive’s. (B) Prove-o usando o teorema (14) para substiuie x © 3-24.(a) Simplifique a expresso seguinte usando 08 teorems (3b), (3) eG x= (M+ NIUE + PAN + P) (®) Simplifique 4 expressio seguinte usando os teoremas (132), 8) € (6) == ABC + ABC + BCD SEGOBS 8-11 8 3-12 3-25, Prove os teoremas de DeMorgan experimentando todos os {casos posses 3-26. Simplifique cada uma das expresses seguintes utlizando 6s teoremas de DeMorgan, W@ ABt OD (ay ABC (by) 1+ Bc (©) OFF Na EN (©) ABCD «) ABCD 3-27. Use os teoremas de DeMorgan para simplificar a expresso para a saida da Fig, 348, © Conventa 0 circuito da Fig, 3-460b) para outro que use ape- nas portas NAND. Depois escreva a expresso de said para (© novo circuito, simplifique-a usando os teoremas de DeMosgan e compare-a com 2 expressio pari 0 circuito original. Converta 0 circuito da Fig, 3-64a) para outro que use ape nas portas NOR, Depois escrevat a expressio para 0 novo, Gireuito, simplifique-a usando os teoremas de DeMorgan & compare-a com a expressio para 0 cigcuito original. Mosire como uma porta NAND de duas entracas pode ser ‘onstruida com portas NOR de duss entradas, Mostre como uma porta NOR de duas entradas pode ser construida com portas NAND de duas entradas 3.32. Um avio a jato emprega um sistema para monitorago dos valores de epm, presse tempermura des motores ublizando sensores que Operim como segue 329. 330. 331. saida do sensor RPS 0 somente quando a velocidade < 4800 rpm sada do sensor P = 0 somente quando a pressio < 1,5 X 10! Nim saida do sensor T= 0 somente quando a temperatura < 958C >|A Fig. 3:49 mostea o circuito Kégico que controla a luz de alert da cabine do piloto para certas combinagoes das con- dligdes do motor. Suponha que um nivel ALTO na saida W sativa a bur de alerta (@) Determine que condiedes do motor «© piloro, (b)_Altere o circuito para um outro que use apenas portas NAND. o um alerta para SEGOBS 8-18 B 3-14 3-33, Desenbe as representacdes pudronizadas para cada porta J6glcabasiea. Depoisdesenhe as representagoesakematvas 3:34, Para cava sentenca a seguir, desenhe a representaglo de porta ]6gica apropriada e indique 0 po de porta Ga) Uma saida em ALTO ocome apenas quando todas as tees entradas esto em BAINO (B) Vina sada em BAIXO ocorre quando qualquer uma das ‘quatro entradas estd em BAIXO. (©) Una sida em BAIXO corre apenas quando todas as ‘ito entradas estto em ALTO. 3-35. O circuito da Fig. 3-48 € ma simpesteanca de combinagio sligialcuja sada gera um sina auvo-BAIXO TNTOCR para {apenas uma combinaeio das entradas. G) Modifique o diagrama do citcuito de modo que ele represente mais efetivamente a operaca0 do citcuto Use o nove diagrama do circuilo para determinar a combinagao de entrada que atva a saida.Fagaitoane lisando desde a saida usindo as saformagoes dadas pelos simholos das potas camo fo feito nos Exemplos $22 ¢ 3-23, Compare os resultados com a tabela-ver dade obtida no Problema 3-19, Determine as condigoes de entrada necessirias para ati var a suida Za Fig, 3-370b). Faca ito analisando des: de a saida como fo feito nos Exemplos 422 e 3:23, Admita que ¢ o estado BAINO de Zque ativa 6 alarme, Altereo diagram do eireuito para refletir isto, e depos tse o diggrama revisado para determinar as condigoes de entrada necessiris para aivae 6 alteme o 3:36. (@) ) D 3-37. Modifique 0 circuito da Fig. 3-40 de modo que 4, = 0 seja necessirio para produsit DRIVE = 1 em vez de a = 1 3-38. Determine as condigdes de entrada necessérias para que a Saida nia Fig, 3-50 v4 pam o seu estado ative, Fig. 3-50 3-39. Use os resultados do Problema 3-38 para obter a tabela-ver- dade completa para 0 circuito da Fig, 3:50, 3-40. Qual € 0 estado ativo para a saida da Fig. 3-50? E para a Saida da Fig. 33600? A Fig, 3-51 mostra uma aplicagao de portas l6gicas que si ‘mula 0s interruptores que uSamos em nossas casas pare acender ¢ apagar uma luz de dois lugares diferentes. Aqui luz.€ um LED que seri LIGADO (conduzindo) quando a sida Beil. Portas Légicas ¢ Algebra Booleana 61 a eet e Fig. 3-51 dda porta NOR estiver em BAIXO. Note que esta saida & de- nominada TIGHT para indicar que € ativa-BAIXO, Deter- ‘mine as condigoes de entrada necessirias para ligar o LED. Depois verifique que 0 cifcuito opera como os interrupto- res deseritos usando as chaves 4 e B. No Cap. 4 voce apren- deri como projetar eircuitos como este para produzir uma, determinada relacio entre entradas ¢ saidas. SEGAO 3-15, 3-42. Desenhie 0s circuitos da (a) Fig. $50 € (b) Fig. 551 usando (8 simbolos IEEE/ANS 3443. Determine a expresso boolean pasa a said Za Big. 352 a4 2y>— a" o> 4 Fig. 3:52 © 3-44. Supde-se que a saida do circuito da Fig. 3-52 ¢ ativa-BAIXO, Desenhe-o para representar mais efetivamente a operagio do circuit, © 3-45. Use a versio redesenhada do circuito da Fig. 352 e fuga 0 seguinte: (@) Determine as varias condigoes de entrada que produ: em um estado de saida ativa-BAIXO. Faga isto usando ‘apenas o diagrama do cireuilo sem eserever a expres Sto para Ze sem gerar uma tabeki-verdade completa (3s resultados deveriam ser:62 Sistemas Digitais Prinefpios e Aplicacies eet eeet eee 0: ao1 1 041 (b) Verifique que a expressio simplifieada par dada por © Teste cada conjunto de condigdes de (a) na expression obtida em (b) e veriiquee que cada uma produz Z = 0. i APLICAGAO EM MICROCOMPUTADOR c 3-46. Consulte a Fig, 340 no Exemplo 3:23. As entradas 4, até A, ‘Slo entradas Ue enderegn que Sio fommecidhs para esse cite to por saidas (lo chip do mieroprocessadonr dentro do micro computador. O cédigo de enderego de oita its de A. ate A, seleciona qual dispositivo 0 microprocessador desea aivar. NO Exemplo 3.23, 0 cddligo de enclereco necessitio para ativar a lunidade de disco € 4: até 4, = 11111110, = FE, Modifique o circuito de modo que © microprocessador ddeva fornecer um codigo de endereco de 4A, para ativar a tunidade de disco, EXERCICIOS DESAFIADORE c 3-47. Mostre como x= ABC pode ser implementado com uma porta NOR de duais entradas e uma porta NAND de duas entradas, © 3-48. Implemente y'= ABCD usando portas NAND de duas entra das. RESPOSTAS PARA AS QUESTOES DE REVISAO DAS SECOES SECAO 8-2 Les=l Rx=0 332 SECAO 3-3 1. Todas as entradas em BAIN 2, zk 3. Constante ALTO A+B+CHDTE SBECAO 8-4 41. Todas as cinco entradas = 1 manteri a saida em BAIXO, 3. Falso, vejz a tabela-verdade de cada porta 2. Uma entrada em BAIXO SEGAO 3-5, 1.4 saida do segundo INVERSOR 2. yserd BAIXO somente para A= B mesma que a entra SEGAO 3-6 A+Bt+ct wD 08-7 SEGAO 348 1. Veja a Fig. 315.2, Vet a Fig. 3.1700) 3: Vena Fig $15), SECAO 3-9 1. Todhs as entradas em BAKO 2, B.v= APES SEGAO 3-11 Lz=ABtC 2y=(R+S+ DQ 3.0 mesmo que a Fig. 328 exceto que 0 NAND € wocado por NOR 4. ABIC+ By SECAO 8-12 1. Tr8s 2. 0 ciecuito NOR & mais eficiente porque pode ser imple- mentado com um Cl 7418023. AB) (EB) = (AB) + (CD) = AB+ cD SECAO 3-13 1. Suida fica BAIXO quando qualquer entrada esti em ALTO, 2, Safca fica ALTO somente quando todas as entradas estio em BAIXo, 3. Saids fica BAIXO quando qualquer entrada esté em BAIXO. 4. Suda fica ALTO somente quando todas as entradas estio em ALTO. SEGAO 3-14 1. Zfica ALTO quando XO quando A= B= 0. 3.Duss 4. Dans Da12.w B=0eC=D=1. 2.Ziica BAL 1, € ou Cou Dou ambos 00 S.BAIXO 6 A= B= 0, C SHGRO 9-15 1.0 simbolos IE ciicam + operas Fig 34 E/ANSI com sua notagao de dependéncia espe- 10 completa do dispositive logico, 2, Vejaa 3. Veja a Fig, 344