Proceso de Fabricacin CMOS

Asignatura: Tecnologa de Computadores Grupo: 22M Curso 2004-2005

Procesos CMOS
Procesos Bulk: substrato Si dopado Pozo p Pozo n Doble pozo
Consuelo Gonzalo, 2003

Silicio sobre aislante (SOI): substrato aislante (Zafiro)

Procesos CMOS: pozo p

Consuelo Gonzalo, 2003

Procesos CMOS: pozo n

Consuelo Gonzalo, 2003

Procesos CMOS: doble pozo

Consuelo Gonzalo, 2003

Procesos CMOS: SOI

Consuelo Gonzalo, 2003

Layout de un inversor

Consuelo Gonzalo, 2003

Mascra 1: Difusin pozo n

Mascara para eliminar SiO2

Consuelo Gonzalo, 2003

Layout de un inversor

Consuelo Gonzalo, 2003

Mscara 2:Definicin de regiones activas

Define las regiones activas donde se van a colocar los dispositivos

Consuelo Gonzalo, 2003

Layout de un inversor

Consuelo Gonzalo, 2003

Mscara 3: Puerta de polisilicio

Se deposita el polisilicio de puerta

Consuelo Gonzalo, 2003

Layout de un inversor

Consuelo Gonzalo, 2003

Mscara 4: Difusin n+
Se crea la fuente y el drenador de los dispositivos n

Consuelo Gonzalo, 2003

Layout de un inversor

Consuelo Gonzalo, 2003

Mscara 5: Difusin p+
Se crea la fuente y el drenador de los dispositivos p

Consuelo Gonzalo, 2003

Mscara 6: Agujeros de contactos

Determina las posiciones donde van los contactos

Consuelo Gonzalo, 2003

Layout de un inversor

Consuelo Gonzalo, 2003

Mscara 7: Metalizacin
Determina las posiciones donde van las interconexiones

Consuelo Gonzalo, 2003

Seccin de un inverso CMOS

Consuelo Gonzalo, 2003

Layout de un inverso CMOS

Consuelo Gonzalo, 2003

Efecto latch-up
Definicin: Generacin de un camino de baja impedancia en CI CMOS entre alimentacin y tierra debido a la aparicin de transistores bipolares parsitos.
Consuelo Gonzalo, 2003

Efecto latch-up

Consuelo Gonzalo, 2003

Efecto latch-up
T1 y T2 forman un circuito tristor Si Rw y/o Rs no 0 y T1 o T2 conducen, Vdd se cortocircuita con GND Los dos transistores conducen permanentemente hasta que se corta la alimentacin latch-up

Consuelo Gonzalo, 2003

Reduccin del efecto latch-up

Reduccin de la ganancia de los transistores parsitos Aumentando la distancia entre dispositivos de diferente tipo Anillos de guarda Contactos de pozo y substrato prximos a las fuentes de conexin

Consuelo Gonzalo, 2003

Realizacin de un CI
PLANTEAMIENTO DEL PROBLEMA. ESPECIFICACIN

Proceso de diseo de un CI desde la concepcin hasta la puesta en funcionamiento

DISEO LGICO DEL SISTEMA. ESQUEMTICO

VERIFICACIN DEL DISEO LGICO. SIMULACIN LGICA

REPRESENTACIN DEL LAYOUT. REGLAS DE DISEO

EXTRACCIN ELCTRICA DEL SISTEMA. EXTRACCIN DE NODOS

VERIFICACIN ELCTRICA. SIMULACIN ELCTRICA

(Caltech Interchange Format) Fichero C.I.F.

INTEGRACIN: GENERACIN DE MSCARAS FABRICACIN. PROCESOS

Consuelo Gonzalo, 2003

Layout de un inverso CMOS

Consuelo Gonzalo, 2003

http://bwrc.eecs.berkeley.edu/Classes/icdesign/ee141_s02/Lectu res/Lecture5-Manufacturing.pdf http://dunham.ee.washington.edu/ee539/notes/Chapter2.pdf http://tuttle.merc.iastate.edu/ee432/notes/mosprocessoverview s/cmos70/cmos70.htm

Consuelo Gonzalo, 2003

Seccin de un transistor

Consuelo Gonzalo, 2003