Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA.

____________________________________________________________________________________

ACTIVITAT AVALUABLE: DISSENY I SIMULACI DUN AMPLIFICADOR OPERACIONAL EN TECNOLOGIA BIPOLAR

Assignatura: Electrnica per a udio i Vdeo (EAVEIA). Codi de lAssignatura: 820242. Quadrimestre: 7Q. Grau: Enginyeria en Electrnica Industrial i Automtica. Departament: Enginyeria Electrnica (UPC).

ESTUDIANTS Cognoms: Riera Vidal Nom: Francesc

Cognoms: Ayguabella Verdugo Nom: Marc

FULLS DE RESULTATS EXPERIMENTALS. IMPORTANT: El present document recull les preguntes exposades al corresponent enunciat de lactivitat. Lestudiant haur deditar-lo, afegint a continuaci de cada una de les preguntes la resposta que cregui adequada (incloses, si fos necessari, totes les representacions grfiques, grfiques de simulacions, etc.). Aquelles preguntes que no siguin contestades hauran de deixar-se en blanc i, en cap cas, haur deliminar-se cap pregunta del document o ser canviada de lloc.

3.- REALITZACI DE LACTIVITAT. 3.1.- Estudi, Disseny i Simulaci dun Mirall de Corrent amb Transistors BJT. 1. Expliqueu com funciona el circuit de la figura 3.1.a, i el seu equivalent de la figura 3.1.b. Determineu analticament el valor del corrent pel collector del transistor Q2 en funcions dels components del circuit. Circuit (a): A mesura que la corrent de bias augmenta la caiguda de tensi en el diode augmenta, aquesta tensi s la mateixa que la de base emissor de Q2. Al augmentar la tensi base emissor polaritzem el transistor deixant passar una corrent de collector, proporcional al voltatge base emissor generat pel corrent que circula en el diode. Aix el corrent que circula pel diode afecta directament
1 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

al corrent que circula pel transistor. Si les caracterstiques tensi/corrent del diode son les mateixes que les caracterstiques Vbe/Ic, tindrem que la corrent de collector ser la mateixa que la de bias. Circuit (b): Es el mateix circuit que lanterior per en lloc de fer servir un diode sutilitza un transistor funcionant com un diode aix aconseguim que el diode sigui tingui les caracterstiques ms semblants possible al transistor. Veure grfiques adjuntes.

2 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

2. Feu una simulaci del circuit de la figura 3.1.b que representi el corrent de sortida Iout com a funci del corrent del generador dentrada Ibias: Iout=f(Ibias). Per a aix, feu un escombrat del corrent Ibias entre un valor mnim de 20 mA i un valor mxim de 200 mA (figura 3.2). Per a la simulaci feu servir el model comercial 2N2222A per als transistors (a PSpice definit com a Q2N2222A), una tensi dalimentaci VCC=+15 V, i una resistncia de crrega RL de 100 .
4.0mA

2.0mA

0A SEL>> -2.0mA IB(Q1) 750mV IB(Q2)

500mV

250mV

0V V(Q2:b,0) 200mA

100mA

0A

-100mA -20mA 0A 20mA -I(RL) I_Ibias 40mA 60mA 80mA 100mA 120mA 140mA 160mA 180mA 200mA I(Ibias)

3. Quina s la zona til de funcionament de la caracterstica Iout=f(Ibias)? Entre quins valors de Ibias el circuit funciona com a font de corrent controlada per corrent? Per qu acaba saturant-se la caracterstica Iout=f(Ibias)?
15V

10V

5V

0V V(RL:1,0) 200mA

100mA

SEL>> 0A 0A 20mA I(Ibias) -I(RL) I_Ibias 40mA 60mA 80mA 100mA 120mA 140mA 160mA 180mA 200mA

De 0 mA fins a uns 150 mA, tenim la zona de funcionament del mirall de corrent. En el moment que el corrent per Ic es igual al corrent max impossat per la Rl el circuit es satura.
3 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

4. A partir daquest nou circuit, determinar el valor del resistor R1 per a qu el corrent de sortida sigui igual a 100 mA.

5. Realitzar una simulaci per comprovar que el corrent de sortida Iout del mirall de corrent s, aproximadament, igual als 100 mA especificats.
-99mA

-100mA

-101mA

-102mA

-103mA

-104mA 0s I(R1) 0.1us I(RL) Time 0.2us 0.3us 0.4us 0.5us 0.6us 0.7us 0.8us 0.9us 1.0us

3.2.- Estudi, Disseny i Simulaci de lEtapa Diferencial dEntrada al VFOA. 1. Expliqueu com funciona el circuit de la figura 3.4. La font de corrent I bias imposa un corrent fixa que s el que sencarrega de polaritzar els transistors Q3 i Q4 a la meitat de la seva recta de carrega. El corrent de polaritzaci IbQ3 que s exactament el mateix que IbQ4 gracies a que el mirall de corrent copia Ic3 a Ic4, i com tenim que per Vin1 i Vin2 a massa, Ie3 i Ie4 sn iguals. Al tenir el mateix corrent Ie3 que Ie4, el corrent de I bias es reparteix per igual entre aquest dos. El corrent Vout sera com que tenim que els dos corrent sn iguals no tenim corrent de sortida per Vout. En el moment en que posem una tensi (suficientment petita per no saturar el transistor) a una de les entrades Vin el corrent Vout ser positiu o negatiu segons on apliquem lentrada i el seu signe. Per exemple:

4 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

2. Portant les dues entrades de lamplificador diferencial a massa (o sigui, sense senyal dentrada), realitzar algunes simulacions en PSpice per determinar el valor del corrent Ibias de forma que la tensi Vout1 en contnua (DC) sigui, aproximadament, la meitat de la tensi VCC; s a dir, uns 7,5 V. Daquesta forma, es garanteix una excursi mxima del senyal a la sortida del parell diferencial. Per a la simulaci feu servir el model comercial 2N2222A per als transistors NPN (a PSpice definit com a Q2N2222A), i 2N2604 per als transistors PNP (a PSpice definit com a Q2N2604).
15V

10V

5V

0V 0A V(Q1:b,Q1:e) 0.5A V(Q3:b,Q1:e) 1.0A V(VOUT) I_I1 1.5A 2.0A 2.5A 3.0A

Per Vout = 7,5 V tenim una I bias = 2,1 A 3. En aquestes condicions, determinar per simulaci quin s el corrent Ibias, i els corrents de collector (IC3 i IC4) dels transistors Q3 i Q4.
2.2A

2.0A

1.8A

1.6A

1.4A

1.2A

1.0A

0.8A 0.1s IC(Q3) 0.2s IC(Q4) 0.3s I(I1) Time 0.4s 0.5s 0.6s 0.7s 0.8s 0.9s 1.0s

5 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

Com podem veure en la simulaci els corrent de Ic3 i Ic4 no son igual aixo saproxima molt a la realitat ja que els components discrets mai son exactament iguals. Aquest fenomen generar una tensi doffset. 4. Collocant lentrada vin2(t) a massa, i connectant a lentrada vin1(t) un generador de senyal sinusodal de 10 kHz de freqncia, determineu el guany de tensi de letapa amplificadora (vout1(t)/vin1(t)). Compte: tingueu la precauci que lamplitud dentrada sigui suficientment petita per a qu la sortida vout1(t) de lamplificador no arribi mai a saturar-se.
50mV

0V

SEL>> -50mV V(VIN1) 15V

10V

5V

0V 0s V(VOUT) Time 50us 100us 150us 200us 250us 300us 350us 400us 450us 500us

5. Fent un escombrat en freqncia, determineu el guany de tensi en funci de la freqncia. Quina s lamplada de banda de lamplificador dissenyat?
10V

1.0V

100mV

10mV

1.0mV 1.0Hz V(VOUT) 10Hz V(VIN1) Frequency 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz

Lamplada de banda es de 2Mhz. Per una atenuacio de 3db

6 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

6. Com abans, portant les dues entrades de lamplificador diferencial a massa (o sigui, sense senyal dentrada), realitzeu algunes simulacions en PSpice per determinar el valor del resistor R1 de forma que la tensi Vout1 en contnua (DC) sigui, aproximadament, la meitat de la tensi VCC; s a dir, uns 7,5 V.
8.0

7.0

6.0

5.0

4.0

3.0

2.0 0s V(Q4:c) 0.1us IC(Q2) Time 0.2us 0.3us 0.4us 0.5us 0.6us 0.7us 0.8us 0.9us 1.0us

Per mitja de les simulacions la resistncia R1 ha de ser de 9.25 ohms. 7. En aquestes condicions, determinar per simulaci quin s el corrent Ibias, i els corrents de collector (IC3 i IC4) dels transistors Q3 i Q4.
2.2A

2.0A

1.8A

1.6A

1.4A

1.2A

1.0A

0.8A 0s IC(Q3) 0.1us IC(Q4) 0.2us IC(Q2) Time 0.3us 0.4us 0.5us 0.6us 0.7us 0.8us 0.9us 1.0us

Com en el apartat 3 el corrent Ic3 es diferent al corren Ic4.

7 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

8. Collocant lentrada vin2(t) a massa, i connectant a lentrada vin1(t) un generador de senyal sinusodal de 10 kHz de freqncia, determineu el guany de tensi de letapa amplificadora (vout1(t)/vin1(t)). Compte: tingueu la precauci que lamplitud del senyal dentrada sigui suficientment petita per a qu la sortida vout1(t) de lamplificador no arribi mai a saturar-se.
50mV

0V

SEL>> -50mV V(Q3:b) 15V

10V

5V

0V 0s V(Q4:c) Time 0.1ms 0.2ms 0.3ms 0.4ms 0.5ms 0.6ms 0.7ms 0.8ms 0.9ms 1.0ms

9. Fent un escombrat en freqncia, determineu el guany de tensi en funci de la freqncia. Quina s lamplada de banda de lamplificador dissenyat?
10V

1.0V

100mV

10mV

1.0mV 1.0Hz V(Q3:b) 10Hz V(Q4:c) Frequency 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz

Com en el apartat 5 lamplada de banda es de 2Mhz. Per una atenuacio de 3db Nota: Hem pogut comprovar com el mirall de corrent compleix perfectament la funci de font de corrent, encara que no sigui un element ideal.

8 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

3.3.-

Estudi, Disseny i Simulaci Complementria de Sortida.

de

lEtapa

PushPull

de

Simetria

3.3.1.- Etapa de Potncia PushPull Bsica en Classe B de Simetria Complementria. 1. Simuleu el circuit de la figura 3.6. Alimenteu-lo amb una tensi simtrica de valor VCC = +15 V i VEE =15 V, essent el valor de la resistncia de crrega RL de 10 . Introduu a lentrada vin(t) un senyal sinusodal d10 kHz de freqncia i 2 V damplitud amb un nivell DC doffset de 5 V. Representar el senyal dentrada vin(t) i el de sortida vout(t).

7.0V

6.0V

5.0V

4.0V

3.0V

2.0V 0s V(VOUT) 0.1ms V(VIN) Time 0.2ms 0.3ms 0.4ms 0.5ms 0.6ms 0.7ms 0.8ms 0.9ms 1.0ms

2. Expliqueu les diferncies observades entre tots dos senyals. En aquestes condicions, quin transistor est conduint i quin est tallat? Quant val el guany de tensi de letapa amplificadora? Tenim a la sortida la mateixa senyal dentrada atenuada per lefecte dels transistors (Vin-Vbe), descentrada 5 V. El transistor Q1 esta en conducci, Q2 en tall.

Per simulaci Guany de Tensi 0.9

3. Introduu ara a lentrada vin(t) un senyal sinusodal tamb d1 kHz de freqncia i 2 V damplitud per amb un nivell DC doffset de 5 V. Dibuixar, en aquestes condicions, el senyal dentrada vin(t) i el de sortida vout(t).

9 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________
-2.0V

-3.0V

-4.0V

-5.0V

-6.0V

-7.0V

0s V(VOUT)

0.1ms V(VIN)

0.2ms

0.3ms

0.4ms

0.5ms Time

0.6ms

0.7ms

0.8ms

0.9ms

1.0ms

4. Expliqueu les diferncies observades entre tots dos senyals. En aquestes noves condicions, quin s ara el transistor que est conduint i el que est tallat? Tenim a la sortida la mateixa senyal dentrada atenuada per lefecte dels transistors (Vin-Vbe), descentrada -5 V. El transistor Q2 esta en conducci, Q1 en tall. 5. Introduu ara a lentrada vin(t) un senyal sinusodal tamb d1 kHz de freqncia i 2 V damplitud per sense nivell DC doffset. Dibuixar el senyal dentrada vin(t) i el de sortida vout(t).
2.5V 2.0V

1.0V

-0.0V

-1.0V

-2.0V

-2.5V 0s V(VOUT) 0.1ms V(VIN) Time 0.2ms 0.3ms 0.4ms 0.5ms 0.6ms 0.7ms 0.8ms 0.9ms 1.0ms

6. Qu li succeeix al senyal de sortida? Per qu? Com es diu aquest fenomen? En amplificadors dudio, quin problema comporta el tenir aquest fenomen? Tenim a la senyal de sortida lefecte de distorsi de creuament, creat per culpa del voltatge mnim base - emissor que requereixen els transistors per entrar en conducci. Aix ens crea una distorsi de la senyal de sortida perdent la qualitat de la senyal.

10 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

3.3.2.- Etapa de Potncia Push-Pull en Classe AB de Simetria Complementria. 7. Simuleu el circuit de la figura 3.7. Alimenteu-lo amb una tensi simtrica de valor VCC = +15 V i VEE =15 V, essent el valor de la resistncia de crrega RL de 10 8. Introduu a lentrada vin(t) un senyal sinusodal d1 kHz de freqncia i 2 V damplitud amb un nivell DC doffset de 5 V. Dibuixar el senyal dentrada vin(t) i el de sortida vout(t).
7.0V

6.0V

5.0V

4.0V

3.0V

2.0V 0s V(VIN) 0.1ms V(VOUT) Time 0.2ms 0.3ms 0.4ms 0.5ms 0.6ms 0.7ms 0.8ms 0.9ms 1.0ms

9. Expliqueu les diferncies observades entre tots dos senyals. En aquestes condicions, quin transistor est conduint i quin est tallat? En aquest circuit tenim que el senyal de sortida que es satura a 6,5 Vin, aix es a causa del poc corrent que circula per R1 a partir daquest voltatge, donat per aquest corrent no s suficient per polaritzar el transistor Q11 i el diode D1 entri en conducci a lhora, tot el corrent de base de Q11 es robat al corrent del diode D1 el qual va decreixent el seu voltatge fins a arribar a lestat de tallat. On el corrent de base Q11 queda establert al mnim del circuit equivalent sense el diode D1. Q12 esta en tall. 10. Introduu ara a lentrada vin(t) un senyal sinusodal tamb d1 kHz de freqncia i 2 V damplitud per amb un nivell DC doffset de 5 V. Dibuixar el senyal dentrada vin(t) i el de sortida vout(t).

11 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________
-2.0V

-3.0V

-4.0V

-5.0V

-6.0V

-7.0V 0s V(VIN) 0.1ms V(VOUT) Time 0.2ms 0.3ms 0.4ms 0.5ms 0.6ms 0.7ms 0.8ms 0.9ms 1.0ms

11. Expliqueu les diferncies observades entre tots dos senyals. En aquestes noves condicions, quin s ara el transistor que est conduint i el que est tallat? No tinc resposta per aquest comportament, no era desperar 12. Introduu ara a lentrada vin(t) un senyal sinusodal tamb d1 kHz de freqncia i 2 V damplitud per sense nivell DC doffset. Dibuixar el senyal dentrada vin(t) i el de sortida vout(t).
2.0V

1.0V

0V

-1.0V

-2.0V 0s V(VIN) 0.1ms V(VOUT) Time 0.2ms 0.3ms 0.4ms 0.5ms 0.6ms 0.7ms 0.8ms 0.9ms 1.0ms

13. Quina millora representa aquesta etapa front lestudiada a lapartat anterior? No presenta distorsi de creuament. Per que els transistors estan polaritzats mnimament gracies al dodes.

12 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

14. Quina funci realitzen els dodes de la malla de base dels transistors? Sobserva distorsi a la sortida? El dodes polaritzen els transistors gracies al seu voltatge node ctode daquesta manera sempre tindrem els transistors mnimament polaritzats, eliminant la distorsi de creuament a la senyal de sortida. 15. Introduint a lentrada vin(t) del circuit de la figura 3.8 un senyal sinusodal tamb d1 kHz de freqncia i 2 V damplitud sense nivell DC doffset, dibuixar el senyal dentrada vin(t) i el de sortida vout(t). Comproveu que el circuit de la figura 3.8 t les mateixes prestacions que el de la figura 3.7.
2.0V

1.0V

0V

-1.0V

-2.0V 0s V(VIN) 0.1ms V(VOUT) Time 0.2ms 0.3ms 0.4ms 0.5ms 0.6ms 0.7ms 0.8ms 0.9ms 1.0ms

3.4.- Estudi, Disseny i Simulaci de Tot el Disseny Complet. 3.4.1.- Estudi de lAmplificador Operacional Dissenyat en Lla Obert. 1. Representeu la resposta en freqncia de lamplificador operacional de la figura 3.10 en lla obert.
100KV

10KV

1.0KV

100V

10V

1.0V

100mV

10mV 100mHz V(RL:2) 1.0Hz V(Vin) Frequency 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz

13 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

2. Determineu el guany en lla obert a molt baixa freqncia, la freqncia de guany unitari fT, i la freqncia on es troba el pol dominat de lamplificador operacional dissenyat. Av=Vout/Vin =298KV/8=36375 380 MHz freqncia de guany unitria El pol dominant es a 365 KHz 3. Introduu a lentrada vin1(t) un senyal sinusodal d1 V damplitud i 1 kHz de freqncia, connectant el terminal dentrada vin2(t) a massa. Representeu el senyal de sortida vout(t) de lamplificador.
15V

10V

5V

0V

-5V

-10V

-15V 0s V(VOUT) 0.1ms V(Vin) Time 0.2ms 0.3ms 0.4ms 0.5ms 0.6ms 0.7ms 0.8ms 0.9ms 1.0ms

4. Repetiu el punt anterior per intercanviant les dues entrades; s a dir, lentrada sinusodal a vin2(t) i el terminal vin1(t) a massa.
15V

10V

5V

0V

-5V

-10V

-15V 0s V(VOUT) 0.1ms V(Vin) Time 0.2ms 0.3ms 0.4ms 0.5ms 0.6ms 0.7ms 0.8ms 0.9ms 1.0ms

14 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

5. Les sortides corresponent amb all esperat? Deduu quin s el terminal dentrada no inversor i inversor a lamplificador operacional. Si, per que al tindre molt guany diferencial, per poc voltatge dentrada el de sortida es dispara en seguida saturaci. V1 es linversor ja que per una entrada positiva tenim una sortida negativa. V2 es el no inversor lentrada mante el signe. 6. Representeu la resposta en freqncia de lamplificador operacional de la figura 3.12 en lla obert.
100KV

10KV

1.0KV

100V

10V

1.0V

100mV 100mHz V(RL:2) 1.0Hz V(Vin) Frequency 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz

7. Determineu el guany en lla obert a molt baixa freqncia, la freqncia de guany unitari fT, i la freqncia on es troba el pol dominat de lamplificador. Av=Vout/Vin =298KV/8=36375 200 MHz freqncia de guany unitria Pol dominant a 12.5 KHz

8. Compareu els resultats amb els obtinguts per al circuit de la figura 3.10. Quin efecte t sobre les corbes de Bode la incorporaci del condensador C1? Fa mes petit lamplada de banda de lamplificador.

15 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

3.4.2.- Estudi de lAmplificador Operacional Dissenyat en Lla Tancat. 9. Mitjanant dos resistors d1 k, realimenteu lamplificador de la figura 3.12, dissenyant aix un amplificador no inversor. Comproveu el funcionament del circuit. El guany de tensi obtingut correspon amb all esperat? Si, ja que ( )

11V

10V

9V

8V

7V

6V

5V 0s V(VOUT) 0.1ms V(Vin) Time 0.2ms 0.3ms 0.4ms 0.5ms 0.6ms 0.7ms 0.8ms 0.9ms 1.0ms

10. Representeu la resposta en freqncia de lamplificador operacional en lla tancat.

10V

3.0V

1.0V

300mV

100mV

30mV

10mV 100mHz V(RL:2) 1.0Hz V(Vin) Frequency 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz

16 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

11. Amb els mateixos resistors anteriors, dissenyeu un amplificador inversor. Comproveu el funcionament del circuit. El guany de tensi obtingut correspon amb all esperat? Si, ja que
6.0V

4.0V

2.0V

0V

-2.0V

-4.0V

-6.0V 0s V(VOUT) 0.1ms V(Vin) Time 0.2ms 0.3ms 0.4ms 0.5ms 0.6ms 0.7ms 0.8ms 0.9ms 1.0ms

3.4.3.- Estudi de lAmplificador Operacional Dissenyat en Lla Tancat amb i sense Compensaci en Freqncia. 12. Amb el circuit de la figura 3.10 (amplificador operacional no compensat en freqncia) obtingueu un amplificador no inversor de guany +2. Comproveu el funcionament del circuit amb un senyal dentrada duns 8 V damplitud. Observeu loscillaci del circuit a causa de la inestabilitat del mateix. Per que el circuit comences a oscillar se li ha agut daplicar un pols a lentrada de 7V
15V

10V

5V

0V 0s V(VOUT) 0.1us V(Vin) Time 0.2us 0.3us 0.4us 0.5us 0.6us 0.7us 0.8us 0.9us 1.0us

17 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

13. Repetiu el procs amb el circuit de la figura 3.12 (amplificador operacional compensat en freqncia amb el condensador C1). Comproveu tamb el funcionament del circuit amb un senyal dentrada duns 8 V damplitud. Estabilitzem el circuit grcies al condensador C1? Per veure millor com el condensador estabilitza la senyal de sortida em aplicat un pols a lentrada de 6V les oscillacions de sortida estan centrades a 12V amb pics de 1 V.
15V

10V

5V

0V

-5V 0s V(VOUT) 0.1us V(Vin) Time 0.2us 0.3us 0.4us 0.5us 0.6us 0.7us 0.8us 0.9us 1.0us

Amb un condensador de 500 pF redum molt el temps de les oscillacions. Per augmenta el temps de pujada (slew-rate)
15V

10V

5V

0V

-5V 0s V(VOUT) 0.1us V(Vin) Time 0.2us 0.3us 0.4us 0.5us 0.6us 0.7us 0.8us 0.9us 1.0us

18 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

Amb un condensador de 1nF redum molt mes el temps de les oscillacions. Per augmenta el temps de pujada (slew-rate) es molt mes gran que lanterior
15V

10V

5V

0V

-5V 0s V(VOUT) 0.1us V(Vin) Time 0.2us 0.3us 0.4us 0.5us 0.6us 0.7us 0.8us 0.9us 1.0us

3.4.4.- Estudi de lSlew Rate de lAmplificador Operacional Dissenyat. 14. Configurant lamplificador com a seguidor de tensi, mesureu lslew rate de lamplificador dissenyat. Introduu un senyal dentrada rectangular, de freqncia i amplitud suficientment grans com per veure el fenomen de lslew rate. Amb condensador de 100 pF un slew rate es de 160V/us Amb condensador de 500pF un slew rate de 33.45 V/us Amb condensador de 1nF un slew rate de 1.69 V/us 15. Compareu aquest resultat amb el valor que dna el fabricant per a lamplificador operacional comercial A741. Quin dels dos models t un millor slew rate? Per un A741 slew rate es de 0,5v/us pel nostre circuit es mes del doble en el pitjo dels cassos.

19 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

3.4.5.- Estudi dels Corrent de Bias i del Corrent dOffset de lAmplificador Operacional Dissenyat. 16. Sense resistors externs ni senyal dentrada, i amb els dos terminals vin1(t) i vin2(t) de lamplificador operacional curtcircuitats a massa, mesureu els corrents de polaritzaci (bias currents) per a aquests dos terminals.
50uA

45uA

40uA

35uA

SEL>> 30uA IB(Q3) 50uA

45uA

40uA

35uA

30uA 0s IB(Q4) Time 0.1us 0.2us 0.3us 0.4us 0.5us 0.6us 0.7us 0.8us 0.9us 1.0us

17. A continuaci, determineu quin s el corrent doffset de lamplificador operacional dissenyat. I offset =Ib+ - Ib- = 0 A

18. Compareu aquests resultats amb els valors que dna el fabricant per a lamplificador operacional comercial A741. Corrent de Bias IB + VFOA dissenyat Model Comercial A741. Corrent de Bias IB 40 uA 30 nA Corrent dOffset IOS 0 uA 3 nA

30 nA

20 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

3.4.6.- Estudi de la Tensi dOffset de lAmplificador Operacional Dissenyat. 19. Configurant lamplificador operacional com a amplificador inversor de guany 1 amb dos resistors d1 k, per sense senyal dentrada (aquest terminal porteu-lo a massa), mesureu la tensi doffset de sortida.
41.0mV

40.8mV

40.6mV

40.4mV

40.2mV

40.0mV 0s V(RL:2) Time 10ns 20ns 30ns 40ns 50ns 60ns 70ns 80ns

20. Tenint en compte el valor dels resistors externs de lamplificador, determineu la tensi doffset equivalent a lentrada de lamplificador operacional. 21. Compareu aquests resultats amb els valors que dna el fabricant per a lamplificador operacional comercial A741 (tingueu en compte que el fabricant dna la tensi doffset equivalent a lentrada de lamplificador operacional, i no pas a la seva sortida). Tensi dOffset equivalent dentrada VOS 40.8mV 10mV

VFOA dissenyat Model Comercial A741.

3.5.- Aspectes Avanats: Millora de lAmplificador Operacional a Dissenyar. 1. Expliqueu per a qu serveixen els transistors Q13 i Q14 en els miralls de corrent de letapa diferencial dentrada. Sn per millorar el rendiment del mirall de corrent ja que fem que la corrent de bias que circula per deriva per la base del transistor sigui menor (beta vegades), ens la proporciona el transistor que em addicionat.

21 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

2. Expliqueu per a qu serveix transistor Q15 (juntament amb el Q12) en letapa pushpull de sortida. En la configuraci daquest dos transistors es lanomenada Darlington, i sutilitza per generar un transistor pnp amb un guany elevat ja que en circuits integrats els transistors pnp no sn de gran qualitat. 3. Finalment, completeu el circuit amplificador de la figura 3.13 amb les corresponents proteccions trmiques i front curtcircuits de sortida.
VCC

Q5

Q6 Q7 Q3 Q4 V+ Vin C1 100p Q8 Q13 R2 1 Vout Q11

0
VCC

R1 1k

Q9 Q14

R3 1

RL 1k

Q12 Q1 R6 Q16 VEE Vzener R4 Vout Q15 R5 Q2 Q10

3.6.- Altres Aspectes Prctics Addicionals a Destacar. 1. Compareu i comenteu les similituds entre lestructura de lamplificador dissenyat en aquesta activitat i un dels models comercials damplificadors operacionals com sn els mencionats al pargraf precedent (per exemple, el model A741). Podem veure que el circuit del model A741 esta format per una entrada en etapa diferencial, un amplificador de classe A com a etapa entre mitja i una sortida tipus push-pull. Q1 i Q2 formen el parell diferencial dentrada, polaritzats per mitja del mirall de corrent format per Q5, Q6 i Q7. Letapa entre mitja classe A esta formada per un Darlington amb els transistors Q15 i Q17, en parallel tenim un condensador de compensaci C1. Letapa Push-pull de sortida polaritzada mitjanant un multiplicador de tensi esta formada per els transistors Q14 i Q20. Com a sistemes de protecci per sobre carregues tenim a letapa Push-pull el el transistor Q15 i en lamplificador classe A el transistor Q22.

22 ____________________________________________________________________________________

Electrnica per a udio i Vdeo (EAVEIA820242). Activitat: Disseny i Simulaci dun VFOA. ____________________________________________________________________________________

2. Compareu i comenteu les similituds entre lestructura de lamplificador dissenyat en aquesta activitat i els amplificadors de potncia integrats per a aplicacions dudio LM380 i LM386 de la figura 3.16. a) Tenim un parell diferencial de tipus Darlington a lentrada polaritzat per un mirall de corrent i compensades les dues branques per un segon mirall. Una etapa entre mitja de classe A amb condensador de compensaci. I un etapa de sortida Push-pull polaritzada amb dodes i un Darlington formant el transistor PNP. Sols tenim com a protecci de sobrecarregues unes resistncies limitadores. b) Tenim un parell diferencial de tipus Darlington polaritzat per resistncies i compensades les seves branques per un mirall de corrent. Letapa entre mitja de classe A no disposa de condensador de compensaci. El Push-pull de sortida esta polaritzat per dodes i un Darlington forma el transistor PNP. Sense cap tipus de protecci contra sobrecarregues.

23 ____________________________________________________________________________________