Prof.dr. sc. Slobodan Ribari, dipl. ing.

Zavod za elektroniku, mikroelektroniku, raunalne i inteligentne sustave (ZEMRIS) Fakultet elektrotehnike i raunarstva (FER) Sveuilita u Zagrebu E-mail: slobodan.ribaric@fer.hr Tel. 01 6129 952

Arhitektura i organizacija raunala

S. Ribari, AIOR

0. 1. 2. 3. 4. 5. 6. 7. 8. 9.

Uvodno predavanje Definicija i klasifikacija arhitekture raunala Model von Neumannovog raunala Pojednostavnjeni modeli (mikro)procesora CISC i RISC Upravljaka jedinica raunala Sklopovska izvedba upravljaka jedinica Izvedba mikroprogramske upravljake jedince Podrobniji dijagram faze Pribavi Izvri Aritmetiko-logika jedinica Memorijski sustav (virtualna memorija, priruna memorija)

10. U-I podsustav 11. Arhitektura 8-, 16-, 32- i 64-bitnih CISC/RISC procesora
S. Ribari, AIOR 2

Literatura 1. 2. 3. 4. 5. S. Ribari, Naprednije arhitekture mikroprocesora, Element, Zagreb, 2.izdanje, 1997. (231 stranica) S. Ribari, Arhitektura RISC i CISC raunala, kolska knjiga, Zagreb, 1996. (380 stranica) A. S. Tanenbaum, Structured Computer Organization, Prentice-Hall, 1990. (587 stranica) D. A. Patterson, J. L. Hennessy, Computer Architecture, A Quantitative Approach, Morgan Kaufmann Pub., Second edition, 1996. (760 stranica + 195 stranca) D. A. Patterson, J. L. Hennessy, Computer Organization & Design, The Hardware/ Software Interface, Morgan Kaufmann Pub., Second edition, 1998. (759 stranica + 173 stranice)

S. Ribari, AIOR

~ 1, 5 milijarde 4-bitnih procesora (2000. god.)

~ 450 milijuna 16-bitnih mikroupravljaa

S. Ribari, AIOR

~ 75 milijuna Intelovih procesora x86 (1996. godina) ~ 50 milijuna Motorolinih procesora 680x0

S. Ribari, AIOR

1996. godina Broj tranzistora (106) VLSI (m) MIPS ISPEC 95 Frekvencija (MHz) 6 0.35 400 10 200

2006.godina 350 0.1 20000 500 4000

S. Ribari, AIOR

Mjere za performansu procesora i raunarskih sustava MIPS Million Instructions Per Second MOPS Million Operations Per Second MFLOPS Million Floating Point Operations Per Second Objektivna mjera za performansu: SPECmark System Performance Evaluation Cooperative udruga predstavnika proizvoaa raunalne opreme i sustava (Appolo Comp., MIPS Computer Systems, Sun Microsystems, Hewlett-Packard, IBM, DEC, Motorola...) osnovana 1989. god. 30 ispitnih programa 10 osnovnih programa (GNU prevodilac za C, Espresso, SPICE, Li...)
S. Ribari, AIOR 7

SPECmark
- srednja geometrijska vrijednost performansi za 10 ispitnih programa i predstavlja relativnu performansu u odnosu na sustav VAX 11/780 (1989. god.). 1 SPECmark SPARC Station 10/40 1 SPECmark 300MHz Sun Ultra 5-10 (2.listopada 2000. god.) (SPEC CPU 2000)

S. Ribari, AIOR

Isjeak iz Intelove procesorske porodice

Procesor Datum Frekvencija (MHz) Adresirljivi prostor (bajt)

4004 8008 8080 8086 8088 80286 80386 80486 Pentium Pentium PRO

4/1971 4/1972 4/1974 6/1978 6/1979 2/1982 10/1985 4/1989 3/1993 3/1995

0,108 0,108 2 5-10 5-8 8-12 16-33 25-100 60-233 150-200

640 16 KB 64 KB 1 MB 1 MB 16 MB 4 GB 4 GB 4 GB 4 GB

S. Ribari, AIOR

Predvianja (izvor, A. Yu, 1996)

Znaajke Predvianja godine 1989. za 1996. 8 Stvarno 1996. god. 6 Predvianja godine 1996. za 2000. 40 Predvianja godine 1996. za 2006. 350

Broj tranzistora (106) VLSI tehnologija (m) MIPS ISPEC Clock speed (MHz)

0.35

0.35

0.2

0.1

100 2,5 150

400 10 200

2400 60 900

20000 500 4000

S. Ribari, AIOR

10

Procesori s 350 milijuna tranzistora, frekvencijom takta 4 GHz i performanse 20000 MIPS-a; Zato?

-poboljana suelja ovjek stroj (3D grafika, slike u pokretu, sinteza govora, raspoznavanje govora, raspoznavanje i interpretacija slika, procesori za multimedijske sustave

S. Ribari, AIOR

11

1. Definicija i klasifikacija arhitekture raunala

-izraz arhitektura raunala uveden ezdesetih godina u IBM-u (ISA arhitektura) P. H. Enslow, I. Flores: Algoritmi koji se rabe u osnovnim funkcijskim jedinicama (ALU, U/I, upravljaka jedinica, memorija) E. C. Joseph: Arhitektura funkcionalno usmjerena poput arhitekture u modernom graevinarstvu CILJEVI: 1. poveanje propusnosti (engl. throughput) 2. poveanje prilagodljivosti (engl. flexibility) 3. pouzdanost (engl. reliabilty) 4. raspoloivost (engl. availability) 5. nia cijena sustava
S. Ribari, AIOR 12

Tri sastavna podruja arhitekture

Sklopovska oprema (Hardware)

Programska oprema (Software) Humanware

S. Ribari, AIOR

13

Hijerarhijski model arhitekture raunala

1
svi mehaniki, magnetski, elektriki i elektroniki sastavni dijelovi, naprave i ureaji

2
jezgro operacijskog sustava ili monitor: rukovodi i dodjeljuje resurse raunala (vrijeme procesora, memorija, U-I jedinice, sistemski programi, datoteke) na temelju potreba korisnikih programa

S. Ribari, AIOR

14

3
preostali dio operacijskog sustava: prevodioci, editori, punioci,... namjenski programi (SPICE, ECAP, BSI)

4
korisniki programi i korisnici humanware

S. Ribari, AIOR

15

Arhitektura raunala je znanosti (vjetina?) oblikovanja raunala s ciljem ostvarivanja zahtjeva korisnika. To se postie uporabom niza tehnika, postupaka i zahvata u svim hijerarhijskim razinama.

S. Ribari, AIOR

16

G. J. Myers, Advances in Computer Architecure, 1982. Arhitektura raspodjela funkcija po zadanim razinama

1
programi za pretraivanje, sortiranje datoteka, usluni programi SPICE, ECAP, BSI,...

2
programski jezici, jezici za rukovanje bazama podataka, upravljaki jezici za komunikaciju terminalski jezici

S. Ribari, AIOR

17

1 2

arhitektura raunalnog sustava

arhitektura programske opreme

logiki resursi baze podataka, datoteke, virtualna memorija, postupci obrade u raunalnim mreama fiziki resursi primarna i sekundarna memorija,vrijeme procesora, U-I ureaji

5 6 9

arhitektura procesora

arhitektura U-I jedinica

mree raunala i terminala

S. Ribari, AIOR

18

D. Tabak, George Mason University, 1987. Arhitektura, organizacija i realizacija Arhitektura slika raunalskog sustava kakvu je vidi programer u strojnom (zbirnom, asembleru) jeziku i /ili pisac prevodioca: skup registara CPU-a zastavice statusnog registra skup instrukcija tipovi i formati podataka PRISTUP ARHITEKTURI: ISA Instruction Set Architecure

S. Ribari, AIOR

19

Organizacija detalji vezani za konfiguraciju sustava za meupovezivanje podsustava (ALU, upravljaka jedinica, U-I podsustav, sabirniki podsustav...)

Realizacija - detalji o sklopovskim strukturama i komponentama kao osnovi za izgradnju sustava (detalji o VLSI tehnologiji i materijalima)

S. Ribari, AIOR

20

Prostor oblikovanja suvremenih procesorskih porodica

(izvor: C. Hwang, 1993; modificirano 2003.)

S. Ribari, AIOR 21

 Skalarni CISC (Complex Instruction Set Computer)

Skalarni RISC (Reduced Instruction Set Computer) Superskalarni RISC Superskalarni CISC Vektorski procesori VLIW Very Long Instruction Words Superprotona raunala

S. Ribari, AIOR

22

Skalarni CISC (Complex Instruction Set Computer)

Skalarni CISC barata skalarnim tipovima podataka (cjelobrojnim operandima i operandima s pominim zarezom) vrlo veliki skup (strojnih) instrukcija; promjenjivi format instrukcija (16 64 i vie bitova); brojni i raskoni naini adresiranja (od 12 do 24 i vie); CPI (Cycles Per Instruction) od dvije periode taktnog signala do nekoliko desetaka Tipina frekvencija taktnog signala od 60 do 250 i vie MHz Tipini predstavnici: MC 68020, MC 68040 (Motorola) i486 (Intel)

S. Ribari, AIOR

23

i486

S. Ribari, AIOR

24

MC 68040

S. Ribari, AIOR

25

Skalarni RISC (Reduced Instruction Set Computer)

Skalarni RISC barata skalarnim tipovima podataka (cjelobrojnim operandima i operandima s pominim zarezom) mali skup (strojnih) instrukcija; instrukcije su vrste duljine (npr. 32 bita); veina instrukcija su tipa registar-registar; load/store arhitektura; CPI jedna perioda taktnog signala potrebna je za veinu instrukcija; tipine frekvencije taktnog signala od 200, preko 800 i vie MHz; Tipini predstavnici: i860 (Intel), MC 88100 (Motorola), SPARC CY 7C601 (Sun Microsystems)

S. Ribari, AIOR

26

i860

S. Ribari, AIOR

27

MC 88100

S. Ribari, AIOR

28

Superskalarni RISC
izdaju i izvravaju vie od jedne instrukcije tijekom jedne periode taktnog signala Tipini predstavnici: Alpha 21x64 (DEC, HP), i960 (Intel), Power PC 620 (IBM, Motorola, Apple), R10000 (tvrtka MIPS)

S. Ribari, AIOR

29

Alpha 21064

S. Ribari, AIOR

30

Superskalarni CISC
Procesori CISC koji koriste superskalarno RISC jezgro CISC instrukcije se pretvaraju tijekom dekodiranja u RISC i zatim se izvravaju u RISC jezgri istodobno se mogu izvoditi od 1 do tri CISC instrukcije (u jednoj periodi taktnog signala) Tipini predstavnici: K5 (Advanced Micro Devices), Pentium Pro (Intel), MC 68060 (Motorola)

S. Ribari, AIOR

31

Vektorski procesori
barataju s vie operanada operandi su predoeni vektorima; vektorska se superraunala temelje na: - visokom stupnju paralelizma (na razini rijei, odnosno na razini operanada (npr. jedna operacija nad 64 operanda); - vektorizaciji (npr. ukljuivanjem vektorskih registara); - protonosti; - visokoj razini paralelizma na nivou funkcijskih jedinica; Tipini predstavnici: Cray (X-MP, Y-MP, C90), Convex C4/XA (Convex) Pozor: Tehnologija VLSI doputa izvedbu vektorskog procesora na ipu Procesor podrava i viedretvenost SMV Simultaneous Multithreaded Vector Processor

S. Ribari, AIOR

32

VLIW Very Long Instruction Words (procesori s vrlo dugim rijeima)

VLIW procesori koriste sljedee koncepte: - horizontalno mikroprogramiranje; - superskalarnu obradu; - viestrukost funkcijskih jedinica; Predstavnici: Mpact (media processor) (Chromatic Research Inc.), Trace 200 (Multiflow), FPS 120B (Floating Point Systems)

S. Ribari, AIOR

33

VLIW

Format intrukcije:

S. Ribari, AIOR

34

Superprotona raunala
veliki broj potonih segmenata (npr. > 7); vrijeme potrebno za obradu u jednom protonom segmentu je 1/ n osnovne periode taktnog signala (n > 1); kombinacija superprotonosti i superskalarnosti; Tipini predstavnici: Alpha 21x64, R 10000

S. Ribari, AIOR

35

Trendovi u arhitekturi:
procesori s vrlo visokim stupnjem superskalarnosti (CPI < 1/10); frekvencija taktnog signala > 3 GHz; veliki broj registara; poveani kapacitet prirune (ili prirunih memorija) memorije; sloeni algoritmi predvianja grananja; vieprocesorski sustavi na jednom ipu; VLIW koncept; ILP (Instruction Level Parallelism); IRAM (Intelligent RAM) MIMD i/ili SIMD na ipu Java procesori stona arhitektura procesora

S. Ribari, AIOR

36