Magistrale

Da bi raunar mogao da radi, potrebna je komunikacija izmeu logikih kola, flipflopova, pomerakih registara i drugih komponenti, koje ulaze u sastav centralnog

procesora. Komunikacija mora postojati i izmeu centralnog procesora, memorija,

ulaznih i izlaznih jedinica, i drugih ureaja koji ulaze u sastav raunarskog sistema.
Neke od komponenti raunara ostvaruju veze sa samo nekoliko drugih sklopova,
dok neke druge zahtevaju povezivanje sa velikim brojem drugih delova raunarskog
sistema. Neki raunarski sistemi doputaju direktno povezivanje svih komponenti,
takozvano povezivanje od take do take (point to point), prikazano na slici 3.35.

Slika 3.35. Povezivanje od take do take i dodavanje nove komponente

Ako bi komponente koje treba povezati bili registri sa n botova, onda je za

povezivanje p registra potrebno: (p-1) pn/2 linija veze. Pri dodavanju makar i
samo jedne nove komponente treba ostvariti veliki broj novih veza, pa je
rekonfiguracija sistema praktino vrlo teko izvodiva. Prednost ove strukture je
velika brzina prenosa, jer se istovremeno moe ostvariti vei broj meusobnih veza
jednovremeno (povezivanje vie registara) i pouzdanost, jer se u sluaju otkaza
direktne veze, veza izmeu dva registra moe uspostaviti preko drugih registara.
Reenje problema povezivanja vie komponenti jeste u korienju zajednikih
komunikacionih linija koje se zovu sabirnice ili magistrale (bus), kao to je prikazano
na slici 3.36.
Grupa linija preko kojih se informacije u binarnom obliku prenose izmeu registara u
sastavu centralnog procesora, naziva se interna magistrala. U ovakvoj organizaciji
CPU du jedne magistrale u jedinici vremena, mogue je ostvariti samo jedan
prenos, ali je zato broj linija jednak n, i ne zavisi od broja registara (i drugih
digitalnih sklopova) koji su na nju povezani. Da bi se ostvario prenos izmeu dva
registra posredstvom magistrale, mora se putem jedne grupe linija - adresne
magistrale (address bus), poslati binarni broj koji oznaava adresu registra koji u
tom trenutku sudeluje u prenosu podataka, a iji podaci se nalaze (ili e se nai) na
magistrali podataka (data bus). Da bi se sve odvijalo kako treba, brine neka
upravljaka jedinica (najee u sastavu CPU) koja preko upravljake magistrale
(control bus), alje upravljake signale koji

odreuju smer prenosa podataka i signale koji usklauju dogaaje u vremenu.

Iako su ovo po funkciji tri razliite magistrale, esto se na crteima prikazuju kao
jedna.

Mnogi raunari imaju nekoliko raznih magistrala, to su takozvani multiple-bus

raunari. Kod veine takvih raunara postoje dva osnovna sistema magistrala.
Jedan su interne, tj. unutranje magistrale (slika 1.4), koje slue za prenos podataka
izmeu glavne memorije i razliitih delova centralnog procesora, (ALU, raznih
registara i sl.). Drugi ine spoljanje magistrale koje povezuju centralni procesor sa
ostalim delovima raunarskog sistema. Korienje dve magistrale poveava brzinu
rada i omoguava paralelno odvijanje memorijskih i ulazno-izlaznih operacija. Ali
unutranje i spoljne magistrale su meusobno povezane, jer samo na taj nain moe
se usklaeno odvijati rad procesora i ostalih jedinica koje ine raunarski sistem.
Povezivanje ovih magistrala obavlja se pomou ulazno-izlaznih meusklopova
(interfaces).

Druga vrsta raunara ima samo jednu magistralu na koju su povezani svi delovi
raunarskog sistema. To su takozvani single-bus raunari (slika 1.3). Prednosti
ovakve arhitekture jesu mala cena i jednostavno dodavanje novih periferijskih
ureaja. Normalno, to je plaeno smanjenjem brzine rada raunara. Na osnovu
ovih razmatranja moemo zakljuiti da se jedna magistrala koristi obino kod
malih raunara koji se zovu mini i mikroraunari, a da veliki raunari obino
koriste sisteme sa vie magistrala.
Iako je na magistralu povezano mnotvo komponenti, u jednom trenutku vremena, u
prenosu podataka uestvuju samo dve. Ostali sklopovi ne uestvuju u prenosu, u
datom trenutku, ali i ne smeju ometati prenos izmeu aktivnih komponenti. Ovo je
mogue ostvariti zahvaljujui primeni buffer registara i specijalne klase logikih kola
u izradi raunarskih sklopova. To su logika kola sa tri stanja, tj. ova kola mogu biti u
stanju logike nule, jedinice i beskonane impedanse. Kada su digitalna kola u stanju
beskonane impedanse, ona kao da nisu povezana na magistralu, tj. kao da ne
postoje. Prenos podataka du magistrala dodatno komplikuje injenica da svi delovi
raunarskog sistema koji su povezani na magistralu nemaju istu brzinu rada. Neki
elektromehaniki ureaji su relativno spori, na primer: printeri, terminali, ploteri,
tastature i sl. Diskovi i trake su znatno bri od njih, ali kudikamo sporiji od operativne
memorije ili procesora. Kako svi ovi ureaji moraju da komuniciraju preko magistrale,
neophodno je obezbediti efikasan mehanizam kojim e se premostiti razlike u
njihovoj brzini rada

Reenje je naeno u upotrebi meuregistara (buffer registers) koji se ugrauju u ove

ureaje da bi privremeno uvali podatke za vreme prenosa. Pogledajmo to na primeru
prenosa jednog karaktera (znaka) iz procesora u printer gde e biti odtampan.
Procesor zapoinje prenos slanjem tog znaka preko magistrale na meuregistar
(buffer) za printer. Poto je buffer elektronski sklop ovaj prenos zahteva malo vremena.
Kada je meu-registar napunjen, printer moe da pone sa tampanjem bez dodatnih
intervencija od strane procesora. Dakle, procesor i magistrala vie nisu potrebni
printeru i mogu se koristiti za druge aktivnosti. Printer nastavlja sa tampanjem
karaktera koji je zapisan u njegovom buffer-u, i nije na raspolaganju za druge zahteve
za tampanjem dok ne zavri tampanje onog znaka koji se nalazi u njegovom bufferu. Da zakljuimo, meuregistar eliminie razlike u brzini rada procesora i printera i
onemoguava da spori ureaji blokiraju rad brzih ureaja, odnosno da procesor eka
dok printer ne zavri sa tampanjem. Ovo omoguava procesoru da se brzo prebacuje
sa jednog ureaja na drugi, i da praktino istovremeno upravlja prenosom podataka sa
i u vie raznih ureaja. Broj magistrala bitno utie na organizaciju centralnog procesora,
a karakteristina su tri tipa organizacije: oko jedne, oko dve i oko tri magistrale. Pre
toga pokaimo kako se posredstvom jedne etvorobitne magistrale DL0 - DL3, na koju
su povezana etiri registra X, Y, Z, W, vri prenos podataka izmeu dva registra, slika
3.37 a).

Slika 3.37. Primer a) etvorobitne magistrale i b) i hipotetike raunarske magistrale

ta se dogaa na magistrali i koji su upravljaki impulsi potrebni da se izvri prenos

podatka iz registra Z u registar X (koji ima paralelni ulaz i serijski izlaz). Svaka linija
podataka sadri po jedan bit. Neka je u registru Z zapamen broj 0110.

Postupak prenosa je sledei:

poslati Zoutp upravljaki signal registru Z,
u sledeem ciklusu takt signala, ita se podatak iz registra Z i alje se na magistralu,
podatak je na magistrali i dostupan je svim registrima X, Y, Z i W,
poslati Xinp upravljaki signal na registar X,
u sledeem ciklusu takta CLK, registar X prihvata podatke sa magistrale.

Takt signal, dolazi na ulaz svih registara, odnosno sva digitalna kola u raunaru su
taktovana. Mada su svi registri povezani na magistralu aktivan je samo onaj koji je
dobio odgovarajui upravqaki signal OUTP, a sva ostala kola su u stanju beskonane
impedanse, tj. njihovi izlazi kao da nisu povezani na magistralu. Signal OUTP traje sve
do zavretka prenosa podataka. Iako su ulazi svih registara povezani na magistralu,
podatak e se preneti samo u onaj registar koji dobije upravljaki impuls INP. Ponekad je
pre upisa novog podatka u registar potrebno prvo izvriti brisanje starog sadraja, tj.
upisati 0 u sve elije registra. Na slici 3.37 (b) prikazana je hipotetika magistrala
podataka u raunaru, gde se zbog preglednosti ne ucrtavaju linije svakog bita ponaosob,
jer bi to bilo krajnje nepraktino (i nerazumljivo) u sluaju veeg broja botova (npr. 16 ili
32 i vie).
Bez obzira na to o kojoj se magistrali radi, na nju je prikljuen vei broj registara, pri
emu svaki od njih u principu moe biti ili izvor ili odredite podataka. Pri svakom
prenosu uestvuju samo dva registra. Ostali, iako prikljueni na magistralu, ne
uestvuju u prenosu. U svakom procesoru moe se nalaziti jedna ili vie magistrala.
Svaka magistrala sadri tri grupe linija: jednosmerne linije za prenos signala adrese adresna magistrala (adrese memorijskih lokacija ili ulaznih i izlaznih ureaja), i
dvosmerne linije za prenos podataka i upravljakih signala - magistrala podataka i
upravljaka magistrala. Budui da broj magistrala znatno utie na organizaciju
procesora i raunara, prikazaemo karakteristine tipove organizacije procesora oko
jedne, dve ili tri magistrale.

Organizacija prostora oko jedne magistrale

Pri gradnji raunarskih sistema radi se iskljuivo sa spoljnim magistralama, tj. onim
koje se nalaze van procesora. Meutim, pri razmatranju interne organizacije
procesora odluujuu ulogu imaju unutranje magistrale, tj. one koje se nalaze u
centralnom procesoru, i povezuju razliite elemente unutar procesora. Razmotrimo
najpre povezanost arhitekture raunara sa brojem internih magistrala.
Postoje procesori koji imaju jednu internu magistralu. Takvi procesori imaju
najjednostavniju arhitekturu. Primer raunara, odnosno njegovog procesora
organizovanog oko jedne magistrale prikazan je na slici 3.38. Na slici je, radi
jednostavnosti, prikazana samo magistrala za podatke, iako je oigledno da ona
moe raditi samo zajedno sa internim adresnim i upravljakim signalima, koji
postoje, ali nisu nacrtani jer nas u ovom asu zanima samo tok podataka. Prema
tome jednom magistralom se vremenski multipleksirano (jedan za drugim)
prenose svi podaci. Sa magistralama je povezan odreeni broj razliitih
registara, kao to su akumulator, registri opte namene R0 do RN, meuregistri,
registar stanja, pa aritmetiko-logika jedinica. Kada u procesoru postoji samo
jedna magistrala, u jednom trenutku vremena se moe obavljati samo jedan
prenos, jer se na magistrali ne moe istovremeno nalaziti vie razliitih podataka

Slika 3.38. Organizacija procesora oko jedne magistrale,

tipina organizacija mikroprocesora

Procesor koji ima samo jednu magistralu podataka radi neto sporije u poreenju sa
sistemima koji imaju dve ili vie magistrala koje mogu, izmeu razliitih elemenata
raunara, istovremeno prenositi po dva, pa ak i vie podataka.
Organizacija procesora oko dve i tri magistrale
Primer procesora organizovanog oko dve magistrale dat je na slici 3.39. Jedna
magistrala slui za podatke koji dolaze na ulaz u ALU iz registra opte namene i
drugih elemenata. Rezultati obrade iz ALU dolaze na drugu magistralu, preko
koje se mogu uputiti na bilo koje odredite. Kad se upotrebe dve magistrale,
podaci se mogu istovremeno prenositi po obe magistrale, to ubrzava rad
raunarskog sistema.
Primer organizacije procesora oko tri magistrale prikazan je na slici 3.40. Svaki ulaz u
aritmetiko-logiku jedinicu ima svoju magistralu za ulazne podatke. Zbog toga ovde, u
principu, ne bi ni bili potrebni meuregistri na ulazu u ALU, jer bi se ulazni podaci mogli
toj jedinici istovremeno proslediti direktno sa magistrale.
Veina proizvoaa ipak stavlja meuregistre, jer su potrebni radi pamenja ulaznih
podataka, ali i iz drugih razloga. Izlazni podaci prenose se na odredite posebnom
magistralom. Oito da takva organizacija omoguuje jo bri rad raunara, jer se
istovremeno moe prenositi vie podataka, svaka magistrala prenosi svoje podatke

Ovde treba napomenuti da se u mikroraunarima i mikroprocesorima

najee koristi jednosabirnika arhitektura sa slike 3.38.

Memorije

Memorija je specijalni hardver namenjen za smetanje binarnih podataka (tj.

upis), s ciljem uvanja podataka do momenta uzimanja (tj. itanja) podataka radi
dalje obrade. Radnje upisa i itanja podataka predstavljaju aktivnost koja se zove
pristup memoriji (memory access). to je krae vreme pristupa to su memorije
bre. Memorije nisu nita drugo do odreeni, obino vrlo veliki broj registara,
povezanih u jednu celinu. U svaki od tih registara moe se zapisati jedan binarni
podatak (broj), koji ima onoliko binarnih cifara, koliko je duga re raunara. Za
razumevanje rada raunara od osnovnog znaaja je razumevanje naina
memorisanja programa i podataka, i naina pronalaenja eljenih podataka i
instrukcija u unutranjoj memoriji raunara. Po ve opisanoj analogiji automatske
i rune obrade podataka, memoriju treba shvatiti kao svesku, gde je svaka
stranica numerisana. Na svakoj stranici ucrtana je tabela sa velikim brojem vrsta i
samo dve kolone, kao na slici 3.41

Slika 3.41. Korienje sveske za skladitenje podataka

Prva kolona sadri redni broj vrste, a u drugu kolonu se upisuju podaci. Pri
tome, u jednoj vrsti, u odreenom trenutku, moe biti upisan samo jedan
podatak. Kada u neko poqe upiemo novi podatak, prethodno memorisani
podatak se nepovratno gubi. Naime, da bi upisali novi podatak u tabelu
moramo najpre obrisati stari podatak.
Ako sve stranice poreamo u neprekidan niz (jednu ispod druge), dobijamo
memoriju u obliku celovitog bloka kao na slici 3.42. U jednu memorijsku
lokaciju upisuje se jedna binarna re. Broj botova u jednoj rei predstavlja
duinu memorijske rei.

Redni broj vrste i stranice slue za pronalaenje podataka i nazivaju se adresa

podatka, ili adresa lokacije podatka. Vrsta u kojoj se nalazi zapisan podatak
naziva se lokacija. Sam broj koji je zapisan na nekoj lokaciji predstavlja
podatak.

Adresa lokacije podatka, odnosno redni broj vrste u svesci (memoriji),

predstavlja fiziku - efektivnu adresu lokacije, i sastoji se od dve komponente:
rednog broja stranice na kojoj se nalazi podatak i
rednog broja vrste na stranici (tj. rednog broja vrste u uem smislu), {to
predstavlja neku vrstu prividne - virtuelne adrese lokacije.

Ukupan broj vrsta na svim stranicama zajedno, predstavlja maksimalni broj

podataka koji se uopte mogu u jednom trenutku zapisati, i naziva se kapacitet
memorije.
Kada je adresa lokacije podatka prikazana u obliku rednog broja te vrste, onda
je to fizika adresa podatka. Da bi smo pronali neki podatak moramo znati (ili
nekako izraunati) njegovu fiziku adresu.

Slika 3.42 Unutranja, glavna memorija raunara

Da bi sebi olakao i ubrzao rad, ovek pri memorisanju i obradi velikog broja
podataka primenjuje razliite ablone. Tako recimo, podatke odreenog tipa,
smeta uvek u tano odreene vrste, pa umesto da u program obrade
upisujemo sam podatak, upisujemo redni broj vrste (tj. adresu), gde se taj
podatak nalazi. Ima jo nekoliko razloga zbog kojih se u program obrade ne
upisuje sam podatak ve njegova adresa.
Prvi razlog je, to se neki podaci tokom vremena esto menjaju, (na primer, plata
radnika se svakog meseca menja), dok su postupci obrade u jednoj aplikaciji
relativno nepromenljivi ili se retko menjaju (na primer, uvek nam treba da
izraunamo prosenu platu zaposlenih i slino). Ali u optem sluaju podaci su
znatno manje promenljivi nego postupci obrade, pa se najee jedni te isti
podaci obrauju na vie raznih naina u cilju dobijanja razliitih informacija.
Drugi razlog je to, u postupcima obrade itave grupe podataka (veliki broj
podataka istog tipa), bivaju obraene na isti nain (zaposlenih moe biti od
nekoliko pojedinaca do nekoliko hiljada, i svi se obrauju na isti nain).
Trei razlog je to razliiti podaci mogu imati istu brojnu vrednost, pa bi direktno
pisanje podataka u program obrade, taj program uinilo: manje razumljivim,
manje preglednim, manje univerzalnim i program bi bio vie podloan grekama.

Konano, samom oveku koji je neizostavni sastavni deo raunarskog sistema, vrlo je
teko da due vreme pamti veliki broj adresa podataka, odnosno mnogo viecifrenih
brojeva. oveku je zato znatno lake da podatke sistematisuje po nekom kriterijumu, i
da im pridrui neka simbolika imena, koja na neki nain asociraju na njihovu prirodu i
nain upotrebe (tj. obrade koja se nad tim podatkom vri). Upotreba simbolikih imena
podataka u programu obrade, umesto samih podataka ili njihovih fizikih adresa,
naziva se simboliko adresiranje. Napomenimo da svi programski jezici, izuzev
mainskog jezika, omoguavaju programerima upotrebu simbolikih imena. Svaki
raunarski sistem poseduje razliite vrste memorijskih ureaja. Neki su vrlo brzi, a
drugi su spori. Ureaji kao to su magnetni i optiki diskovi imaju vrlo veliki kapacitet,
dok npr. registri sadre samo jedan bajt ili re. Kapacitet i vrste memorija variraju od
sistema do sistema. Na slici 3.43 je data opta hijerarhijska ema raspoloivih ureaja
za memorisanje

Slika 3.43. Hijerarhija ureaja za skladitenje podataka

ema se naziva hijerarhijska jer su ureaji poreani u rastuem redosledu odozdo na

gore sa aspekta brzine rada. Susedni memorijski ureaji na hijerarhijskoj emi u
normalnim uslovima rada direktno komuniciraju, tj. prenos podataka ostvaruje se
samo izmeu dva susedna nivoa. Brzina prenosa podataka je uvek u obrnutoj
srazmeri sa kapacitetom, to znai da je kapacitet utoliko vei to je ureaj dalje od
vrha. Vidimo da u raunarskim sistemima postoji mnotvo razliitih ureaja ija je
osnovna, ali ne i jedina namena pamenje i uvanje podataka za kasniju upotrebu.
Meu njima postoji sledea hijerarhija:

registri (registers),
skrivena memorija (cache storage),
primarna, glavna, operativna memorija (primary storage),
proirena memorija (extended storage),
skriveni disk (cache disk)
stalno aktivne sekundarne memorije (on-line secondary
storage), magnetni i optiki diskovi koji su ukljueni u obradu
podataka i sastavni su deo raunarskog sistema,
povremeno aktivne sekundarne memorije (off-line secondary
storage, trake, masovne memorije).

Registri se nalaze u CPU i samim tim su na najviem nivou hijerarhije. Oni su

najbra i najskuplja memorija u raunarskom sistemu, no ujedno i najmanjeg
kapaciteta. Imaju razliitu namenu, i mogu sluiti za pamenje podataka iji su
namena i postupak obrade unapred definisani u raunarskom sistemu (registri
specijalne namene), dok neki drugi registri pamte podatke ija upotreba nije unapred
odreena (registri opte namene). Izraeni su u najbrim poluprovodnikim
tehnologijama.
Ispod registara, jeftinije i neto manje brze i veeg kapaciteta, su skrivene memorije,
koje slue kao sprega meumemorija (buffer) izmeu registara i primarne memorije.
U njoj se dre ili kopije najee korienih podataka (npr.VAX11/780), ili bloka
instrukcija koje slede iza tekue instrukcije (npr. MC 68020). U centralnom procesoru
postoji poseban hardver koji vodi rauna koji podaci i instrukcije se nalaze u ovoj
memoriji, i kada treba pribaviti nove. Tako|e, sistem mora da obezbedi da sve
izmene podataka u ovoj memoriji budu preslikane i na originale u primarnoj
memoriji.
Primarne memorije, jo jeftinije i sporije, ali jo veeg kapaciteta, sadre instrukcije
i podatke u tekuoj obradi, a koje mogu pripadati ili operativnom sistemu ili nekom
od korisnikih programa. To je glavna, odnosno, operativna memorija, o kojoj emo
u ovom poglavlju govoriti, i ona je kao i sve prethodne memorije izvedena u
poluprovodnikoj tehnologiji.

U mnogim velikim raunarima, primarnoj memoriji se dodaje malo sporija, proirena

memorija, ogromnog kapaciteta, koja slui za dranje podataka, i programa koji su
privremeno izbaeni iz primarne memorije. Brigu o dodeljivanju (alociranju) primarne i
proirene memorije vodi deo operativnog sistema koji se zove upravljanje memorijom.
Slinu ulogu, kao proirena memorija, ima i skriveni disk, sa jo veim kapacitetom i jo
manjom brzinom rada, a zadatak mu je jo da uva rezervne kopije podataka.
On-line sekundarne memorije ine tvrdi diskovi, izmenjivi diskovi i optiki diskovi, dok
off-line sekundarne memorije, ine magnetne trake i specijalne masovne memorije koje
slue za dugotrajno pamenje podataka koji su na poseban nain organizovani.

Glavna memorija raunara

Glavna, operativna memorija se moe posmatrati kao odreeni broj lokacija, koje
imaju svoju duinu (tj. broj botova) i svoju adresu (tj. redni broj). Pomou adrese
pristupa se odre|enoj lokaciji sa ciljem upisa ili itanja njenog sadraja. itanje
podatka iz memorije, znai zapravo kopiranje podatka iz jedne lokacije u memoriji,
u neki registar izvan memorije (najee u neki registar CPU). Ukupni broj lokacija
koje ima memorija (kapacitet), duina memorijske rei i brzina pristupa, vani su
faktori u odreivanju veliine i snage raunarskog sistema.
Kapacitet operativne memorije je reda 1,2,4,8,16,32 miliona memorijskih rei, mada
su ve u upotrebi i operativne memorije sa vie od 100 megabajta (Megabyte).
Duina memorijske rei zavisi od vrste raunara i varira, od 8, 16 ili 32 bita do vie
od 100 bita, a najee predstavlja umnoak od 8 botova tj. 1 bajta. Jedna
memorijska re obino sadri 4 bajta, a dupla re 8 bajta tj. 64 bita, mada to zavisi
od tipa i proizvoaa.

Kada broj lokacija pomnoimo sa duinom rei, dobijamo ukupan broj memorijskih
elemenata koje sadri operativna memorija. Ove memorije su se nekada pravile od
magnetnih jezgara, a danas se iskljuivo prave u poluprovodnikoj tehnologiji, koja je
znatno bra i nije vie tako skupa. Brzina rada memorije je jedan od odluujuih faktora
brzine raunara. Ona se moe okarakterisati na vie naina, a jedan je vreme pristupa,
tj. vreme potrebno da se dobije sadraj neke lokacije nakon postavljanja njene
adrese.Po ovom kriterijumu razlikujemo dve vrste memorija: sekvencijalne memorije i
memorije sa direktnim pristupom.
Kod sekvencijalnih memorija vreme pristupa zavisi od lokacije gde je podatak
memorisan. Glavni predstavnici ovih memorija su: magnetne trake, magnetni
mehurii i memorije sa elektrinim nabojem (CCD), i uglavnom se koriste za
realizaciju sekundarnih memorija.
Vreme pristupa kod memorija sa direktnim pristupom je uvek isto, i ne zavisi od lokacije
podatka. U ovu grupu memorija spadaju RAM (Random Access Memory) i ROM (Read
Only Memory) memorije, i danas su to po pravilu poluprovodnike memorije. RAM
memorije gube svoj sadraj nakon iskljuenja napajanja, ali se u njih podaci mogu i
upisivati i iz njih itati. U ROM memorije se ne mogu ponovo upisivati podaci (ve se
samo itaju), ali pri iskljuewu napajanja ne gube svoj sadraj. Negde izmeu ove dve
grupe, nalaze se razne vrste diskova, koji se u literaturi smatraju, ili memorijama sa
direktnim pristupom, ili memorijama sa poludirektnim pristupom.

Kod nekih tipova memorije, prilikom itanja, podatak se izbrie iz memorije, pa ga je

potrebno iznova zapisati. Ovaj proces se naziva memorijski ciklus (memory cycle), a
vreme potrebno za tu operaciju zove se vremenski ciklus (cycle time).
Ovakve memorije se nazivaju destruktivne memorije.

Takoe postoje dve vrste RAM memorija. Statike poluprovodnike RAM memorije,
koje se prave pomou flip-flopova, koje zadravaju svoj sadraj i posle itanja
(nedestruktivne), sve do ponovnog zapisa, ili iskljuenja napajanja. Za razliku od njih,
dinamike RAM memorije (DRAM, Dynamic RAM) se realizuju kao kapacitivnost
MOS tranzistora, i kao i svi kondenzatori i ovi vremenom gube naboj, pa se
povremeno (na primer, svake mili sekunde) moraju osveavati, tj. ponovo se upisuju
stari sadraji. Dinamike memorije su destruktivne, pa se i posle itanja, mora vriti
ponovni upis proitanog podatka. Danas dinamike RAM memorije imaju ogroman
kapacitet i brzinu. Naime, ve postoje DRAM memorije sa 600 MBps (esto mega
bajta u sekundi), a oekuju se nDRAM memorije sa 1,6 GBps (gigabajta u sekundi).
Zahvaljujui razvoju novih tehnologija RAM memorije vie nisu tako skupe (3-10
$/MB), pa dananji raunari koriste operativne memorije vrlo velikog kapaciteta.
Danas ak i mikroraunari imaju preko 500 MB RAM-a, a kod mainframe raunara
ona se kree i preko 100 GB.

Na slici 3.44. a) prikazana je uproena blok ema memorije. Da bi bilo

mogue itanje i upis podataka, u memoriji moraju postojati jo neki sklopovi,
koji sa samom memorijom ine jedinstvenu funkcionalnu celinu. Jedan od
njih je registar u koji se zapisuje adresa lokacije kojoj se pristupa. On se
obino naziva memorijski adresni registar (MAR, memory adress register).
Drugi registar u koji se privremeno smeta podatak koji se upisuje, ili je
proitan iz lokacije koja je adresirana, je prihvatni registar podataka tzv.
memorijski meuregistar (MBR, memory buffer register).
Trei sklop je dekoder adrese. Ovaj sklop, na bazi binarnog koda adrese
memorijske lokacije, vri selekciju te memorijske lokacije. To je dekoder tipa
jedan od 2n, gde je n broj botova u adresi. Na slici 3.44. b) je prikazan
dekoder jedan od 23, kojim se na bazi trobitnog ulaza izabira jedan od 8
izlaza. etvrti sastavni deo svake operativne memorije je upravljaki
memorijski sklop, kojim se bira vrsta pristupa (upis-itanje). Ovaj sklop nije
prikazan na slici 3.44. jer njegova veza sa ostalim delovima nije tako
oigledna. Sklop utie na smer prenosa podataka izmeu memorijskog
elementa i prihvatnog registra podataka.

Slika 3.44. Osnovni sastavni delovi memorije

Kod memorije velikog kapaciteta dekoder, jedan od 2n, moe biti isuvie sloen, pa su
mogue i drukije organizovane memorije. Pre razmatranja raznih tipova organizacije
RAM i ROM memorija, jo jednom moramo istai da se podaci u raunaru pamte u
obliku niza binarnih cifara 0 i 1, odnosno kao binarni brojevi. Memorija slui samo za
pamenje podataka i ovi se mogu itati i eventualno upisivati, tj. u memoriji se nikada ne
vri nikakva obrada. Obrada se vri samo u centralnom procesoru.
Programi, tj. nizovi instrukcija imaju isti oblik, kao i podaci, kada se nalaze u raunaru.
Naime, i instrukcije se tako|e kodiraju pomou cifara binarnog brojnog sistema, tako da
su u raunaru takoe predstavljene kao binarni brojevi. John von Neumann je doao na
ideju da se podaci i programi smetaju u istu operativnu memoriju. Ovo je tzv.
Nojmanova konfiguracija raunara. Kada su instrukcije upisane u operativnu memoriju
raunara, one se mogu tretirati na isti nain kao podaci. Na ovaj nain je stvorena
mogunost da sam raunar izvri prevoenje programa, napisanog u programskom
jeziku koji raunar ne razume (na primer, u FORTRAN-u), u program ekvivalentan po
funkciji, ali napisan u jeziku koji raunar razume (npr. u mainskom jeziku). No,
tretiranje instrukcija kao podataka je i opasno, pa operativni sistem raunara mora
strogo voditi rauna o tome gde su u memoriji zapisani podaci, a gde instrukcije, jer
centralni procesor vri obradu instrukcija sasvim drukije od obrade podataka. To je deo
operativnog sistema koji se zove mehanizam zatite memorije.

Razliiti tipovi organizacija memorije

Pamenje podataka u memorijama uvek se svodi na pamenje nula i jedinice. To se

moe ostvariti na razliite naine. Osnovni element memorije, nazovimo memorijska
elija, belei i pamti jednu nulu ili jedinicu, odnosno jedan binarni bit. Memorije moraju
biti u stanju da belee veliki broj bitova povezanih u bajtove i rei. Da bi se memorija
mogla upotrebljavati, mora postojati mogunost da se podaci upisuju u memoriju i da se
itaju iz nje. To znai da elementarne elije za pamenje pojedinanih bitova treba na
odgovarajui nain povezati tako da mogu ispunjavati zadatke koji se od njih trae.
Elementarne memorijske elije mogu biti povezane na razliite naine ili, kako se
drukije kae, memorije mogu biti organizovane na razliite naine. Tako postoje
dvodimenzionalne i trodimenzionalne memorije, i memorije organizovane kao stek.
Osim takvih paralelnih organizacija memorija kod kojih se odjednom moe upisivati ili
itati cela jedna re ili bajt i to sa sluajnim pristupom, postoje i serijske memorije kod
kojih se podaci kreu jedan iza drugog, pa se bitovima moe pristupiti samo odreenim
redosledom, a ne sluajno. Razmotriemo karakteristine tipove organizacija memorija, i
to prvo dvodimanzionalne, a zatim trodimanzionalne memorije, stek-memorije i serijske
pomerake memorije.

Dvodimenzionalne memorije
Kako izgleda organizacija dvodimenzionalnih memorija prikazano je na slici 3.45.
Memorijski elementi (elije) pore|ani su jedan do drugog tako da niz takvih
horizontalno pore|anih elemenata ( jedan red ) moe da znai jednu re. Memorijski
elementi svrstani u vertikalne kolone ine bitove iste teine u razliitim reima. Tako
prva kolona sleva moe zapisivati podatke 20, druga kolona 21, trea 22 i poslednja
2m-1, gde je m duina upotrebljene rei.
Adresni registar od n-bitova moe imati 2n razliitih stanja. Svako takvo stanje
dekoder pretvara u stanje 1 samo na jednoj od 2n izlaznih linija koje slue za
selekciju adresirane memorijske lokacije sa koje se ita ili u koju se upisuje

Slika 3.45 Organizacija dvodimenzionalne memorije

U jednom trenutku vremena, linijama za selekciju moe se aktivirati samo

jedan horizontalni red memorijskih elemenata koji ine jednu re. Ostali
horizontalni redovi nisu aktivni i ne uestvuju u operaciji itanja ili upisivanja.
Kada se generie odgovarajui signal na liniji za upisivanje, podatak doveden
na ulazne linije upisuju se u odgovarajue elije selektovane rei. Pri itanju
stanja odgovarajuih memorijskih elemenata selektovana re se pojavljuju na
izlaznim linijama. Signal za itanje obino je komplement signala za upisivanje,
tj. stanje 1 na vodu za upisivanje omoguuje upis podataka u memorijski
element, a pri stanju 0 na toj liniji pojavljuju se podaci na izlaznim linijama.
Jednu dimenziju takve memorije ine adrese lokacija (na slici 3.45 vertikalno),
a drugu dimenziju duina rei (na slici 3.45 horizontalno). Zbog toga je
nazivamo dvodimenzionalnom memorijom (a neki to nazivaju i
jednodimenzionalnim, linearnim adresiranjem). Meutim, treba istai da je
takva organizacija prilino nepraktina, jer treba imati onoliko selekcionih linija
koliko memorija ima rei. Koliko je to linija, dovoljno je rei da za LSI-memorije
(memorije visokog stepena integracije, Large Scale Integration) od 64K bita uz
8-bitne rei, treba vie od 8000 linija. Treba rei jo i to da se kapaciteti LSImemorija obino izraavaju u broju bitova, a ne bajtova. Tako LSI-memorija od
8K bita moe prikazati 1K bajt, a ona od 64K bita predstavlja 8K bajta.

Trodimenzionalne memorije
Dvodimenzionalna memorija mora imati veliki broj linija za selekciju rei, odnosno
onoliko linija koliko ima rei. To znai da uz 25610, 102410 ili 409610 upotrebljenih
rei, mora imati isto toliko selekcionih linija. Toliki broj selekcionih linija predstavlja
problem, pa se nastoji da se njihov broj smanji upotrebom trodimenzionalne
memorije. To se postie tako da se selekcija pojedine memorijske elije ne izvri do
kraja u posebnom spoljnjem dekoderu, ve se deo selekcije izvodi i u samoj
memorijskoj eliji. Pod spoqnom selekcijom podrazumeva se sve ono to se nalazi
izvan memorijskih elija, iako moe biti na istom ipu. Najjednostavniji nain takvog
adresiranja pojedinih elija memorije jeste kad se adresni registar i dekoder podeli
na dva dela, obino na dve polovine, jedna za horizontalno adresiranje, a druga za
vertikalno. Svaka polovina odabere po jednu adresnu liniju u skladu sa podatkom
koji je zapisan na odgovarajuoj

horizontalnoj, odnosno vertikalnoj polovini adresnog registra. Adresira se samo

ona memorijska elija koja se nalazi na preseku odabrane horizontalne i
vertikalne linije. To se izvodi tako da se u svaku memorijsku eliju doda I kolo
koje odabere memorijsku eliju samo onda kad su odabrane i horizontalne i
vertikalne linije koje dolaze iz spoljnjeg dekodera. Kako se to moe izvesti
pokazano je za jednu ravan trodimenzionalne memorije na slici 3.46

Slika 3.46.Prikaz jedne ravni

trodimenzionalne memorije

Polovina adrese namenjena je adresiranju reda (Y=n/2), a polovina adresiranju

kolone (X=n/2). Odabere se elija koja se nalazi na preseku odabranih linija X i Y.
Samo se u tu memorijsku eliju moe upisati podatak kad se on pri postojanju
signala za upisivanje nalazi na linija za podatke. Isto se tako iz te elije moe
proitati podatak, i on se takoe pojavljuje na liniji za podatke. Razmotrimo sada
koliko dekoderskih linija treba za dvodimenzionalnu, odnosno trodimenzionalnu
memoriju. Kod dvodimenzionalne memorije, za n adresnih bitova na adresnom
registru potrebno je 2n izlaznih adresnih linija iz jedinstvenog dekodera. Kod
trodimenzionalne svaki dekoder ima 2n/2 linija, a oba zajedno imaju 22n/2 =
2n/2+1, tj. priblino dvostruko manje.
Memoriju koja je ovde nazvana trodimenzionalnom neki nazivaju i memorijom
sa dvodimenzionalnim adresiranjem, odnosno memorijom sa koincidentnim
adresiranjem. Kod trodimenzionalne memorije adrese ine dve dimenzije, a
duina rei treu dimenziju. Da bi se organizovala takva trodimenzionalna
memorija treba onoliko ravni memorije (kao to je ona na slici 3.46), koliko je
bitova duga re koja se pamti. U ravni trodimenzionalne memorije prikazanoj
na slici 3.46, adresira se samo jedna memorijska elija. Ona predstavlja jedan
bit (npr. nulti bit) adresirane rei, a sve ostale memorijske elije u toj ravni
predstavqaju po jedan bit razliitih rei. To znai da pri takvoj organizaciji
memorije u jednoj ravni ima onoliko jednobitnih rei koliko ima bitova u toj
ravni.

Prema tome, da bi se dobilo vie bitova tj. memorijska re, treba upotrebqavati
onoliko ravni memorije koliko su duge rei koje treba pamtiti. Organizacija takve
memorije prikazana je na slici 3.47.

Slika 3.47. Organizacija trodimenzionalne memorije

Duina rei predstavlja treu dimenziju memorije, a bitovi jedne memorijske rei
nalaze se jedan ispod drugog u raznim ravnima memorije. Pri tome dekodirane
adresne linije iz prve ravni prelaze u drugu, zatim treu, itd., pa je, bez obzira na broj
ravni, potreban uvek isti broj linija za adresiranje. Podaci se itaju i upisuju na
linijama za podatke u svakoj ravni. Tako se u nultoj ravni upisuje 20, u prvoj 21, u
drugoj 22, treoj 23, itd. Na slici 3.47, zbog jednostavnosti i preglednosti, prikazane
su samo neke vanije linije, a ostale su izostavljene. Malim kruiem oznaena je
osnovna memorijska elija, koja je osim pamenja binarnog podatka obavlja i

dodatnu logiku I-operaciju, jer je adresirana samo onda kada postoji logika
jedinica i po liniji (X) i po liniji (Y) koje prolaze kroz krui.

Memorije organizovane u stek

Dvodimenzionalna i trodimenzionalna organizacija memorija omoguuju sluajan
pristup do svakog podatka. To znai da se bilo koji podatak moe itati ili
upisivati nezavisno od tog koji se podatak itao ili upisivao pre toga. Zbog toga
se takve memorije i nazivaju memorijima sa sluajnim pristupom, bez obzira na
to da li se radi o memorijama RAM ili ROM.

No, postoje i takve organizacije memorija gda se podaci mogu upisivati ili itati
samo po nekom redu, pa to nisu memorije sa sluajnim pristupom. Jedna od
takvih je i stog ili stek memorija (stack).
Memorija organizovana u stek sastoji se od niza registara, od kojih se svaki
sastoji od odre|enog broja memorijskih elemenata (elija). Takav niz registara,
sloenih jedan na drugi kao stog, za razliku od memorija sa sluajnim pristupom,
ima dostupan samo onaj registar koji je na vrhu
stoga. Podaci se umeu na vrh stoga, a sa vrha se i vade. Na slici 3.48 a)
prikazano je jedno mogue stanje steka.

Slika 3.48. Stek memorija i operacije sa stekom

Funkcionisanje steka moe se uporediti sa situacijom kad se na radnom stolu

na gomilu slau papiri koje treba reiti (obraditi). Novi papiri uvek se stavljaju
na vrh gomile, a onaj ko reava te papire uvek uzima papir samo sa vrha
gomile. Kad uzme jedan papir i rei ga, premesti ga na drugo mesto, ili baci.
Na vrhu steka tada se nae papir koji je bio ispod prethodnog, itd. Takav nain
rada zove se "poslednji uao prvi izlazi", ili LIFO, (Last In First Out). Ako se
umetne nova re, onda se sve rei koje su pre bile u steku pomaknu za jedan
korak nanie, a nova ue na vrh. Na slici 3.48. b) vidi se stanje nakon
umetanja nove rei ZORAN. Ako se izvadi jedna re (od poetnog stanja
prikazanog na slici 3.48 a)), dobije se situacija kao na slici 3.48. c). Pri
upisivanju rei (slika 3.48. d)) brie se preanja re MARKO i umesto nje se
moe upisati, recimo., re SONJA. Pri upisivanju se podaci u ostalim
registrima ne menjaju, tj. re JANKO i PERO ostaju na svojim preanjim
mestima. Pri itanju se proita re s vrha steka, dakle, re MARKO, slika 3.48.
e). itanje i upisivanje podatka isto je kao u obinoj RAM memoriji raunara,
dok su operacije umetanja i vaenja podatka svojstvene samo steku i ne
postoje kod obine memorije. Obzirom da su podaci zapisani u binarnom
obliku i da je u pitanju pomeranje podataka, najjednostavniji nain realizacije
steka, jeste upotreba pomerakih registara (shift register).

Bit najmanje teine u svim registrima zajedno predstavlja jedan pomeraki registar, a
sledei bit je drugi pomeraki registar, itd. Pri realizaciji steka na takav nain podaci se
pomeraju po registrima. Takav nain realizacije u naelu je slian steku prikazanom na
slikama 3.48.
Postoji i druga mogunost realizacije steka, tako da se ne pomera podatak, nego se
menja adresa koja odgovara vrhu steka. Takav nain realizacije steka prikazan je na
slici 3.49. Pri toj realizacije aktivna adresa steka, tj. adresa koja odgovara prethodnom
vrhu steka, pomera se pri umetanju, odnosno vaenju podatka.
Ona u pojmovnom smislu i dalje ini vrh steka, mada je bolje da se zove aktivna
adresa, jer vrh steka u tom sluaju moe biti i na donjoj strani. Ako, dakle, sadanja
aktivna adresa pokazuje lokaciju x u kojoj je zapisana re MARKO, a na niim
poloajima su rei JANKO i PERO, kao na slici 3.49 a), onda e se pri stavljanju
nove rei ZORAN (slika 3.49 b)), aktivna adresa najpre pomeriti na poloaj x+1, pa
e se zatim u nju zapisati umetnuta re. Ako se eli izvaditi re MARKO, onda se
ona proita i izbrie, a zatim se aktivna adresa pomeri na poloaj x-1.

Memorija ROM

Memorija ROM ili ROS (Read-Only Store) ispunjava dva zahteva:

neizbrisivost (non-volatibility),
nedestruktibilnost-neunitivost sadraja (non-destructive readout).

Neunitivost znai da se ROM pojavljuje kao memorijsko polje iji je sadraj,

jednom upisan, stalan i ne moe se promeniti pod uticajem procesora (operacijom
upisivanja). Zbog svojih karakteristika ROM se obino upotrebljava za
memorisanje stalnih programa.

U grupu ispisnih memorija, tj. memorija koje se mogu samo itati, spadaju:
ROM - iskljuivo ispisna memorija,
PROM - programabilna ispisna memorija,
EPROM - promenqiva programabilna ispisna memorija,
EEPROM (EAROM)-elektrino programabilna ispisna memorija.

a) U ROM je upisan odreeni sadraj ve za vreme izrade memorijskog ipa. Bit-uzorke

koji odgovaraju eljenom programu korisnik dostavlja proizvoau u standardnom obliku
(npr. MOTOROLA zahteva papirnu traku kao rezultat upotrebe MC6800 programskog
paketa ili heksadekadni kod na buenoj kartici IBM). Proizvoa izrauje odgovarajuu
masku (prema priloenom programu korisnika) i kao zadnji korak u proizvodnji ipa
ROM vri metalizaciju, odnosno uspostavlja veze izmeu redova i kolona. Minimalni broj
ROM-ova koji se na taj nain mogu proizvesti odre|uje proizvoa, a kree se oko broja
1000. Vreme pristupa za ROM u tehnologiji MOS je 500 do 850 ns.
b) PROM (user-programmable read only memory) je tip ispisne memorije koju moe
isprogramirati sam korisnik uz pomo ureaja za programirawe PROM-ova. U memorije
PROM spadaju dva tipa programa-bilnih ROM-ova: bipolarno polje dioda i bipolarna
tranzistorska konfiguracija. Oba ova tipa primenjuju teniku "pregorljivih veza" (fusible
links), tj. metalizovanih veza izmeu baze i emitera ili u PN spoju dioda, slika 3.50. Za
vreme programiranja ureaj generie niz impulsa kojim e se izabrane "pregorljive veze"
rastopiti i time prekinuti vezu u matrici izmeu kolone i reda. PROM ima kratko vreme
pristupa - manje od 100 ns i upotrebljava se kod veine mikroraunara izraenih u
malim serijama za smetanje programa. Nedostatak PROM-a slian je nedostatku
ROM-a - kada je jednom isprogramiran, ne moe se menjati njegov sadraj

Slika 3.50. Diodni PROM

c) EPROM je memorija koju moe programirati korisnik uz pomo (E)PROMprogramera, ali se njen sadraj moe izbrisati i zatim ponovo isprogramirati. EPROM se
brie osvetljavanjem ipa ultra-ljubiastim zracima u trajanju od pet do deset minuta.
Sadraj svih memorijskih lokacija se brie. Nakon brisanja, EPROM moe biti ponovo
isprogramiran. Cena EPROM-a je relativno visoka. Vreme pristupa je izmeu 150 do
1200 nanosekundi. Za izradu memorija EPROM upotrebljava se tehnologija MOS.
Jedan tip viestruko programibilnog PROM-a je RPROM, koji se brie elektriki.
d) EEPROM ili EAROM (electrically alterable ROM). Kao alternativno reenje problema
izbrisivosti naveden je i EEPROM, obino svrstan u razred memorija koje se uglavnom
itaju (read-mostly memory, RMM); meutim, EEPROM omoguuje i upisivanja.
Operacija upisivanja trai vreme reda veliine milisekunde, dok su operacije itanja reda
mikrosekunde. Oito je da se takve memorije ne mogu upotrebljavati kao klasine
memorije sa direktnim pristupom. Memorija EAROM se upotrebljava tamo gde je nuno
smetanje malog broja podataka ili parametara. Ima mali kapacitet, nekoliko desetina
KB (kilo bajta).

Memorije sa vie modula i preklapanje

Glavna memorija raunara najee predstavlja kolekciju veeg broja fiziki
odvojenih modula. Svaki od njih ima svoj memorijski adresni registar (MAR) i
memorijski bafer registar (MBR) tako da je mogue postii da dva i vie modula
istovremeno izvrava operaciju upisa (write) ili itanja (read). Na taj nain se moe
postii znatno skraenje srednjeg vremena pristupa memorijskim lokacijama.. Da bi
se to postiglo potrebno je imati dodatne upravljake ureaje to poskupljuje
hardver, pa se ovi sistemi obino koriste u velikim raunarima. Mogua su dva
pristupa:

prvi, kada se uzastopne lokacije (rei) nalaze u istom memorijskom modulu.

Ovaj metod omoguava, recimo, da jednom modulu pristupa centralni procesor
radi upisa ili itanja podatka (ili instrukcije), dok je drugi modul pod kontrolom,
recimo, DMA kontrolera i izvrava prenos podataka u ili iz ulazno-izlaznih
jedinica. Za selekciju memorijskog modula koristi se k bitova najvee teine (u
efektivnoj memorijskoj adresi).
drugi, kada se uzastopne lokacije (rei) nalaze u uzastopnim (raznim)
memorijskim modulima. Obaj metod se naziva preplitanje memorija (memory
interleaving), i omoguava centralnom procesoru (ili DMA kontroleru) da
istovremeno pristupi veem broju memorijskih lokacija.

Da bi sistem bio vrlo efikasan procesor mora imati mogunost da predvidi koji e
mu podatak biti uskoro potreban i da unapred poalje zahtev memoriji. (prefetch). To
je sluaj kada se obrauju nizovi podataka (u uzastopnim lokacijama). Sem toga,
potrebno je da broj memorijskih modula bude r=2k. Za selekciju memorijskog modula
u kome je eljeni podatak koristi se k bitova najmanje teine. Ovo moe teorijski
skratiti vreme pribavljanja podataka za 1/r puta (gde je r broj memorijskih modula).
Ove pogodnosti se gube pri izvravanju naredbi uslovnog ili bezuslovnog skoka, jer
se tada upravljanje prenosi na neku drugu instrukciju kojoj su najee potrebni
podaci iz nekog drugog dela memorije.

Zakljuak

U ovom poglavlju prouene su logike osnove raunara kao i elementarna logika

kola koja se koriste u realizaciji raunara. Kombinovanjem osnovnih logikih kola
mogu se realizovati razliite funkcionalne logike mree kao to su: koderi,
dekoderi, multiplekseri, demultiplekseri, polisabirai i sabirai.Elementarna logika
kola se takoe koriste u realizaciji osnovnih memorijskih sklopova za memorisanje
jednog bita, kao to su razne vrste flip-flopova. Za memorisanje podataka duine
rei, koriste se registri koji imaju onoliko flip-flopova koliko re ima botova. Za upis, i
itanje podataka iz registara koriste se odgovarajui upravljaki signali koje generiu
upravljake logike mree. Kombinovanjem vie flip-flopova prave se i druge
digitalne mree kao to su brojai i pomeraki registri.
Za memorisanje veeg broja binarnih podataka koriste se hardverski sklopovi koji se
zovu memorije, za iju realizaciju se mogu koristiti razliiti mediji i koje se mogu
organizovati na razne naine.ALU i registri unutar centralne procesorske jedinice,
povezani su meusobom posredstvom specijalnih linija koje doputaju istovremeno
prisustvo veeg broja digitalnih kola, i koja se zove interna magistrala. Veza CPU sa
memorisjkim jedinicama i ulazno-izlaznim ureajima, tako|e je ostvarena
posredstvom magistrala, za ije funkcionisanje je takoe potrebno imati odreene
upravljake signale.