Professional Documents
Culture Documents
A. GERBANG LOGIKA
No.
1
FUNGSI
AND
SIMBOL
A
B
2
OR
A
B
NOT
NAND
A
B
3
F
4
F
5
NOR
A
B
6
X-OR
A
B
7
X-NOR
A
B
TABEL
A B F
0 0 0
0 1 0
1 0 0
1 1 1
A B F
0 0 0
0 1 1
1 0 1
1 1 1
A
F
0
1
1
0
A B F
0 0 1
0 1 1
1 0 1
1 1 0
A B F
0 0 1
0 1 0
1 0 0
1 1 0
A B F
0 0 0
0 1 1
1 0 1
1 1 0
A B F
0 0 1
0 1 0
1 0 0
1 1 1
Rangkaian Logika :
HA Output
Input
Co
Co
MASUK
AN
KELUARAN
JML ()
Carry in/Cin
Input
FA
Output
Co
Rangkaian Logika :
Ci
Half
Adder
Half
Adder
Co
Co
Co
MASUKAN
KELUARAN
Cin
JML ()
Aktif Low
Q'
Tabel Kebenaran :
MODE OPERASI
Larangan
SET
RESET
TETAP
MASUKAN
S
R
0
0
0
1
1
0
1
1
KELUARAN
Q
Q
1
1
1
0
0
1
tidak berubah
2. FF RS berdetak
Dengan adanya detak akan membuat FF-RS bekerja sinkron atau
aktif HIGH.
Simbol logika :
Rangkaian logika :
S
S
Ck
R
Q
S
Ck
Tabel Kebenaran :
MODE OPERASI
Tetap
Reset
Set
Terlarang
Q
S
R
S
MASUKAN
Ck S
R
0
0
0
1
1
0
1
1
KELUARAN
Q
Q
tidak berubah
0
1
1
0
1
1
3. FLIP-FLOP D
Sebuah masalah yang terjadi pada Flip-flop RS adalah saat
keadaan R = 1, S = 1 harus dihindarkan. Satu cara untuk
mengatasinya adalah dengan mengizinkan hanya sebuah input saja.
FF-D mampu mengatasi masalah tersebut.
Simbol Logika :
D
Ck Q
Tabel Kebenaran :
D
0
1
Q
0
1
Rangkaian logika :
Q
Clock
Q'
R
Ck
S
Q
Q
4. FLIP-FLOP JK
Implementasi gate/rangkaian gerbang FF-JK dan simbol logikanya
adalah seperti gambar berikut :
Q'
Tetap
Reset
Set
Ck
Clock
Mode Operasi
Masukan
CK
J
K
0
1
0
Keluaran
Q
Q
tidak berubah
0
1
1
0
Togel
1 kondisi berlawanan